JP2007081280A - 磁気抵抗効果素子及び磁気メモリ装置 - Google Patents

磁気抵抗効果素子及び磁気メモリ装置 Download PDF

Info

Publication number
JP2007081280A
JP2007081280A JP2005269896A JP2005269896A JP2007081280A JP 2007081280 A JP2007081280 A JP 2007081280A JP 2005269896 A JP2005269896 A JP 2005269896A JP 2005269896 A JP2005269896 A JP 2005269896A JP 2007081280 A JP2007081280 A JP 2007081280A
Authority
JP
Japan
Prior art keywords
layer
magnetic layer
magnetoresistive effect
effect element
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005269896A
Other languages
English (en)
Inventor
Yutaka Ashida
裕 芦田
Masashige Sato
雅重 佐藤
Shinjiro Umehara
慎二郎 梅原
Kazuo Kobayashi
和雄 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005269896A priority Critical patent/JP2007081280A/ja
Priority to US11/338,889 priority patent/US7382643B2/en
Publication of JP2007081280A publication Critical patent/JP2007081280A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】スピン注入磁化反転機構を用いた磁気抵抗効果素子において、磁化反転電流を低減するとともに、対称性に優れ、かつシフトが抑制された抵抗−電流ヒステリシス特性を実現し、さらには、高い抵抗変化を実現しうる磁気抵抗効果素子及びこれを用いた磁気メモリ装置を提供する。
【解決手段】積層フェリ構造を有する固定磁化層１６と、非磁性スペーサ層１８と、非磁性スペーサ層１８上に形成され、単層の強磁性層よりなる自由磁化層２０と、自由磁化層２０上に形成された非磁性スペーサ層２２と、非磁性スペーサ層２２上に形成され、積層フェリ構造を有する固定磁化層２４とを有し、固定磁化層１６の自由磁化層２０に最も近い強磁性層１６ｃの磁化方向と、固定磁化層２４の自由磁化層２０に最も近い強磁性層２４ａの磁化方向とが互いに反対向きになっている。
【選択図】 図４

Description

本発明は、磁気抵抗効果素子及び磁気メモリ装置に係り、特にスピン注入磁化反転機構を用いた磁気抵抗効果素子、及びこの磁気抵抗効果素子用いた磁気メモリ装置に関する。
近年、書き換え可能な不揮発性メモリとして、磁気抵抗効果素子をマトリクス状に配列した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ：Magnetic Random Access Memoryという）が注目されている。ＭＲＡＭは、２つの磁性層における磁化方向の組み合わせを利用して情報を記憶し、これら磁性層間の磁化方向が平行である場合と反平行である場合とにおける抵抗変化（すなわち電流或いは電圧の変化）を検知することによって記憶情報の読み出しを行うものである。
ＭＲＡＭを構成する磁気抵抗効果素子としては、ＧＭＲ（Giant Magnetoresistive）素子、ＴＭＲ（Tunneling Magnetoresistive）素子が検討されている。なかでも、大きな抵抗変化が得られるＴＭＲ素子が、ＭＲＡＭに用いる磁気抵抗効果素子として注目されている。
ＴＭＲ素子は、２つの強磁性層がトンネル絶縁膜を介して積層されたものであり、２つの強磁性層の磁化方向の関係に基づいてトンネル絶縁膜を介して磁性層間に流れるトンネル電流が変化する現象を利用したものである。すなわち、ＴＭＲ素子は、２つの強磁性層の磁化方向が平行のときに低い素子抵抗を有し、反平行のときには高い素子抵抗を有する。この２つの状態をデータ“０”及びデータ“１”に関連づけることにより、記憶素子として用いることができる。
ＴＭＲ素子を用いたＭＲＡＭは、ＴＭＲ素子の上下に、直交する２本の信号線（例えばビット線及び書き込みワード線）が配された構造を有している（例えば特許文献１を参照）。ＴＭＲ素子からのデータの読み出しでは、素子抵抗の変化を読み取ることにより、ＴＭＲ素子に記憶されたデータが、データ“０”及びデータ“１”のいずれであるかを判定する。一方、ＴＭＲ素子へのデータの書き込み方法としては、これら信号線に電流を流し、これら信号線から発生する磁界の合成磁界をＴＭＲ素子に印加することで、一方の強磁性層（自由磁化層）の磁化方向を印加磁界に応じた向きに変化させる方式（電流磁界書き込み方式）が一般的である。
しかしながら、電流磁界書き込み方式では、例えばギガビット（Ｇｂｉｔ）超の大容量化に対応するためにＴＭＲ素子のサイズを縮小していくと自由磁化層の反磁界が増大するため、自由磁化層の磁化反転磁界Ｈｃが増加する。したがって、書き込み電流が小さいと書き込み不良が発生する。このため、高集積化に伴って書き込み電流が増加し、消費電力が増加してしまう。非特許文献１では、ギガビット超の大容量化に対応すべくメモリセルサイズを１００ｎｍ程度にまで縮小した場合、従来の電流磁界書き込み方式では書き込み電流が著しく増加してしまい、事実上書き込みが困難となるとの予測が示されている。
また、選択トランジスタを接続した構造のＭＲＡＭでは、ビット線、ワード線のほかに書き込み用の書き込みワード線が必要であり、デバイス構造及び製造プロセスが複雑になってしまう。
このような背景から、近年、大容量のＭＲＡＭを構成する磁気抵抗効果素子として、スピン注入磁化反転（ＳＴＳ：Spin Transfer torque Switching）素子が注目されている（例えば非特許文献１を参照）。スピン注入磁化反転素子は、ＧＭＲ素子やＴＭＲ素子と同様、２つの強磁性層間に絶縁層又は非磁性導体層を挟んで構成される磁気抵抗効果素子である。
スピン注入磁化反転素子において、膜面に垂直に自由磁化層側から固定磁化層側に電流を流すと、スピン偏極した伝導電子が固定磁化層から自由磁化層に流れ込み、自由磁化層の電子と交換相互作用する。この結果、電子間にトルクが発生し、このトルクが十分に大きいと、自由磁化層の磁気モーメントは反平行から平行に反転する。一方、電流印加を逆方向にすると、伝導電子が自由磁化層から固定磁化層に向かって流れる。このとき、非磁性層（絶縁層又は非磁性導体層）と固定磁化層との界面により伝導電子の一部が反射され、そのスピンは反転する。界面反射された伝導電子は、非磁性層から再び自由磁化層に流れ込み、自由磁化層の電子と交換相互作用する。この結果、電子間にトルクが発生し、このトルクが十分に大きいと、自由磁化層の磁気モーメントは平行から反平行に反転する。なお、この平行から反平行への反転は、反平行から平行への反転と比較して、スピン注入効率が悪く、磁化反転に大きな電流を必要とする。このように、スピン注入磁化反転素子は、電流制御（印加方向及び印加電流値）のみによって自由磁化層の磁化反転を誘発し、記憶状態を書き換えることができる記憶素子である。
スピン注入磁化反転素子では、素子サイズが減少して磁化反転磁界Ｈｃが増加しても体積減少効果により反転電流が減少するため、電流磁界書き込み方式の素子と比較して大容量化・低消費電力化に極めて有利である。また、書き込みワード線が不要であり、デバイス構造及び製造プロセスを簡略化することができる。すなわち、スピン注入磁化反転素子を用いたＭＲＡＭは、ＤＲＡＭと同様なデバイス構造を採用することができ、製造プロセスを簡略化して製造コストを削減することができる。
特開平１１−３１７０７１号公報 特開２００４−１５８７６６号公報 特開２００２−３５９４１２号公報 屋上公二郎等、「スピン注入磁化反転の研究動向」、日本応用磁気学会誌、Vol. 28, No. 9, 2004, pp.937-948 G. D. Fuchs, "Spin-transfer effects in nanoscale magnetic tunnel junctions", Applied Physics letters, Vol.85, No.7, 2004, pp.1205-1207
しかしながら、スピン注入磁化反転素子を用いて、ギガビット超の大容量のＭＲＡＭを実現するためには、書き込み電流の低減等、解決すべき種々の課題が存在している。非特許文献１では、このような大容量のＭＲＡＭを実現するための目標数値として、セル面積〜（０．１μｍ）２、ＲＡ（素子抵抗Ｒ×セル面積Ａ）〜数十Ωμｍ２、抵抗変化率＞３０％、書込み電流（磁化反転電流）Ｉｃ＜０．１ｍＡ等の試算が示されている。
０．１ｍＡの書き込み電流Ｉｃは、臨界電流密度Ｊｃにして１×１０６Ａ／ｃｍ２に相当する。しかしながら、これまで研究レベルで報告されている臨界電流密度Ｊｃは、０．５×１０７〜４×１０７Ａ／ｃｍ２である（非特許文献１、２を参照）。したがって、大容量のＭＲＡＭを実現するためには、まず、書き込み電流を更に低減することが必要である。
また、上述のように、従来のスピン注入磁化反転素子において、強磁性層と非磁性層との界面で反射された伝導電子に依存する平行から反平行への反転は、反平行から平行への反転と比較して、スピン注入の効率が悪く、磁化反転に大きな電流を必要とする。このため、スピン注入磁化反転素子の抵抗−電流ヒステリシス特性は、対称性が劣化したものとなってしまっていた。
また、従来のスピン注入磁化反転素子においては、固定磁化層からの漏洩磁界により自由磁化層と固定磁化層が磁気的に結合し、抵抗−電流ヒステリシス特性にシフトが生じてしまっていた。
さらに、大容量のＭＲＡＭにおいて、安定したメモリ動作を得るためには、高い出力変化が必要である。このため、スピン注入磁化反転素子には、高い抵抗変化率を有することが求められている。
本発明の目的は、スピン注入磁化反転機構を用いた磁気抵抗効果素子において、磁化反転電流を低減するとともに、対称性に優れ、かつシフトが抑制された抵抗−電流ヒステリシス特性を実現し、さらには、高い抵抗変化を実現しうる磁気抵抗効果素子及びこれを用いた磁気メモリ装置を提供することにある。
本発明の一観点によれば、非磁性層を介して複数の強磁性層が積層されてなる積層フェリ構造を有する第１の固定磁化層と、前記第１の固定磁化層上に形成された第１の非磁性スペーサ層と、前記第１の非磁性スペーサ層上に形成され、奇数の強磁性層を含む自由磁化層と、前記自由磁化層上に形成された第２の非磁性スペーサ層と、前記第２の非磁性スペーサ層上に形成され、非磁性層を介して複数の強磁性層が積層されてなる積層フェリ構造を有する第２の固定磁化層とを有し、前記第１の固定磁化層の前記自由磁化層に最も近い強磁性層の磁化方向と、前記第２の固定磁化層の前記自由磁化層に最も近い強磁性層の磁化方向とが互いに反対向きになっている磁気抵抗効果素子が提供される。
また、本発明の他の観点によれば、非磁性層を介して複数の強磁性層が積層されてなる積層フェリ構造を有する第１の固定磁化層と、前記第１の固定磁化層上に形成された第１の非磁性スペーサ層と、前記第１の非磁性スペーサ層上に形成され、偶数の強磁性層を含む自由磁化層と、前記自由磁化層上に形成された第２の非磁性スペーサ層と、前記第２の非磁性スペーサ層上に形成され、非磁性層を介して複数の強磁性層が積層されてなる積層フェリ構造を有する第２の固定磁化層とを有し、前記第１の固定磁化層の前記自由磁化層に最も近い強磁性層の磁化方向と、前記第２の固定磁化層の前記自由磁化層に最も近い強磁性層の磁化方向とが互いに同じ向きになっている磁気抵抗効果素子が提供される。
本発明によれば、自由磁化層の強磁性層の層数に応じて、積層フェリ構造を有する第１及び第２の固定磁化層の強磁性層の層数を適宜設定することにより、第１及び第２の固定磁化層の自由磁化層に最も近い強磁性層の磁化方向を所望の向きにするので、反射電子を利用したスピン注入による磁化反転に依存することなく抵抗変化を得ることができ、磁化反転電流を低減するとともに、対称性に優れた抵抗−電流ヒステリシス特性を得ることができる。
また、本発明によれば、自由磁化層の下面側及び上面側に第１及び第２の固定磁化層がそれぞれ形成されたデュアルピン構造において、自由磁化層／第１の非磁性スペーサ層／第１の固定磁化層により構成される第１の磁気抵抗効果部の抵抗変化量と、第２の固定磁化層／第２の非磁性スペーサ層／自由磁化層により構成される第２の磁気抵抗効果部の抵抗変化量とが異なっているので、磁気抵抗効果素子全体としての抵抗変化が消失したり著しく低下したりする不都合を回避して、磁気抵抗効果素子全体として高い抵抗変化を得ることができる。
さらに、本発明によれば、積層フェリ構造を有する第１及び第２の固定磁化層を構成する各強磁性層の飽和磁化及び厚さを適宜設定することにより、第１及び第２の固定磁化層の磁気モーメントを十分に低減するので、第１及び第２の固定磁化層と自由磁化層との間の磁気的な結合を抑制することができる。したがって、抵抗−電流ヒステリシス特性のシフトを十分に抑制することができる。
［本発明による磁気抵抗効果素子の基本的構成］
本発明による磁気抵抗効果素子の具体的な構成を説明する前に、本発明による磁気抵抗効果素子の基本的な構成について図１乃至図３を用いて説明する。
図１及び図２は本発明による磁気抵抗効果素子の基本的な積層構造を示す概略図である。図１は自由磁化層の強磁性層の層数が奇数の場合の基本的な積層構造を示し、図２は自由磁化層の強磁性層の層数が偶数の場合の基本的な積層構造を示している。
図１及び図２に示すように、下部電極１２上には、反強磁性層１４が形成されている。
反強磁性層１４上には、積層フェリ構造（ＳＡＦ（Synthetic Antiferromagnet）構造）を有する固定磁化層１６が形成されている。
固定磁化層１６上には、非磁性スペーサ層１８が形成されている。非磁性スペーサ層１８は、非磁性導体層又はトンネル絶縁膜により構成されている。
非磁性スペーサ層１８上には、自由磁化層２０が形成されている。
自由磁化層２０上には、非磁性スペーサ層２２が形成さている。非磁性スペーサ層２２は、非磁性導体層又はトンネル絶縁膜により構成されている。
非磁性スペーサ層２２上には、積層フェリ構造（ＳＡＦ構造）を有する固定磁化層２４が形成されている。
固定磁化層２４上には、反強磁性層２６が形成されている。
反強磁性層２６上には、非磁性導体材料よりなるキャップ層２８が形成されている。
このように、本発明による磁気抵抗効果素子は、自由磁化層２０の下面側及び上面側に固定磁化層１６、２４がそれぞれ形成されたデュアルピン構造を有するものである。
自由磁化層２０は、単層の強磁性層、又は非磁性層を介して積層された複数の複数層の強磁性層により構成されている。複数の強磁性層が積層されている場合、自由磁化層２０は、積層フェリ構造（ＳＡＦ構造）を有している。
本発明による磁気抵抗効果素子においては、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により、スピン注入磁化反転機構により抵抗が変化する磁気抵抗効果部が構成されている。また、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により、スピン注入磁化反転機構により抵抗が変化する磁気抵抗効果部が構成されている。そして、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により構成される磁気抵抗効果部の抵抗変化量と、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により構成される磁気抵抗効果部の抵抗変化量とが例えば１０倍以上異なっている。このように２つの磁気抵抗効果部の抵抗変化量が異なるように、非磁性スペーサ層１８、２２の材料、膜厚が適宜設定されている。
積層フェリ構造を有する固定磁化層１６、２４の強磁性層の層数は、自由磁化層の強磁性層の層数に応じて以下のようになっている。
まず、自由磁化層２０の強磁性層の層数が奇数（２ｍ＋１、但しｍは０又は正の整数）の場合、固定磁化層１６、２４のうち、一方の固定磁化層の強磁性層の層数は２ｎ（但し、ｎは正の整数）、他方の固定磁化層の強磁性層の層数は２ｎ＋１（但し、ｎは正の整数）となっている。このように固定磁化層１６、２４の強磁性層の層数を設定することにより、固定磁化層１６の自由磁化層２０に最も近い強磁性層の磁化方向と、固定磁化層２４の自由磁化層２０に最も近い強磁性層の磁化方向とが互いに反対向きになっている。
図１は、単層の強磁性層により自由磁化層２０が構成されている場合を示している。
図示するように、自由磁化層２０の下面側の固定磁化層１６は、強磁性層（下部固定磁化層）１６ａと、非磁性層１６ｂと、強磁性層（上部固定磁化層）１６ｃとが順次積層されて構成されている。すなわち、固定磁化層１６は、２層の強磁性層１６ａ、１６ｃを有している。他方、自由磁化層２０の上側の固定磁化層２４は、強磁性層（下部固定磁化層）２４ａと、非磁性層２４ｂと、強磁性層（中部固定磁化層）２４ｃと、非磁性層２４ｄと、強磁性層（上部固定磁化層）２６ｅとが順次積層されて構成されている。すなわち、固定磁化層２４は、３層の強磁性層２４ａ、２４ｃ、２４ｅを有している。図１に示す場合、固定磁化層１６を構成する上部固定磁化層１６ｃの磁化方向と、固定磁化層２４を構成する下部固定磁化層２４ａの磁化方向とが互いに反対向きになっている。
これに対して、自由磁化層２０の強磁性層の層数が偶数（２ｍ、但しｍは正の整数）の場合、固定磁化層１６、２４のうち、一方の固定磁化層の強磁性層の層数は２ｎ（但し、ｎは正の整数）、他方の固定磁化層の強磁性層の層数も同じく２ｎ（但し、ｎは正の整数）となっている。このように固定磁化層１６、２４の強磁性層の層数を設定することにより、固定磁化層１６の自由磁化層２０に最も近い強磁性層の磁化方向と、固定磁化層２４の自由磁化層２０に最も近い強磁性層の磁化方向とが互いに同じ向きになっている。
図２は、自由磁化層２０が２層の強磁性層を有する場合を示している。
図示するように、自由磁化層２０は、強磁性層（下部自由磁化層）２０ａと、非磁性層２０ｂと、上部自由磁化層２０ｃとが順次積層されて構成されている。自由磁化層２０の下面側の固定磁化層１６は、強磁性層（下部固定磁化層）１６ａと、非磁性層１６ｂと、強磁性層（上部固定磁化層）１６ｃとが順次積層されて構成されている。すなわち、固定磁化層１６は、２層の強磁性層１６ａ、１６ｃを有している。他方、自由磁化層２０の上面側の固定磁化層２４は、強磁性層（下部固定磁化層）２４ａと、非磁性層２４ｂと、強磁性層（上部固定磁化層）２４ｃとが順次積層されて構成されている。すなわち、固定磁化層は、２層の強磁性層２４ａ、２４ｃを有している。図２に示す場合、固定磁化層１６を構成する上部固定磁化層１６ｃの磁化方向と、固定磁化層２４を構成する下部固定磁化層２４ａの磁化方向とが互いに同じ向きになっている。
上述のように、固定磁化層１６、２４は、それぞれ非磁性層を介して複数層の強磁性層が積層されてなる積層フェリ構造（ＳＡＦ構造）を有している。本発明による磁気抵抗効果素子においては、反強磁性結合により固定磁化層１６、２４の磁気モーメントが十分に低減されるように、固定磁化層１６、２４を構成する各強磁性層の飽和磁化及び厚さが適宜設定されている。
積層フェリ構造の固定磁化層１６、２４においては、第１層目の強磁性層の磁化方向と第３層目以降の奇数層目の強磁性層の磁化方向とが互いに同じ向きになっている。また、第２層目の強磁性層の磁化方向と第４層目以降の偶数層目の強磁性層の磁化方向とが互いに同じ向きになっている。第１層目の強磁性層及び第３層目以降の奇数層目の強磁性層の磁化方向と、第２層目の強磁性層及び第４層目以降の偶数層目の強磁性層の磁化方向の磁化方向とは互いに反対向きになっている。
一般に、積層フェリ構造を有する固定磁化層の磁気モーメントＭｓｔは、固定磁化層を構成する第ｉ層目（ｉ＝１，２，３…）の強磁性層の飽和磁化をＭｓｉ、厚さをｔｉとして、
Ｍｓｔ＝Ｍｓ１×ｔ１＋Ｍｓ２×ｔ２＋Ｍｓ３×ｔ３＋…＝Σ（Ｍｓｉ×ｔｉ）
と表される。
したがって、各強磁性層の飽和磁化Ｍｓｉ及び厚さｔｉを適宜設定することにより、積層フェリ構造を有する固定磁化層の磁気モーメントを十分に低減することができる。
本発明による磁気抵抗効果素子では、固定磁化層１６、２４を構成する各強磁性層の飽和磁化及び厚さを適宜設定することにより、固定磁化層１６、２４の磁気モーメントが十分に低減されている。すなわち、固定磁化層１６の磁気モーメントＭｓｔ１は、例えば、固定磁化層１６を構成する各強磁性層の磁気モーメントＭｓｉ×ｔｉのうちの最小値Ｍｉｎ（Ｍｓｉ×ｔｉ）の１／１０の値よりも小さくなっている。同様に、固定磁化層２４の磁気モーメントＭｓｔ２は、例えば、固定磁化層２４を構成する各強磁性層の磁気モーメントＭｓｉ×ｔｉのうちの最小値Ｍｉｎ（Ｍｓｉ×ｔｉ）の１／１０の値よりも小さくなっている。
上述のように、本発明による磁気抵抗効果素子は、自由磁化層２０の下面側及び上面側に固定磁化層１６、２４がそれぞれ形成されたデュアルピン構造において、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により構成される磁気抵抗効果部の抵抗変化量と、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により構成される磁気抵抗効果部の抵抗変化量とが例えば１０倍以上異なっていることに主たる特徴の一つがある。
自由磁化層の下面側及び上面側に固定磁化層がそれぞれ形成されたデュアルピン構造の磁気抵抗効果素子において、自由磁化層の下面側及び上面側の構造を互いに同一の磁気抵抗変化となる材料を用いて構成すると次のような不都合が生じる。すなわち、自由磁化層の磁化方向が反転した場合に、自由磁化層の上部側と下部側とで抵抗が互いに対称に変化する。この結果、磁気抵抗効果素子全体として抵抗変化が生じない、或いは僅かな抵抗変化しか生じないという不都合が生じることとなる。
本発明による磁気抵抗効果素子においては、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により構成される磁気抵抗効果部の抵抗変化量と、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により構成される磁気抵抗効果部の抵抗変化量とが例えば１０倍以上異なっている。これにより、上記不都合を回避して、磁気抵抗効果素子全体として高い抵抗変化を得ることができる。
図３は、本発明による磁気抵抗効果素子の出力電圧変化と非磁性スペーサ層１８、２２を含む磁気抵抗効果部の磁気抵抗変化量の比との関係を示すグラフである。
グラフでは、磁気抵抗効果素子に５ｍＡの電流Ｉｓを印加したときの抵抗変化に伴う出力電圧変化ΔＶｏを、比ＭＲ１／ＭＲ２に対してプロットしている。ここで、ＭＲ１は、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により構成される磁気抵抗効果部の抵抗変化量を表している。ＭＲ２は、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により構成される磁気抵抗効果部の抵抗変化量を表している。図中、非磁性スペーサ層１８を抵抗Ｒ１、非磁性スペーサ層２２の抵抗をＲ２として、□印のプロットは、Ｒ１＝５Ω、Ｒ２＝５Ωの場合を示している。△印のプロットは、Ｒ１＝１０Ω、Ｒ２＝５Ωの場合を示している。◇印のプロットは、Ｒ１＝２０Ω、Ｒ２＝５Ωの場合を示している。自由磁化層２０は、ＣｏＦｅＢ膜とＲｕ膜とＣｏＦｅＢ膜とが積層されてなるものとした。固定磁化層１６、２４は、ともにＣｏＦｅ膜とＲｕ膜とＣｏＦｅ膜とが積層されてなるものとした。反強磁性層１４、２６としては、ともにＩｒＭｎ膜を用いた。
各プロットから明らかなように、出力電圧変化ΔＶｏは、比ＭＲ１／ＭＲ２に比例していることが分かる。したがって、比ＭＲ１／ＭＲ２をより大きくすることにより、より大きな出力電圧変化ΔＶｏを得ることができる。
磁気抵抗効果素子をＭＲＡＭに適用した場合に安定したメモリ動作を得るためには、出力電圧変化ΔＶｏが大きなことが要求される。したがって、抵抗変化検出回路の感度や制度にもよるが、比ＭＲ１／ＭＲ２も大きなことが望ましい。
例えば、Ｒ１＝１０Ω、Ｒ２＝５Ωの場合、比ＭＲ１／ＭＲ２を１０以上とすると、出力電圧変化ΔＶｏが９ｍＶよりも大きくなっている。したがって、電圧比較における誤差、出力の変動等を考慮すると、安定したメモリ動作を得るためには、ＭＲ１／ＭＲ２を例えば１０以上に設定することが好ましい。すなわち、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により構成される磁気抵抗効果部の抵抗変化量と、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により構成される磁気抵抗効果部の抵抗変化量とを例えば１０倍以上異なるようにすることが望ましい。
また、本発明による磁気抵抗効果素子は、自由磁化層２０の強磁性層の層数に応じて、積層フェリ構造を有する固定磁化層１６、２４の強磁性層の層数を適宜設定することにより、固定磁化層１６、２４の自由磁化層２０に最も近い強磁性層の磁化方向を所望の向きにすることにも主たる特徴の一つがある。
すなわち、自由磁化層２０の強磁性層の層数が奇数（２ｍ＋１、但しｍは０又は正の整数）の場合、固定磁化層１６、２４のうち、一方の固定磁化層の強磁性層の層数を２ｎ（但し、ｎは正の整数）、他方の固定磁化層の層数を２ｎ＋１（但し、ｎは正の整数）と設定することにより、固定磁化層１６の自由磁化層２０側の磁化方向と、固定磁化層２４の自由磁化層２０側の磁化方向とが互いに反対向きになるようにする。
また、自由磁化層２０の強磁性層の層数が偶数（２ｍ、但しｍは正の整数）の場合、固定磁化層１６、２４のうち、一方の固定磁化層の強磁性層の層数を２ｎ（但し、ｎは正の整数）、他方の固定磁化層の層数も同じく２ｎ（但し、ｎは正の整数）と設定することにより、固定磁化層１６の自由磁化層２０側の磁化方向と、固定磁化層２４の自由磁化層２０側の磁化方向とが互いに同じ向きになるようにする。
このように、自由磁化層２０の強磁性層の層数に応じて、固定磁化層１６、２４の強磁性層の層数を適宜設定することにより、自由磁化層２０の磁化方向に関係なく、磁気抵抗効果素子に印加する電流の方向を変更するだけで、逆向きのスピンを有する電子を自由磁化層２０に必ず注入することができる。したがって、反射電子を利用したスピン注入による磁化反転に依存することなく抵抗変化を得ることができ、磁化反転電流を低減するとともに、対称性に優れた抵抗−電流ヒステリシス特性を得ることができる。
さらに、本発明による磁気抵抗効果素子は、固定磁化層１６、２４を構成する各強磁性層の飽和磁化及び厚さを適宜設定することにより、固定磁化層１６、２４の磁気モーメントが十分に低減されていることにも主たる特徴の一つがある。
すなわち、固定磁化層１６の磁気モーメントＭｓｔは、例えば、固定磁化層１６を構成する各強磁性層の磁気モーメントＭｓｉ×ｔｉのうちの最小値Ｍｉｎ（Ｍｓｉ×ｔｉ）の１／１０の値よりも小さくなっている。同様に、固定磁化層２４の磁気モーメントＭｓｔは、例えば、固定磁化層２４を構成する各強磁性層の磁気モーメントＭｓｉ×ｔｉのうちの最小値Ｍｉｎ（Ｍｓｉ×ｔｉ）の１／１０の値よりも小さくなっている。
このように、本発明による磁気抵抗効果素子は、積層フェリ構造を有する固定磁化層１６、２４の磁気モーメントが十分に低減されているため、固定磁化層１６、２４と自由磁化層２０との間の磁気的な結合を抑制することができる。したがって、抵抗−電流ヒステリシス特性のシフトを十分に抑制することができる。
［第１実施形態］
本発明の第１実施形態による磁気抵抗効果素子及びその製造方法について図４乃至図９を用いて説明する。図４は本実施形態による磁気抵抗効果素子の構造を示す概略断面図、図５は本実施形態による磁気抵抗効果素子の抵抗−電流ヒステリシス特性を示すグラフ、図６乃至図９は本実施形態による磁気抵抗効果素子の製造方法を示す工程断面図である。
はじめに、本実施形態による磁気抵抗効果素子の構造について図４を用いて説明する。
図１に示すように、シリコン基板１０上に、層間絶縁膜３０が形成されている。層間絶縁膜３０には、配線溝３２が形成されている。配線溝３２内には、配線（ワード線）３４が埋め込まれている。
配線３４が埋め込まれた層間絶縁膜３０上には、例えば膜厚５０ｎｍのＣｕ膜よりなる下部電極１２が形成されている。
下部電極１２上には、例えば膜厚１５ｎｍのＩｒＭｎ膜よりなる反強磁性層１４が形成されている。
反強磁性層１４上には、積層フェリ構造（ＳＡＦ構造）を有する固定磁化層１６が形成されている。固定磁化層１６は、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層（下部固定磁化層）１６ａと、例えば膜厚０．８ｎｍのＲｕ膜よりなる非磁性層１６ｂと、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層（上部固定磁化層）１６ｃとが順次積層されて構成されている。
固定磁化層１６上には、非磁性スペーサ層１８が形成されている。非磁性スペーサ層１８は、例えば膜厚３ｎｍのＣｕ膜よりなる非磁性導体層により構成されている。
非磁性スペーサ層１８上には、例えば膜厚２ｎｍのＣｏＦｅＢ膜よりなる自由磁化層２０が形成されている。自由磁化層２０は、単層の強磁性層により構成されている。
自由磁化層２０上には、非磁性スペーサ層２２が形成されている。非磁性スペーサ層２２は、例えば膜厚６ｎｍのＣｕ膜よりなる非磁性導体層により構成されている。
非磁性スペーサ層２２上には、積層フェリ構造（ＳＡＦ構造）を有する固定磁化層２４が形成されている。固定磁化層２４は、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層（下部固定磁化層）２４ａと、例えば膜厚０．８ｎｍのＲｕ膜よりなる非磁性層２４ｂと、例えば膜厚８ｎｍのＣｏＦｅ膜よりなる強磁性層（中部固定磁化層）２４ｃと、例えば膜厚０．８ｎｍのＲｕ膜よりなる非磁性層２４ｄと、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層（上部固定磁化層）２４ｅとが順次積層されて構成されている。
固定磁化層２４上には、例えば膜厚１５ｎｍのＩｒＭｎ膜よりなる反強磁性層２６が形成されている。
反強磁性層２６上には、例えば膜厚１０ｎｍのＲｕ膜よりなるキャップ層２８が形成されている。
こうして、下部電極１２上に、反強磁性層１４と、固定磁化層１６と、非磁性スペーサ層１８と、自由磁化層２０と、非磁性スペーサ層２２と、固定磁化層２４と、反強磁性層２６と、キャップ層２８とが順次積層されてなる本実施形態による磁気抵抗効果素子３６が形成されている。本実施形態による磁気抵抗効果素子３６は、自由磁化層２０の下面側に非磁性導体層１８介して固定磁化層１６が形成され、上面側に非磁性導体層２２を介して固定磁化層２４が形成されたデュアルピン構造を有している。磁気抵抗効果素子のサイズは、例えば１２７ｎｍ×２６０ｎｍとなっている。
本実施形態による磁気抵抗効果素子において、非磁性スペーサ層２２は、非磁性スペーサ層１８と同様にＣｕ膜により構成され、非磁性スペーサ層１８よりも厚くなっている。このため、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により構成される磁気抵抗効果部の抵抗変化量は、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により構成される磁気抵抗効果部の抵抗変化量よりも大きくなっている。
また、単層の強磁性層よりなる自由磁化層２０に対して、固定磁化層１６の強磁性層の層数が２層、固定磁化層２４の強磁性層の層数が３層となっている。これにより、固定磁化層１６の自由磁化層２０に最も近い強磁性層１６ｃの磁化方向と、固定磁化層２４の自由磁化層２０に最も近い強磁性層２４ａの磁化方向とを互いに反対向きになっている。
磁気抵抗効果素子３６が形成された層間絶縁膜３０上には、層間絶縁膜３８が形成されている。層間絶縁膜３８には、キャップ層２８に達するコンタクトホール４０が形成されている。
層間絶縁膜３８上には、コンタクトホール４０を介して磁気抵抗効果素子３６のキャップ層２８に電気的に接続された配線（ビット線）４２が形成されている。
配線４２が形成された層間絶縁膜３８上には、層間絶縁膜４４が形成されている。
本実施形態による磁気抵抗効果素子３６を記憶素子としてパッシブマトリクス型の磁気メモリ装置を構成する場合には、配線（ワード線）３４は、所定の方向に延在して複数並列して形成されており、配線（ビット線）４２は、ワード線３４に例えば直交する方向に延在して複数並列して形成されている。磁気抵抗効果素子３６は、ワード線３４とビット線４２との各交点に、それぞれに電気的に接続して形成されている。
本実施形態による磁気抵抗効果素子３６は、自由磁化層２０の下面側及び上面側に固定磁化層１６、２４がそれぞれ形成されたデュアルピン構造において、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により構成される磁気抵抗効果部の抵抗変化量が、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により構成される磁気抵抗効果部の抵抗変化量よりも大きくなっていることに主たる特徴の一つがある。
これにより、磁気抵抗効果素子３６全体としての抵抗変化が消失したり著しく低下したりする不都合を回避して、磁気抵抗効果素子３６全体として高い抵抗変化を得ることができる。
また、本実施形態による磁気抵抗効果素子３６は、単層の強磁性層よりなる自由磁化層２０に対して、固定磁化層１６の自由磁化層２０に最も近い強磁性層１６ｃの磁化方向と、固定磁化層２４の自由磁化層２０に最も近い強磁性層２４ａの磁化方向とが互いに反対向きになっていることにも主たる特徴の一つがある。
このように固定時下層１６、２４の磁化方向を設定することで、単層の強磁性層よりなる自由磁化層２０に対して、自由磁化層２０の磁化方向に関係なく、磁気抵抗効果素子３６に印加する電流の方向を変更するだけで、逆向きのスピンを有する電子を必ず注入することができる。したがって、反射電子を利用したスピン注入による磁化反転に依存することなく抵抗変化を得ることができ、磁化反転電流を低減するとともに、対称性に優れた抵抗−電流ヒステリシス特性を得ることができる。
さらに、本実施形態による磁気抵抗効果素子３６は、積層フェリ構造を有する固定磁化層１６、２４を構成する各強磁性層の飽和磁化及び厚さを適宜設定することにより、固定磁化層１６、２４の磁気モーメントが十分に低減されていることにも主たる特徴の一つがある。
具体的には、固定磁化層１８については、各強磁性層１６ａ、１６ｃをともに同一強磁性材料のＣｏＦｅ膜により構成し、各強磁性層１６ａ、１６ｃの厚さを、ともに例えば４ｎｍとしている。したがって、固定磁化層１８の磁気モーメントＭｓｔ１は、強磁性層１６ａの磁化方向を＋方向とすると、強磁性層１６ｃの磁化方向は−方向であるから、ＣｏＦｅの飽和磁化をＭｓＣｏＦｅとして、
Ｍｓｔ１＝ＭｓＣｏＦｅ×４−ＭｓＣｏＦｅ×４＝ＭｓＣｏＦｅ×（４−４）＝０
となっている。
固定磁化層２４については、各強磁性層２４ａ、２４ｃ、２４ｅのいずれも同一強磁性材料のＣｏＦｅ膜により構成し、各強磁性層２４ａ、２４ｃ、２４ｅの厚さを、それぞれ例えば４ｎｍ、８ｎｍ、４ｎｍとしている。したがって、固定磁化層２４の磁気モーメントＭｓｔ２は、強磁性層２４ａの磁化方向を＋方向とすると、強磁性層２４ｃの磁化方向は−方向、強磁性層２４ｅの磁化方向は＋方向であるから、
Ｍｓｔ２＝ＭｓＣｏＦｅ×４−ＭｓＣｏＦｅ×８＋ＭｓＣｏＦｅ×４
＝ＭｓＣｏＦｅ（４−８＋４）＝０
となっている。
このように、本実施形態による磁気抵抗効果素子３６では、固定磁化層１６、２４を構成する各強磁性層の飽和磁化及び厚さを適宜設定することにより、固定磁化層１６、２４の磁気モーメントが十分に低減されているため、固定磁化層１６、２４と自由磁化層２０との間の磁気的な結合を抑制することができる。したがって、抵抗−電流ヒステリシス特性のシフトを十分に抑制することができる。
なお、固定磁化層１６、２４の磁気モーメントＭｓｔ１、Ｍｓｔ２は、必ずしも０である必要はない。固定磁化層１６の磁気モーメントＭｓｔ１は、例えば、固定磁化層１６を構成する各強磁性層の磁気モーメントのうちの最小値の１／１０の値よりも小さくなっていればよい。同様に、固定磁化層２４の磁気モーメントＭｓｔ２は、例えば、固定磁化層２４を構成する各強磁性層の磁気モーメントのうちの最小値の１／１０の値よりも小さくなっていればよい。
図５は、印加電流Ｉｓに対する本実施形態による磁気抵抗効果素子の抵抗Ｒｓを測定し、本実施形態による磁気抵抗効果素子の抵抗−電流ヒステリシス特性を求めた結果を示すグラフである。
グラフから明らかなように、本実施形態による磁気抵抗効果素子によれば、対称性に優れ、かつシフトが抑制された抵抗−電流ヒステリシス特性が得られることが確認された。また、このときの臨界電流密度Ｊｃは６．１×１０５Ａ／ｃｍ２であり、本実施形態による磁気抵抗効果素子によれば、従来の磁気抵抗効果素子と比較して臨界電流密度を一桁から二桁低減することができた。
次に、本実施形態による磁気抵抗効果素子の製造方法について図６乃至図９を用いて説明する。
まず、シリコン基板１０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜３０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜３０に配線溝３２を形成する（図６（ａ））。
次いで、配線溝３２が形成された層間絶縁膜３０上に導電膜を堆積した後、層間絶縁膜３０が露出するまでＣＭＰ法によりこの導電膜を平坦化する。こうして、配線溝３２に埋め込まれた配線３４を形成する（図６（ｂ））。
次いで、層間絶縁膜３０上に、例えば膜厚５０ｎｍのＣｕ膜を堆積し、Ｃｕ膜よりなる下部電極１２を形成する。
次いで、下部電極１２上に、例えばスパッタ法により、例えば膜厚１５ｎｍのＩｒＭｎ膜を堆積し、ＩｒＭｎ膜よりなる反強磁性層１４を形成する。
次いで、反強磁性層１４上に、例えばスパッタ法により、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層１６ａと、例えば膜厚０．８ｎｍのＲｕ膜よりなる非磁性層１６ｂと、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層１６ｃとを積層する。こうして、積層フェリ構造を有する固定磁化層１６を形成する。
次いで、固定磁化層１６上に、例えばスパッタ法により、例えば膜厚３ｎｍのＣｕ膜を堆積し、Ｃｕ膜よりなる非磁性スペーサ層１８を形成する。
次いで、非磁性スペーサ層１８上に、例えばスパッタ法により、例えば膜厚２ｎｍのＣｏＦｅＢ膜を堆積し、ＣｏＦｅＢ膜よりなる自由磁化層２０を形成する。
次いで、自由磁化層２０上に、例えばスパッタ法により、例えば膜厚６ｎｍのＣｕ膜を堆積し、Ｃｕ膜よりなる非磁性スペーサ層２２を形成する。
次いで、非磁性スペーサ層２２上に、例えばスパッタ法により、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層２４ａと、例えば膜厚０．８ｎｍのＲｕ膜よりなる非磁性層２４ｂと、例えば膜厚８ｎｍのＣｏＦｅ膜よりなる強磁性層２４ｃと、例えば膜厚０．８ｎｍのＲｕ膜よりなる非磁性層２４ｄと、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層２４ｅとを積層する。こうして、積層フェリ構造を有する固定磁化層２４を形成する。
次いで、固定磁化層２４上に、例えばスパッタ法により、例えば膜厚１５ｎｍのＩｒＭｎ膜を堆積し、ＩｒＭｎ膜よりなる反強磁性層２６を形成する。
次いで、反強磁性層２６上に、例えばスパッタ法により、例えば１０ｎｍのＲｕ膜を堆積し、Ｒｕ膜よりなるキャップ層２８を形成する（図７（ａ））。
次いで、キャップ層２８上に、フォトリソグラフィにより、形成しようとする磁気抵抗効果素子のパターンを有するフォトレジスト膜４６を形成する。
次いで、フォトレジスト膜４６をマスクとして、ドライエッチングにより、キャップ層２８、反強磁性層２６、固定磁化層２４、非磁性スペーサ層２２、自由磁化層２０、非磁性スペーサ層１８、固定磁化層１６及び反強磁性層１４を異方性エッチングする。これにより、例えば１２７ｎｍ×２６０ｎｍのサイズを有する磁気抵抗効果素子３６を形成する（図７（ｂ））。
次いで、例えばアッシングにより、フォトレジスト膜４６を除去する。
次いで、フォトリソグラフィにより、磁気抵抗効果素子３６を覆うフォトレジスト膜４８を形成する。
次いで、フォトレジスト膜４８をマスクとして、ドライエッチングにより下部電極１２を異方性エッチングし、下部電極１２を所定の形状にパターニングする（図８（ａ））。
次いで、例えばアッシングにより、フォトレジスト膜４８を除去する。
次いで、全面に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜３８を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜３８に、磁気抵抗効果素子３６のキャップ層２８に達するコンタクトホール４０を形成する（図８（ｂ））。
次いで、コンタクトホール４０が形成された層間絶縁膜３８上に導電膜を堆積した後、フォトリソグラフィ及びドライエッチングによりこの導電膜をパターニングする。こうして、コンタクトホール４０を介して磁気抵抗効果素子３６のキャップ層２８に電気的に接続された配線４２を形成する（図９（ａ））。
次いで、全面に、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜４４を形成する（図９（ｂ））。
この後、必要に応じて更に上層に絶縁層や配線層等を形成する。
このように、本実施形態によれば、自由磁化層２０の下面側及び上面側に固定磁化層１６、２４がそれぞれ形成されたデュアルピン構造において、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により構成される磁気抵抗効果部の抵抗変化量が、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により構成される磁気抵抗効果部の抵抗変化量よりも大きくなっているので、磁気抵抗効果素子３６全体としての抵抗変化が消失したり著しく低下したりする不都合を回避して、磁気抵抗効果素子３６全体として高い抵抗変化を得ることができる。
また、本実施形態によれば、単層の強磁性層よりなる自由磁化層２０に対して、固定磁化層１６の自由磁化層２０に最も近い強磁性層１６ｃの磁化方向と、固定磁化層２４の自由磁化層２０に最も近い強磁性層２４ａの磁化方向とを互いに反対向きにするので、反射電子を利用したスピン注入による磁化反転に依存することなく抵抗変化を得ることができ、磁化反転電流を低減するとともに、対称性に優れた抵抗−電流ヒステリシス特性を得ることができる。
さらに、本実施形態によれば、積層フェリ構造を有する固定磁化層１６、２４を構成する各強磁性層の飽和磁化及び厚さを適宜設定することにより、固定磁化層１６、２４の磁気モーメントを十分に低減するので、固定磁化層１６、２４と自由磁化層２０との間の磁気的な結合を抑制することができる。したがって、抵抗−電流ヒステリシス特性のシフトを十分に抑制することができる。
［第２実施形態］
本発明の第２実施形態による磁気抵抗効果素子及びその製造方法について図１０乃至図１２を用いて説明する。図１０は本実施形態による磁気抵抗効果素子の構造を示す概略断面図、図１１及び図１２は本実施形態による磁気抵抗効果素子の製造方法を示す工程断面図である。なお、第１実施形態による磁気抵抗効果素子及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
まず、本実施形態による磁気抵抗効果素子の構造について図１０を用いて説明する。
図示するように、配線３４が埋め込まれた層間絶縁膜３０上には、下部電極１２が形成されている。下部電極１２は、例えば膜厚５ｎｍのＴａ膜１２ａと、例えば膜厚５０ｎｍのＣｕ膜１２ｂと、例えば膜厚５ｎｍのＴａ膜１２ｃとが順次積層されて構成されている。
下部電極１２上には、例えば膜厚１５ｎｍのＰｔＭｎ膜よりなる反強磁性層１４が形成されている。
反強磁性層１４上には、積層フェリ構造（ＳＡＦ構造）を有する固定磁化層１６が形成されている。固定磁化層１６は、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層（下部固定磁化層）１６ａと、例えば膜厚０．６８ｎｍのＲｕ膜よりなる非磁性層１６ｂと、例えば膜厚４ｎｍのＣｏＦｅＢ膜よりなる強磁性層（上部固定磁化層）１６ｃとが順次積層されて構成されている。
固定磁化層１６上には、非磁性スペーサ層１８が形成されている。非磁性スペーサ層１８は、例えば膜厚１．１ｎｍのＭｇＯ膜よりなるトンネル絶縁膜により構成されている。
非磁性スペーサ層１８上には、積層フェリ構造（ＳＡＦ構造）を有する自由磁化層２０が形成されている。自由磁化層２０は、例えば膜厚２ｎｍのＣｏＦｅＢ膜よりなる強磁性層（下部自由磁化層）２０ａと、例えば膜厚０．８ｎｍのＲｕ膜よりなる非磁性層２０ｂと、例えば膜厚２ｎｍのＣｏＦｅＢ膜よりなる強磁性層（上部自由磁化層）２０ｃとが順次積層されて構成されている。自由磁化層２０は、２層の強磁性層を有している。
自由磁化層２０上には、非磁性スペーサ層２２が形成されている。非磁性スペーサ層２２は、例えば膜厚６ｎｍのＣｕ膜よりなる非磁性導体層により構成されている。
非磁性スペーサ層２２上には、積層フェリ構造（ＳＡＦ構造）を有する固定磁化層２４が形成されている。固定磁化層２４は、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層（下部固定磁化層）２４ａと、例えば膜厚０．６８ｎｍのＲｕ膜よりなる非磁性層２４ｂと、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層（上部固定磁化層）２４ｃとが順次積層されて構成されている。
固定磁化層２４上には、例えば膜厚１５ｎｍのＩｒＭｎ膜よりなる反強磁性層２６が形成されている。
反強磁性層２６上には、例えば膜厚１０ｎｍのＲｕ膜よりなるキャップ層２８が形成されている。
こうして、下部電極１２上に、反強磁性層１４と、固定磁化層１６と、非磁性スペーサ層１８と、自由磁化層２０と、非磁性スペーサ層２２と、固定磁化層２４と、反強磁性層２６と、キャップ層２８とが順次積層されてなる本実施形態による磁気抵抗効果素子５０が形成されている。本実施形態による磁気抵抗効果素子５０は、自由磁化層２０の下面側にトンネル絶縁膜１８を介して固定磁化層１６が形成され、上面側に非磁性導体層２２を介して固定磁化層２４が形成されたデュアルピン構造を有している。
本実施形態による磁気抵抗効果素子において、非磁性スペーサ層１８はトンネル絶縁膜により構成され、非磁性スペーサ層２２は非磁性導体層により構成されている。このため、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により構成される磁気抵抗効果部の抵抗変化量は、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により構成される磁気抵抗効果部の抵抗変化量よりも大きくなっている。
また、２層の強磁性層を有する積層フェリ構造の自由磁化層２０に対して、固定磁化層１６、２４の強磁性層の層数がともに２層となっている。これにより、固定磁化層１６の自由磁化層２０に最も近い強磁性層１６ｃの磁化方向と、固定磁化層２４の自由磁化層２０に最も近い強磁性層２４ａの磁化方向とを互いに同じ向きになっている。
磁気抵抗効果素子５０が形成された層間絶縁膜３０上には、第１実施形態による場合と同様に、層間絶縁膜３８、配線４２、層間絶縁膜４４が形成されている。
本実施形態による磁気抵抗効果素子５０は、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により構成される磁気抵抗効果部の抵抗変化量が、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により構成される磁気抵抗効果部の抵抗変化量よりも大きくなっていることに主たる特徴の一つがある。
これにより、磁気抵抗効果素子５０全体としての抵抗変化が消失したり著しく低下したりする不都合を回避して、磁気抵抗効果素子５０全体として高い抵抗変化を得ることができる。
また、本実施形態による磁気抵抗効果素子５０は、２層の強磁性層を有する積層フェリ構造の自由磁化層２０に対して、固定磁化層１６の自由磁化層２０に最も近い強磁性層１６ｃの磁化方向と、固定磁化層２４の自由磁化層２０に最も近い強磁性層２４ａの磁化方向とが互いに反対向きになっていることにも主たる特徴の一つがある。
このように固定時下層１６、２４の磁化方向を設定することで、２層の強磁性層を有する積層フェリ構造の自由磁化層２０に対して、自由磁化層２０の磁化方向に関係なく、磁気抵抗効果素子５０に印加する電流の方向を変更するだけで、逆向きのスピンを有する電子を必ず注入することができる。したがって、反射電子を利用したスピン注入による磁化反転に依存することなく抵抗変化を得ることができ、磁化反転電流を低減するとともに、対称性に優れた抵抗−電流ヒステリシス特性を得ることができる。
さらに、本実施形態による磁気抵抗効果素子５０は、第１実施形態による磁気抵抗効果素子と同様に、積層フェリ構造を有する固定磁化層１６、２４を構成する各強磁性層の飽和磁化及び厚さを適宜設定することにより、固定磁化層１６、２４の磁気モーメントが十分に低減されているので、固定磁化層１６、２４と自由磁化層２０との間の磁気的な結合を抑制することができる。したがって、抵抗−電流ヒステリシス特性のシフトを十分に抑制することができる。
次に、本実施形態による磁気抵抗効果素子の製造方法について図１１及び図１２を用いて説明する。
まず、図６（ａ）及び図６（ｂ）に示す第１実施形態による磁気抵抗効果素子の製造方法と同様にして、シリコン基板１０上に、配線３４までを形成する（図１１（ａ））。
次いで、層間絶縁膜３０上に、例えば膜厚５ｎｍのＴａ膜１２ａと、例えば膜厚５０ｎｍのＣｕ膜１２ｂと、例えば膜厚５ｎｍのＴａ膜１２ｃとを堆積し、Ｔａ膜１２ａとＣｕ膜１２ｂとＴａ膜１２ｃとの積層膜よりなる下部電極１２を形成する。
次いで、下部電極層１２上に、例えばスパッタ法により、例えば膜厚１５ｎｍのＰｔＭｎ膜を堆積し、ＰｔＭｎ膜よりなる反強磁性層１４を形成する。
次いで、反強磁性層１４上に、例えばスパッタ法により、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層１６ａと、例えば膜厚０．６８ｎｍのＲｕ膜よりなる非磁性層１６ｂと、例えば膜厚４ｎｍのＣｏＦｅＢ膜よりなる強磁性層１６ｃとを積層する。こうして、積層フェリ構造を有する固定磁化層１６を形成する。
次いで、固定磁化層１６上に、例えばスパッタ法により、例えば膜厚１．１ｎｍのＭｇＯ膜を堆積し、ＭｇＯ膜よりなる非磁性スペーサ層１８を形成する。
次いで、非磁性スペーサ層１８上に、例えばスパッタ法により、例えば膜厚２ｎｍのＣｏＦｅＢ膜よりなる強磁性層２０ａと、例えば膜厚０．８ｎｍのＲｕ膜よりなる非磁性層２０ｂと、例えば膜厚２ｎｍのＣｏＦｅＢ膜よりなる強磁性層２０ｃとを積層する。こうして、積層フェリ構造（ＳＡＦ構造）を有する自由磁化層２０を形成する。
次いで、自由磁化層２０上に、例えばスパッタ法により、例えば膜厚６ｎｍのＣｕ膜を堆積し、Ｃｕ膜よりなる非磁性スペーサ層２２を形成する。
次いで、非磁性スペーサ層２２上に、例えばスパッタ法により、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層２４ａと、例えば膜厚０．６８ｎｍのＲｕ膜よりなる非磁性層２４ｂと、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層２４ｃとを積層する。こうして、積層フェリ構造を有する固定磁化層２４を形成する。
次いで、固定磁化層２４上に、例えばスパッタ法により、例えば膜厚１５ｎｍのＩｒＭｎ膜を堆積し、ＩｒＭｎ膜よりなる反強磁性層２６を形成する。
次いで、反強磁性層２６上に、例えばスパッタ法により、例えば１０ｎｍのＲｕ膜を堆積し、Ｒｕ膜よりなるキャップ層２８を形成する（図１１（ｂ））。
次いで、キャップ層２８上に、フォトリソグラフィにより、形成しようとする磁気抵抗効果素子のパターンを有するフォトレジスト膜４６を形成する。
次いで、フォトレジスト膜４６をマスクとして、ドライエッチングにより、キャップ層２８、反強磁性層２６、固定磁化層２４、非磁性スペーサ層２２、自由磁化層２０、非磁性スペーサ層１８、固定磁化層１６及び反強磁性層１４を異方性エッチングする。これにより、磁気抵抗効果素子５０を形成する（図１２（ａ））。
次いで、例えばアッシングにより、フォトレジスト膜４６を除去する。
次いで、フォトリソグラフィにより、磁気抵抗効果素子３６を覆うフォトレジスト膜４８を形成する。
次いで、フォトレジスト膜４８をマスクとして、ドライエッチングにより下部電極１２を異方性エッチングし、下部電極１２を所定の形状にパターニングする（図１２（ｂ））。
以後、図８（ｂ）乃至図９（ｂ）に示す第１実施形態による磁気抵抗効果素子の製造方法と同様にして、層間絶縁膜３８、配線４２、層間絶縁膜４４等を形成する。
このように、本実施形態によれば、自由磁化層２０の下面側及び上面側に固定磁化層１６、２４がそれぞれ形成されたデュアルピン構造において、自由磁化層２０／非磁性スペーサ層１８／固定磁化層１６により構成される磁気抵抗効果部の抵抗変化量が、固定磁化層２４／非磁性スペーサ層２２／自由磁化層２０により構成される磁気抵抗効果部の抵抗変化量よりも大きくなっているので、磁気抵抗効果素子５０全体としての抵抗変化が消失したり著しく低下したりする不都合を回避して、磁気抵抗効果素子５０全体として高い抵抗変化を得ることができる。
また、本実施形態によれば、２層の強磁性層を有する積層フェリ構造の自由磁化層２０に対して、固定磁化層１６の自由磁化層２０に最も近い強磁性層１６ｃの磁化方向と、固定磁化層２４の自由磁化層２０に最も近い強磁性層２４ａの磁化方向とを互いに同じ向きにするので、反射電子を利用したスピン注入による磁化反転に依存することなく抵抗変化を得ることができ、磁化反転電流を低減するとともに、対称性に優れた抵抗−電流ヒステリシス特性を得ることができる。
さらに、本実施形態によれば、積層フェリ構造を有する固定磁化層１６、２４を構成する各強磁性層の飽和磁化及び厚さを適宜設定することにより、固定磁化層１６、２４の磁気モーメントを十分に低減するので、固定磁化層１６、２４と自由磁化層２０との間の磁気的な結合を抑制することができる。したがって、抵抗−電流ヒステリシス特性のシフトを十分に抑制することができる。
［第３実施形態］
本発明の第３実施形態による磁気メモリ装置及びその製造方法について図１３乃至図１６を用いて説明する。図１３は本実施形態による磁気メモリ装置の構造を示す概略断面図、図１４乃至図１６は本実施形態による磁気メモリ装置の製造方法を示す工程断面図である。なお、第１実施形態による磁気抵抗効果素子及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
はじめに、本実施形態による磁気メモリ装置の構造について図１３を用いて説明する。本実施形態による磁気メモリ装置は、第１実施形態による磁気抵抗効果素子３６を記憶素子として用いたアクティブマトリクス型の磁気メモリ装置である。
シリコン基板１０には、その表面に活性領域を画定する素子分離膜５４が形成されている。
素子分離膜５４により画定されたシリコン基板１０の活性領域には、ゲート電極５６と、その両側のシリコン基板１０内に形成されたソース／ドレイン領域５８、６０とを有する選択トランジスタが形成されている。
選択トランジスタが形成されたシリコン基板１０上には、層間絶縁膜６２が形成されている。層間絶縁膜６２には、ソース／ドレイン領域５８に達するコンタクトホール６４が形成されている。コンタクトホール６４内には、ソース／ドレイン領域５８に接続されたコンタクトプラグ６６が埋め込まれている。層間絶縁膜６２上には、コンタクトプラグ６６を介してソース／ドレイン領域５８に電気的に接続されたグラウンド線６８が形成されている。
グラウンド線６８が形成された層間絶縁膜６２上には、層間絶縁膜７０が形成されている。層間絶縁膜６２、７０には、ソース／ドレイン領域６０に達するコンタクトホール７２が形成されている。コンタクトホール７２内には、ソース／ドレイン領域６０に接続されたコンタクトプラグ７４が埋め込まれている。層間絶縁膜７０上には、コンタクトプラグ７４を介してソース／ドレイン領域６０に電気的に接続された下部電極１２が形成されている。
下部電極１２上には、反強磁性層１４と、固定磁化層１６と、非磁性スペーサ層１８と、自由磁化層２０と、非磁性スペーサ層２２と、固定磁化層２４と、反強磁性層２６と、キャップ層２８とが順次積層されてなる第１実施形態による磁気抵抗効果素子３６が形成されている。磁気抵抗効果素子３６が形成された領域以外の層間絶縁膜７０上及び下部電極１２上には、層間絶縁膜７６が埋め込まれている。磁気抵抗効果素子３６が埋め込まれた層間絶縁膜７６上には、磁気抵抗効果素子３６のキャップ層２８に電気的に接続されたビット線７８が形成されている。ビット線７８上には、層間絶縁膜８０が形成されている。
ゲート電極５６は、紙面垂直方向に延在するワード線としても機能する。そして、複数のワード線と複数のビット線７８とがマトリクス状に配され、アクティブマトリクス型の磁気メモリ装置が構成される。
このように、第１実施形態による磁気抵抗効果素子３６を記憶素子として用いることにより、消費電力が低くかつ信頼性の高い大容量の磁気メモリ装置を提供することが可能となる。
次に、本実施形態による磁気メモリ装置の製造方法について図１４乃至図１６を用いて説明する。
まず、シリコン基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子分離膜５４を形成する。
次いで、素子分離膜５４により画定された活性領域に、通常のＭＯＳトランジスタの形成方法と同様にして、ゲート電極５６及びソース／ドレイン領域５８、６０を有する選択トランジスタを形成する（図１４（ａ））。
次いで、選択トランジスタが形成されたシリコン基板１０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜６２を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜６２に、ソース／ドレイン領域６６に達するコンタクトホール６４を形成する。
次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール６４に埋め込まれソース／ドレイン領域５８に電気的に接続されたコンタクトプラグ６６を形成する。
次いで、コンタクトプラグ６６が埋め込まれた層間絶縁膜６２上に、導電膜を堆積してパターニングし、コンタクトプラグ６６を介してソース／ドレイン領域５８に電気的に接続されたグラウンド線６８を形成する（図１４（ｂ））。
次いで、グラウンド線６８が形成された層間絶縁膜６２上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜７０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜６２、７０に、ソース／ドレイン領域６０に達するコンタクトホール７２を形成する。
次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール７２に埋め込まれソース／ドレイン領域６０に電気的に接続されたコンタクトプラグ７４を形成する（図１４（ｃ））。
次いで、コンタクトプラグ７２が埋め込まれた層間絶縁膜７０上に、例えば膜厚５０ｎｍのＣｕ膜を堆積し、Ｃｕ膜よりなる下部電極１２を形成する。
次いで、下部電極１２上に、例えばスパッタ法により、例えば膜厚１５ｎｍのＩｒＭｎ膜を堆積し、ＩｒＭｎ膜よりなる反強磁性層１４を形成する。
次いで、反強磁性層１４上に、例えばスパッタ法により、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層と、例えば膜厚０．８ｎｍのＲｕ膜よりなる非磁性層と、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層とを積層する。こうして、積層フェリ構造を有する固定磁化層１６を形成する。
次いで、固定磁化層１６上に、例えばスパッタ法により、例えば膜厚３ｎｍのＣｕ膜を堆積し、Ｃｕ膜よりなる非磁性スペーサ層１８を形成する。
次いで、非磁性スペーサ層１８上に、例えばスパッタ法により、例えば膜厚２ｎｍのＣｏＦｅＢ膜を堆積し、ＣｏＦｅＢ膜よりなる自由磁化層２０を形成する。
次いで、自由磁化層２０上に、例えばスパッタ法により、例えば膜厚６ｎｍのＣｕ膜を堆積し、Ｃｕ膜よりなる非磁性スペーサ層２２を形成する。
次いで、非磁性スペーサ層２２上に、例えばスパッタ法により、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層と、例えば膜厚０．８ｎｍのＲｕ膜よりなる非磁性層と、例えば膜厚８ｎｍのＣｏＦｅ膜よりなる強磁性層と、例えば膜厚０．８ｎｍのＲｕ膜よりなる非磁性層と、例えば膜厚４ｎｍのＣｏＦｅ膜よりなる強磁性層とを積層する。こうして、積層フェリ構造を有する固定磁化層２４を形成する。
次いで、固定磁化層２４上に、例えばスパッタ法により、例えば膜厚１５ｎｍのＩｒＭｎ膜を堆積し、ＩｒＭｎ膜よりなる反強磁性層２６を形成する。
次いで、反強磁性層２６上に、例えばスパッタ法により、例えば１０ｎｍのＲｕ膜を堆積し、Ｒｕ膜よりなるキャップ層２８を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、キャップ層２８、反強磁性層２６、固定磁化層２４、非磁性スペーサ層２２、自由磁化層２０、非磁性スペーサ層１８、固定磁化層１６及び反強磁性層１４を異方性エッチングする。これにより、例えば１２７ｎｍ×２６０ｎｍのサイズを有する磁気抵抗効果素子３６を形成する（図１５（ａ））。
次いで、フォトリソグラフィ及びドライエッチングにより、下部電極１２を所定の形状にパターニングする。
次いで、磁気抵抗効果素子３６が形成された層間絶縁膜７０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、このシリコン酸化膜をＣＭＰ法により磁気抵抗効果素子３６が露出するまで平坦化し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜７６を形成する（図１５（ｂ））。
次いで、磁気抵抗効果素子３６が埋め込まれた層間絶縁膜３６上に、導電膜を堆積してパターニングし、磁気抵抗効果素子３６のキャップ層２８に電気的に接続されたビット線７８を形成する（図１６（ａ））。
次いで、全面に、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜７８を形成する（図１６（ｂ））。
この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気メモリ装置を完成する。
なお、本実施形態では、磁気メモリ装置の記憶素子として第１実施形態による磁気抵抗効果素子３６を記憶素子として用いる場合について説明したが、第２実施形態による磁気抵抗効果素子５０を記憶素子として用いてもよい。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、反強磁性層１４、２８をＩｒＭｎ又はＰｔＭｎにより構成する場合を例に説明したが、反強磁性層１４、２８は、ＩｒＭｎ、ＰｔＭｎのほか、ＰｄＰｔＭｎ等の反強磁性材料により構成してもよい。
また、上記実施形態では、固定磁化層１６、２４の強磁性層、自由磁化層２０の強磁性層をＣｏＦｅ又はＣｏＦｅＢにより構成する場合を例に説明したが、これらの強磁性層は、ＣｏＦｅ、ＣｏＦｅＢのほか、Ｃｏ、Ｎｉ、Ｆｅ、ＮｉＦｅ等の強磁性材料により構成してもよい。また、固定磁化層１６、２４の非磁性層、自由磁化層２０の非磁性層をＲｕにより構成する場合を例に説明したが、これらの非磁性層は、Ｒｕのほか、Ｃｕ、Ａｌ、Ａｕ等の非磁性材料により構成してもよい。
また、上記第１実施形態では非磁性スペーサ層１８、２２としてともに非磁性導体層を用い、上記第２実施形態では非磁性スペーサ層１８、２２としてそれぞれトンネル絶縁膜、非磁性導体層を用いる場合を例に説明したが、非磁性スペーサ層１８、２２には、非磁性導体層又はトンネル絶縁膜を適宜用いることができる。非磁性スペーサ層１８、２２として非磁性導体層を用いる場合、非磁性導体層は、Ｃｕのほか、Ｒｕ、Ａｌ、Ａｕ等の非磁性材料により構成することができる。非磁性スペーサ層１８、２２としてトンネル絶縁膜を用いる場合、トンネル絶縁膜は、ＭｇＯのほか、ＡｌＯｘ，ＨｆＯｘ、ＴｉＯｘ、ＴａＯｘ等の絶縁材料により構成することができる。
本発明による磁気抵抗効果素子の基本的な積層構造を示す概略図（その１）である。 本発明による磁気抵抗効果素子の基本的な積層構造を示す概略図（その１）である。 本発明による磁気抵抗効果素子の出力電圧変化と非磁性スペーサ層の磁気抵抗変化量の比との関係を示すグラフである。 本発明の第１実施形態による磁気抵抗効果素子の構造を示す概略断面図である。 本発明の第１実施形態による磁気抵抗効果素子の抵抗−電流ヒステリシス特性を示すグラフである。 本発明の第１実施形態による磁気抵抗効果素子の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による磁気抵抗効果素子の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による磁気抵抗効果素子の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による磁気抵抗効果素子の製造方法を示す工程断面図（その４）である。 本発明の第２実施形態による磁気抵抗効果素子の構造を示す概略断面図である。 本発明の第２実施形態による磁気抵抗効果素子の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による磁気抵抗効果素子の製造方法を示す工程断面図（その２）である。 本発明の第３実施形態による磁気メモリ装置の構造を示す概略断面図である。 本発明の第３実施形態による磁気メモリ装置の製造方法を示す工程断面図（その１）である。 本発明の第３実施形態による磁気メモリ装置の製造方法を示す工程断面図（その２）である。 本発明の第３実施形態による磁気メモリ装置の製造方法を示す工程断面図（その３）である。
符号の説明
１０…シリコン基板
１２…下部電極
１４…反強磁性層
１６…固定磁化層
１６ａ、１６ｃ…強磁性層
１６ｂ、１６ｃ…非磁性層
１８…非磁性スペーサ層
２０…自由磁化層
２０ａ、２０ｃ…強磁性層
２０ｂ…非磁性層
２２…非磁性スペーサ層
２４…固定磁化層
２４ａ、２４ｃ、２４ｅ…強磁性層
２４ｂ、２４ｄ…非磁性層
２６…反強磁性層
２８…キャップ層
３０…層間絶縁膜
３２…配線溝
３４…配線
３６…磁気抵抗効果素子
３８…層間絶縁膜
４０…コンタクトホール
４２…配線
４４…層間絶縁膜
４６…フォトレジスト膜
４８…フォトレジスト膜
５０…磁気抵抗効果素子
５４…素子分離膜
５６…ゲート電極
５８、６０…ソース／ドレイン領域
６２…層間絶縁膜
６４…コンタクトホール
６６…コンタクトプラグ
６８…グラウンド線
７０…層間絶縁膜
７２…コンタクトホール
７４…コンタクトプラグ
７６…層間絶縁膜
７８…ビット線
８０…層間絶縁膜

Claims (10)

  1. 非磁性層を介して複数の強磁性層が積層されてなる積層フェリ構造を有する第１の固定磁化層と、
    前記第１の固定磁化層上に形成された第１の非磁性スペーサ層と、
    前記第１の非磁性スペーサ層上に形成され、奇数の強磁性層を含む自由磁化層と、
    前記自由磁化層上に形成された第２の非磁性スペーサ層と、
    前記第２の非磁性スペーサ層上に形成され、非磁性層を介して複数の強磁性層が積層されてなる積層フェリ構造を有する第２の固定磁化層とを有し、
    前記第１の固定磁化層の前記自由磁化層に最も近い強磁性層の磁化方向と、前記第２の固定磁化層の前記自由磁化層に最も近い強磁性層の磁化方向とが互いに反対向きになっている
    ことを特徴とする磁気抵抗効果素子。
  2. 請求項１記載の磁気抵抗効果素子において、
    前記第１の固定磁化層の前記複数の強磁性層の層数と、前記第２の固定磁化層の前記複数の強磁性層の層数との差は１層である
    ことを特徴とする磁気抵抗効果素子。
  3. 非磁性層を介して複数の強磁性層が積層されてなる積層フェリ構造を有する第１の固定磁化層と、
    前記第１の固定磁化層上に形成された第１の非磁性スペーサ層と、
    前記第１の非磁性スペーサ層上に形成され、偶数の強磁性層を含む自由磁化層と、
    前記自由磁化層上に形成された第２の非磁性スペーサ層と、
    前記第２の非磁性スペーサ層上に形成され、非磁性層を介して複数の強磁性層が積層されてなる積層フェリ構造を有する第２の固定磁化層とを有し、
    前記第１の固定磁化層の前記自由磁化層に最も近い強磁性層の磁化方向と、前記第２の固定磁化層の前記自由磁化層に最も近い強磁性層の磁化方向とが互いに同じ向きになっている
    ことを特徴とする磁気抵抗効果素子。
  4. 請求項３記載の磁気抵抗効果素子において、
    前記第１の固定磁化層の前記複数の強磁性層の層数と、前記第２の固定磁化層の前記複数の強磁性層の層数とは互いに同じ偶数である
    ことを特徴とする磁気抵抗効果素子。
  5. 請求項１乃至４のいずれか１項に記載の磁気抵抗効果素子において、
    前記自由磁化層は、非磁性層を介して複数層の前記強磁性層が積層されてなる積層フェリ構造を有する
    ことを特徴とする磁気抵抗効果素子。
  6. 請求項１乃至５のいずれか１項に記載の磁気抵抗効果素子において、
    前記第１の固定磁化層と前記第１の非磁性スペーサ層と前記自由磁化層とにより構成される第１の磁気抵抗効果部の抵抗変化量と、前記第２の固定磁化層と前記第２の非磁性スペーサ層と前記自由磁化層とにより構成される第２の磁気抵抗効果部の抵抗変化量とが異なっている
    ことを特徴とする磁気抵抗効果素子。
  7. 請求項６記載の磁気抵抗効果素子において、
    前記第１の磁気抵抗効果部の抵抗変化量と、前記第２の磁気抵抗効果部の抵抗変化量とは、１０倍以上異なっている
    ことを特徴とする磁気抵抗効果素子。
  8. 請求項１乃至７のいずれか１項に記載の磁気抵抗効果素子において、
    前記第１の固定磁化層の磁気モーメントは、前記第１の固定磁化層の前記複数の強磁性層のそれぞれの磁気モーメントのうちの最小値の１／１０の値よりも小さくなっている
    ことを特徴とする磁気抵抗効果素子。
  9. 請求項１乃至８のいずれか１項に記載の磁気抵抗効果素子において、
    前記第２の固定磁化層の磁気モーメントは、前記前記第２の固定磁化層の前記複数の強磁性層のそれぞれの磁気モーメントのうちの最小値の１／１０の値よりも小さくなっている
    ことを特徴とする磁気抵抗効果素子。
  10. 第１の配線と、
    前記第１の配線と交差する第２の配線と、
    前記第１の配線と前記第２の配線との交差領域に設けられた請求項１乃至９のいずれか１項に記載の磁気抵抗効果素子と
    を有することを特徴とする磁気メモリ装置。
JP2005269896A 2005-09-16 2005-09-16 磁気抵抗効果素子及び磁気メモリ装置 Pending JP2007081280A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005269896A JP2007081280A (ja) 2005-09-16 2005-09-16 磁気抵抗効果素子及び磁気メモリ装置
US11/338,889 US7382643B2 (en) 2005-09-16 2006-01-25 Magnetoresistive effect element and magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005269896A JP2007081280A (ja) 2005-09-16 2005-09-16 磁気抵抗効果素子及び磁気メモリ装置

Publications (1)

Publication Number Publication Date
JP2007081280A true JP2007081280A (ja) 2007-03-29

Family

ID=37901727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005269896A Pending JP2007081280A (ja) 2005-09-16 2005-09-16 磁気抵抗効果素子及び磁気メモリ装置

Country Status (2)

Country Link
US (1) US7382643B2 (ja)
JP (1) JP2007081280A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508971A (ja) * 2007-12-19 2011-03-17 クゥアルコム・インコーポレイテッド 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置
JP2013531358A (ja) * 2010-03-17 2013-08-01 グランディス インコーポレイテッド 逆デュアル磁気トンネル接合要素を提供するための方法およびシステム

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718153B1 (ko) * 2006-02-17 2007-05-14 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
KR100785008B1 (ko) * 2006-02-22 2007-12-11 삼성전자주식회사 자기 메모리 장치와 데이터 기록 방법
KR100754397B1 (ko) * 2006-02-22 2007-08-31 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
JP4935183B2 (ja) * 2006-05-18 2012-05-23 株式会社日立製作所 半導体装置
JP4923896B2 (ja) * 2006-09-15 2012-04-25 富士通株式会社 交換結合膜及び磁気デバイス
JP4560025B2 (ja) * 2006-09-29 2010-10-13 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
JP4384196B2 (ja) * 2007-03-26 2009-12-16 株式会社東芝 スピンｆｅｔ、磁気抵抗効果素子及びスピンメモリ
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US20090103354A1 (en) * 2007-10-17 2009-04-23 Qualcomm Incorporated Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory
JP2009194251A (ja) * 2008-02-15 2009-08-27 Toshiba Corp 磁気抵抗効果素子
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
JP5166322B2 (ja) * 2009-03-03 2013-03-21 株式会社東芝 磁気ランダムアクセスメモリ
US20100254174A1 (en) * 2009-04-02 2010-10-07 Seagate Technology Llc Resistive Sense Memory with Complementary Programmable Recording Layers
US8450818B2 (en) * 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
US8422285B2 (en) * 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
WO2011111648A1 (ja) 2010-03-12 2011-09-15 アルプス電気株式会社 磁気センサ及びそれを用いた磁気平衡式電流センサ
WO2011111493A1 (ja) * 2010-03-12 2011-09-15 アルプス・グリーンデバイス株式会社 電流センサ
KR101676821B1 (ko) * 2010-03-18 2016-11-17 삼성전자주식회사 자기 메모리 소자 및 그 형성방법
US8546896B2 (en) * 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8796794B2 (en) 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
US8604886B2 (en) * 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
KR101195041B1 (ko) * 2011-05-12 2012-10-31 고려대학교 산학협력단 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
JP5796349B2 (ja) * 2011-05-23 2015-10-21 ソニー株式会社 記憶素子の製造方法
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
JP2013008870A (ja) * 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置
JP5475819B2 (ja) * 2012-03-20 2014-04-16 株式会社東芝 不揮発性記憶装置
US10483320B2 (en) 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
US10141498B2 (en) 2015-12-10 2018-11-27 Everspin Technologies, Inc. Magnetoresistive stack, seed region thereof and method of manufacturing same
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
CN108735806B (zh) * 2018-05-30 2020-08-11 厦门大学 一种产生可控极化率的自旋电流的结构与方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520873A (ja) * 1998-07-20 2002-07-09 モトローラ・インコーポレイテッド 低切替磁界磁性トンネル接合
JP2002305337A (ja) * 2000-12-07 2002-10-18 Commiss Energ Atom 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP2003536267A (ja) * 2000-06-21 2003-12-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改善された磁場範囲を有する磁気多層構造
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2006049436A (ja) * 2004-08-02 2006-02-16 Sony Corp 記憶素子及びメモリ
JP2006108316A (ja) * 2004-10-04 2006-04-20 Sony Corp 記憶素子及びメモリ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072718A (en) 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
JP3807254B2 (ja) 2001-05-30 2006-08-09 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP3833990B2 (ja) 2002-11-08 2006-10-18 株式会社東芝 磁気抵抗効果素子および磁気メモリ装置
US6956764B2 (en) * 2003-08-25 2005-10-18 Freescale Semiconductor, Inc. Method of writing to a multi-state magnetic random access memory cell
US20070096229A1 (en) * 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520873A (ja) * 1998-07-20 2002-07-09 モトローラ・インコーポレイテッド 低切替磁界磁性トンネル接合
JP2003536267A (ja) * 2000-06-21 2003-12-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改善された磁場範囲を有する磁気多層構造
JP2002305337A (ja) * 2000-12-07 2002-10-18 Commiss Energ Atom 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2006049436A (ja) * 2004-08-02 2006-02-16 Sony Corp 記憶素子及びメモリ
JP2006108316A (ja) * 2004-10-04 2006-04-20 Sony Corp 記憶素子及びメモリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508971A (ja) * 2007-12-19 2011-03-17 クゥアルコム・インコーポレイテッド 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置
JP2013531358A (ja) * 2010-03-17 2013-08-01 グランディス インコーポレイテッド 逆デュアル磁気トンネル接合要素を提供するための方法およびシステム

Also Published As

Publication number Publication date
US20070076469A1 (en) 2007-04-05
US7382643B2 (en) 2008-06-03

Similar Documents

Publication Publication Date Title
US7382643B2 (en) Magnetoresistive effect element and magnetic memory device
JP4149647B2 (ja) 半導体記憶装置及びその製造方法
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
JP3583102B2 (ja) 磁気スイッチング素子及び磁気メモリ
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
JP3863484B2 (ja) 磁気抵抗効果素子および磁気メモリ
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
JP6290487B1 (ja) 磁気メモリ
US9461243B2 (en) STT-MRAM and method of manufacturing the same
JP4997789B2 (ja) 磁気メモリ
US7583529B2 (en) Magnetic tunnel junction devices and magnetic random access memory
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
JP2008211008A (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR20070106701A (ko) 스핀-전달 스위칭을 위해 구성된 고 스핀 분극 층들을 갖는 ｍｔｊ 소자 및 자기 소자를 이용한 스핀트로닉 장치
JP2005191032A (ja) 磁気記憶装置及び磁気情報の書込み方法
US9741929B2 (en) Method of making a spin-transfer-torque magnetoresistive random access memory (STT-MRAM)
JP2009094226A (ja) 半導体装置およびその製造方法
US20140301135A1 (en) Mram having novelself-referenced read method
JP5141237B2 (ja) 半導体記憶装置、その製造方法、書き込み方法及び読み出し方法
JP4005832B2 (ja) 磁気メモリ及び磁気メモリ装置
JP2006278645A (ja) 磁気メモリ装置
US7366010B2 (en) Magnetic memory
KR20120023560A (ko) 기억 소자 및 기억 장치
JP5504847B2 (ja) スピン注入型磁気ランダムアクセスメモリ
JP2007266301A (ja) 磁気記憶装置及びその動作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426