JP2004193595A - 磁気セル及び磁気メモリ - Google Patents
磁気セル及び磁気メモリ Download PDFInfo
- Publication number
- JP2004193595A JP2004193595A JP2003396201A JP2003396201A JP2004193595A JP 2004193595 A JP2004193595 A JP 2004193595A JP 2003396201 A JP2003396201 A JP 2003396201A JP 2003396201 A JP2003396201 A JP 2003396201A JP 2004193595 A JP2004193595 A JP 2004193595A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- magnetization
- ferromagnetic layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 磁化(M1)方向が第1の方向に実質的に固定された第1の強磁性層(C1)と、磁気(M2)方向が前記第1の方向とは反対の第2の方向に実質的に固定された第2の強磁性層(C2)と、前記第1及び第2の強磁性層の間に設けられ、磁化(M)方向が可変の第3の強磁性層(A)と、前記第1及び第3の強磁性層の間に設けられた第1の中間層(B1)と、前記第2及び第3の強磁性層の間に設けられた第2の中間層(B2)と、を備えたことを特徴とする磁気セルを提供する。
【選択図】 図1
Description
電流による磁化の反転は、スピン偏極した電流が磁性層を通過する際に発生するスピン偏極電子の角運動量が、磁化反転させたい磁性体の角運動量に伝達・作用することで磁化の反転を起こす現象である。この現象を用いれば、ナノスケールの磁性体に対して、より直接的に作用させることが可能であり、より微小な磁性体に対する記録が可能になる。
F. J. Albert, et al., Appl. Phy. Lett. 77, 3809 (2000)
前記第1及び第2の強磁性層の間で電流を流すことによりスピン偏極した電子を前記第3の強磁性層に作用させて前記第3の強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能としたことを特徴とする。
前記第3の強磁性層の磁化容易軸は、前記第1の方向に対して略平行であり、前記第1及び第2の磁化固着部の少なくともいずれかは、強磁性層と非磁性層とが交互に積層され前記強磁性層が前記非磁性層を介して反強磁性結合してなる積層体を有し、前記第1の強磁性層は、前記第1の中間層に隣接し、前記第2の強磁性層は、前記第2の中間層に隣接し、前記第1の磁化固着部と前記第2の磁化固着部との間で電流を流すことによりスピン偏極した電子を前記第3の強磁性層に作用させて前記第3の強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能としたことを特徴とする。
また、前記第3の強磁性層は、強磁性体からなる複数の層を積層させた積層体であるものとすれば、安定した書き込みを確実且つ容易に実施できる。
図4は、磁気セルがリバースタイプの磁気抵抗効果を示す場合における「書き込み」のメカニズムを説明するための模式断面図である。
これら抵抗が互いに異なる状態に、それぞれ「0」と「1」を対応づけることにより、2値データの記録読み出しが可能となる。
また、いずれの場合においても、磁性記録層Aの磁化容易軸が磁性固着層C1、C2の磁化M1、M2の磁化軸と平行(または反平行)であると、磁性記録層Aに対する磁化の書き込みに有利である。
なお、図1などにおいて、磁性固着層C1、C2と、磁性記録層Aの膜面方向の寸法を同一として表したが、本発明はこれには限定されない。すなわち、配線の接続のため、あるいは磁化方向の制御のために、磁気セルの各層の寸法が互いに異なるように形成してもよい。また、形状が異なっていても良い。
図29(a)は、本実施例の磁気セルの要部断面構造を表す模式図であり、同図(b)は、比較例の磁気セルの要部断面構造を表す模式図である。
サンプルI: EL1(Cu)/C1(Co:20nm)/B1(Cu:10nm)/A(Co:3nm)/B2(Cu:6nm)/C2(Co:20nm)/EL2(Cu)
サンプルII: EL1(Cu)/A(Co:3nm)/B(Cu:6nm)/C(Co:20nm)/EL2(Cu)
これらの積層構造は、超高真空スパッタ装置によって下側の電極EL2の上に形成した。そして、さらにその上に、図示しないタンタル(Ta)保護膜を形成してから、レジストを塗布しEB(electron beam)露光してマスクを形成したのち、イオンミリングで加工した。セルの加工サイズは100nm×50nmである。
次に、本発明の第2の実施例として、図15に表した構造の磁気セルの実施例について説明する。なお、本実施例においては、図15の上下を逆さにした積層構造の磁気セルを試作した。
第2実施例と同様のプロセスを用い、図16に表した構造の磁気セルを試作した。但し、本実施例においても、図16の上下を逆さにした積層構造の磁気セルを試作した。各層の材料と膜厚は、以下の如くである。
AF1(PtMn:20nm)/FM1(CoFe:5nm)/AC(Ru:1nm)/C1(CoFe:2nm)/B1(Cu:3nm)/A(CoFe:2nm)/B2(Cu:3nm)/C2(CoFe:2nm)/FC(Cu:5nm)/FM2(CoFe:5nm)/AF2(PtMn:20nm)
この構造においても、第2実施例に関して前述したものと同様のプロセスによって、磁性固着層C1、C2の磁化の方向を反平行に固着することができた。
次に、本発明の第4の実施例として、2つの中間層B1、B2に非対称性を付与して磁気抵抗効果の検出が容易となるようなサンプル群(サンプルIIからサンプルV)を作製し、中間層が対称なサンプル(サンプルI)とともにその電流駆動磁化反転に伴う抵抗変化率を評価し、比較検討した。各サンプルの磁気セル中心部の構成は以下の如くである。
サンプルI: C1(CoFe:10nm)/B1(Cu:8nm)/A(CoFe:3nm)/B2(Cu:8nm)/C2(CoFe:10nm)
サンプルII: C1(CoFe:10nm)/B1(Cu:8nm)/A(CoFe:3nm)/B2(Cu:4nm)/C2(CoFe:10nm)
サンプルIII: C1(CoFe:10nm)/B1(Cu:8nm)/A(CoFe:3nm)/B2(Cu:2nm)/IE(Al−Cu−O:0.6nm)/B2(Cu:2nm)/C2(CoFe:10nm)
サンプルIV: C1(CoFe:10nm)/B1(Cu:8nm)/A(CoFe:3nm)/B2(Al2O3−CoFe:3nm)/C2(CoFe:10nm)
サンプルV: C1(CoFe:20nm)/B1(Cu:8nm)/A(CoFe:3nm)/B2(Cu:8nm)/C2(Co:2nm)
ここでサンプルIは中間層B1、B2が対称なもの、サンプルIIは中間層B1、B2の膜厚が非対称性されたもの(図9(a))、サンプルIIIは片方の中間層B2に極薄の酸化物層(IE)が添加されたもの(図10)、サンプルIVは片方の中間層B2がアルミナとCoFeの同時蒸着によりアルミナ中にCoFeを析出させて磁性体の微小接点を形成したもの(図11)、サンプルVは磁性固着層C1、C2の厚さと組成に非対称性を有するもの(図8)である。
サンプル番号 抵抗変化率
サンプルI <0.1%
サンプルII 0.4%
サンプルIII 5.0%
サンプルIV 20%
サンプルV 0.6%
この結果から、非対称性を持たせると検出効率が高くなり、特に中間層B1、B2に非対称性を付与した場合に信号検出感度が高くなることが分かった。
次に、本発明の第5の実施例として、第4実施例のサンプルIVと同様の構造をもつ磁気セルを、図26に表したように基板上に並べ、32×32のマトリックスを形成した。このマトリックスをさらに32×32並べ、合計で1M(メガ)ビットの記録再生媒体を形成した。そして、この記録再生媒体に対して、32個×32個からなるプローブで記録再生を行う磁気メモリを製作した。すなわち、本実施例の磁気メモリにおいては、マトリックス1セットに対してプローブ1個を対応させた。
次に本発明の第6の実施例として、第4の実施例のサンプルIIIと同様の構造をもつ磁気セルを用いて磁気メモリを作製した実施例について説明する。
次に、本発明の第7の実施例として、第1実施例と同様の作製方法により、第1実施例におけるサンプルIの磁性記録層Aの構造を変形させた次のサンプルを作製した。
EL1(Cu)/C1(Co:20nm)/B1(Cu:10nm)/A(Co:0.6nm)/A(Ni:1.8nm )/A(Co:0.6nm)/B2(Cu:6nm)/C2(Co:20nm)/EL2(Cu)
すなわち、磁性記録層Aとして、Co(0.6nm)/Ni(1.8nm )/Co(0.6nm)という積層構造を採用した。このサンプルの磁化反転特性を評価したところ、反転電流は1.1mAであり、第1実施例のサンプルIよりもさらに反転電流が低減した。これは磁性記録層Aの磁気的エネルギーが下がったためであると考えられる。
(第8の実施例)
次に、本発明の第8の実施例として、図15に表した構造の磁気セルを作成した。まず、本実施例において作成した2種類の磁気セル(サンプルA10、サンプルB10)について説明する。
まず、ウェーハ上に下側電極を形成したのち、そのウェーハを超高真空スパッタ装置へ導入し、表面をスパッタクリーニングした後、PtMn(20nm)/ Co9Fe1(20nm)/Cu(4nm)/Co9Fe1(2.5nm)/Cu(6nm)/Co9Fe1(4nm)/ Ru(1nm)/Co9Fe1 (4nm)/PtMn(15nm)という多層膜を堆積して、装置から取り出した。
まず、ウェーハ上に下側電極を形成したのち、そのウェーハを超高真空スパッタ装置へ導入し、まずPtMn(20nm)/CoFe(10nm)/Alからなる多層膜を堆積させた。次に、スパッタ装置に酸素を導入してアルミニウム(Al)を酸化させてAl2O3を形成した。なおここで、Al2O3ではなく、酸素が若干欠損した組成の酸化アルミニウムが形成される場合もある。これは、本願明細書において説明する他の実施例につていも同様である。
図33は、サンプルB10の微分抵抗を表すグラフ図である。
(第9の実施例)
次に、本発明の第9の実施例として、図19及び図20に表した構造の磁気セル(サンプルA20、B20)を作成した。
まず、ウェーハ上に下側電極を形成したのち、そのウェーハを超高真空スパッタ装置へ導入し、まずPtMn(20nm)/Co9Fe1(20nm)/Alを堆積した。次に、スパッタ装置内で酸素プラズマを発生させてAlを酸化させてAl2O3を形成した。このAl2O3の上に、さらにCo9Fe1(1nm)/Ru(1nm)/Co9Fe1(1nm)/Ru(1nm)/Co9Fe1(1nm)/Cu(6nm)/Co9Fe1(4nm)/Ru (1nm)/Co9Fe1(4nm)/PtMn(15nm)多層膜を積層し、装置から取り出した。
また、比較のためサンプルC20、D20、E20を作製した。
図36は、サンプルC20の断面構造を表す模式図である。
サンプルC20は、下側電極の上に、PtMn(20nm)、磁性固着層C2としてCo9Fe1(20nm)、中間層B2としてAl2O3(0.8nm)、磁性層A2としてCo9Fe1(1nm)、非磁性層ACとしてRu(1nm)、磁性層A1としてCo9Fe1(1nm)、中間層B1としてCu(6nm)、磁性固着層C1としてCo9Fe1(4nm)、非磁性層ACとしてRu (1nm)、磁性層FMとしてCo9Fe1(4nm)がこの順に積層され、その上にPtMn(15nm)と上側電極が形成された構造を有する。
(第10の実施例)
次に、本発明の第10の実施例として、図22に表した構造の磁気セル(サンプルA30、B30)を作成した。
まず、下側電極の上にSiO2層とTa層をこの順に成長させた。その上にレジストを塗布してEB描画装置にてマスクパターンを描画した。次に、このパターン部のレジストを取り除き、イオンミリングでTa層にエレメントサイズに対応した穴を開けた。さらに、反応性イオンエッチングにてTa層の下にあるSiO2層へエレメントサイズよりも僅かに大きな面積をもつ穴をあけて、下側電極の表面を露出させた。
まず、下側電極の上にSiO2層およびTa層をこの順に成長させた。その上にレジストを塗布してEB描画装置にてマスクパターンを描画した。次に、このパターン部のレジストを抜き、イオンミリングでTa層にエレメントサイズに対応した穴を開けた。さらに、反応性イオンエッチングにてTa層の下にあるSiO2層にエレメントサイズよりも僅かに大きな面積をもつ穴をあけて、下側電極の表面を露出させた。
(第11の実施例)
次に、本発明の第11実施例として、図23及び図24に表した構造の磁気セル(サンプルA40、B40)を作成した。
サンプルA40(図23)は、下側電極の上に、PtMn(20nm)、磁性固着層構造P2としてCo9Fe1(4nm)/Ru(1nm)/Co9Fe1 (4nm)/Ru(1nm)/Co9Fe1(4nm)、中間層B2としてCu(5nm)、磁性記録層AとしてCo9Fe1(1nm)/Ru(1nm) /Co9Fe1(1nm)/Ru(1nm)/Co9Fe1(1nm)、中間層B1としてCu(10nm)、磁性固着構造P1としてCo9Fe1(4nm)/Ru(1nm)/Co9Fe1(4nm)、PtMn(15nm)、上側電極がこの順に形成された構造を有する。すなわち、サンプルA40は、反平行デュアルピン構造を有する。エレメントサイズとしては、60nm×110nm、80nm×165nm、110nm×240nmの3通りを作製した。
サンプルC40は、下側電極の上に、PtMn(20nm)、磁性固着構造P2としてCo9Fe1(4nm)/Ru(1nm)/Co9Fe1(4nm)/Ru(1nm)/Co9Fe1(4nm)、中間層B2としてCu(5nm)、磁性記録層AとしてCo9Fe1(1nm)/Ru(1nm)/Co9Fe1(1nm)、さらに中間層B1としてCu(10nm)、磁性固着構造P1としてCo9Fe1(4nm)/Ru(1nm)/Co9Fe1(4nm)、PtMn(15nm)、上側電極がこの順に形成された構造を有する。この構造は、反平行デュアルピン構造であるが、2つの中間層B1、B2に接した磁性記録層Aを構成する磁性層の磁化は互いに反平行であり、本発明のものと異なる。
(第12の実施例)
次に、本発明の第12実施例として、図21及び図25に表した構造の磁気セル(サンプルA50、B50)を作成した。
サンプルA50(図21)は、下側電極の上に、PtMn(20nm)、磁性固着層C2としてCo9Fe1(20nm)、中間層B2としてCu(6nm)、磁性記録層AとしてCo9Fe1(0.8nm)/NiFe(0.8nm)/Co9Fe1(0.8nm)、中間層B1としてAl2O3(1.0nm)、磁性固着構造P1としてCo9Fe1(4nm)/Ru(1nm)/Co9Fe1(4nm)、PtMn(15nm)、上側電極が形成された構造を有する。すなわち、サンプルA50も、反平行デュアルピン構造を有する。
エレメントサイズとしては、60nm×110nm、80nm×165nm、110nm×240nmの3通りを作製した。
なお、サンプルA50においては、2つの中間層B1、B2の材質は異なるが、これらの中間層を介したMRは、それぞれノーマルタイプのMRを示す。
まず、下側電極の上にSiO2層とTa層をこの順に成長させた。その上にレジストを塗布してEB描画装置にてマスクパターンを描画した。次に、このパターン部のレジストを取り除き、イオンミリングでTa層にエレメントサイズに対応した穴を開けた。さらに、反応性イオンエッチングにてTa層の下にあるSiO2層に、エレメントサイズよりも僅かに大きな面積をもつ穴をあけ、下側電極表面を露出させた。
サンプルB50は、A10と同様の方法で作製した。
サンプルC50は、下側電極の上に、磁性固着層C2としてCo9Fe1(12nm)、中間層B2としてCu(6nm)、磁性記録層AとしてCo9Fe1(0.8nm)/NiFe(0.8nm)/Co9Fe1(0.8nm)、PtMn(15nm)、上側電極がこの順に形成されたシングルピン構造を有する。
(第13の実施例)
次に、本発明の第13実施例として、反強磁性結合した3層膜を磁性固着構造として用いたサンプルと、単一の磁性層を磁性固着層として用いたサンプルの比較を行った。すなわち、図15(サンプルA60、E60)と図14(サンプルB60、F60)、図22(サンプルC60、G60)と図45(サンプルD60、H60)に表した構造を有する磁気セルをそれぞれ作成した。
サンプル 臨界電流Icの平均(mA)
A60 0.36
B60 0.60
C60 0.29
D60 0.54
E60 0.32
F60 0.55
G60 0.28
H60 0.53
いずれの本発明のサンプルについてもIcが低いという結果が得られた。サンプルA60とB60とを比較すると、上部の磁性固着層が単一の磁性層C1の場合(図14)よりも、磁化が反平行に配置した磁性固着構造P1を設けた場合(図15)のほうが、より小さな臨界電流Icが得られる。同様に、サンプルC60(図22)とサンプルD60(図45)との比較、サンプルE60(図15)とサンプルF60(図14)との比較、サンプルG60(図22)とサンプルH60(図45)との比較、のいずれにおいても、上部の磁性固着層が単一の磁性層C1の場合(図14、図45)よりも、磁化が反平行に配置した磁性固着構造P1を設けた場合(図15、図22)のほうが、より小さな臨界電流Icが得られる。
(第14の実施例)
次に、本発明の第14実施例として、エレメントサイズを60nm×130nmとして、以下に説明する構造をもつセルを作製し、臨界電流Icの平均を求めた。本実施例のサンプルを下部電極から見た積層構造と、臨界電流Icの測定結果を以下に表す。この結果から、本発明によれば、低消費電力で書込みが可能な磁気セルを提供できることがわかる。
サンプルA70: AF2(PtMn:20nm)/C2(Co9Fe1:20nm)/ B2(MgO:1nm)/A(Co9Fe1:2.5nm)/ B1(Cu:6nm)/C1(Co9Fe1:5nm)/AC(Ru:1nm)/FM(Co9Fe1:5nm)/AF1(PtMn:15nm)
Ic平均:0.67mA
サンプルA71: AF2(PtIrMn:17nm)/FM(Co9Fe1:4nm)/AC(Ru:1nm)/C2(Co9Fe1:4nm)/B2(MgO:1nm)/A3(Co9Fe1:0.8 nm)/A2(NiFe:0.8)/A1(Co9Fe1:0.8nm)/B1(Cu:6nm)/C1(Co9Fe1:4nm)/AF1(PtIrMn:17nm)
Ic平均:0.41mA
サンプルA72: AF2(PtMn:20nm)/C2(Co9Fe1:20nm)/B2(Si−O−N:1nm)/A3(Co9Fe1:0.8nm)/A2(NiFe:0.8nm)/A1(Co9Fe1:0.8 nm)/B1(Cu:6nm)/C1(Co9Fe1:4nm) /AC(Ru:1nm)/FM(Co9Fe1:4nm)/AF2(PtMn:15nm)
Ic平均:0.67mA
サンプルA73: AF2(PtMn:15nm)/C2(Co9Fe1:20nm)/B2(SiO2 with holes:5nm)/A(Co9Fe1:3nm)/B1(Cu:8nm)/C1(Co9Fe1:4nm)/AC(Ru:1nm)/FM(Co9Fe1:4nm)/AF1(PtMn:15nm)
Ic平均:0.59mA
サンプルA74: AF2(IrMn:19nm)/C2(Co8Fe2:4nm)/B2(MgO:1nm)/A3(Co8Fe2:0.8nm)/A2(NiFeCo:0.8nm)/A1(Co8Fe2:0.8nm)/B1(Cu:6nm)/C1(Co8Fe2:4nm)/AC(Ru:1nm)/FM(Co8Fe2:4nm)/AF1(IrMn:19m)
Ic平均:0.82mA
サンプルA75: AF2(PtMn:20nm)/C2(Co9Fe1:20nm)/B2(Cu:6nm)/A3(Co9Fe1:0.8 nm)/A2(NiFe:0.8nm)/A1(Co9Fe1:0.8nm)/B1(Cu:0.6nm)/B1(Al2O3 with holes stacked with Cu:3nm)/B1(Cu:0.6nm)/C1(Co9Fe1:4nm)/AC(Ru:1nm)/FM(Co9Fe1:4nm)/AF1(PtMn:15nm)
Ic平均:0.57mA
サンプルA76: AF2(PtMn:10nm)/FM(Co9Fe1:4nm)/AC(Ru:1nm)/C2(Co9Fe1:20nm)/B2(MgO:0.8nm)/A(Co9Fe1:3nm)/B1(Cu:6nm)/C1(Co9Fe1:5nm)/AF1(PtMn:15nm)
Ic平均:0.83mA
サンプルA77: AF2(PtMn:15nm)/FM(Co9Fe1:4nm)/AC(Ru:1nm)/C2(Co9Fe1:4nm)/B2(Al2O3:0.7nm)/A3(Co9Fe1:0.6 nm)/A2(NiFe:1nm)/A1(Co9Fe1:0.6 nm)/B1(Cu:8nm)/C1(Co9Fe1:5nm)/AF1(PtMn:15nm)
Ic平均:0.78mA
サンプルA78: AF2(PtIrMn:15nm)/C2(Co9Fe1:20nm)/B2(Al2O3 with holes:3nm)/A(Co9Fe1:3.6 nm)/B1(Cu:6nm)/C1(Co9Fe1:5nm)/AC(Ru:1nm)/FM(Co9Fe1:5nm)/AF1(PtIrMn:15nm)
Ic平均:0.90mA
サンプルA79: AF2(PtMn:20nm)/FM(Co9Fe1:5nm)/AC(Ru:1nm)/C2(Co9Fe1:5nm)/B2(Cu:6nm)/A3(Co9Fe1:0.6nm)/A2(NiFe:1.2)/A1(Co9Fe1:0.6nm)/B1(Si−N−O:1nm)/C1(Co9Fe1:5nm)/AF1(PtMn:15nm)
Ic平均:0.78mA
(第15の実施例)
次に、本発明の第15の実施例として、リバースタイプの磁気抵抗効果を示す組合せを有する磁気セルと、ノーマルタイプとリバースタイプの磁気抵抗効果を示す組合せを有する磁気セルとをそれぞれ作成し評価した。
サンプルX:Fe3O4/SrTiO3(STO)/La0.7Sr0.3MnO3(LSMO)/SrTiO3/CoFe/PtMn
サンプルY:Fe3O4/SrTiO3/ La0.7Sr0.3MnO3/SrTiO3/La0.7Sr0.3MnO3/CoFe/PtMn
ここでFe3O4/STO/LSMOと、LSMO/STO/CoFeは、ともに、磁場の印加とともに抵抗は大きくなった。すなわち、2つの磁性層の磁化が平行時の抵抗が反平行の場合のそれよりも大きくなった。つまり、リバースタイプの磁気抵抗効果を示すことが予め確認できた。
(第16の実施例)
次に、本発明の第16の実施例として、図14に表した構造の磁気セルを作成した(サンプルXX)。また、比較のため、図48に表したように磁化が平行配置された2つの磁性固着層C1、C2をもつ磁気セル(サンプルYY)を作成した。
まず、ウェーハ上に下側電極を形成したのち、そのウェーハを超高真空スパッタ装置へ導入し、表面をスパッタクリーニングした後、PtMn(15nm)/ Co9Fe1(12nm)/Cu(4nm)/Co9Fe1(2.5nm)/Cu(6nm)/Co9Fe1(6nm)/IrMn(15nm)という多層膜を堆積して、装置から取り出した。
まず、ウェーハ上に下側電極を形成したのち、そのウェーハを超高真空スパッタ装置へ導入し、表面をスパッタクリーニングした後、PtMn(15nm)/Co9Fe1(12nm)/Cu(4nm)/Co9Fe1(2.5nm)/Cu(6nm)/Co9Fe1(6nm)/PtMn(15nm)という多層膜を堆積して、装置から取り出した。
次に、レジストを塗布してEB(電子ビーム)描画装置にて電子ビーム露光した後、上述したエレメントサイズに対応したマスクパターンを形成した。このパターンに対してイオンミリング装置により磁性固着層C2の上部までミリングしてエレメントを形成した。
サンプル サイズ 臨界電流Icの平均(mA)
XX 50nm×110nm 0.70
XX 80nm×160nm 1.83
YY 50nm×110nm 9.22
YY 80nm×160nm 反転せず
以上の結果から、参考サンプルとして作製した平行配置したデュアルピン構造は、反転電流の低減効果が得られないが、図14に表した「反平行デュアルピン構造」とすることで低電流で書込みが可能であることがわかる。
(第17の実施例)
次に、本発明の第17実施例として、本発明の磁気セルと、MOSFET(Metal-Semicoductor-Oxide Field Effect Transistor)とを組み込んだ磁気メモリ(Magnetic Random Access Memory:MRAM)について説明する。
MOSFETが形成されたウェーハに、まず下部配線および下側電極部を形成したのち、Ta(5nm)/Ru(2nm)/PtMn(15nm)/Co9Fe1(15nm)/Al2O3(0.8nm)/Co9Fe1(0.6nm)/NiFe(1.2nm)/Co9Fe1(0.6nm)/Cu(6nm)/Co9Fe1(4nm)/Ru(1nm)/Co9Fe1(4nm)/PtMn(15nm)なる多層膜を成長させた。そして、この多層膜に微細加工を施して素子化した。
書き込み電流を(1)プラスマイナス0.15mA、20ミリ秒のパルス電流、(2)プラスマイナス0.5mA、10ミリ秒のパルス電流、(3)プラスマイナス2mA、0.8ナノ秒、の3通りとしてテストした。読み出しは、0.1mAのセンス電流を流し、電圧を読み取ることで行った。その結果、上記(1)の条件の場合、書きこみ後の抵抗変化が見られず、記録されていないことが明らかとなった。
図51は、ダイオードを用いた磁気メモリを表す模式図である。すなわち、縦横マトリクス状に配線されたビット線BLとワード線WLの交差点の付近に、本発明の磁気セル10と、ダイオードDとが直列に接続されている。
(第18の実施例)
次に、本発明の第18の実施例として図26に表したプローブアクセス型の磁気メモリについて説明する。
まず、ウェーハに下部配線を形成したのち、複数の磁気セルに共通接続される下側電極LEを形成した。そして、このウェーハ上に、Ta(5nm)/Ru(2nm)/PtMn(15nm)/Co9Fe1(15nm)/Al2O3(0.8nm)/Co9Fe1(2nm)/Cu(6nm)/Co9Fe1(4nm)/Ru(1nm)/Co9Fe1(4nm)/PtMn(15nm)/Pt(2nm)という積層構造の多層膜を成長させた。
まず、セル1にはプラス0.2mAの電流(ここでは、電子が上側電極から下側電極へ流れる向きをプラスと定義する)を流して信号「1」を書き込み、セル2にはマイナス0.2mAの電流を流して信号「0」を書き込んだ。さらに、セル3へプラス0.2mAの電流を流して信号「1」を、セル4へマイナス0.2mAの電流を流して信号「0」を書き込んだ。
以上説明したように、本実施例の磁気メモリは、低電流で記録が可能な磁気メモリに適していることが確認できた。
100 絶縁体
110 基板(下側電極)
120 配線
200 プローブ
210 駆動機構
220 電源
230 検出回路
A、A1、A2 磁性記録層
AC 非磁性層
AF、AF1、AF2 反強磁性層
B、B1〜B4 中間層
BL ビット線
C、C1〜C3 磁性固着層
EL1、EL2 電極
FC 非磁性層
FM、FM1 磁性層
I 電流
IE 中間物質層
IL 絶縁層
Ir 再生電流
Is 磁化反転電流
Iw 電流
M、M1、M2 磁化
MY 磁気ヨーク
PH 磁性固着層ホール
TR トランジスタ
WL ワード線
Claims (18)
- 磁化が第1の方向に実質的に固定された第1の強磁性層と、
磁化が前記第1の方向とは反対の第2の方向に実質的に固定された第2の強磁性層と、
前記第1の強磁性層と前記第2の強磁性層との間に設けられ、磁化の方向が可変の第3の強磁性層と、
前記第1の強磁性層と前記第3の強磁性層との間に設けられた第1の中間層と、
前記第2の強磁性層と前記第3の強磁性層との間に設けられた第2の中間層と、
を備え、
前記第1及び第2の強磁性層の間で電流を流すことによりスピン偏極した電子を前記第3の強磁性層に作用させて前記第3の強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能としたことを特徴とする磁気セル。 - 前記第3の強磁性層の磁化容易軸は、前記第1の方向に対して略平行であることを特徴とする請求項1記載の磁気セル。
- 前記第1の強磁性層と前記第3の強磁性層との間の電気抵抗は、前記第3の強磁性層の前記磁化の方向が前記第1の方向と略同一の状態において第1の値となり、前記第3の強磁性層の前記磁化の方向が前記第2の方向と略同一の状態において前記第1の値よりも大なる第2の値となり、
前記第2の強磁性層と前記第3の強磁性層との間の電気抵抗は、前記第3の強磁性層の前記磁化の方向が前記第2の方向と略同一の状態において第3の値となり、前記第3の強磁性層の前記磁化の方向が前記第1の方向と略同一の状態において前記第3の値よりも大なる第4の値となることを特徴とする請求項1または2に記載の磁気セル。 - 前記第1の強磁性層から前記第3の強磁性層を介して前記第2の強磁性層に向けて電子電流を流した場合には、前記第3の強磁性層の磁化の方向は前記第1の方向とされ、
前記第2の強磁性層から前記第3の強磁性層を介して前記第1の強磁性層に向けて電子電流を流した場合には、前記第3の強磁性層の磁化の方向は前記第2の方向とされることを特徴とする請求項1〜3のいずれか1つに記載の磁気セル。 - 前記第1の強磁性層と前記第3の強磁性層との間の電気抵抗は、前記第3の強磁性層の前記磁化の方向が前記第1の方向と略同一の状態において第1の値となり、前記第3の強磁性層の前記磁化の方向が前記第2の方向と略同一の状態において前記第1の値よりも小なる第2の値となり、
前記第2の強磁性層と前記第3の強磁性層との間の電気抵抗は、前記第3の強磁性層の前記磁化の方向が前記第2の方向と略同一の状態において第3の値となり、前記第3の強磁性層の前記磁化の方向が前記第1の方向と略同一の状態において前記第3の値よりも小なる第4の値となることを特徴とする請求項1または2に記載の磁気セル。 - 前記第1の中間層の電気抵抗と前記第2の中間層の電気抵抗とが互いに異なることを特徴とする請求項1〜5のいずれか1つに記載の磁気セル。
- 前記第1及び第2の中間層のいずれか一方は、ピンホールを有する絶縁体からなり、前記ピンホールは、前記絶縁体の両側に隣接する前記強磁性層の材料によって充填されてなることを特徴とする請求項1〜6のいずれか1つに記載の磁気セル。
- 前記第1及び第2の強磁性層の少なくともいずれかは、隣接して設けられた反強磁性層によりその磁化方向が固定されてなることを特徴とする請求項1〜7のいずれか1つに記載の磁気セル。
- 前記第1及び第2の強磁性層の少なくともいずれかに隣接して非磁性層と第4の強磁性層と反強磁性層とがこの順に積層され、
前記非磁性層の両側に隣接する前記強磁性層の磁化の方向は、同一の方向に固定されてなることを特徴とする請求項1〜8のいずれか1つに記載の磁気セル。 - 前記第1及び第2の強磁性層の少なくともいずれかに隣接して非磁性層と第4の強磁性層と反強磁性層とがこの順に積層され、
前記非磁性層の両側に隣接する前記強磁性層の磁化の方向は、反対の方向に固定されてなることを特徴とする請求項1〜9のいずれか1つに記載の磁気セル。 - 磁化が第1の方向に実質的に固定された第1の強磁性層を含む第1の磁化固着部と、
磁化が前記第1の方向とは反対の第2の方向に実質的に固定された第2の強磁性層を含む第2の磁化固着部と、
前記第1の磁化固着部と前記第2の磁化固着部との間に設けられ、磁化の方向が可変の第3の強磁性層と、
前記第1の磁化固着部と前記第3の強磁性層との間に設けられた第1の中間層と、
前記第2の磁化固着部と前記第3の強磁性層との間に設けられた第2の中間層と、
を備え、
前記第3の強磁性層の磁化容易軸は、前記第1の方向に対して略平行であり、
前記第1及び第2の磁化固着部の少なくともいずれかは、強磁性層と非磁性層とが交互に積層され前記強磁性層が前記非磁性層を介して反強磁性結合してなる積層体を有し、
前記第1の強磁性層は、前記第1の中間層に隣接し、
前記第2の強磁性層は、前記第2の中間層に隣接し、
前記第1の磁化固着部と前記第2の磁化固着部との間で電流を流すことによりスピン偏極した電子を前記第3の強磁性層に作用させて前記第3の強磁性層の磁化の方向を前記電流の向きに応じた方向に決定可能としたことを特徴とする磁気セル。 - 前記第1及び第2の磁化固着部のいずれか一方が有する前記強磁性層の数は偶数であり、前記第1及び第2の磁化固着部のいずれか他方が有する前記強磁性層の数は奇数であることを特徴とする請求項11記載の磁気セル。
- 前記第1及び第2の磁化固着部と、前記第3の強磁性層と、前記第1及び第2の中間層と、がその上に積層された基板をさらに備え、
前記第1及び第2の磁化固着部のうちの前記基板から遠い側に設けられたものが有する前記強磁性層の数は、偶数であることを特徴とする請求項12記載の磁気セル。 - 前記第3の強磁性層は、強磁性体からなる複数の層を積層させた積層体であることを特徴とする請求項1〜14のいずれか1つに記載の磁気セル。
- 前記第1及び第2の中間層のいずれか一方は導電体からなり、いずれか他方は絶縁体からなることを特徴とする請求項1〜6及び8〜14のいずれか1つに記載の磁気セル。
- 請求項1〜15のいずれか1つに記載の複数の磁気セルを絶縁体を間に介しつつマトリクス状に設けたメモリセルを備えたことを特徴とする磁気メモリ。
- 前記メモリセル上の前記磁気セルのそれぞれに対して、プローブによりアクセス可能としたことを特徴とする請求項16記載の磁気メモリ。
- 前記メモリセル上の前記磁気セルのそれぞれにワード線とビット線とが接続され、
前記ワード線とビット線とを選択することにより、特定の磁気セルに対して情報の記録または読み出しを可能とした請求項16記載の磁気メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003396201A JP4371781B2 (ja) | 2002-11-26 | 2003-11-26 | 磁気セル及び磁気メモリ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342447 | 2002-11-26 | ||
JP2003396201A JP4371781B2 (ja) | 2002-11-26 | 2003-11-26 | 磁気セル及び磁気メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004193595A true JP2004193595A (ja) | 2004-07-08 |
JP4371781B2 JP4371781B2 (ja) | 2009-11-25 |
Family
ID=32774782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003396201A Expired - Fee Related JP4371781B2 (ja) | 2002-11-26 | 2003-11-26 | 磁気セル及び磁気メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4371781B2 (ja) |
Cited By (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207707A (ja) * | 2002-12-13 | 2004-07-22 | Japan Science & Technology Agency | スピン注入デバイス及びこれを用いた磁気装置 |
JP2006049436A (ja) * | 2004-08-02 | 2006-02-16 | Sony Corp | 記憶素子及びメモリ |
JP2006093432A (ja) * | 2004-09-24 | 2006-04-06 | Sony Corp | 記憶素子及びメモリ |
JP2006093578A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Ltd | 低消費電力磁気メモリ及び磁化情報書き込み装置 |
JP2006128579A (ja) * | 2004-11-01 | 2006-05-18 | Sony Corp | 記憶素子及びメモリ |
JP2006156685A (ja) * | 2004-11-29 | 2006-06-15 | Sony Corp | 記憶素子及びメモリ |
JP2006165265A (ja) * | 2004-12-07 | 2006-06-22 | Sony Corp | 記憶素子及びメモリ |
JP2006190838A (ja) * | 2005-01-06 | 2006-07-20 | Sony Corp | 記憶素子及びメモリ |
JP2006196683A (ja) * | 2005-01-13 | 2006-07-27 | Tdk Corp | 磁気抵抗効果素子及び磁気メモリ |
JP2006196612A (ja) * | 2005-01-12 | 2006-07-27 | Sony Corp | 記憶素子及びメモリ |
JP2006269530A (ja) * | 2005-03-22 | 2006-10-05 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
JP2006295001A (ja) * | 2005-04-13 | 2006-10-26 | Sony Corp | 記憶素子及びメモリ |
JP2007027575A (ja) * | 2005-07-20 | 2007-02-01 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
JP2007081280A (ja) * | 2005-09-16 | 2007-03-29 | Fujitsu Ltd | 磁気抵抗効果素子及び磁気メモリ装置 |
JP2007123637A (ja) * | 2005-10-28 | 2007-05-17 | Toshiba Corp | スピン注入磁気ランダムアクセスメモリ |
JP2007525033A (ja) * | 2004-02-25 | 2007-08-30 | グランディス インコーポレイテッド | スピン・トランスファによる垂直磁化磁気素子 |
JP2007537608A (ja) * | 2004-05-11 | 2007-12-20 | グランディス インコーポレイテッド | スピンバリア増強磁気抵抗効果素子およびそれを用いた磁気メモリ |
JP2007537607A (ja) * | 2004-05-11 | 2007-12-20 | グランディス インコーポレイテッド | スピン・バリア改良型二重化磁気抵抗効果素子およびそれを使用する磁気メモリ |
JP2008512857A (ja) * | 2004-09-03 | 2008-04-24 | ユニティ・セミコンダクター・コーポレーション | 混合原子価導電性酸化物を用いたメモリ |
JP2008171882A (ja) * | 2007-01-09 | 2008-07-24 | Sony Corp | 記憶素子及びメモリ |
WO2008102498A1 (ja) * | 2007-02-23 | 2008-08-28 | Nec Corporation | 磁性体装置及び磁気記憶装置 |
US7432574B2 (en) | 2006-03-29 | 2008-10-07 | Kabushiki Kaisha Toshiba | Magnetic recording element and magnetic memory |
JP2008244482A (ja) * | 2007-03-26 | 2008-10-09 | Magic Technologies Inc | Mramデバイスおよびその形成方法 |
WO2008143117A1 (ja) * | 2007-05-18 | 2008-11-27 | Alps Electric Co., Ltd. | トンネル型磁気検出素子 |
JP2009055038A (ja) * | 2007-08-27 | 2009-03-12 | Headway Technologies Inc | Ccp型cpp−gmr素子およびその製造方法、ならびにccp層の形成方法 |
JP2009093787A (ja) * | 2008-11-10 | 2009-04-30 | Toshiba Corp | 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法 |
JP2009194251A (ja) * | 2008-02-15 | 2009-08-27 | Toshiba Corp | 磁気抵抗効果素子 |
JP2009200216A (ja) * | 2008-02-21 | 2009-09-03 | Toshiba Corp | 磁気記憶素子及び磁気記憶装置 |
JP2010074001A (ja) * | 2008-09-19 | 2010-04-02 | Toshiba Corp | スピンmos電界効果トランジスタ |
WO2010100728A1 (ja) * | 2009-03-04 | 2010-09-10 | 株式会社日立製作所 | 磁気メモリ |
US7931976B2 (en) | 2007-10-05 | 2011-04-26 | Kabushiki Kaisha Toshiba | Magnetic recording element |
JP2011204768A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 磁気メモリ |
US8194443B2 (en) | 2009-06-16 | 2012-06-05 | Sony Corporation | Memory device and memory |
JP2012519963A (ja) * | 2009-03-05 | 2012-08-30 | シーゲイト テクノロジー エルエルシー | 垂直異方性を有するst−ramセル |
KR20120129772A (ko) | 2011-05-19 | 2012-11-28 | 소니 주식회사 | 기억 소자, 기억 장치 |
KR20120130701A (ko) | 2011-05-23 | 2012-12-03 | 소니 주식회사 | 기억 소자, 기억 장치 |
US8344467B2 (en) | 2010-06-23 | 2013-01-01 | Sony Corporation | Storage element and storage device |
US8441082B2 (en) | 2010-09-13 | 2013-05-14 | Sony Corporation | Memory element and memory |
US8497139B2 (en) | 2010-08-06 | 2013-07-30 | Sony Corporation | Magnetic memory device and method of manufacturing the same |
JP2013531358A (ja) * | 2010-03-17 | 2013-08-01 | グランディス インコーポレイテッド | 逆デュアル磁気トンネル接合要素を提供するための方法およびシステム |
US8531875B2 (en) | 2009-09-24 | 2013-09-10 | Kabushiki Kaisha Toshiba | Magnetic memory |
US8546897B2 (en) | 2010-08-19 | 2013-10-01 | Sony Corporation | Magnetic memory element |
WO2013171947A1 (ja) | 2012-05-16 | 2013-11-21 | ソニー株式会社 | 記憶装置、記憶素子 |
US8599605B2 (en) | 2007-05-28 | 2013-12-03 | Nec Corporation | Magnetic storage device |
US8716819B2 (en) | 2011-08-12 | 2014-05-06 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
US8742519B2 (en) | 2010-06-30 | 2014-06-03 | Sony Corporation | Magnetic storage element and magnetic memory |
US8809978B2 (en) | 2011-11-30 | 2014-08-19 | Sony Corporation | Magnetic memory element and memory apparatus having multiple magnetization directions |
US8853806B2 (en) | 2010-09-09 | 2014-10-07 | Sony Corporation | Memory element and memory |
US8945730B2 (en) | 2010-12-13 | 2015-02-03 | Sony Corporation | Storage element and memory device |
US9093211B2 (en) | 2011-05-10 | 2015-07-28 | Sony Corporation | Storage element and storage device |
JP2016063087A (ja) * | 2014-09-18 | 2016-04-25 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ |
KR20180030547A (ko) * | 2015-07-16 | 2018-03-23 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | 자기 저항 효과 소자 및 자기 메모리 |
US11037987B2 (en) | 2011-09-30 | 2021-06-15 | Hefei Reliance Memory Limited | Multi-layered conductive metal oxide structures and methods for facilitating enhanced performance characteristics of two-terminal memory cells |
US11502249B2 (en) | 2004-02-06 | 2022-11-15 | Hefei Reliance Memory Limited | Memory element with a reactive metal layer |
-
2003
- 2003-11-26 JP JP2003396201A patent/JP4371781B2/ja not_active Expired - Fee Related
Cited By (84)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207707A (ja) * | 2002-12-13 | 2004-07-22 | Japan Science & Technology Agency | スピン注入デバイス及びこれを用いた磁気装置 |
US11063214B2 (en) | 2004-02-06 | 2021-07-13 | Hefei Reliance Memory Limited | Two-terminal reversibly switchable memory device |
US11672189B2 (en) | 2004-02-06 | 2023-06-06 | Hefei Reliance Memory Limited | Two-terminal reversibly switchable memory device |
US11502249B2 (en) | 2004-02-06 | 2022-11-15 | Hefei Reliance Memory Limited | Memory element with a reactive metal layer |
JP2007525033A (ja) * | 2004-02-25 | 2007-08-30 | グランディス インコーポレイテッド | スピン・トランスファによる垂直磁化磁気素子 |
JP2007537607A (ja) * | 2004-05-11 | 2007-12-20 | グランディス インコーポレイテッド | スピン・バリア改良型二重化磁気抵抗効果素子およびそれを使用する磁気メモリ |
JP2007537608A (ja) * | 2004-05-11 | 2007-12-20 | グランディス インコーポレイテッド | スピンバリア増強磁気抵抗効果素子およびそれを用いた磁気メモリ |
JP2006049436A (ja) * | 2004-08-02 | 2006-02-16 | Sony Corp | 記憶素子及びメモリ |
JP2008512857A (ja) * | 2004-09-03 | 2008-04-24 | ユニティ・セミコンダクター・コーポレーション | 混合原子価導電性酸化物を用いたメモリ |
US7888755B2 (en) | 2004-09-24 | 2011-02-15 | Sony Corporation | Magnetic storage device with intermediate layers having different sheet resistivities |
JP2006093432A (ja) * | 2004-09-24 | 2006-04-06 | Sony Corp | 記憶素子及びメモリ |
JP2006093578A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Ltd | 低消費電力磁気メモリ及び磁化情報書き込み装置 |
JP2006128579A (ja) * | 2004-11-01 | 2006-05-18 | Sony Corp | 記憶素子及びメモリ |
JP4682585B2 (ja) * | 2004-11-01 | 2011-05-11 | ソニー株式会社 | 記憶素子及びメモリ |
JP2006156685A (ja) * | 2004-11-29 | 2006-06-15 | Sony Corp | 記憶素子及びメモリ |
JP2006165265A (ja) * | 2004-12-07 | 2006-06-22 | Sony Corp | 記憶素子及びメモリ |
JP2006190838A (ja) * | 2005-01-06 | 2006-07-20 | Sony Corp | 記憶素子及びメモリ |
JP2006196612A (ja) * | 2005-01-12 | 2006-07-27 | Sony Corp | 記憶素子及びメモリ |
JP2006196683A (ja) * | 2005-01-13 | 2006-07-27 | Tdk Corp | 磁気抵抗効果素子及び磁気メモリ |
US7663171B2 (en) | 2005-03-22 | 2010-02-16 | Kabushiki Kaisha Toshiba | Magneto-resistance effect element and magnetic memory |
US8134193B2 (en) | 2005-03-22 | 2012-03-13 | Kabushiki Kaisha Toshiba | Magneto-resistance effect element and magnetic memory |
US7977719B2 (en) | 2005-03-22 | 2011-07-12 | Kabushiki Kaisha Toshiba | Magneto-resistance effect element and magnetic memory |
JP4693450B2 (ja) * | 2005-03-22 | 2011-06-01 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
JP2006269530A (ja) * | 2005-03-22 | 2006-10-05 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
JP2006295001A (ja) * | 2005-04-13 | 2006-10-26 | Sony Corp | 記憶素子及びメモリ |
JP2007027575A (ja) * | 2005-07-20 | 2007-02-01 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
JP2007081280A (ja) * | 2005-09-16 | 2007-03-29 | Fujitsu Ltd | 磁気抵抗効果素子及び磁気メモリ装置 |
JP2007123637A (ja) * | 2005-10-28 | 2007-05-17 | Toshiba Corp | スピン注入磁気ランダムアクセスメモリ |
US7432574B2 (en) | 2006-03-29 | 2008-10-07 | Kabushiki Kaisha Toshiba | Magnetic recording element and magnetic memory |
JP2008171882A (ja) * | 2007-01-09 | 2008-07-24 | Sony Corp | 記憶素子及びメモリ |
WO2008102498A1 (ja) * | 2007-02-23 | 2008-08-28 | Nec Corporation | 磁性体装置及び磁気記憶装置 |
US8675399B2 (en) | 2007-02-23 | 2014-03-18 | Nec Corporation | Magnetic unit and magnetic storage device |
JP2008244482A (ja) * | 2007-03-26 | 2008-10-09 | Magic Technologies Inc | Mramデバイスおよびその形成方法 |
WO2008143117A1 (ja) * | 2007-05-18 | 2008-11-27 | Alps Electric Co., Ltd. | トンネル型磁気検出素子 |
US8599605B2 (en) | 2007-05-28 | 2013-12-03 | Nec Corporation | Magnetic storage device |
JP2009055038A (ja) * | 2007-08-27 | 2009-03-12 | Headway Technologies Inc | Ccp型cpp−gmr素子およびその製造方法、ならびにccp層の形成方法 |
US7931976B2 (en) | 2007-10-05 | 2011-04-26 | Kabushiki Kaisha Toshiba | Magnetic recording element |
JP2009194251A (ja) * | 2008-02-15 | 2009-08-27 | Toshiba Corp | 磁気抵抗効果素子 |
JP2009200216A (ja) * | 2008-02-21 | 2009-09-03 | Toshiba Corp | 磁気記憶素子及び磁気記憶装置 |
JP2010074001A (ja) * | 2008-09-19 | 2010-04-02 | Toshiba Corp | スピンmos電界効果トランジスタ |
JP2009093787A (ja) * | 2008-11-10 | 2009-04-30 | Toshiba Corp | 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法 |
WO2010100728A1 (ja) * | 2009-03-04 | 2010-09-10 | 株式会社日立製作所 | 磁気メモリ |
KR101322544B1 (ko) | 2009-03-04 | 2013-10-28 | 가부시키가이샤 히타치세이사쿠쇼 | 자기 메모리 |
US8957486B2 (en) | 2009-03-04 | 2015-02-17 | Hitachi, Ltd. | Magnetic memory |
JP5318191B2 (ja) * | 2009-03-04 | 2013-10-16 | 株式会社日立製作所 | 磁気メモリ |
JP2012519963A (ja) * | 2009-03-05 | 2012-08-30 | シーゲイト テクノロジー エルエルシー | 垂直異方性を有するst−ramセル |
US8194443B2 (en) | 2009-06-16 | 2012-06-05 | Sony Corporation | Memory device and memory |
US8531875B2 (en) | 2009-09-24 | 2013-09-10 | Kabushiki Kaisha Toshiba | Magnetic memory |
JP2013531358A (ja) * | 2010-03-17 | 2013-08-01 | グランディス インコーポレイテッド | 逆デュアル磁気トンネル接合要素を提供するための方法およびシステム |
JP2011204768A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 磁気メモリ |
US8357982B2 (en) | 2010-03-24 | 2013-01-22 | Kabushiki Kaisha Toshiba | Magnetic memory |
US8344467B2 (en) | 2010-06-23 | 2013-01-01 | Sony Corporation | Storage element and storage device |
US8742519B2 (en) | 2010-06-30 | 2014-06-03 | Sony Corporation | Magnetic storage element and magnetic memory |
US9196824B2 (en) | 2010-06-30 | 2015-11-24 | Sony Corporation | Magnetic storage element and magnetic memory |
US8497139B2 (en) | 2010-08-06 | 2013-07-30 | Sony Corporation | Magnetic memory device and method of manufacturing the same |
US8729649B2 (en) | 2010-08-06 | 2014-05-20 | Sony Corporation | Magnetic memory device and method of manufacturing the same |
US8901531B2 (en) | 2010-08-06 | 2014-12-02 | Sony Corporation | Magnetic memory device with varying direction of magnetization and method of manufacturing the same |
US8546897B2 (en) | 2010-08-19 | 2013-10-01 | Sony Corporation | Magnetic memory element |
US8853806B2 (en) | 2010-09-09 | 2014-10-07 | Sony Corporation | Memory element and memory |
US8441082B2 (en) | 2010-09-13 | 2013-05-14 | Sony Corporation | Memory element and memory |
US8945730B2 (en) | 2010-12-13 | 2015-02-03 | Sony Corporation | Storage element and memory device |
US9847161B2 (en) | 2011-05-10 | 2017-12-19 | Sony Corporation | Multilayer magnetic storage element and storage device |
US9093211B2 (en) | 2011-05-10 | 2015-07-28 | Sony Corporation | Storage element and storage device |
KR20120129772A (ko) | 2011-05-19 | 2012-11-28 | 소니 주식회사 | 기억 소자, 기억 장치 |
US8923037B2 (en) | 2011-05-19 | 2014-12-30 | Sony Corporation | Memory element and memory device |
US9099642B2 (en) | 2011-05-19 | 2015-08-04 | Sony Corporation | Memory element and memory device |
US9257635B2 (en) | 2011-05-19 | 2016-02-09 | Sony Corporation | Memory element and memory device |
US8854876B2 (en) | 2011-05-23 | 2014-10-07 | Sony Corporation | Perpendicular magnetization storage element and storage device |
US9356230B2 (en) | 2011-05-23 | 2016-05-31 | Sony Corporation | Perpendicular magnetization storage element and storage device |
KR20120130701A (ko) | 2011-05-23 | 2012-12-03 | 소니 주식회사 | 기억 소자, 기억 장치 |
US8716819B2 (en) | 2011-08-12 | 2014-05-06 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
US11765914B2 (en) | 2011-09-30 | 2023-09-19 | Hefei Reliance Memory Limited | Multi-layered conductive metal oxide structures and methods for facilitating enhanced performance characteristics of two-terminal memory cells |
US11037987B2 (en) | 2011-09-30 | 2021-06-15 | Hefei Reliance Memory Limited | Multi-layered conductive metal oxide structures and methods for facilitating enhanced performance characteristics of two-terminal memory cells |
US11289542B2 (en) | 2011-09-30 | 2022-03-29 | Hefei Reliance Memory Limited | Multi-layered conductive metal oxide structures and methods for facilitating enhanced performance characteristics of two-terminal memory cells |
US9331270B2 (en) | 2011-11-30 | 2016-05-03 | Sony Corporation | Magnetic memory element and memory apparatus having multiple magnetization directions |
US9484528B2 (en) | 2011-11-30 | 2016-11-01 | Sony Corporation | Memory element and memory apparatus |
US8809978B2 (en) | 2011-11-30 | 2014-08-19 | Sony Corporation | Magnetic memory element and memory apparatus having multiple magnetization directions |
US10375698B2 (en) | 2012-05-16 | 2019-08-06 | Sony Corporation | Memory system |
WO2013171947A1 (ja) | 2012-05-16 | 2013-11-21 | ソニー株式会社 | 記憶装置、記憶素子 |
US9767874B2 (en) | 2012-05-16 | 2017-09-19 | Sony Corporation | Memory apparatus and memory device |
US9424903B2 (en) | 2012-05-16 | 2016-08-23 | Sony Corporation | Memory apparatus and memory device |
JP2016063087A (ja) * | 2014-09-18 | 2016-04-25 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ |
KR20180030547A (ko) * | 2015-07-16 | 2018-03-23 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | 자기 저항 효과 소자 및 자기 메모리 |
KR102524352B1 (ko) * | 2015-07-16 | 2023-04-21 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | 자기 저항 효과 소자 및 자기 메모리 |
Also Published As
Publication number | Publication date |
---|---|
JP4371781B2 (ja) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
CN100533589C (zh) | 磁单元和磁存储器 | |
JP4568152B2 (ja) | 磁気記録素子及びそれを用いた磁気記録装置 | |
KR100439288B1 (ko) | 자기저항 효과 메모리 셀에 정보를 기입하거나 판독하는방법 | |
JP5279384B2 (ja) | Stt−mtj−mramセルおよびその製造方法 | |
KR100401777B1 (ko) | 자기 저항 효과 소자 및 자기 메모리 장치 | |
US8331141B2 (en) | Multibit cell of magnetic random access memory with perpendicular magnetization | |
TWI397069B (zh) | Memory components and memory | |
US8988934B2 (en) | Multibit cell of magnetic random access memory with perpendicular magnetization | |
JP2005109263A (ja) | 磁性体素子及磁気メモリ | |
JP2005294376A (ja) | 磁気記録素子及び磁気メモリ | |
JP4277870B2 (ja) | 記憶素子及びメモリ | |
TW200306024A (en) | Magnetic memory | |
JP2001156357A (ja) | 磁気抵抗効果素子および磁気記録素子 | |
JP2008519460A (ja) | 電流印加磁気抵抗素子 | |
JP3977576B2 (ja) | 磁気メモリ装置 | |
JP5034317B2 (ja) | 記憶素子及びメモリ | |
JP2004165441A (ja) | 磁気抵抗効果素子及び磁気メモリ | |
JP4660512B2 (ja) | 磁気記録素子への書き込み方法および磁気記録素子 | |
JP3872962B2 (ja) | 磁気抵抗効果素子及び磁気記憶装置 | |
JP2003197872A (ja) | 磁気抵抗効果膜を用いたメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4371781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |