KR20120129772A - 기억 소자, 기억 장치 - Google Patents

기억 소자, 기억 장치 Download PDF

Info

Publication number
KR20120129772A
KR20120129772A KR1020120050309A KR20120050309A KR20120129772A KR 20120129772 A KR20120129772 A KR 20120129772A KR 1020120050309 A KR1020120050309 A KR 1020120050309A KR 20120050309 A KR20120050309 A KR 20120050309A KR 20120129772 A KR20120129772 A KR 20120129772A
Authority
KR
South Korea
Prior art keywords
layer
magnetization
memory
magnetic
film
Prior art date
Application number
KR1020120050309A
Other languages
English (en)
Other versions
KR101983855B1 (ko
Inventor
히로유키 오모리
마사노리 호소미
카즈히로 벳쇼
유타카 히고
카즈타카 야마네
히로유키 우치다
테츠야 아사야마
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Priority to KR1020120050309A priority Critical patent/KR101983855B1/ko
Publication of KR20120129772A publication Critical patent/KR20120129772A/ko
Application granted granted Critical
Publication of KR101983855B1 publication Critical patent/KR101983855B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

기입 전류를 증대 시키지 않고, 높은 보자력을 구비하여 열 안정성을 개선할 수 있는 기억 소자의 제공.
기억 소자는 정보를 자성체의 자화 상태에 의해 유지하는 기억층과, 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과, 기억층과 자화 고정층 사이에 형성되는 비자성체에 의한 중간층과, 자화 고정층에 인접하고, 중간층의 반대측에 형성되는 자기 결합층과, 자기 결합층에 인접해서 형성되는 고보자력층을 갖는다.
그래서 기억층, 중간층, 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반되어 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행함과 함께 자기 결합층이 2층인 적층 구조로 되어 있다.

Description

기억 소자, 기억 장치{STORAGE ELEMENT AND STORAGE DEVICE}
본 발명은 강자성층의 자화 상태를 정보로서 기억하는 기억층과, 자화의 방향이 고정된 자화 고정층을 갖고, 전류를 흘림으로써 기억층의 자화의 방향을 변화시키는 기억 소자 및 이 기억 소자를 구비한 기억 장치에 관한 것이다.
컴퓨터 등에서의 정보 기기에서는 랜덤 액세스 메모리로서, 동작이 고속이고, 고밀도인 DRAM이 널리 사용되고 있다.
그러나, DRAM(Dynamic Random Access Memory)은 전원을 끄면 정보가 지워지는 휘발성 메모리이기 때문에 정보가 지워지지 않는 불휘발의 메모리가 요망되고 있다.
그리고, 불휘발 메모리의 후보로서, 자성체의 자화로 정보를 기록하는 자기 랜덤 액세스 메모리(MRAM:Magnetic Random Access Memory)가 주목받아, 개발이 진행되고 있다.
MRAM의 기록을 행하는 방법으로는 예를 들어 상기 특허문헌 1과 같이 기록을 담당하는 자성체의 자화를 2개의 자성체간을 흐르는 스핀 토크에서 반전시키는 스핀 토크형 MRAM이 비교적 구조가 간단하고, 재기입 횟수가 크므로 주목받고 있다.
스핀 토크 자화 반전의 기록 소자는 MRAM과 동일하게 MTJ(Magnetic Tunnel Junction)에 의해 구성되어 있는 경우가 많다. 이 구성은 일정 방향으로 고정된 자성층을 통과하는 스핀 편극 전자가 다른 자유로운(방향이 고정되지 않음) 자성층에 진입할 때에 그 자성층에 토크를 부여하는 것(이것을 스핀 트랜스퍼 토크라고도 함)을 이용한 것으로, 어느 임계값 이상의 전류를 흘리면 자유 자성층이 반전한다. 0/1의 재기록은 전류의 극성을 바꿈으로써 행한다.
이 반전을 위한 전류의 절대값은 0.1 ㎛ 정도의 스케일 소자로 1mA 이하이다. 게다가 이 전류값이 소자 체적에 비례해서 감소하기 때문에 스케일링이 가능하다. 또한, MRAM에서 필요했던 기억용 전류 자계 발생용 워드선이 불필요하기 때문에, 셀 구조가 단순해진다는 이점도 있다.
이하, 스핀 토크 자화 반전을 이용한 MRAM을 「스핀 토크형 MRAM」또는 「ST-MRAM(Spin Torque-Magnetic Random Access Memory)」이라고 한다. 스핀 토크 자화 반전은 또한 스핀 주입 자화 반전이라고 하는 경우도 있다.
ST-MRAM으로서는 예를 들어 상기 특허문헌 1과 같이 면내 자화를 이용한 것과, 예를 들어 상기 특허문헌 2와 같이 수직 자화를 이용한 것이 개발되어 있다.
면내 자화를 사용한 것은, 재료의 자유도가 높고, 자화를 고정하는 방법도 비교적 용이하다. 그러나, 수직 자화막을 사용하는 경우, 수직 자기 이방성을 갖는 재료가 한정된다.
최근, 예를 들어 비특허문헌 1에 기재되어 있는 Fe와, 산화물과의 결정 계면에 나타나는 수직 자기 이방성을 이용한 계면 이방성형 수직 자화막이 주목받고 있다. 계면 이방성을 이용하면 자성체에 FeCoB 합금, 산화물에 MgO를 사용해서 수직 자화막을 얻을 수 있고, 높은 자기 저항비(MR비)과 수직 자화를 양립할 수 있어서, 기억층과 자화 고정층 양쪽에 유망한 점에서, 수직 자화형 스핀 토크 MRAM으로의 응용이 기대되고 있다.
일본 특허 공개 제2004-193595호 공보 일본 특허 공개 제2009-081215호 공보
Nature Materials., Vol 9, p.721(2010)
그런데, 스핀 토크 MRAM에 상기 계면 이방성형 재료를 사용하기 위해서는, 적어도 자화 고정층의 자성체의 보자력을 기억층의 보자력보다도 충분히 크게 해 두지 않으면 안된다고 여겨진다. 자화 고정층의 보자력을 크게 하기 위해서는 결정 자기 이방성의 큰 고보자력층을 자화 고정층과 자기적으로 결합하고, 자화 고정층의 보자력을 보강하면 좋다. 또한, 강한 자기 결합을 형성하는 자기 결합층을 자화 고정층과 고보자력층의 사이에 적당한 두께로 삽입하고, 자화 고정층과 고보자력층을 반평행하게 자기 결합시키면, 자화 고정층 및 고보자력층으로부터의 누설 자장이 서로 상쇄해, 기억층으로의 자기적 영향이 작아지게 되어 바람직하다. 그러나, 자화 고정층에 고보자력층과 자기 결합층을 적층하면 자화 고정층만의 경우에 비해 MR비의 저하나 내열 온도의 저하 등의 영향이 발생한다.
그래서 본 발명은 이러한 인식에 기초해서 이루어진 것으로, 스핀 토크형 MRAM에 있어서, 안정된 동작이 가능하도록 수직 보자력이 크고, 내열성(열 안정성)이 우수한 수직 자화 고정층을 실현하는 것을 목적으로 한다.
본 발명의 기억 소자는 정보를 자성체의 자화 상태에 의해 유지하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층의 사이에 형성되는 비자성체에 의한 중간층과, 상기 자화 고정층에 인접하고, 상기 중간층의 반대측에 형성되는 자기 결합층과, 상기 자기 결합층에 인접해서 형성되는 고보자력층을 갖고, 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반되어 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행함과 함께, 상기 자기 결합층이 2층의 적층 구조로 되어 있다.
본 발명의 기억 장치는 정보를 자성체의 자화 상태에 의해 유지하는 기억 소자와, 서로 교차하는 2종류의 배선을 구비하고, 상기 기억 소자는 정보를 자성체의 자화 상태에 의해 유지하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층 사이에 형성되는 비자성체에 의한 중간층과, 상기 자화 고정층에 인접하고, 상기 중간층의 반대측에 형성되는 자기 결합층과, 상기 자기 결합층에 인접해서 형성되는 고보자력층을 갖고, 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행함과 함께, 상기 자기 결합층이 2층의 적층 구조로 되고, 상기 2종류의 배선 사이에 상기 기억 소자가 배치되고, 상기 2종류의 배선을 통해 상기 기억 소자에 상기 적층 방향의 전류가 흐르고 이에 수반하여 스핀 토크 자화 반전이 일어난다.
이와 같은 본 발명에서는 기억 소자는, 자화 고정층에 인접하고, 중간층의 반대측에 형성되는 자기 결합층과, 상기 자기 결합층에 인접해서 형성되는 고보자력층을 형성하는 구조로 함으로써, 보자력을 높이고, 열 안정성이 우수한 소자로 할 수 있다.
본 발명에 의하면, 수직 자기 이방성을 갖는 기억 소자를 간편하게 얻을 수 있으므로 정보 유지 능력인 열 안정성을 충분히 확보하고, 특성 밸런스가 우수한 기억 소자를 구성할 수 있다. 이에 의해, 동작 에러를 없애고, 기억 소자의 동작 마진을 충분히 얻을 수 있다.
따라서, 안정되게 동작하는 신뢰성 높은 메모리를 실현할 수 있다.
또한, 기입 전류를 저감하고, 기억 소자에 기입을 행할 때의 소비 전력을 저감하는 것이 가능해진다.
따라서, 기억 장치 전체의 소비 전력을 저감하는 것이 가능해진다.
도 1은 실시 형태의 기억 장치의 개략 구성의 사시도.
도 2는 실시 형태의 기억 장치의 단면도.
도 3은 실시 형태의 기억 소자의 층 구조를 도시하는 단면도.
도 4는 실험에서 사용한 시료의 층 구조의 설명도.
도 5는 자기 결합층(Ru)의 두께와 자화 반전의 변화의 크기와의 관계를 나타내는 도면.
도 6은 자기 결합층(Ru)과 자기 결합층(Ta)의 2층으로 자기 결합층(Ru)의 두께와 자화 반전의 변화의 크기와의 관계를 나타내는 도면.
도 7은 자기 결합층(Ru)의 두께와, 자기 결합층(Ta)의 두께를 변화시켰을 때의 자화 반전의 자장의 크기와의 관계를 나타내는 도면.
도 8은 자기 결합층(Ta)의 재료를 Ta 이외의 원소, Cr 등으로 하고 그 두께와 자기 결합층(Ru)의 두께를 변화시켰을 때의 300 ℃ 열처리 후의 자화 반전의 자장의 크기와의 관계를 나타내는 도면.
도 9는 자기 결합층(Ta)의 재료를 Ta 이외의 원소, Cr 등으로 하고 그 두께와 자기 결합층(Ru)의 두께를 변화시켰을 때의 350 ℃ 열처리 후의 자화 반전의 자장의 크기와의 관계를 나타내는 도면.
도 10은 자기 결합층(Ta)의 재료를 Ta 이외의 원소, Cu 등으로 하고 그 두께와 자기 결합층(Ru)의 두께를 변화시켰을 때의 자화 반전의 자장의 크기와의 관계를 나타내는 도면.
도 11은 자기 저항비 (MR비)의 측정용 시료의 층 구조의 도면.
이하, 본 발명의 실시 형태를 다음의 순서로 설명한다.
<1. 실시 형태의 기억 장치의 구성>
<2. 실시 형태의 기억 소자의 개요>
<3. 실시 형태의 구체적 구성>
<4. 실시 형태에 관한 실험>
<1. 실시 형태의 기억 장치의 구성>
우선, 본 발명의 실시 형태가 되는 기억 장치의 구성에 대해서 설명한다.
기억 장치(ST-MRAM)의 모식도를 도 1 및 도 2에 도시한다. 도 1은 사시도, 도 2는 단면도이다.
도 1에 도시한 바와 같이, 실리콘 기판 등의 반도체 기체(10)의 소자 분리층 (2)에 의해 분리된 부분에, 각 기억 소자(3)를 선택하기 위한 선택용 트랜지스터를 구성하는 드레인 영역(8), 소스 영역(7) 및 게이트 전극(1)이 각각 형성되어 있다. 이 중, 게이트 전극(1)은 도 1에서 전후 방향으로 연장하는 워드선을 겸하고 있다.
드레인 영역(8)은 도 2에서 좌우의 선택용 트랜지스터에 공통으로 형성되어 있고, 이 드레인 영역(8)에는 배선(9)이 접속되어 있다.
그리고, 소스 영역(7)과, 상방에 배치된 도 1에서 좌우 방향으로 연장되는 비트선(6) 사이에 스핀 토크 자화 반전에 의해 자화의 방향이 반전하는 기억층을 갖는 기억 소자(3)가 배치되어 있다. 이 기억 소자(3)은 예를 들어 자기 터널 접합 소자(MTJ 소자)에 의해 구성된다.
도 2에 도시한 바와 같이, 기억 소자(3)는 2개의 자성층(15, 17)을 갖는다. 이 2층의 자성층(15, 17) 중, 한쪽 자성층을 자화 M15의 방향이 고정된 자화 고정층(15)으로서 다른 쪽 자성층을 자화 M17의 방향이 변화하는 자화 자유층, 즉 기억층(17)으로 한다.
또한, 기억 소자(3)는 비트선(6)과, 소스 영역(7)에 각각 상하의 콘택트층(4)을 개재해서 접속되어 있다.
이에 의해, 기억 소자(3)에 전류를 흘리고, 스핀 주입에 의해 기억층(17)의 자화 M17의 방향을 반전시킬 수 있다.
이와 같은 기억 장치에서는, 선택 트랜지스터의 포화 전류 이하의 전류에서 기입을 할 필요가 있고, 트랜지스터의 포화 전류는 미세화에 수반하여 저하하는 것이 알려져 있기 때문에, 기억 장치의 미세화를 위해서는 스핀 트랜스퍼의 효율을 개선하고 기억 소자(3)에 흘리는 전류를 저감시키는 것이 바람직하다.
또한, 판독 신호를 크게 하기 위해서는, 큰 자기 저항 변화율을 확보할 필요가 있고, 그를 위해서는 상술한 바와 같은 MTJ 구조를 채용하는 것, 즉 2층인 자성층(15, 17) 사이에 중간층을 터널 절연층(터널 배리어층)으로 한 기억 소자(3)의 구성으로 하는 것이 효과적이다.
이렇게 중간층으로서 터널 절연층을 사용한 경우에는, 터널 절연층이 절연 파괴하는 것을 방지하기 위해서, 기억 소자(3)에 흘리는 전류량에 제한이 발생한다. 즉 기억 소자(3)의 반복 기입에 대한 신뢰성의 확보의 관점에서도, 스핀 토크 자화 반전에 필요한 전류를 억제하는 것이 바람직하다. 또한, 스핀 토크 자화 반전에 필요한 전류는 반전 전류, 기록 전류 등으로 불리는 경우가 있다.
또한 기억 장치는 불휘발 메모리이기 때문에, 전류에 의해 기입된 정보를 안정적으로 기억할 필요가 있다. 즉, 기억층의 자화의 열 요동에 대한 안정성(열 안정성)을 확보할 필요가 있다.
기억층의 열 안정성이 확보되어 있지 않으면 반전한 자화의 방향이 열(동작 환경에 있어서의 온도)에 의해 재반전하는 경우가 있고, 기입 에러가 되어 버린다.
본 기억 장치에 있어서의 기억 소자(3)(ST-MRAM)는 종래의 MRAM과 비교하여, 스케일링에서 유리, 즉, 체적을 작게 하는 것은 가능하지만, 체적이 작아지는 것은 다른 특성이 동일하면, 열 안정성을 저하시키는 경향이 있다.
ST-MRAM의 대용량화를 진행시킨 경우, 기억 소자(3)의 체적은 한층 작아지므로, 열 안정성의 확보는 중요한 과제가 된다.
그로 인해, ST-MRAM에 있어서의 기억 소자(3)에 있어서, 열 안정성은 매우 중요한 특성이며, 체적을 감소시켜도 이 열 안정성이 확보되도록 설계할 필요가 있다.
<2. 실시 형태의 기억 소자의 개요>
다음으로 본 발명의 실시 형태가 되는 기억 소자의 개요에 대해서 설명한다.
본 발명의 실시 형태는, 전술한 스핀 토크 자화 반전에 의해 기억 소자의 기억층의 자화의 방향을 반전시켜서 정보 기록을 행하는 것이다.
기억층은 강자성층을 포함하는 자성체로 구성되어, 정보를 자성체의 자화 상태(자화의 방향)에 의해 유지하는 것이다.
기억 소자(3)는 예를 들어 도 3에 일례를 나타내는 층 구조로 되고, 적어도 2개의 강자성체층으로서의 기억층(17), 자화 고정층(15)을 구비하고, 또한 그 2개의 자성층 사이의 중간층(16)을 구비한다.
기억층(17)은, 막면에 수직한 자화를 갖고, 정보에 대응해서 자화의 방향이 변화된다.
자화 고정층(15)은 기억층(17)에 기억된 정보의 기준이 되는 막면에 수직한 자화를 갖는다.
중간층(16)은, 예를 들어 비자성체에 의한 절연층으로 간주되며, 기억층(17)과 자화 고정층(15) 사이에 형성된다.
그리고 기억층(17), 중간층(16), 자화 고정층(15)을 갖는 층 구조의 적층 방향에 스핀 편극한 전자를 주입함으로써, 기억층(17)의 자화의 방향이 변화하고, 기억층(17)에 대해 정보 기록이 행해진다.
여기서 스핀 토크 자화 반전에 대해서 간단하게 설명한다.
전자는 2종류의 스핀각 운동량을 갖는다. 임시로 이것을 상향, 하향이라고 정의한다. 비자성체 내부에서는 양자가 동수이며, 강자성체 내부에서는 양자의 수에 차이가 있다. 기억 소자(3)를 구성하는 2층의 강자성체인 자화 고정층(15) 및 기억층(17)에 있어서, 서로의 자기 모멘트의 방향이 반대 방향 상태일 때에, 전자를 자화 고정층(15)에서 기억층(17)으로 이동시킨 경우에 대해서 생각한다.
자화 고정층(15)은 높은 보자력을 위해서 자기 모멘트의 방향이 고정된 고정 자성층이다.
자화 고정층(15)을 통과한 전자는 스핀 편극, 즉 상향과 하향의 수에 차이가 발생한다. 비자성층인 중간층(16)의 두께가 충분히 얇게 구성되어 있으면, 자화 고정층(15)의 통과에 의한 스핀 편극이 완화해서 통상의 비자성체에 있어서의 비편극(상향과 하향이 동수) 상태가 되기 전에 다른 쪽의 자성체, 즉 기억층(17)에 전자가 도달한다.
기억층(17)에서는 스핀 편극도의 부호가 반대로 되어 있음으로써, 계의 에너지를 내리기 위해서 일부의 전자는 반전, 즉 스핀각 운동량의 방향을 바꾸게 한다. 이때, 계의 전각 운동량은 보존되어야 하기 때문에, 방향을 바꾼 전자에 의한 각 운동량 변화의 합계와 등가인 반작용이 기억층(17)의 자기 모멘트에도 부여된다.
전류 즉 단위 시간에 통과하는 전자의 수가 적은 경우에는, 방향을 바꾸는 전자의 총수도 적기 때문에 기억층(17)의 자기 모멘트에 발생하는 각 운동량 변화도 작지만, 전류가 증가하면 많은 각 운동량 변화를 단위 시간 내에 부여할 수 있다.
각 운동량의 시간 변화는 토크이며, 토크가 어느 경계값을 초과하면 기억층(17)의 자기 모멘트는 세차 운동을 개시하고, 그 1축 이방성에 의해 180 ° 회전된 곳에서 안정적이 된다. 즉 반대 방향 상태에서 동일 방향 상태로의 반전이 일어난다.
자화가 동일 방향 상태에 있을 때, 전류를 반대로 기억층(17)으로부터 자화 고정층(15)에 전자를 보내는 방향으로 흘리면, 이번에는 자화 고정층(15)으로 반사되었을 때에 스핀 반전한 전자가 기억층(17)에 진입할 때에 토크를 부여하고, 반대 방향 상태에 자기 모멘트를 반전시킬 수 있다. 단 이 때, 반전을 일으키는데 필요한 전류량은 반대 방향 상태에서 동일 방향 상태로 반전시킬 경우보다도 많아진다.
자기 모멘트의 동일 방향 상태로부터 반대 방향 상태로의 반전은 직감적인 이해가 곤란하지만, 자화 고정층(15)이 고정되어 있기 때문에 자기 모멘트를 반전할 수 없고, 계 전체의 각운동량을 보존하기 위해서 기억층(17)이 반전한다고 생각해도 좋다. 이와 같이, 0/1의 기록은 자화 고정층(15)으로부터 기억층(17)의 방향 또는 그 역방향으로 각각의 극성에 대응하는 어느 한 임계값 이상의 전류를 흘림으로써 행해진다.
정보의 판독은, 종래 형의 MRAM과 마찬가지로 자기 저항 효과를 사용해서 행해진다. 즉 상술한 기록의 경우와 마찬가지로 막면 수직 방향으로 전류를 흘린다. 그리고, 기억층(17)의 자기 모멘트가 자화 고정층(15)의 자기 모멘트에 대해 동일 방향이나 반대 방향이냐에 따라, 소자가 나타내는 전기 저항이 변화하는 현상을 이용한다.
자화 고정층(15)과 기억층(17) 사이의 중간층(16)으로 사용하는 재료는 금속이거나 절연체라도 상관없지만, 보다 높은 판독 신호(저항의 변화율)를 얻을 수 있고, 더 낮은 전류에 의해 기록이 가능하게 되는 것은 중간층으로서 절연체를 사용한 경우이다. 이 때의 소자를 강자성 터널 접합(Magnetic Tunnel Junction:MTJ)이라고 한다.
스핀 토크 자화 반전에 의해, 자성층의 자화의 방향을 반전시킬 때에, 필요한 전류의 임계값 Ic는, 자성층의 자화 용이축이 면내 방향이나, 수직 방향이냐에 따라 상이하다.
본 실시 형태의 기억 소자는 수직 자화형이지만, 종전의 면내 자화형의 기억 소자의 경우에 있어서의 자성층의 자화의 방향을 반전시키는 반전 전류를 Ic_para로 하면, 동일 방향에서 역방향(또한, 동일 방향, 역방향이란, 자화 고정층의 자화 방향을 기준으로 해서 본 기억층의 자화 방향을 말하며, 또한 「동일 방향」 「역방향」은, 「평행」 「반평행」이라고도 함)으로 반전시키는 경우,
Ic_para=(A?α?Ms?V/g(0)/P) (Hk+2πMs)
가 되고, 역방향에서 동일 방향으로 반전시키는 경우,
Ic_para=-(A?α?Ms?V/g(π)/P) (Hk+2πMs)
가 된다(이상을 수학식(1)이라 함).
한편, 본 예와 같은 수직 자화형의 기억 소자의 반전 전류를 Ic_perp로 하면, 동일 방향에서 역방향으로 반전시키는 경우,
Ic_perp=(A?α?Ms?V/g (0)/P) (Hk-4πMs)
가 되고, 역방향에서 동일 방향으로 반전시키는 경우,
Ic_perp=-(A?α?Ms?V/g (π)/P) (Hk-4πMs)
가 된다(이상을 수학식(2)이라 함).
단, A는 상수, α는 덤핑 상수, Ms는 포화 자화, V는 소자 체적, P는 스핀 분극률, g(0), g(π)는 각각 동일 방향 시, 역방향 시에 스핀 토크가 상대의 자성층에 전달되는 효율에 대응하는 계수, Hk는 자기 이방성이다.
상기 각 수학식에서, 수직 자화형인 경우의 (Hk-4πMs)와 면내 자화형인 경우의 (Hk+2πMs)를 비교하면, 수직 자화형이 저기록전류화에 의해 바람직하다는 것을 이해할 수 있다.
본 실시 형태에서는, 자화 상태에 의해 정보를 유지할 수 있는 자성층(기억층17)과, 자화의 방향이 고정된 자화 고정층(15)을 갖는 기억 소자(3)를 구성한다.
메모리로서 존재하기 위해서는, 기입된 정보를 유지해야만 한다. 정보를 유지하는 능력의 지표로서, 열 안정성 지표 Δ(=KV/kBT)의 값으로 판단된다. 이 Δ은, 하기 수학식(3)에 의해 표시된다.
<수학식 3>
Δ=K?V/kB?T=Ms?V?Hk?(1/2kB?T)
여기서, Hk: 실효적인 이방성 자계, kB: 볼츠만 상수, T: 온도, Ms: 포화 자화량, V: 기억층(17)의 체적, K: 이방성 에너지이다.
실효적인 이방성 자계 Hk에는, 형상 자기 이방성, 유도 자기 이방성, 결정 자기 이방성 등의 영향이 도입되고 있어, 단자구의 일제 회전 모델을 가정한 경우, 이것은 보자력과 동등해진다.
열 안정성의 지표 Δ과, 전류의 임계값 Ic는 트레이드 오프의 관계가 되는 일이 많다. 그로 인해, 메모리 특성을 유지하기 위해서는 이들의 양립이 과제가 되는 경우가 많다.
기억층(17)의 자화 상태를 변화시키는 전류의 임계값은 실제로는, 예를 들어 기억층(17)의 두께가 2nm이며, 평면 패턴이 100nm×150nm인 대략 타원형의 TMR 소자에서, +측의 임계값 +Ic=+0.5mA이며, -측의 임계값 -Ic=-0.3mA이며, 이 때의 전류 밀도는 약 3.5×106A/㎠이다. 이들은, 상기의 수학식(1)에 거의 일치한다.
이에 대해, 전류 자장에 의해 자화 반전을 행하는 통상의 MRAM에서는, 기입 전류가 몇 mA 이상 필요해진다.
따라서, ST-MRAM의 경우에는, 상술한 바와 같이 기입 전류의 임계값이 충분히 작아지기 때문에, 집적 회로의 소비 전력을 저감시키기 위해서 유효한 것을 알 수 있다.
또한, 통상의 MRAM에서 필요해지는 전류 자계 발생용 배선이 불필요하게 되기 때문에, 집적도에 있어서도 통상의 MRAM에 비해서 유리하다.
그리고, 스핀 토크 자화 반전을 행하는 경우에는, 기억 소자(3)에 직접 전류를 흘려서 정보의 기입(기록)을 행하므로, 기입을 행하는 기억 소자(3)를 선택하기 위해서, 기억 소자(3)를 선택 트랜지스터와 접속해서 기억 장치를 구성한다.
이 경우, 기억 소자(3)에 흐르는 전류는, 선택 트랜지스터에서 흘리는 것이 가능한 전류(선택 트랜지스터의 포화 전류)의 크기에 의해 제한된다.
기록 전류를 저감시키기 위해서는, 상술한 바와 같이 수직 자화형을 채용하는 것이 바람직하다. 또한 수직 자화막은 일반적으로 면내 자화막보다도 높은 자기 이방성을 갖게 하는 것이 가능하기 때문에, 상술한 Δ를 크게 유지하는 점에서도 바람직하다.
수직 이방성을 갖는 자성 재료에는 희토류-전이 금속 합금(TbCoFe 등), 금속 다층막(Co/Pd 다층막 등), 규칙 합금(FePt 등), 산화물과 자성 금속 사이의 계면 이방성의 이용(Co/MgO 등) 등 몇종류가 있지만, 희토류-전이 금속 합금은 가열에 의해 확산, 결정화하면 수직 자기 이방성을 상실하기 때문에 ST-MRAM용 재료로서는 바람직하지 않다. 또한 금속 다층막도 가열에 의해 확산하고, 수직 자기 이방성이 열화되는 것이 알려져 있고, 또한 수직 자기 이방성이 발현하는 것은 면심입방의 (111) 배향이 되는 경우이기 때문에, MgO나 그것에 인접해서 배치되는 Fe, CoFe, CoFeB 등의 고분극률층에 요구되는 001 배향을 실현시키는 것이 곤란해진다. L10 규칙 합금은 고온에서도 안정적이고, 또한 001 배향시에 수직 자기 이방성을 나타내는 점에서, 상술한 바와 같은 문제는 일어나지 않지만, 제조 시에 500 ℃ 이상의 충분히 높은 온도에서 가열하거나, 또는 제조 후에 500 ℃ 이상의 고온에서 열처리를 행함으로써 원자를 규칙 배열시킬 필요가 있고, 터널 배리어 등 적층막의 다른 부분에 있어서의 바람직하지 않은 확산이나 계면 거칠기의 증대를 일으킬 가능성이 있다.
이에 반해, 계면 자기 이방성을 이용한 재료, 즉 터널 배리어인 MgO 위에 Co계 또는 Fe계 재료를 적층시킨 것은 상기한 어떤 문제도 일어나기 어렵고, 이 때문에 ST-MRAM의 기억층 재료로서 유망시되고 있다.
또, 선택 트랜지스터의 포화 전류값을 고려하여, 기억층(17)과 자화 고정층(15)과의 사이의 비자성의 중간층(16)으로서, 절연체로 이루어지는 터널 절연층을 사용해서 자기 터널 접합(MTJ) 소자를 구성한다.
터널 절연층을 사용해서 자기 터널 접합(MTJ) 소자를 구성함으로써, 비자성 도전층을 사용해서 거대 자기 저항 효과(GMR) 소자를 구성한 경우와 비교하여, 자기 저항 변화율(MR비)을 크게 할 수 있고, 판독 신호 강도를 크게 할 수 있기 때문이다.
그리고, 특히, 이 터널 절연층으로서의 중간층(16)의 재료로서, 산화 마그네슘(MgO)을 사용함으로써, 자기 저항 변화율(MR비)을 크게 할 수 있다.
또한, 일반적으로, 스핀 트랜스퍼의 효율은 MR비에 의존하고, MR비가 클수록 스핀 트랜스퍼의 효율이 향상되고, 자화 반전 전류 밀도를 저감할 수 있다.
따라서, 터널 절연층의 재료로서 산화 마그네슘을 사용하고, 동시에 상기의 기억층(17)을 사용함으로써, 스핀 토크 자화 반전에 의한 기입 임계값 전류를 저감할 수 있고, 적은 전류로 정보의 기입(기록)을 행할 수 있다. 또한, 판독 신호 강도를 크게 할 수 있다.
이에 의해, MR비(TMR비)를 확보하고, 스핀 토크 자화 반전에 의한 기입 임계값 전류를 저감할 수 있고, 적은 전류로 정보의 기입(기록)을 행할 수 있다. 또한, 판독 신호 강도를 크게 할 수 있다.
이렇게 터널 절연층을 산화 마그네슘(MgO)막으로 형성하는 경우에는, MgO막이 결정화되어 있어서, 001 방향으로 결정 배향성을 유지하고 있는 것이 더욱 바람직하다.
터널 절연층의 면적 저항값은 스핀 토크 자화 반전에 의해 기억층(17)의 자화의 방향을 반전시키기 위해서 필요한 전류 밀도를 얻는 관점에서, 수십Ω㎛2 정도 이하로 제어할 필요가 있다.
그리고, MgO막으로 이루어지는 터널 절연층에서는 면적 저항값을 상술한 범위로 하기 위해 MgO막의 막 두께를 1.5nm 이하로 설정할 필요가 있다.
또한, 기억층(17)의 자화의 방향을 작은 전류에서 용이하게 반전할 수 있도록 기억 소자(3)를 작게 하는 것이 바람직하다.
따라서 바람직하게는 기억 소자(3)의 면적을 0.01 ㎛2 이하로 한다.
<3. 실시 형태의 구체적 구성>
이어서, 본 발명의 실시 형태의 구체적 구성에 대해서 설명한다.
기억 장치의 구성은 먼저 도 1에서 설명한 대로, 직교하는 2종류의 어드레스 배선 1, 6 (예를 들어 워드선과 비트선)의 교점 부근에 자화 상태에서 정보를 유지할 수 있는 기억 소자(3)가 배치되는 것이다.
그리고 2종류의 어드레스 배선 1, 6을 통해 기억 소자(3)에 상하 방향의 전류를 흘리고, 스핀 토크 자화 반전에 의해 기억층(17)의 자화의 방향을 반전시킬 수 있다.
드레인 영역(8)은 도면에서 좌우의 선택용 트랜지스터에 공통되게 형성되어 있고, 이 드레인 영역(8)에는 배선(9)이 접속되어 있다.
그리고, 소스 영역(7)과, 상방에 배치된 도면에서 좌우 방향으로 연장되는 다른 쪽 어드레스 배선(예를 들어 비트선)(6) 사이에, 기억 소자(3)가 배치되어 있다. 이 기억 소자(3)는 스핀 주입에 의해 자화의 방향이 반전하는 강자성층으로 이루어지는 기억층(17)을 갖는다.
또한, 이 기억 소자(3)는 2종류의 어드레스 배선 1, 6의 교점 부근에 배치되어 있다. 이 기억 소자(3)는 비트선(6)과, 소스 영역(7)에 각각 상하의 콘택트층 (4)을 개재해서 접속되어 있다.
이에 의해, 2종류의 어드레스 배선 1, 6을 통해 기억 소자(3)에 상하 방향의 전류를 흘리고, 스핀 토크 자화 반전에 의해 기억층(17)의 자화의 방향을 반전시킬 수 있다.
도 3은 본 발명의 실시 형태에 관한 기억 소자(3)의 상세 구조를 나타내고 있다.
도 3에 도시한 바와 같이, 기억 소자(3)는 스핀 토크 자화 반전에 의해 자화 M17의 방향이 반전하는 기억층(17)에 대해 하층에 자화 고정층(15)을 형성하고 있다.
ST-MRAM에서는 기억층(17)의 자화 M17과 자화 고정층(15)의 자화 M15가 상대적인 각도에 의해 정보인 0, 1을 규정하고 있다. 이 경우, 면내 자화를 사용한 것과 수직 자화를 사용한 것이 개발되어 있지만, 면내 자화를 사용한 것은 재료의 자유도가 높고, 자화를 고정하는 방법도 비교적 용이하게 되어 있다.
기억층(17)과 자화 고정층(15)과의 사이에는 터널 배리어층(터널 절연층)이 되는 중간층(16)이 형성되고, 기억층(17)과 자화 고정층(15)에 의해, MTJ 소자가 구성되어 있다.
한편, 수직 자화막을 사용하는 경우, 수직 자기 이방성을 갖는 재료가 한정된다. 최근, Fe와 산화물과의 결정 계면에 나타나는 수직 자기 이방성을 이용한 계면 이방성형 수직 자화막이 응용되고 있다. 계면 이방성을 이용하면 자성체에 FeCoB 합금, 산화물에 MgO를 사용해서 수직 자화막을 얻을 수 있고, 높은 자기 저항비(MR비)와 수직 자화를 양립할 수 있고, 기억층(17)과 자화 고정층(15)을 재료로서 적용 가능하다.
또한, 자화 고정층(15) 및 기억층(17)으로서는 Fe, Co, Ni 중 적어도 하나와 B, C 중 적어도 하나를 포함하는 합금이 바람직하고, B, C의 함유량은 5 원자％ 이상 30 원자％ 이하가 바람직하다.
기억층(17)과 자화 고정층(15) 사이에는 터널 배리어층(터널 절연층)이 되는 중간층(16)이 형성되고, 기억층(17)과 자화 고정층(15)에 의해, MTJ 소자가 구성되어 있다. 중간층(16)은 예를 들어 MgO가 사용된다.
또한, 자화 고정층(15) 밑에는 자기 결합층(19), 고보자력층(20), 하지층(14)이 형성되고, 기억층(17)의 위에는 캡층(18)이 형성되어 있다.
고보자력층(20)을 형성하는 것은 자화 고정층(15)의 보자력을 기억층(17)의 보자력보다 크게 하기 위해서이다. 즉, 자화 고정층(15)의 보자력을 보강하는 것이다.
고보자력층(20)과 자화 고정층(15) 사이의 자기 결합층(19)은 자화 고정층(15)과 고보자력층(20)을 반평행하게 자기 결합시킴으로써, 이에 의해 자화 고정층(15) 및 고보자력층(20)에서의 누설 자장이 서로 상쇄해, 기억층(17)으로의 자기적 영향이 작아져 바람직하다. 이 자기 결합층(19)은 Ru 등의 재료로 구성된다.
또한, 도 3의 우측에 도시한 바와 같이, 자기 결합층(19)은 자기 결합 층(22)과 자기 결합층(21)의 2층으로 하고 있다.
자기 결합층(22)은 Ru 등의 재료로 구성할 수 있다.
자기 결합층(21)은 Cu, Ag, Au, Ta, Zr, Nb, Hf, W, Mo, Cr 중 어느 하나 또는 복수 재료로 구성해도 좋다. 이에 의해 MR비나 내열 온도의 저하를 억제하고, 안정된 동작이 가능한 수직 자화를 사용한 기억 소자(3)를 실현할 수 있다.
기억 소자(3)는 적당한 하지층(14)을 성막한 위에 고보자력층(20)을 형성하고, Ru 등의 자기 결합층(19), Ta 등의 자기 결합층(19), 자기 고정층(15), 중간층(16), 기억층(17), 캡층(18)을 차례로 성막해서 적층 구조를 형성한다. 하지층(14)으로서는 Ta 등을 사용할 수 있다.
본 발명에 사용하는 재료를 적층하는 방법으로서는 스퍼터링 방법, 진공 증착법, 또는 화학 기상 성장법(CVD) 등을 사용할 수 있다. 또한, 그 위에 결정 배향 등을 제어하기 위해서 Ru, Cr 등의 금속막, 또는 TiN 등의 도전성 질화막을 형성해서 하지층(14)으로 해도 좋다.
고보자력층(20)으로서는 CoPt나 FePt 등의 합금막이나 Co와 Pt 또는 Co와 Pd의 연속 적층막 또는 TbFeCo 등의 합금막 등이 이용 가능하지만, 고온의 열처리의 필요가 없고 또한 우수한 내열성을 갖는 CoPt 합금이 바람직하다.
자기 결합층(22)으로서는 Ru, Re, Os 등이 강한 자기적 결합을 매개하는 비자성 금속이 바람직하고, 자기 결합층(21)으로서는 Cu, Ag, Au, Ta, Zr, Nb, Hf, W, Mo, Cr 중 어느 하나 또는 복수의 조합이 바람직하다.
자기 결합층(21)의 두께는 Ta, Zr, Nb, Hf, W, Mo, Cr의 경우에는 0.05nm 이상 0.3nm 이하가 바람직하고, Cu, Ag, Au의 경우에는 0.1nm 이상 0.5nm 이하가 바람직하다.
자기 결합층(21)의 두께는 규정의 두께 하한 이하에서는 MR비의 향상의 효과가 작고, 규정의 두께의 상한 이상에서는 고보자력층(20)과 자화 고정층(15)의 자기 결합 강도가 작아져 바람직하지 않다.
자기 결합층(21)의 두께는 0.5nm 이상 0.9nm 이하에서 안정된 반강자성 결합이 얻어진다. 자화 고정층(15) 및 기억층(17)으로서는 Fe, Co, Ni 중 적어도 하나와 B, C 중 적어도 하나를 포함하는 합금이 바람직하고, B, C의 함유량은 5 원자％ 이상 30 원자％ 이하가 바람직하다.
기억층(17) 및 자화 고정층(15)은 중간층(16)의 계면 부근에서 적어도 30 ％이상의 Fe가 포함되어 있는 것이 바람직하고, 그 이하에서는 충분한 수직 자기 이방성이 얻어지지 않는다.
중간층(16)으로서는 MgO, Al2O3, TiO2, MgAl2O4 등이 이용 가능하고, MgO를 사용하면 MR비가 크게 바람직하다.
캡층(18)으로서는 Ta, Ti 등의 금속 또는 TiN 등의 도전성 질화물, 또는 얇은 MgO 등의 절연층과 금속막을 조합해서 사용해도 좋다.
기억 장치로서 구성하기 위해서는, 실리콘 웨이퍼 위에 CMOS 논리 회로를 형성하고, 하부 전극 상에 상기 적층막을 구성한 후, 반응성 이온 에칭(RIE), 이온미링, 화학 에칭 등의 방법으로 적당한 형상으로 형성하고, 또한 상부 전극을 형성하고, 상부 전극과 하부 전극 사이에 적당한 전압을 인가할 수 있도록, CMOS 회로와 접속해서 사용하는 것이 좋다. 소자의 형상은 임의이지만, 원 형상이 특히 작성이 용이하고, 또한 고밀도로 배치할 수 있으므로 바람직하다.
본 발명의 수직 자화막을 기억 장치에 적응하면 내열성이 높고, 반도체 프로세스에의 적응이 용이하고, 자기 저항비가 크고 데이터의 판독 회로의 간소화나 판독 속도의 고속화가 가능한 불휘발성의 기억 장치를 실현할 수 있다.
이렇게 MR비를 높게 함으로써, 스핀 주입의 효율을 향상하고, 기억층(17)의 자화 M1의 방향을 반전시키기 위해서 필요한 전류 밀도를 저감할 수 있다.
또한, 정보 유지 능력인 열 안정성을 충분히 확보할 수 있기 때문에, 특성 밸런스가 우수한 기억 소자(3)를 구성할 수 있다.
이에 의해, 동작 에러를 없애고, 기억 소자(3)의 동작 마진을 충분히 얻을 수 있고, 기억 소자(3)를 안정되게 동작시킬 수 있다.
즉, 안정되게 동작하는 신뢰성이 높은 기억 장치를 실현할 수 있다.
또한, 기입 전류를 저감하고, 기억 소자(3)에 기입을 행할 때의 소비 전력을 저감하는 것이 가능해진다.
이상으로 정보 유지 특성이 우수하며 안정되게 동작하는 신뢰성 높은 메모리를 실현할 수 있고, 기억 소자(3)를 구비한 메모리에 있어서, 소비 전력을 저감할 수 있다.
또한, 도 3에 도시한 기억 소자(3)를 구비하고, 도 1에 도시한 구성의 기억 장치는 제조시에, 일반의 반도체 MOS 형성 프로세스를 적용할 수 있다는 이점을 갖고 있다.
따라서, 본 실시 형태의 메모리를 범용 메모리로 적용하는 것이 가능해진다.
<4. 실시 형태에 관한 실험>
여기서, 본 실시 형태에 관한 기억 소자(3)의 보자력의 향상 및 MR비가 개선되어 있는 것을 확인하기 위해 기억 소자(3)의 구성에 있어서 자화 고정층(15)과 하지층(14) 사이에 자기 결합층(19)과 고보자력층(20)을 형성하고, 자기 결합층(19)을 자기 결합층(22)과 자기 결합층(21)의 2층으로 한 경우에 대해 각 층의 재료를 선정함으로써, 도 4, 5에 나타내는 시료를 제작하고, 실험 1 내지 5를 행하여, 그 자기 특성을 조사했다.
본 실험의 자기 특성 평가용의 시료는 산화 피복 부착의 실리콘 기판 위에 두께 5nm인 Ta, 두께 5n인 Ru를 하지층(14)으로 하고, 고보자력층(20)으로서 Co70Pt30인 합금막, 자기 결합층(19), 자화 고정층(15), 중간층(16)으로서 1nm인 MgO, 보호막으로서 두께 1nm인 Ru와 두께 5nm인 Ta 적층막을 사용했다. 상기 평가용 시료는 자화 고정층(15)측만의 평가를 행하기 위한 것으로, 기억 소자(3)를 형성하기 위해서는 상기 중간층의 MgO와 보호막 사이에 기억층(17)을 삽입할 필요가 있다.
<실험 1>
도 4의 A에는 실험 1용 시료로 자기 결합층이 1층인 것을 나타내고 있다.
도 4의 A에 도시한 바와 같이,
?하지층(14): 막 두께 5nm인 Ta막과 막 두께 5nm인 Ru막의 적층막
?고보자력층(20): 막 두께 3nm인 Co70Pt30의 합금막
?자기 결합층(19): Ru막(막 두께:tRu)
?자화 고정층(15): 막 두께 0.5nm인 Fe64Co16B20 합금막과 막 두께 0.1nm인 Ta막과 막 두께 0.5nm인 Fe64Co16B20 합금막의 적층막
? 중간층(16): 막 두께 1.0nm인 산화 마그네슘막
?보호막: 막 두께 1nm인 Ru와 막 두께 5nm인 Ta 적층막이다.
이 시료의 극 카 광자기 효과에 의한 수직 자화 상태의 측정 결과를 도 5에 도시한다. 300 ℃에서 열처리한 후의 결과와 350 ℃에서 열처리한 후의 결과 각각에 대해서 나타낸다.
도 5는 Ru의 두께 tRu를 변화시킨 시료의 결과를 나타내고 있다. 도면에서HC로 나타낸 위치는 자화 고정층(15)과 고보자력층(20)이 반평행하게 자기 결합한 채 자화 반전이 일어나는 자장이고, HSF는 자화 고정층(15)과 고보자력층(20)과의 자기적 결합이 깨지는 자장이다. 300 ℃ 열처리에서는 HSF점에 있어서의 변화가 급격하지만, 이것은 여기에서 반전하고 있는 자화 고정층(15)이 유효한 수직 자화막인 것을 나타낸다.
이에 반해, 350 ℃ 열처리 후의 시료 중 예를 들어 tRu가 0.5nm인 것에서는 변화가 완만해져 있다. 이 경우는 자화 고정층(15)의 수직 자화가 충분하지 않기 때문에 반전의 변화가 완만하지만, 자화 고정층(15)의 자화 반전이 시작되는 자장을 HSF라 하면, HSF 이하에서는 자화 고정층(15)은 수직 자화가 되어 있다.
도 4의 B에는, 실험 1용 시료로서 자기 결합층이 2층인 것을 나타내고 있다.
도 4의 B에 도시한 바와 같이,
? 하지층(14): 막 두께 5nm인 Ta막과 막 두께 5nm인 Ru막의 적층막
?고보자력층(20): 막 두께 3nm인 Co70Pt30의 합금막
? 자기 결합층(22): Ru막( 막 두께:tRu)
? 자기 결합층(21): 막 두께 0.05nmTa막
? 자화 고정층(15): 막 두께 0.5nm인 Fe64Co16B20 합금막과 막 두께 0.1 nm인 Ta막과 막 두께 0.5nm인 Fe64Co16B20 합금막의 적층막
? 중간층(16): 막 두께 1.0nm인 산화 마그네슘막
? 보호막: 막 두께 1nm인 Ru와 막 두께 5nm인 Ta 적층막이다.
이 시료의 극 카 광자기 효과에 의한 수직 자화 상태의 측정 결과를 도 6에 나타낸다.
300 ℃에서 열처리한 후의 결과와 350 ℃에서 열처리한 후의 결과 각각에 대해서 나타낸다.
자기 결합층(19)에 대해 Ta를 부가하면, 전술한 부가하지 않을 경우의 시료에 비해 자기 결합층(22)의 Ru의 두께에 대한 HSF의 변화가 도 6과 같이 작게 되어 있고, 반평행을 유지할 수 있는 범위가 어느 온도에서도 넓게 되어 있다.
<실험 2>
도 4의 C에는, 실험 2용 시료로서 자기 결합층이 2층인 것을 나타내고 있다.
도 4의 C에 도시한 바와 같이,
? 하지층(14): 막 두께 5nm인 Ta막과 막 두께 5nm인 Ru막의 적층막
?고보자력층(20): 막 두께 3nm인 Co70Pt30의 합금막
? 자기 결합층(22):Ru막(막 두께:tRu)
? 자기 결합층(21):Ta막(막 두께:tTa)
? 자화 고정층(15): 막 두께 0.8nm인 Fe64Co16B20 합금막
? 중간층(16): 막 두께 1.0nm인 산화 마그네슘막
? 보호막: 막 두께 유지 1nm인 Ru와 막 두께 5nm인 Ta 적층막이다.
이 시료의 자기 결합층(22)의 Ru 두께에 대한 결합 자장 강도 HSF의 변화를 도 7에 나타낸다.
300 ℃와 350 ℃ 열처리 후의 결과를 나타내지만, 자기 결합층의 Ru에 Ta를 부가했을 경우를 자기 결합층이 Ru 단체의 시료와 비교했을 때에, 300 ℃의 열처리에서는 결합 자장 강도의 향상은 그다지 크지 않지만, 350 ℃의 열처리에서는 Ta를 부가했을 경우의 결합 자장 강도가 크고, Ta의 부가는 내열성의 개선에 효과가 있는 것을 확인할 수 있다.
또한, Ru의 두께가 0.5nm 내지 0.9nm에서 자기적 결합이 깨지기 어렵고, Ru의 두께는 0.5nm 내지 0.9nm이 바람직하다.
<실험 3>
실험 3용의 시료는 자기 결합층이 2층으로, 도 4의 D에 도시한 바와 같이,
? 하지층(14): 막 두께 5nm인 Ta막과 막 두께 5nm인 Ru막의 적층막
?고보자력층(20): 막 두께 3nm인 Co70Pt30의 합금막
? 자기 결합층(22): 막 두께 0.6nm인 Ru막
? 자기 결합층(21): 소정의 원소를 부가
? 자화 고정층(15): 막 두께 0.5nm인 Fe64Co16B20 합금막과 막 두께 0.1nm인 Ta막과 막 두께 0.5nm인 Fe64Co16B20 합금막의 적층막
? 중간층(16): 막 두께 1.0nm인 산화 마그네슘막
? 보호막: 막 두께 1nm인 Ru와 막 두께 5nm인 Ta 적층막이다.
이 시료는 자기 결합층의 Ru에 Ta를 부가했을 경우와 Ta 이외의 원소를 부가했을 경우의 특성의 차이를 조사하는 것이다.
도 8에 본 시료를 300 ℃에서 열처리한 후의 결합 자장 강도 HSF의 부가층의 두께 의존을 나타낸다. 부가하는 원소로서 Ta, Cr, Mg, Si, W, Nb, Zr, Hf, Mo에 대해서 나타낸다. 마찬가지로 도 9에 350 ℃에서 열처리 후의 결과를 나타낸다. 부가 원소가 Ta, Cr, W, Nb, Zr, Hf, Mo인 경우에, 결합 자장 강도의 향상을 확인할 수 있고, 특히 Ta는 350 ℃에서 열처리 후의 개선 효과가 크다.
개선이 보이는 막 두께는 0.05nm 이상 0.3nm 이하이다.
<실험 4>
실험 4용 시료는 자기 결합층이 2층으로, 도 4의 E에 도시한 바와 같이,
? 하지층(14): 막 두께 5nm인 Ta막과 막 두께 5nm인 Ru막의 적층막
?고보자력층(20): 막 두께 3nm인 Co70Pt30의 합금막
? 자기 결합층(22): 막 두께 0.8nm인 Ru막
? 자기 결합층(21): 소정의 원소를 부가
? 자화 고정층(15): 막 두께 0.8nm인 Fe64Co16B20 합금막과 막 두께 0.3nm의 Ta막과 막 두께 0.8nm의 Fe64Co16B20 합금막의 적층막
? 중간층(16): 막 두께 1.0nm인 산화 마그네슘막
? 보호막: 막 두께 1nm인 Ru와 막 두께 5nm인 Ta 적층막이다.
이 시료는 자기 결합층의 Ru에 Cu, Ag, Au의 원소를 부가했을 경우의 특성의 차이를 조사하는 것이다.
도 10에 본 시료를 300 ℃ 및 350 ℃에서 열처리한 시료의 결합 자장 강도 HSF의 부가층 두께 의존을 나타낸다. 실험 3의 결과와 마찬가지로 Cu, Ag, Au 어떠한 경우에도 결합 자장 강도의 향상 효과가 보인다. 이 들 원소에서는 결합 자장 강도의 개선이 보이는 두께는 0.1nm 이상 0.5nm 이하이다.
<실험 5>
실험 5는 기억층을 구비한 기억 소자를 작성해 자기 저항비(MR비)를 측정하는 것이다.
실험 5용 시료를 도 11에 도시한다. 도 11에 도시한 바와 같이, 5종류의 시료를 준비했다.
(1) 자기 결합층이 1층인 시료
? 하지층(14): 막 두께 5nm인 Ta막과 막 두께 5nm인 Ru막의 적층막
?고보자력층(20): 막 두께 2nm인 CoPt의 합금막
? 자기 결합층(19): 막 두께 0.8nm인 Ru막
? 자화 고정층(15): 막 두께 0.8nm인 Fe64Co16B20 합금막
? 중간층(16): 막 두께 1.0nm인 산화 마그네슘막
? 기억층(17): 막 두께 1.4nm의 Fe64Co16B20 합금막
? 보호막: 막 두께 5nm인 Ta막
(2) 자기 결합층이 2층인 시료 1
? 하지층(14): 막 두께 5nm인 Ta막과 막 두께 5nm인 Ru막의 적층막
?고보자력층(20): 막 두께 2nm인 CoPt의 합금막
? 자기 결합층(22): 막 두께 0.6nm인 Ru막
? 자기 결합층(21): 막 두께 0.1nm인 Ta막
? 자화 고정층(15): 막 두께 0.8nm인 Fe64Co16B20 합금막
? 중간층(16): 막 두께 1.0nm인 산화 마그네슘막
? 기억층(17): 막 두께 1.4nm인 Fe64Co16B20 합금막
? 보호막: 막 두께 5nm인 Ta막
(3) 자기 결합층이 2층인 시료 2
? 하지층(14): 막 두께 5nm인 Ta막과 막 두께 5nm인 Ru막의 적층막
?고보자력층(20): 막 두께 2nm인 CoPt의 합금막
? 자기 결합층(22): 막 두께 0.6nm인 Ru막
? 자기 결합층(21): 막 두께 0.1nm인 Ta막
? 자화 고정층 15: 막 두께 1.2nm인 Fe64Co16B20 합금막
? 중간층(16): 막 두께 1.0nm인 산화 마그네슘막
? 기억층(17): 막 두께 1.4nm인 Fe64Co16B20 합금막
? 보호막: 막 두께 5nm인 Ta막
(4) 자기 결합층이 2층인 시료 3
? 하지층(14): 막 두께 5nm인 Ta막과 막 두께 5nm인 Ru막의 적층막
?고보자력층(20): 막 두께 2nm인 CoPt의 합금막
? 자기 결합층(22): 막 두께 0.7nm인 Re막
? 자기 결합층(21):막 두께 0.1nm인 Ta막
? 자화 고정층(15): 막 두께 0.8nm인 Fe64Co16B20 합금막
? 중간층(16): 막 두께 1.0nm인 산화 마그네슘막
? 기억층(17): 막 두께 1.2nm인 Fe60Ni30C10 합금막
? 보호막: 막 두께 5nm인 Ta막
(5) 자기 결합층이 2층인 시료 4
? 하지층(14): 막 두께 5nm인 Ta막과 막 두께 5nm인 TiN막의 적층막
?고보자력층(20): 막 두께 2nm인 FePt의 합금막
? 자기 결합층(22): 막 두께 0.8nm인 Os막
? 자기 결합층(21): 막 두께 0.05nm인 Ta막
? 자화 고정층(15): 막 두께 1.0nm인 Fe50Co10Cr20B20 합금막
? 중간층(16): 막 두께 1.0nm인 산화 마그네슘막
? 기억층(17): 막 두께 1.5nm인 Fe64Co16B20 합금막
? 보호막: 막 두께 5nm인 Ta막
표 1에 상기 시료에 대해서 300 ℃와 350 ℃로 열처리를 한 것의 MR비의 측정 결과를 나타낸다. 본 실시 형태에 관한 기억 소자에서 특히 350 ℃ 열처리에서 MR비의 개선이 크고, 본 발명의 기술은 내열성과 MR비의 개선에 효과가 큰 것을 알 수 있다.
[표 1]
Figure pat00001
이상 실시 형태에 대해 설명했지만, 본 발명에서는 상술한 각 실시 형태에서 나타낸 기억 소자(3)의 막 구성에 한하지 않고, 여러가지 막 구성을 채용하는 것이 가능하다.
예를 들어 실시 형태에서는 자화 고정층(15)을 CoFeB로 했지만, 실시 형태에 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 기타 여러가지 구성을 취할 수 있다.
또한, 실시 형태에서는 단일 하지 등 밖에 나타내지 않았지만, 그들에 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 기타 여러가지 구성을 취할 수 있다.
또한 실시 형태에서는 자화 고정층(15)은 2층인 강자성층과 비자성층으로 이루어진 적층 페리핀 구조를 사용하고 있지만, 적층 페리핀 구조막에 반강자성막을 부여한 구조라도 좋다.
물론 단층이라도 좋다.
또한, 기억 소자(3)의 막 구성은 기억층(17)이 자화 고정층(16)의 상측에 배치되는 구성이라도, 하측에 배치되는 구성이라도 전혀 문제는 없다.
또한 본 기술은 이하와 같은 구성도 채용할 수 있다.
(1) 정보를 자성체의 자화 상태에 의해 유지하는 기억층과,
상기 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과,
상기 기억층과 상기 자화 고정층 사이에 형성되는 비자성체에 의한 중간층과,
상기 자화 고정층에 인접하고, 상기 중간층의 반대측에 형성되는 자기 결합층과,
상기 자기 결합층에 인접해서 형성되는 고보자력층을 갖고,
상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행함과 함께,
상기 자기 결합층이 2층의 적층 구조로 되어 있는 기억 소자.
(2) 상기 기억층 및 상기 자화 고정층은, Fe, Co, Ni 중 적어도 하나를 주성분으로 하고, 5 원자％ 이상 30 원자％ 이하의 B, C 중 어느 하나를 포함하는 상기 (1)에 기재된 기억 소자.
(3) 상기 자기 결합층의 2층 중,
고보자력층측의 층이 Ru, Re, Os 중 적어도 하나로 이루어지는 (1) 또는 (2)에 기재된 기억 소자.
(4) 상기 자기 결합층의 2층 중,
자화 고정층측의 층이 Cu, Ag, Au, Ta, Zr, Nb, Hf, W, Mo, Cr 중 적어도 하나로 이루어지는 (1) 내지 (3) 중 어느 한 항에 기재된 기억 소자.
(5) 상기 자기 결합층의 2층 중,
자화 고정층측의 층이 Ta, Zr, Nb, Hf, W, Mo, Cr 중 적어도 1개로 이루어지고, 상기 층 두께가 0.05nm 내지 0.3nm인 (1) 내지 (3) 중 어느 한 항에 기재된 기억 소자.
(6) 상기 자기 결합층의 2층 중,
자화 고정층측의 층이 Cu, Ag, Au 중 적어도 1개로 이루어지고, 상기 층 두께가 0.1nm 내지 0.5nm인 (1) 내지 (3) 중 어느 하나에 기재된 기억 소자.
(7) 고보자력층측의 층 두께가 0.5nm 내지 0.9nm인 (1) 내지 (6) 중 어느 하나에 기재된 기억 소자.
1: 게이트 전극
2: 소자 분리층
3: 기억 소자
4: 콘택트층
6: 비트선
7: 소스 영역
8: 드레인 영역
9: 배선
10: 반도체 기체
14: 하지층
15: 자화 고정층
16: 중간층
17: 기억층
18: 캡층
19, 21, 22: 자기 결합층
20: 고보자력층

Claims (8)

  1. 정보를 자성체의 자화 상태에 의해 유지하는 기억층과,
    상기 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과,
    상기 기억층과 상기 자화 고정층 사이에 형성되는 비자성체에 의한 중간층과,
    상기 자화 고정층에 인접하고, 상기 중간층의 반대측에 형성되는 자기 결합층과,
    상기 자기 결합층에 인접해서 형성되는 고보자력층을 갖고,
    상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반하여 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행함과 함께,
    상기 자기 결합층이 2층의 적층 구조로 되어 있는 기억 소자.
  2. 제1항에 있어서,
    상기 기억층 및 상기 자화 고정층은, Fe, Co, Ni 중 적어도 하나를 주성분으로 하고, 5 원자％ 이상 30 원자％ 이하의 B, C 중 어느 하나를 포함하는 기억 소자.
  3. 제2항에 있어서, 상기 자기 결합층의 2층 중,
    고보자력층측의 층이 Ru, Re, Os 중 적어도 하나로 이루어지는 기억 소자.
  4. 제3항에 있어서,
    상기 자기 결합층의 2층 중,
    자화 고정층측의 층이 Cu, Ag, Au, Ta, Zr, Nb, Hf, W, Mo, Cr 중 적어도 하나로 이루어지는 기억 소자.
  5. 제3항에 있어서,
    상기 자기 결합층의 2층 중,
    자화 고정층측의 층이 Ta, Zr, Nb, Hf, W, Mo, Cr 중 적어도 하나로 이루어지고, 상기 층 두께가 0.05nm 내지 0.3nm인 기억 소자.
  6. 제3항에 있어서,
    상기 자기 결합층의 2층 중,
    자화 고정층측의 층이 Cu, Ag, Au 중 적어도 하나로 이루어지고, 상기 층 두께가 0.1nm 내지 0.5nm인 기억 소자.
  7. 제3항에 있어서,
    상기 자기 결합층의 2층 중,
    고보자력층측의 층 두께가 0.5nm 내지 0.9nm인 기억 소자.
  8. 정보를 자성체의 자화 상태에 의해 유지하는 기억 소자와,
    서로 교차하는 2종류의 배선을 구비하고,
    상기 기억 소자는
    정보를 자성체의 자화 상태에 의해 유지하는 기억층과, 상기 기억층에 기억된 정보의 기준이 되는 자화를 갖는 자화 고정층과, 상기 기억층과 상기 자화 고정층의 사이에 형성되는 비자성체에 의한 중간층과, 상기 자화 고정층에 인접하고, 상기 중간층의 반대측에 형성되는 자기 결합층과, 상기 자기 결합층에 인접해서 형성되는 고보자력층을 갖고, 상기 기억층, 상기 중간층, 상기 자화 고정층을 갖는 층 구조의 적층 방향으로 흐르는 전류에 수반되어 발생하는 스핀 토크 자화 반전을 이용해서 상기 기억층의 자화를 반전시킴으로써 정보의 기억을 행함과 함께, 상기 자기 결합층이 2층의 적층 구조로 되고,
    상기 2종류의 배선 사이에 상기 기억 소자가 배치되고,
    상기 2종류의 배선을 통해 상기 기억 소자에 상기 적층 방향의 전류가 흐르고, 이에 수반하여 스핀 토크 자화 반전이 일어나는 기억 장치.
KR1020120050309A 2011-05-19 2012-05-11 기억 소자, 기억 장치 KR101983855B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120050309A KR101983855B1 (ko) 2011-05-19 2012-05-11 기억 소자, 기억 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011112219A JP5768494B2 (ja) 2011-05-19 2011-05-19 記憶素子、記憶装置
JPJP-P-2011-112219 2011-05-19
KR1020120050309A KR101983855B1 (ko) 2011-05-19 2012-05-11 기억 소자, 기억 장치

Publications (2)

Publication Number Publication Date
KR20120129772A true KR20120129772A (ko) 2012-11-28
KR101983855B1 KR101983855B1 (ko) 2019-05-29

Family

ID=47155515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120050309A KR101983855B1 (ko) 2011-05-19 2012-05-11 기억 소자, 기억 장치

Country Status (5)

Country Link
US (3) US8923037B2 (ko)
JP (1) JP5768494B2 (ko)
KR (1) KR101983855B1 (ko)
CN (2) CN105825882B (ko)
TW (2) TWI514637B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182217A (ja) 2011-02-28 2012-09-20 Toshiba Corp 半導体記憶装置
JP5824907B2 (ja) * 2011-06-24 2015-12-02 富士通株式会社 磁気抵抗素子及び磁気記憶装置
US8946837B2 (en) 2011-07-04 2015-02-03 Kabushiki Kaisha Toshiba Semiconductor storage device with magnetoresistive element
JP5728311B2 (ja) * 2011-07-04 2015-06-03 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5722140B2 (ja) 2011-07-04 2015-05-20 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9837602B2 (en) 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
JP2017139399A (ja) * 2016-02-05 2017-08-10 Tdk株式会社 磁気メモリ
DE112017001776T5 (de) * 2016-03-30 2018-12-13 Sony Corporation Magnetoresistives Element, Speicherelement und elektronische Vorrichtung
CN108886061B (zh) * 2017-02-27 2021-11-16 Tdk株式会社 自旋流磁化旋转元件、磁阻效应元件及磁存储器
EP3442042B1 (en) * 2017-08-10 2020-12-09 Commissariat à l'Energie Atomique et aux Energies Alternatives Synthetic antiferromagnetic layer, magnetic tunnel junction and spintronic device using said synthetic antiferromagnetic layer
US10840259B2 (en) 2018-08-13 2020-11-17 Sandisk Technologies Llc Three-dimensional memory device including liner free molybdenum word lines and methods of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193595A (ja) 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2009081215A (ja) 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US20090256220A1 (en) * 2008-04-09 2009-10-15 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001308413A (ja) * 2000-02-18 2001-11-02 Sony Corp 磁気抵抗効果薄膜、磁気抵抗効果素子及び磁気抵抗効果型磁気ヘッド
JP2002329905A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd Ｃｐｐ構造磁気抵抗効果素子およびその製造方法
JP2003152240A (ja) 2001-11-13 2003-05-23 Hitachi Ltd 酸化物層を含んだ積層体及びこれを用いた磁気抵抗効果型ヘッド、磁気記録再生装置
DE10214159B4 (de) * 2002-03-28 2008-03-20 Qimonda Ag Verfahren zur Herstellung einer Referenzschicht für MRAM-Speicherzellen
WO2003090290A1 (fr) * 2002-04-22 2003-10-30 Matsushita Electric Industrial Co., Ltd. Element a effet de resistance magnetique, tete magnetique en comportant, memoire magnetique, et enregistreur magnetique
JP3788964B2 (ja) 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US7675129B2 (en) * 2002-12-13 2010-03-09 Japan Science And Technology Agency Spin injection device, magnetic device using the same, magnetic thin film used in the same
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
JP3831353B2 (ja) * 2003-03-27 2006-10-11 株式会社東芝 磁気ランダムアクセスメモリ
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US6943040B2 (en) * 2003-08-28 2005-09-13 Headway Technologes, Inc. Magnetic random access memory designs with controlled magnetic switching mechanism by magnetostatic coupling
US6946697B2 (en) * 2003-12-18 2005-09-20 Freescale Semiconductor, Inc. Synthetic antiferromagnet structures for use in MTJs in MRAM technology
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
JP4518049B2 (ja) * 2006-07-03 2010-08-04 ソニー株式会社 記憶装置
JP4771222B2 (ja) * 2006-09-13 2011-09-14 富士電機デバイステクノロジー株式会社 垂直磁気記録媒体
JP4380693B2 (ja) * 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
JP2008160031A (ja) * 2006-12-26 2008-07-10 Sony Corp 記憶素子及びメモリ
CN101689599A (zh) * 2007-06-19 2010-03-31 佳能安内华股份有限公司 隧道磁阻薄膜及磁性多层膜制作装置
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
JP4599425B2 (ja) 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2010109319A (ja) 2008-09-30 2010-05-13 Canon Anelva Corp 磁気抵抗素子の製造法および記憶媒体
US8102700B2 (en) * 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
WO2010064476A1 (ja) * 2008-12-02 2010-06-10 富士電機ホールディングス株式会社 磁気メモリー素子及び不揮発性記憶装置
JP5579175B2 (ja) * 2009-05-28 2014-08-27 株式会社日立製作所 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193595A (ja) 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2009081215A (ja) 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US20090256220A1 (en) * 2008-04-09 2009-10-15 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nature Materials., Vol 9, p.721(2010)

Also Published As

Publication number Publication date
TWI467703B (zh) 2015-01-01
CN105825882B (zh) 2018-06-12
TW201519484A (zh) 2015-05-16
US20120294079A1 (en) 2012-11-22
CN105825882A (zh) 2016-08-03
US9257635B2 (en) 2016-02-09
CN102790171B (zh) 2016-06-29
CN102790171A (zh) 2012-11-21
US20150137288A1 (en) 2015-05-21
US9099642B2 (en) 2015-08-04
JP5768494B2 (ja) 2015-08-26
KR101983855B1 (ko) 2019-05-29
TW201248788A (en) 2012-12-01
US20150295169A1 (en) 2015-10-15
JP2012243933A (ja) 2012-12-10
US8923037B2 (en) 2014-12-30
TWI514637B (zh) 2015-12-21

Similar Documents

Publication Publication Date Title
JP5867030B2 (ja) 記憶素子、記憶装置
TWI530945B (zh) Memory elements and memory devices
KR101983855B1 (ko) 기억 소자, 기억 장치
US9847161B2 (en) Multilayer magnetic storage element and storage device
US20180286437A1 (en) Storage element
CN106887247B (zh) 信息存储元件和存储装置
CN105684178B (zh) 基于自旋力矩转移的磁性随机存取储存器(stt-mram)和磁头
US10192600B2 (en) Storage element
JP2013115413A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
JP2013115412A (ja) 記憶素子、記憶装置
KR20120023560A (ko) 기억 소자 및 기억 장치
JP6028834B2 (ja) スピントランスファトルク記憶素子、記憶装置
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
KR20120126014A (ko) 기억 소자, 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant