JP4380693B2 - 記憶素子、メモリ - Google Patents

記憶素子、メモリ Download PDF

Info

Publication number
JP4380693B2
JP4380693B2 JP2006335016A JP2006335016A JP4380693B2 JP 4380693 B2 JP4380693 B2 JP 4380693B2 JP 2006335016 A JP2006335016 A JP 2006335016A JP 2006335016 A JP2006335016 A JP 2006335016A JP 4380693 B2 JP4380693 B2 JP 4380693B2
Authority
JP
Japan
Prior art keywords
layer
spin
storage
memory
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006335016A
Other languages
English (en)
Other versions
JP2008147522A (ja
Inventor
豊 肥後
政功 細見
広之 大森
哲也 山元
一陽 山根
雄紀 大石
博司 鹿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006335016A priority Critical patent/JP4380693B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to US11/874,045 priority patent/US20080140922A1/en
Priority to TW096139884A priority patent/TWI401680B/zh
Priority to EP07022152.8A priority patent/EP1933338B1/en
Priority to KR1020070119729A priority patent/KR20080054343A/ko
Priority to CN2007101987398A priority patent/CN101202325B/zh
Publication of JP2008147522A publication Critical patent/JP2008147522A/ja
Application granted granted Critical
Publication of JP4380693B2 publication Critical patent/JP4380693B2/ja
Priority to US14/288,005 priority patent/US9172029B2/en
Priority to US14/882,637 priority patent/US9728715B2/en
Priority to US15/667,750 priority patent/US10121963B2/en
Priority to US16/156,736 priority patent/US10475989B2/en
Priority to US16/654,596 priority patent/US10862024B2/en
Priority to US17/106,539 priority patent/US11349067B2/en
Priority to US17/736,548 priority patent/US20220271219A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/325—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film applying a noble metal capping on a spin-exchange-coupled multilayer, e.g. spin filter deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、膜面に垂直な方向に電流を流して、スピン偏極した電子を注入することにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている。
ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
また、情報の読出には、磁気記憶素子の記憶層の磁化の向きに応じて抵抗が変化する、いわゆる磁気抵抗効果（ＭＲ効果）を用いる。
一般的なＭＲＡＭの模式図（斜視図）を、図９に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体にトルクを生じ、磁化反転を起こさせるものである。
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
上述したスピン注入による磁化反転を利用する構成のメモリの模式図を図７及び図８に示す。図７は斜視図、図８は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図７中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図７中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図７中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図９に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができる、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
ところで、ＭＲＡＭの場合は、記憶素子とは別に書き込み配線（ワード線やビット線）を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み（記録）を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。
一方、スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネル絶縁層（トンネルバリア層）とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
従って、スピン注入により記憶層の磁化の向きを反転させる構成の記憶素子では、スピン注入効率を改善して、必要とする電流を減らす必要がある。
特開２００３−１７７８２号公報
強磁性体の磁化の向きが時間的に変化する場合には、その動きを妨げようとする作用が強磁性体の磁化に働く。
この作用の大きさは、ギルバートのダンピング定数で表される。
スピン注入によって記憶層の磁化の向きを反転させる場合には、この作用を上回るような大きなトルクを記憶層に加える必要がある。
即ち、ギルバートのダンピング定数が大きい場合には、それだけ大きな電流を記憶層に流す必要が生じる。
ところで、ギルバートのダンピング定数は、強磁性材料によって決まった値を持つだけでなく、隣接する層によってその値が増加する場合がある。
強磁性体から隣接する金属層に電流が流れる場合や、強磁性体の磁化が運動をしている場合には、隣接する金属層にスピン流が流れる。
そして、このスピン流が金属層内でのスピン散乱によって消失する場合、その反作用として、強磁性体の磁化運動が抑制され、即ちギルバートのダンピング定数が増加する。
これは、スピンポンピングとよばれる現象である。
このスピンポンピング現象は、例えば、Phys.Rev.B,66,104413,(2002)や、Jpn.J.Appl.Phys,40,580,(2001)において、詳しく実験的な実証がなされている。
このように、スピン注入によって記憶層の磁化の向きを反転させる記憶素子において、記憶層に隣接する金属層によっては、ギルバートのダンピング定数が増加し、その結果、磁化反転に必要な電流（反転電流）が増大してしまう、という問題点があった。
さらに、反転電流を減少させるためには、記憶層の素子サイズ及び飽和磁化を、できる限り小さくすることが望ましい。
ところが、記憶層の素子サイズ及び飽和磁化を小さくすると、記憶素子の熱安定性が減少し、動作が不安定になるという問題点があった。
上述した問題の解決のために、本発明においては、スピンポンピング現象の発生を抑制することができると共に、充分な熱安定性を有する記憶素子、並びにこの記憶素子を有するメモリを提供するものである。
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して、トンネル絶縁層を介して磁化固定層が設けられ、積層方向に電流を流してスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われ、記憶層の磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層が設けられ、このスピンバリア層の記憶層とは反対側に、スピンポンピング現象を起こす非磁性金属層からなるスピン吸収層が設けられ、スピンバリア層が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成され、スピン吸収層の厚さが、このスピン吸収層を構成する材料のスピン拡散長よりも大きいものである。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものである。
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して、トンネル絶縁層を介して磁化固定層が設けられ、積層方向に電流を流してスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン偏極した電子を注入することによって情報の記録を行うことができる。
また、記憶層の磁化固定層とは反対側に、スピンポンピング現象を抑制するスピンバリア層が設けられ、このスピンバリア層が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されていることにより、スピンバリア層によってスピンポンピング現象の発生を抑制することができる。これにより、記憶層の磁化を反転させるために必要な電流を低減し、スピン注入効率を向上させることが可能になる。
さらに、スピンバリア層を設けることにより、記憶層の熱安定性を向上させることができるため、記憶層に記録された情報を安定して保持することができる。
また、スピンバリア層の記憶層とは反対側に、スピンポンピング現象を起こす非磁性金属層からなるスピン吸収層が設けられていることにより、スピンバリア層のみの構成と比較して、さらに、記憶層の磁化を反転させるために必要な電流を低減し、スピン注入効率を向上させることが可能になる。
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
さらに、記憶素子の記憶層に記録された情報を安定して保持することができる。
上述の本発明によれば、スピン注入効率を向上することにより、情報の記録に必要な電流量を低減することができる。
これにより、メモリ全体の消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
また、記憶素子の記憶層が充分な熱安定性を有するため、記憶素子が情報の保持特性に優れている。
さらに、情報の記録に必要な電流量を低減することができることから、電流を流して情報を記録する動作領域を拡大することが可能となり、動作マージンを広く確保することが可能になる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくは磁気トンネル接合素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
また、本発明では、前述した選択トランジスタの飽和電流値を考慮して、記憶層と磁化固定層との間の非磁性の中間層として、絶縁体から成るトンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果（ＧＭＲ）素子を構成した場合と比較して、磁気抵抗変化率（ＭＲ比）を大きくすることができ、読み出し信号強度を大きくすることができる。
ところで、スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流は、数１により特徴づけられる。（例えば、F.J.Albert他著、Appl.Phys.Lett.,77,p.3809,2000年、等を参照）。
Figure 0004380693
数１にあるＩｃ０は、絶対ゼロ度において、記憶層の磁化がスピン注入により歳差運動を始める電流値に相当し、実際の反転電流の大きさを相対的に決めるものである。
記憶素子の動作のマージンを広く確保し、記憶素子を安定して動作させるためには、このＩｃ０を小さくすることが必要になる。
Ｉｃ０を小さくすることにより、記憶素子及びメモリ全体の消費電力を低減することが可能になる。
また、Ｉｃ０を小さくすることにより、飽和電流値の小さい、即ちゲート幅の小さい選択トランジスタを使用することが可能になるため、メモリセルの微細化を図り、メモリの集積度を高めることができる。これにより、メモリの小型化や記憶容量の増大を図ることができる。
前述した数１において、ギルバートのダンピング定数αとＩｃ０とは、比例の関係にあることがわかる。
即ち、前述したスピンポンピング現象によってギルバートのダンピング定数αが増加してしまった場合には、同時にＩｃ０も増大してしまうことを示している。
これは、動作マージンを広く確保することに反しているために、実際の記憶素子においては、スピンポンピング現象を抑制し、Ｉｃ０の増大が起きないようにすることが肝要である。この他にＩｃ０を低減する手段としては、数１から記憶層の飽和磁化Ｍｓ及び体積Ｖを下げることが挙げられる。
ところで、記憶素子に記録された情報を保持するためには、記憶層の熱安定性の指標（パラメータ）Δを、ある一定値以上に制御することが必要である。一般に、この熱安定性の指標Δは、６０以上、より好ましくは、７０以上が必要であるといわれている。
この熱安定性の指標Δは、次式で表される。
Δ＝Ｍｓ・Ｖ・Ｈｃ・（１／２ｋＴ） （１）
ここで、ｋはボルツマン定数、Ｔは温度である。
上記式（１）からわかるように、飽和磁化Ｍｓ、体積Ｖを下げると、熱安定性の指標Δが低下してしまう。
このように、Ｉｃ０の低減とΔの向上とはトレードオフの関係にあるため、両方が要求される特性を満たすように、記憶素子を構成する必要がある。
ＭＴＪ素子やＧＭＲ素子等の磁気抵抗効果素子によって記憶素子を構成する場合には、通常、記憶層の磁化固定層の反対側には、記憶素子に電流を流すための電極層等の非磁性金属層が接続されている。
このような非磁性金属層としては、下部電極層、上部電極層、下地金属層や、所謂キャップ層等が挙げられる。
このような非磁性金属層が記憶層と直接接していると、界面拡散により、非磁性金属層の構成元素が記憶層の強磁性体に拡散して、記憶層の強磁性体が本来持っている特性が劣化した、特性劣化領域を生じることがある。特に、上述した下部電極層、上部電極層、下地金属層や、所謂キャップ層等は、記憶層と比較して厚く（膜厚にして２倍〜数倍程度）形成しているため、拡散する非磁性金属元素の量が多くなっている。
このように記憶層に特性劣化領域を生じると、記憶層の磁性材料としての特性が損なわれて、ＭＲ比やＭｓ等が劣化する。
そして、このようにＭＲ比やＭｓ値等が劣化すると、記憶素子に記録された情報を読み出すことが難しくなったり、記憶層の熱安定性の指標Δが低下して、記憶素子が熱的に不安定になったりするため、記憶素子として望ましくない。
従って、記憶層と非磁性金属層との間の拡散による特性劣化領域が、記憶層内に生じていないことが望ましい。
種々の検討を行った結果、記憶層に対して、磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層を設けて、記憶層と非磁性金属層との間をスピンバリア層で隔てることにより、前述したスピンポンピング現象を抑制させて、スピン注入効率を向上させることが可能になると共に、上述の特性劣化領域の発生を抑制して、記憶層の強磁性体の本来の特性が発揮されることを見出した。
さらには、スピンバリア層に対して、記憶層とは反対側に、スピンポンピング現象を起こす非磁性金属層からなるスピン吸収層を設けることにより、さらにＩｃ０が減少することを見出した。
そこで、本発明においては、記憶層に対して、磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層を設け、このスピンバリア層に対して、記憶層とは反対側に、スピンポンピング現象を起こす非磁性金属層からなるスピン吸収層を設けて、記憶素子を構成する。
また、本発明において、スピンバリア層は、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成する。
即ち、スピンバリア層を、酸化物、窒化物、フッ化物から選ばれる１種以上の材料、もしくは、酸化物、窒化物、フッ化物から選ばれる１種以上の材料を主成分として、少量の他の元素（例えば、金属元素等）が添加された材料、によって構成する。
このように、スピンバリア層が酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されることにより、スピンバリア層が基本的に絶縁性となっている。
具体的には、例えば、マグネシウムやアルミニウム等の酸素や窒素との親和力が強い元素を用いた、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム等が挙げられる。
また、その他にも、ＳｉＯ２，Ｂｉ２Ｏ３，ＭｇＦ２，ＺｎＯ，Ｔａ２Ｏ５，ＣａＦ，ＳｒＴｉＯ２，ＡｌＬａＯ３，Ａｌ−Ｎ−Ｏ等の各種の材料を用いることもできる。
なお、記憶層と磁化固定層との間のトンネル絶縁層と同じ材料を使用して、スピンバリア層を形成してもよい。
このように、記憶層に対して、磁化固定層とは反対側に接するように、スピン偏極した電子の拡散を抑制するスピンバリア層を設けることにより、前述したスピンポンピング現象を抑制させて、スピン注入効率を向上させることが可能になる。
さらに、基本的に絶縁性であるスピンバリア層によって、記憶層と非磁性金属層との間の拡散による特性劣化領域の発生を抑制することができるため、記憶層の強磁性体が本来持っている特性を発揮させることが可能になる。
これにより、特性劣化領域によるＭＲ比の劣化を抑制して、読み出し出力を改善することができるので、例えば、スピン注入効率が極大値を示すような薄い記憶層を設定することも可能になる。即ち、ＭＲ比等の特性の劣化を伴わずに、スピン注入の効率を高めて、Ｉｃ０を小さくすることができる。
また、特性劣化領域の発生を抑制できることから、その分、記憶層の膜厚を薄くすることが可能になる。
また、トンネル絶縁層の材料として、特に、酸化マグネシウム（ＭｇＯ）を用いることにより、これまで一般的に用いられてきた酸化アルミニウムを用いた場合よりも、磁気抵抗変化率（ＭＲ比）を大きくすることができる。
一般に、スピン注入効率はＭＲ比に依存し、ＭＲ比が大きいほど、スピン注入効率ηが向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層の材料として酸化マグネシウムを用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、ＭＲ比（ＴＭＲ比）を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
トンネル絶縁層を酸化マグネシウム（ＭｇＯ）膜により形成する場合には、ＭｇＯ膜が結晶化していて、００１方向に結晶配向性を維持していることが望ましい。
トンネル絶縁層に酸化マグネシウムを用いた場合に、優れたＭＲ特性を得るためには、一般に、アニール温度を３００℃以上、望ましくは３４０℃〜３８０℃の高い温度とすることが要求される。これは、従来中間層に用いられている酸化アルミニウムの場合のアニール温度の範囲（２５０℃〜２８０℃）と比較して、高温になっている。
これは、酸化マグネシウムの適正な内部構造や結晶構造を形成するためには、高い温度が必要になるからであると考えられる。
このため、記憶素子の強磁性層にも、この高い温度のアニールに耐性を有するように、耐熱性のある強磁性材料を用いないと、優れたＭＲ特性を得ることができないが、本発明によれば、スピンバリア層を設けることによって、記憶層を構成する強磁性層への拡散が抑制されて、記憶層の耐熱性が向上するので、３４０℃〜４００℃のアニールにも記憶層の磁気特性が劣化することがなく耐えうるようになる。
また、記憶素子に充分な書き込み電流を流すためには、トンネル絶縁層（トンネルバリア層）の面積抵抗値を小さくする必要がある。
トンネル絶縁層の面積抵抗値は、スピン注入により記憶層の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμｍ２程度以下に制御する必要がある。
そして、ＭｇＯ膜から成るトンネル絶縁層では、面積抵抗値を上述の範囲とするために、ＭｇＯ膜の膜厚を１．５ｎｍ以下に設定する必要がある。
記憶層と磁化固定層との間のトンネル絶縁層の材料には、酸化マグネシウムを用いる他にも、例えば酸化アルミニウム、窒化アルミニウム、ＳｉＯ２，Ｂｉ２Ｏ３，ＭｇＦ２，ＣａＦ，ＳｒＴｉＯ２，ＡｌＬａＯ３，Ａｌ−Ｎ−Ｏ等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。
また、記憶層の磁化の向きを、小さい電流で容易に反転できるように、記憶素子を小さくすることが望ましい。好ましくは、記憶素子の面積を０．０４μｍ２以下とする。
記憶層は、通常、主として、Ｃｏ，Ｆｅ，Ｎｉ等の強磁性材料から構成され、これら２種以上の合金を一つの層として、一層以上の積層状態で記憶層が形成される。
各強磁性層には、飽和磁化量等の磁気特性や、結晶構造（結晶質、微結晶構造、アモルファス構造）の制御のために合金元素が添加される。例えば、ＣｏＦｅ合金、ＣｏＦｅＢ合金、Ｆｅ合金或いはＮｉＦｅ合金を主成分として、Ｇｄ等の磁性元素や、他の元素として、Ｂ，Ｃ，Ｎ，Ｓｉ，Ｐ，Ａｌ，Ｔａ，Ｍｏ，Ｃｒ，Ｎｂ，Ｃｕ，Ｚｒ，Ｗ，Ｖ，Ｈｆ，Ｇｄ，Ｍｎ，Ｐｄが1種或いは複数添加された材料を用いることができる。また、例えば、ＣｏにＺｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉから選ばれる１種類以上の元素を添加したアモルファス材料、ＣｏＭｎＳｉ，ＣｏＭｎＡｌやＣｏＣｒＦｅＡｌ等のホイスラー材料を用いることができる。
なお、記憶層を構成する強磁性層にＣｏＦｅＢ合金を用いる場合には、磁化量と軟磁気特性の確保の観点から、記憶層の強磁性成分であるＣｏとＦｅの合計の含有比率は、６０原子％以上であることが好ましい。
ＣｏとＦｅの合計の含有比率が６０原子％以下になると、強磁性層としての飽和磁化量、及び保磁力が得られなくなってしまう。また、一般的にＣｏＦｅの比率はＣｏ：Ｆｅが９０：１０から４０：６０の範囲にあるときに磁気異方性分散が適当に抑制された、良好な軟磁気特性を示す。
また、材料又は組成範囲の異なる複数の強磁性層を直接積層させて記憶層を構成することも可能である。また、強磁性層と軟磁性層とを積層させたり、軟磁性層を介して複数層の強磁性層を積層させたりすることも可能である。このように積層させた場合でも、本発明の効果が得られる。
さらに、本発明において、記憶層を、非磁性層を介して２層以上の強磁性層を積層した構成とすることにより、記憶層の飽和磁化Ｍｓを低減させることができ、これにより電流の閾値Ｉｃ０を低減することができる。
この非磁性層の材料としては、好ましくはＴｉ，Ｔａ，Ｎｂ，Ｃｒが挙げられ、これらの元素単体又は合金を用いることができる。
なお、同様の効果が得られるものであれば、その他どのような非磁性元素を用いても良い。例えば、Ｒｕ，Ｏｓ，Ｒｅ，Ｉｒ，Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｂｉ，Ｓｉ，Ｂ，Ｃ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｗ，Ｍｏ等も考えられる。
例えば、記憶層の強磁性層の主成分がＣｏＦｅＢであり、非磁性層にＴｉ，Ｔａ，Ｎｂ，Ｃｒのうち少なくとも一種の非磁性元素を用いる場合には、好ましくは、記憶層全体に占める非磁性元素の含有量が１原子％以上２０原子％以下となるように、非磁性層の膜厚を設定する。
含有量が少ない（非磁性層が薄い）と、飽和磁化を低減する効果が小さくなると共に、非磁性層上に強磁性層を良好な状態で成膜することが困難になる。
含有量が多い（非磁性層が厚い）と、飽和磁化は小さくなるが、記憶素子のＭＲ比も小さくなるため読み出しが困難になる。
これらの場合には、主として記憶層の飽和磁化Ｍｓを低下させる目的で、記憶層に非磁性元素を含有させたが、さらには、熱安定性の指標Δを向上させる目的で、ＭｇＯ，Ｔａ２Ｏ５、Ａｌ２Ｏ３などの酸化物を記憶層の積層構造の中に挿入することもできる。
このとき、記憶層の抵抗値が大きくなり過ぎないように、各酸化物層の厚さは、０．５ｎｍ以下であることが望ましい。
もちろん、飽和磁化Ｍｓを低下させる非磁性元素添加と、熱安定性の指標Δを向上させる酸化物添加とを、同時に行うことも可能である。
なお、非磁性層を介して２層以上の強磁性層を積層した構成とする代わりに、記憶層の強磁性体に非磁性元素を含有させる構成としても、同様に記憶層の飽和磁化Ｍｓを低減させることができ、これにより電流の閾値Ｉｃ０を低減することができる。
このような構成の記憶層は、例えば強磁性材料と非磁性元素とを含有するターゲットを使用したり、非磁性元素をコ・スパッタにより強磁性材料に混入させたりすることにより、形成することが可能である。
この場合の非磁性元素の含有量も、積層する場合と同様に設定する。
記憶層の強磁性体に非磁性元素を含有させる構成とした場合には、トンネル絶縁層と記憶層との界面付近にも非磁性元素が分布するため、これがＭＲ比を下げる要因となる。
即ち、ＭＲ比の観点からすると、同じ含有量であれば、強磁性層と非磁性層との積層構造の方が有利である。
スピンバリア層に対して、記憶層とは反対側に設けられるスピン吸収層には、非磁性金属材料を用いる。
仮に、このスピン吸収層が直接記憶層に接していた場合に、スピンポンピング現象によって、記憶層のギルバードのダンピング定数を増大させてしまうような材料を選んで、スピン吸収層を構成することが、本発明の特徴である。
スピン吸収層が記憶層と直接接している場合には、スピンポンピング現象を生ずるのであるが、ＭｇＯ等から成るスピンバリア層によって記憶層から隔てられた場合には、スピンポンピング現象が消滅し、さらには、理由は明らかではないが、スピン吸収層を設けない場合に比べてＩｃ０が減少する。
このような材料としては、代表的なものとしてＰｔ，Ｐｄ，Ｒｕ，Ａｕが挙げられるが、同じ効果をもつ材料ならどのようなものを用いてもかまわない。前述した材料は、短いスピン拡散長を有するが、同様にスピン拡散長の短い材料を使用することが可能である。
また、好ましくは、スピン吸収層の厚さを、スピン吸収層を構成する材料のスピン拡散長よりも大きくする。スピン吸収層の厚さがスピン拡散長よりも小さいと、スピンを充分に吸収しきれないため、スピン吸収層を設ける効果が小さくなる。
本発明の記憶素子において、磁化固定層は、一方向の異方性を有していることが望ましく、記憶層は一軸異方性を有していることが望ましい。
また、磁化固定層及び記憶層の膜厚は、各々１ｎｍ〜４０ｎｍ、及び１ｎｍ〜１０ｎｍであることが好ましい。
記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。
磁化固定層は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とする。
また、磁化固定層は、単層の強磁性層から成る構成、或いは複数層の強磁性層が非磁性層を介して積層した積層フェリ構造とする。磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記憶素子を安定して動作させることができる。さらに、各強磁性層の膜厚を調整することができ、磁化固定層からの漏洩磁界を抑えることができる。
積層フェリ構造の磁化固定層を構成する強磁性層の材料としては、Ｃｏ，ＣｏＦｅ，ＣｏＦｅＢ等を用いることができる。また、非磁性層の材料としては、Ｒｕ，Ｒｅ，Ｉｒ，Ｏｓ等を用いることができる。
反強磁性層の材料としては、ＦｅＭｎ合金、ＰｔＭｎ合金、ＰｔＣｒＭｎ合金、ＮｉＭｎ合金、ＩｒＭｎ合金、ＮｉＯ，Ｆｅ２Ｏ３等の磁性体を挙げることができる。
また、これらの磁性体に、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
また、記憶素子の膜構成は、記憶層が磁化固定層の上側に配置される構成でも、下側に配置される構成でも全く問題はない。
なお、記憶素子の記憶層に記録された情報を読み出す方法としては、記憶素子の記憶層に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層を介して流れる強磁性トンネル電流によって読み出してもよいし、磁気抵抗効果により読み出してもよい。
続いて、本発明の具体的な実施の形態について説明する。
本発明の一実施の形態として、メモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、記憶素子３が配置されている。この記憶素子３は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、本実施の形態のメモリの記憶素子３の断面図を図２に示す。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する強磁性層１７から成る記憶層３２に対して、下層に磁化固定層３１を設けている。
記憶層３２と磁化固定層３１との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１６が設けられ、記憶層３２と磁化固定層３１とにより、ＭＴＪ素子が構成されている。
また、磁化固定層３１の下には下地層１１が形成され、最上層にはキャップ層２０が形成されている。
さらに、磁化固定層３１は、交換バイアス積層フェリ構造となっている。
具体的には、２層の強磁性層１３，１５が非磁性層１４を介して積層されて反強磁性結合しており、強磁性層１３の下に隣接して反強磁性層１２が配置されて、磁化固定層３１が構成されている。強磁性層１３は、反強磁性層１２により磁化Ｍ１３の向きが固定される。
２層の強磁性層１３，１５が反強磁性結合していることにより、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
これにより、磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
記憶層３２の強磁性層１７の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ，Ｚｒ，Ｇｄ，Ｔａ，Ｔｉ，Ｍｏ，Ｍｎ，Ｃｕ等の遷移金属元素やＳｉ，Ｂ，Ｃ等の軽元素を含有させることもできる。また、例えばＣｏＦｅＢ／Ｔａ／ＣｏＦｅＢの積層膜といったように、材料が異なる複数の膜を直接積層して、記憶層３２を構成してもよい。
磁化固定層３１の強磁性層１３，１５の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ，Ｚｒ，Ｇｄ，Ｔａ，Ｔｉ，Ｍｏ，Ｍｎ，Ｃｕ等の遷移金属元素やＳｉ，Ｂ，Ｃ等の軽元素を含有させることもできる。また、例えばＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅの積層膜といったように、材料が異なる複数の膜を直接（非磁性層を介さずに）積層して、強磁性層１３，１５を構成してもよい。
磁化固定層３１の積層フェリを構成する非磁性層１４の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。
非磁性層１４の膜厚は、材料によって変動するが、好ましくは、ほぼ０．５ｎｍから２．５ｎｍの範囲で使用する。
磁化固定層３１の強磁性層１３，１５と記憶層３２の強磁性層１７の膜厚は、適宜調整することが可能であり、１ｎｍ以上５ｎｍ以下が適当である。
本実施の形態においては、特に、記憶素子３の記憶層３２に対して、磁化固定層３１とは反対側、即ち記憶層３２の上層に、スピン偏極した電子の拡散を抑制するスピンバリア層１８、さらにその上層にスピン吸収層１９が設けられている。
スピンバリア層１８は、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されている。
即ち、スピンバリア層１８が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料、もしくは、酸化物、窒化物、フッ化物から選ばれる１種以上の材料を主成分として、少量の他の元素（例えば、金属元素等）が添加された材料、によって構成されている。
このようにスピンバリア層１８が設けられていることにより、記憶層３２の磁化Ｍ１の向きが反転する際のスピンポンピング現象が抑制される。
また、スピン吸収層１９もしくはキャップ層２０から記憶層３２への金属元素の拡散が抑制される。このことにより、記憶層３２の強磁性体が本来持っている特性を発揮させることができるため、記憶層３２の熱安定性の指標Δを大きくすることが可能になる。これにより、記憶層３２の熱安定性も向上する。
また、スピンバリア層１８とキャップ層２０の間にスピン吸収層１９が設けられていることによって、さらにスピン注入の効率が向上し、Ｉｃ０を低減することができる。
さらに、本実施の形態において、中間層である絶縁層１６を、酸化マグネシウム層とした場合には、磁気抵抗変化率（ＭＲ比）を高くすることができる。
このようにＭＲ比を高くすることによっても、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を低減することができる。
本実施の形態の記憶素子３は、下地層１１からキャップ層２０までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子３のパターンを形成することにより、製造することができる。
上述の本実施の形態によれば、記憶層３２の磁化固定層３１とは反対側に、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成された、スピンバリア層１８が設けられているので、このスピンバリア層１８によって、スピン偏極された電子の拡散が抑制される。これにより、記憶層３２においてスピン蓄積が起こり、記憶層３２の強磁性層１７の磁化Ｍ１の向きが反転する際のスピンポンピング現象が抑制される。
従って、スピンポンピング現象に起因する、スピン注入効率の悪化を防いで、スピン注入効率を向上させることが可能になる。
また、スピンバリア層１８によって、キャップ層２０から記憶層３２への金属元素の拡散を抑制して、記憶層３２の強磁性体が本来持っている特性を発揮させることができるため、記憶層３２の熱安定性の指標Δを大きくすることが可能になる。これにより、記憶層３２の熱安定性も向上する。
記憶層３２の熱安定性が向上することにより、記憶素子３に対して電流を流して情報を記録する、動作領域を拡大することが可能になり、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
さらに、スピンバリア層１８の記憶層３２とは反対側にスピン吸収層１９が設けられていることにより、さらにスピン注入の効率が向上し、Ｉｃ０を低減することができる。
本実施の形態の記憶素子３によれば、スピン注入効率を向上させることが可能になるため、スピン注入によって記憶層３２の磁化Ｍ１の向きを反転させるために必要な電流量を低減することができる。
従って、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
また、図２に示した記憶素子３を備え、図１に示した構成のメモリは、メモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有している。
従って、本実施の形態のメモリを、汎用メモリとして適用することが可能になる。
特に、図２に示した記憶素子３は、スピンバリア層１８により記憶層３２の耐熱性が向上しているため、３４０℃〜４００℃のアニールにも記憶層３２の磁気特性が劣化することがなく、一般の半導体ＭＯＳ形成プロセスを容易に適用することができる。
ここで、本発明の記憶素子の構成において、具体的に各層の材料や膜厚等を選定して、特性を調べた。
実際のメモリには、図１に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁化反転特性を調べる目的で、記憶素子のみを形成したウェハにより検討を行った。
（実施例）
厚さ０．５７５ｍｍのシリコン基板上に、厚さ２μｍの熱酸化膜を形成し、その上に図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、各層の材料及び膜厚を、下地層１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚３０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２．２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層１６を膜厚０．８ｎｍのＭｇＯ膜、記憶層３２をＣｏＦｅＢ（１ｎｍ）／Ｔａ（０．２ｎｍ）／ＣｏＦｅＢ（１ｎｍ）の積層膜、スピンバリア層１８を膜厚１．１ｎｍのＭｇＯ膜、スピン吸収層１９を膜厚３ｎｍのＰｔもしくはＰｄ膜、キャップ層２０を膜厚５ｎｍのＴａ膜と選定した。
なお、記憶層３２は、ＣｏＦｅＢ／Ｔａ／ＣｏＦｅＢの積層膜であり、図１に示した１層の強磁性層１７とは若干構成が異なっているが、２層のＣｏＦｅＢの間に挟んだＴａ膜が０．２ｎｍと薄いため、２層のＣｏＦｅＢは反強磁性結合することなく、同じ向きの磁化となる。このため、図２に示した１層の強磁性層１７と同様の構成とみなすことができる。
上記膜構成で、ＣｏＦｅＢ膜の組成はＣｏ４８Ｆｅ３２Ｂ２０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)、ＰｔＭｎ膜の組成はＰｔ３８Ｍｎ６２（原子％）とした。
ＭｇＯ膜から成るトンネル絶縁層１６及びスピンバリア層１８以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
ＭｇＯ膜から成るトンネル絶縁層１６及びスピンバリア層１８は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３４０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、反強磁性層１２の深さ１０ｎｍまでエッチングされた。
記憶素子３のパターンは、短軸７０ｎｍ×長軸２５０ｎｍの楕円形状とした。
次に、記憶素子３部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成して、記憶素子３の試料を作製した。
そして、上述の製造方法により、記憶素子３において、スピン吸収層１９をＰｔ膜とした試料と、スピン吸収層１９をＰｄ膜とした試料とを作製し、それぞれ、実施例１の試料と実施例２の試料とした。
（比較例）
比較例１として、図３に断面図を示すように、図２に示した記憶素子３に対して、スピンバリア層１８及びスピン吸収層１９を設けない構成（記憶層３２／キャップ層２０）の記憶素子７０の試料を、同様の製造方法によって作製した。
また、比較例２として、図４に断面図を示すように、図２に示した記憶素子３に対して、スピンバリア層１８を設けない構成（記憶層３２／スピン吸収層１９／キャップ層２０）の記憶素子８０の試料を、同様の製造方法によって作製した。なお、比較例２において、スピン吸収層１９はＰｔ膜とした。
さらに、比較例３として、図５に断面図を示すように、図２に示した記憶素子３に対してスピン吸収層１９を設けない構成（記憶層３２／スピンバリア層１８／キャップ層２０）の記憶素子９０の試料を、同様の製造方法によって作製した。
（反転電流Ｉｃ０と熱安定性の指標Δの測定）
実施例及び比較例の各試料の記憶素子に対して、反転電流Ｉｃ０と熱安定性の指標Δを、以下のように測定した。
有限温度において、スピン注入による磁化反転が起きる電流Ｉｃは、実はＩｃ０とは異なる。これは、記憶素子の大きさが小さくなるために、熱揺らぎの影響を無視できないからである。
一般に、電流の印加時間が１００ｎｓ程度以上の場合は、Ｉｃ＜Ｉｃ０となり、ＩｃがＩｃ０に比べてどの程度小さいかによって、熱安定性の指標Δが決定される。
具体的には、Ｉｃの電流印加時間依存性を測定し、Ｉｃと電流印加時間の対数の関係をプロットした場合、その傾きの逆数がΔとなる。即ち、Ｉｃが電流印加時間に依存しないほど、熱安定性に優れていることを示している。
そして、Ｉｃの電流印加時間依存性を測定して、図６に模式的に示すように、Ｉｃと電流印加時間の対数の関係をプロットして、電流印加時間を１ｎｓに外挿したときのＩｃを、Ｉｃ０として求めた。
実際の測定では、電流印加時間を１０μｓから１００ｍｓの間で変えていき、同じ電流印加時間での測定を３回繰り返した。
そして、記憶素子間のばらつきを考慮するために、同一構成の記憶素子を３０個程度作製して、Ｉｃ０とΔの測定を行い、その平均値を算出した。
さらに、記憶素子のパターンばらつきを考慮するために、Ｉｃ０を記憶層３２の面積で割って、反転電流密度Ｊｃ０を求めた。
熱安定性の指標Δ及び反転電流密度Ｊｃ０の測定結果を、表１に示す。
Figure 0004380693
まず、表１において、最も標準的な、スピンバリア層１８もスピン吸収層１９も持たない構成の比較例１においては、Δ＝３５、Ｊｃ０＝６．０ＭＡ／ｃｍ２であった。
次に、スピンバリア層１８のみをもつ構成の比較例３においては、Δ＝４５、Ｊｃ０＝４．２ＭＡ／ｃｍ２であった。このように、スピンバリア層１８を設けることによって、熱安定性が向上し、かつ反転電流が減少しているために、記憶素子として好適な構成であることが分かる。
逆に、スピンバリア層１８を設けずに、Ｐｔからなるスピン吸収層１９を直接記憶層３２の上層に設置した構成の比較例２によると、Δ＝５１、Ｊｃ０＝１３．３ＭＡ／ｃｍ２であった。Δはさらに向上しているものの、反転電流が、標準的な構成である比較例１の場合の約２倍、スピンバリア層１８を設けた構成である比較例３の約３倍まで増加してしまっている。これは、スピンポンピング現象を起こすＰｔが記憶層３２に直接接しているために、記憶層３２のギルバートのダンピング定数が増加した結果だと考えられる。このような構成では、Ｉｃ０が増大してしまうために、記憶素子に用いるには不都合である。
一方、本発明の実施例のスピンバリア層１８とスピン吸収層１９の両方を備えた場合を見ると、スピン吸収層２１が３ｎｍのＰｔ膜の実施例１の場合、Δ＝４７、Ｊｃ０＝３．３ＭＡ／ｃｍ２であり、スピン吸収層２１が３ｎｍのＰｄ膜の実施例２の場合、Δ＝４６、Ｊｃ０＝３．３ＭＡ／ｃｍ２であった。
即ち、いずれの実施例においても、Δはスピンバリア層１８のみが設けられている比較例３の場合と同等でありながら、Ｊｃ０の方は約２０％の減少を達成している。実施例１と実施例２とは、有意差がなく、スピン吸収層１９をＰｔ膜としてもＰｄ膜としても同様の結果が得られた。
以上の結果より、記憶層３２に対して、スピンバリア層１８及びスピン吸収層１９を設けることにより、反転電流密度を低減することが可能であること、並びに、熱安定性を向上させることが可能であることが明らかになった。
本発明では、上述の実施の形態で示した記憶素子３の膜構成に限らず、様々な膜構成を採用することが可能である。
上述の各実施の形態では、記憶素子の磁化固定層３１を交換バイアス積層フェリ構造としているが、磁化の固定が十分であるなら、単層の強磁性層でもよいし、反強磁性層／強磁性層の積層構造、或いは反強磁性層のない積層フェリ構造としても問題ない。
磁化固定層の各強磁性層は、単層に限らず、材料の異なる層を積層した積層膜であってもよい。
また、各層の積層順序を、上述の各実施の形態とは逆にして、記憶素子を構成しても構わない。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明の一実施の形態のメモリの概略構成図（斜視図）である。 図１の記憶素子の断面図である。 本発明に対する比較例である記憶素子の概略構成図である。 本発明に対する別の比較例である記憶素子の概略構成図である。 本発明に対するさらに別の比較例である記憶素子の概略構成図である。 反転電流Ｉｃ０と熱安定性の指標Δの測定方法を示した図である。 スピン注入による磁化反転を利用したメモリの概略構成図（斜視図）である。 図７のメモリの断面図である。 従来のＭＲＡＭの構成を模式的に示した斜視図である。
符号の説明
３ 記憶素子、１１ 下地層、１２ 反強磁性層、１３，１５，１７ 強磁性層、１４ 非磁性層、１６ 絶縁層（トンネル絶縁層）、１８ スピンバリア層、１９ スピン吸収層、２０ キャップ層、３１ 磁化固定層、３２ 記憶層

Claims (7)

  1. 情報を磁性体の磁化状態により保持する記憶層を有し、
    前記記憶層に対して、トンネル絶縁層を介して、磁化固定層が設けられ、
    積層方向に電流を流して、スピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子であって、
    前記記憶層の前記磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層が設けられ、
    前記スピンバリア層の前記記憶層とは反対側に、スピンポンピング現象を起こす非磁性金属層からなるスピン吸収層が設けられ、
    前記スピンバリア層が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成され、
    前記スピン吸収層の厚さが、前記スピン吸収層を構成する材料のスピン拡散長よりも大きい
    記憶素子。
  2. 前記記憶層が、非磁性層を介して積層された複数層の強磁性層から成る請求項１に記載の記憶素子。
  3. 前記記憶層を構成する強磁性層の主成分がＣｏＦｅＢからなり、前記記憶層を構成する非磁性層がＴｉ，Ｔａ，Ｎｂ，Ｃｒのうち少なくとも一種の非磁性元素からなり、前記記憶層内の前記非磁性元素の含有量が１原子％以上２０原子％以下である請求項２に記載の記憶素子。
  4. 前記トンネル絶縁層が酸化マグネシウムから成る請求項１に記載の記憶素子。
  5. 前記トンネル絶縁層及び前記スピンバリア層が酸化マグネシウムから成る請求項１に記載の記憶素子。
  6. 前記スピン吸収層が、Ｐｔ，Ｒｕ，Ｐｄ，Ａｕのうちの少なくとも１つを含む請求項１に記載の記憶素子。
  7. 情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
    互いに交差する２種類の配線とを備え、
    前記記憶素子は、前記記憶層に対して、トンネル絶縁層を介して、磁化固定層が設けられ、積層方向に電流を流して、スピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われるものであり、前記記憶層の前記磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層が設けられ、前記スピンバリア層の前記記憶層とは反対側に、スピンポンピング現象を起こす非磁性金属層からなるスピン吸収層が設けられ、前記スピンバリア層が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されており、
    前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れ、スピン偏極した電子が注入され、
    前記スピン吸収層の厚さが、前記スピン吸収層を構成する材料のスピン拡散長よりも大きい
    メモリ。
JP2006335016A 2006-12-12 2006-12-12 記憶素子、メモリ Active JP4380693B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP2006335016A JP4380693B2 (ja) 2006-12-12 2006-12-12 記憶素子、メモリ
US11/874,045 US20080140922A1 (en) 2006-12-12 2007-10-17 Storage element and memory
TW096139884A TWI401680B (zh) 2006-12-12 2007-10-24 儲存元件以及記憶體
EP07022152.8A EP1933338B1 (en) 2006-12-12 2007-11-14 Magnetic storage element and memory
KR1020070119729A KR20080054343A (ko) 2006-12-12 2007-11-22 기억 소자 및 메모리
CN2007101987398A CN101202325B (zh) 2006-12-12 2007-12-12 存储元件和存储器
US14/288,005 US9172029B2 (en) 2006-12-12 2014-05-27 Storage element and memory
US14/882,637 US9728715B2 (en) 2006-12-12 2015-10-14 Storage element and memory
US15/667,750 US10121963B2 (en) 2006-12-12 2017-08-03 Storage element and memory
US16/156,736 US10475989B2 (en) 2006-12-12 2018-10-10 Storage element and memory
US16/654,596 US10862024B2 (en) 2006-12-12 2019-10-16 Storage element and memory
US17/106,539 US11349067B2 (en) 2006-12-12 2020-11-30 Storage element and memory
US17/736,548 US20220271219A1 (en) 2006-12-12 2022-05-04 Storage element and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006335016A JP4380693B2 (ja) 2006-12-12 2006-12-12 記憶素子、メモリ

Publications (2)

Publication Number Publication Date
JP2008147522A JP2008147522A (ja) 2008-06-26
JP4380693B2 true JP4380693B2 (ja) 2009-12-09

Family

ID=39215909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006335016A Active JP4380693B2 (ja) 2006-12-12 2006-12-12 記憶素子、メモリ

Country Status (6)

Country Link
US (8) US20080140922A1 (ja)
EP (1) EP1933338B1 (ja)
JP (1) JP4380693B2 (ja)
KR (1) KR20080054343A (ja)
CN (1) CN101202325B (ja)
TW (1) TWI401680B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143444B2 (ja) * 2007-02-13 2013-02-13 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
US7697322B2 (en) * 2007-07-10 2010-04-13 Qimonda Ag Integrated circuits; method for manufacturing an integrated circuit; method for decreasing the influence of magnetic fields; memory module
JP5382295B2 (ja) * 2008-06-27 2014-01-08 日本電気株式会社 磁気ランダムアクセスメモリ
EP2405504B1 (en) * 2009-03-04 2014-12-17 Hitachi, Ltd. Magnetic memory
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5093910B2 (ja) * 2010-09-16 2012-12-12 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5768494B2 (ja) * 2011-05-19 2015-08-26 ソニー株式会社 記憶素子、記憶装置
JP5862242B2 (ja) 2011-11-30 2016-02-16 ソニー株式会社 記憶素子、記憶装置
JP2013115400A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115399A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP5867030B2 (ja) * 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
JP6244617B2 (ja) * 2012-09-28 2017-12-13 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
CN106463611B (zh) * 2014-03-13 2020-03-27 东芝存储器株式会社 磁阻元件
JP2016081550A (ja) * 2014-10-22 2016-05-16 株式会社東芝 高周波アシスト磁気ヘッド及び磁気記録再生装置
JP6028834B2 (ja) * 2015-06-12 2016-11-24 ソニー株式会社 スピントランスファトルク記憶素子、記憶装置
CN105702853B (zh) * 2016-03-04 2019-05-21 北京航空航天大学 一种自旋转移矩磁存储单元
WO2017164229A1 (ja) * 2016-03-24 2017-09-28 国立大学法人東北大学 磁気トンネル接合素子の熱安定性指数の測定方法および測定システム、半導体集積回路、ならびに半導体集積回路の生産管理方法
JP2018032805A (ja) * 2016-08-26 2018-03-01 ソニー株式会社 磁気抵抗素子及び電子デバイス
GB2557923B (en) * 2016-12-16 2020-10-14 Ip2Ipo Innovations Ltd Non-volatile memory
US10665777B2 (en) * 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
JP2018157161A (ja) 2017-03-21 2018-10-04 東芝メモリ株式会社 磁気記憶装置及びその製造方法
WO2018182740A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Spin hall effect device with spin absorption layer
US10727401B2 (en) * 2017-11-10 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
CN110890460B (zh) * 2018-09-07 2023-06-30 联华电子股份有限公司 半导体元件及其制作方法
CN111293136A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维器件的三维mram存储结构及其制作方法
CN111293137A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维cmos的三维mram存储结构及其制作方法
KR102651824B1 (ko) * 2020-01-31 2024-03-27 현대모비스 주식회사 루프 에어백 장치

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303218B1 (en) * 1998-03-20 2001-10-16 Kabushiki Kaisha Toshiba Multi-layered thin-film functional device and magnetoresistance effect element
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6233172B1 (en) * 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
JP3420152B2 (ja) * 2000-01-17 2003-06-23 株式会社日立製作所 磁気抵抗効果ヘッド及び磁気記録再生装置
US6937446B2 (en) * 2000-10-20 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP2003198003A (ja) * 2001-12-27 2003-07-11 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
US7126711B2 (en) 2001-12-31 2006-10-24 Texas Instruments Incorporated Voice/facsimile/modem call discrimination method for voice over packet networks
JP2003281705A (ja) * 2002-03-25 2003-10-03 Hitachi Ltd 磁気ヘッド、磁気ヘッドジンバルアッセンブリ、磁気記録再生装置及び磁性メモリ
JP2003324187A (ja) * 2002-05-01 2003-11-14 Sony Corp 磁気メモリ装置の製造方法および磁気メモリ装置
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US7099122B2 (en) * 2003-12-16 2006-08-29 Seagate Technology Llc Spin polarization enhancement artificial magnet
US7149105B2 (en) 2004-02-24 2006-12-12 Infineon Technologies Ag Magnetic tunnel junctions for MRAM devices
US7233039B2 (en) * 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7270896B2 (en) * 2004-07-02 2007-09-18 International Business Machines Corporation High performance magnetic tunnel barriers with amorphous materials
JP2006108316A (ja) * 2004-10-04 2006-04-20 Sony Corp 記憶素子及びメモリ
US7126202B2 (en) * 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US20060128038A1 (en) * 2004-12-06 2006-06-15 Mahendra Pakala Method and system for providing a highly textured magnetoresistance element and magnetic memory
JP5077802B2 (ja) * 2005-02-16 2012-11-21 日本電気株式会社 積層強磁性構造体、及び、ｍｔｊ素子
JP4373938B2 (ja) * 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ
JP2006237154A (ja) * 2005-02-23 2006-09-07 Sony Corp 磁気抵抗効果素子及び磁気ヘッド
JP2006295001A (ja) * 2005-04-13 2006-10-26 Sony Corp 記憶素子及びメモリ
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
JP2007103471A (ja) * 2005-09-30 2007-04-19 Sony Corp 記憶素子及びメモリ
US20070096229A1 (en) * 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP2007281247A (ja) 2006-04-07 2007-10-25 Toshiba Corp スピンメモリ
US7580229B2 (en) * 2006-04-27 2009-08-25 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with antiparallel-free layer structure and low current-induced noise
TWI330366B (en) * 2007-02-07 2010-09-11 Ind Tech Res Inst Magnetic memory device

Also Published As

Publication number Publication date
CN101202325B (zh) 2010-06-09
US9172029B2 (en) 2015-10-27
US20080140922A1 (en) 2008-06-12
US20190044059A1 (en) 2019-02-07
CN101202325A (zh) 2008-06-18
US10862024B2 (en) 2020-12-08
US20140264674A1 (en) 2014-09-18
TW200830314A (en) 2008-07-16
EP1933338A1 (en) 2008-06-18
KR20080054343A (ko) 2008-06-17
EP1933338B1 (en) 2015-01-07
JP2008147522A (ja) 2008-06-26
US20200052195A1 (en) 2020-02-13
US9728715B2 (en) 2017-08-08
US20220271219A1 (en) 2022-08-25
US10475989B2 (en) 2019-11-12
US20160035971A1 (en) 2016-02-04
US10121963B2 (en) 2018-11-06
US20170358738A1 (en) 2017-12-14
TWI401680B (zh) 2013-07-11
US11349067B2 (en) 2022-05-31
US20210083177A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
JP4380693B2 (ja) 記憶素子、メモリ
JP5040105B2 (ja) 記憶素子、メモリ
JP4682998B2 (ja) 記憶素子及びメモリ
JP4277870B2 (ja) 記憶素子及びメモリ
JP4951858B2 (ja) メモリ
US20070030724A1 (en) Memory element and memory
JP2008160031A (ja) 記憶素子及びメモリ
JP2007103471A (ja) 記憶素子及びメモリ
JP2007299931A (ja) 磁気抵抗効果素子および磁気メモリ
JP2009026944A (ja) 記憶素子及びメモリ
JP2007305882A (ja) 記憶素子及びメモリ
JP5786341B2 (ja) 記憶素子、メモリ装置
JP2006190838A (ja) 記憶素子及びメモリ
JP2008171882A (ja) 記憶素子及びメモリ
JP2008153527A (ja) 記憶素子及びメモリ
JP2006165059A (ja) 記憶素子及びメモリ
JP2006295000A (ja) 記憶素子及びメモリ
JP2006295001A (ja) 記憶素子及びメモリ
JP5034317B2 (ja) 記憶素子及びメモリ
JP4187021B2 (ja) 記憶素子及びメモリ
JP2012074716A (ja) 記憶素子及びメモリ
JP2006165265A (ja) 記憶素子及びメモリ
KR20070017047A (ko) 기억 소자 및 메모리

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4380693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250