JP2018157161A - 磁気記憶装置及びその製造方法 - Google Patents

Abstract

【課題】信頼性を向上する。【解決手段】実施形態によれば、磁気記憶装置は、可変の磁化方向を有する第１磁性層１１と、第１磁性層１１上に設けられた第１非磁性層１２と、第１非磁性層１２上に設けられ、固定された磁化方向を有する第２磁性層１３乃至１６とを含む。第２磁性層１３乃至１６は、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｗ（タングステン）、Ｈｆ（ハフニウム）、Ｎｂ（ニオブ）、及びＴｉ（チタン）の少なくとも１つを含む非磁性金属を含む。【選択図】 図１

Description

本発明の実施形態は、磁気記憶装置及びその製造方法に関する。

磁気記憶装置の一種として抵抗変化型メモリを有する半導体記憶装置が知られている。また、抵抗変化型メモリの一種としてＭＲＡＭ（magnetoresistive random access memory）が知られている。ＭＲＡＭは、情報を記憶するメモリセルに磁気トンネル接合素子（ＭＴＪ素子；magnetic tunnel junction element）を用いたメモリデバイスであり、高速動作、大容量、不揮発性を特徴とする次世代メモリデバイスとして注目されている。また、ＭＲＡＭは、ＤＲＡＭやＳＲＡＭなどの揮発性メモリの置き換えとして研究及び開発が進められている。

米国特許出願１５／２６２，８２１号明細書

信頼性が向上できる磁気記憶装置及びその製造方法を提供する。

実施形態に係る磁気記憶装置は、可変の磁化方向を有する第１磁性層と、第１磁性層上に設けられた第１非磁性層と、第１非磁性層上に設けられ、固定された磁化方向を有する第２磁性層とを含む。第２磁性層は、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｗ（タングステン）、Ｈｆ（ハフニウム）、Ｎｂ（ニオブ）、及びＴｉ（チタン）の少なくとも１つを含む非磁性金属を含む。

図１は、磁気トンネル接合素子における熱安定化エネルギーと磁化反転電流との関係を示すグラフである。 図２は、第１実施形態に係る磁気記憶装置の備える磁気トンネル接合素子の断面図である。 図３は、第１実施形態に係る磁気記憶装置の備える磁気トンネル接合素子の製造工程を示す断面図である。 図４は、第１実施形態に係る磁気記憶装置の備える磁気トンネル接合素子の製造工程を示す断面図である。 図５は、第１実施形態に係る磁気記憶装置の備える磁気トンネル接合素子の製造工程を示す断面図である。 図６は、第１実施形態に係る磁気記憶装置の備える磁気トンネル接合素子の製造工程を示す断面図である。 図７は、第１実施形態に係る磁気記憶装置の備える磁気トンネル接合素子の製造工程を示す断面図である。 図８は、第１実施形態に係る磁気記憶装置の備える磁気トンネル接合素子中のＭｏの濃度分布を示すグラフである。 図９は、第２実施形態の第１例に係る磁気記憶装置の備える磁気トンネル接合素子の断面図である。 図１０は、第２実施形態の第２例に係る磁気記憶装置の備える磁気トンネル接合素子の断面図である。 図１１は、第２実施形態の第３例に係る磁気記憶装置の備える磁気トンネル接合素子の断面図である。 図１２は、第３実施形態に係る磁気記憶装置のブロック図である。 図１３は、第３実施形態に係る磁気記憶装置の備えるメモリセルの断面図である。

以下、実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

１．第１実施形態
第１実施形態に係る磁気記憶装置について説明する。以下では、磁気記憶装置が、磁気トンネル接合素子（ＭＴＪ素子；magnetic tunnel junction element）を用いてデータを記憶するＭＲＡＭである場合を例に挙げて説明する。ＭＴＪ素子は、２つの磁性層（記憶層及び参照層）と、その間に挟まれたトンネルバリア層とを基本構成としている。記憶層は磁化の向きが可変であり、参照層は磁化の向きが不変（固定状態）である。

記憶層の磁化の向きが、参照層の磁化の向きと同じである場合（ＭＴＪ素子が、磁化平行配列状態である場合）、ＭＴＪ素子は、第１の抵抗状態（第１の抵抗値）を有する。他方で、記憶層の磁化の向きが、参照層の磁化の向きと異なる場合（ＭＴＪ素子が磁化反平行配列状態である場合）、ＭＴＪ素子は、第２の抵抗状態（第２の抵抗値）を有する。第１の抵抗状態のＭＴＪ素子１の抵抗値は、第２の抵抗状態のＭＴＪ素子の抵抗値より低い。これにより、ＭＴＪ素子は、例えば第１及び第２の抵抗状態をそれぞれ“０”及び“１”として、データを記憶することができる。ＭＴＪ素子の抵抗状態とデータとの割り付けは任意に設定可能である。

ＭＲＡＭにおいて、飽和磁化Ｍｓの大きい磁性材料（例えばコバルト鉄ボロン（ＣｏＦｅＢ）、またはこれを結晶化させたもの）をＭＴＪ素子の磁性層に用いた場合、ＭＲＡＭの微細化に伴い、隣接メモリセル間の干渉や参照層から記憶層への漏れ磁界を抑制することが難しくなる。漏れ磁界を抑制するために磁性材料の低Ｍｓ化を進める場合、高い磁気抵抗比（ＭＲ比）を維持しつつ、熱や外部磁界、読み出しや書き込み時に流れる電流等の擾乱による不良（例えば磁化反転）を起こさない高い磁気安定性が求められる。

磁性材料（例えばＣｏＦｅＢ）に非磁性材料として例えばモリブデン（Ｍｏ）を導入して飽和磁化Ｍｓを小さくした場合、熱安定性エネルギーΔＥに対する磁化反転電流Ｉｃが大きくなる。図１は、ＭＴＪ素子の記憶層にＭｏを導入した例を示す。図１に示すように、記憶層にＭｏを導入していない場合（図１の“Ｍｏ無し”）に対して、記憶層に用いられている磁性材料にＭｏを添加した場合（図１の“Ｍｏ添加”）と、記憶層内にＭｏ層を挿入した場合（図１の“Ｍｏ層挿入”）とのいずれの場合も熱安定性エネルギーΔＥに対する磁化反転電流Ｉｃが大きくなる。記憶層にＭｏを導入した場合、磁化反転電流Ｉｃが大きくなる、すなわち、データの書き込み電流が増加する傾向にある。また、参照層にＭｏを導入した場合、参照層の磁化反転電流Ｉｃが大きくなり、磁化反転しにくくなるため、参照層の熱安定性が向上する。

しかし、参照層に非磁性材料（例えばＭｏ）を導入すると、参照層の人工格子がくずれ、参照層の磁気異方性が下がるため、熱安定性がかえって不安定になる。また、トンネルバリア層（例えば酸化マグネシウム（ＭｇＯ））の界面層との界面近傍に非磁性材料（例えばＭｏ）が混ざると、磁性体の分極率が下がり、ＭＲ比が低くなる。

そこで、本実施形態に係る磁気記憶装置の備えるＭＴＪ素子では、参照層とトンネルバリア層との間に、参照層と磁気的結合を有する界面層（例えばＣｏＦｅＢ）を設け、この界面層に、トンネルバリア層側から参照層側に向けて濃度が高くなるように非磁性材料（例えばＭｏ）を添加するようにしている。界面層に非磁性材料を添加して参照層のＭｓを低減しても、ＭＴＪ素子のＭＲ比はほとんど低下することなく、参照層は高い熱安定性を有する。

１．１ ＭＴＪ素子の構成について
まず、ＭＴＪ素子１の構成について説明する。図２は、ＭＴＪ素子１の断面図である。

図２に示すように、ＭＴＪ素子１は、下層から、記憶層１１（図２の参照符号“ＳＬ”）、トンネルバリア層１２(図２の参照符号“ＢＬ”)、界面層１３及び１４（図２の参照符号“ＩＬ”）、機能層１５（図２の参照符号“ＦＬ”）、参照層１６（図２の参照符号“ＲＬ”）、及びシフトキャンセル層１７（図２の参照符号“ＳＣＬ”）が順に積層されて構成される。

記憶層１１は、例えば垂直磁気異方性を有する磁性層である。記憶層１１の磁化の向き（磁化方向）は可変であり、層面（膜面）に対してほぼ垂直である。記憶層１１には、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）あるいはホウ化鉄（ＦｅＢ）等が用いられても良い。以下、記憶層１１にＣｏＦｅＢを用いる場合について説明する。

参照層１６及びシフトキャンセル層１７は、例えば垂直磁気異方性を有する磁性層である。参照層１６及びシフトキャンセル層１７の磁化の向きは不変（固定状態）であり、層面（膜面）に対してほぼ垂直である。シフトキャンセル層１７の磁化の向きは、参照層１６の磁化の向きと反平行に設定され、参照層１６から記憶層１１へ漏れる磁場を調整する。すなわち、参照層１６とシフトキャンセル層１７とは、反強磁性的に結合する。

参照層１６及びシフトキャンセル層１７には、例えば、Ｃｏと、白金（Ｐｔ）、Ｎｉ、あるいはパラジウム（Ｐｄ）とを積層した人工格子膜、あるいはＣｏと、Ｐｔ、Ｎｉ、あるいはＰｄ等とによる合金膜が用いられる。より具体的には、例えば、人工格子膜としてＣｏ／Ｎｉ、Ｃｏ／Ｐｔ、あるいはＣｏ／Ｐｄといった磁性層と非磁性層との組み合わせで積層された膜が用いられても良く、合金膜としてコバルト白金（ＣｏＰｔ）、コバルトニッケル（ＣｏＮｉ）、あるいはコバルトパラジウム（ＣｏＰｄ）が用いられても良い。また、参照層１６とシフトキャンセル層１７とは、異なる構造でも良い。

なお、参照層１６とシフトキャンセル層１７との間に非磁性材料による中間層（不図示）が設けられても良い。中間層は、熱拡散を防ぐ耐熱性、及び参照層１６及びシフトキャンセル層１７の結晶配向を制御する機能を有している。中間層には、例えばＲｕが用いられる。中間層の膜厚が厚くなると、シフトキャンセル層１７と参照層１６との距離が離れるため、シフトキャンセル層１７から参照層１６に印加される磁場が小さくなってしまう。このため、中間層の膜厚は、例えば５ｎｍ以下であることが好ましい。参照層１６、中間層、及びシフトキャンセル層１７は、ＳＡＦ（synthetic antiferromagnetic）構造で構成されても良い。

トンネルバリア層１２は、絶縁膜で構成され、記憶層１１と参照層１６との障壁として機能する。トンネルバリア層１２には、例えば、酸化マグネシウム（ＭｇＯ）、あるいは酸化アルミニウム（Ａｌ_２Ｏ_３）等を用いても良い。以下、トンネルバリア層１２にＭｇＯを用いた場合について説明する。トンネルバリア層１２の膜厚は、絶縁層のため厚くなると記憶層１１と参照層１６との間で導通が取れなくなるため、例えば概略１ｎｍ程度であることが好ましい。

界面層１３及び１４は、参照層１６と磁気的結合を有する。界面層１３及び１４は、例えば高い偏極率を持つ材料で構成され、界面層１３を導入したＭＴＪ素子１は、大きなＴＭＲ（tunneling magneto resistive）効果を得ることができる。界面層１３及び１４としては、トンネルバリア層１２と格子不整合が小さい材料を選択することが望ましい。例えば、界面層１３及び１４としてＣｏＦｅＢあるいはＦｅＢ等が用いられても良い。以下、界面層１３にＣｏＦｅＢを用いた場合について説明する。界面層１４は、Ｍｓを低減するために界面層１３に非磁性材料（例えばＭｏ、タンタル（Ｔａ）、あるいはタングステン（Ｗ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、チタン（Ｔｉ））を添加した層である。Ｍｏ、Ｔａ、Ｗ、Ｈｆ、Ｎｂ、及びＴｉのいずれにおいてもＭｓの低減効果が得られるが、熱安定性エネルギーΔＥの向上については、Ｍｏがより顕著な効果が得られる。本実施形態では、界面層１４としてＣｏＦｅＢにＭｏを添加した場合について説明する。界面層１４中のＭｏ濃度は、Ｍｏ濃度が高くなると磁化が消失するため１０ａｔｏｍｉｃ％以下であることが好ましい。また、界面層１３及び１４を合わせた膜厚は、概略１〜２ｎｍ程度であることが好ましい。

なお、界面層１４の膜組成は、界面層１３との界面から機能層１５との界面に向かって均一でなくても良い。界面層１４におけるＭｏ濃度は、界面層１３との界面から機能層１５との界面に向かって次第に増加しても良く、界面層１４の中央付近で最も高くなるような分布でも良い。本実施形態では、界面層１４におけるＭｏ濃度は、界面層１３との界面から機能層１５との界面に向かって次第に増加していく場合について説明する。この場合、界面層１３との界面から機能層１５に向かってＭｏ濃度が次第に増加していくため、界面層１３と界面層１４との界面は明確になっていなくても良い。すなわち、界面層１３及び１４は、界面層における非磁性材料を含まない領域１３と非磁性材料を含む領域１４とも言える。

Ｍｏの濃度分布は、ＭＴＪ素子１の断面のＥＤＸ（energy dispersive X-ray spectroscopy）マッピングあるいはＥＥＬＳ（electron energy loss spectroscopy）マッピングなどで調べることができる。

機能層１５は、参照層１６と界面層１３及び１４との間で、金属元素が拡散するのを防止する。機能層１５には、非磁性材料であるＴａ、Ｚｒ、Ｗ、Ｈｆ、Ｍｏ、Ｎｂ、Ｔｉ、Ｃｒ、Ｖ、あるいはこれらの窒素化合物、炭素化合物からなる膜が用いられる。以下、機能層１５に、Ｔａを用いた場合について説明する。機能層１５の膜厚は、膜厚が薄くなると拡散防止の機能が低下し、膜厚が厚くなると界面層１３及び１４と参照層１６との磁気的結合が弱くなるため、概略１ｎｍ程度であることが好ましい。

なお、界面層１３及び１４は、参照層１６と磁気的結合を有している。このため、界面層１３及び１４、機能層１５、並びに参照層１６を含めた層が、１つの参照層として機能する。従って、界面層１３及び１４、機能層１５、並びに参照層１６を含めて、１つの参照層と呼んでも良い。この場合、界面層１３及び１４を第１磁性領域と呼び、参照層１６を第２磁性領域と呼んでも良い。

更に、図２において、ＭＴＪ素子１は、下層よりシフトキャンセル層１７、参照層１６、機能層１５、界面層１４、界面層１３、トンネルバリア層１２、及び記憶層１１が順に設けられても良い。すなわち、ＭＴＪ素子１は、記憶層１１がトンネルバリア層１２を介して参照層１６の上に配置されても良い。

更に、ＭＴＪ素子１の断面形状は特に限定されない。ＭＴＪ素子１のエッチング特性により、直方体でも良く、上辺が底辺よりも短い台形でも良く、それぞれの層が階段状となった形状をしていても良い。

更に、ＭＴＪ素子１の各層の膜厚は任意である。

１．２ ＭＴＪ素子の製造方法について
次に、ＭＴＪ素子１の製造方法について説明する。図３乃至図７は、ＭＴＪ素子１の製造工程を示すＭＴＪ素子１の断面図である。なお、以下の説明では、説明を簡略化するため、フォトリソグラフィー技術に関する説明を省略する。

図３に示すように、まず、半導体基板１００に拡散層１０１を形成し、その後、半導体基板１００上に絶縁層２０を形成する。絶縁層２０には例えばシリコン酸化膜（ＳｉＯ_２）が用いられる。なお、絶縁層２０は単層膜でも良く、あるいは積層膜でも良い。

次に、絶縁層２０内に、拡散層１０１に達する下部電極プラグ（以下、「ＢＥＣプラグ」と呼ぶ）２１を形成する。ＢＥＣプラグ２１には、例えばタングステン（Ｗ）が用いられる。また、例えばＷの底面及び側面を覆うバリアメタルとして、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化チタン(ＴｉＮ)、窒化タンタル(ＴａＮ)、あるいはこれらの積層膜が用いられる。

次に、絶縁層２０及びＢＥＣプラグ２１上に、例えばスパッタリングにより、下地層２２、記憶層１１、トンネルバリア層１２、界面層１３、及び非磁性層２５を順次積層する。なお、ＭｇＯ／ＣｏＦｅＢの結晶化を促すため、例えば、スパッタリングにより界面層１３を形成後、アニール処理を行ってから、再度スパッタリングにより非磁性層２５を形成しても良い。

下地層２２は、記憶層１１とＢＥＣプラグ２１とを電気的に接続する。下地層２２は、ＭｇＯ、窒化マグネシウム(ＭｇＮ)、窒化ジルコニウム(ＺｒＮ)、窒化ニオブ(ＮｂＮ)、窒化シリコン(ＳｉＮ)、窒化アルミニウム(ＡｌＮ)、窒化ハフニウム(ＨｆＮ)、窒化タンタル(ＴａＮ)、窒化タングステン(ＷＮ)、窒化クロム(ＣｒＮ)、窒化モリブデン(ＭｏＮ)、窒化チタン(ＴｉＮ)、あるいは窒化バナジウム(ＶＮ)などの窒素化合物または酸素化合物であっても良い。更には、Ｍｇ、Ｚｒ、Ｎｂ、Ｓｉ、Ａｌ、Ｈｆ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ、Ｔｉ、Ｖのうち２つを含む窒素化合物または酸素化合物であっても良い。つまり２種類の元素からなる二元化合物に限らず、３種類の元素からなる三元化合物、例えば、窒化チタンアルミニウム(ＡｌＴｉＮ)などでも良い。窒素化合物及び酸素化合物は、それらに接する磁性層のダンピング定数上昇を抑制し、書き込み電流低減の効果が得られる。更に高融点金属の窒素化合物または酸素化合物を用いることで、下地層材料の磁性層への拡散を抑制できＭＲ比の劣化を防ぐことができる。ここで高融点金属とは、Ｆｅ及びＣｏより融点が高い材料であり、例えばＺｒ、Ｈｆ、Ｗ、Ｍｏ、Ｎｂ、Ｔｉ、Ｔａ、及びＶ、およびこれらの合金である。

非磁性層２５には、界面層１４に添加するＭｏが用いられる。

界面層１３には、後工程の例えばＩＢＥ（ion beam etching）において、非磁性層２５のＭｏが打ち込まれ、表面近傍に界面層１４が形成される。また、界面層１３は、ＩＢＥにより表面の一部がエッチングされる。このため、例えばスパッタリングにより形成される界面層１３の膜厚は、界面層１３及び１４として必要な膜厚よりも厚くする。

次に、図４に示すように、例えばＩＢＥによる物理的な加工方法により、非磁性層２５及び界面層１３の表面の一部を除去する。ＩＢＥには、アルゴン（Ａｒ）、あるいはネオン（Ｎｅ）といった不活性ガスが用いられる。図４の例は、Ａｒガスを用いた場合を示している。非磁性層２５をエッチングする際、非磁性層２５（Ｍｏ）の一部が、Ａｒのイオンビームにより界面層１３表面近傍に打ち込まれる（以下、「ノッキング効果」と呼ぶ）。

この結果、図５に示すように、界面層１３の表面近傍に界面層１４が形成される。界面層１４中のＭｏは、打ち込み（ノッキング効果）により添加されているため、表面（界面層１３との界面から遠ざかる方向）に向かうほど濃度が高くなる。

次に、図６に示すように、界面層１４上に、例えばスパッタリングにより、機能層１５、参照層１６、シフトキャンセル層１７、キャップ層２３、及びハードマスク層２４を順次積層する。

キャップ層２３は、シフトキャンセル層１７とハードマスク層２４との反応を抑制する。キャップ層２３は、Ｐｔ、Ｗ、Ｔａ、あるいはＲｕなどを含んでいても良い。

ハードマスク層２４には、例えば金属膜が用いられる。ハードマスク層２４には、電極としての機能の他、ＭＴＪ素子１をパターニングする際のマスクとしても用いられる。このため、ハードマスク層２４としては、低電気抵抗及び拡散耐性に優れた材料で、かつ、エッチング耐性又はミリング耐性に優れた材料が望まれる。ハードマスク層２４には、例えば、Ｗ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ等の単層膜、またはこれらの膜を含む積層膜等が用いられても良い。なお、ハードマスク層２４として、ＳｉＯ２、あるいはＳｉＮ等の絶縁材料を用いても良い。この場合、ハードマスク層２４上に設けられる上部電極プラグ（以下、「ＴＥＣプラグ」と呼ぶ）はハードマスク層２４を貫通し、底部がキャップ層２３に接するように形成される。

次に、図７に示すように、例えばＩＢＥやＲＩＥ（reactive ion etching）により、ハードマスク層２４から下地層２２までが加工され、ＭＴＪ素子１が形成される。

なお、本実施形態では、界面層１３の表面近傍にＭｏを打ち込んで界面層１４を形成する場合について説明したが、これに限定されない。例えば、Ｍｏが添加されたＣｏＦｅＢのスパッタリングターゲットを用いて、界面層１４をスパッタリングにより形成しても良い。この場合、界面層１４におけるＭｏの濃度分布は一様となる。

更に、ＢＥＣプラグ２１と下地層２２との界面に、バッファ層を設けても良い。バッファ層は、Ａｌ、ベリリウム（Ｂｅ）、Ｍｇ、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、Ｓｉ、Ｚｒ、Ｈｆ、Ｗ、Ｃｒ、Ｍｏ、Ｎｂ、Ｔｉ、Ｔａ、あるいはＶなどを含む。また、これらのホウ化物を含んでも良い。ホウ化物は２種類の元素からなる二元化合物に限らず、２種類の元素からなる三元化合物でも良い。つまり二元化合物の混合物でも良い。例えば、ホウ化ハフニウム(ＨｆＢ)、ホウ化マグネシウムアルミニウム(ＭｇＡｌＢ)、ホウ化ハフニウムアルミニウム(ＨｆＡｌＢ)、ホウ化スカンジウムアルミニウム(ＳｃＡｌＢ)、ホウ化スカンジウムハフニウム(ＳｃＨｆＢ)、あるいはホウ化ハフニウムマグネシウム(ＨｆＭｇＢ)であっても良い。また、これらの材料が積層されていても良い。高融点金属およびそれらのホウ化物を用いることで、バッファ層材料の磁性層への拡散を抑制できＭＲ比の劣化を防ぐことができる。

１．３ 界面層近傍におけるＭｏの分布について
次に、界面層近傍におけるＭｏの分布について説明する。図８は、トンネルバリア層１２、界面層１３及び１４、並びに機能層１５中のＭｏの濃度分布を示すグラフである。なお、図８の例は、図３乃至図７で示した製造工程において、トンネルバリア層１２にＭｇＯを用い、界面層１３にＣｏＦｅＢを用い、界面層１４に、Ｍｏを添加したＣｏＦｅＢを用い、 機能層にＴａを用いた場合を示している。

図８に示すように、トンネルバリア層１２と界面層１３との界面近傍、及び界面層１３中にはＭｏはほとんど存在していない（あるいは検出下限以下の濃度である）。界面層１４におけるＭｏの濃度は、界面層１３との界面から、機能層１５との界面に向かって増加している。但し、界面層１４と機能層１５との界面においても、Ｍｏの濃度は１０ａｔｏｍｉｃ％を超えていない。

１．４ 本実施形態に係る効果について
本実施形態に係る構成であれば、磁気記憶装置の信頼性を向上できる。以下、本効果につき、具体的に説明する。

本実施形態に係る構成は、ＭＴＪ素子１のトンネルバリア層１２と機能層１５（参照層１６）との間に界面層１３及び１４を備える。そして、界面層１４に非磁性材料（例えばＭｏ、Ｔａ、Ｗ、Ｈｆ、Ｎｂ、あるいはＴｉ）を添加し、界面層１３との界面から機能層１５との界面に向けて非磁性材料の濃度が上昇するように濃度勾配を持たせることができる。界面層１４に非磁性材料を導入することにより、参照層１６の飽和磁化Ｍｓを低減し、且つ参照層１６の熱安定性を向上できる。また、本実施形態に係る構成では、参照層１６に非磁性材料が導入されていないため、参照層１６の人工格子がくずれない。更に、トンネルバリア層１２に非磁性材料が混入されない。このため、磁性体の分極率が下がり、ＭＲ比が低くなることはほとんどない。よって、界面層に非磁性材料を導入していない場合と比較してもＭＲ比がほとんど低下することなく、より低い飽和磁化Ｍｓを有し、且つ熱安定性の高い参照層１６を備えたＭＴＪ素子１を形成できる。よって、ＭＴＪ素子１の信頼性を向上でき、磁気記憶装置の信頼性を向上できる。

更に、参照層１６の飽和磁化Ｍｓを低減することにより、ＭＲＡＭを微細化する際の隣接メモリセル間の干渉や参照層から記憶層への漏れ磁界を抑制できる。

なお、機能層１５に、界面層に添加された非磁性材料と同じ材料(例えばＭｏ)が用いられても良い。

２．第２実施形態
次に、第２実施形態に係る磁気記憶装置について説明する。第２実施形態は、ＭＴＪ素子１の界面層に非磁性層（例えばＭｏ層）を挿入する場合について、４つの例を示す。以下、第１実施形態と異なる点についてのみ説明する。

２．１ 第１例
まず、第２実施形態の第１例について説明する。第１例は、界面層に非磁性層を１層挿入する場合について説明する。図９は、第２実施形態の第１例に係る磁気記憶装置の備えるＭＴＪ素子１の断面図を示す。

図９に示すように、ＭＴＪ素子１は、下層から、記憶層１１、トンネルバリア層１２、３層の界面層（下層から１３ａ、３０、及び１３ｂ）、機能層１５、参照層１６、及びシフトキャンセル層１７が順に設けられている。界面層１３ａ及び１３ｂは磁性層であり、界面層３０は非磁性層である。

界面層１３ａ及び１３ｂには、第１実施形態の界面層１３と同じ磁性材料が用いられる。図９の例は、界面層１３ａ及び１３ｂにＣｏＦｅＢが用いられる場合を示している。なお、界面層１３ａと界面層１３ｂは異なる材料、組成比であっても良い。

界面層３０には、非磁性材料（例えばＭｏ、Ｔａ、Ｗ、Ｈｆ、Ｎｂ、あるいはＴｉ）が用いられる。図９の例は、界面層３０にＭｏが用いられる場合を示している。界面層３０、すなわちＭｏ層は、１原子層挿入するだけもＭｓの低減効果が得られる。また、界面層３０の膜厚が厚くなると界面層１３ａと参照層１６との磁気的結合が弱くなる。このため、界面層３０の膜厚は、数Åから１ｎｍ程度にする方が好ましい。

２．２ 第２例
次に、第２例について説明する。第２例は、界面層３０（非磁性層）上に、非磁性材料を添加した磁性層を積層する場合について説明する。図１０は、第２実施形態の第２例に係る磁気記憶装置の備えるＭＴＪ素子１の断面図を示す。

図１０に示すように、ＭＴＪ素子１は、下層から、記憶層１１、トンネルバリア層１２、３層の界面層（下層から１３、３０、及び３１）、機能層１５、参照層１６、及びシフトキャンセル層１７が順に設けられている。界面層１３及び３１は磁性層であり、界面層３０は非磁性層である。

界面層３１には、非磁性材料が添加された磁性材料が用いられる。図１０の例は、界面層３１に、Ｍｏが添加されたＣｏＦｅＢ層が用いられる場合を示している。

２．３ 第３例
次に、第３例について説明する。第３例は、界面層に非磁性層を２層挿入する場合について説明する。図１１は、第２実施形態の第３例に係る磁気記憶装置の備えるＭＴＪ素子１の断面図を示す。

図１１に示すように、ＭＴＪ素子１は、下層から、記憶層１１、トンネルバリア層１２、５層の界面層（下層から１３ａ、３０ａ、１３ｂ、３０ｂ、及び１３ｃ）、機能層１５、参照層１６、及びシフトキャンセル層１７が順に設けられている。界面層１３ａ、１３ｂ、及び１３ｃは磁性層であり、界面層３０ａ及び３０ｂは非磁性層である。

界面層１３ａ〜１３ｃには、第１実施形態の界面層１３と同じ磁性材料が用いられる。図１１の例は、界面層１３ａ〜１３ｃにＣｏＦｅＢが用いられる場合を示している。なお、界面層１３ａ〜１３ｃはそれぞれ異なる材料、組成比であっても良い。

界面層３０ａ及び３０ｂには、第１例と同じ非磁性材料（例えばＭｏ、Ｔａ、Ｗ、Ｈｆ、Ｎｂ、あるいはＴｉ）が用いられる。図１１の例は、界面層３０ａ及び３０ｂにＭｏが用いられる場合を示している。

なお、図１１の例は、界面層に非磁性層を２層挿入した場合を示しているが、３層以上挿入しても良い。

２．４ 第４例
次に、第４例について説明する。第４例では、第１乃至第３例と同じ構造（図９〜図１１）において、界面層３０ａ、３０ｂ、あるいは界面層３１に含まれる非磁性材料(例えばＭｏ)と同じ材料を機能層１５に用いても良い。

２．５ 本実施形態に係る効果について
本実施形態に係る構成であれば、第１実施形態と同様の効果が得られる。

更に、本実施形態の第３例に係る構成であれば、非磁性層（たとえば、Ｍｏ層）を多層にして界面層に挿入することにより、１層あたりの非磁性層の膜厚を薄くすることができる。これにより、界面層の上層と下層との間での磁気的結合が弱くなるのを抑制できる。よって、ＭＲ比の低減を抑制できる。

なお、第１例及び第３例において、界面層に非磁性層（３０、３０ａ、及び３０ｂ）を挿入する代わりに、非磁性材料が添加された磁性層３１（例えばＭｏが添加されたＣｏＦｅＢ層）を挿入しても良い。

３．第３実施形態
次に、第３実施形態に係る磁気記憶装置について説明する。第３実施形態では、第１実施形態で説明したＭＴＪ素子１を用いたＭＲＡＭについて説明する。

３．１ ＭＲＡＭの全体構成について
まず、ＭＲＡＭの全体構成について説明する。図１２は、ＭＲＡＭのブロック図である。

図１２に示すように、ＭＲＡＭは、メモリセルアレイＭＣＡと、カラム制御回路３Ａ及び３Ｂと、ロウ制御回路４と、書込み回路５Ａ及び５Ｂと、読み出し回路６Ａとを備える。

メモリセルアレイＭＣＡは、複数のメモリセルＭＣがマトリクス状に配列されて構成される。メモリセルアレイＭＣＡには、複数のワード線ＷＬｎ（ｎは０〜（ｉ−１）の整数）、複数のビット線ＢＬｍ（ｍは０〜（ｊ−１）の整数）、及び複数のソース線ＳＬｍ（ｍは０〜（ｊ−１）の整数）が配設される。

ビット線ＢＬｍ及びソース線ＳＬｍの延伸方向をカラム方向とし、カラム方向に対してほぼ直交し、且つワード線ＷＬｎの延伸方向をロウ方向とする。なお、図１２では、ビット線ＢＬｍ、及びソース線ＳＬｍはカラム方向に延伸し、ワード線ＷＬｎはロウ方向に延伸するが、必ずしもこれに限られず、適宜変更可能である。

メモリセルＭＣは、いずれかのビット線ＢＬｍ、ソース線ＳＬｍ、及びワード線ＷＬｎに接続される。カラム方向に配列される複数のメモリセルＭＣは、それぞれ共通のビット線ＢＬｍ、及び共通のソース線ＳＬｍに接続される。ロウ方向に配列される複数のメモリセルＭＣは、それぞれ共通のワード線ＷＬｎに接続される。

メモリセルＭＣは、ＭＴＪ素子１、及び選択トランジスタ２から構成される。選択トランジスタ２は、例えばｎチャネルＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）から構成される。

ＭＴＪ素子１の一端（例えばハードマスク層２４）は、ビット線ＢＬｍに接続され、他端（例えばＢＥＣプラグ２１）は選択トランジスタ２のドレイン（ソース）に接続される。選択トランジスタ２のゲートは、ワード線ＷＬｎに接続され、ソース（ドレイン）はソース線ＳＬｍに接続される。

ワード線ＷＬｎの一端は、ロウ制御回路４に接続される。ロウ制御回路４は、外部からのアドレス信号に基づいて、ワード線ＷＬｎの選択／非選択を制御する。

ビット線ＢＬｍ、及びソース線ＳＬｍの一端及び他端には、カラム制御回路３Ａ及び３Ｂが接続される。カラム制御回路３Ａ及び３Ｂは、外部からのアドレス信号に基づいて、ビット線ＢＬ、及びソース線ＳＬの選択／非選択を制御する。

書込み回路５Ａ及び５Ｂは、カラム制御回路３Ａ及び３Ｂを介して、ビット線ＢＬｍ及びソース線ＳＬｍの一端と他端とに接続される。書込み回路５Ａ及び５Ｂは、書き込み電流を生成するための電流源や電圧源などのソース回路、及び書き込み電流を吸収するためのシンク回路をそれぞれ有する。

書込み回路５Ａ及び５Ｂは、データの書き込み時、外部から選択されたメモリセル（以下、選択セル）に対して、書き込み電流を供給する。

書込み回路５Ａ及び５Ｂは、ＭＴＪ素子１に対するデータの書き込み時、選択セルに書き込まれるデータに応じて、書き込み電流をメモリセルＭＣ内のＭＴＪ素子１に双方向に流す。すなわち、ＭＴＪ素子１に書き込むデータに応じて、ビット線ＢＬｍからソース線ＳＬｍに向かう書き込み電流、又は、ソース線ＳＬｍからビット線ＢＬｍに向かう書き込み電流が、書込み回路５Ａ及び５Ｂから出力される。

読み出し回路６Ａは、カラム制御回路３Ａ及び３Ｂを介して、ビット線ＢＬｍ及びソース線ＳＬｍの一端と他端とに接続される。読み出し回路６Ａは、読み出し電流を発生する電圧源又は電流源、読み出し信号の検知及び増幅を行うセンスアンプ、及びデータを一時的に保持するラッチ回路などを含んでいる。読み出し回路６Ａは、ＭＴＪ素子１に対するデータの読み出し時、選択セルに対して、読み出し電流を供給する。読み出し電流の電流値は、読み出し電流によって記憶層１１の磁化が反転しないように、書き込み電流の電流値（磁化反転しきい値）より小さい。

読み出し電流が供給されたＭＴＪ素子１の抵抗値の大きさに応じて、読み出しノードにおける電流値又は電位が異なる。この抵抗値の大きさに応じた変動量（読み出し信号、読み出し出力）に基づいて、ＭＴＪ素子１が記憶するデータが判別される。

なお、図１２に示される例において、読み出し回路６Ａは、カラム方向の一端側に設けられるが、２つの読み出し回路が、カラム方向の一端及び他端にそれぞれ設けられてもよい。

３．２ メモリセルの断面構成について
次に、メモリセルの断面構成について説明する。図１３は、第１実施形態で説明したＭＴＪ素子１を用いたメモリセルＭＣの断面図を示している。なお、図１３の例は、半導体基板１００上に選択トランジスタ２が形成される場合を示しているが、選択トランジスタ２はゲート絶縁膜４０及びゲート電極４１が半導体基板１００に埋め込まれた埋め込みゲート構造を有していても良い。

図１３に示すように、半導体基板１００には素子分離領域１０３が設けられ、素子分離領域１０３により分離された（外周を囲まれた）アクティブエリアが設けられている。素子分離領域１０３には、例えばＳｉＯ_２が用いられる。アクティブエリアの表面近傍には、選択トランジスタ２のソースまたはドレインとして機能する拡散層１０１及び１０２が設けられている。アクティブエリア上には、選択トランジスタ２のゲート絶縁膜４０及び、ワード線ＷＬｎとして機能するゲート電極４１が設けられている。また、半導体基板１００及び選択トランジスタ２上には、絶縁層２０が設けられている。

ＭＴＪ素子１は、底面がＢＥＣプラグ２１を介して拡散層１０１に接続され、上面が上部電極プラグ（ＴＥＣプラグ）４２を介してビット線ＢＬｍとして機能する配線層４３に接続されている。ソース線ＳＬｍとして機能する配線層４５は、コンタクトプラグ４４を介して拡散層１０２に接続されている。

３．３ 本実施形態に係る効果について
第１及び第２実施形態で説明したＭＴＪ素子１を、本実施形態に係るＭＲＡＭ（磁気記憶装置）に適用できる。

４．変形例
実施形態は上記説明した形態に限定されるものではなく、種々の変形が可能である。

例えば、第１乃至第３実施形態は可能な限り組み合わせることができる。例えば、第１実施形態と第２実施形態の第１例を組み合わせて、第１実施形態における界面層１４上に、界面層１３ｂ（例えばＣｏＦｅＢ）を形成しても良い。

なお、上記実施形態における「接続」とは、間に例えばトランジスタあるいは抵抗等、他の何かを介在させて間接的に接続されている状態も含む。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…ＭＴＪ素子、２…選択トランジスタ、３Ａ…カラム制御回路、４…ロウ制御回路、５Ａ…書込み回路、６Ａ…読み出し回路、１１…記憶層、１２…トンネルバリア層、１３、１３ａ〜１３ｃ、１４、３０、３０ａ、３０ｂ、３１…界面層、１５…機能層、１６…参照層、１７…シフトキャンセル層、２０…絶縁層、２１…ＢＥＣプラグ、２２…下地層、２３…キャップ層、２４…ハードマスク層、２５…非磁性層、４０…ゲート絶縁膜、４１…ゲート電極、４２…上部電極プラグ、４３…配線層、４４…コンタクトプラグ、４５…配線層、１００…半導体基板、１０１、１０２…拡散層、１０３…素子分離領域。

Claims (20)

1. 可変の磁化方向を有する第１磁性層と、
   前記第１磁性層上に設けられた第１非磁性層と、
   前記第１非磁性層上に設けられ、固定された磁化方向を有する第２磁性層と
   を備えた磁気記憶装置であって、
   前記第２磁性層は、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｗ（タングステン）、Ｈｆ（ハフニウム）、Ｎｂ（ニオブ）、及びＴｉ（チタン）の少なくとも１つを含む非磁性金属を含む
   ことを特徴とする磁気記憶装置。
2. 前記第２磁性層は、
   前記第１非磁性層上に設けられ、前記非磁性金属を含む第１磁性領域と、
   前記第１磁性領域上に設けられた第１非磁性領域と、
   前記第１非磁性領域上に設けられ、前記非磁性金属を含まない第２磁性領域と
   を含む
   ことを特徴とする請求項１記載の磁気記憶装置。
3. 前記第１磁性領域は、
   前記第１非磁性層上に設けられ、前記非磁性金属を含まない第３磁性領域と、
   前記第３磁性領域上に設けられ、前記非磁性金属を含む第４磁性領域と
   を含む
   ことを特徴とする請求項２記載の磁気記憶装置。
4. 前記第１磁性領域は、
   前記第１非磁性層上に設けられ、前記非磁性金属を含まない第３磁性層と、
   前記第３磁性層上に設けられ、前記非磁性金属を含む第２非磁性層と
   前記第２非磁性層上に設けられた第４磁性層と、
   を含む
   ことを特徴とする請求項２記載の磁気記憶装置。
5. 前記第４磁性層は、前記非磁性金属を含む
   ことを特徴とする請求項３記載の磁気記憶装置。
6. 前記第１磁性領域は、
   前記第１非磁性層上に設けられ、前記非磁性金属を含まない第３磁性層と、
   前記第３磁性層上に設けられ、前記非磁性金属を含む第２非磁性層と、
   前記第２非磁性層上に設けられた第４磁性層と、
   前記第４磁性層上に設けられ、前記非磁性金属を含む第３非磁性層と、
   前記第３非磁性層上に設けられた第５磁性層と
   を含む
   ことを特徴とする請求項２記載の磁気記憶装置。
7. 前記第１磁性層は、Ｃｏ（コバルト）、Ｆｅ（鉄）、及びＮｉ（ニッケル）の少なくとも１つを含む
   ことを特徴とする請求項１記載の磁気記憶装置。
8. 前記第１非磁性層は、ＭｇＯ（酸化マグネシウム）及びＡｌ_２Ｏ_３（酸化アルミニウム）の少なくとも１つを含む
   ことを特徴とする請求項１記載の磁気記憶装置。
9. 前記第２磁性層は、Ｃｏ、Ｆｅ、及びＮｉの少なくとも１つを含む
   ことを特徴とする請求項１記載の磁気記憶装置。
10. 前記第２磁性領域は、ＣｏとＰｔ（白金）との多層膜、ＣｏとＮｉとの多層膜、ＣｏとＰｄ（パラジウム）との多層膜、ＣｏＰｔ合金膜、ＣｏＮｉ合金膜、及びＣｏＰｄ合金膜の少なくとも１つを含む
    ことを特徴とする請求項２記載の磁気記憶装置。
11. 前記第２磁性層上に設けられた第３磁性層を更に備える
    ことを特徴とする請求項１記載の磁気記憶装置。
12. 可変の磁化方向を有する第１磁性層と、
    前記第１磁性層上に設けられた第１非磁性層と、
    前記第１非磁性層上に設けられ、固定された磁化方向を有する第２磁性層と
    を備えた磁気記憶装置であって、
    前記第２磁性層は、
    前記第１非磁性層上に設けられ、非磁性金属を含む第１磁性領域と、
    前記第１磁性領域上に設けられた第１非磁性領域と、
    前記第１非磁性領域上に設けられ、前記非磁性金属を含まない第２磁性領域と
    を含み、前記第１磁性領域と前記第１非磁性層との界面における前記非磁性金属の濃度は、前記第１磁性領域と前記第１非磁性領域との界面における前記非磁性金属の濃度よりも低い
    ことを特徴とする磁気記憶装置。
13. 前記非磁性金属は、Ｍｏ、Ｔａ、Ｗ、Ｈｆ、Ｎｂ、及びＴｉの少なくとも１つである
    ことを特徴とする請求項１２記載の磁気記憶装置。
14. 前記第１磁性領域における前記非磁性金属の濃度は、前記第１磁性領域と前記第１非磁性層との前記界面から、前記第１磁性領域と前記第１非磁性領域との前記界面に向かって高くなる
    ことを特徴とする請求項１２記載の磁気記憶装置。
15. 前記第２磁性層は、Ｃｏ、Ｆｅ、及びＮｉの少なくとも１つを含む
    ことを特徴とする請求項１２記載の磁気記憶装置。
16. 前記第２磁性領域は、ＣｏとＰｔとの多層膜、ＣｏとＮｉとの多層膜、ＣｏとＰｄとの多層膜、ＣｏＰｔ合金膜、ＣｏＮｉ合金膜、及びＣｏＰｄ合金膜の少なくとも１つを含む
    ことを特徴とする請求項１２記載の磁気記憶装置。
17. 可変の磁化方向を有する第１磁性層を形成する工程と、
    前記第１磁性層上に第１非磁性層を形成する工程と、
    前記第１非磁性層上に、固定された磁化方向を有する第２磁性層を形成する工程と
    を備えた磁気記憶装置の製造方法であって、
    前記第２磁性層は、Ｍｏ、Ｔａ、Ｗ、Ｈｆ、Ｎｂ、及びＴｉの少なくとも１つを含む非磁性金属を含む
    ことを特徴とする磁気記憶装置の製造方法。
18. 前記第２磁性層を形成する前記工程は、
    前記第１非磁性層上に前記非磁性金属を含む第１磁性領域を形成する工程と、
    前記第１磁性領域上に第１非磁性領域を形成する工程と、
    前記第１非磁性領域上に前記非磁性金属を含まない第２磁性領域を形成する工程と
    を含む
    ことを特徴とする請求項１７記載の磁気記憶装置の製造方法。
19. 前記第１磁性領域を形成する前記工程は、
    前記第１非磁性層上に前記非磁性金属を含まない第３磁性層を形成する工程と、
    前記第３磁性層上に前記非磁性金属を含む第２非磁性層を形成する工程と、
    前記第２非磁性層と前記第３磁性層の一部とを除去し、且つ前記第３磁性層に前記非磁性金属を導入する工程と
    を含む
    ことを特徴とする請求項１８記載の磁気記憶装置の製造方法。
20. 前記第２非磁性層と前記第３磁性層の一部とを除去し、且つ前記第３磁性層に前記非磁性金属を導入する前記工程には、不活性ガスを用いたイオンビームエッチングが用いられる
    ことを特徴とする請求項１９記載の磁気記憶装置の製造方法。