CN108630804A - 磁存储装置及其制造方法 - Google Patents

磁存储装置及其制造方法 Download PDF

Info

Publication number
CN108630804A
CN108630804A CN201710659406.4A CN201710659406A CN108630804A CN 108630804 A CN108630804 A CN 108630804A CN 201710659406 A CN201710659406 A CN 201710659406A CN 108630804 A CN108630804 A CN 108630804A
Authority
CN
China
Prior art keywords
layer
magnetic
magnetosphere
nonmagnetic
memory apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710659406.4A
Other languages
English (en)
Other versions
CN108630804B (zh
Inventor
都甲大
细谷启司
相川尚德
岸达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN108630804A publication Critical patent/CN108630804A/zh
Application granted granted Critical
Publication of CN108630804B publication Critical patent/CN108630804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明的实施方式提供可信性能够提高的磁存储装置及其制造方法。实施方式的磁存储装置包括：具有可变的磁化方向的第1磁性层(11)；设置于第1磁性层(11)上的第1非磁性层(12)；和设置于第1非磁性层(12)上、具有固定磁化方向的第2磁性层(13至16)。第2磁性层(13至16)包含：包含Mo(钼)、Ta(钽)、W(钨)、Hf(铪)、Nb(铌)以及Ti(钛)中的至少1种的非磁性金属。

Description

磁存储装置及其制造方法
本申请享受以日本专利申请2017－54910号(申请日：2017年3月21日)为在先申请的优先权。本申请通过参照该在先申请而包含在先申请的全部内容。
技术领域
本发明的实施方式涉及磁存储装置及其制造方法。
背景技术
作为磁存储装置的一种，具有变阻(电阻变化)型存储器的半导体存储装置众所周知。另外，作为变阻型存储器的一种，MRAM(magnetoresistive random access memory)众所周知。MRAM是在存储信息的存储器单元中使用了磁隧道结元件(MTJ元件；magnetictunnel junction element)的存储设备，作为具有高速工作、大容量、非易失性的特征的下一代存储设备受到瞩目。另外，MRAM作为DRAM和/或SRAM等易失性存储器的置换，研究以及开发不断进展。
发明内容
本发明的实施方式提供一种可信性能够提高的磁存储装置及其制造方法。
实施方式所涉及的磁存储装置包含：具有可变的磁化方向的第1磁性层，设置于第1磁性层上的第1非磁性层，和设置于第1非磁性层上、具有固定的磁化方向的第2磁性层。第2磁性层包含：包含Mo(钼)、Ta(钽)、W(钨)、Hf(铪)、Nb(铌)以及Ti(钛)中的至少1种的非磁性金属。
附图说明
图1是表示磁隧道结元件中的热稳定化能量与磁化反转电流的关系的图表。
图2是第1实施方式所涉及的磁存储装置所具备的磁隧道结元件的剖视图。
图3～图7是表示第1实施方式所涉及的磁存储装置所具备的磁隧道结元件的制造工序的剖视图。
图8是表示第1实施方式所涉及的磁存储装置所具备的磁隧道结元件中的Mo的浓度分布的图表。
图9是第2实施方式的第1例所涉及的磁存储装置所具备的磁隧道结元件的剖视图。
图10是第2实施方式的第2例所涉及的磁存储装置所具备的磁隧道结元件的剖视图。
图11是第2实施方式的第3例所涉及的磁存储装置所具备的磁隧道结元件的剖视图。
图12是第3实施方式所涉及的磁存储装置的框图。
图13是第3实施方式所涉及的磁存储装置所具备的存储器单元的剖视图。
附图标记说明
1…MTJ元件
2…选择晶体管
3A…列控制电路
4…行控制电路
5A…写入电路
6A…读取电路
11…存储层
12…隧道势垒层
13、13a～13c、14、30、30a、30b、31…界面层
15…功能层
16…参照层
17…变化消除(shift cancel)层
20…绝缘层
21…BEC插塞(plug)
22…基底层
23…盖(cap)层
24…硬掩模层
25…非磁性层
40…栅绝缘膜
41…栅电极
42…上部电极插塞
43…布线层
44…接触插塞
45…布线层
100…半导体基板
101、102…扩散层
103…元件分离区域
具体实施方式
以下，参照附图对实施方式进行说明。在该说明，在所有图中对于相同的部分赋予相同的附图标记。
1.第1实施方式
对第1实施方式所涉及的磁存储装置进行说明。以下，列举磁存储装置为使用磁隧道结元件(MTJ元件；magnetic tunnel junction element)存储数据的MRAM的情况为例进行说明。MTJ元件以2个磁性层(存储层以及参照层)和被夹入其间的隧道势垒层为基本构成。存储层的磁化的方向可变，参照层的磁化的方向不变(为固定状态)。
在存储层的磁化的方向与参照层的磁化的方向相同的情况下(MTJ元件为磁化平行排列状态的情况下)，MTJ元件具有第1电阻状态(第1电阻值)。另一方面，在存储层的磁化的方向与参照层的磁化的方向不同的情况下(MTJ元件为磁化反平行排列状态的情况下)，MTJ元件具有第2电阻状态(第2电阻值)。第1电阻状态的MTJ元件1的电阻值比第2电阻状态的MTJ元件的电阻值低。由此，MTJ元件能够将例如第1以及第2电阻状态分别设为“0”以及“1”而存储数据。MTJ元件的电阻状态与数据的分配能够任意设定。
在MRAM中，在将饱和磁化Ms较大的磁性材料(例如钴铁硼(CoFeB)或使其结晶化的材料)使用于MTJ元件的磁性层的情况下，伴随着MRAM的微小化，抑制相邻存储器单元间的干涉和/或从参照层向存储层的泄漏磁场变难。在为了抑制泄漏磁场而进行磁性材料的低Ms化的情况下，要求维持较高的磁阻比(MR比)，并且要求不产生热和/或外部磁场、在读取和/或写入时流动的电流等干扰引起的不良(例如磁化反转)的较高的磁稳定性。
在向磁性材料(例如CoFeB)作为非磁性材料导入例如钼(Mo)而减小饱和磁化Ms的情况下，与热稳定性能量ΔE相对的磁化反转电流Ic变大。图1表示向MTJ元件的存储层导入Mo的例子。如图1所示，相对于不向存储层导入Mo的情况(图1的“无Mo”)，向使用于存储层的磁性材料中添加Mo的情况(图1的“添加Mo”)与向存储层内插入Mo层的情况(图1的“插入Mo层”)下，与热稳定性能量ΔE相对的磁化反转电流Ic都变大。在向存储层导入Mo的情况下，具有磁化反转电流Ic变大即数据的写入电流增加的倾向。另外，在向参照层导入Mo的情况下，参照层的磁化反转电流Ic变大，变得难以磁化反转，所以参照层的热稳定性提高。
但是，在向参照层导入非磁性材料(例如Mo)时，参照层的人造晶格塌陷，参照层的磁各向异性下降，所以热稳定性反而变得不稳定。另外，如果在与隧道势垒层(例如氧化镁(MgO))的界面层的界面附近混有非磁性材料(例如Mo)，则磁性体的极化率下降，MR比降低。
因此，在本实施方式所涉及的磁存储装置所具备的MTJ元件中，在参照层与隧道势垒层之间，设置与参照层具有磁耦合的界面层(例如CoFeB)，向该界面层，以浓度从隧道势垒层侧向参照层侧升高的方式添加非磁性材料(例如Mo)。即使向界面层添加非磁性材料而降低参照层的Ms，MTJ元件的MR比也几乎不下降，参照层具有较高的热稳定性。
1.1 关于MTJ元件的构成
首先，对MTJ元件1的构成进行说明。图2是MTJ元件1的剖视图。
如图2所示，MTJ元件1是从下层开始按顺序层叠有存储层11(图2的附图标记“SL”)、隧道势垒层12(图2的附图标记“BL”)、界面层13以及14(图2的附图标记“IL”)、功能层15(图2的附图标记“FL”)、参照层16(图2的附图标记“RL”)以及变化消除层17(图2的附图标记“SCL”)而构成的。
存储层11是例如具有垂直磁各向异性的磁性层。存储层11的磁化的方向(磁化方向)可变，相对于层面(膜面)大致垂直。在存储层11中，也可以使用例如钴铁硼(CoFeB)或者硼化铁(FeB)等。以下，对在存储层11中使用CoFeB的情况进行说明。
参照层16以及变化消除层17是例如具有垂直磁各向异性的磁性层。参照层16以及变化消除层17的磁化的方向不变(固定状态)，相对于层面(膜面)大致垂直。变化消除层17的磁化的方向被设定为与参照层16的磁化的方向反平行，对从参照层16向存储层11泄漏的磁场进行调整。即，参照层16与变化消除层17反铁磁性地耦合。
在参照层16以及变化消除层17中，可使用例如将Co与铂(Pt)、Ni或者钯(Pd)层叠而成的人造晶格膜、或者Co与Pt、Ni、或者Pd等形成的合金膜。更具体地说，例如，作为人造晶格膜也可以使用以Co/Ni、Co/Pt、或者Co/Pd这样的磁性层与非磁性层的组合层叠而成的膜，作为合金膜也可以使用钴铂(CoPt)、钴镍(CoNi)或者钴钯(CoPd)。另外，参照层16与变化消除层17也可以是不同的构造。
另外，也可以在参照层16与变化消除层17之间设有非磁性材料形成的中间层(未图示)。中间层具有防止热扩散的耐热性以及控制参照层16以及变化消除层17的结晶取向的功能。在中间层中，可使用例如Ru。如果中间层的膜厚变厚，则变化消除层17与参照层16的距离离开，所以从变化消除层17向参照层16外加的磁场变小。因此，中间层的膜厚优选为例如5nm以下。参照层16、中间层以及变化消除层17也可以以SAF(syntheticantiferromagnetic，合成反铁磁性)构造构成。
隧道势垒层12包括绝缘膜，作为存储层11与参照层16的势垒而起作用。在隧道势垒层12中，也可以使用例如氧化镁(MgO)或者氧化铝(Al2O3)等。以下，对在隧道势垒层12中使用了MgO的情况进行说明。如果隧道势垒层12的膜厚为了绝缘层而变厚，则在存储层11与参照层16之间无法获得导通，所以优选为例如大致1nm左右。
界面层13以及14与参照层16具有磁耦合。界面层13以及14包含例如具有较高的极化率的材料，导入了界面层13的MTJ元件1能够得到较大的TMR(tunneling magnetoresistive，隧道磁阻)效应。作为界面层13以及14，优选选择与隧道势垒层12之间的晶格不匹配较小的材料。例如，作为界面层13以及14也可以使用CoFeB或者FeB等。以下，对在界面层13中使用了CoFeB的情况进行说明。界面层14是为了降低Ms而在界面层13中添加了非磁性材料(例如Mo、钽(Ta)、或者钨(W)、铪(Hf)、铌(Nb)、钛(Ti))的层。在Mo、Ta、W、Hf、Nb以及Ti的任意一个中都可得到Ms的降低效果，但对于热稳定性能量ΔE的提高，Mo可得到更显著的效果。在本实施方式中，对作为界面层14而在CoFeB中添加了Mo的情况进行说明。Mo浓度升高则磁化消失，所以界面层14中的Mo浓度优选为10atomic％以下。另外，将界面层13以及14合起来的膜厚优选大致为1～2nm左右。
另外，界面层14的膜组成也可以从与界面层13的界面向与功能层15的界面不均匀。界面层14中的Mo浓度可以从与界面层13的界面向与功能层15的界面逐渐增加，也可以为在界面层14的中央附近变得最高那样的分布。在本实施方式中，对界面层14中的Mo浓度从与界面层13的界面向与功能层15的界面逐渐增加的情况进行说明。在该情况下，Mo浓度从与界面层13的界面向功能层15逐渐增加，所以界面层13与界面层14的界面也可以不明确。即，界面层13以及14也可以说是界面层中的不包含非磁性材料的区域13与包含非磁性材料的区域14。
Mo的浓度分布能够通过MTJ元件1的截面的EDX(energy dispersive X-rayspectroscopy，X射线能量色散谱)映射或者EELS(electron energy loss spectroscopy，电子能量损失谱)映射等检查。
功能层15防止金属元素在参照层16与界面层13以及14之间扩散。在功能层15中，可使用包含作为非磁性材料的Ta、Zr、W、Hf、Mo、Nb、Ti、Cr、V或者它们的氮化合物、碳化合物的膜。以下，对在功能层15中使用了Ta的情况进行说明。如果功能层15的膜厚变薄则扩散防止的功能下降，如果膜厚变厚则界面层13以及14与参照层16的磁耦合变弱，所以优选为大致1nm左右。
另外，界面层13以及14与参照层16具有磁耦合。因此，包含界面层13以及14、功能层15以及参照层16的层作为1个参照层而起作用。因此，也可以包含界面层13以及14、功能层15以及参照层16而称为1个参照层。在该情况下，也可以将界面层13以及14称为第1磁性区域、将参照层16称为第2磁性区域。
进而，在图2中，MTJ元件1也可以从下层开始按顺序设有变化消除层17、参照层16、功能层15、界面层14、界面层13、隧道势垒层12以及存储层11。即，MTJ元件1也可以将存储层11隔着隧道势垒层12配置于参照层16之上。
进而，MTJ元件1的截面形状没有特别限定。根据MTJ元件1的蚀刻特性，可以为长方体，也可以为上边比底边短的梯形，也可以为各层为阶梯状的形状。
进而，MTJ元件1的各层的膜厚是任意的。
1.2 关于MTJ元件的制造方法
接下来，对MTJ元件1的制造方法进行说明。图3至图7是表示MTJ元件1的制造工序的MTJ元件1的剖视图。另外，在以下的说明中，为了将说明简化，将与光刻技术有关的说明省略。
如图3所示，首先，在半导体基板100形成扩散层101，然后，在半导体基板100上形成绝缘层20。在绝缘层20中可使用例如硅氧化膜(SiO2)。另外，绝缘层20可以为单层膜，也可以为层叠膜。
接下来，在绝缘层20内，形成到达扩散层101的下部电极插塞(以下，称为“BEC插塞”)21。在BEC插塞21中，可使用例如钨(W)。另外，例如作为覆盖W的底面以及侧面的势垒金属，可使用钽(Ta)、钛(Ti)、氮化钛(TiN)、氮化钽(TaN)或者它们的层叠膜。
接下来，在绝缘层20以及BEC插塞21上，通过例如溅射，顺序层叠基底层22、存储层11、隧道势垒层12、界面层13以及非磁性层25。另外，为了促进MgO/CoFeB的结晶化，例如也可以通过溅射形成界面层13后，进行退火处理，然后再度通过溅射形成非磁性层25。
基底层22将存储层11与BEC插塞21电连接。基底层22也可以为MgO、氮化镁(MgN)、氮化锆(ZrN)、氮化铌(NbN)、氮化硅(SiN)、氮化铝(AlN)、氮化铪(HfN)、氮化钽(TaN)、氮化钨(WN)、氮化铬(CrN)、氮化钼(MoN)、氮化钛(TiN)、或者氮化钒(VN)等氮化合物或氧化合物。进而，也可以是包含Mg、Zr、Nb、Si、Al、Hf、Ta、W、Cr、Mo、Ti、V中的2个的氮化合物或氧化合物。即并不限定于包括2种元素的二元化合物，也可以是包括3种元素的三元化合物例如氮化钛铝(AlTiN)等。氮化合物以及氧化合物抑制与它们相接的磁性层的阻尼常数上升，可得到写入电流降低的效果。进而通过使用高熔点金属的氮化合物或氧化合物，能够抑制基底层材料向磁性层的扩散，能够防止MR比的劣化。在这里所谓高熔点金属，为熔点比Fe以及Co高的材料，例如为Zr、Hf、W、Mo、Nb、Ti、Ta、V以及它们的合金。
在非磁性层25中，可使用添加于界面层14的Mo。
在界面层13中，在后工序的例如IBE(ion beam etching，离子束蚀刻)中，注入有非磁性层25的Mo，在表面附近形成有界面层14。另外，界面层13通过IBE将表面的一部分蚀刻。因此，通过例如溅射形成的界面层13的膜厚比作为界面层13以及14所需要的膜厚厚。
接下来，如图4所示，通过例如利用IBE的物理性的加工方法，将非磁性层25以及界面层13的表面的一部分除去。在IBE中，可使用氩(Ar)或者氖(Ne)等惰性气体。图4的例子表示使用了Ar气的情况。在对非磁性层25进行蚀刻时，非磁性层25(Mo)的一部分通过Ar的离子束被注入到界面层13表面附近(以下，称为“敲打(knocking)效应”)。
结果，如图5所示，在界面层13的表面附近形成有界面层14。界面层14中的Mo通过注入(敲打效应)而添加，所以越朝向表面(从与界面层13的界面远离的方向)，浓度变得越高。
接下来，如图6所示，在界面层14上，通过例如溅射，顺序层叠功能层15、参照层16、变化消除层17、盖层23以及硬掩模层24。
盖层23抑制变化消除层17与硬掩模层24的反应。盖层23也可以包含Pt、W、Ta或者Ru等。
在硬掩模层24中，可使用例如金属膜。在硬掩模层24中，除了作为电极的功能，也作为对MTJ元件1进行图形化时的掩模而使用。因此，作为硬掩模层24，优选为低电阻以及扩散耐性优异的材料且为耐蚀刻性或耐研磨(milling)性优异的材料。在硬掩模层24中，也可以使用例如W、Ta、TaN、Ti、TiN等的单层膜或包含这些膜的层叠膜等。另外，作为硬掩模层24，也可以使用SiO2或者SiN等绝缘材料。在该情况下，被设置于硬掩模层24上的上部电极插塞(以下，称为“TEC插塞”)贯通硬掩模层24，形成为底部与盖层23相接。
接下来，如图7所示，通过例如IBE和/或RIE(reactive ion etching)，从硬掩模层24加工到基底层22，形成MTJ元件1。
另外，在本实施方式中，对向界面层13的表面附近注入Mo而形成界面层14的情况进行说明，但并不限定于此。例如，也可以使用添加了Mo的CoFeB的溅射靶，通过溅射形成界面层14。在该情况下，界面层14中的Mo的浓度分布变得均匀。
进而，也可以在BEC插塞21与基底层22的界面设置缓冲层。缓冲层包含Al、铍(Be)、Mg、钙(Ca)、锶(Sr)、钡(Ba)、钪(Sc)、钇(Y)、镧(La)、Si、Zr、Hf、W、Cr、Mo、Nb、Ti、Ta或者V等。另外，也可以包含它们的硼化物。硼化物并不限定于包括2种元素的二元化合物，也可以是包括2种元素的三元化合物。即也可以是二元化合物的混合物。例如，也可以是硼化铪(HfB)、硼化镁铝(MgAlB)、硼化铪铝(HfAlB)、硼化钪铝(ScAlB)、硼化钪铪(ScHfB)或者硼化铪镁(HfMgB)。另外，这些材料也可以层叠。通过使用高熔点金属以及它们的硼化物，能够抑制缓冲层材料向磁性层的扩散，能够防止MR比的劣化。
1.3 关于界面层附近的Mo的分布
接下来，对界面层附近的Mo的分布进行说明。图8是表示隧道势垒层12、界面层13及14、以及功能层15中的Mo的浓度分布的图表。另外，图8的例子表示在图3至图7所示的制造工序中在隧道势垒层12中使用MgO、在界面层13中使用CoFeB、在界面层14中使用添加了Mo的CoFeB、在功能层中使用Ta的情况。
如图8所示，在隧道势垒层12与界面层13的界面附近以及界面层13中，Mo几乎不存在(或者为检测下限以下的浓度)。界面层14中的Mo的浓度从与界面层13之间的界面向与功能层15之间的界面增加。但是，在界面层14与功能层15的界面，Mo的浓度也不超过10atomic％。
1.4 关于本实施方式所涉及的效果
如果是本实施方式所涉及的构成，则能够提高磁存储装置的可信性。以下，具体对本效果进行说明。
本实施方式所涉及的构成在MTJ元件1的隧道势垒层12与功能层15(参照层16)之间包括界面层13以及14。而且，能够在界面层14中添加非磁性材料(例如Mo、Ta、W、Hf、Nb、或者Ti)，使其以非磁性材料的浓度从与界面层13之间的界面向与功能层15之间的界面上升的方式具有浓度梯度。通过在界面层14中导入非磁性材料，能够降低参照层16的饱和磁化Ms且提高参照层16的热稳定性。另外，在本实施方式所涉及的构成中，在参照层16中没有导入非磁性材料，所以参照层16的人造晶格不会塌陷。进而，在隧道势垒层12中不会混入有非磁性材料。因此，几乎不会发生磁性体的极化率下降、MR比降低的情况。由此，与在界面层中没有导入非磁性材料的情况相比较，MR比也几乎不下降，能够形成具备具有更低的饱和磁化Ms且热稳定性较高的参照层16的MTJ元件1。由此，能够提高MTJ元件1的可信性，能够提高磁存储装置的可信性。
进而，通过降低参照层16的饱和磁化Ms，能够抑制将MRAM微小化时的相邻存储器单元间的干涉和/或从参照层向存储层的泄漏磁场。
另外，在功能层15中，也可以使用与被添加于界面层的非磁性材料相同材料(例如Mo)。
2.第2实施方式
接下来，对第2实施方式所涉及的磁存储装置进行说明。第2实施方式对于在MTJ元件1的界面层中插入非磁性层(例如Mo层)的情况，示出4个例子。以下，仅对与第1实施方式不同的点进行说明。
2.1 第1例
首先，对第2实施方式的第1例进行说明。第1例对在界面层中插入1层非磁性层的情况进行说明。图9表示第2实施方式的第1例所涉及的磁存储装置所具备的MTJ元件1的剖视图。
如图9所示，MTJ元件1从下层开始按顺序设有存储层11、隧道势垒层12、3层的界面层(从下层开始为13a、30以及13b)、功能层15、参照层16以及变化消除层17。界面层13a以及13b为磁性层，界面层30为非磁性层。
在界面层13a以及13b中，使用与第1实施方式的界面层13相同的磁性材料。图9的例子表示在界面层13a以及13b中使用CoFeB的情况。另外，界面层13a与界面层13b也可以为不同的材料、组成比。
在界面层30中，可使用非磁性材料(例如Mo、Ta、W、Hf、Nb或者Ti)。图9的例子表示在界面层30中使用Mo的情况。界面层30即Mo层仅插入1层原子层也可得到Ms的降低效果。另外，在界面层30的膜厚变厚时，界面层13a与参照层16的磁耦合变弱。因此，界面层30的膜厚优选设为几埃到1nm左右。
2.2 第2例
接下来，对第2例进行说明。第2例对在界面层30(非磁性层)上层叠添加了非磁性材料的磁性层的情况进行说明。图10表示第2实施方式的第2例所涉及的磁存储装置所具备的MTJ元件1的剖视图。
如图10所示，MTJ元件1从下层开始按顺序设有存储层11、隧道势垒层12、3层的界面层(从下层开始为13、30以及31)、功能层15、参照层16以及变化消除层17。界面层13以及31为磁性层，界面层30为非磁性层。
在界面层31中，使用添加有非磁性材料的磁性材料。图10的例子表示在界面层31中使用添加有Mo的CoFeB层的情况。
2.3 第3例
接下来，对第3例进行说明。第3例对在界面层中插入2层非磁性层的情况进行说明。图11表示第2实施方式的第3例所涉及的磁存储装置所具备的MTJ元件1的剖视图。
如图11所示，MTJ元件1从下层开始按顺序设有存储层11、隧道势垒层12、5层界面层(从下层开始为13a、30a、13b、30b以及13c)、功能层15、参照层16以及变化消除层17。界面层13a、13b以及13c为磁性层，界面层30a以及30b为非磁性层。
在界面层13a～13c中，使用与第1实施方式的界面层13相同的磁性材料。图11的例子表示在界面层13a～13c中使用CoFeB的情况。另外，界面层13a～13c也可以分别为不同的材料、组成比。
在界面层30a以及30b中，使用与第1例相同的非磁性材料(例如Mo、Ta、W、Hf、Nb或者Ti)。图11的例子表示在界面层30a以及30b中使用Mo的情况。
另外，图11的例子表示在界面层中插入了2层非磁性层的情况，但也可以插入3层以上。
2.4 第4例
接下来，对于第4例进行说明。在第4例中，在与第1至第3例相同的构造(图9～图11)中，也可以将与界面层30a、30b或者界面层31所含的非磁性材料(例如Mo)相同的材料使用于功能层15。
2.5 关于本实施方式所涉及的效果
如果是本实施方式所涉及的构成，可得到与第1实施方式同样的效果。
进而，根据本实施方式的第3例所涉及的构成，通过将非磁性层(例如Mo层)设为多层而插入到界面层，能够减薄平均每1层的非磁性层的膜厚。由此，能够抑制界面层的上层与下层之间的磁耦合变弱这一情况。由此，能够抑制MR比的降低。
另外，在第1例以及第3例中，也可以代替在界面层中插入非磁性层(30、30a、以及30b)，而插入添加有非磁性材料的磁性层31(例如添加有Mo的CoFeB层)。
3.第3实施方式
接下来，对第3实施方式所涉及的磁存储装置进行说明。在第3实施方式中，对使用了在第1实施方式中说明的MTJ元件1的MRAM进行说明。
3.1 关于MRAM的整体构成
首先，对MRAM的整体构成进行说明。图12是MRAM的框图。
如图12所示，MRAM具备存储器单元阵列MCA、列控制电路3A以及3B、行控制电路4、写入电路5A以及5B和读取电路6A。
存储器单元阵列MCA是将多个存储器单元MC排列为矩阵状而构成的。在存储器单元阵列MCA，配设有多根字线WLn(n为0～(i－1)的整数)、多根位线BLm(m为0～(j－1)的整数)以及多根源线SLm(m为0～(j－1)的整数)。
将位线BLm以及源线SLm的延伸方向设为列方向，将相对于列方向大致正交且字线WLn的延伸方向设为行方向。另外，在图12中，位线BLm以及源线SLm在列方向上延伸，字线WLn在行方向上延伸，但并不一定限定于此，能够适当变更。
存储器单元MC连接于某一个位线BLm、源线SLm以及字线WLn。排列于列方向的多个存储器单元MC被分别连接于公共的位线BLm以及公共的源线SLm。排列于行方向的多个存储器单元MC被分别连接于公共的字线WLn。
存储器单元MC包括MTJ元件1以及选择晶体管2。选择晶体管2包括例如n沟道MOSFET(metal oxide semiconductor field effect transistor)。
MTJ元件1的一端(例如硬掩模层24)被连接于位线BLm，另一端(例如BEC插塞21)被连接于选择晶体管2的漏(源)。选择晶体管2的栅被连接于字线WLn，源(漏)被连接于源线SLm。
字线WLn的一端被连接于行控制电路4。行控制电路4基于来自外部的地址信号，控制字线WLn的选择/不选择。
在位线BLm以及源线SLm的一端以及另一端，连接有列控制电路3A以及3B。列控制电路3A以及3B基于来自外部的地址信号，控制位线BL以及源线SL的选择/不选择。
写入电路5A以及5B经由列控制电路3A以及3B连接于位线BLm以及源线SLm的一端与另一端。写入电路5A以及5B分别具有用于生成写入电流的电流源和/或电压源等源电路以及用于吸收写入电流的吸收(sink)电路。
写入电路5A以及5B在数据的写入时相对于从外部选择的存储器单元(以下，记为选择单元)供给写入电流。
写入电路5A以及5B在数据对MTJ元件1的写入时，与要向选择单元写入的数据相应，使写入电流向存储器单元MC内的MTJ元件1双向流动。即，与要向MTJ元件1写入的数据相应，从位线BLm朝向源线SLm的写入电流或从源线SLm朝向位线BLm的写入电流被从写入电路5A以及5B输出。
读取电路6A经由列控制电路3A以及3B连接于位线BLm以及源线SLm的一端与另一端。读取电路6A包含产生读取电流的电压源或电流源、进行读取信号的检测以及放大的读出放大器、以及暂时保持数据的闩锁电路等。读取电路6A在对MTJ元件1的数据的读取时，相对于选择单元供给读取电流。为了存储层11的磁化不会因读取电流而反转，读取电流的电流值比写入电流的电流值(磁化反转阈值)小。
与被供给有读取电流的MTJ元件1的电阻值的大小相应，读取节点处的电流值或电位不同。基于与该电阻值的大小相应的变动量(读取信号、读取输出)，判别MTJ元件1存储的数据。
另外，在图12所示的例子中，读取电路6A被设置于列方向的一端侧，但2个读取电路也可以被分别设置于列方向的一端以及另一端。
3.2 关于存储器单元的截面构成
接下来，对存储器单元的截面构成进行说明。图13表示使用了在第1实施方式中说明的MTJ元件1的存储器单元MC的剖视图。另外，图13的例子表示在半导体基板100上形成有选择晶体管2的情况，但选择晶体管2也可以具有栅绝缘膜40以及栅电极41被埋入于半导体基板100的埋入栅构造。
如图13所示，在半导体基板100设有元件分离区域103，设有通过元件分离区域103分离的(外周被包围的)有源区。在元件分离区域103中，使用例如SiO2。在有源区的表面附近，设有作为选择晶体管2的源或漏而起作用的扩散层101以及102。在有源区上，设有选择晶体管2的栅绝缘膜40以及作为字线WLn而起作用的栅电极41。另外，在半导体基板100以及选择晶体管2上，设有绝缘层20。
MTJ元件1的底面经由BEC插塞21连接于扩散层101，上表面经由上部电极插塞(TEC插塞)42连接于作为位线BLm而起作用的布线层43。作为源线SLm而起作用的布线层45经由接触插塞44连接于扩散层102。
3.3 关于本实施方式所涉及的效果
能够将在第1以及第2实施方式中说明的MTJ元件1适用于本实施方式所涉及的MRAM(磁存储装置)。
4.变形例
实施方式并不限定于上述说明的方式，能够进行各种变形。
例如，第1至第3实施方式只要能够便能够组合。例如，也可以将第1实施方式与第2实施方式的第1例组合，在第1实施方式中的界面层14上形成界面层13b(例如CoFeB)。
另外，上述实施方式中的所谓“连接”，也包含在之间存在有例如晶体管或者电阻等其他的构件而间接连接的状态。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不是用于限定发明的范围。这些新的实施方式能够以其他的各种方式实施，在不脱离发明的宗旨的范围内，能够进行各种省略、置换、变更。这些实施方式和/或其变形包含于发明的范围和/或宗旨中，并且包含于技术方案所记载的发明和与其均等的范围中。

Claims (20)

1.一种磁存储装置，其具备：
具有可变的磁化方向的第1磁性层；
设置于所述第1磁性层上的第1非磁性层；和
设置于所述第1非磁性层上且具有固定的磁化方向的第2磁性层，
其特征在于：
所述第2磁性层包含非磁性金属，所述非磁性金属包含Mo(钼)、Ta(钽)、W(钨)、Hf(铪)、Nb(铌)以及Ti(钛)中的至少1种。
2.根据权利要求1所述的磁存储装置，其特征在于：
所述第2磁性层包含：
设置于所述第1非磁性层上且包含所述非磁性金属的第1磁性区域；
设置于所述第1磁性区域上的第1非磁性区域；和
设置于所述第1非磁性区域上且不包含所述非磁性金属的第2磁性区域。
3.根据权利要求2所述的磁存储装置，其特征在于：
所述第1磁性区域包含：
设置于所述第1非磁性层上且不包含所述非磁性金属的第3磁性区域；和
设置于所述第3磁性区域上且包含所述非磁性金属的第4磁性区域。
4.根据权利要求2所述的磁存储装置，其特征在于：
所述第1磁性区域包含：
设置于所述第1非磁性层上且不包含所述非磁性金属的第3磁性层；
设置于所述第3磁性层上且包含所述非磁性金属的第2非磁性层；和
设置于所述第2非磁性层上的第4磁性层。
5.根据权利要求3所述的磁存储装置，其特征在于：
所述第4磁性层包含所述非磁性金属。
6.根据权利要求2所述的磁存储装置，其特征在于：
所述第1磁性区域包含：
设置于所述第1非磁性层上且不包含所述非磁性金属的第3磁性层；
设置于所述第3磁性层上且包含所述非磁性金属的第2非磁性层；
设置于所述第2非磁性层上的第4磁性层；
设置于所述第4磁性层上且包含所述非磁性金属的第3非磁性层；和
设置于所述第3非磁性层上的第5磁性层。
7.根据权利要求1所述的磁存储装置，其特征在于：
所述第1磁性层包含Co(钴)、Fe(铁)以及Ni(镍)中的至少1种。
8.根据权利要求1所述的磁存储装置，其特征在于：
所述第1非磁性层包含MgO(氧化镁)以及Al2O3(氧化铝)中的至少1种。
9.根据权利要求1所述的磁存储装置，其特征在于：
所述第2磁性层包含Co、Fe以及Ni中的至少1种。
10.根据权利要求2所述的磁存储装置，其特征在于：
所述第2磁性区域包含Co与Pt(铂)的多层膜、Co与Ni的多层膜、Co与Pd(钯)的多层膜、CoPt合金膜、CoNi合金膜以及CoPd合金膜中的至少1种。
11.根据权利要求1所述的磁存储装置，其特征在于：
还具备设置于所述第2磁性层上的第3磁性层。
12.一种磁存储装置，其具备：
具有可变的磁化方向的第1磁性层；
设置于所述第1磁性层上的第1非磁性层；和
设置于所述第1非磁性层上且具有固定的磁化方向的第2磁性层，其特征在于：
所述第2磁性层包含：
设置于所述第1非磁性层上且包含非磁性金属的第1磁性区域；
设置于所述第1磁性区域上的第1非磁性区域；和
设置于所述第1非磁性区域上且不包含所述非磁性金属的第2磁性区域，
所述第1磁性区域与所述第1非磁性层的界面处的所述非磁性金属的浓度，比所述第1磁性区域与所述第1非磁性区域的界面处的所述非磁性金属的浓度低。
13.根据权利要求12所述的磁存储装置，其特征在于：
所述非磁性金属为Mo、Ta、W、Hf、Nb以及Ti中的至少1种。
14.根据权利要求12所述的磁存储装置，其特征在于：
从所述第1磁性区域与所述第1非磁性层的所述界面向所述第1磁性区域与所述第1非磁性区域的所述界面，所述第1磁性区域中的所述非磁性金属的浓度升高。
15.根据权利要求12所述的磁存储装置，其特征在于：
所述第2磁性层包含Co、Fe以及Ni中的至少1种。
16.根据权利要求12所述的磁存储装置，其特征在于：
所述第2磁性区域包含Co与Pt的多层膜、Co与Ni的多层膜、Co与Pd的多层膜、CoPt合金膜、CoNi合金膜以及CoPd合金膜中的至少1种。
17.一种磁存储装置的制造方法，其包括：
形成具有可变的磁化方向的第1磁性层的工序；
在所述第1磁性层上形成第1非磁性层的工序；和
在所述第1非磁性层上形成具有固定的磁化方向的第2磁性层的工序，其特征在于：
所述第2磁性层包含非磁性金属，所述非磁性金属包含Mo、Ta、W、Hf、Nb以及Ti中的至少1种。
18.根据权利要求17所述的磁存储装置的制造方法，其特征在于：
形成所述第2磁性层的所述工序包括：
在所述第1非磁性层上形成包含所述非磁性金属的第1磁性区域的工序；
在所述第1磁性区域上形成第1非磁性区域的工序；和
在所述第1非磁性区域上形成不包含所述非磁性金属的第2磁性区域的工序。
19.根据权利要求18所述的磁存储装置的制造方法，其特征在于：
形成所述第1磁性区域的所述工序包括：
在所述第1非磁性层上形成不包含所述非磁性金属的第3磁性层的工序；
在所述第3磁性层上形成包含所述非磁性金属的第2非磁性层的工序；和
将所述第2非磁性层与所述第3磁性层的一部分去除且向所述第3磁性层导入所述非磁性金属的工序。
20.根据权利要求19所述的磁存储装置的制造方法，其特征在于：
在将所述第2非磁性层与所述第3磁性层的一部分去除且向所述第3磁性层导入所述非磁性金属的所述工序中，使用离子束蚀刻，所述离子束蚀刻中使用了惰性气体。
CN201710659406.4A 2017-03-21 2017-08-04 磁存储装置及其制造方法 Active CN108630804B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017054910A JP2018157161A (ja) 2017-03-21 2017-03-21 磁気記憶装置及びその製造方法
JP2017-054910 2017-03-21

Publications (2)

Publication Number Publication Date
CN108630804A true CN108630804A (zh) 2018-10-09
CN108630804B CN108630804B (zh) 2022-01-11

Family

ID=63581938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710659406.4A Active CN108630804B (zh) 2017-03-21 2017-08-04 磁存储装置及其制造方法

Country Status (4)

Country Link
US (1) US10622545B2 (zh)
JP (1) JP2018157161A (zh)
CN (1) CN108630804B (zh)
TW (1) TWI682561B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937958B2 (en) * 2013-11-06 2021-03-02 Yimin Guo Magnetoresistive element having a novel cap multilayer
US11376692B2 (en) * 2018-10-04 2022-07-05 Abb Schweiz Ag Articles of manufacture and methods for additive manufacturing of articles having desired magnetic anisotropy
JP6970654B2 (ja) * 2018-11-28 2021-11-24 株式会社東芝 磁気記憶装置
US20210351341A1 (en) * 2019-04-08 2021-11-11 Tdk Corporation Magnetic element, magnetic memory, reservoir element, recognizer, and method for manufacturing magnetic element
US11244983B2 (en) 2019-06-25 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM memory cell layout for minimizing bitcell area

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110188157A1 (en) * 2010-02-01 2011-08-04 Headway Technologies, Inc. TMR device with novel free layer structure
US20120218813A1 (en) * 2011-02-25 2012-08-30 Samsung Electronics Co., Ltd. Magnetic Memory Devices
US20130221460A1 (en) * 2012-02-29 2013-08-29 Headway Technologies, Inc. Engineered Magnetic Layer with Improved Perpendicular Anisotropy using Glassing Agents for Spintronic Applications
CN103956249A (zh) * 2014-04-03 2014-07-30 中国科学院物理研究所 一种垂直各向异性人工反铁磁耦合多层膜材料
US20140353783A1 (en) * 2013-05-30 2014-12-04 Sechung Oh Magnetic memory devices
US20160365506A1 (en) * 2015-06-11 2016-12-15 Sungmin Ahn Magnetic memory devices
CN106463611A (zh) * 2014-03-13 2017-02-22 株式会社东芝 磁阻元件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3890893B2 (ja) * 2000-12-28 2007-03-07 日本電気株式会社 スピントンネル磁気抵抗効果膜及び素子及びそれを用いた磁気抵抗センサー、及び磁気装置及びその製造方法
JP2007294737A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP4380693B2 (ja) 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
US8907436B2 (en) 2010-08-24 2014-12-09 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
US8962349B1 (en) * 2013-11-25 2015-02-24 Avalanche Technology, Inc. Method of manufacturing magnetic tunnel junction memory element
JP2016018964A (ja) * 2014-07-10 2016-02-01 株式会社東芝 磁気抵抗効果素子
US9972380B2 (en) * 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110188157A1 (en) * 2010-02-01 2011-08-04 Headway Technologies, Inc. TMR device with novel free layer structure
US20120218813A1 (en) * 2011-02-25 2012-08-30 Samsung Electronics Co., Ltd. Magnetic Memory Devices
US20130221460A1 (en) * 2012-02-29 2013-08-29 Headway Technologies, Inc. Engineered Magnetic Layer with Improved Perpendicular Anisotropy using Glassing Agents for Spintronic Applications
US20140353783A1 (en) * 2013-05-30 2014-12-04 Sechung Oh Magnetic memory devices
CN106463611A (zh) * 2014-03-13 2017-02-22 株式会社东芝 磁阻元件
CN103956249A (zh) * 2014-04-03 2014-07-30 中国科学院物理研究所 一种垂直各向异性人工反铁磁耦合多层膜材料
US20160365506A1 (en) * 2015-06-11 2016-12-15 Sungmin Ahn Magnetic memory devices

Also Published As

Publication number Publication date
CN108630804B (zh) 2022-01-11
JP2018157161A (ja) 2018-10-04
US10622545B2 (en) 2020-04-14
US20180277744A1 (en) 2018-09-27
TW201836179A (zh) 2018-10-01
TWI682561B (zh) 2020-01-11

Similar Documents

Publication Publication Date Title
US8917543B2 (en) Multi-state spin-torque transfer magnetic random access memory
CN108630804A (zh) 磁存储装置及其制造方法
US9166065B2 (en) Magnetoresistive effect element, magnetic memory, and magnetoresistive effect element manufacturing method
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
TWI310554B (en) Magnetic memory device and the writing method thereof
TWI401680B (zh) 儲存元件以及記憶體
CN101060160B (zh) 存储元件和存储器
US8339840B2 (en) Storage element and memory
US8436438B2 (en) Memory element and memory device
CN101071628B (zh) 存储元件和存储器
KR20080029852A (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
US20070030724A1 (en) Memory element and memory
KR20080078079A (ko) 감소된 스핀 전달 스위칭 전류 밀도를 갖는 전류 스위치형스핀 전달 자기 장치
CN109509832A (zh) 磁阻元件和磁存储器
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
JP2006203064A (ja) 記憶素子及びメモリ
US20210210676A1 (en) Magnetoresistive memory device including a magnesium containing dust layer
JP2006295000A (ja) 記憶素子及びメモリ
KR20030064296A (ko) 터널 자기저항 효과 소자 및 그 제조 방법과 자기 메모리장치
US20220302205A1 (en) Magnetic memory device
JP2018157033A (ja) 磁気抵抗素子および磁気メモリ
WO2023063198A1 (ja) 記憶素子及び記憶装置
KR20230089260A (ko) 자기 저항 메모리 소자
JP2006147947A (ja) 磁気抵抗効果素子およびその製造方法
TW202236711A (zh) 改良磁通道接面之效能

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220107

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right