KR20080029852A - 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리 - Google Patents

자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리 Download PDF

Info

Publication number
KR20080029852A
KR20080029852A KR1020070097450A KR20070097450A KR20080029852A KR 20080029852 A KR20080029852 A KR 20080029852A KR 1020070097450 A KR1020070097450 A KR 1020070097450A KR 20070097450 A KR20070097450 A KR 20070097450A KR 20080029852 A KR20080029852 A KR 20080029852A
Authority
KR
South Korea
Prior art keywords
layer
film
boron
magnetization
magnetic
Prior art date
Application number
KR1020070097450A
Other languages
English (en)
Other versions
KR100900109B1 (ko
Inventor
마사또시 요시까와
다다시 까이
도시히꼬 나가세
에이지 기따가와
다쯔야 기시
히로아끼 요다
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20080029852A publication Critical patent/KR20080029852A/ko
Application granted granted Critical
Publication of KR100900109B1 publication Critical patent/KR100900109B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

낮은 면적 저항(RA)과 높은 TMR비를 가지며, 낮은 전류를 가지고서 자화 방향을 반전시킬 수 있는 자기저항 효과 소자를 제공하는 것을 가능하게 한다. 자기 저항 효과 소자는, 자화 방향이 변경가능한 자기층을 포함하는 자화 자유층과, 자화 방향이 고정된 자기층을 포함하는 자화 고정층과, 자화 자유층과 자화 고정층 사이에 제공되는 중간층을 포함하는 막 스택을 포함하며, 중간층은 붕소(B)와, Ca, Mg, Sr, Ba, Ti 및 Sc를 포함하는 그룹으로부터 선택된 원소를 포함하는 산화물이다. 전류가 자화 고정층과 자화 자유층 사이에 양방향으로 인가되어, 자화 자유층의 자화가 반전된다.
자기저항 소자, 자화 고정층, 자화 자유층, TMR

Description

자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리{MAGNETORESISTIVE EFFECT ELEMENT AND MAGNETORESISTIVE RANDOM ACCESS MEMORY}
관련 출원에의 상호 참조
본 출원은 일본에서 2006년 9월 28일 출원된 일본 특허 출원 제2006-265201호에 기초하고 그 우선권을 주장하며, 그 전체 내용은 본 명세서에서 참조로 인용된다.
본 발명은 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리에 관한 것이다.
최근에, 새로운 원리에 기초하여 정보를 기록하기 위한 많은 종류의 반도체 메모리가 제안되었다. 이러한 메모리 중에서, 터널링 자기저항 효과(이하, TRM 효과라고도 함)를 이용하는 반도체 자기 메모리로서 자기저항 랜덤 액세스 메모리(이하, MRAM이라고도 함)에 관심이 집중되고 있다. MRAM은 각각의 MTJ(자기 터널 정션, Magentic Tunnel Junction) 소자의 자화 상태에 따른 데이터를 저장하는 특징을 가진다.
전류 자계(권선을 흐르는 전류에 의해서 유도된 자계)에서 기록을 수행하는 전술한 통상적인 타입의 MRAM에서, MTJ 소자의 크기가 줄어드는 때에 항자력(coercive force, Hc)이 더 커지고, 기록에 필요한 전류는 그에 따라 더 커지는 경향이 있다. 전술한 통상적인 MRAM에서는 256Mbit를 초과하는 매우 높은 용량을 획득하기 위하여 낮은 전류를 유지하면서 셀 크기를 감소시키는 것이 불가능하다.
전술한 문제점에 대처하기 위한 기록 방법으로서 SMT(spin momentum transfer) 기록 방법(이하, 스핀 주입 기록 방법이라고 함)을 이용하는 MRAM이 제안되었다(미국 특허 제6,256,223호 및 C. Slonczewski의 "Current-driven excitation of magnetic multilayers", JOURNAL OF MAGNETISM AND MAGNETIC MATERIALS, VOLUME 159, 1996, PP. L1-L7참조).
스핀 주입 자화 반전시에, 자화를 반전하는 데에 요구되는 전류 Ic는 전류 밀도 Jc에 의해서 결정된다. 따라서, 장치 면적이 더 작아지는 때에, 스핀 주입을 통한 자화 반전에 요구되는 주입 전류 Ic 또한 작아진다. 일정한 전류 밀도에서 기록이 수행되는 경우에, 통상적인 전류-계(current-field) 기록 방법의 MRAM과는 달리, MTJ 소자의 크기가 더 작아지는 때에 기록 전류는 더 낮아진다. 따라서, 적어도 원리상 뛰어난 확장성(scalability)이 기대될 수 있다.
스핀 주입 자화 반전 타입의 터널링 자기저항 효과 소자에서, Fe를 포함하는 합금이 자화 자유층 또는 기준 자화층에 통상적으로 이용된다. 그러나, 장벽층과 자기층(자화 자유층 또는 기준 자화층) 사이의 계면에서의 Fe의 산화에 기인하여, MTJ 소자의 저항 R은 더 커지고, 단지 제한된 바이어스 전압만이 인가될 수 있는 경우에는 인가될 수 있는 전류는 더 낮아진다. 결과적으로, 스핀 주입 기록에 필 요한 전류가 공급될 수 없다.
또한, 장벽층 정보의 판독시에 요구되는 TMR비(ratio)가 더 낮아진다.
본 발명은 전술한 환경을 고려하여 이루어졌으며, 그 목적은 스핀 주입 자화 반전 타입의 자기저항 효과 소자 및 낮은 면적 저항(areal resistance, RA)과 높은 TMR비를 가지는, 낮은 전류를 가지고서 자화를 반전시킬 수 있는 자기저항 랜덤 액세스 메모리를 제공하는 것이다.
본 발명의 제1 측면에 따른 자기저항 효과 소자는, 자화 방향이 변경가능한 자기층을 포함하는 자화 자유층(magnetization free layer)과, 자화 방향이 고정된 자기층을 포함하는 자화 고정층(magnetization pinned layer)과, 자화 자유층과 자화 고정층 사이에 제공되는 중간층을 포함하며, 중간층은 붕소(B)와, Ca, Mg, Sr, Ba, Ti 및 Sc로 구성되는 그룹으로부터 선택된 원소를 포함하는 산화물이며, 전류가 중간층을 통해서 자화 고정층과 자화 자유층 사이에 양방향으로 인가되어, 자화 자유층의 자화가 반전될 수 있다.
본 발명의 제2 측면에 따른 자기저항 랜덤 액세스 메모리는, 메모리 셀을 포함하며, 각각의 메모리 셀은 메모리 소자로서 제1 측면에 따른 자기저항 효과 소자를 구비한다.
아래에서는 첨부된 도면을 참조하여 본 발명의 실시예를 기술한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 자기저항 효과 소자(이하, MR 소자라고도 함)의 구조를 개략적으로 도시한다. 본 실시예의 MR 소자(1)는 자화 방향이 고정된 자기층을 가지는 자화 고정층(이하, 고정층이라고도 함, 2)과, 자화 방향이 변경가능한 자기층을 가지는 자화 자유층(이하, 자유층이라고도 함, 6)과, 고정층(2)과 자유층(6) 사이에 개재되고 붕소(B)를 포함하는 붕소 함유 스페이서층(중간층, 4)을 포함한다. 고정층(2), 붕소 함유 스페이서층(4) 및 자유층(6)의 막 스택은 자기저상성 막(MR막)이라고도 불린다. 도 1은 MR 소자 만의 개략도를 도시하며, 본 실시예의 MR 소자는 하부층, 고정층의 자화 방향을 고정하는 반강자성층과, 캡층(cap layer)을 포함한다. 고정층은 기준 자화층이라고도 불리며, 자유층은 기록층이라고도 불린다.
본 실시예의 MR 소자(1)는 MR막의 막 표면에 수직한 방향으로 양방향으로 에너지를 공급하여, 자유층(6)의 자화를 반전시킨다. 그렇게 함으로써, MR 소자(1)는 정보 기록을 수행한다. 보다 구체적으로, 고정층(2)에서 자유층(6)으로의 고정층(2)의 스핀의 각 모멘텀(angular momentum)은 양방향 전류 인가에 의해서 시프트되며, 스핀 각 모멘텀은 스핀 각 모멘텀 변환 법칙에 따라 자유층(6)의 스핀으로 시프트된다. 본 실시예의 MR 소자(1)는 스핀 주입 기록에 이용된다.
고정층(2), 스페이서층(4) 및 자유층(6)이 도 1의 이러한 순서대로 적층되지만, 적층 순서가 반대로 될 수도 있을 것이다.
본 실시예에 따른 MR 소자의 적층 구조의 3가지 예는 다음과 같다.
평면내 자화막의 스택 구조는 다음을 포함한다.
(1) 캡층/자유층/스페이서층/고정층/반강자성층/하부층//기판.
(2) 캡층/자유층/스페이서층/합성 강자성 고정층/반강자성층/하부층//기판.
(3) 캡층/반강자성층/고정층/제2 스페이서층/자유층/제1 스페이서층/합성 반강자성 결합 고정층/반강자성층/하부층//기판.
여기서, 각각의 사선 "/"은 사선"/" 이전의 층이 상부층이며, 사선"/" 이후의 층이 하부층임을 나타낸다. 각각의 이중 사선 "//"은 그 사이에 원소 또는 층이 존재할 수 있음을 나타낸다. 합성 강자성 고정층은 자기층, 비자기층 및 자기층으로 형성되는 스택 구조를 가지며, 비자기층을 개재하는 자기층은 반강자성 결합 상태이다. 비자기층은 Ru, Os, Ir 등을 포함한다. 반강자성층은 PtMn, IrMn, NiMn, FeMn, RhMn, FeRh 등을 포함할 수 있을 것이다. 고정층 및 자유층과 같은 자기층은 강자성 재료, 반강자성 재료, 강자성 재료 등과 같은 자기 재료로 형성될 수 있을 것이다.
MR 소자의 전술한 구조(3)는, 사이에 개재된 자유층을 구비하는 스페이서층들을 개재하는 2개의 고정층을 가지는 이중 구조라고 불린다. 이러한 경우에, 스페이서층들의 면 상의 2개의 고정층의 자기층은 역평형 자화 상태이다. 구조(3)는 단일층 자기층 및 합성 반강자성 결합 고정층으로 형성된 고정층을 가지는 이중 구조이다. 그러나, 2개의 합성 반강자성 결합 고정층을 가지는 이중 구조를 형성하는 것이 가능하다. 이러한 경우에, 합성 반강자성 결합 고정층 중 하나에서의 자기층의 수는 홀수일 필요가 있으며, 합성 반강자성 결합 고정층 중 다른 하나에서의 자기층의 수는 짝수일 필요가 있다. 이러한 구성으로, 스페이서층 표면상의 2 개의 고정층의 자기층은 단방향성 자계에서의 어닐링을 통해서 역평형 자화 상태가 될 수 있다. 제1 스페이서층 및 제2 스페이서층은 상부 MR 유닛과 하부 MR 유닛의 MR 비(자기저항 비)가 서로 같아지지 않는 막 두께를 가지도록 설계된다.
도 2는 본 발명의 제1 변형예에 따른 MR 소자의 구조를 개략적으로 도시한다. 본 변형예에서의 MR 소자(1A)는 고정층(2), 스페이서층(4A), 자유층(6) 뿐만 아니라, 고정층(2)의 표면상에 고정층과 스페이서층(4A) 사이의 계면 가까이에 제공되는 붕소함유층(31), 스페이서층(4A)의 표면상에 제공되는 붕소함유층(32), 스페이서층(4A)의 표면상에 스페이서층(4A)과 자유층(6) 사이의 계면 가까이에 제공되는 붕소함유층(51) 및 자유층(6)의 표면상에 제공되는 붕소함유층(52) 또한 포함한다. 이들 붕소함유층(31, 32, 51, 52)은 계면층(interfacial layer)으로 막 형성시에 형성되거나, 도 1에 도시된 붕소 함유 스페이서층(4)을 포함하는 구조가 형성된 이후에 수행되는 열 처리 등을 통해서 형성될 수 있을 것이다.
도 2에 도시된 붕소함유층(계면층)은 반드시 스페이서층(4A) 상에, 그리고 그 아래에 형성되어야 하는 것은 아니며, 스페이서층(4A)의 한 표면 상에만 형성된 붕소함유층이 효과적이다. 그러나, 대부분의 경우에는 스페이서층(4A)의 하부층의 표면상의 계면에 붕소함유층을 형성하는 것이 바람직하다. 따라서, 막 형성 순서를 고려하면, 종종 스페이서층(4A)의 형성에 앞서 자기층과의 계면에 붕소함유층을 형성하는 것이 바람직하다.
도 3a 내지 3c는 본 실시예의 제2 내지 제4 변형예에 따른 MR 소자의 구조를 개략적으로 도시한다. 제2 변형예의 MR 소자(1B)는 붕소함유 스페이서층(4)이 높 은 붕소 콘텐츠를 가지는 고 붕소 콘텐츠 스페이서층(4a) 및 낮은 붕소 콘텐츠를 가지는 저 붕소 콘텐츠 스페이서층(4b)으로 형성된 막 스택을 가진다는 점을 제외하고는 도 1에 도시된 제1 실시예의 MR 소자(1)와 동일하다. 고 붕소 콘텐츠 스페어서층(4a)은 고정층(2)의 표면상에 형성되고, 저 붕소 콘텐츠 스페이서층(4b)은 자유층(6)의 표면상에 형성된다. 제3 변형예의 MR 소자(1C)는, 고 붕소 콘텐츠 스페이서층(4a) 및 저 붕소 콘텐츠 스페이서층(4b)이 반대 순서로 적층된다는 점을 제외하고는 제2 변형예의 MR 소자(1B)와 동일하다. 제4 변형예의 MR 소자(1D)는 붕소함유 스페이서층(4)이 2개의 고 붕소 콘텐츠 스페이서층(4a1, 4a2) 사이에 개재된 저 붕소 콘텐츠 스페이서층(4b)을 가진다는 점을 제외하고는 도 1에 도시된 본 실시예의 MR 소자(1)와 동일하다.
도 3a 내지 3c에 도시된 제2 내지 제4 변형예는 붕소 농도의 성분 기울기가 막 형성시에 스페이서층 내에 제공되는 층 구조를 가진다. 도 2에 도시된 붕소함유 스페이서층(4A)은 XBO 산화물 함유 붕소이다. 여기서, X는 원소 Ca, Mg, Sr, Ba, Ti 및 Sc 중 하나를 나타낸다. 이 경우에, 붕소가 반드시 존재하는 것은 아니지만, NaCl 구조를 형성하는 XO 산화물의 격자 내부에 고용체로서 존재할 수 있을 것이다. 붕소가 XO 산화물의 결정 입자 경계에서 분리되는 경우에, 붕소의 일부는 B2O, BO 또는 B2O3와 같은 붕소 산화물로서 존재하며, 이들 붕소 산화물은 각각 1가, 2가 및 3가이다.
도 4a 내지 4c는 본 실시예의 제5 내지 제7 변형예에 따른 MR 소자의 구조를 개략적으로 도시한다. 제5 변형예의 MR 소자(1E)는, 붕소함유 스페이서층(4)이 붕소함유층(10) 및 스페이서층(4A)으로 형성된 막 스택을 가진다는 점을 제외하고는 도 1에 도시된 제1 실시예의 MR 소자(1)와 동일하다. 붕소함유층(10)은 고정층(2)의 표면상에 형성되며, 스페이서층(4A)은 자유층(6)의 표면상에 형성된다. 제6 변형예의 MR 소자(1F)는 붕소함유층(10)과 스페이서층(4A)이 반대 순서로 적층된다는 점을 제외하고는 제5 실시예의 MR 소자(1F)와 동일하다. 제7 변형예의 MR 소자(1G)는 붕소함유 스페이서층(4)이 2개의 붕소함유층(10a, 10b) 사이에 개재된 스페이서층(4A)을 가진다는 점을 제외하고는 도 1에 도시된 본 실시예의 MR 소자(1)와 동일하다. 도 4a 내지 4c에 도시된 각각의 스택 구조는 스페이서층과 자유층 및/또는 고정층 사이의 계면(들)에서 붕소함유층 또는 붕소함유층들을 가진다. 붕소함유층(10, 10a, 10b)은, 예컨대 비정질 MgB 합금 또는 Mg2B 혼합물로 형성될 수 있을 것이다. 이와 달리, 이들 붕소함유층은 붕소 단원소 막일 수 있을 것이다. 이들 막은 막 형성시에 RF 스퍼터링 등에 의해서 형성된다. 붕소함유층(10, 10a, 10b)은 반드시 비자기층인 것은 아니며, 자기층일 수 있을 것이다. 붕소함유층(10, 10a, 10b)은 자유층(6) 및 고정층(2)과의 계면에 존재하는 Co, Fe, Ni 또는 Mn과 같은 자기 원소의 산화를 억제하는 효과를 가진다. 도 3a 내지 3c에 도시된 고 붕소 콘텐츠 스페이서층과 저 붕소 콘텐츠 스페이서층의 결합은 도 4a 내지 4c에 도시된 스페이서층(4a)으로서 이용될 수 있을 것이다.
다음으로, Ca, Mg, Sr, Ba, Ti 또는 Sc(이하, 원소 X라 함)의 붕소함유 산화 물을 포함하는 터널 장벽으로서 스페이서층을 가지는 산화물의 터널링 자기저항 효과막(이하, TMR막 또는 MJT막이라 함)이 기술된다. 본 실시예에서, 원소 X의 산화물이 2가 산소와 결합되어 NaCl 타입 결정 구조를 가지는 XO 산화물을 형성한다.
원소 X의 산화물은 BCC(body centered cubic) 구조 또한 가진다. (100) 평면 우선 방향성을 가지는 FeCoNi 합금으로 형성된 자기층 상에, XO 산화물이 에피텍셜 성장법에 의해서 (100) 평면 우선 방향성을 가지고서 형성된다. (100) 평면 우선 방향성을 가지는 BCC 구조를 가지는 자기층은 방향성 관계가 다음과 같은 경우에는 스페이서층과 자유층 사이의 계면에서 작은 어긋남(misfit)을 가진다.
(100)스페이서층//(100)자유층
[100]스페이서층//[110]자유층
여기서, 최초층 또는 최초 결함층의 결정도가 개선되고, (100) 평면 우선 방향성을 가지는 우수한 스페이서층이 획득될 수 있다.
통상적으로, 전술한 원소 X의 산화물은 비정질 구조를 가지는 FeCoNi 합금으로 형성된 자기층 상에 (100) 평면 우선 방향성을 가지고서 성장한다. 이러한 경우의 비정질 FeCoNi 합금은 (Fe1 -x- yCoxNiy)100- aZa(0≤x≤1, 0≤y≤1, Z는 C, N, B 및 P로 구성되는 그룹으로부터 선택된 원소, 10≤a(%))의 구성식으로 표현되는 합금이어야 한다. 열적으로 안정한 비정질 FeCoNi 합금을 얻기 위하여, 전술한 구성식에 의해서 표현되는 합금에 Si, Ge 또는 Ga과 같은 반금속(metalloid) 원소를 추가하는 것이 바람직하다.
원소 X의 산화물의 "(100) 평면 우선 방향성"은 X선 회절 패턴에서의 (100) 평면 반사에 의해서 야기되는 (100) 피크 록킹 커브(peak rocking curve)를 칭하며, 10°이하의, 보다 바람직하게 5°이하의 반폭을 가진다. (100) 피크는 MgO층을 형성하는 조건하에서 막 두께가 5nm 이상인 XO 산화물이 소정의 자기층 상에 형성되는 경우에 관찰될 수 있다. 실제 원소에서는, XO 산화물의 막 두께는 매우 작아서, 단면 TEM 이미지로부터 생성된 격자 이미지의 퓨리에 역변환을 통해서 획득된 회절 이미지에 근거하여 측정이 수행된다. 이러한 회절 이미지는 국부 회절 패턴에 대응한다. 이러한 경우에, (100) 회절 반점의 세기 프로파일(intensity profile)이 측정되고, 방향 반전 상의 중앙에 위치하는 (100) 회절 반점에 대한 방사상 방향에서의 반폭은 10°이하이어야 한다.
스퍼터링 기술과 같은 막 형성 기술이 이용되는 경우에는, 물론 혼합층이 원소 X의 산화물로 형성된 스페이서층과 자유층 또는 고정층 사이의 계면에 형성된다. 따라서, Fe, Co 및 Ni는 스페이서층 내의 산소 O와 용이하게 결합될 수 있어, MR막의 자화 고정층에 대한 어닐링 프로세스 또는 MR 소자의 형성 동안의 온도 히스토리(histroy)를 통해서 Fe2O3, FeO, NiO, Co2O3 및 CoO와 같은 산화물을 용이하게 형성한다. 이러한 산화물은 기존 저항으로서 MR 소자의 저항에 직렬로 추가한다. 그 결과, MR 비가 낮아진다. 동시에, 면적 저항 RA가 높아진다. 여기서, 면적 저항 RA는 면적에 의해서 정규화된 저항이며, 종종 저항 R이 면적에 따라 변하는 막 평면에 수직인 전류를 인가하는 데에 이용된다. 면적 저항에 통상적으로 이용되는 단위는 [Ωμm2]이다.
전술한 문제점에 대처하기 위하여, 본 실시예 및 그 변형예의 MR 소자에서 이용되는 스페이서층에 붕소가 첨가된다. 이러한 구성으로, 스페이서층과 고정층 사이의 계면, 또는 자유층과 스페이서층 사이의 계면에서의 Fe, Co 및 Ni의 산화가 억제될 수 있다. 특히, Fe의 산화가 강하게 억제된다. 이 경우에, 각 계면 근처에서, 붕소가 우선적으로 산화되어, 산화된 붕소가 비록 대부분 B2O3를 형성하지만, B2O3, B2O 및 BO를 형성하기도 한다.
본 실시예에서의 각각의 MR 소자에서, 스페이서층의 붕소의 양은 20% 이하이다. 붕소의 첨가가 20%를 초과하는 경우에는, 본 실시예의 스페이서층의 전기적 도전 특성이 터널링 도전 특성을 나타내지 않으며, MR 비는 더 낮아진다.
이 실시예의 각각의 MR 소자에서, 스페이서층에 함유된 붕소는 자유층 또는 고정층과 스페이서층 사이의 계면, 또는 계면 근처에서 높은 농도를 나타낸다. 농도 분포는 스페이서층에 첨가될 붕소의 양을 조절하고, 첨가 방법을 적절히 선택함으로써 제어될 수 있다.
붕소를 타깃에 미리 또는 2개의 소스(이중 코스퍼터링 방법 등)로부터 붕소 및 스페이서층 재료를 동시에 형성하여 주입함으로써 붕소가 스페이서층에 첨가된다.
본 실시예에서, 도면에 도시된 바와 같이 B 원소는 각각의 스페이서층에 포함된다. 함유된 붕소의 농도는 스페이서층의 결정도와 밀접하게 관련되어 있다. 스페이서층의 두께는 바람직하게 0.5nm 이하이다. 스페이서층의 두께가 0.5nm 미만인 경우에, 스페이서층은 연속적인 층이 아니다. 스페이서층의 두께가 5nm를 초과하는 경우에, MR 비는 거의 포화된다. 실제로, 스페이서층의 두께는 보다 바람직하게는 1.0nm 이상에서 2nm 이하이다.
붕소 함유 스페이서층의 형성은 아래와 같이 수행될 수 있을 것이다.
a) XBO 산화물 타깃 함유 붕소를 이용하는 RF 스퍼터링 기술.
b) 산소 분위기에서 붕소를 함유하는 XB 금속 타깃을 이용하는 반응성 DC(RF) 스퍼터링 기술.
c) XO 산화물 타깃 및 붕소 타깃을 이용하는 이중 DC(RF) 코스퍼터링 기술.
여기서, 원소 X는 Ca, Mg, Sr, Ba, Ti 또는 Sc이다.
전술한 붕소의 분리 상태는 도 2에 도시된 바와 같이, 스페이서층과 자유층 사이의 계면, 또는 스페이서층과 고정층 사이의 계면에 붕소층 또는 붕소함유 스페이서층을 삽입함으로써 획득될 수 있다. 붕소함유 스페이서층은 MgB층 또는 MgBO층일 수 있을 것이다. MgB 합금은 비정질 구조 또는 HCP 구조를 가지며, MgBO는 NaCl 구조를 가진다.
붕소함유 스페이서층은 스페이서층과 고정층 사이, 또는 스페이서층과 자유층 사이에 삽입되며, 막 형성 이후에, 어닐링이 적절한 온도에서 수행된다. 이러한 방식으로, 붕소가 스페이서층내에 배포될 수 있으며, 고농도가 계면 근처에서 유지된다. 따라서, 붕소가 스페이서층에 첨가되는 때에 관찰되는 것과 동일한 특성이 획득될 수 있다.
상기 실시예에서 고정층이 기판 표면 상에 형성될 수 있지만, 자유층이 기판 표면상에 형성되어 전술한 것과 동일한 효과를 얻을 수 있을 것이다.
(예)
다음으로, 구체적인 예가 기술된다.
먼저, 낮은 면적 저항 RA 및 높은 TMR비를 획득하기 위하여, 아래의 막 구조를 가지는 제1 TMR막이 DC/FC 마그네트론 스퍼터링(magnetron sputtering) 장치로 형성되었다.
제1 TMR막: Ta(5)/Co50Fe30(3)/MgO(0.75)/Co50Fe50(3)/Ru(0.85)/Co90Fe10(3)/PtMn(15)/Ta(5)//기판.
여기서, 괄호 안의 숫자는 막 두께를 나타낸다(nm).
이것은 원소로 형성되었으며, 면적 저항 RA 및 TMR비가 모두 검사되었다. 면적 저항 RA는 대략 100[Ωμm2]이며, TMR비는 60[%]이었다. 스핀 주입 자화를 실제로 반전하기 위해서는 면적 저항 RA를 대략 50[Ωμm2]로 조정하는 것이 필요하며, 따라서, 전술한 원소는 그대로 사용될 수는 없다. 면적 저항 RA를 낮추기 위하여, 터널 장벽으로서의 MgO층은 보다 얇게 제작된다. 그 결과, MgO층은 불연속적인 막이 되어, 면적 저항 RA는 상당히 감소되고, TMR비가 저하된다.
제1 TMR막에서, MgO로 형성된 터널 장벽층과 Co50Fe50으로 형성된 고정층 사이의 계면부가 검사되었다. XPS(X-ray Photoelectron Spectroscopy) 측정을 위한 제2 TMR막의 구조는 MgO(0.85)/Co50Fe50(3)/Ru(0.85)/Co90Fe10(3)/PtMn(15)/Ta(5)//기판이었다.
XPS 측정의 결과로서, Fe 산화물 피크가 명확히 관찰되었으며, 산화물은 FeO 및 Fe2O3로 판정되었다. 따라서, MgO로 형성된 터널 장벽층과 Co50Fe50으로 형성된 고정층 사이의 계면에 우선적인 Fe 산화에 기인하여 면적 저항 RA이 증가되고 TMR비가 저하되는 것으로 고려될 수 있다.
다음으로, 아래와 같은 구조를 가지는 제3 TMR막에서, B 농도 분포가 SIMS(Secondary-Ion-Mass-Spectroscopy) 분석에 의해서 검사되었다. 샘플은 350℃에서 진공 및 자계 내에서 어닐링되었다.
제3 TMR막: Ta(5)/Co40Fe40B20(3)/MgO(0.75)/Co40Fe40B20(3)/Ru(0.85)/Co50Fe50(3)/PtMn(15)/Ta(5)//기판.
도 5는 350℃에서의 어닐링 전과 후 사이에 수행된 SIMS 분석의 결과로서의 붕소 농도의 차(difference) ΔB를 도시한다(차 ΔB = 어닐링 후의 B 농도 - 어닐링 전의 B 농도). 본 예에서 수행된 SIMS 분석은 어닐링 전과 후의 차를 정량적인 구성을 결정하도록 의도된 것이 아니므로, 정성적인 접근 방식이 고려되었다. 그러나, 정규의 SIMS 분석에서는, 정량적인 분석이 수행될 수 있다. 이 경우에, 도 5로부터 알 수 있는 바와 같이, 붕소는 고정층과 스페이서층 사이의 계면에 대량 분포하였다.
어닐링된 샘플에서, 전자 투과 현미경(transmission electron microscope)으로 분석된 EDX(Energy Dispersive X-ray) 분석 또한 수행되었다. 전술한 분석은 제3 TMR막의 단면 전자 투과 현미경(transmission electron microscopy, TEM)상에서 수행되었다. 그 결과, 제3 TMR막의 Co40Fe40B20(3)/MgO(0.75)/Co40Fe40B20(3)/Ru(0.85)/Co50Fe50(3)/PtMn(15)의 일부에서의 검출가능한 양보다 작은 붕소 양이 되어, 붕소의 존재가 인지되지 않았다. 그러나, 그 부분 위와 아래의 Ta층에서 붕소가 관찰되었다.
제3 TMR막의 면적 저항 RA 및 TMR비가 측정되어 다음과 같은 결과가 얻어진다.
RA(Ωμm2) TMR(%)
어닐링 전 20 30
어닐링 후 15 215
면적 저항 RA 및 TMR에 대하여 수행된 결과로서, 어닐링 후에 매우 낮은 면적 저항 RA 및 높은 TMR비를 가지는 TMR막이 획득되었다.
구조적인 분석으로 CoFeB층이 어닐링 전에는 비정질 구조를 가지지만, 어닐링 후에는 CoFeB층의 대부분의 모든 영역이 재결정화되어 BCC 구조가 형성되었다는 것을 알게 되었다. 재결정화된 CoFeB층은 우선적인 방향성을 가져서 (100) 평면이 막 평면에 평행함 또한 관찰되었다. 이것은 단면 TEM에 의해서 관찰되는 단면 TEM 이미지 또는 격자 패턴으로부터의 나노 ED(nano Electron Diffraction)의 퓨리에 역변환에 의한 반점 배열을 통해서 명백해진다.
전술한 결과가 어떻게 획득되었는지 검사하는 조사 또한 실행되었다. 먼저, 아래와 같은 구조를 가지는 제4 TMR막이 DC/RF 마그네트론 스퍼터링 장치를 이용하여 형성되었으며, 그 후에 어닐링이 350℃에서 수행되었다.
제4 TMR막: Ta(5)/Co40Fe40B20(5)/MgO(5)/Co40Fe40B20(5)/Ta(5)//기판.
제4 TMR막에 대하여, TMR막 내의 붕소 농도가 보다 상세히 검사되었다. 분석 방법은 전자 투과 현미경 분석에 의한 EELS(Electron-Energy-Loss Spectroscopy) 방법에 의해서 수행되었다. EELS 방법에 의해서, 투과 전자의 에너지 손실이 측정되고, 그에 따라, 원소 존재비 분석(성분 분석) 뿐만 아니라 원소의 상태 또한 분석될 수 있다. 도 6은 EELS 방법의 성분 분석 결과를 도시한다. 도 6에 도시된 바와 같이, MgO 스페이서층에서의 붕소의 존재가 명확하게 관찰되었으며, MgO 스페이서층에서의 붕소 농도 피크가 기판에 가까운 CoFe층과의 계면 쪽으로 시프트되었다. 즉, CoFe층에 보다 가까운 MgO 스페이서층의 영역 내에 MgBO층이 형성된다. 전술한 바와 같이, EDX 성분 분석에 의해서, 상부 및 하부 Ta막에서 붕소의 존재가 관찰되었지만, 다른 층에서는 붕소가 관찰되지 않았다. 따라서, EELS 방법 분석이 매우 효과적임을 알게 되었다.
전술한 분석을 통해서, 붕소는 MgO 터널 장벽층(스페이서층)과 하부층인 CoFe층 사이의 계면에서 대부분 존재하였으며, 따라서 낮은 면적 저항 RA 및 높은 TMR비가 획득되었다는 것을 알게 되었다.
전술한 관찰을 고려하여 아래의 실험이 수행되었다. 먼저, TMR막으로부터의 원소의 형성이 검사되었다. DC/RF 마그네트론 스퍼터링 장치를 이용하여, 비교예 1과 예 1 내지 4의 TMR막이 하부 배선을 구비하는 기판상에 형성되었으며, 어닐링이 350℃의 진공 및 자계에서 수행되었다. 각각의 TMR막의 구조는 다음과 같다. TMR막의 각각의 층의 아래에 언급하는 두께는 계획 단계에서의 값이며, 제조된 TMR막의 각각의 층의 두께와는 다를 수 있다.
(비교예 1)
Ta(5)/Co50Fe50(3)/MgO(0.75)/Co50Fe50(3)/Ru(0.85)/CO50Fe50(3)/PtMn(15)/Ta(5)//기판.
(예 1)
Ta(5)/Co50Fe50(3)/MgBO(0.8)/Co50Fe50(3)/Ru(0.85)/Co50Fe50(3)/PtMn(15)/Ta(5)//기판.
(예 2)
Ta(5)/Co50Fe50(3)/MgO(0.35)/MgBO(0.4)/Co50Fe50(3)/Ru(0.85)/Co50Fe50(3)/PtMn(15)/Ta(5)//기판.
(예 3)
Ta(5)/Co50Fe50(3)/MgO(0.75)/B(0.4)/Co50Fe50(3)/Ru(0.85)/Co50Fe50(3)/PtMn(15)/Ta(5)//기판.
(예 4)
Ta(5)/Co50Fe50(3)/MgO(0.7)/MgB(0.4)/Co50Fe50(3)/Ru(0.85)/Co50Fe50(3)/PtMn(1 5)/Ta(5)//기판.
비교예 1에서, MgO로 이루어지는 터널 장벽층을 형성하는 데에 MgO 타깃이 이용되었다.
예 1 및 2에서, MgO 타깃 및 B 타깃을 이용한 코스퍼터링 방법이 MgO로 이루어지는 터널 장벽층을 형성하는 데에 이용되었다. MgBO로 구성되는 터널 장벽층 또한 MgBO 타깃을 이용하여 형성될 수 있다. MgBO로 이루어지는 터널 장벽층이 코스퍼터링 방법을 이용하여 형성되는 것이 바람직하다. 층 형성 조건에 대응하여 붕소의 첨가량을 1% 내지 20%로 최적화하는 것이 바람직하다. 예 1에서, 붕소 농도 및 층 형성 조건을 최적화하여, 층 형성에서의 붕소 농도를 뱅킹(banking)함으로써 스페이서층의 하부층인 CoFe로 이루어지는 고정층에 가까운 터널 장벽층의 영역에서 붕소가 풍부할 것이 요구된다. 예 2에서의 MgBO층의 두께는 바람직하게 0.14nm 내지 0.5nm이다. MgBO층의 두께가 0.1nm보다 작은 경우에는 층을 정밀하게 형성하는 것이 가능하지 않다. MgBO층의 두께가 0.5nm보다 큰 경우에는 면적 저항 RA가 증가할 확률이 보다 높다.
예 3에서는 B 타깃이 이용되었다. 붕소층의 두께는 바람직하게 0.2nm 내지 1nm이다. 이 경우에, 붕소 원자가 CoFe의 하부층으로 침투하기 때문에, CoFe의 하부층의 표면 영역은 비정질이 될 것으로 예상되며, 붕소층 또한 비정질이 될 것으로 예상된다.
예 4에서, Mg 타깃 및 B 타깃을 이용하는 코스퍼터링이 수행되어 MgB층이 형성되었다. 층을 형성하는 조건에 대응하여 붕소의 첨가량을 1% 내지 20%로 최적화 하는 것이 요구된다. MgB층은 MgB 타깃을 이용하여 형성될 수도 있다. MgB층은 비정질일 것으로 예상된다. MgB층의 두께는 바람직하게 0.2nm 내지 1nm이다. MgB층의 두께가 0.2nm보다 작은 경우에는 MgB층의 삽입에 의한 효과는 거의 획득될 수 없다. MgB층의 두께가 1nm보다 작은 경우에는 MR비가 급격하게 감소한다.
예 1 내지 4에서, 모든 샘플들이 350℃에서 어닐링된다. 어닐링 이후에, 모든 샘플 각각에서, 스페이서층과 고정층 사이의 계면에 MgBO층이 형성되는 것이 예상된다.
그 후에, 포토리소그래피에 의해서 샘플이 100nm×200nm의 타원체로 처리되었다. 보호막과 층간막이 형성되고, CMP(Chemical Mechanical Polishing)에 의해서 평탄화가 수행되어 각 TMR막의 상부가 노출되고, 콘택트부가 형성되었다. 상부 배선은 콘택트부 상에 형성되었다. 이러한 방식으로, 4-단자 측정을 위한 MTJ 소자가 형성되었다.
각 MTJ 소자의 저항 R과 TMR비는 평면에 전류를 인가하는 방법에 의해서 측정되었다. 각각의 TMR막은 형성 조건에 최적화되었다. 비교예 1에서, 면적 저항 RA는 약 100Ωμm2이며, TMR비는 약 105%이었다. 반면에, 예 1 내지 4에서는, 면적 저항 RA는 10Ωμm2 내지 25Ωμm2이며, 각 예에서의 TMR비는 약 200% 내지 215%이다.
그 후에, 각각의 MTJ 소자의 저항 R 및 TMR비가 4-단자 측정법에 의해서 측정되었다. 양 방법에 의한 측정 결과는 거의 같으며, 다음과 같다. 영역 저항 RA 를 계산하는 데에 이용되는 영역 A는 타원체 접근방법에 의해서 계산되었다.
RA(Ωμm2) TMR(%)
비교예 1 100 105
예 1 25 200
예 2 20 210
예 3 10 200
예 4 15 215
다음으로, 각각의 MTJ 소자에 대하여, EELS 방법에 의해서 단면 TEM 샘플이 분석되었다. 예 1에서, 단면 TEM상에 수행된 EELS 분석의 결과로서, MgO층 내의 붕소 농도는 대략 15%이었다. 또한, EELS 분석의 결과로서, CoFe층과의 계면 측 상의 MgBO 층에서 붕소가 풍부한 구성이 관찰되었다. 이러한 결과로부터 판단하면, CoFe층 내의 Fe 및 Co의 산화를 제한하고, 낮은 면적 저항 RA 및 높은 TMR비를 구현하기 위하여 CoFe/MgO 계면에 대한 붕소의 분리가 고려된다.
MgO층과 CoFeB 고정층 사이의 계면을 보다 상세히 분석하기 위해서, 다음과 같은 샘플들이 생성되었다.
(샘플 1)
MgO(0.75)/Co50Fe50(3)/Ru(0.85)/Co50Fe50(3)/PtMn(15)/Ta(5)//기판.
(샘플 2)
MgBO(0.8)/CO50Fe50(3)/Ru(0.85)/CO50Fe50(3)/PtMn(15)/Ta(5)//기판.
(샘플 3)
MgO(0.35)/MgBO(0.4)/Co50Fe50(3)/Ru(0.85)/Co50Fe50(3)/PtMn(15)/Ta(5)//기판.
(샘플 4)
MgO(0.75)/B(0.4)/Co50Fe50(3)/Ru(0.85)/Co50Fe50(3)/PtMn(15)/Ta(5)//기판.
(샘플 5)
MgO(0.7)/MgB(0.4)/Co50Fe50(3)/Ru(0.85)/Co50Fe50(3)/PtMn(15)/Ta(5)//기판.
샘플 1에서, XPS 분석의 결과로서, MgO층과 CoFe층 사이의 계면에서의 Fe의 산화된 상태의 존재를 나타내는 에너지 화학적 시프트가 관찰되었으며, Fe-O(Fe 및 O의 고용체) 및 Fe2O3가 확인되었다.
샘플 2에서, Fe 또는 Co의 산화의 존재를 명확히 나타내는 피크가 관찰되지 않았다. 그러나, 계면 근방의 붕소의 산화에 의해서 형성된 피크가 관찰되었다. 비록 산화된 붕소는 대부분 B2O3를 형성하였지만, 거기서 관찰된 산화된 붕소는 B2O3, BO 및 B2O였다. 샘플 3 내지 5에서, 관찰된 결과는 대부분 동일하다.
전술한 결과로부터, MgO층에의 붕소의 첨가가 하부층이 될 CoFe층과 MgO층 사이의 계면에서의 Fe 및 Co의 산화를 제한함이 명확해졌다. 또한, 하부층이 될 CoFe층과 MgO층 사이의 계면에 첨가된 붕소의 분리는 계면에서의 붕소의 우선적인 산화를 야기하였고, 따라서 계면에서의 Co 및 Fe의 산화를 제한하였다. 마지막으로, 하부층이 될 자기층과 MgO층 사이의 계면에서의 붕소의 분리가 필수적임이 명확해졌다.
전술한 바와 같이, 본 실시예에서 낮은 면적 저항 RA 및 높은 TMR비를 가지는 TMR막이 획득될 수 있다.
EELS 방법에 의한 유전체 분석의 결과로서, MgO층의 유전 상수는 2.7 이하였다. 이것은 붕소를 함유하는 MgO층의 한가지 특징이다. 터널 장벽층은 유전 상수가 낮은 때에 보다 낮은 항복 전압을 가지는 경향이 있다. MgO 단결정의 유전 상수는 통상적으로 7 내지 9이기 때문에, 붕소의 첨가는 유전 상수를 상당히 감소시킨다. 본 실시예의 각각의 TMR막은 탁월한 항복 전압 특성을 가진다. 10ms의 펄스 전압이 인가되는 때에, 2V에 가까운 내전압이 관찰되었다. 이것은 MgO의 유전 상수로부터 측정된 항복 전압보다 높은 값이며, MgO층에의 붕소의 첨가의 영향으로 여겨진다.
CaO, SrO, BaO, TiO 및 ScO에서도 전술한 것과 동일한 결과가 얻어졌는데, 유사한 경향을 나타내었다.
또한, 전술한 바와 같이 계면에서 붕소가 분리되는 경우에, 비정질 구조를 가지고, Al, Si, Hf 및 Zr을 포함하는 그룹으로부터 선택된 적어도 하나의 원소를 함유하는 산화물 또는 질화물로 형성되는 장벽층 또한 낮은 면적 저항을 가질 수 있음을 알게 되었다.
본 실시예에서, 스페이서층에 첨가된 원소는 반도체 특성을 변화시키고 저항을 낮추어야 한다. 이러한 의미에서, C(탄소) 또는 P(인) 또한 효과적이다. 그러나, TMR비를 증가시키는 데에는 B(붕소)가 가장 효과적이다.
포함된 붕소는 전자 투과 현미경 분석으로 EELS 방법에 의해서 검출될 수 있다. EELS 방법에 의해서, 물질을 통과한 전자 내의 에너지 손실이 측정된다. 따라서, 매우 작은 양의 붕소도 검출될 수 있으며, 붕소와 다른 원소와의 결합 상태 또한 검출될 수 있다.
각각의 스페이서층은 반드시 산화물이어야 하는 것은 아니다. 전술한 것과 같은 원소 첨가의 효과를 얻기 위하여, 스페이서층은 산화물과 질화물의 다중상태로 형성되는 절연재료일 수 있을 것이다.
산화물은 CaO, MgO, SrO, BaO, TiO 또는 ScO일 수 있을 것이다. 질화물은 TiN 등일 수 있을 것이다.
전술한 산화물 또는 질화물로 형성된 스페이서층은 NaCl형 결정 구조를 가진다. 여기서, 스페이서층의 단지 일부만이 NaCl형 구조를 가질 수 있을 것이다.
보다 바람직하게, NaCl형 구조를 가지는 전술한 산화물 또는 질화물로 형성된 스페이서층은 우선 방향 평면으로서 (100) 평면을 가져야 한다. 여기서, 우선 방향 평면으로서의 (100) 평면은 막 평면에 평행하다.
(제2 실시예)
다음으로, 본 발명의 제2 실시예에 따른 스핀 주입 MRAM이 기술된다. 이러한 MRAM은 매트릭스 방식으로 배열된 메모리 셀을 가지며, 각각의 메모리 셀은 제1 실시예 또는 제1 실시예의 변형예에 따른 MR 소자를 가진다. TMR막이 MR 소자로 이용된다.
도 7 및 8은 본 실시예의 스핀 주입 MRAM의 메모리 셀을 도시한다. 각각의 메모리 셀은 Si 기판 사이에 형성된 CMOS 선택 트랜지스터 상에 형성된다. 각각의 선택 트랜지스터는 비아(via, 27)를 통해서 MR 소자(1)에 전기적으로 접속된다.
도 7에 도시된 예의 경우에, MR 소자(1)의 한 단자는 연장 전극(25)을 통해 서 비아(27)에 전기적으로 접속된다. 도 8에 도시된 예의 경우에, MR 소자(1)의 단자 중 하나는 비아(27)에 직접 접속된다. 각각의 MR 소자(1)의 다른 단자는 하드 마스크(15)를 통해서 비트 라인(20)에 접속된다.
도 8에 도시된 경우에, MR 소자(1)는 비아(27) 상에 직접 형성되고, 따라서, MR 소자(1)의 크기는 바람직하게 비아(27)의 크기보다 작다. 도 7에 도시된 레이 아웃에서의 최소 셀 크기는 8F2인 반면에, 도 8에 도시된 레이아웃의 최소 셀 크기는 4F2만큼 작아질 수 있다. 여기서, "F"는 가장 작은 프로세스 크기를 나타낸다.
각 층의 금속 배선층과 비아는 W, Al, AlCu 또는 Cu일 수 있을 것이다. 금속 배선층 및 비아에 Cu가 이용되는 경우에, Cu 대머신 또는 Cu 이중 대머신 프로세스가 이용된다. 각각의 MR 소자(1)의 형성시에, 비트 라인이 마지막에 형성된다.
도 9는 본 실시예의 스핀 주입 MRAM의 개략적인 회로도이다. MR 소자(1) 및 선택 트랜지스터(40)를 포함하는 각각의 메모리 셀은 비트 라인과 비트 라인(BL)에 수직하는 워드 라인(WL)의 교차 영역에 배열된다. MR 소자(1)의 한 단부는 비트 라인(BL)에 접속되고, MR 소자(1)의 다른 단부는 선택 트랜지스터(40)의 한 단부에 접속된다. 선택 트랜지스터의 다른 단부는 라인을 통해서 제1 공급 회로(도시되지 않음)에 접속된다. 워드 라인(WL)이 선택 트랜지스터(40)의 게이트에 접속된다. MR 소자(1)의 한 단부가 접속된 비트 라인의 한 단부는 제2 공급 회로(도시되지 않음)에 접속되며, 비트 라인의 다른 단부는 감지 증폭기 회로(도시되지 않음)에 접 속된다.
제1 공급 회로에서 선택 트랜지스터(40) 및 MR 소자(1)를 통해서 비트 라인(BL)에 접속된 제2 공급 회로로 전류를 인가하거나, 그 반대 방향으로 전류를 인가하여 MR 소자(1)의 자유층의 자화 방향을 반전시킴으로써 기록이 수행된다. 제1 및 제2 공급 회로 중 하나에서 다른 공급 회로로 한 방향으로 전류를 인가함으로써 판독이 수행되며, 전류는 감지 증폭기에 의해서 판독된다.
도 9에 도시된 회로도에서, 서로 수직하는 워드 라인(WL) 및 비트 라인(BL)을 통해서 원하는 MR 소자(1)가 선택되며, 정보 판독 또는 기록이 수행된다. 스핀 주입 기록이 기록 속도로서 수 ns 내지 수 μs의 펄스 폭을 가지는 전류를 가지고서 수행될 수 있다. 판독을 위하여, 전류 펄스 폭은 바람직하게 기록을 위한 전류 펄스 폭보다 작아야 한다. 이러한 장치로, 판독을 위한 전류에 의한 잘못된 기록이 억제될 수 있다.
지금까지 기술한 바와 같이, 본 발명의 각각의 실시예에 따르면, 낮은 면적 저항(RA)으로 높은 TMR비가 획득될 수 있으며, 작은 전류를 이용하여 정보 기록이 수행될 수 있다.
본 기술분야의 당업자에게 부가적인 장점 및 변형이 용이할 것이다. 따라서, 보다 넓은 측면에서의 본 발명은 본 명세서에 도시되고 기술된 특정한 상세한 설명 및 대표적인 실시예에 한정되지 않는다. 따라서, 다양한 변형이 첨부된 특허청구범위 및 그 균등물에 의해서 규정되는 발명의 기술적 사상 또는 본 발명의 범위로부터 벗어나지 않고서 이루어질 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 MR 소자의 단면도.
도 2는 제1 실시예의 제1 변형예에 따른 MR 소자의 단면도.
도 3a 내지 3c는 제1 실시예의 제2 내지 제4 변형예에 따른 MR 소자의 단면도.
도 4a 내지 4c는 제1 실시예의 제5 내지 제6 실시예에 따른 MR 소자의 단면도.
도 5는 제1 실시예의 MR 소자의 MR막의 어닐링 전과 후에 획득된 SIMS 분석 결과인 붕소 농도들 사이의 차 ΔB를 도시하는 도면.
도 6은 제1 실시예의 MR 소자의 MR막 상에 수행된 EELS에 의한 구성 분석의 결과를 도시하는 도면.
도 7은 본 발명의 제2 실시예에 따른 스핀 주입 MRAM의 메모리 셀의 일 예의 단면도.
도 8은 제2 실시예에 따른 스핀 주입 MRAM의 메모리 셀의 다른 예의 단면도.
도 9는 제2 실시예에 따른 스핀 주입 MRAM의 회로도.

Claims (16)

  1. 자화 방향이 변경가능한 자기층을 포함하는 자화 자유층과, 자화 방향이 고정된 자기층을 포함하는 자화 고정층과, 상기 자화 자유층과 상기 자화 고정층 사이에 제공되고 붕소(B)와 Ca, Mg, Sr, Ba, Ti, Sc로 구성되는 그룹으로부터 선택된 원소를 포함하는 산화물인 중간층을 포함하는 막 스택(film stack)을 포함하고,
    상기 중간층을 통해서 상기 자화 고정층과 상기 자화 자유층 사이에 전류가 양방향으로 인가되어, 상기 자화 자유층의 자화가 반전가능한 자기저항 효과 소자.
  2. 제1항에 있어서,
    상기 중간층은 NaCl 결정 구조를 가지는 자기저항 효과 소자.
  3. 제1항에 있어서,
    상기 중간층에서의 붕소의 농도 피크가 상기 자화 자유층과 상기 자화 고정층의 계면들 중 적어도 하나로 시프트(shift)되는 자기저항 효과 소자.
  4. 제1항에 있어서,
    붕소(B)를 포함하는 계면층이 상기 중간층과, 상기 자화 자유층과 상기 자화 고정층 중 적어도 하나 사이의 계면에 형성되는 자기저항 효과 소자.
  5. 제1항에 있어서,
    상기 중간층과, 상기 자화 자유층과 상기 자화 고정층 중 적어도 하나 사이의 계면 영역에 산화된 붕소가 존재하는 자기저항 효과 소자.
  6. 제1항에 있어서,
    상기 중간층은 제1 막과, 상기 제1 막에서의 붕소 농도보다 높은 붕소 농도를 가지는 제2 막으로 형성된 적층 구조를 가지는 자기저항 효과 소자.
  7. 제1항에 있어서,
    상기 중간층은 제1 막, 제2 막 및 제3 막으로 형성되는 적층 구조를 가지고, 상기 제2 및 제3 막은 상기 제1 막을 개재하고, 상기 제1 막에서의 붕소 농도보다 높은 붕소 농도를 가지는 자기저항 효과 소자.
  8. 제1항에 있어서,
    상기 자화 고정층은 제1 자기막, 비자기막 및 제2 자기막으로 형성되는 적층 구조를 가지고, 상기 제1 및 제2 자기막은 상기 비자기막을 통해서 반강자성적으로(antiferromagnetically) 결합되는 자기저항 효과 소자.
  9. 메모리 셀을 포함하고,
    상기 메모리 셀 각각은 메모리 소자로서 청구항 1에 따른 자기저항 효과 소 자를 가지는 자기저항 랜덤 액세스 메모리.
  10. 제9항에 있어서,
    상기 중간층은 NaCl 결정 구조를 가지는 자기저항 랜덤 액세스 메모리.
  11. 제9항에 있어서,
    상기 중간층에서의 붕소의 농도 피크가 상기 자화 자유층과 상기 자화 고정층의 계면들 중 적어도 하나로 시프트되는 자기저항 랜덤 액세스 메모리.
  12. 제9항에 있어서,
    붕소(B)를 포함하는 계면층이 상기 중간층과, 상기 자화 자유층과 상기 자화 고정층 중 적어도 하나 사이의 계면에 형성되는 자기저항 랜덤 액세스 메모리.
  13. 제9항에 있어서,
    상기 중간층과, 상기 자화 자유층과 상기 자화 고정층 중 적어도 하나 사이의 계면 영역에 산화된 붕소가 존재하는 자기저항 랜덤 액세스 메모리.
  14. 제9항에 있어서,
    상기 중간층은 제1 막과, 상기 제1 막에서의 붕소 농도보다 높은 붕소 농도를 가지는 제2 막으로 형성된 적층 구조를 가지는 자기저항 랜덤 액세스 메모리.
  15. 제9항에 있어서,
    상기 중간층은 제1 막, 제2 막 및 제3 막으로 형성되는 적층 구조를 가지고, 상기 제2 및 제3 막은 상기 제1 막을 개재하고, 상기 제1 막에서의 붕소 농도보다 높은 붕소 농도를 가지는 자기저항 랜덤 액세스 메모리.
  16. 제9항에 있어서,
    상기 자화 고정층은 제1 자기막, 비자기막 및 제2 자기막으로 형성되는 적층 구조를 가지고, 상기 제1 및 제2 자기막은 상기 비자기막을 통해서 반강자성적으로 결합되는 자기저항 랜덤 액세스 메모리.
KR1020070097450A 2006-09-28 2007-09-27 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리 KR100900109B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006265201A JP4496189B2 (ja) 2006-09-28 2006-09-28 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
JPJP-P-2006-00265201 2006-09-28

Publications (2)

Publication Number Publication Date
KR20080029852A true KR20080029852A (ko) 2008-04-03
KR100900109B1 KR100900109B1 (ko) 2009-06-01

Family

ID=39256233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097450A KR100900109B1 (ko) 2006-09-28 2007-09-27 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리

Country Status (4)

Country Link
US (1) US7920361B2 (ko)
JP (1) JP4496189B2 (ko)
KR (1) KR100900109B1 (ko)
CN (1) CN101154709B (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9356229B2 (en) 2012-06-19 2016-05-31 Micron Technology, Inc. Memory cells and methods of fabrication
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9406874B2 (en) 2012-06-19 2016-08-02 Micron Technology, Inc. Magnetic memory cells and methods of formation
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9548444B2 (en) 2012-03-22 2017-01-17 Micron Technology, Inc. Magnetic memory cells and methods of formation
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP4296180B2 (ja) * 2006-02-17 2009-07-15 株式会社東芝 磁気抵抗効果素子,磁気ヘッド,磁気再生装置,および磁気抵抗素子の製造方法
JP2008243920A (ja) * 2007-03-26 2008-10-09 Toshiba Corp 磁気抵抗効果再生素子、磁気ヘッド、および磁気再生装置
JP2008252008A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子、およびその製造方法
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4599425B2 (ja) 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8054677B2 (en) * 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
WO2010023833A1 (ja) * 2008-09-01 2010-03-04 キヤノンアネルバ株式会社 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
JPWO2010026703A1 (ja) * 2008-09-02 2012-01-26 キヤノンアネルバ株式会社 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
WO2010026704A1 (ja) * 2008-09-04 2010-03-11 キヤノンアネルバ株式会社 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
WO2010026725A1 (ja) * 2008-09-08 2010-03-11 キヤノンアネルバ株式会社 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
JPWO2010026705A1 (ja) * 2008-09-08 2012-01-26 キヤノンアネルバ株式会社 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
JPWO2010029701A1 (ja) * 2008-09-09 2012-02-02 キヤノンアネルバ株式会社 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
WO2010064564A1 (ja) * 2008-12-01 2010-06-10 キヤノンアネルバ株式会社 磁気抵抗素子、その製造方法、および該製造方法に用いる記憶媒体
CN101770804B (zh) * 2009-01-06 2012-12-12 中国科学院物理研究所 一种磁性随机存储器、磁性逻辑器件和自旋微波振荡器
US8331063B2 (en) * 2009-07-10 2012-12-11 Tdk Corporation Magnetoresistive effect element in CPP-type structure and magnetic disk device
WO2012014415A1 (ja) * 2010-07-29 2012-02-02 株式会社日立製作所 岩塩構造薄膜をシードとして用いた低抵抗かつ高効率のスピン注入素子
US8492859B2 (en) 2011-02-15 2013-07-23 International Business Machines Corporation Magnetic tunnel junction with spacer layer for spin torque switched MRAM
US8790798B2 (en) * 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
JP5705683B2 (ja) * 2011-08-22 2015-04-22 株式会社日立製作所 トンネル磁気抵抗効果素子、非局所スピン注入素子、及びそれを用いた磁気ヘッド
EP2568305B1 (en) * 2011-09-09 2016-03-02 Crocus Technology S.A. Magnetic tunnel junction with an improved tunnel barrier
JP2013115413A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115400A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013197345A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
JP2013251375A (ja) 2012-05-31 2013-12-12 Toshiba Corp 光送信回路及び光送受信回路モジュール
US8582253B1 (en) * 2012-06-04 2013-11-12 Western Digital (Fremont), Llc Magnetic sensor having a high spin polarization reference layer
US20150280111A1 (en) * 2012-08-31 2015-10-01 National Institute Of Advanced Industrial Science And Technology Magnetic multilayer film and tunneling magnetoresistance element
JP2014053498A (ja) 2012-09-07 2014-03-20 Toshiba Corp 磁気抵抗効果素子
JP5987613B2 (ja) * 2012-09-28 2016-09-07 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
US9034491B2 (en) * 2012-11-30 2015-05-19 Seagate Technology Llc Low resistance area magnetic stack
JP6137744B2 (ja) 2013-03-14 2017-05-31 株式会社東芝 磁気抵抗素子及び磁気メモリ
KR102105078B1 (ko) 2013-05-30 2020-04-27 삼성전자주식회사 자기 기억 소자
KR102105702B1 (ko) * 2014-04-04 2020-04-29 삼성전자주식회사 자기 기억 소자
US9184375B1 (en) 2014-07-03 2015-11-10 Samsung Electronics Co., Ltd. Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories
KR102268187B1 (ko) 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
KR20170012791A (ko) * 2015-07-24 2017-02-03 에스케이하이닉스 주식회사 전자 장치의 제조 방법
KR20170051603A (ko) 2015-10-29 2017-05-12 삼성전자주식회사 막 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법
US10043970B2 (en) * 2016-12-15 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Determining a characteristic of a monitored layer on an integrated chip
US10230043B2 (en) * 2017-03-21 2019-03-12 International Business Machines Corporation Boron segregation in magnetic tunnel junctions
JP7086664B2 (ja) 2018-03-20 2022-06-20 キオクシア株式会社 磁気装置
JP2020043282A (ja) * 2018-09-13 2020-03-19 キオクシア株式会社 記憶装置
JP6952672B2 (ja) * 2018-11-28 2021-10-20 株式会社東芝 磁気記憶装置
JP7055935B2 (ja) * 2019-12-19 2022-04-18 Tdk株式会社 磁気抵抗効果素子および強磁性層の結晶化方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG46731A1 (en) * 1995-06-30 1998-02-20 Ibm Spin valve magnetoresistive sensor with antiparallel pinned layer and improved exchange bias layer and magnetic recording system using the senor
JPH11176149A (ja) 1997-12-08 1999-07-02 Victor Co Of Japan Ltd 磁性メモリー
JP3234814B2 (ja) 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6937446B2 (en) 2000-10-20 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
US6905780B2 (en) 2001-02-01 2005-06-14 Kabushiki Kaisha Toshiba Current-perpendicular-to-plane-type magnetoresistive device, and magnetic head and magnetic recording-reproducing apparatus using the same
US6661625B1 (en) * 2001-02-20 2003-12-09 Kyusik Sin Spin-dependent tunneling sensor with low resistance metal oxide tunnel barrier
JP3558996B2 (ja) 2001-03-30 2004-08-25 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気再生装置及び磁気記憶装置
JP3565268B2 (ja) 2001-06-22 2004-09-15 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP3590006B2 (ja) 2001-06-22 2004-11-17 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US6347049B1 (en) * 2001-07-25 2002-02-12 International Business Machines Corporation Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
JP4024499B2 (ja) 2001-08-15 2007-12-19 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP2003218427A (ja) * 2002-01-23 2003-07-31 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP3749873B2 (ja) 2002-03-28 2006-03-01 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP3648504B2 (ja) 2002-09-06 2005-05-18 株式会社東芝 磁気抵抗効果素子、磁気ヘッドおよび磁気再生装置
JP3836788B2 (ja) 2002-12-26 2006-10-25 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果型ヘッドおよび磁気記録再生装置
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7855860B2 (en) * 2004-07-12 2010-12-21 Nec Corporation Magnetoresistance element magnetic random access memory, magnetic head and magnetic storage device
JP4533807B2 (ja) 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US20070096229A1 (en) 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548444B2 (en) 2012-03-22 2017-01-17 Micron Technology, Inc. Magnetic memory cells and methods of formation
US9711565B2 (en) 2012-06-19 2017-07-18 Micron Technology, Inc. Semiconductor devices comprising magnetic memory cells
US10586830B2 (en) 2012-06-19 2020-03-10 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
US10121824B2 (en) 2012-06-19 2018-11-06 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
US9356229B2 (en) 2012-06-19 2016-05-31 Micron Technology, Inc. Memory cells and methods of fabrication
US11158670B2 (en) 2012-06-19 2021-10-26 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
US9406874B2 (en) 2012-06-19 2016-08-02 Micron Technology, Inc. Magnetic memory cells and methods of formation
US10276781B2 (en) 2013-03-12 2019-04-30 Micron Technology, Inc. Magnetoresistive structures, semiconductor devices, and related systems
US9972770B2 (en) 2013-03-12 2018-05-15 Micron Technology, Inc. Methods of forming memory cells, arrays of magnetic memory cells, and semiconductor devices
US10651367B2 (en) 2013-03-12 2020-05-12 Micron Technology, Inc. Electronic devices and related electronic systems
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9768376B2 (en) 2013-07-01 2017-09-19 Micron Technology, Inc. Magnetic memory cells, semiconductor devices, and methods of operation
US10090457B2 (en) 2013-07-01 2018-10-02 Micron Technology, Inc. Semiconductor devices with magnetic regions and stressor structures, and methods of operation
US10510947B2 (en) 2013-07-01 2019-12-17 Micron Technology, Inc Semiconductor devices with magnetic regions and stressor structures
US11393872B2 (en) 2013-07-23 2022-07-19 Micron Technology, Inc. Electronic devices with seed and magnetic regions and methods of fabrication
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US10515996B2 (en) 2013-07-23 2019-12-24 Micron Technology, Inc. Semiconductor devices with seed and magnetic regions and methods of fabrication
US9876053B2 (en) 2013-07-23 2018-01-23 Micron Technology, Inc. Semiconductor devices comprising magnetic memory cells and methods of fabrication
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US10020446B2 (en) 2013-09-13 2018-07-10 Micron Technology, Inc. Methods of forming magnetic memory cells and semiconductor devices
US11211554B2 (en) 2013-09-13 2021-12-28 Micron Technology, Inc. Electronic systems including magnetic regions
US10290799B2 (en) 2013-09-13 2019-05-14 Micron Technology, Inc. Magnetic memory cells and semiconductor devices
US9786841B2 (en) 2013-09-18 2017-10-10 Micron Technology, Inc. Semiconductor devices with magnetic regions and attracter material and methods of fabrication
US10396278B2 (en) 2013-09-18 2019-08-27 Micron Technology, Inc. Electronic devices with magnetic and attractor materials and methods of fabrication
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10014466B2 (en) 2013-09-18 2018-07-03 Micron Technology, Inc. Semiconductor devices with magnetic and attracter materials and methods of fabrication
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US10026889B2 (en) 2014-04-09 2018-07-17 Micron Technology, Inc. Semiconductor structures and devices and methods of forming semiconductor structures and magnetic memory cells
US10505104B2 (en) 2014-04-09 2019-12-10 Micron Technology, Inc. Electronic devices including magnetic cell core structures
US11251363B2 (en) 2014-04-09 2022-02-15 Micron Technology, Inc. Methods of forming electronic devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9543503B2 (en) 2014-04-18 2017-01-10 Micron Technology, Inc. Magnetic memory cells and methods of fabrication
US10347689B2 (en) 2014-10-16 2019-07-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions and methods of formation
US10355044B2 (en) 2014-10-16 2019-07-16 Micron Technology, Inc. Magnetic memory cells, semiconductor devices, and methods of formation
US10680036B2 (en) 2014-10-16 2020-06-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US10134978B2 (en) 2014-12-02 2018-11-20 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials

Also Published As

Publication number Publication date
JP4496189B2 (ja) 2010-07-07
JP2008085170A (ja) 2008-04-10
US20080291585A1 (en) 2008-11-27
CN101154709B (zh) 2010-06-09
US7920361B2 (en) 2011-04-05
CN101154709A (zh) 2008-04-02
KR100900109B1 (ko) 2009-06-01

Similar Documents

Publication Publication Date Title
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
KR101312900B1 (ko) 기억 소자 및 메모리
EP3467891B1 (en) Reduction of barrier resistance x area (ra) product and protection of perpendicular magnetic anisotropy (pma) for magnetic device applications
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US7276384B2 (en) Magnetic tunnel junctions with improved tunneling magneto-resistance
JP4649457B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
US8670271B2 (en) Magnetic stack having assist layers
US7486486B2 (en) Magnetic device to reduce reversal current in current-driven magnetic reversal and magnetic memory using same
TWI401680B (zh) 儲存元件以及記憶體
KR101360991B1 (ko) 기억 소자 및 메모리
US20070076471A1 (en) Storage element and memory
US9847161B2 (en) Multilayer magnetic storage element and storage device
JP2009094104A (ja) 磁気抵抗素子
KR101584747B1 (ko) 자기 메모리 소자
KR101053333B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
TWI482152B (zh) Memory device, memory device
CN102315383A (zh) 存储元件、存储元件的制造方法以及存储器
KR20050039842A (ko) 자기 저항 효과 소자 및 자기 메모리 장치
JP2007201059A (ja) 磁気素子、磁気記録装置及び書き込み方法
US11756578B2 (en) Ferrimagnetic Heusler compounds with high spin polarization
KR20120023560A (ko) 기억 소자 및 기억 장치
JP2012129225A (ja) 記憶素子、メモリ装置
KR20070017047A (ko) 기억 소자 및 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120507

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee