JP5451977B2 - 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ - Google Patents

磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP5451977B2
JP5451977B2 JP2008060230A JP2008060230A JP5451977B2 JP 5451977 B2 JP5451977 B2 JP 5451977B2 JP 2008060230 A JP2008060230 A JP 2008060230A JP 2008060230 A JP2008060230 A JP 2008060230A JP 5451977 B2 JP5451977 B2 JP 5451977B2
Authority
JP
Japan
Prior art keywords
layer
atomic
chemical formula
forming
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008060230A
Other languages
English (en)
Other versions
JP2008227499A (ja
Inventor
成宗 洪
茹瑛 童
全鉅 童
▲広▼立 ▲劉▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagIC Technologies Inc
Original Assignee
MagIC Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagIC Technologies Inc filed Critical MagIC Technologies Inc
Publication of JP2008227499A publication Critical patent/JP2008227499A/ja
Application granted granted Critical
Publication of JP5451977B2 publication Critical patent/JP5451977B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]

Description

本発明は、磁気トンネル接合素子およびその形成方法、ならびに、磁気トンネル接合素子を備えた磁気ランダムアクセスメモリに関する。
従来より、コンピュータやモバイル通信機器などの情報処理装置に用いられる汎用メモリとして、DRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)などの揮発性メモリが使用されている。これらの揮発性メモリは、常に電流を供給しておかなければ全ての情報が失われる。そのため、状況を記憶する手段としての不揮発性メモリ(例えば、フラッシュEEPROMなど)を別途設ける必要がある。この不揮発性メモリに対しては、処理の高速化や高密度化が強く求められていることから、近年、MRAM(Magnetic Random Access Memry)が注目されてきている。
例えば、S. Parkinらによる非特許文献1、あるいは S. Tehraniらによる非特許文献2にMRAMに関連する情報が記載されている。
エクスチェインジ・ベースド・マグネティック・トンネルジャンクションズ・アンド・アプリケーション・トゥ・ノン−ボラート・エムラム(Exchange based magnetic tunnel junctions and application to non-volatile MRAM)、ジャーナル・オブ・アプライド・フィジックス,第82巻(J. Appl. Phys., Vol. 82, p. 5823-5833,1999年。 プロセス・アンド・アウトルック・フォー・エムラム・テクノロジ(Progress and Outlook for MRAM Technology),アイ・トリプルイー・トランザクション・オン・マグネティクス,第35巻(IEEE Trans. on Magn., Vol. 35, p. 2814-2819,1999年。
一般的なMRAMは、水平面上に、互いに平行に延びる複数の第1の導線と、この第1の導線と直交し、かつ、互いに平行に延びる複数の第2の導線と、それらの交差点に各々配置された複数のMTJ素子とを備える。第1の導線は例えばワード線であり、第2の導線はビット線である。あるいは、第1の導線がビット線であり、第2の導線はワード線である。また、第1の導線は、ある領域に区分された下部電極であり、第2の導線がワード線もしくはビット線であってもよい。複数の第1の導線の下層には、トランジスタやダイオードなどの他のデバイスが、書き込みおよび読み出し操作時にMRAMセルを選択するために使用される周辺回路と同様に設けられている。
磁気トンネル接合(MTJ;magnetic tunnel junction)素子は、トンネル磁気抵抗(TMR:tunneling magneto-resistance)効果を利用したものであり、非磁性の誘電体層によって隔てられた2つの強磁性層を含む積層体(MTJスタック)を有している。MRAMデバイスでは、MTJ素子は、下部電極(第1の導線)と上部電極(第2の導線)との間に形成される。MTJスタックは、いわゆるボトムスピンバルブ構造であり、シード層、反強磁性(ピンニング)層、(強磁性)ピンド層、トンネルバリア層、(強磁性)フリー層、キャップ層が順に積層され、所定形状にパターニングされたものである。反強磁性層は、ピンド層の磁気モーメントを一定方向に保持するものである。MRAMにおけるMTJ素子では、フリー層がニッケル鉄合金(NiFe)によって構成されていることが望ましい。低いスイッチング磁界Hcおよびスイッチング磁界係数(σHc)によって説明される、再生可能かつ信頼性の高いスイッチング特性が得られるからである。また、MTJスタックは、トップスピンバルブ構造、すなわち、シード層、フリー層、トンネルバリア層、ピンド層、反強磁性層およびキャップ層が順に積層された構造であってもよい。
ピンド層は、例えばY方向に固定された磁気モーメントを有し、隣接するY方向の磁化された反強磁性層と交換結合している。フリー層は、ピンド層の磁気モーメントと平行あるいは逆平行(反平行)の磁気モーメントを有している。トンネルバリア層は、伝導電子の量子力学的なトンネル効果によって電流が流れる程度にその厚みが十分に薄くなっている。フリー層の磁気モーメントは、外部磁界に応じて変化する。また、フリー層の磁気モーメントとピンド層の磁気モーメントとの相対角度は、トンネル電流の大きさ、すなわちトンネル接合抵抗を決定する。センス電流が、MTJスタックの積層面に対し垂直な方向へ、すなわち上部電極から下部電極へ向けて流れると、フリー層の磁気モーメントとピンド層の磁気モーメントとが平行な場合(記憶状態“0”)に低抵抗が検出され、反平行な場合(記憶状態“1”)に高抵抗が検出される。
読み出し動作時において、MRAMセルに格納された情報は、センス電流が流れる際のMTJ素子の磁化状態(抵抗レベル)を検出することで読み出される。一方、書き込み動作時においては、書き込み対象とするMRAMセルのMTJ素子に対応するビット線およびワード線に電流を流し、外部磁界を発生させ、フリー層の磁化状態を適切な磁化状態へ変化させることで情報が所定のMRAMセルのMTJ素子に書き込まれる。ある種のMRAM構造においては、上部電極または下部電極が書き込み動作および読み出し動作の両方に関わるように構成されている。MTJ素子は、CMOSの製造プロセスののち、その上に形成される。高速(駆動)バージョンのMRAM構造は、1つのトランジスタに対し複数のMTJ素子が設けられたものである。
従来、MTJ素子に関しては、様々な検討が行われている。例えば、特許文献1には、酸素界面活性層(OSL:oxygen surfactant layer)をCoFeB\CoFeからなるAP1層とAlOxからなるトンネルバリア層との間に設けることで、トンネルバリア層の平滑性を向上させるようにした技術が開示されている。また、特許文献2には、CoFe(あるいはCoFe\NiFe)からなる上部強磁性層とトンネルバリア層との間にOSL層を設けるようにしたものが開示されている。また、特許文献3には、トンネルバリア層の下層として、Co75Fe25からなるAP1層を設けるようにしたものが開示されている。また、特許文献4には、非晶質固定層(CoFeB層)とトンネルバリア層との間に形成されたインターフェイス層を含むMTJ素子が記載されている。また、特許文献5には、非晶質固定層(CoFeB層)と酸化アルミニウムからなるトンネルバリア層とが接するように配置された構造が示されている。また、特許文献6には、CoFeを含む合金(例えばCoFeHfやCoFeZrなど)からなる自己固定複合層がトンネルバリア層と接するようにした構造が開示されている。また、特許文献7には、Ta\Ruからなるキャップ層が開示されている。また、特許文献8には、dR/Rを向上させるため。Ru\Ta\Ruからなるキャップ層を有するようにしたMTJ素子が開示されている。
米国特許出願公開2007/0015293号明細書 米国特許第7045841号明細書 米国特許出願公開2007/0015294号明細書 米国特許出願公開2006/0017081号明細書 米国特許第7067331号明細書 米国特許第6818458号明細書 米国特許出願公開第2006/0211198号明細書 米国特許出願公開2005/0276099号明細書
ところで、高性能なMTJ素子とは、dR/Rで表される抵抗変化率(MR比もしくはTMR比ともいう。)が高いものである。ここで、RはMTJ素子の最小抵抗を表し、dRはフリー層の磁化状態の変化に応じた抵抗変化量を表す。また、MRAMに用いられるMTJ素子では、1×10-6を下回るような低い磁歪λsが求められる。MTJ素子のパフォーマンスを高める際の鍵となるのは、(a)大きな交換バイアス磁界および高い熱安定性を有するように十分に制御されたピンド層の磁化、(b)トンネルバリア層の完全性(integrity)、(c)スイッチング性に優れ、十分に制御された磁化を有するフリー層、の3つである。MTJ素子の面積抵抗RAや絶縁破壊電圧Vbなどのバリア特性を良好なものとするには、トンネルバリア層の均質化、およびピンホールの除去を行うことが重要である。トンネルバリア層の均質化は、ピンド層や反強磁性層における平滑かつ緻密な結晶成長によって促進される。また、10000Ω・μm2 程度の高いRA値は、面積Aを大きくすることで得られるものの、面積Aが小さくなるとRA値も小さくなってしまう。一方、抵抗Rが大きすぎると、トランジスタの抵抗と不整合を生じることとなってしまう。
上記(a)については、MTJ素子のピンド層が、典型的なシンセティック反強磁性(SyAF)ピンド構造であればよい。具体的には、CoFe\Ru\CoFeというように、ルテニウムからなる結合層を、反強磁性層と隣接して設けられたCoFeからなるAP2層と、トンネルバリア層と隣接して設けられたCoFeからなるAp1層とで挟むような構造とすればよい。このようなSyAFピンド層を採用することで、熱安定性を向上させるだけでなく、ピンド層とフリー層との間の交換結合磁界を最小限とすることができる。その結果、オフセット磁界が低減される。上記(b)については、非晶質の酸化アルミニウム(AlOx)薄膜や結晶質の酸化マグネシウム(MgO)薄膜などをトンネルバリア層として採用すればよい。上記(c)について最適化するには、再現性があり、信頼できるスイッチング特性を確保するため、フリー層をパーマロイ(NiFe)によって構成し5nm以下の厚みとすればよい。
一般に、キャップ層を設ける目的は、エッチング工程などの製造プロセス中においてMTJ素子におけるその下層部分を保護することにある。他の目的としては、その上層となる導線との電気的な接続を図ることが挙げられる。MTJ素子における典型的なキャップ層は、タンタル(Ta)や窒化タンタル(TaN)などの非磁性導電金属によって構成される。アニールの際、キャップ層を構成するタンタル原子は、隣接するフリー層に含まれる酸素原子を吸着することができる。したがって、NiFeなどからなるフリー層には酸素原子がほとんど含まれなくなり、トンネルバリア層とフリー層との境界がより明確に区別可能となり、dR/Rが向上することとなる。タンタルからなるキャップ層を採用することの不利な点は、250℃を超えるような温度でアニールする際、タンタル原子がNiFeへ拡散することである。それによって、磁束密度Bsが低減するだけでなく、磁気歪み係数が大きくなってしまう。よって、フリー層とキャップ層との間の内部拡散を最小限度に抑えつつ酸素原子を吸着するような、高いMR比および低い磁歪定数λsが得られるような、タンタルなどの代わりとなるキャップ層が望まれる。
また、MRAMは、数メガビットのMTJ素子が、CMOSデバイスを含む駆動回路が形成された基板上に設けられたものである。MRAMが完成した後、各MTJ素子は、準静的テスタによって電気的磁気的探査が行われる。準静的テストによって得られる臨界測定値のうちの1つは、不完全なMTJビットの数を意味するエラーカウント(EC)である。EC測定は、以下の第1〜第3のステップを順番に行うものである。第1のステップとして、MRAMチップ上の全てのMTJ素子を記憶状態“0”に初期化する(例えば、フリー層の磁化方向とピンド層の磁化方向とを平行にする)ため、150Oe(=150×250/π[A/m])の磁界を磁化容易軸方向へ付与する。第2ステップとして、ワード線およびビット線に電流を流し、フリー層の磁化方向を反転させ、記憶状態“1”に変化させる(フリー層の磁化方向とピンド層の磁化方向とを逆平行にする)。第3のステップとして、各MRAMチップにおいて、記憶状態“0”から記憶状態“1”へスイッチングさせようとしたMTJ素子のうち、何個のMTJ素子がスイッチングされていないかをカウントする(これをEC0値とする)。同様にして、各MRAMチップにおいて、記憶状態“1”から記憶状態“0”へスイッチングさせようとしたMTJ素子のうち、何個のMTJ素子がスイッチングされていないかをカウントする(これをEC1値とする)。EC0値とEC1値とを合計することで全体のEC値を得る。1メガビットのMRAMチップにおいては、10ppm未満とすることが好ましく、特に5ppm未満とすることが好ましい。従来のMRAMでは、MTJ素子のEC値は20〜1000ppm程度である。したがって、より低減することが望まれる。
本発明はかかる問題に鑑みてなされたもので、その第1の目的は、例えば1メガビットの磁気ランダムアクセスメモリに好適な、例えば40以上の高いTMR比を有すると共に1×10-6 以下の磁歪を有する磁気トンネル接合素子を提供することにある。本発明の第2の目的は、1〜16メガビットのMRAMに好適な、RA値が約100Ω×μm2 である磁気トンネル接合素子を提供することにある。本発明の第3の目的は、製造時のエラーカウントが10ppm未満である磁気トンネル接合素子を提供することにある。
さらに、本発明の第4の目的は、上記のような磁気トンネル接合素子の形成方法を提供することにあり、本発明の第5の目的は、上記のような磁気トンネル接合素子を備えた磁気ランダムアクセスメモリを提供することにある。
本発明の磁気トンネル接合素子は、以下の(A1)〜(A4)の各要件を備えるようにしたものである。
(A1)反強磁性層の上に、第2強磁性層(AP2層)と、結合層と、非晶質CoFeB層と結晶質CoFe層との2層構造を含む第1強磁性層(AP1層)とが順に積層されてなるピンド層。
(A2)結晶質CoFe層の上に設けられ、酸化アルミニウム(AlOx)からなるトンネルバリア層。
(A3)トンネルバリア層の上に設けられ、化1で表される合金からなるニッケル鉄合金層を含むフリー層。
(A4)フリー層の上に設けられ、化2で表される合金からなるニッケル鉄ハフニウム合金層を含むキャップ層。
(化1)
NiRFeS
(但し、R+S=100原子%、S=12原子%である。)
(化2)
(Ni100-AFeA100-BHfB
(但し、A=8〜21原子%、B=10〜25原子%である。)
本発明の磁気ランダムアクセスメモリは、互いに交差する第1導線および第2導線と、第1導線と第2導線との間に設けられた磁気トンネル接合素子とを備え、その磁気トンネル接合素子が以下の(B1)〜(B4)の各要件を備えるようにしたものである。
(B1)反強磁性層の上に、第2強磁性層と、結合層と、非晶質CoFeB層と結晶質CoFe層との2層構造を含む第1強磁性層とが順に積層されてなるピンド層。
(B2)結晶質CoFe層の上に設けられ、酸化アルミニウムからなるトンネルバリア層。
(B3)トンネルバリア層の上に設けられ、化3で表される合金からなるニッケル鉄合金層を含むフリー層。
(B4)フリー層の上に設けられ、化4で表される合金からなるニッケル鉄ハフニウム合金層を含むキャップ層。
(化3)NiRFeS
(但し、R+S=100原子%、S=12原子%である。)
(化4)
(Ni100-AFeA100-BHfB
(但し、A=8〜21原子%、B=10〜25原子%である。)
本発明の磁気トンネル接合素子の形成方法は、基体上に、磁気トンネル接合積層構造を含む磁気トンネル接合素子を形成する方法であって、以下の(C1)〜(C4)の各ステップを含むようにしたものである。
(C1)基体上に、反強磁性層を介して磁気トンネル接合積層構造の一部をなすピンド層を形成するステップ。
(C2)ピンド層の上にアルミニウム層を形成し、そのアルミニウム層をラジカル酸化またはプラズマ酸化することで酸化アルミニウム(AlOx)からなるトンネルバリア層を形成するステップ。
(C3)トンネルバリア層の上に、化5で表される合金からなるニッケル鉄合金層を含むフリー層を形成するステップ。
(C4)フリー層の上に、化6で表される合金からなるニッケル鉄ハフニウム合金層を含むキャップ層を形成するステップ。
ここで、ステップ(C1)において、反強磁性層の側から第2強磁性層(AP2層)と、結合層と、非晶質CoFeB層と結晶質CoFe層との2層構造を含む第1強磁性層(AP1層)とを順に積層することでピンド層を形成する。
(化5)
NiRFeS
(但し、R+S=100原子%、S=12原子%である。)
(化6)
(Ni100-AFeA100-BHfB
(但し、A=8〜21原子%、B=10〜25原子%である。)
本発明の磁気トンネル接合素子、磁気ランダムアクセスメモリおよび磁気トンネル接合素子の形成方法では、上記化1(または化2,化3)で表される合金を含むキャップ層を設けるようにしたので、キャップ層における酸素原子の吸着能力が向上し、隣接するフリー層における酸素原子の含有率が低減される。また、キャップ層を単体のタンタルや単体のルテニウム(Ru)、あるいはTaNによって構成した場合とは異なり、キャップ層の構成原子がフリー層中へ拡散する現象が抑制される。さらに、トンネルバリア層と反対側から非晶質CoFeB層と結晶質CoFe層とが順に積層された2層構造を含む第1強磁性層をトンネルバリア層と接するように配置したので、構造上、ピンホールなどの欠陥の少ない、均質化されたトンネルバリア層が得られる。
本発明の磁気トンネル接合素子およびその形成方法では、非晶質CoFeB層を化7で表される合金によって構成し、結晶質CoFe層を化8で表される合金によって構成するとよい。
化7
CoXFeYZ
(但し、X+Y+Z=100原子%、X=40〜60原子%、Y=20〜40原子%、Zは15〜25原子%である。)
化8
CoVFeW
(但し、V+W=100原子%、V=20〜50原子%、W=50〜80原子%である。)
本発明の磁気トンネル接合素子およびその形成方法では、キャップ層の上に、さらに、40nm以上60nm以下の厚みを有するタンタル(Ta)からなるハードマスクを設けるようにするとよい。
本発明の磁気トンネル接合素子、磁気ランダムアクセスメモリおよび磁気トンネル接合素子の形成方法によれば、キャップ層として上記化2(または化4,化6)で表される合金を含むものを用いるようにしたので、フリー層の機能が向上する。また、ピンド層のうちの、トンネルバリア層と接する第1強磁性層が、非晶質CoFeB層と結晶質CoFe層との2層構造を含むようにしたので、より平滑かつ緻密な、欠陥の少ない結晶構造のトンネルバリア層が得られる。よって、より高い抵抗変化率を得ることができるうえ、製造時の不良率も大幅に低減できる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図1は、本発明の一実施の形態に係る磁気ランダムアクセスメモリ(MRAM)構造40の要部断面図である。このMRAM構造40は、基体20上に設けられ、互いに直交して延在する複数のワード線21および複数のビット線36と、それらの各交差点において積層方向に挟まれるように配置された磁気トンネル接合素子(MTJ素子)31とを備えている。また、下部電極24とビット線36との間に挟まれたMTJ素子31の周囲の空間には、絶縁層35が充填されている。なお、図1では、ワード線21、MTJ素子10、ビット線36をそれぞれ1つずつのみ示す。
基体20は、シリコンやその他の半導体材料からなり、MTJ素子31を駆動するためのトランジスタやダイオードなどのデバイスを含むものである。基体20上には、第1絶縁層22、第2絶縁層23、下部電極24、シード層25およびMTJ素子31が順に積層されている。
第1絶縁層22は、酸化アルミニウム(Al2 3 ) や酸化ケイ素などによって構成されている。第1絶縁層22には、銅などからなる第1導線としてのワード線21が複数埋設されており、第1絶縁層22とワード線21とはそれらの上面が共通平面を形成している。複数のワード線21は、同一の階層において互いに平行に延在するように設けられている。ワード線21は、例えば基体20に埋設されたトランジスタのソース電極(図示せず)と接続されている。なお、ワード線21は、ディジットライン、データライン、ローライン、コラムラインなどとも呼ばれる。
第2絶縁層23は、第1絶縁層22およびワード線21を覆うように設けられており、例えば第1絶縁層22と同様にAl2 3 や酸化ケイ素などからなるものである。第2絶縁層23の上に設けられた下部電極24は、基体20に埋設されたトランジスタ(図示せず)のドレイン電極と接続されている。
下部電極24は、例えば、下部シード層、中間導電層、上部キャップ層を含む複合層である。下部電極24の上面は、MTJ素子31の最下層であるシード層25の下面と接している。
下部電極24は、XY平面において矩形をなすように区分された、Z方向の厚みを有する板状の部材である。あるいは、下部電極24を、ワード線21と直交するように延在するビット線とし、MTJ素子31の上に第2のワード線を別途設けるようにしてもよい。下部電極24は、例えばシード層と導電層とキャップ層との積層構造であってもよい。その場合のシード層としては、ニッケルクロム合金(NiCr)、タンタルあるいは窒化タンタル(TaN)などが挙げられる。導電層としては、ルテニウム(Ru),ロジウム(Rh),イリジウム(Ir),金(Au),銅(Cu),α−Taなどを用いることができる。さらに、キャップ層としては、例えば非晶質のタンタル層がよい。このような3層構造とすれば、その上に形成されるMTJ素子31の各層における均質性を高めると共に高密度な結晶成長を促進する機能を発揮するからである。
MTJ素子31は、下部電極24の上に、シード層25、反強磁性層26、シンセティック反強磁性(SyAF)ピンド層27、トンネルバリア層28、フリー層29、キャップ層30、ハードマスク32が順に積層されたものである。
シード層25は、4nm以上6nm以下(40Å以上60Å以下)の厚みを有していることが望ましい。特に、4.5nm(45Å)の厚みを有し、クロム(Cr)の含有率が35原子%〜45原子%のニッケルクロム合金(NiCr)によって構成されていることが望ましい。あるいは、ニッケル鉄合金(NiFe)やニッケル鉄クロム合金(NiFeCr)などによってシード層25を構成するようにしてもよい。このようなシード層25は、下部電極24における非晶質のタンタルからなるキャップ層の上に形成される場合、<111>方向に結晶成長し、平滑かつ緻密な構造となる。その結果、その上に形成されるMTJ素子31の残りの層も、結晶成長の際、平滑かつ緻密な構造となる。
反強磁性層26は、好ましくはマンガン白金合金(MnPt)からなり、例えば10nm以上20nm以下(100Å以上200Å以下)、好ましくは15nm(150Å)の厚みを有するものである。反強磁性層26の構成材料としては、上記のほか、イリジウムマンガン合金(IrMn)、ニッケルマンガン合金(NiMn)、オスミウムマンガン合金(OsMn)、ルテニウムマンガン合金(RuMn)、ロジウムマンガン合金(RhMn)、パラジウムマンガン合金(PdMn)、ルテニウムロジウムマンガン合金(RuRhMn)、マンガン白金パラジウム合金(MnPtPd)などが好適である。反強磁性層26は、Y軸方向に沿った磁化を有している。外部磁界を印加しつつ反強磁性層を形成することで適切な方向に磁化が配列される。
SyAFピンド層27は、第2強磁性層(AP2)層\結合層\第1強磁性層(AP1)という3層構造(シンセティック反強磁性ピンド構造)を有する。ここで、AP1層は下層としての非晶質CoFeB層と、上層としての結晶質CoFeB層との2層構造を有する。AP1層の上層としての結晶質CoFeB層は、トンネルバリア層28と接することとなる。SyAFピンド層27は、熱安定性を向上させるだけでなく、フリー層29との間に生じる層間結合磁界(オフセット磁界)を低減するのに有効な構造である。反強磁性層26の上面と接するAP2層は、例えば鉄含有率が25原子%のコバルト鉄合金(CoFe)からなり、2.0nm以上3.0nm以下(20Å以上30Å以下)、好ましくは2.3nm(23Å)の厚みを有するものである。AP2層の磁気モーメントは、AP1層の磁気モーメントと反平行となるように固定されている。AP1層とAP2層とは、厚みに僅かな差があり、それによってSyAFピンド層27との間にY軸に沿ったネット磁気モーメントを発生させるようになっている。AP1層とAP2層との交換結合は、その間に挟まれた結合層によって助長(facilitated)される。結合層は、好ましくはルテニウムからなり、0.75nm(7.5Å)の厚みを有している。ルテニウムの代わりに、ロジウムやイリジウムなどを用いてもよい。
一つの形態として、AP1層が2層構造の場合、ルテニウムからなる結合層の上に形成される下層が、例えば1.2nm以上1.8nm以下(12Å以上18Å以下)、好ましくは1.5nm(15Å)の厚みを有し、非晶質のCoFeBによって構成される。非晶質CoFeBは、コバルトの含有率が40〜60原子%、鉄の含有率が20〜40原子%、ホウ素の含有率が15〜25原子%のものである。特に、コバルトの含有率が60原子%、鉄の含有率が20原子%、ホウ素の含有率が20原子%のものである。CoFeBが非晶質となるには、ホウ素の含有率が15%以上であることが必要である。また、鉄の含有率を高するとMR比が向上する傾向にあり、低くすると保磁力Hcや磁歪定数が低下する傾向にある。AP1層における上層としての結晶質CoFe層は、例えば鉄含有率が20〜50原子%、好ましくは25原子%であり、厚みが0.5〜0.7nm(5〜7Å)、好ましく名0.6nm(6Å)のものである。よって、AP1層における好ましい構造は、非晶質のCo60 Fe20 20 からなる下層と、結晶質のCo75 Fe25 からなる上層との2層構造である。
SyAP層27の上には、例えばAlOxからなるトンネルバリア層28が設けられている。以前、本発明者は、酸化マグネシウム(MgO)からなるトンネルバリア層を、マグネシウム層をラジカル酸化することで形成する方法について開示している(米国特許出願公開第2007/0015294号明細書を参照)が、その形成方法をそのまま流用してAlOxからなるトンネルバリア層を形成することができる。MgOからなるトンネルバリア層は、マグネシウム層をプラズマ酸化することで形成可能である。それについては、R. Daveが以下の参考文献1に開示している。
(参考文献1)
「MgO−ベースド・トンネルジャンクション・マテリアル・フォー・ハイ・スピード・トグル・エムラム(MgO-based tunnel junction material for high speed Toggle MRAM)」,アイ・トリプルイー・トランザクションズ・オブ・マグネティクス(IEEE Trans. Magn.),V42,p.1935−1939,2006年。
例えばMnPtからなる反強磁性層26と、非晶質CoFeB層(例えば非晶質Co60 Fe20 20 層)を含むAP1層とを採用することで、その上に設けられるトンネルバリア層28が平滑なものとなる。また、AP2層としての結晶質のCoFe層は、MnPtからなる反強磁性層26との交換バイアスを通じて、強力に磁化が固定されたSyAFピンド層27を形成する。
トンネルバリア層28としては、AlOxの代わりに、アルミ・チタン複合酸化物(AlTiOx)を用いてもよい。平滑性に優れるAP1層の上に形成されるトンネルバリア層28は、優れた平滑性と均質性とを有するものである。進化した(特に1メガビットの)MRAMに対応するにあたっては、1000Ω×μm3 に達する面積抵抗RAと、45〜50%に達する抵抗変化率dR/Rと、1×10-6未満の磁歪定数と、10ppm以下のエラーカウントとを全て同時に実現することが望ましい。よって、以下のような、最適化されたトンネルバリア層28を採用するとよい。具体的には、厚さ0.85〜0.9nm(8.5〜9Å)、好ましくは0.875nm(8.75Å)のアルミニウム層をAP1層の上に形成したのち、それをラジカル酸化法またはプラズマ酸化法により酸化することで得られるAlOx層をトンネルバリア層28として採用することがより望ましい。そのようにして得たAlOx層は、ピンホールが極めて少なく、良好なトンネル効果が得られ、MTJ素子31の特性が向上するからである。ラジカル酸化またはプラズマ酸化のプロセスは、MTJ素子31の各層の成膜に使用するスパッタ蒸着装置に組み込まれた酸化用チャンバの内部において実施されるようにするとよい。なお、通常のトンネルバリア層としてのAlOx層は、厚さ0.7〜0.825nm(7〜8.25Å)のアルミニウム層をラジカル酸化法またはプラズマ酸化法により酸化することで得られるものである。
トンネルバリア層28の上に形成されるフリー層29は、例えばニッケル鉄合金(NiRFeS )によって構成される。ここで、R+S=100であり、Sは8〜21原子%、好ましくは12原子%である。このようなフリー層29は、磁歪定数の小さなものである。フリー層29は、2.5nm以上3.5nm以下(25Å以上35Å以下)、特に3.0nm(30Å)の厚みであるとよい。また、例えば記憶状態0の場合に、ピンド層と同じく、Y軸に沿った磁化を有する。MTJ素子31は、平面形状が楕円であり、その楕円の長軸が磁化容易軸となっている。ここでは、MTJ素子31の平面形状の長軸がY軸と平行になるようにしている。また、フリー層29は、例えばCoFe\NiFeのような複合層であってもよい。
本発明における重要な特徴として、以下のようなキャップ層30がフリー層29の上に設けられている点が挙げられる。キャップ層30は、NiFeM(Mは、ニッケル原子および鉄原子よりも高い酸化電位の金属原子である。)を含むものである。キャップ層30は、好ましくは、1.5nm以上5.0nm以下(15Å以上50Å以下)、特に好ましくは4.5nm(45Å)以下の厚みを有する(Ni100-AFeA100-BHfBからなるNiFeHf層を含むように構成されるものである。このような、NiFeMを含むキャップ層30は、MR比を向上させるのに好適なものである。磁化を低減するため、NiFeHf層中のハフニウムの含有率は10原子%以上とする必要がある。また、ニッケル原子と鉄原子との比率は、隣接するフリー層29と同様とすることが望ましい。ハフニウムの含有率の上限は、NiRFeSのsが21原子%である場合、25原子%であるとよい。すなわち、A=8〜21原子%、B=10〜25原子%であるとよい。特に、(Ni78 Fe21 75であるとよい。そのような組成とすることで、非磁性層としてふるまうこととなる。このような、NiFeHf層を含むキャップ層30は、NiFeのターゲットと、ハフニウムのターゲットとを用いた同時並行スパッタリングによって形成される。NiFeのターゲットにおける鉄含有率が21原子%未満である場合、非磁性とするためには、ハフニウムの含有率を25原子%未満とする必要がある点に留意すべきである。例えば、[Ni82.5 Fe17.5 1-B HfB の場合、非磁性とするにはハフニウムの含有率Bが25原子%未満であることが要求される。ここで、ハフニウムの含有率が増大すると、NiFeHfにおける酸素除去能力が向上する。
NiFeHf層を含むキャップ層30によって、フリー層29に存在する酸素が除去され、MR比が向上すると考えられる。NiFeHf層を含むキャップ層30をフリー層29と隣接させることで、フリー層29の導電性が高まり、結果としてdR/Rが上昇する。NiFeHf層の酸素除去能力は、ハフニウムがニッケルや鉄の酸化電位よりも高いことによって著しく発揮される。
NiFeHf層を含むキャップ層30を採用することの他の利益は、それがフリー層とキャップ層との間のデッドレイヤーを実質的に除去できることにある。このデッドレイヤーは、一般的には0.3nmから0.6nmの厚みのフリー層に相当するものであり、フリー層とキャップ層との界面における物質の混合によって生じるものである。例えば、従来のルテニウムやタンタルからなるキャップ層の場合、ルテニウムやタンタルは、フリー層を構成するNiFeの内部に移動(migrate)し、フリー層の磁気モーメントを僅かに低下させてしまう。デッドレイヤーは、フリー層と、それと隣接するキャップ層との格子整合性(lattice matching)が乏しいことに起因する。本発明においては、NiFeHf層の存在により、このような格子整合性が最適化され、デッドレイヤーを除去し、実質的にフリー層として機能する部分を広げることで、デバイスの熱安定性を高めることができる。これは、フリー層の体積Vが、(Ku×V)/(Kb×T)で表される熱安定化因子(thermal stability factor )に直接関わるからである。ここで、Kuは、磁気異方性エネルギーであり、kbはボルツマン定数であり、Tは絶対温度である。
キャップ層30としては、NiFeHfのほか、NiFeZr、NiFeNbなどを用いることも可能である。ジルコニウム(Zr)やニオブ(Nb)もNiおよびFeよりも酸化電位が高い元素である。また、キャップ層30は、NiFeM層を含む複合層であってもよい。例えば、フリー層29の側から、NiFeHf層と、タンタル層とが順に積層された2層構造でもよい。あるいは、フリー層29の側から、NiFeHf層と、タンタル層と、ルテニウム層とが順に積層された3層構造でもよい。3層構造の場合、NiFeHf層の厚みは1.0nm以上5.0nm(10Å以上50Å以下)であり、タンタル層の厚みは3.0nm以上5.0nm(30Å以上50Å以下)であり、ルテニウム層の厚みは3.0nm以上10.0nm(30Å以上100Å以下)であるとよい。
ハードマスク32は、例えば40.0nm以上60.0nm(400Å以上600Å以下)、好ましくは50.0nm(500Å)の厚みを有し、タンタルによって構成されている。ハードマスク32の上面は、ビット線36の下面と接している。
続いて、図1と共に図2を参照して、本実施の形態のMRAM構造40の製造方法について説明する。ここでは、併せてMTJ素子31の形成方法についても説明する。なお、図2は、MRAM構造40の製造方法における一工程を表す断面図である。
まず、予めトランジスタなどを埋設した基板20の上に、第1絶縁層22およびワード線21を形成する。ワード線21は、例えば銅(Cu)のめっき浴を用いためっき法により形成する。次いで、全体を覆うように第2絶縁層23を形成したのち、平面形状が矩形の下部電極24を選択的に形成し、全体を絶縁層(図示せず)によって覆う。そののち、下部電極24の上面が露出するまで研磨し、下部電極24と接するようにMTJ素子31を形成する。
MTJ素子31については、まず、例えばスパッタリング法やイオンビームデポジッション(IBD)によってシード層25、反強磁性層26、SyAFピンド層27を順に形成する。そののち、SyAFピンド層27の上にアルミニウム層を形成し、これをラジカル酸化法またはプラズマ酸化法により酸化することでAlOxからなるトンネルバリア層28を得る。例えばラジカル酸化法の場合、そのサイクル時間を延長することによってAlOxの酸化状態を変えることができる。標準的なラジカル酸化の条件は、0.825nm以上0.9nm以下の厚みでアルミニウム層を形成した場合、RF電力が500ワット以上800ワット以下であり、酸素流量が5.00×10-5 3 /秒(=0.3slm)以上10.00×10-5 3 /秒(=0.6slm)以下であり、処理時間は50〜70秒である。特に、本実施の形態では、ラジカル酸化のサイクル時間を、トータルで75〜120秒とすることが望ましい。予想されるように、ラジカル酸化の処理時間を長くすれば、トンネルバリア層28の面積抵抗RAはより高くなる。例えば、0.825nm(8.25Å)のアルミニウム層を105秒間、ラジカル酸化することで、成膜後の酸化処理前の段階で1100Ω×μm2 であったものが2500Ω×μm2 にまで増加する。トンネルバリア層28を形成したのち、上述した所定の材料を用いてフリー層29、キャップ層30およびハードマスク32を所定の厚みで順に積層する。キャップ層30の最上層をタンタル層とし、かつ、ハードマスク32をタンタル層とする場合、まず、20〜50sccmの流量でアルゴンガスをチャンバ内へ流入させながらキャップ層30の上層としてのタンタル層を形成したのち、続いて、50〜100sccmの流量でアルゴンガスをチャンバ内へ流入させながらハードマスク32としてのタンタル層を形成するとよい。両者の界面での応力を低減するためである。
下部電極24および、その上に設けられたシード層25、反強磁性層26、SyAFピンド層27、トンネルバリア層28、フリー層29、キャップ層30およびハードマスク32からなる積層膜は、いずれも同一の成膜装置を利用して形成するとよい。例えば、各々5つのターゲットを有する3つの物理的気相蒸着(PVD)チャンバと、酸化チャンバと、スパッタエッチングチャンバとを備えたアネルバ社製のスパッタリング装置「C−7100」などにおいて形成可能である。ここで、少なくともPVDチャンバは、同時並行スパッタリング(co-sputtering)が可能なものが望ましい。通常、スパッタリングによる成膜プロセスは、アルゴンガスや、基板上に堆積する材料としての金属あるいは合金からなるターゲットを必要とする。下部電極24、およびのちにMTJ素子31となる積層膜は、スループットを向上させるため、スパッタリング装置における一回のポンプダウンの後に連続して形成するとよい。
上記したように積層膜を形成したのち、全体をアニール処理する。例えば、上記積層膜を真空引きされたチャンバ内に入れ、磁化容易軸であるY軸に沿って10000Oe(=104×250/π[A/m])程度の磁界を印加しながら1〜5時間に亘って250℃〜300℃の環境下でアニール処理する。
アニール処理ののち、フォトリソグラフィ法などにより積層膜をパターニングすることで所望の平面形状を有するMTJ素子31を得る。具体的には、図2に示したように、ハードマスク32の上に、X軸方向において幅Wを有する所定形状のフォトレジスト層34を形成したのち、そのフォトレジスト層34をエッチングマスクとして使用してハードマスク32をパターニングする。パターニングは、イオンビームエッチング(IBE)や反応性イオンエッチング(RIE)などによって、ハードマスク32のうちのフォトレジスト層34に覆われていない部分を除去するようにする。ハードマスク32のエッチングののち、フォトレジスト層34は剥がれるか、あるいは、ハードマスク32の上に残留したままの状態となるかのいずれかである。いずれにせよ、ハードマスク32は、シード層25、反強磁性層26、SyAFピンド層27、トンネルバリア層28、フリー層29、キャップ層30の各層を除去する第2のRIEプロセスにおいてプライマリ・エッチングマスクとして使用される。その結果、積層膜は、キャップ層30がX軸方向においてシード層25よりも狭い幅となるように傾斜した側壁33を有するMTJ素子31が完成する。
MTJ素子31を形成したのち、フォトレジスト層34を除去し、さらに絶縁層35を、露出した下部電極24を覆い、かつMTJ素子31の両隣を埋めるように形成する。このとき、絶縁層35の上面がハードマスク32の上面32aに達する程度に、絶縁層35を十分な厚みで形成する。こののち、絶縁層35をCMP処理などにより平坦化し、絶縁層35の上面がハードマスク32の上面32aと同じ高さ位置となるように、すなわち、共通平面を形成するようにする。
続いて、上部導体(ビット線)36を絶縁層35およびハードマスク32の上面を覆うように形成する。ビット線36は、ワード線21と直交して延在するように形成される。また、ビット線36は、複合層であってもよい。例えば、ビット線36は、銅、金、ルテニウム、アルミニウムからなる中心導体と、その周囲の面を取り囲む拡散防止層(接着層として機能させてもよい)とを有する構造であってもよい。以上により、MRAM構造40が完成する。
このようにして得られた本実施の形態のMRAM構造40では、MTJ素子31に対し、積層面に垂直な方向(X軸およびY軸に直交するZ軸に沿った方向)にセンス電流を流すことで情報の読み出しが行われる。
本実施の形態では、NiFeM(Mは、ニッケル原子および鉄原子よりも高い酸化電位の金属原子である。)で表される合金を含むキャップ層30を設けるようにしたので、キャップ層30における酸素原子の吸着能力が向上し、隣接するフリー層29における酸素原子の含有率が低減される。その結果、フリー層29の性能が向上する。また、キャップ層30を単体のタンタルや単体のルテニウム、あるいはTaNによって構成した場合とは異なり、キャップ層30の構成原子がフリー層29中へ拡散する現象が抑制される。さらに、トンネルバリア層28と反対側から非晶質CoFeB層と結晶質CoFe層とが順に積層された2層構造を含むAP1層をトンネルバリア層28と接するように配置したので、構造上、ピンホールなどの欠陥の少ない、均質化されたトンネルバリア層28が得られる。よって、より高い抵抗変化率を得ることができるうえ、製造時の不良率も大幅に低減できる。
(実施例1)
AP1層としての非晶質Co60 Fe20 20 層(1.3nm厚)\結晶質Co75 Fe25 層(0.8nm厚)と、トンネルバリア層としてのAlOx層と、フリー層29としてのNiFe層とを積層した構造体「CoFeB層\CoFe層AlOx層\NiFe層」を含むMTJ素子31について磁気特性の評価をおこなった。ここでは、Ta\Ru(20nm厚)\α−Ta(10nm厚)からなる下部電極24の上に、4.5nm厚のNiCr層(シード層)、15nm厚のMnPt層(反強磁性層)、2nm厚のCo75Fe25 層(AP2層)、0.75nm厚のRu層(結合層)、AP1層、AlOx層(トンネルバリア層)、2.9nm厚のNi88 Fe12 層(フリー層)、(Ni88 Fe12 85 Hf15 (4.5nm厚)\Ta(3.0nm厚)\Ru(10.0nm厚)からなるキャップ層とを設けるようにした。トンネルバリア層は、0.825nm厚のアルミニウム層をラジカル酸化することで得た。ラジカル酸化の条件は、処理時間を65秒間、酸素ガス流量を10.00×10-5 3 /秒(=0.6slm)、RF電力を800ワットとした。さらに、280℃で10000Oeの磁界を付与しながら5時間に亘ってアニール処理をおこなった。このMTJ素子の磁気特性については、CIPT(current-in-plane tester)を用いて測定し、B−H曲線から算出した。結果を表1に示す。表1において、Bsは磁束密度、Hcは保磁力、Heはピンド層とフリー層との間に生じる層間結合磁界、Hkは一軸異方性磁界である。
実施例1に対する比較例1として、AP1層を単層の非晶質Co60 Fe20 20 層(2.1nm厚)としたことを除き、他は同様の構成を有するMTJ素子を作製し、磁気特性の評価をおこなった。結果を併せて表1に示す。
Figure 0005451977
表1に示したように、実施例1ではRA値が753Ω×μm2 であり、比較例1のRA値1106Ω×μm2 よりも低い値となっている。さらに、実施例1では、比較例1よりも高いMR比が得られた。これらの結果(RA値が低く、MR比が高いという結果)は、AlOxからなるトンネルバリア層を、非晶質Co60 Fe20 20 層の上に設けた場合よりも結晶質Co75 Fe25 層の上に設けるようにした場合に、その均質性をより向上させることができることを意味している。さらに、表1には示さないが、飽和磁界Hsも、実施例1のほうが比較例1よりも高い値を示すことが確認された。この結果、より磁気的に強固なSyAFピンド層が得られたといえる。
(実施例2−1,2−2)
トンネルバリア層の構成を変えたことを除き、他は実施例1と同様の構成を有するMTJ素子を作製し、磁気特性の評価をおこなった。その結果を表2に示す。表2において、λはフリー層の磁歪定数を表す。
Figure 0005451977
上述したように、AlOxからなるトンネルバリア層は、ラジカル酸化の処理時間を長くするなどしてより強く酸化された状態となる。実施例1では、0.825nm(8.25Å)の厚みのアルミニウム層をAlOx層へ変化させるようにしたが、本実施例では、0.85nm(8.5Å)または0.90nm(9.0Å)の厚みのアルミニウム層をラジカル酸化によりAlOx層へ変化させるようにした。ラジカル酸化の処理時間は、実施例1における65秒間よりも長くし、70秒間(実施例2−1)または105秒間(実施例2−2)とした。また、実施例2−1では、AP1層における非晶質Co60 Fe20 20 層の厚みを1.5nmとすると共に結晶質Co75 Fe25 層の厚みを0.6nmとし、フリー層29としてのNi88 Fe12 層の厚みを2.8nmとし、キャップ層30における(Ni88 Fe12 85 Hf15 の厚みを3.9nmとした。
実施例2−1,2−2に対する比較例2として、AP1層を単層の非晶質Co60 Fe20 20 層(2.1nm厚)とし、0.875nm(8.75Å)の厚みのアルミニウム層をAlOx層へ変化させたトンネルバリア層を用いたことを除き、他は実施例2−1,2−2と同様の構成を有するMTJ素子を作製し、磁気特性の評価をおこなった。結果を併せて表2に示す。
表2に示したように、AP1層におけるAlOx層と接する部分が、非晶質CoFeBからなる場合(比較例2)よりも結晶質CoFeからなる場合(実施例2−1,2−2)に、より高いMR比をもたらす。これは、より高いスピン偏極(spin polarization)を発生させるからと考えられる。さらに、実施例2−1,2−2では、比較例2よりも磁歪定数λを低減することができた。また、実施例1、実施例2−1,2−2の比較により、より厚みの大きな(例えば0.85〜0.9nmの厚みを有する)アルミニウム層を酸化処理することで、高いRA値を示すMTJ素子が得られることがわかった。特に、実施例2−1では、比較的高いTMRと、小さなRA値と、低い磁歪定数λとがバランス良く得られたことから、特に応答性に優れたものといえる。よって、1メガビットのMRAMに好適である。また、表2には示さないが、いずれの場合も、均質性が高まると共にピンホール(hot spots)が減少するなど、トンネルバリア層の質が向上しており、エラーカウントが低減した。エラーカウントは、内部短絡、隙間(opens)、あるいは磁気的な欠陥を含むものと理解される。
なお、NiFeHf\Ta\Ruの3層構造からなるキャップ層30における最上層のルテニウム層は、NiFeHf\Taという2層構造に省略してもよい。MTJ素子31の最上層としてのルテニウム層を除去することで、MTJ素子31のパターニングに使用されるRIEプロセスにおいて、パターン化されたMTJ素子31の側壁33上の残留物を減らすことができる。このような、側壁に付着した残留物の少ないきれいなMTJ素子31では、エラーカウントが減少する。しかしながら、本実施例では、CIPT測定を容易にするため、ルテニウム層をMTJ素子31の最上層に残したままとした。また、ここでは、モニターウェハ上のMTJ素子31において、キャップ層30の最上層をルテニウム層としたが、実際のMRAM構造においては、NiFeHfからなる単層のキャップ層30とし、その上に50nmから60nm厚のタンタルからなるハードマスクを設けるようにすることが望ましい。
さらに、当業者にはよく知られた準静的試験(quasistatic test)では、AP1層\トンネルバリア層\フリー層が、結晶質Co75 Fe25 層\AlOx層\結晶質NiFe層の3層構造からなる場合、非晶質CoFeB層\AlOx層\結晶質NiFe層の3層構造からなる場合と比べ、MR比とバイアス磁界との関係において、より対称性の高い特性を示すことがわかった。
(実施例3−1)
0.85nm(8.5Å)の厚みのアルミニウム層を75秒間に亘るラジカル酸化によりAlOx層へ変化させることでトンネルバリア層28を作製すると共に、キャップ層30の構成を(Ni88 Fe12 85 Hf15 (4.0nm厚)\Ta(5.0nm厚)の2層構造としたことを除き、他は実施例2−1と同様にしてMTJ素子を作製した。
(実施例3−2)
0.90nm(9.0Å)の厚みのアルミニウム層を100秒間に亘るラジカル酸化によりAlOx層へ変化させることでトンネルバリア層28を作製したことを除き、他は実施例3−1と同様にしてMTJ素子を作製した。
比較例3−1として、AP1層を単層の非晶質Co60 Fe20 20 層(2.1nm厚)とし、0.825nm(8.25Å)の厚みのアルミニウム層を70秒間に亘るラジカル酸化によりAlOx層へ変化させることでトンネルバリア層を作製し、フリー層を2.7nm厚のNi79 Fe21 層とし、キャップ層をRu(3.0nm厚)\Ta(3.0nm厚)\Ru(10.0nm厚)の3層構造としたことを除き、他は実施例3−1と同様にしてMTJ素子を作製した。
比較例3−2として、フリー層を3.8nm厚のNi82.5 Fe17.5 層としたことを除き、他は比較例3−1と同様にしてMTJ素子を作製した。
比較例3−3として、フリー層を1.0nm厚のNi79 Fe21 層と2.3nm厚のNi88 Fe12 層との2層構造とし、キャップ層を(Ni88 Fe12 85 Hf15 (2.5nm厚)\Ta(3.0nm厚)\Ru(10.0nm厚)からなる3層構造としたことを除き、他は比較例3−1と同様にしてMTJ素子を作製した。
比較例3−4として、フリー層を2.7nm厚のNi88 Fe12 層とし、キャップ層を(Ni88 Fe12 85 Hf15 (4.5nm厚)\Ta(3.0nm厚)\Ru(10.0nm厚)からなる3層構造としたことを除き、他は比較例3−3と同様にしてMTJ素子を作製した。
比較例3−5として、AP1層を単層の非晶質Co60 Fe20 20 層(2.1nm厚)とし、0.875nm(8.75Å)の厚みのアルミニウム層を90秒間に亘るラジカル酸化によりAlOx層へ変化させることでトンネルバリア層を作製したことを除き、他は実施例3−1と同様にしてMTJ素子を作製した。
これら各実施例および比較例について、面積抵抗RA、MR比、単位面積当たりの抵抗Rp(=RA/A)、Rp値の共分散Rp_COV、V50、エラーカウントECを求めた。その結果を表3に示す。V50は、MR比が最大値の半分となる時点でのバイアス電圧である。またエラーカウントECは、1メガビットのMRAMに適したMTJ素子特性であるかどうかを見極めるために測定した。エラーカウントECとは、1つのMRAMを構成する100万個のMTJ素子のうち、不良と見なされたMTJ素子の数を意味する。表3においてEC(最高値)は、テストしたウェハ上の全86個のMRAMのうちの最もよいサンプルのエラーカウント値を示し、EC(平均値)は、テストしたウェハ上の全86個のMRAMにおける平均のエラーカウント値を示す。
Figure 0005451977
表3に示したように、実施例3−1,3−2では、比較例3−1〜3−5よりも同等以上のMR比が得られると共に、極めて低い(良好な)EC値が得られた。すなわち、本実施例では、NiFeHf層を含むキャップ層とすることでフリー層の機能が向上するうえ、トンネルバリア層と反対側から非晶質CoFeB層と結晶質CoFe層との2層構造を含むAP1層を採用することで、より平滑かつ緻密な、欠陥の少ない結晶構造のトンネルバリア層が得られ、結果として、MR比を向上させつつ、製造時の不良率も大幅に低減できることがわかった。
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。すなわち当技術分野を熟知した当業者であれば理解できるように、上記実施の形態は本願発明の一具体例であり、本願発明は、上記の内容に限定されるものではない。製造方法、構造および寸法などの修正および変更は、本発明と一致する限り、好ましい具体例に対応して行われる。
本発明の一実施の形態としてのMRAM構造の断面構成を表す概略図である。 図1に示したMRAM構造を製造するための一工程を表す概略断面図である。
符号の説明
21…ワード線、22…第1絶縁層、23…第2絶縁層、24…下部電極、25…シード層、26…反強磁性層、27…SyAFピンド層、28…トンネルバリア層、29…フリー層、30…キャップ層、31…MTJ素子、32…ハードマスク、33…端面、34

Claims (16)

  1. 反強磁性層の上に、第2強磁性層(AP2層)と、結合層と、非晶質CoFeB層と結晶質CoFe層との2層構造を含む第1強磁性層(AP1層)とが順に積層されてなるピンド層と、
    前記結晶質CoFe層の上に設けられ、酸化アルミニウム(AlOx)からなるトンネルバリア層と、
    前記トンネルバリア層の上に設けられ、化1で表される合金からなるニッケル鉄合金(NiFe)層を含むフリー層と、
    前記フリー層の上に設けられ、化2で表される合金からなるニッケル鉄ハフニウム合金(NiFeHf)層を含むキャップ層と
    を備えたことを特徴とする磁気トンネル接合素子。
    (化1)
    NiRFeS
    (但し、R+S=100原子%、S=12原子%である。)
    (化2)
    (Ni100-AFeA100-BHfB
    (但し、A=8〜21原子%、B=10〜25原子%である。)
  2. 前記非晶質CoFeB層は化3で表される合金からなり、前記結晶質CoFe層は化4で表される合金からなる
    ことを特徴とする請求項1記載の磁気トンネル接合素子。
    (化3)
    CoXFeYZ
    (但し、X+Y+Z=100原子%、X=40〜60原子%、Y=20〜40原子%、Zは15〜25原子%である。)
    (化4)
    CoVFeW(但し、V+W=100原子%、V=20〜50原子%、W=50〜80原子%である。)
  3. 前記キャップ層は、前記フリー層の側から前記ニッケル鉄ハフニウム合金層とタンタル(Ta)層とが順に積層されたものである
    ことを特徴とする請求項1記載の磁気トンネル接合素子。
  4. 前記キャップ層は、前記フリー層の側から前記ニッケル鉄ハフニウム合金層とタンタル(Ta)層とルテニウム(Ru)層とが順に積層されたものである
    ことを特徴とする請求項1記載の磁気トンネル接合素子。
  5. 前記キャップ層の上に、さらに、40nm以上60nm以下の厚みを有するタンタル(Ta)からなるハードマスクを備えた
    ことを特徴とする請求項1記載の磁気トンネル接合素子。
  6. 互いに交差する第1導線および第2導線と、前記第1導線と前記第2導線との間に設けられた磁気トンネル接合素子とを備え、
    前記磁気トンネル接合素子は、
    反強磁性層の上に、第2強磁性層(AP2層)と、結合層と、非晶質CoFeB層と結晶質CoFe層との2層構造を含む第1強磁性層(AP1層)とが順に積層されてなるピンド層と、
    前記結晶質CoFe層の上に設けられ、酸化アルミニウムからなるトンネルバリア層と、
    前記トンネルバリア層の上に設けられ、化5で表される合金からなるニッケル鉄合金(NiFe)層を含むフリー層と、
    前記フリー層の上に設けられ、化6で表される合金からなるニッケル鉄ハフニウム合金(NiFeHf)層を含むキャップ層と
    を備えたことを特徴とする磁気ランダムアクセスメモリ。
    (化5)
    NiRFeS
    (但し、R+S=100原子%、S=12原子%である。)
    (化6)
    (Ni100-AFeA100-BHfB
    (但し、A=8〜21原子%、B=10〜25原子%である。)
  7. 基体上に、磁気トンネル接合積層構造を含む磁気トンネル接合素子を形成する方法であって、
    前記基体上に、反強磁性層を介して前記磁気トンネル接合積層構造の一部をなすピンド層を形成するステップ(a)と、
    前記ピンド層の上にアルミニウム層を形成し、そのアルミニウム層をラジカル酸化またはプラズマ酸化することで酸化アルミニウム(AlOx)からなるトンネルバリア層を形成するステップ(b)と、
    前記トンネルバリア層の上に、化7で表される合金からなるニッケル鉄合金(NiFe)層を含むフリー層を形成するステップ(c)と、
    前記フリー層の上に、化8で表される合金からなるニッケル鉄ハフニウム合金(NiFeHf)層を含むキャップ層を形成するステップ(d)と
    を含み、
    前記ステップ(a)において、前記反強磁性層の側から第2強磁性層(AP2層)と、結合層と、非晶質CoFeB層と結晶質CoFe層との2層構造を含む第1強磁性層(AP1層)とを順に積層することで前記ピンド層を形成する
    ことを特徴とする磁気トンネル接合素子の形成方法。
    (化7)
    NiRFeS
    (但し、R+S=100原子%、S=12原子%である。)
    (化8)
    (Ni100-AFeA100-BHfB
    (但し、A=8〜21原子%、B=10〜25原子%である。)
  8. 前記基体として、磁気ランダムアクセスメモリにおける下部電極を用い、
    前記下部電極の上に、シード層を介して前記反強磁性層を形成し、
    前記第2強磁性層を、前記反強磁性層と接するように形成する
    ことを特徴とする請求項7記載の磁気トンネル接合素子の形成方法。
  9. ラジカル酸化またはプラズマ酸化を行うための酸化用チャンバを含む複数のチャンバを有するスパッタ成膜システムを用いて、前記磁気トンネル接合積層構造のすべての層を形成する
    ことを特徴とする請求項7記載の磁気トンネル接合素子の形成方法。
  10. 前記ステップ(a)において、化9で表される合金によって前記非晶質CoFeB層を形成し、化10で表される合金によって前記結晶質CoFe層を形成する
    ことを特徴とする請求項7記載の磁気トンネル接合素子の形成方法。
    (化9)
    CoXFeYZ
    (但し、X+Y+Z=100原子%、X=40〜60原子%、Y=20〜40原子%、Zは15〜25原子%である。)
    (化10)
    CoVFeW
    (但し、V+W=100原子%、V=20〜50原子%、W=50〜80原子%である。)
  11. 前記ステップ(b)において、
    前記ピンド層の上に0.825nm以上0.9nm以下の厚みで前記アルミニウム層を形成し、そのアルミニウム層を、RF電力500ワット以上800ワット以下、処理時間50秒以上120秒以下の条件でラジカル酸化を行うことで酸化アルミニウムからなる前記トンネルバリア層を形成する
    ことを特徴とする請求項7記載の磁気トンネル接合素子の形成方法。
  12. 1.5nm以上5.0nm以下の厚みをなすように前記キャップ層を形成する
    ことを特徴とする請求項7記載の磁気トンネル接合素子の形成方法。
  13. 前記フリー層の側から、前記化8に示した合金からなるニッケル鉄ハフニウム合金層とタンタル(Ta)層とを順に積層することで前記キャップ層を形成する
    ことを特徴とする請求項10記載の磁気トンネル接合素子の形成方法。
  14. 前記フリー層の側から、前記化8に示した合金からなるニッケル鉄ハフニウム合金層とタンタル(Ta)層とルテニウム(Ru)層とを順に積層することで前記キャップ層を形成する
    ことを特徴とする請求項10記載の磁気トンネル接合素子の形成方法。
  15. 前記キャップ層の上に、40nm以上60nm以下の厚みを有するタンタル(Ta)からなるハードマスクを形成する
    ことを特徴とする請求項7記載の磁気トンネル接合素子の形成方法。
  16. すべての層を形成したのち、107 /4π[A/m](=10000[Oe])の磁界を印加しつつ1時間から5時間に亘って250℃以上300℃以下の温度で前記磁気トンネル接合積層構造をアニールするステップをさらに含む
    ことを特徴とする請求項7記載の磁気トンネル接合素子の形成方法。
JP2008060230A 2007-03-08 2008-03-10 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ Active JP5451977B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/715,728 US7663131B2 (en) 2007-03-08 2007-03-08 SyAF structure to fabricate Mbit MTJ MRAM
US11/715,728 2007-03-08

Publications (2)

Publication Number Publication Date
JP2008227499A JP2008227499A (ja) 2008-09-25
JP5451977B2 true JP5451977B2 (ja) 2014-03-26

Family

ID=39531437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008060230A Active JP5451977B2 (ja) 2007-03-08 2008-03-10 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US7663131B2 (ja)
EP (1) EP1968130B1 (ja)
JP (1) JP5451977B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672093B2 (en) * 2006-10-17 2010-03-02 Magic Technologies, Inc. Hafnium doped cap and free layer for MRAM device
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US8094421B2 (en) * 2007-12-26 2012-01-10 Hitachi Global Storage Technologies Netherlands, B.V. Current-perpendicular-to-plane (CPP) read sensor with multiple reference layers
US20100213073A1 (en) * 2009-02-23 2010-08-26 International Business Machines Corporation Bath for electroplating a i-iii-vi compound, use thereof and structures containing same
US8609262B2 (en) * 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US8243401B2 (en) * 2009-10-02 2012-08-14 Hitachi Global Storage Technologies Netherlands B.V. Tunneling magnetoresistance read sensor with dual sense layers
JP2011123923A (ja) * 2009-12-08 2011-06-23 Hitachi Global Storage Technologies Netherlands Bv 磁気抵抗効果ヘッド、磁気記録再生装置
WO2011071028A1 (ja) * 2009-12-08 2011-06-16 株式会社 アルバック 積層電極の加工方法
KR101766899B1 (ko) 2010-04-21 2017-08-10 삼성전자주식회사 자기 메모리 소자
US8786036B2 (en) 2011-01-19 2014-07-22 Headway Technologies, Inc. Magnetic tunnel junction for MRAM applications
US8492859B2 (en) 2011-02-15 2013-07-23 International Business Machines Corporation Magnetic tunnel junction with spacer layer for spin torque switched MRAM
WO2012120940A1 (ja) * 2011-03-07 2012-09-13 アルプス電気株式会社 電流センサ
US8570691B2 (en) 2011-04-07 2013-10-29 HGST Netherlands B.V. TMR sensor film using a tantalum insertion layer and systems thereof
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
US9159908B2 (en) 2011-05-05 2015-10-13 Headway Technologies, Inc. Composite free layer within magnetic tunnel junction for MRAM applications
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US8823118B2 (en) * 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
JP2013140891A (ja) 2012-01-05 2013-07-18 Toshiba Corp 磁気抵抗効果素子の製造方法
KR101881933B1 (ko) 2012-01-06 2018-07-26 삼성전자주식회사 자성구조체와 그 형성방법 및 자성구조체를 포함하는 메모리소자
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US20140212993A1 (en) * 2013-01-31 2014-07-31 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive device
US9337414B2 (en) * 2013-03-14 2016-05-10 Headway Technologies, Inc. Reader sensor structure and its method of construction
US8958180B1 (en) 2013-08-28 2015-02-17 HGST Netherlands, B.V. Capping materials for magnetic read head sensor
KR102101954B1 (ko) 2013-11-05 2020-05-29 삼성전자주식회사 자기터널접합을 포함하는 자기 기억 소자
US9230565B1 (en) * 2014-06-24 2016-01-05 Western Digital (Fremont), Llc Magnetic shield for magnetic recording head
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
US9747930B2 (en) 2015-12-07 2017-08-29 International Business Machines Corporation Tunnel valve read sensor with crystalline alumina tunnel barrier deposited using room temperature techniques
WO2019108381A1 (en) * 2017-11-29 2019-06-06 Everspin Technologies, Inc. Magnetoresistive stacks
JP6985220B2 (ja) * 2018-07-19 2021-12-22 株式会社日立ハイテク 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法
JP7208767B2 (ja) * 2018-11-13 2023-01-19 東京エレクトロン株式会社 磁気抵抗素子の製造方法及び製造装置
US11315870B2 (en) * 2018-11-21 2022-04-26 Globalfoundries U.S. Inc. Top electrode interconnect structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023015A (ja) * 2002-06-20 2004-01-22 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
US6831312B2 (en) 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
JP2005032780A (ja) * 2003-07-07 2005-02-03 Tdk Corp 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置
US6818458B1 (en) * 2003-07-29 2004-11-16 Hitachi Global Storage Technologies Netherlands B.V. Methods involving a low resistance magnetic tunnel junction structure
US6974708B2 (en) * 2004-04-08 2005-12-13 Headway Technologies, Inc. Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
US7122852B2 (en) 2004-05-12 2006-10-17 Headway Technologies, Inc. Structure/method to fabricate a high performance magnetic tunneling junction MRAM
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
JP4387923B2 (ja) * 2004-11-02 2009-12-24 Tdk株式会社 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置
US7211447B2 (en) 2005-03-15 2007-05-01 Headway Technologies, Inc. Structure and method to fabricate high performance MTJ devices for MRAM applications
JP4533807B2 (ja) * 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7918014B2 (en) * 2005-07-13 2011-04-05 Headway Technologies, Inc. Method of manufacturing a CPP structure with enhanced GMR ratio
JP4008478B2 (ja) * 2005-07-13 2007-11-14 Tdk株式会社 磁界検出素子、基体、ウエハ、ヘッドジンバルアセンブリ、ハードディスク装置、および磁界検出素子の製造方法
US7497007B2 (en) 2005-07-14 2009-03-03 Headway Technologies, Inc. Process of manufacturing a TMR device
US7595520B2 (en) 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current

Also Published As

Publication number Publication date
EP1968130B1 (en) 2013-10-02
EP1968130A3 (en) 2012-02-22
JP2008227499A (ja) 2008-09-25
US7663131B2 (en) 2010-02-16
EP1968130A2 (en) 2008-09-10
US20080217710A1 (en) 2008-09-11

Similar Documents

Publication Publication Date Title
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP5433284B2 (ja) Mtj素子およびその形成方法、stt−ramの製造方法
JP5618474B2 (ja) ボトムスピンバルブ型磁気トンネル接合素子、mram、stt−ram、mramの製造方法、stt−ramの製造方法
JP4371781B2 (ja) 磁気セル及び磁気メモリ
JP5069034B2 (ja) 磁気トンネル接合素子およびその形成方法
JP5346453B2 (ja) 磁気トンネル接合素子およびその形成方法
US8178363B2 (en) MRAM with storage layer and super-paramagnetic sensing layer
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
JP5104090B2 (ja) 記憶素子及びメモリ
JP4277870B2 (ja) 記憶素子及びメモリ
JP2009094104A (ja) 磁気抵抗素子
KR20140037206A (ko) 스핀-토크 자기 저항 메모리 소자 및 그 제조 방법
JP2006005356A (ja) 磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド
JP2008507854A (ja) 磁気トンネル接合素子構造と磁気トンネル接合素子構造の製造方法
JP2007157840A (ja) 記憶素子、メモリ
JP5504704B2 (ja) 記憶素子及びメモリ
JP2007305882A (ja) 記憶素子及びメモリ
JP2008171882A (ja) 記憶素子及びメモリ
WO2017169147A1 (ja) 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
JP2008153527A (ja) 記憶素子及びメモリ
JP5034317B2 (ja) 記憶素子及びメモリ
JP5641026B2 (ja) メモリ
KR20070017047A (ko) 기억 소자 및 메모리
JP2009218611A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120621

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120830

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131227

R150 Certificate of patent or registration of utility model

Ref document number: 5451977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250