JP2013140891A - 磁気抵抗効果素子の製造方法 - Google Patents

磁気抵抗効果素子の製造方法 Download PDF

Info

Publication number
JP2013140891A
JP2013140891A JP2012000671A JP2012000671A JP2013140891A JP 2013140891 A JP2013140891 A JP 2013140891A JP 2012000671 A JP2012000671 A JP 2012000671A JP 2012000671 A JP2012000671 A JP 2012000671A JP 2013140891 A JP2013140891 A JP 2013140891A
Authority
JP
Japan
Prior art keywords
layer
hard
hard mask
effect element
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012000671A
Other languages
English (en)
Inventor
Eiko Nomachi
映子 野町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012000671A priority Critical patent/JP2013140891A/ja
Priority to US13/604,457 priority patent/US8691596B2/en
Publication of JP2013140891A publication Critical patent/JP2013140891A/ja
Priority to US14/177,559 priority patent/US9190607B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H10N35/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H10N35/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H10N35/80—Constructional details
    • H10N35/85—Magnetostrictive active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】寸法ばらつきの低減、および高密度化を図る。
【解決手段】本実施形態によれば、磁気抵抗効果素子の製造方法が提供される。磁気抵抗効果素子の製造方法においては、基板上に、第１強磁性層３０、トンネルバリア層３１、および第２強磁性層３２を順に形成する。前記第２強磁性層上に、導電性を有するハードマスク３３を形成する。前記ハードマスクをパターニングする。前記ハードマスクの側面上に、硬質層３４を形成する。前記ハードマスクおよび前記硬質層をマスクとして、斜め方向からのＩＢＥにより、前記第２強磁性層、前記トンネルバリア層、および前記第１強磁性層を加工する。前記硬質層は、前記ハードマスクよりもＩＢＥによるエッチングレートが小さい。
【選択図】図３

Description

本発明の実施形態は、磁気抵抗効果素子の製造方法に関する。
強磁性体を有する磁気抵抗効果素子（Magnetoresistive element）を記憶素子として備えるスピン注入型ＭＲＡＭ（Magnetic Random Access Memory）が提案されている。このＭＲＡＭは、磁気抵抗効果素子に注入する電流にて磁性層の磁化方向を変化させることにより、磁気抵抗効果素子の電気抵抗を高抵抗状態／低抵抗状態の２つの状態にコントロールして情報を記憶するメモリである。
特開２００９−１７６８０６号公報
寸法ばらつきの低減、および高密度化を図る磁気抵抗効果素子の製造方法を提供する。
本実施形態によれば、磁気抵抗効果素子の製造方法が提供される。磁気抵抗効果素子の製造方法においては、基板上に、第１強磁性層、トンネルバリア層、および第２強磁性層を順に形成する。前記第２強磁性層上に、導電性を有するハードマスクを形成する。前記ハードマスクをパターニングする。前記ハードマスクの側面上に、硬質層を形成する。前記ハードマスクおよび前記硬質層をマスクとして、斜め方向からのＩＢＥにより、前記第２強磁性層、前記トンネルバリア層、および前記第１強磁性層を加工する。前記硬質層は、前記ハードマスクよりもＩＢＥによるエッチングレートが小さい。
ＭＡＲＭのメモリセルを示す回路図。 ＭＡＲＭのメモリセルの構造を示す断面図。 第１の実施形態に係る磁気抵抗効果素子の構造を示す断面図。 第１の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。 図４に続く、第１の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。 図５に続く、第１の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。 図６に続く、第１の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。 第２の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。 図８に続く、第２の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。 図９に続く、第２の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。 図１０に続く、第２の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。
ＴＭＲ（Tunneling Magnetoresistive）効果を利用するＭＴＪ（Magnetic Tunnel Junction）素子等の磁気抵抗効果素子は、トンネルバリア層を介して積層された参照層および記憶層を有するピラー状の構造である。この磁気抵抗効果素子を構成する各層は、硬い金属材料を含む。このため、磁気抵抗効果素子をピラー構造に加工する場合、ＲＩＥ（Reactive Ion Etching）等では加工しにくく、プラズマによるダメージが生じ、その特性が劣化してしまう。このため、磁気抵抗効果素子を加工する場合、Ａｒ（アルゴン）によるＩＢＥ（Ion Beam Etching）などの物理エッチングが行われる。このＩＢＥ加工において、マスクとなるハードマスクは、磁気抵抗効果素子のエッチング量および磁気抵抗効果素子に対するエッチング選択比（エッチングレート）に応じた量だけ後退する（エッチングされる）。
ところで、ＩＢＥ加工では、エッチングされた金属材料が、いわゆるリデポ（re-deposition）物としてピラー構造の側面上に付着する。これにより、参照層と記憶層を跨いだリークパスが形成されてしまう。このリデポ物の形成を防ぐために、ＩＢＥにおけるイオンビームを基板面の垂直方向（法線）に対して傾けた方向（斜め方向）から入射させて、ピラー構造の側面上のリデポ物を除去しながらエッチングを行う必要がある。
この場合、上述したハードマスクの後退は、垂直方向からだけではなく斜め方向からも進んでいく。すなわち、ハードマスクの上面が垂直方向からエッチングされるとともに、ハードマスクの肩（角部）が斜め方向からエッチングされる。この斜め方向からのエッチングの影響は、ＭＴＪの微細化が進むと顕著になる。特に、加工されるべき磁気抵抗効果素子のピラー構造の直径がその高さ（膜厚）よりも小さくなると、ハードマスクの後退量の大部分が斜め方向からのエッチング量となる。その結果、ハードマスクは、下部側から上部側に向かって直径が小さくなるような三角錐形状になってしまい、マスクとして機能せず、所望の形状のピラー構造を得ることができない。
上記問題を解決するため、ハードマスクの膜厚を磁気抵抗効果素子の膜厚よりも非常に大きくする方法がある。しかし、ハードマスクの膜厚を大きくすると、ハードマスク自体の加工（パターニング）が困難になり、ハードマスクおよび磁気抵抗効果素子の寸法ばらつきが生じる。この寸法ばらつきは、磁気抵抗効果素子の特性に非常に大きな影響を与えてしまう。また、ハードマスクの膜厚を大きくすると、斜め方向から入射するイオンビームの障壁となる。これにより、隣接する磁気抵抗効果素子間の距離を大きくせざるを得なくなり、素子の高密度化が困難になる。
また、別の方法として、ハードマスクの材料にＩＢＥによるエッチングレートが磁気抵抗効果素子よりも非常に小さい硬質材料（ビッカース高度の大きい材料）を用いる方法がある。硬質材料としては、例えばＤＬＣ（ダイヤモンドライクカーボン）、微結晶Ａｌ２Ｏ３（アルミナ）、ＢＮ（ボロンナイトライド）、またはＳｉＣ（シリコンカーバイト）などの絶縁材料が挙げられる。しかし、磁気抵抗効果素子の加工後、磁気抵抗効果素子と上部電極とを電気的に接続するために、ハードマスクは金属材料でなければならない。このため、上記硬質材料をハードマスクとして用いることはできない。
ＴｉＮ（チタンナイトライド）、Ｔａ（タンタル）、またはＷ（タングステン）などの金属材料は、磁気抵抗効果素子とのエッチングレートが十分にとれない。このため、上述したように、これらの金属材料をハードマスクとして用いても、膜厚を大きくする必要がある。その結果、磁気抵抗効果素子の寸法ばらつきおよび特性の劣化が生じ、また、素子の高密度化も困難になってしまう。
これに対し、本実施形態は、磁気抵抗効果素子のＩＢＥ加工において、ハードマスクとして金属材料を用いて、かつ、磁気抵抗効果素子と比べてハードマスクのエッチングレートを小さくすることにより、上記問題を解決するものである。
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複する説明は、必要に応じて行う。
＜ＭＲＡＭ構成例＞
図１および図２を用いて、ＭＡＲＭの構成例について説明する。
図１は、ＭＡＲＭのメモリセルを示す回路図である。
図１に示すように、メモリセルアレイＭＡ内のメモリセルは、磁気抵抗効果素子ＭＴＪとスイッチ素子（例えば、ＦＥＴ）Ｔとの直列接続体を備える。直列接続体の一端（磁気抵抗効果素子ＭＴＪの一端）は、ビット線ＢＬＡに接続され、直列接続体の他端（スイッチ素子Ｔの一端）は、ビット線ＢＬＢに接続される。スイッチ素子Ｔの制御端子、例えば、ＦＥＴのゲート電極は、ワード線ＷＬに接続される。
ワード線ＷＬの電位は、第１の制御回路１１により制御される。また、ビット線ＢＬＡ，ＢＬＢの電位は、第２の制御回路１２により制御される。
図２は、ＭＡＲＭのメモリセルの構造を示す断面図である。
図２に示すように、メモリセルは、半導体基板２１上に配置されたスイッチ素子Ｔおよび磁気抵抗効果素子ＭＴＪで構成される。
半導体基板２１は、例えば、シリコン基板であり、その導電型は、Ｐ型でもＮ型でもどちらでもよい。半導体基板２１内には、素子分離絶縁層２２として、例えば、ＳＴＩ構造のＳｉＯ２（酸化シリコン）層が配置される。
半導体基板２１の表面領域、具体的には、素子分離絶縁層２２により取り囲まれた素子領域（アクティブエリア）内には、スイッチ素子Ｔが配置される。本例では、スイッチ素子Ｔは、ＦＥＴであり、半導体基板２１内の２つのソース／ドレイン拡散層２３と、それらの間のチャネル領域上に配置されるゲート電極２４とを有する。ゲート電極２４は、ワード線ＷＬとして機能する。
スイッチ素子Ｔは、層間絶縁層（例えば、ＳｉＯ２）２５により覆われる。コンタクトホールは、層間絶縁層２５内に設けられ、コンタクトビア（ＣＢ）２６は、そのコンタクトホール内に配置される。コンタクトビア２６は、例えば、Ｗ、Ｃｕ（銅）などの金属材料から形成される。
コンタクトビア２６の下面は、スイッチ素子に接続される。本例では、コンタクトビア２６は、ソース／ドレイン拡散層２３に直接接触している。
コンタクトビア２６上には、下部電極（ＬＥ）２７が配置される。下部電極２７は、例えば、Ｔａ（１０ｎｍ）／Ｒｕ（ルテニウム）（５ｎｍ）／Ｔａ（５ｎｍ）の積層構造を有する。
下部電極２７上、すなわち、コンタクトビア２６の直上には、磁気抵抗効果素子ＭＴＪが配置される。本実施形態に係る磁気抵抗効果素子ＭＴＪについての詳細は、後述する。
磁気抵抗効果素子ＭＴＪ上には、上部電極（ＵＥ）２８が配置される。上部電極２８は、例えばＴｉＮで構成される。上部電極２８は、ビア（例えば、Ｃｕ）２９を介して、ビット線（例えば、Ｃｕ）ＢＬＡに接続される。
＜第１の実施形態＞
図３乃至図７を用いて、第１の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。第１の実施形態は、磁気抵抗効果素子ＭＴＪの加工工程において、金属材料からなるハードマスク３３の側面上に硬質層３４を形成した後、これらをマスクとした物理エッチングにより磁気抵抗効果素子ＭＴＪを加工する例である。これにより、ハードマスク３３および磁気抵抗効果素子ＭＴＪの寸法ばらつきを低減することができる。以下に、第１の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。
［第１の実施形態の構造］
まず、図３を用いて、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。
図３は、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す断面図である。ここでは、隣接する２つの磁気抵抗効果素子ＭＴＪの構造について示している。
図３に示すように、磁気抵抗効果素子ＭＴＪは、記憶層３０、トンネルバリア層３１、および参照層３２等を備える。
記憶層３０は、下部電極２７上に、図示せぬ下地層を介して形成される。記憶層３０は、磁化方向が可変の強磁性層であり、膜面（上面／下面）に対して垂直またはほぼ垂直となる垂直磁化を有する。ここで、磁化方向が可変とは、所定の書き込み電流に対して磁化方向が変わることを示す。また、ほぼ垂直とは、残留磁化の方向が膜面に対して、４５°＜θ≦９０°の範囲内にあることを意味する。
また、記憶層３０は、例えばＣｏ（コバルト）、またはＦｅ（鉄）のうち１つ以上の元素を含む強磁性体で構成される。また、飽和磁化、または結晶磁気異方性などを調整する目的で、強磁性体にＢ（ホウ素）、Ｃ（炭素）、またはＳｉ（シリコン）などの元素を添加してもよい。
トンネルバリア層３１は、記憶層３０上に形成される。トンネルバリア層３１は、非磁性層であり、例えばＭｇＯ（酸化マグネシウム）で構成される。
参照層３２は、トンネルバリア層３１上に形成される。参照層３２は、磁化方向が不変の強磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。ここで、磁化方向が不変とは、所定の書き込み電流に対して磁化方向が変わらないことを示す。すなわち、参照層３２は、記憶層３０よりも磁化方向の反転閾値が大きい。
また、参照層３２は、例えばＣｏ、Ｆｅ、Ｂ、Ｎｉ（ニッケル）、Ｉｒ（イリジウム）、Ｐｔ（白金）、Ｍｎ（マンガン）、またはＲｕのうち１つ以上の元素を含む強磁性体で構成される。
記憶層３０、トンネルバリア層３１、および参照層３２を備える磁気抵抗効果素子ＭＴＪの膜厚（高さ）は、例えば４０ｎｍ以上５０ｎｍ以下である。また、磁気抵抗効果素子ＭＴＪの平面形状は、例えば円形であり、その直径は、例えば３０ｎｍ以上５０ｎｍ以下である。このため、磁気抵抗効果素子ＭＴＪは、ピラー状に形成される。
なお、図示はしないが、参照層３２とトンネルバリア層３１との界面に、界面層が形成されてもよい。界面層は、下部で接するトンネルバリア層３１との間で格子整合性を図る。界面層は、例えば、参照層３２と同一材料で構成されるが、その組成比は異なっていてもよい。
また、参照層３２上に、図示せぬスペーサ層（例えば、Ｒｕ等）を介してシフト調整層が形成されてもよい。シフト調整層は、磁化方向が不変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。また、その磁化方向は、参照層３２の磁化方向と反対方向である。これにより、シフト調整層は、記憶層３０にかかる参照層３２からの漏洩磁界を打ち消すことができる。言い換えると、シフト調整層は、参照層３２からの漏れ磁場による記憶層３０に対する反転特性のオフセットを逆方向へ調整する効果を有する。このシフト調整層は、例えば、Ｎｉ、Ｆｅ、Ｃｏ等の磁性材料とＣｕ、Ｐｄ、Ｐｔ等の非磁性材料との積層構造からなる人工格子などから構成される。
また、記憶層３０と参照層３２とは、平面において寸法差を有してもよい。例えば、記憶層３０の平面における直径は、参照層３２の直径より小さくてもよい。これにより、記憶層３０と参照層３２との間の電気的ショートを防止することができる。なお、磁気抵抗効果素子ＭＴＪの平面形状は、円形に限らず、正方形、長方形、または楕円形などであってもよい。
また、記憶層３０と参照層３２は配置が逆になっていてもよい。すなわち、下部電極２７上に順に、参照層３２、トンネルバリア層３１、および記憶層３０が形成されてもよい。
本実施形態において、磁気抵抗効果素子ＭＴＪ上には、ハードマスク３３および硬質層３４が形成される。
より具体的には、ハードマスク３３は、参照層３２上に形成される。ハードマスク３３は、導電性を有する金属材料で構成され、例えば、ＴｉＮで構成される。また、これに限らず、Ｔｉ、Ｔａ、またはＷのいずれかを含む膜、もしくはこれらの積層膜で構成されてもよい。
ハードマスク３３の膜厚（高さ）Ｈは、例えば４０ｎｍ以上５０ｎｍ以下である。また、ハードマスク３３の平面形状は、例えば円形であり、その直径は、例えば２０ｎｍ以上３０ｎｍ以下である。このため、ハードマスク３３は、ピラー状に形成される。
硬質層３４は、ハードマスク３３の側面上に形成される。言い換えると、硬質層３４は、ピラー状のハードマスク３３の周囲を覆うように形成される。硬質層３４は、例えば、後述する製造工程におけるＩＢＥによるエッチングレートがハードマスク３３（例えば、ＴｉＮ、Ｔａ、Ｗ）のエッチングレートよりも小さい硬質材料で構成される。このような硬質材料としては、ＤＬＣ、微結晶Ａｌ２Ｏ３、ＢＮ、またはＳｉＣなどの絶縁材料が挙げられる。なお、ＩＢＥによる硬質層３４のエッチングレートは、ハードマスク３３のエッチングレートに対して１／３以下であることが望ましい。
ＩＢＥによるエッチングレートは、主にその材料のビッカース硬度の大きさによって決定される。上記硬質材料のビッカース硬度はいずれも、１０００以上である。これに対し、ハードマスク３３のビッカース硬度は、例えば数１００程度である。すなわち、硬質層３４のビッカース硬度は、ハードマスク３３のビッカース硬度よりも大きい。このため、ＩＢＥによる硬質層３４のエッチングレートは、ハードマスク３３のエッチングレートよりも大きくなり得る。より具体的には、ＤＬＣのビッカース硬度はハードマスク３３（ＴｉＮ）のビッカース硬度の７倍程度、Ａｌ２Ｏ３は３倍程度、ＢＮは６倍程度、ＳｉＣは３倍程度である。このため、ＩＢＥによる上記硬質材料のエッチングレートはいずれも、ハードマスク３３のエッチングレートに対して１／３以下になり得る。
硬質層３４の膜厚は、例えば１０ｎｍ以上２０ｎｍ以下である。このため、ハードマスク３３および硬質層３４のトータルの膜厚は、３０ｎｍ以上５０ｎｍ以下である。後述するように、これらハードマスク３３および硬質層３４をマスクとしたＩＢＥにより磁気抵抗効果素子ＭＴＪ（参照層３２、トンネルバリア層３１、および記憶層３０）を加工する。このため、ハードマスク３３および硬質層３４のトータルの膜厚は磁気抵抗効果素子ＭＴＪの膜厚と同程度になり、これらは平面においてオーバーラップする。
また、隣接する２つの磁気抵抗効果素子ＭＴＪ間の距離Ｗは、ハードマスク３３の高さＨを低くする分、小さくすることができる。より具体的には、後述するＩＢＥ工程におけるイオンビームの入射角（膜面の垂直方向に対する角度）を４５°にした場合、ハードマスク３３の高さＨが４０ｎｍ以上５０ｎｍ以下であれば隣接する２つの磁気抵抗効果素子ＭＴＪ間の距離Ｗを４０ｎｍ以上５０ｎｍ以下にすることができる。
ハードマスク３３および硬質層３４上には、上部電極２８が形成される。上部電極２８が金属材料で構成されるハードマスク３３に接するように形成されることで、ハードマスク３３を介して上部電極２８と磁気抵抗効果素子ＭＴＪとを電気的に接続される。
次に、磁気抵抗効果素子ＭＴＪの動作例について説明する。
磁気抵抗効果素子ＭＴＪは、例えばスピン注入型の磁気抵抗効果素子である。したがって、磁気抵抗効果素子ＭＴＪにデータを書き込む場合、または磁気抵抗効果素子ＭＴＪからデータを読み出す場合、磁気抵抗効果素子ＭＴＪは、膜面（積層面）に垂直な方向において、双方向に電流が通電される。
より具体的には、磁気抵抗効果素子ＭＴＪへのデータの書き込みは、以下のように行われる。
上部電極２８側から電子（参照層３２から記憶層３０へ向かう電子）が供給される場合、参照層３２の磁化方向と同じ方向にスピン偏極された電子が記憶層３０に注入される。この場合、記憶層３０の磁化方向は、参照層３２の磁化方向と同じ方向に揃えられる。これにより、参照層３２の磁化方向と記憶層３０の磁化方向とが、平行配列となる。この平行配列のとき、磁気抵抗効果素子ＭＴＪの抵抗値は最も小さくなる。この場合を例えばデータ“０”と規定する。
一方、下部電極２７側から電子（記憶層３０から参照層３２へ向かう電子）が供給される場合、参照層３２により反射されることで参照層３２の磁化方向と反対方向にスピン偏極された電子とが記憶層３０に注入される。この場合、記憶層３０の磁化方向は、参照層３２の磁化方向と反対方向に揃えられる。これにより、参照層３２の磁化方向と記憶層３０磁化方向とが、反平行配列となる。この反平行配列のとき、磁気抵抗効果素子ＭＴＪの抵抗値は最も大きくなる。この場合を例えばデータ“１”と規定する。
また、データの読み出しは、以下のように行われる。
磁気抵抗効果素子ＭＴＪに、読み出し電流が供給される。この読み出し電流は、記憶層３２の磁化方向が反転しない値（書き込み電流よりも小さい値）に設定される。この時の磁気抵抗効果素子ＭＴＪの抵抗値の変化を検出することにより、メモリ動作可能な半導体装置となる。
［第１の実施形態の製造方法］
次に、図４乃至図７を用いて、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。
図４乃至図７は、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。ここでは、隣接する２つの磁気抵抗効果素子ＭＴＪの製造工程について示している。
まず、図４に示すように、例えばＣＶＤ（Chemical Vapor Deposition）法により、下部電極２７上に、図示せぬ下地層を介して記憶層３０が形成される。記憶層３０は、強磁性層であり、例えばＣｏ、またはＦｅのうち１つ以上の元素を含む強磁性体で構成される。また、飽和磁化、または結晶磁気異方性などを調整する目的で、強磁性体にＢ、Ｃ、またはＳｉなどの元素を添加してもよい。
次に、例えばＣＶＤ法により、記憶層３０上に、トンネルバリア層３１が形成される。トンネルバリア層３１は、非磁性層であり、例えばＭｇＯで構成される。
次に、例えばＣＶＤ法により、トンネルバリア層３１上に、参照層３２が形成される。参照層３２は、強磁性層であり、例えばＣｏＦｅＢで構成される。また、参照層３２は、例えばＣｏ、Ｆｅ、Ｂ、Ｎｉ、Ｉｒ、Ｐｔ、Ｍｎ、またはＲｕのうち１つ以上の元素を含む強磁性体で構成されてもよい。
次に、例えばＣＶＤ法により、参照層３２上に、ハードマスク３３が形成される。ハードマスク３３は、導電性を有する金属材料で構成され、例えば、ＴｉＮで構成される。また、これに限らず、Ｔｉ、Ｔａ、またはＷのいずれかを含む膜、もしくはこれらの積層膜で構成されてもよい。また、ハードマスク３３の膜厚は、例えば４０ｎｍ以上５０ｎｍ以下である。
その後、リソグラフィおよびＲＩＥにより、ハードマスク３３がパターニングされる。これにより、ハードマスク３３の平面形状は、例えば円形になり、その直径は、例えば２０ｎｍ以上３０ｎｍ以下になる。このため、ハードマスク３３は、ピラー状に形成される。
次に、図５に示すように、例えばＣＶＤ法またはＡＬＤ（Atomic Layer Deposition）法により、全面に、硬質層３４が形成される。より具体的には、硬質層３４は、参照層３２の上面上、ハードマスク３３の上面上および側面上に形成される。硬質層３４は、例えば、後述するＩＢＥによるエッチングレートがハードマスク３３（例えば、ＴｉＮ、Ｔａ、Ｗ）のエッチングレートよりも小さい硬質材料で構成される。すなわち、硬質層３４は、ビッカース硬度がハードマスク３３のビッカース硬度よりも大きい硬質材料で構成される。このような硬質材料としては、ＤＬＣ、微結晶Ａｌ２Ｏ３、ＢＮ、またはＳｉＣなどの絶縁材料が挙げられる。また、硬質層３４の膜厚は、例えば１０ｎｍ以上２０ｎｍ以下である。
次に、図６に示すように、例えばＲＩＥにより、硬質層３４がエッチバックされる。これにより、硬質層３４は、参照層３２の上面上、およびハードマスク３３の上面上から除去され、ハードマスク３３の側面上にのみ残存する。すなわち、ピラー状のハードマスク３３の周囲を覆うように、硬質層３４が形成される。
このとき、ＲＩＥにおけるメインガスは、硬質層３４の材料によって異なる。例えば、硬質層３４がＤＬＣの場合はメインガスとしてＯ２系ガスが用いられ、Ａｌ２Ｏ３の場合はＢＣｌ３系ガスが用いられ、ＢＮの場合はＣｌ２系ガスまたはＨＢｒ系ガスが用いられ、ＳｉＣの場合はＮＦ３系ガスが用いられる。
また、ハードマスク３３の側面上に残存する硬質層３４の膜厚は、ほぼ変わらず、例えば１０ｎｍ以上２０ｎｍ以下である。このため、ハードマスク３３および硬質層３４のトータルの膜厚は、３０ｎｍ以上５０ｎｍ以下になる。
次に、図７に示すように、例えば、ハードマスク３３および硬質層３４をマスクとしたＩＢＥ等の物理エッチングにより、参照層３２、トンネルバリア層３１、および記憶層３０が加工される。これにより、参照層３２、トンネルバリア層３１、および記憶層３０がハードマスク３３および硬質層３４と同様にパターニングされ、その平面形状が円形になる。また、参照層３２、トンネルバリア層３１、および記憶層３０の直径は、３０ｎｍ以上５０ｎｍ以下になる。
このとき、ＩＢＥにおけるイオンビームを膜面の垂直方向に対して傾けた方向（斜め方向）から入射させる。これにより、エッチングされた参照層３２、トンネルバリア層３１、および記憶層３０に含まれる金属材料がリデポ物として参照層３２、トンネルバリア層３１、および記憶層３０の側面上に付着しても、そのリデポ物を除去しながらエッチングを行うことができる。ここで、斜め方向とは、膜面の垂直方向に対してθ（０°＜θ＜９０°）傾けた方向を意味し、例えばθは４５°である。
上述したように、イオンビームを斜め方向から入射させた場合、微細化が進むと、ＩＢＥによるハードマスク３３のエッチングは主に斜め方向（側面側）から進む。
本実施形態では、ハードマスク３３の側面上に、ＩＢＥによるエッチングレートが低い硬質層３４が形成されている。これにより、ハードマスク３３の側面が硬質層３４によってＩＢＥから保護される。このため、参照層３２、トンネルバリア層３１、および記憶層３０のＩＢＥ加工中、ハードマスク３３および硬質層３４は側面側からエッチングされない。また、ハードマスク３３の上面側からのエッチング量は、極わずかである。すなわち、ＩＢＥ加工後において、ハードマスク３３の膜厚はＩＢＥ加工前と同程度に保たれる。このため、ハードマスク３３の形成時、その膜厚はマスクとして機能する必要最小限の大きさでよい。
また、ＩＢＥにおいてθ＝４５°でイオンビームを入射した場合、隣接する２つの磁気抵抗効果素子ＭＴＪ間の距離Ｗをハードマスク３３の高さＨと同程度まで小さくすることができる。すなわち、ハードマスク３３の高さＨを４０ｎｍ以上５０ｎｍ以下にすることで、隣接する２つの磁気抵抗効果素子ＭＴＪ間の距離Ｗを４０ｎｍ以上５０ｎｍ以下まで小さくすることができる。
次に、図３に示すように、例えばＣＶＤ法により、全面に、ＳｉＯ２により構成される層間絶縁層２５が形成される。これにより、隣接する磁気抵抗効果素子ＭＴＪ間に、層間絶縁層２５が埋め込まれる。その後、ハードマスク３３上に形成された層間絶縁層２５が平坦化された後、エッチバックされる。これにより、ハードマスク３３の上面が露出する。この露出したハードマスク３３上に、例えばＴｉＮで構成される上部電極２８が形成され、磁気抵抗効果素子ＭＴＪと電気的に接続される。
このようにして、本実施形態における磁気抵抗効果素子ＭＴＪが形成される。
［第１の実施形態の効果］
上記第１の実施形態によれば、磁気抵抗効果素子ＭＴＪのＩＢＥ加工において、金属材料からなるハードマスク３３の側面上に、それよりもＩＢＥによるエッチングレートが小さい硬質層３４を形成する。これにより、ハードマスク３３が硬質層３４により保護され、ＩＢＥによるハードマスク３３のエッチング量を減少させることができる。すなわち、ハードマスク３３の膜厚Ｈをマスクとして機能し得る範囲でできる限り小さくすることができ、ハードマスク３３のパターニングにおける加工膜厚を小さくすることができる。その結果、ハードマスク３３の寸法ばらつき、およびそれに伴う磁気抵抗効果素子ＭＴＪの寸法ばらつきを低減することができる。
また、ハードマスク３３の膜厚Ｈをできる限り小さくすることで、ＩＢＥにおいて斜め方向から入射されるイオンビームに対する障壁を最小限にすることができる。これにより、隣接する磁気抵抗効果素子ＭＴＪ間の距離Ｗを小さくしても、そのＩＢＥによる加工が可能になる。すなわち、磁気抵抗効果素子ＭＴＪの高密度化を図ることができる。
＜第２の実施形態＞
図８乃至図１１を用いて、第２の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。第１の実施形態は、金属材料からなるハードマスク３３をパターニングした後、その側面上に硬質層３４を形成して、これらをＩＢＥ加工におけるマスクとした。これに対し、第２の実施形態は、犠牲層４０にホール４２を形成し、そのホール４２の内面（側面）上から順に硬質層３４およびハードマスク３３を形成する。すなわち、第２の実施形態は、いわゆるダマシン法によりハードマスク３３および硬質層３４を形成する例である。以下に、第２の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。
なお、第２の実施形態において、上記第１の実施形態と同様の点については省略し、異なる点について説明する。
［第２の実施形態の製造方法］
次に、図８乃至図１０を用いて、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。
図８乃至図１０は、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。ここでは、隣接する２つの磁気抵抗効果素子ＭＴＪの製造工程について示している。
まず、図８に示すように、例えばＣＶＤ法により、下部電極２７上に、図示せぬ下地層を介して強磁性層である記憶層３０が形成される。この記憶層３０上に、例えばＣＶＤ法により、非磁性層であるトンネルバリア層３１が形成される。このトンネルバリア層３１上に、例えばＣＶＤ法により、強磁性層である参照層３２が形成される。
次に、参照層３２上に、例えばＣＶＤ法により、犠牲層４０が形成される。犠牲層４０は、例えばＳｉＯ２で構成されるが、これに限らない。犠牲層４０は、ハードマスク３３よりもＲＩＥ等による加工がしやすい材料、かつ、後述する犠牲層４０の除去工程においてハードマスク３３および硬質層３４とでエッチング選択比がとれる材料で構成されればよい。また、犠牲層４０の膜厚は、後に形成されるハードマスク３３の膜厚と同程度になり、例えば４０ｎｍ以上５０ｎｍ以下である。
次に、図９に示すように、犠牲層４０上に、レジスト４１が形成される。その後、リソグラフィによりレジスト４１がパターニングされる。このパターニングされたレジスト４１をマスクとしたＲＩＥにより、犠牲層４０にホール４２が形成される。ホール４２は、犠牲層４１を貫通するように形成され、その底面において参照層３２が露出する。ホール４２の平面形状は、例えば円形であり、その直径は、例えば３０ｎｍ以上５０ｎｍ以下である。このホール４２の直径は、後に形成されるハードマスク３３および硬質層３４のトータルの直径、および磁気抵抗効果素子ＭＴＪの直径になる。
次に、図１０に示すように、レジスト４１が除去された後、例えばＣＶＤ法またはＡＬＤ法により、全面に、硬質層３４が形成される。より具体的には、硬質層３４は、ホール４２の内面上（ホール４２内における参照層３２上（上面上）および犠牲層４０上（側面上））、およびホール４２外における犠牲層４０上（上面上）に形成される。また、硬質層３４の膜厚は、例えば１０ｎｍ以上２０ｎｍ以下である。
その後、例えばＲＩＥにより、硬質層３４がエッチバックされる。これにより、硬質層３４は、参照層３２の上面上、および犠牲層４０の上面上から除去され、犠牲層４０の側面上にのみ残存する。
次に、図１１に示すように、例えばＣＶＤ法により、全面に、ハードマスク３３が形成される。より具体的には、ハードマスク３３は、ホール４２内における硬質層３４上（側面上）にホール４２内を埋め込むように形成され、かつ、ホール４２外の犠牲層４０上（上面上）に形成される。その後、例えばＣＭＰ（Chemical Mechanical Polishing）により、ホール４２外の犠牲層４０の上面上のハードマスク３３が平坦化され、除去される。これにより、ハードマスク３３は、ホール４２内にのみ埋め込まれる。すなわち、ホール４２内に、ピラー状のハードマスク３３およびその周囲を覆う硬質層３４が形成される。
その後、例えばＲＩＥにより、犠牲層４０が除去された後、図７に示すように、ハードマスク３３および硬質層３４をマスクとしたＩＢＥ等の物理エッチングにより、参照層３２、トンネルバリア層３１、および記憶層３０が加工される。
なお、犠牲層４０は、参照層３２、トンネルバリア層３１、および記憶層３０の加工におけるＩＢＥによって除去されてもよい。
その後の工程は、第１の実施形態と同様であるため、省略する。このようにして、第２の実施形態における磁気抵抗効果素子ＭＴＪが形成される。
［第２の実施形態の効果］
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
さらに、第２の実施形態では、例えばＳｉＯ２で構成される犠牲層４０にホール４２を形成し、そのホール４２の内面上に硬質層３４を形成してハードマスク３３を埋め込む。すなわち、ハードマスク３３をパターニングせずに、ピラー状のハードマスク３３およびその周囲の硬質層３４を形成する。このとき、犠牲層４０はハードマスク３３よりもＲＩＥ等による加工がしやすい層であるため、ホール４２の形成はハードマスク３３のパターニングよりも容易に形成することができる。すなわち、第２の実施形態は、第１の実施形態よりも加工プロセスを容易にすることができる。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
３０…記憶層、３１…トンネルバリア層、３２…参照層、３３…ハードマスク、３４…硬質層、４０…犠牲膜、４２…ホール。

Claims (5)

  1. 基板上に、第１強磁性層、トンネルバリア層、および第２強磁性層を順に形成する工程と、
    前記第２強磁性層上に、導電性を有するハードマスクを形成する工程と、
    前記ハードマスクをパターニングする工程と、
    前記ハードマスクの側面上に、硬質層を形成する工程と、
    前記ハードマスクおよび前記硬質層をマスクとして、斜め方向からのＩＢＥにより、前記第２強磁性層、前記トンネルバリア層、および前記第１強磁性層を加工する工程と、
    を具備し、
    前記硬質層は、前記ハードマスクよりもＩＢＥによるエッチングレートが小さいことを特徴とする磁気抵抗効果素子の製造方法。
  2. 前記硬質層のビッカース硬度は、前記ハードマスクのビッカース硬度よりも大きいことを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  3. 前記硬質層は、ＤＬＣ、Ａｌ２Ｏ３、ＢＮ、またはＳｉＣで構成されることを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  4. 前記ハードマスクは、ＴｉＮ、Ｔａ、またはＷで構成されることを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  5. 基板上に、第１強磁性層、トンネルバリア層、および第２強磁性層を順に形成する工程と、
    前記第２強磁性層上に、犠牲層を形成する工程と、
    前記犠牲層に、前記犠牲層を貫通するホールを形成する工程と、
    前記ホール内における前記犠牲層上に、硬質層を形成する工程と、
    前記ホール内における前記硬質層上に、前記ホール内を埋め込むように導電性を有するハードマスクを形成する工程と、
    前記犠牲層を除去する工程と、
    前記ハードマスクおよび前記硬質層をマスクとして、斜め方向からのＩＢＥにより、前記第２強磁性層、前記トンネルバリア層、および前記第１強磁性層を加工する工程と、
    を具備し、
    前記硬質層は、前記ハードマスクよりもＩＢＥによるエッチングレートが小さいことを特徴とする磁気抵抗効果素子の製造方法。
JP2012000671A 2012-01-05 2012-01-05 磁気抵抗効果素子の製造方法 Pending JP2013140891A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012000671A JP2013140891A (ja) 2012-01-05 2012-01-05 磁気抵抗効果素子の製造方法
US13/604,457 US8691596B2 (en) 2012-01-05 2012-09-05 Magnetoresistive element and method of manufacturing the same
US14/177,559 US9190607B2 (en) 2012-01-05 2014-02-11 Magnetoresistive element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012000671A JP2013140891A (ja) 2012-01-05 2012-01-05 磁気抵抗効果素子の製造方法

Publications (1)

Publication Number Publication Date
JP2013140891A true JP2013140891A (ja) 2013-07-18

Family

ID=49038092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012000671A Pending JP2013140891A (ja) 2012-01-05 2012-01-05 磁気抵抗効果素子の製造方法

Country Status (2)

Country Link
US (2) US8691596B2 (ja)
JP (1) JP2013140891A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016094048A1 (en) * 2014-12-08 2016-06-16 Micron Technology, Inc. Magnetic tunnel junctions
JP2016171125A (ja) * 2015-03-11 2016-09-23 株式会社東芝 磁気抵抗素子および磁気メモリ
WO2016178721A1 (en) * 2015-05-05 2016-11-10 Micron Technology, Inc. Magnetic tunnel junctions
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
JPWO2015060239A1 (ja) * 2013-10-22 2017-03-09 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US9691817B2 (en) 2013-09-10 2017-06-27 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9853087B2 (en) 2015-09-08 2017-12-26 Samsung Electronics Co., Ltd. Magnetoresistive random access memory device and method of manufacturing the same
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
KR20190143845A (ko) 2018-06-20 2019-12-31 가부시키가이샤 히다치 하이테크놀로지즈 자기 저항 소자의 제조 방법 및 자기 저항 소자
US11963458B2 (en) 2018-03-30 2024-04-16 Tohoku University Magnetic tunnel junction device, method for manufacturing magnetic tunnel junction device, and magnetic memory

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6053819B2 (ja) * 2012-11-26 2016-12-27 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US9070869B2 (en) 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask
US9269893B2 (en) 2014-04-02 2016-02-23 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US9218972B1 (en) * 2014-07-07 2015-12-22 Kabushiki Kaisha Toshiba Pattern forming method for manufacturing semiconductor device
US9461240B2 (en) * 2015-02-26 2016-10-04 Kabushiki Kaisha Toshiba Magnetoresistive memory device
US9660177B2 (en) 2015-09-09 2017-05-23 Headway Technologies, Inc. Method to minimize MTJ sidewall damage and bottom electrode redeposition using IBE trimming
US9978934B2 (en) * 2015-10-30 2018-05-22 Veeco Instruments Inc. Ion beam etching of STT-RAM structures
KR102494102B1 (ko) * 2016-03-10 2023-02-01 삼성전자주식회사 자기 메모리 장치의 제조 방법
JP2018056392A (ja) * 2016-09-29 2018-04-05 Tdk株式会社 磁気抵抗効果デバイス
KR20180083027A (ko) 2017-01-11 2018-07-20 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US10840441B2 (en) 2018-09-14 2020-11-17 International Business Machines Corporation Diamond-like carbon hardmask for MRAM
JP2020167210A (ja) * 2019-03-28 2020-10-08 キオクシア株式会社 記憶装置および記憶装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
JP2007095814A (ja) * 2005-09-27 2007-04-12 Tdk Corp デバイス構造の形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法
JP2007158361A (ja) 2007-01-09 2007-06-21 Yamaha Corp 磁気トンネル接合素子の製法
US7663131B2 (en) 2007-03-08 2010-02-16 Magic Technologies, Inc. SyAF structure to fabricate Mbit MTJ MRAM
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
JP2009176806A (ja) 2008-01-22 2009-08-06 Fujitsu Ltd 不揮発性磁気メモリ素子
JP2010034153A (ja) 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
JP5117421B2 (ja) 2009-02-12 2013-01-16 株式会社東芝 磁気抵抗効果素子及びその製造方法
US8728333B2 (en) * 2010-02-12 2014-05-20 Headway Technologies, Inc. Method to fabricate small dimension devices for magnetic recording applications
US8962493B2 (en) * 2010-12-13 2015-02-24 Crocus Technology Inc. Magnetic random access memory cells having improved size and shape characteristics

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691817B2 (en) 2013-09-10 2017-06-27 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
JPWO2015060239A1 (ja) * 2013-10-22 2017-03-09 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
WO2016094048A1 (en) * 2014-12-08 2016-06-16 Micron Technology, Inc. Magnetic tunnel junctions
JP2016171125A (ja) * 2015-03-11 2016-09-23 株式会社東芝 磁気抵抗素子および磁気メモリ
US10103198B2 (en) 2015-03-11 2018-10-16 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9553259B2 (en) 2015-05-05 2017-01-24 Micron Technology, Inc. Magnetic tunnel junctions
WO2016178721A1 (en) * 2015-05-05 2016-11-10 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9853087B2 (en) 2015-09-08 2017-12-26 Samsung Electronics Co., Ltd. Magnetoresistive random access memory device and method of manufacturing the same
US10163976B2 (en) 2015-09-08 2018-12-25 Samsung Electronics Co., Ltd. Magnetoresistive random access memory device and method of manufacturing the same
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US11963458B2 (en) 2018-03-30 2024-04-16 Tohoku University Magnetic tunnel junction device, method for manufacturing magnetic tunnel junction device, and magnetic memory
KR20190143845A (ko) 2018-06-20 2019-12-31 가부시키가이샤 히다치 하이테크놀로지즈 자기 저항 소자의 제조 방법 및 자기 저항 소자
US11276816B2 (en) 2018-06-20 2022-03-15 Hitachi High-Tech Corporation Method of manufacturing magnetic tunnel junction and magnetic tunnel junction
US11678583B2 (en) 2018-06-20 2023-06-13 Hitachi High-Tech Corporation Method of manufacturing magnetic tunnel junction and magnetic tunnel junction

Also Published As

Publication number Publication date
US20140159176A1 (en) 2014-06-12
US8691596B2 (en) 2014-04-08
US20130241015A1 (en) 2013-09-19
US9190607B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
JP2013140891A (ja) 磁気抵抗効果素子の製造方法
JP5214691B2 (ja) 磁気メモリ及びその製造方法
JP5502627B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP5710743B2 (ja) 磁気トンネル接合記憶素子の製造
JP5535161B2 (ja) 磁気抵抗効果素子およびその製造方法
KR102374642B1 (ko) 자기 메모리 소자 및 그 제조 방법
US9312476B2 (en) Magnetic memory
JP4583997B2 (ja) 磁気メモリセルアレイおよびその製造方法
US20170062709A1 (en) Method for forming patterns and method for manufacturing magnetic memory device using the same
JP2010103224A (ja) 磁気抵抗素子、及び磁気メモリ
JP2006261592A (ja) 磁気抵抗効果素子及びその製造方法
US9837468B2 (en) Magnetoresistive random access memory device and method of manufacturing the same
KR20130015564A (ko) 반도체 소자의 제조방법
JP2007158336A (ja) Ｍｔｊｍｒａｍ素子およびその製造方法、並びにｍｔｊｍｒａｍアレイ
US20160260772A1 (en) Semiconductor device and method of manufacturing same
US10340311B2 (en) Magnetoresistive effect element with magnetic layers and magnetic memory
JP5686626B2 (ja) 磁気メモリ及びその製造方法
JP2013069729A (ja) 磁気抵抗効果素子およびその製造方法
US10388855B2 (en) Magnetic memory device
CN108091359B (zh) 一种磁隧道结及其制造方法
JP2010016148A (ja) 磁気抵抗効果素子及びその製造方法
US20180205003A1 (en) Magnetic memory device
JP2009290050A (ja) 磁気抵抗効果素子及びその製造方法
KR20130016827A (ko) 반도체 장치 및 그를 이용한 제조방법
JP2012156167A (ja) 磁気ランダムアクセスメモリ及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109