JP2018078257A - 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ - Google Patents
磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ Download PDFInfo
- Publication number
- JP2018078257A JP2018078257A JP2016220922A JP2016220922A JP2018078257A JP 2018078257 A JP2018078257 A JP 2018078257A JP 2016220922 A JP2016220922 A JP 2016220922A JP 2016220922 A JP2016220922 A JP 2016220922A JP 2018078257 A JP2018078257 A JP 2018078257A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- magnetic layer
- magnetic
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Abstract
Description
(構造)
図1を用いて、第1の実施形態の磁気抵抗効果素子の構造について、説明する。
第1磁性層14、第2磁性層16とそれらに挟まれる非磁性層15とによって、磁気トンネル接合(Magnetic Tunnel Junction)が形成される。以下では、磁気抵抗効果素子を、MTJ素子ともよぶ。
下部電極11は、電気抵抗が低く、拡散耐性に優れた材料から形成されることが好ましい。下部電極11は、平坦な垂直磁化の磁性層を成長させるために、バッファ層としての機能を有していてもよい。下部電極11は、タンタル(Ta)、銅(Cu)、ルテニウム(Ru)、イリジウム(Ir)等の金属層を含む積層構造を有している。
図2及び図3を用いて、第1の実施形態のMTJ素子Aの製造方法について説明する。 図2及び図3は、本実施形態のMTJ素子の製造方法の各工程を説明するための断面工程図である。
以下、図4乃至図5を参照して、第2の実施形態のMTJ素子B及びその製造方法について説明する。
以下、図6乃至図7を参照して、第3の実施形態のMTJ素子C及びその製造方法について説明する。
図6を用いて、第3の実施形態のMTJ素子Cの構造について、説明する。
図7を用いて、第3の実施形態のMTJ素子Cの製造方法について説明する。ここでは、図2も適宜用いて、本実施形態のMTJ素子Cの製造方法について説明する。
以下、図8乃至図9を参照して、第4の実施形態のMTJ素子B及びその製造方法について説明する。
図9を用いて、第4の実施形態のMTJ素子Dの製造方法について説明する。ここでは、図3も適宜用いて、本実施形態のMTJ素子Dの製造方法について説明する。
上述の実施形態の適用例について、図10及び図11を用いて説明する。本実施形態のMTJ素子Aは、磁気メモリ、例えばMRAMのメモリ素子として、用いられる。本適用例において、STT―MRAM(Spin-torque transfer MRAM)が例示される。
図10に示されるように、本適用例のSTT―MRAMは、MTJ素子A、カラム制御回路3A、3B、ロウ制御回路4、書き込み回路5A、5B、及び読み出し回路6Aを含む。
図11において、メモリセルMCは、半導体基板30のアクティブ領域内に形成される。アクティブ領域は、半導体基板30の素子分離領域に埋め込まれた絶縁膜31によって、区画されている。半導体基板30上は、第3絶縁層21A、21B、21Cによって覆われている。
MTJ素子Aの上端は、上部電極17を介してビット線BLに接続される。また、MTJ素子Aの下端は、第3絶縁層21A、21B内に埋め込まれたコンタクト配線BECを介して、選択トランジスタ2のソース/ドレイン拡散層34Bに接続される。選択トランジスタ2のソース/ドレイン拡散層34Aは、第3絶縁層21A内のコンタクト配線bBECを介してビット線bBLに接続される。
Claims (14)
- 第1磁性層と、
前記第1磁性層上に設けられた非磁性層と、
前記非磁性層上に設けられた第2磁性層と、
前記第2磁性層側方に設けられた第1絶縁層と、
前記第1絶縁層の少なくとも一部を覆う第2絶縁層と、
前記第1絶縁層と前記第2絶縁層との間に存在する導電層と、
前記第2磁性層上の第1部分と前記第2絶縁層側方の第2部分とを含む第1電極と、
を具備し、
前記第2部分の下面の高さは前記導電層の上端部の高さ以下である磁気抵抗効果素子。 - 前記第1絶縁層の上端部が第2磁性層の上面より上に位置する請求項1記載の磁気抵抗効果素子。
- 前記第2絶縁層は、前記第1磁性層側方及び前記導電層を覆う請求項1及び2記載の磁気抵抗効果素子。
- 第1磁性層と、
第2磁性層と、
前記第1磁性層と前記第2磁性層との間に設けられた非磁性層と、
前記第1磁性層から前記第2磁性層に向かう第1方向に対して交差する第2方向において少なくとも前記第2磁性層と対向する部分を含む第1絶縁層と、
前記第2方向において前記第1絶縁層と対向する部分を含む第2絶縁層と、
前記第1絶縁層と前記第2絶縁層との間に存在する導電層と、
前記第1方向において前記第2磁性層と対向する第1部分と前記第2方向において前記第2絶縁層と対向する第2部分とを含む電極と、を具備し、
前記第2方向において、前記第2部分及び前記導電層の間に前記第2絶縁層の少なくとも一部が設けられた磁気抵抗効果素子。 - 前記第1絶縁層は、前記第2方向において前記第1部分と対向する部分を含む請求項4記載の磁気抵抗効果素子。
- 前記第2絶縁層は、前記導電層及び前記第2方向において前記第1磁性層を覆う請求項4及び5記載の磁気抵抗効果素子。
- 第1磁性層と、
第1部分及び前記第1磁性層から前記第1部分に向かう第1方向に対して交差する面に沿う方向において前記第1部分を囲んだ第2部分を含む電極と、
前記第1磁性層及び前記第1部分の間に設けられた非磁性層と、
前記第1部分及び前記非磁性層の間に設けられた第2磁性層と、
前記第1方向に対して交差する面に沿う方向において前記第2磁性層を囲んだ第1絶縁層と、
前記第1方向に対して交差する面に沿う方向において前記第1絶縁層を囲んだ第2絶縁層と、
前記第1絶縁層と前記第2絶縁層との間に存在する第1導電層と、
を具備し、
前記第1方向に対して交差する面に沿う方向において前記第2部分及び前記第1導電層の間に前記第2絶縁層の少なくとも一部が設けられた磁気抵抗効果素子。 - 前記導電層は、前記第1磁性層と接する請求項1乃至7のいずれか1項に記載の磁気抵抗効果素子。
- 前記第1絶縁層は、前記非磁性層を覆う請求項1乃至8のいずれか1項に記載の磁気抵抗効果素子。
- 前記第2絶縁層は、前記第2部分を覆う請求項1、2、4、5、7、8、9のいずれか1項に記載の磁気抵抗効果素子。
- 前記導電層は、前記第1磁性層が含む複数の元素のうちの少なくとも1つの元素を含む請求項1乃至10のいずれか1項に記載の磁気抵抗効果素子。
- 前記第2絶縁層の周囲に第3絶縁層を含む請求項1乃至11のいずれか1項に記載の磁気抵抗効果素子。
- 複数のメモリセルを備え、前記複数のメモリセルの少なくとも1つは、請求項1乃至12のいずれか1項に記載の磁気抵抗効果素子を含む磁気メモリ。
- 第1磁性層を形成する工程と、
第1磁性層上に非磁性層を形成する工程と、
前記非磁性層上に第2磁性層を形成する工程と、
前記第2磁性層側方に第1絶縁層を形成する工程と、
前記第1磁性層を加工するとともに前記第1絶縁層の側面に導電層を形成する工程と、
前記第1導電層の少なくとも一部を覆う第2絶縁層を形成する工程と、
前記第2磁性層上の第1部分と前記第2絶縁層側方の第2部分を含み、前記第2部分の下面の高さは前記導電層の上端部の高さ以下である電極を形成する工程と、を含む磁気抵抗効果素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016220922A JP2018078257A (ja) | 2016-11-11 | 2016-11-11 | 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ |
US15/696,751 US10340311B2 (en) | 2016-11-11 | 2017-09-06 | Magnetoresistive effect element with magnetic layers and magnetic memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016220922A JP2018078257A (ja) | 2016-11-11 | 2016-11-11 | 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018078257A true JP2018078257A (ja) | 2018-05-17 |
Family
ID=62108247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016220922A Pending JP2018078257A (ja) | 2016-11-11 | 2016-11-11 | 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US10340311B2 (ja) |
JP (1) | JP2018078257A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021149365A1 (ja) * | 2020-01-23 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びその製造方法、並びに電子機器 |
US11296146B2 (en) | 2019-09-10 | 2022-04-05 | Kioxia Corporation | Magnetoresistive memory device and method of manufacturing magnetoresistive memory device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10361162B1 (en) * | 2018-01-23 | 2019-07-23 | Globalfoundries Singapore Pte. Ltd. | Magnetic shielding of STT-MRAM in multichip packaging and method of manufacturing the same |
CN110970550B (zh) * | 2018-09-28 | 2023-06-23 | 联华电子股份有限公司 | 磁阻元件及其制作方法 |
US11127788B2 (en) | 2018-10-31 | 2021-09-21 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device having magnetic tunnel junction (MTJ) stack |
CN111697131B (zh) * | 2019-03-11 | 2023-04-07 | 中电海康集团有限公司 | Mram的制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014056941A (ja) * | 2012-09-12 | 2014-03-27 | Toshiba Corp | 抵抗変化型メモリ |
JP2016018964A (ja) | 2014-07-10 | 2016-02-01 | 株式会社東芝 | 磁気抵抗効果素子 |
US20160072045A1 (en) | 2014-09-08 | 2016-03-10 | Hiroyuki Kanaya | Magnetic memory and method for manufacturing the same |
JP2016174103A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社東芝 | 磁気記憶素子及び磁気メモリ |
US20170062520A1 (en) * | 2015-09-01 | 2017-03-02 | Kabushiki Kaisha Toshiba | Magnetoresistive memory device and manufacturing method of the same |
-
2016
- 2016-11-11 JP JP2016220922A patent/JP2018078257A/ja active Pending
-
2017
- 2017-09-06 US US15/696,751 patent/US10340311B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11296146B2 (en) | 2019-09-10 | 2022-04-05 | Kioxia Corporation | Magnetoresistive memory device and method of manufacturing magnetoresistive memory device |
US11818898B2 (en) | 2019-09-10 | 2023-11-14 | Kioxia Corporation | Magnetoresistive memory device and method of manufacturing magnetoresistive memory device |
WO2021149365A1 (ja) * | 2020-01-23 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びその製造方法、並びに電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20180138237A1 (en) | 2018-05-17 |
US10340311B2 (en) | 2019-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6139444B2 (ja) | 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ | |
JP5214691B2 (ja) | 磁気メモリ及びその製造方法 | |
US10340311B2 (en) | Magnetoresistive effect element with magnetic layers and magnetic memory | |
JP5865858B2 (ja) | 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法 | |
US9508926B2 (en) | Magnetoresistive effect element having an underlayer and a side wall layer that contain scandium | |
JP5417367B2 (ja) | 磁気メモリの製造方法 | |
KR102099879B1 (ko) | 자기 소자 | |
KR101446338B1 (ko) | 자기 소자 및 그 제조 방법 | |
JP5148673B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
JP5571142B2 (ja) | 磁気メモリ | |
JP5209011B2 (ja) | 磁気抵抗素子 | |
US8531875B2 (en) | Magnetic memory | |
JP5542761B2 (ja) | 磁気抵抗効果素子およびその製造方法 | |
KR102335104B1 (ko) | 자기 소자 | |
US9647203B2 (en) | Magnetoresistive element having a magnetic layer including O | |
JP2012160671A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
US20150069554A1 (en) | Magnetic memory and method of manufacturing the same | |
JP2013140891A (ja) | 磁気抵抗効果素子の製造方法 | |
JP2018049880A (ja) | 磁気抵抗素子及び磁気メモリ | |
JP5752831B2 (ja) | 磁気メモリ | |
JP2017126613A (ja) | 磁気抵抗効果素子及びその製造方法 | |
JP2013179220A (ja) | 記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170220 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170531 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20170821 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180907 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20180907 |