CN111697131B - Mram的制备方法 - Google Patents
Mram的制备方法 Download PDFInfo
- Publication number
- CN111697131B CN111697131B CN201910181479.6A CN201910181479A CN111697131B CN 111697131 B CN111697131 B CN 111697131B CN 201910181479 A CN201910181479 A CN 201910181479A CN 111697131 B CN111697131 B CN 111697131B
- Authority
- CN
- China
- Prior art keywords
- tunnel junction
- magnetic tunnel
- junction stack
- bottom electrode
- remove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明提供一种MRAM的制备方法。所述方法包括:在衬底上形成底电极层并图形化所述底电极层以形成多个底电极;通过沉积工艺形成磁性隧道结堆叠件,使得在所述底电极的顶面上形成所述磁性隧道结堆叠件的第一部分,并且在与所述底电极的顶面不同的水平面上形成所述磁性隧道结堆叠件的第二部分;实施去除工艺以去除所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分,并去除所述磁性隧道结堆叠件的所述第二部分。本发明能够减少MTJ发生短路的几率,提高器件良率。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种MRAM的制备方法。
背景技术
磁性随机存储器(Magnetic Random Access Memory,MRAM)被认为是未来的固态非易失性记忆体,它具有高速读写、大容量以及低能耗的特点。
MRAM的核心部件是磁性隧道结(Magnetic Tunnel Junction,MTJ),MTJ一般结构包括两个磁性层以及位于两个磁性层之间的隧穿层,采用传统工艺制备MRAM时,通过沉积工艺形成磁性隧道结,如图1所示,先沉积第二磁性层,然后沉积隧穿层,最后沉积第一磁性层,但是由于沉积技术的限制,有可能在沉积第一磁性层时,第一磁性层的金属材料和第二磁性层的金属材料发生短路,从而导致MTJ失效,降低了器件良率。
发明内容
为解决上述问题,本发明提供一种MRAM的制备方法,能够减少MTJ发生短路的几率,提高器件良率。
本发明提供一种MRAM的制备方法,包括:
在衬底上形成底电极层并图形化所述底电极层以形成多个底电极;
通过沉积工艺形成磁性隧道结堆叠件,使得在所述底电极的顶面上形成所述磁性隧道结堆叠件的第一部分,并且在与所述底电极的顶面不同的水平面上形成所述磁性隧道结堆叠件的第二部分;
实施去除工艺以去除所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分,并去除所述磁性隧道结堆叠件的所述第二部分。
可选地,所述实施去除工艺以去除所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分,并去除所述磁性隧道结堆叠件的所述第二部分,包括:
沉积掩膜层并图形化所述掩膜层,使得在每个底电极上的掩膜层的尺寸小于所述磁性隧道结堆叠件的所述第一部分的尺寸;
基于所述掩膜层,采用刻蚀工艺去除所述磁性隧道结堆叠件的第一部分的两侧壁边缘部分以及所述磁性隧道结堆叠件的所述第二部分。
可选地,所述实施去除工艺以去除所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分,并去除所述磁性隧道结堆叠件的所述第二部分,还包括:
在沉积所述掩膜层并图形化所述掩膜层之前,沉积第一保护层,以覆盖所述磁性隧道结堆叠件的所述第一部分和所述第二部分。
可选地,所述实施去除工艺以去除所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分,并去除所述磁性隧道结堆叠件的所述第二部分,包括:
采用离子束冲击的方法对所述磁性隧道结堆叠件的所述第一部分进行修剪,以去除所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分;
采用掩膜工艺去除所述磁性隧道结堆叠件的所述第二部分。
可选地,所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分的每一侧各自去除1~10nm。
可选地,所述方法还包括:基于保留的所述磁性隧道结堆叠件的第一部分的结构,制备第二保护层。
可选地,所述水平面低于所述底电极的顶面。
可选地,所述底电极的底部尺寸小于顶部尺寸。
本发明提供的MRAM的制备方法,通过沉积工艺在底电极的顶面上形成磁性隧道结堆叠件的第一部分,并且在与底电极的顶面不同的水平面上形成磁性隧道结堆叠件的第二部分之后,实施去除工艺以去除磁性隧道结堆叠件的第一部分的两侧壁边缘部分,并去除磁性隧道结堆叠件的第二部分,与现有技术相比,能够减少MTJ发生短路的几率,提高器件良率。
附图说明
图1为通过现有的沉积工艺导致MTJ失效的结构示意图;
图2为本发明一个实施例的MRAM的制备方法的流程示意图;
图3为本发明一个实施例的衬底上沉积底电极层的示意图;
图4为本发明一个实施例的图形化底电极层形成底电极的示意图;
图5为本发明一个实施例的形成MTJ堆叠件的结构示意图;
图6A、图6B和图6C为采用去除工艺去除磁性隧道结堆叠件的第一部分的两侧壁边缘部分,并去除磁性隧道结堆叠件的第二部分的一种实现方式的示意图;
图7A、图7B、图7C和图7D为采用去除工艺去除磁性隧道结堆叠件的第一部分的两侧壁边缘部分,并去除磁性隧道结堆叠件的第二部分的另一种实现方式的示意图;
图8A、图8B和图8C为采用去除工艺去除磁性隧道结堆叠件的第一部分的两侧壁边缘部分,并去除磁性隧道结堆叠件的第二部分的又一种实现方式的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
MRAM的核心部件MTJ包括两个铁磁层,两个铁磁层被很薄的介电层分隔开,从而使得电流只能通过隧道效应流过MTJ。数据是根据不同的电阻保存在MTJ。当两个铁磁层反平行时,电阻R1是高的并且代表诸如0的一种状态。当两个铁磁层平行时,电阻R2是低的并且代表诸如1的另一种状态。
形成MTJ器件的传统方法包括形成MTJ层的毯状堆叠件。毯状堆叠件可以包括参考层、绝缘层、自由层和顶电极。然后可以使用传统的光刻技术图形化毯状堆叠件。接着进行刻蚀工艺,刻蚀工艺在毯状堆叠件中刻蚀图案,但是,这样的刻蚀可能导致保留的或产生的部件侧边的损坏,特别是MTJ自身。
这里公开的形成MTJ器件的方法消除了图形化和刻蚀这样的部件。使用这种技术,MTJ器件可以大致无损。在实例中,在衬底上形成一组底电极,底电极之间存在沟槽,然后通过沉积工艺在底电极上形成MTJ堆叠件。底电极之间的沟槽中形成将要被去除的部分MTJ堆叠件,在底电极上形成将要保留的部分MTJ堆叠件。通过使将要去除的部分MTJ堆叠件与将要保留的部分MTJ堆叠件在不同的水平面上,可以去除部分而无需刻蚀与将保留的部分MTJ堆叠件相邻的MTJ材料。使用本文描述的原理,可以基本减少或者消除对MTJ堆叠件的损害。
在上述原理的基础上,本发明实施例提供一种MRAM的制备方法,如图2所示,所述方法包括:
S11、在衬底上形成底电极层并图形化底电极层以形成多个底电极;
S12、通过沉积工艺形成磁性隧道结堆叠件,使得在底电极的顶面上形成磁性隧道结堆叠件的第一部分,并且在与底电极的顶面不同的水平面上形成磁性隧道结堆叠件的第二部分;
S13、实施去除工艺以去除磁性隧道结堆叠件的第一部分的两侧壁边缘部分,并去除磁性隧道结堆叠件的第二部分。
本发明实施例提供的MRAM的制备方法,通过沉积工艺在底电极的顶面上形成磁性隧道结堆叠件的第一部分,并且在与底电极的顶面不同的水平面上形成磁性隧道结堆叠件的第二部分之后,实施去除工艺以去除磁性隧道结堆叠件的第一部分的两侧壁边缘部分,并去除磁性隧道结堆叠件的第二部分,与现有技术相比,能够减少MTJ发生短路的几率,提高器件良率。
具体地,关于步骤S11,参考图3-4,出于各个制造方面的考虑,可以在衬底上额外地沉积其他的材料层。在示意性实施例中,如图3所示,在衬底101上沉积底电极层102。在一些实施例中,衬底101包括硅,可选地,衬底101可以包括诸如锗的其他元素半导体,底电极层102可以由诸如金属或者金属合金材料的各种导电材料制成。例如底电极层102可以由铜(Cu)、钨(W)、铝(Al)、钛(Ti)、钽(Ta)或者其他合适的导电材料或层的组合制成。
图4为采用图形化工艺,图形化底电极层102以形成多个底电极103的示意图。在实例中,图形化工艺包括通过光刻工艺在底电极层102上形成图形化的光刻胶层并且使用图形化的光刻胶层作为刻蚀掩膜来刻蚀底电极层102以形成底电极103。图形化工艺可以设计为对底电极103创建底切轮廓。如图4所示,形成底电极103,使得底电极的底部尺寸小于顶部尺寸。通过调整用于去除部分底电极层102的定向刻蚀工艺的角度可以获得底切轮廓。然而,在一些实施例中,底电极103可以形成一个大致笔直的轮廓。在这种情况下,底电极103的侧壁基本垂直于衬底101。
关于步骤S12,参考图5,图5为通过沉积工艺形成MTJ堆叠件的结构示意图。在本实施例中,MTJ堆叠件在暴露的底电极侧壁上没有(或大致没有)MTJ材料的沉积,形成的MTJ堆叠件包括但不限于钉扎层、第一铁磁层、绝缘层、第二铁磁层和顶电极层。在实例中,沉积工艺创建了位于底电极103的顶面上的MTJ堆叠件的第一部分104和与底电极103相邻的MTJ堆叠件的第二部分105。也就是说,在底电极103之间的沟槽内的衬底上形成了MTJ堆叠件的第二部分105。其中,第一部分104代表在底电极103的顶面上形成的一组实部件,第二部分105代表一组伪部件(牺牲的),因为第二部分最终将会被去除,所以称为伪部件,在下面会进一步描述。
关于步骤S13,本发明给出了多种实现方式,比如实施去除工艺可以采用掩膜法或者修饰方法。另外说明的是,实施去除工艺之后,基于保留的磁性隧道结堆叠件的第一部分的结构,沉积一层保护层。具体如下文所述。
方式一:
首先,在图5所示结构的基础上,沉积掩膜层并对掩膜层图形化,使得在每个底电极103上的掩膜层111的尺寸小于磁性隧道结堆叠件的第一部分104的尺寸,使得第一部分104的两侧壁边缘部分各自留出1~10nm的宽度,如图6A所示;
然后,基于掩膜层111,采用刻蚀工艺去除磁性隧道结堆叠件的第一部分104的两侧壁边缘部分以及磁性隧道结堆叠件的第二部分105,如图6B所示,此处的刻蚀工艺不对底电极103进行刻蚀;
最后,基于保留的磁性隧道结堆叠件的第一部分的结构,制备保护层112,如图6C所示。
在本发明实施例中,采用掩膜法去除磁性隧道结堆叠件的第一部分104的两侧壁边缘部分。
方式二:
首先,在图5所示结构的基础上,沉积第一保护层211,以覆盖磁性隧道结堆叠件的第一部分104和第二部分105,其中第一保护层211的材料可以是氮化硅、掺碳的氮化硅、氧化硅或者氧化铝等材料,如图7A所示;
然后,沉积掩膜层并对掩膜层图形化,使得在每个底电极103上的掩膜层212的尺寸小于磁性隧道结堆叠件的第一部分104的尺寸,如图7B所示;
接着,基于掩膜层212,采用刻蚀工艺去除磁性隧道结堆叠件的第一部分104的两侧壁边缘部分以及磁性隧道结堆叠件的第二部分105,如图7C所示,需要强调的是,此处的刻蚀工艺以掩膜层212为掩膜进行过刻蚀;
最后,基于保留的磁性隧道结堆叠件的第一部分的结构,制备第二保护层213,第二保护层213的材料与第一保护层211可以选择同样的材料,如图7D所示。
在本发明实施例中,相比于方式一,增加沉积第一保护层的步骤,能够减少MTJ侧壁的氧化层厚度,减少后续去除工艺时间。
方式三:
首先,在图5所示结构的基础上,采用离子束冲击的方法对磁性隧道结堆叠件的第一部分104进行修剪(Trim),以去除磁性隧道结堆叠件的第一部分104的两侧壁边缘部分,一般将两个侧壁各自直接去除1~10nm,第一部分104去除两侧壁边缘部分后的结构如图8A所示;
接着,采用掩膜工艺去除磁性隧道结堆叠件的第二部分105,第二部分105去除后的结构如图8B所示,这里的掩膜工艺采用常规手段,不再展开叙述;
最后,基于保留的磁性隧道结堆叠件的第一部分的结构,制备保护层311,如图8C所示。
在本发明实施例中,采用的是一种修饰工艺,相比掩膜工艺来说,修饰工艺能够减少工艺流程,降低工艺难度,可制造性更强。
以上三种方式都是可以采用的去除工艺,根据实际需要进行选择。另外补充说明的是,采用方式三,在去除磁性隧道结堆叠件的第一部分104的两侧壁边缘部分之后,可以暂时保留磁性隧道结堆叠件的第二部分105,直接沉积保护层,并在后续的工艺流程中去除磁性隧道结堆叠件的第二部分105。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (8)
1.一种MRAM的制备方法,其特征在于,包括:
在衬底上形成底电极层并图形化所述底电极层以形成多个底电极;
通过沉积工艺形成磁性隧道结堆叠件,使得在所述底电极的顶面上形成所述磁性隧道结堆叠件的第一部分,并且在与所述底电极的顶面不同的水平面上形成所述磁性隧道结堆叠件的第二部分;
实施去除工艺以去除所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分,并去除所述磁性隧道结堆叠件的所述第二部分。
2.根据权利要求1所述的方法,其特征在于,所述实施去除工艺以去除所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分,并去除所述磁性隧道结堆叠件的所述第二部分,包括:
沉积掩膜层并图形化所述掩膜层,使得在每个底电极上的掩膜层的尺寸小于所述磁性隧道结堆叠件的所述第一部分的尺寸;
基于所述掩膜层,采用刻蚀工艺去除所述磁性隧道结堆叠件的第一部分的两侧壁边缘部分以及所述磁性隧道结堆叠件的所述第二部分。
3.根据权利要求2所述的方法,其特征在于,所述实施去除工艺以去除所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分,并去除所述磁性隧道结堆叠件的所述第二部分,还包括:
在沉积所述掩膜层并图形化所述掩膜层之前,沉积第一保护层,以覆盖所述磁性隧道结堆叠件的所述第一部分和所述第二部分。
4.根据权利要求1所述的方法,其特征在于,所述实施去除工艺以去除所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分,并去除所述磁性隧道结堆叠件的所述第二部分,包括:
采用离子束冲击的方法对所述磁性隧道结堆叠件的所述第一部分进行修剪,以去除所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分;
采用掩膜工艺去除所述磁性隧道结堆叠件的所述第二部分。
5.根据权利要求1所述的方法,其特征在于,所述磁性隧道结堆叠件的所述第一部分的两侧壁边缘部分的每一侧各自去除1~10nm。
6.根据权利要求1所述的方法,其特征在于,所述方法还包括:基于保留的所述磁性隧道结堆叠件的第一部分的结构,制备第二保护层。
7.根据权利要求1所述的方法,其特征在于,所述水平面低于所述底电极的顶面。
8.根据权利要求1所述的方法,其特征在于,所述底电极的底部尺寸小于顶部尺寸。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910181479.6A CN111697131B (zh) | 2019-03-11 | 2019-03-11 | Mram的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910181479.6A CN111697131B (zh) | 2019-03-11 | 2019-03-11 | Mram的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111697131A CN111697131A (zh) | 2020-09-22 |
CN111697131B true CN111697131B (zh) | 2023-04-07 |
Family
ID=72474684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910181479.6A Active CN111697131B (zh) | 2019-03-11 | 2019-03-11 | Mram的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111697131B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1186236A (ja) * | 1997-09-05 | 1999-03-30 | Toshiba Corp | 磁気素子、磁気メモリおよび光磁気素子 |
JP2003060169A (ja) * | 2001-08-15 | 2003-02-28 | Sony Corp | 磁気記憶装置の製造方法および磁気ヘッドの製造方法 |
CN106601904A (zh) * | 2015-10-20 | 2017-04-26 | 台湾积体电路制造股份有限公司 | 磁性隧道结器件及其形成方法 |
US10069064B1 (en) * | 2017-07-18 | 2018-09-04 | Headway Technologies, Inc. | Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6884630B2 (en) * | 2002-10-30 | 2005-04-26 | Infineon Technologies Ag | Two-step magnetic tunnel junction stack deposition |
US6743642B2 (en) * | 2002-11-06 | 2004-06-01 | International Business Machines Corporation | Bilayer CMP process to improve surface roughness of magnetic stack in MRAM technology |
JP2018078257A (ja) * | 2016-11-11 | 2018-05-17 | 東芝メモリ株式会社 | 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ |
US10263179B2 (en) * | 2017-07-18 | 2019-04-16 | Nxp B.V. | Method of forming tunnel magnetoresistance (TMR) elements and TMR sensor element |
-
2019
- 2019-03-11 CN CN201910181479.6A patent/CN111697131B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1186236A (ja) * | 1997-09-05 | 1999-03-30 | Toshiba Corp | 磁気素子、磁気メモリおよび光磁気素子 |
JP2003060169A (ja) * | 2001-08-15 | 2003-02-28 | Sony Corp | 磁気記憶装置の製造方法および磁気ヘッドの製造方法 |
CN106601904A (zh) * | 2015-10-20 | 2017-04-26 | 台湾积体电路制造股份有限公司 | 磁性隧道结器件及其形成方法 |
US10069064B1 (en) * | 2017-07-18 | 2018-09-04 | Headway Technologies, Inc. | Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN111697131A (zh) | 2020-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10847715B2 (en) | Magnetoresistive device and method of manufacturing same | |
US10461250B2 (en) | Magnetoresistive stack/structure and method of manufacturing same | |
CN101911327B (zh) | 形成磁性隧道结结构的方法 | |
CN106601904B (zh) | 磁性隧道结器件及其形成方法 | |
US8563225B2 (en) | Forming a self-aligned hard mask for contact to a tunnel junction | |
US10388862B1 (en) | Highly selective ion beam etch hard mask for sub 60nm MRAM devices | |
KR20210143886A (ko) | 지지 구조체를 사용하여 3차원 메모리 장치를 형성하는 방법 및 결과적인 3차원 메모리 장치 | |
US11818961B2 (en) | Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive re-deposition | |
US20220190237A1 (en) | Integrated circuit | |
US10868242B2 (en) | Sub 60nm etchless MRAM devices by ion beam etching fabricated T-shaped bottom electrode | |
KR20180082851A (ko) | 반도체 소자의 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
KR102230436B1 (ko) | 60 nm 이하 MRAM의 복수 스페이서 보조 물리적 에칭 | |
CN117135994B (zh) | 半导体器件的制造方法和半导体器件 | |
CN111697131B (zh) | Mram的制备方法 | |
US10756137B2 (en) | MTJ patterning without etch induced device degradation assisted by hard mask trimming | |
US20240014038A1 (en) | Method of manufacturing semiconductor structure using multi-layer hard mask | |
CN114335330A (zh) | 半导体结构及其形成方法 | |
CN114420837A (zh) | 一种sot-mram磁隧道结的制备方法 | |
TW201448118A (zh) | 使用間隔物圖案轉印形成柵欄導體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |