CN114335330A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN114335330A CN114335330A CN202011046924.7A CN202011046924A CN114335330A CN 114335330 A CN114335330 A CN 114335330A CN 202011046924 A CN202011046924 A CN 202011046924A CN 114335330 A CN114335330 A CN 114335330A
- Authority
- CN
- China
- Prior art keywords
- tunnel junction
- magnetic tunnel
- forming
- thickness
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种半导体结构及其形成方法,形成方法包括:提供基底;在所述基底上形成辅助层;形成贯穿所述辅助层的通孔;在所述通孔中和辅助层上形成磁隧道结叠膜结构,所述磁隧道结叠膜结构位于所述通孔底部的部分作为叠膜底部;去除高于所述叠膜底部顶面的磁隧道结叠膜结构;去除高于所述叠膜底部顶面的磁隧道结叠膜结构后,去除所述辅助层,剩余所述磁隧道结叠膜结构用于形成磁隧道结叠层结构。本发明实施例有利于提高磁隧道结叠层结构的侧壁陡直度和关键尺寸一致性,且有利于对所述磁隧道结叠层结构的关键尺寸进行精确控制。
Description
技术领域
本发明实施例涉及半导体制造领域,尤其涉及一种半导体结构及其形成方法。
背景技术
磁性随机存取存储器(Magnetic Random Access Memory,MRAM)是一种非挥发性的磁性随机存储器,MRAM器件拥有静态随机存储器(SRAM)的高速读取写入能力,以及动态随机存储器(DRAM)的高集成度,而且基本上可以无限次地重复写入,MRAM器件是一种“全动能”的固态存储器。磁性随机存储器由于具有高的读写速度、寿命长以及非易失等优点,被认为是未来最广泛应用的“通用”处理器,有望主导下一代存储器市场。
在MRAM器件中,通过存储元件的磁性状态存储数据。MRAM单元通常由一个晶体管和一个磁性隧道结(Magnetic Tunnel Junction,MTJ)共同组成一个存储单元。所述MTJ结构包括至少两个电磁层以及用于隔离两个电磁层的绝缘层。两个电磁层可以维持由绝缘层分隔的两个磁性极化场,其中之一为固定磁性层,其极化方向是固定的:另一个是自由转动磁性层,其极化方向可以外部场的变化而改变。当两个电磁层的极化方向平行时,流经MTJ结构的隧穿电流具有最大值,MTJ结构单元电阻较低:当两个磁性层的极化方向反平行时,流经MTJ结构的隧穿电流具有最小值,MTJ结构单元电阻较高。通过测量MRAM单元的电阻来读取信息,这就是MTJ结构的工作原理。
但是,目前形成的MTJ的性能有待提高。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法,有利于提高磁隧道结叠层结构的侧壁陡直度和关键尺寸一致性,且有利于对所述磁隧道结叠层结构的关键尺寸进行精确控制,相应提升了MTJ的性能。
为解决上述问题,本发明实施例提供一种半导体结构的形成方法,包括:提供基底;在所述基底上形成辅助层;形成贯穿所述辅助层的通孔;在所述通孔中和辅助层上形成磁隧道结叠膜结构,所述磁隧道结叠膜结构位于所述通孔底部的部分作为叠膜底部;去除高于所述叠膜底部顶面的磁隧道结叠膜结构;去除高于所述叠膜底部顶面的磁隧道结叠膜结构后,去除所述辅助层,剩余所述磁隧道结叠膜结构用于形成磁隧道结叠层结构。
可选的,所述磁隧道结叠膜结构位于所述通孔侧壁与所述叠膜底部相连的部分作为牺牲侧部;去除所述辅助层,暴露出所述牺牲侧部的侧壁;所述半导体结构的形成方法还包括:在去除所述辅助层后,对所述牺牲侧部的侧壁进行刻蚀,剩余所述磁隧道结叠膜结构用于形成所述磁隧道结叠层结构。
可选的,在形成所述磁隧道结叠膜结构的步骤中,沿垂直于所述基底表面的方向,所述叠膜底部的厚度为第一厚度,沿垂直于所述通孔侧壁的方向,所述牺牲侧部的厚度为第二厚度,所述第二厚度小于所述第一厚度。
可选的,所述第二厚度是所述第一厚度的1%至20%。
可选的,对所述牺牲侧部的侧壁进行刻蚀的工艺包括:离子束刻蚀工艺、湿法刻蚀工艺和干法刻蚀工艺中的一种或几种。
可选的,形成所述磁隧道结叠膜结构的步骤中,所述磁隧道结叠膜结构包括磁隧道结叠膜和位于所述磁隧道结叠膜上的掩膜层;所述掩膜层为介质硬掩膜层,或者,所述掩膜层为顶电极层。
可选的,所述磁隧道结叠膜结构包括磁隧道结叠膜,所述叠膜底部中磁隧道结叠膜的厚度为目标厚度;形成所述辅助层的步骤中,所述辅助层的厚度大于或等于所述目标厚度。
可选的,形成所述磁隧道结叠膜结构的步骤中,所述叠膜底部的顶面低于所述辅助层的顶面;去除高于所述叠膜底部顶面的磁隧道结叠膜结构的步骤中,去除高于所述叠膜底部顶面的所述辅助层和磁隧道结叠膜结构。
可选的,形成所述辅助层的步骤中,所述辅助层的厚度是所述目标厚度的1倍至5倍。
可选的,去除高于所述叠膜底部顶面的磁隧道结叠膜结构的工艺包括:化学机械平坦化工艺。
可选的,形成所述辅助层的工艺包括:化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、脉冲激光束沉积工艺和旋涂工艺中的一种或多种。
可选的,采用刻蚀工艺,形成所述通孔;所述刻蚀工艺包括各向异性的干法刻蚀工艺。
可选的,形成所述磁隧道结叠膜结构的工艺包括物理气相沉积工艺。
可选的,去除所述辅助层的工艺包括:离子束刻蚀工艺、湿法刻蚀工艺和干法刻蚀工艺中的一种或几种。
相应的,本发明实施例还提供一种半导体结构,包括:基底;辅助层,位于所述基底上;通孔,贯穿所述辅助层;磁隧道结叠膜结构,位于所述通孔中,所述磁隧道结叠膜结构位于所述通孔底部的部分作为叠膜底部,所述叠膜底部用于形成磁隧道结叠层结构。
可选的,所述磁隧道结叠膜结构位于所述通孔的侧壁且与所述叠膜底部相连的部分用于作为牺牲侧部;沿垂直于所述基底表面的方向,所述叠膜底部的厚度为第一厚度,沿垂直于所述通孔侧壁的方向,所述牺牲侧部的厚度为第二厚度,所述第二厚度小于所述第一厚度。
可选的,所述第二厚度是所述第一厚度的1%至20%。
可选的,所述磁隧道结叠膜结构包括磁隧道结叠膜和位于所述磁隧道结叠膜上的掩膜层;所述掩膜层为介质硬掩膜层,或者,所述掩膜层为顶电极层。
可选的,所述辅助层的材料包括氧化硅、氮氧化硅、氮化硅、无定形硅碳化硅、碳氧化硅、碳氮氧化硅和旋涂碳、无定形碳、有机介电层、底部抗反射涂层、含硅抗反射层、深紫外光吸收氧化层、介电抗反射涂层和先进图膜中的一种或多种。
可选的,所述叠膜底部的顶面与所述辅助层的顶面相齐平。
与现有技术相比,本发明实施例的技术方案具有以下优点:
本发明实施例提供的半导体结构的形成方法中,通过先形成所述辅助层和所述通孔,再在所述通孔中形成磁隧道结叠膜结构,之后去除高于所述叠膜底部顶面的磁隧道结叠膜结构和去除所述辅助层,使剩余所述叠膜底部中的磁隧道结叠膜结构用于形成磁隧道结叠层结构,因此,本发明实施例避免直接图形化所述磁隧道结叠膜以形成磁隧道结叠层结构,而是图形化所述辅助层以形成所述通孔,有利于灵活选用所述辅助层的材料,例如:所述辅助层选用易于被刻蚀的材料,从而降低图形化所述辅助层以形成所述通孔的难度,相应有利于提高所述通孔的侧壁陡直度,且易于使所述通孔的开口尺寸和开口尺寸一致性满足设计要求,磁隧道结叠膜结构形成在所述通孔中,因此,在去除高于所述叠膜底部顶面的磁隧道结叠膜结构和辅助层后,剩余磁隧道结叠膜结构的侧壁陡直度和关键尺寸一致性高,相应有利于提高磁隧道结叠层结构的侧壁陡直度和关键尺寸一致性,且有利于对所述磁隧道结叠层结构的关键尺寸进行精确控制,进而提升了磁性随机存取存储器(MagneticRandom Access Memory,MRAM)的性能。
附图说明
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图;
图4至图12是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1至图3,示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1,提供基底1;在所述基底1上形成磁隧道结叠膜2。所述磁隧道结叠膜2包括磁参考层(图未示)、位于磁参考层上的势垒层(图未示)以及位于所述势垒层上的磁自由层(图未示)。
参考图2,在所述磁隧道结叠膜2上形成硬掩膜层3,所述硬掩膜层3中形成有掩膜开口4。
参考图3,以所述硬掩膜层3为掩膜,沿所述掩膜开口4,刻蚀所述磁隧道结叠膜2,形成磁隧道结叠层结构5。
上述方法中,刻蚀所述磁隧道结叠膜2的难度大,所形成的磁隧道结叠层结构5的侧壁形貌、关键尺寸以及关键尺寸一致性不佳。
具体地,在沿所述掩膜开口4,刻蚀所述磁隧道结叠膜2的过程中,所述磁参考层和磁自由层为金属材料,金属材料容易对刻蚀工艺起到阻挡作用,即金属材料的刻蚀难度较大,随着刻蚀深度的增加,对磁隧道结叠膜5的刻蚀难度也逐渐增加,容易导致越靠近基底1表面,在相邻磁隧道结叠膜5之间形成的开口的尺寸也越来越小,形成的磁隧道结叠层结构5的侧壁的陡直度较差,而且,图形转移的精度低,所述磁隧道结叠层结构5的关键尺寸和关键尺寸的一致性难以满足设计要求,此外,由于刻蚀的材料较多,在刻蚀的磁隧道结叠膜5的过程中,被刻蚀的金属材料容易飞溅到刻蚀后的磁隧道结叠膜5的侧壁上,当金属材料飞溅到隧穿势垒层的侧壁上时,容易导致磁隧道结叠层结构5短路,进而降低磁隧道结叠层结构5的性能。
为了解决所述技术问题,本发明实施例提供一种半导体结构的形成方法,包括:提供基底;在所述基底上形成辅助层;形成贯穿所述辅助层的通孔;在所述通孔中和辅助层上形成磁隧道结叠膜结构,所述磁隧道结叠膜结构位于所述通孔底部的部分作为叠膜底部;去除高于所述叠膜底部顶面的磁隧道结叠膜结构;去除高于所述叠膜底部顶面的磁隧道结叠膜结构后,去除所述辅助层,剩余所述磁隧道结叠膜结构用于形成磁隧道结叠层结构。
本发明实施例提供的半导体结构的形成方法中,通过先形成所述辅助层和所述通孔,再在所述通孔中形成磁隧道结叠膜结构,之后去除高于所述叠膜底部顶面的磁隧道结叠膜结构和去除所述辅助层,使剩余所述叠膜底部中的磁隧道结叠膜结构用于形成磁隧道结叠层结构,因此,本发明实施例避免直接图形化所述磁隧道结叠膜结构以形成磁隧道结叠层结构,而是图形化所述辅助层以形成所述通孔,有利于灵活选用所述辅助层的材料,例如:所述辅助层选用易于被刻蚀的材料,从而降低图形化所述辅助层以形成所述通孔的难度,相应有利于提高所述通孔的侧壁陡直度,且易于使所述通孔的开口尺寸和开口尺寸一致性满足设计要求,磁隧道结叠膜结构形成在所述通孔中,因此,在去除高于所述叠膜底部顶面的磁隧道结叠膜结构和辅助层后,剩余磁隧道结叠膜结构的侧壁陡直度和关键尺寸一致性高,相应有利于提高磁隧道结叠层结构的侧壁陡直度和关键尺寸一致性,且有利于对所述磁隧道结叠层结构的关键尺寸进行精确控制,进而提升了磁性随机存取存储器(Magnetic Random Access Memory,MRAM)的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图4至图12是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图4,提供基底100。
基底100用于为后续工艺制程提供工艺平台。
本实施例中,所述基底100用于为形成磁性随机存取存储器(Magnetic RandomAccess Memory,MRAM)提供工艺平台。具体地,所述MRAM器件为自旋转移矩磁阻式随机存取存储器(Spin Transfer Torque-MRAM,STT-MRAM)。
本实施例中,基底100中形成有晶体管(图未示)。其中,晶体管可以为NMOS晶体管和PMOS晶体管中的一种或两种。具体地,晶体管包括栅极结构、位于栅极结构两侧的源漏掺杂区等结构。
本实施例中,基底100还包括层间介质层(图未示)、以及贯穿层间介质层且与源漏掺杂区相接触的接触孔插塞(图未示),层间介质层覆盖源漏掺杂区的表面以及栅极结构的侧壁。基底100中还可以形成其他类型的半导体器件,基底100中还可以形成有电阻结构、导电结构等功能结构。
继续参考图4,在所述基底100上形成辅助层110。
后续在辅助层110中形成贯穿辅助层110的通孔,通孔用于为后续形成磁隧道结叠膜结构提供空间位置。
后续还形成贯穿所述辅助层110的通孔以及去除所述辅助层110,因此,本实施例能够灵活选用辅助层110的材料,例如:所述辅助层110选用易于被刻蚀的材料,从而有利于降低后续形成通孔以及去除辅助层110的工艺难度,此外,所述辅助层110还选用与所述基底100以及后续磁隧道结叠膜结构具有刻蚀选择比的材料,以免后续去除辅助层110的工艺对基底100和磁隧道结叠膜结构200造成损伤。
作为一种示例,所述辅助层110的材料包括介质材料。介质材料为易于被刻蚀的材料,且与现有工艺的兼容性高,而且介质材料具有一定的硬度和机械强度,从而后续形成贯穿辅助层110的通孔后,易于使通孔的侧壁陡直度和剖面形貌质量较高,同时,所述通孔的侧壁还能够为后续形成磁隧道结叠膜结构提供支撑的作用,此外,后续磁隧道结叠膜结构的材料包括金属材料,介质材料与金属材料之间易于实现较高的刻蚀选择比,有利于降低后续去除辅助层110对磁隧道结叠膜结构造成损伤的概率。本实施例中,所述辅助层110的材料包括氧化硅、氮氧化硅、氮化硅、无定形硅、碳化硅、碳氧化硅和碳氮氧化硅中的一种或多种。具体地,所述辅助层110的材料可以为氧化硅。
在其他实施例中,所述辅助层的材料还可以为旋涂碳(Spin-On Carbon,SOC)、无定形碳、有机介电层(Organic Dielectric layer,ODL)、底部抗反射涂层(Bottom Anti-reflective coating,BARC)、含硅抗反射层(Silicon Anti-reflective coating,Si-ARC)、深紫外光吸收氧化层(Deep UV light absorbing Oxide,DUO)、介电抗反射涂层(Dielectric Anti-reflective Coating,DARC)和先进图膜(Advanced Patterning Film,APF)中的一种或几种。所述辅助层的材料为易于形成和被刻蚀的材料,也有利于降低形成通孔和后续去除辅助层的难度,从而提高通孔的侧壁陡直度和剖面形貌质量。
后续形成贯穿所述辅助层110的通孔后,还包括在所述通孔中和辅助层110上形成磁隧道结叠膜结构的步骤,所述磁隧道结叠膜结构包括磁隧道结叠膜;所述磁隧道结叠膜结构位于所述通孔底部的部分作为叠膜底部,所述叠膜底部中磁隧道结叠膜的厚度为目标厚度。
其中,所述磁隧道结叠膜为用于形成磁隧道结的有效膜层。
需要说明的是,形成所述辅助层110的步骤中,所述辅助层110的厚度T大于或等于所述目标厚度。通过使所述辅助层110的厚度大于或等于所述目标厚度,从而使得后续在通孔中形成磁隧道结叠膜结构时,所述辅助层110的顶面至少高于所述叠膜底部中磁隧道结叠膜的顶面,在去除高于所述叠膜底部顶面的磁隧道结叠膜结构,从而暴露出所述叠膜底部顶面的过程中,相应有利于防止对磁隧道结叠膜造成损伤,进而有利于保证磁隧道结的形成质量。
所述辅助层110的厚度比目标厚度多出的厚度不宜过大,否则后续形成通孔时,所述通孔的高宽比容易过大,容易增加在通孔中形成磁隧道结叠膜结构的难度、降低磁隧道结叠膜结构的形成质量。为此,本实施例中,形成所述辅助层110的步骤中,所述辅助层110的厚度T是所述目标厚度的1倍至5倍。
作为一种示例,所述辅助层110的厚度大于后续叠膜底部的厚度,以便于后续能够去除高于叠膜底部的磁隧道结叠膜结构,并增大去除高于叠膜底部的磁隧道结叠膜结构的工艺窗口,而且,还能够使叠膜底部能够保留用于后续形成磁隧道结叠层结构,避免材料的浪费,此外,磁隧道结叠膜结构位于通孔侧壁与所述叠膜底部相连的部分作为牺牲侧部,后续采用平坦化工艺,去除高于所述叠膜底部顶面的磁隧道结叠膜结构时,还能够平坦化高于所述叠膜底部顶面的辅助层110和所述牺牲侧部,有利于保证高于叠膜底部顶面的牺牲侧部能够被去除,从而提高剩余磁隧道结叠膜结构的顶面平坦度。
形成所述辅助层110的工艺包括:化学气相沉积工艺、物理气相沉积工艺、原子层沉积(Atomic Layer Deposition,ALD)、脉冲激光束沉积(Pulsed Laser Deposition,PLD)工艺和旋涂工艺中的一种或多种。本实施例中,采用化学气相沉积工艺,形成所述辅助层110。
参考图5,形成贯穿所述辅助层110的通孔10。
所述通孔10用于为后续形成磁隧道结叠膜结构提供空间位置。
本实施例避免直接图形化所述磁隧道结叠膜结构以形成磁隧道结叠层结构,而是图形化所述辅助层110以形成所述通孔10,有利于灵活选用所述辅助层110的材料,例如:所述辅助层110选用易于被刻蚀的材料,从而降低图形化所述辅助层110形成所述通孔10的难度,相应有利于提高所述通孔10的侧壁陡直度,且易于使所述通孔10的开口尺寸和开口尺寸一致性满足设计要求。
本实施例中,所述通孔10的数量为多个,多个所述通孔10在所述基底100上呈阵列式排布。
沿平行于基底100表面的方向,后续形成的磁隧道结叠层结构的宽度尺寸为目标尺寸。本实施例中,在形成所述通孔10的过程中,沿平行于基底100表面的方向,所述通孔10的开口尺寸W大于所述目标尺寸。
后续磁隧道结叠膜结构位于通孔10侧壁与所述叠膜底部相连的部分作为牺牲侧部。所述通孔10的开口尺寸W大于目标尺寸,从而使得后续形成的磁隧道结叠膜结构的宽度大于目标尺寸,以便于后续去除辅助层110后,暴露出牺牲侧部的侧壁,并对牺牲侧部的侧壁进行刻蚀,从而缩减剩余的叠膜底部的尺寸,相应使磁隧道结叠层结构具有更小的关键尺寸,以满足器件尺寸进一步微缩的需求,并有利于对磁隧道结叠层结构的尺寸进行精确控制。
本实施例中,采用刻蚀工艺,形成所述通孔10。所述刻蚀工艺包括各向异性的干法刻蚀工艺。各向异性的干法刻蚀工艺具有各向异性刻蚀的特性,且干法刻蚀的刻蚀剖面控制性较高,有利于提高通孔10的侧壁陡直度和剖面形貌质量,还有利于提高图形转移的精度,使通孔10的开口尺寸W满足工艺需求。
参考图6,在所述通孔10中和辅助层110上形成磁隧道结叠膜结构200,所述磁隧道结叠膜结构200位于所述通孔10底部的部分作为叠膜底部210。
由前述记载可知,本实施例有利于降低图形化所述辅助层110以形成所述通孔10的难度,相应有利于提高所述通孔10的侧壁陡直度,且易于使所述通孔10的开口尺寸W和开口尺寸一致性满足设计要求,所述磁隧道结叠膜结构200形成在所述通孔中10,因此,位于所述通孔10中的磁隧道结叠膜结构200的侧壁陡直度高,在去除高于所述叠膜底部210顶面的磁隧道结叠膜结构200和辅助层110后,剩余所述磁隧道结叠膜结构200的侧壁陡直度和关键尺寸一致性高,相应有利于提高磁隧道结叠层结构的侧壁陡直度和关键尺寸一致性,且有利于对所述磁隧道结叠层结构的关键尺寸进行精确控制,进而提升了磁性随机存取存储器(Magnetic Random Access Memory,MRAM)的性能。
本实施例中,所述磁隧道结叠膜结构200位于所述通孔10侧壁与所述叠膜底部210相连的部分用于作为牺牲侧部220。
本实施例中,后续对所述牺牲侧部220的侧壁进行刻蚀,剩余所述叠膜底部210用于形成磁隧道结叠层结构。
本实施例中,所述叠膜底部210沿平行于基底100表面的方向延伸,所述牺牲侧部220与所述叠膜底部210相连且沿垂直于基底100表面的方向延伸。
本实施例中,所述叠膜底部210的顶面低于所述辅助层110的顶面。
结合参考图7,示意出了位于所述通孔10中的磁隧道结叠膜结构200的局部放大图,本实施例中,所述磁隧道结叠膜结构200包括磁隧道结叠膜120,所述磁隧道结叠膜120为后续形成磁隧道结叠层结构的有效膜层。
作为一种示例,所述磁隧道结叠膜120包括参考膜21、位于所述参考膜21上的隧穿势垒膜22、以及位于所述隧穿势垒膜22上的自由膜23。所述参考膜21用于后续形成参考层,所述隧穿势垒膜22用于后续形成隧穿势垒层,所述自由膜23用于后续形成自由层。
本实施例中,所述参考膜21的磁化方向是固定的,从而使得后续参考层能够作为自由层的磁化方向参考层。
所述参考膜21的材料为铁磁金属材料,例如:CoFeB或CoFe。
所述隧穿势垒膜22的材料为绝缘材料。所述隧穿势垒膜22的材料包括MgO、SrO、BaO、RaO、SiO2、Al2O3、HfO2、NiO、GdO、Ta2O5、MoO2、TiO2或WO2。
所述自由膜23的磁化方向有两个稳定的取向,分别与所述参考膜21的磁化方向平行或相反,从而使得磁隧道结能够处于低阻态或高阻态。
所述自由膜23的材料也为铁磁金属材料,例如:CoFeB或CoFe。
在其他实施例中,所述参考膜和自由膜的位置还可以交换,即所述磁隧道结叠膜包括由下而上依次堆叠的自由膜、隧穿势垒膜和参考膜。
继续参考图7,本实施例中,所述磁隧道结叠膜结构200还包括位于所述磁隧道结叠膜120上的掩膜层130。
后续去除高于叠膜底部210顶面的磁隧道结叠膜结构200和去除辅助层110后,还包括对牺牲侧部220的侧壁进行刻蚀的步骤,所述掩膜层130位于所述叠膜底部210中的磁隧道结叠膜120上,用于对所述磁隧道结叠膜120的顶面起到保护的作用,以免所述磁隧道结叠膜120的顶面受损,相应有利于保障磁隧道结的形成质量。
本实施例中,所述掩膜层130为顶电极层(Top Electrode),所述顶电极层还用于后续将磁隧道结叠层结构的电性引出,从而通过使掩膜层130为顶电极层,不需额外形成一道掩膜层,有利于将后续对牺牲侧部220的侧壁进行刻蚀的步骤与现有的工艺相兼容,进而提高工艺整合度、节约成本。
所述顶电极层的材料为导电材料,例如:氮化钽、钽、钛和氮化钛中的一种或多种。本实施例中,所述顶电极层为单层结构,顶电极层的材料为氮化钽。
在其他实施例中,所述掩膜层还可以为介质硬掩膜层。介质硬掩膜层的材料为介质材料,通过使所述掩膜层为介质硬掩膜层,在后续对牺牲侧部的侧壁进行刻蚀的步骤中,所述掩膜层也能够对叠膜底部中的磁隧道结叠膜顶面起到保护作用,而且介质硬掩膜层能够被保留在半导体结构中,相应也能够与现有工艺相兼容。
需要说明的是,本实施例中,所述磁隧道结叠膜结构200还可以包括位于所述磁隧道结叠膜120底部的底电极层(图未示)。底电极层为底电极(Bottom Electrode,BE),在后续形成磁隧道结叠层结构后,所述底电极层用于电连接磁隧道结叠层结构与所述基底100中的晶体管。
所述底电极层的材料为导电材料,例如:氮化钽、钽、钛和氮化钛中的一种或多种。本实施例中,所述底电极层为单层结构,底电极层的材料为氮化钽。
在实际工艺中,所述磁隧道结叠膜结构200还可以包括缓冲层(图未示)、覆盖层(图未示)等其他功能膜层,本实施例在此不再赘述。
本实施例中,在形成所述磁隧道结叠膜结构200的步骤中,沿垂直于所述基底100表面的方向,所述叠膜底部210的厚度为第一厚度A1,沿垂直于所述通孔10侧壁的方向,所述牺牲侧部220的厚度为第二厚度A2,所述第二厚度A2小于所述第一厚度A1,从而使得后续去除高于所述叠膜底部210顶面的磁隧道结叠膜结构200和去除辅助层110后,沿垂直于牺牲侧部220侧壁的方向,需要刻蚀的牺牲侧部220的厚度较小,有利于降低后续刻蚀牺牲侧部220的难度、降低工艺风险,并有利于对磁隧道结叠层结构的尺寸进行精确控制。
具体地,在形成磁隧道结叠膜结构200的步骤中,与所述通孔10的底部相比,所述磁隧道结叠膜结构200在通孔10的侧壁上的形成难度更大,因此所述第二厚度A2小于所述第一厚度A1。
作为一种示例,所述第二厚度A2是所述第一厚度A1的1%至20%,所述牺牲侧部220的厚度显著小于叠膜底部210的厚度,从而有利于显著降低后续去除牺牲侧部220的工艺难度。
本实施例中,形成所述磁隧道结叠膜结构200的工艺包括物理气相沉积(PVD)工艺。所述磁隧道结叠膜结构200的材料包括金属材料,物理气相沉积工艺是半导体工艺中常用于形成金属薄膜的工艺,有利于提高工艺兼容性,而且,物理气相沉积工艺的阶梯覆盖能力低,从而易于使所述第二厚度A2小于所述第一厚度A1。
具体地,所述物理气相沉积工艺可以为溅射工艺。溅射工艺为各向异性的沉积工艺,在所述通孔10侧壁上的沉积能力低于在所述通孔10底部上的沉积能力,从而易于使所述第二厚度A2小于第一厚度A1。
需要说明的是,在其他实施例中,当形成所述磁隧道结叠膜中的隧穿势垒膜的步骤包括:形成初始隧穿势垒膜;将初始隧穿势垒膜氧化成隧穿势垒膜时,形成初始隧穿势垒膜的工艺包括物理气相沉积(例如:磁控溅射)工艺,将初始隧穿势垒膜氧化成隧穿势垒膜的工艺包括氧化工艺。
结合参考图8和图9,图9示出了图8中的磁隧道结叠膜结构200的放大图,去除高于所述叠膜底部210顶面的磁隧道结叠膜结构200。
去除高于所述叠膜底部210顶面的磁隧道结叠膜结构200,为后续形成磁隧道结叠层结构做准备。
本实施例中,所述辅助层110的顶面高于所述叠膜底部210的顶面,因此,去除高于所述叠膜底部210顶面的磁隧道结叠膜结构200的步骤中,去除高于所述叠膜底部210顶面的辅助层110和磁隧道结叠膜结构200。
本实施例中,所述磁隧道结叠膜结构200包括磁隧道结叠膜120和位于所述磁隧道结叠膜120上的掩膜层130,在去除高于所述叠膜底部210顶面的磁隧道结叠膜结构200的过程中,在所述叠膜底部210中,所述掩膜层130能够对磁隧道结叠膜120起到保护的作用,以免所述磁隧道结叠膜120受损,从而保证磁隧道结叠层结构的形成质量。
本实施例中,采用平坦化工艺,去除高于所述叠膜底部210顶面的磁隧道结叠膜结构200。平坦化工艺能够以所述叠膜底部210的顶面为停止位置,从而降低去除高于叠膜底部210顶面的磁隧道结叠膜结构200的难度,还有利于提高剩余磁隧道结叠膜结构200的顶面平坦度。
本实施例中,所述平坦化工艺包括化学机械平坦化(Chemical-MechanicalPlanarization,CMP)工艺。化学机械平坦化是一种全局平坦化技术,该技术综合了化学研磨和机械研磨的优势,可以在保证材料去除效率的同时,获得平坦度、平整度和光滑度较高的表面。
参考图10,去除高于所述叠膜底部210顶面的磁隧道结叠膜结构200后,去除所述辅助层110,剩余所述磁隧道结叠膜结构200用于形成磁隧道结叠层结构。具体地,剩余所述磁隧道结叠膜120为用于形成磁隧道结叠层结构的有效膜层。
由前述记载可知,本实施例避免直接图形化所述磁隧道结叠膜结构200以形成磁隧道结叠层结构,而是图形化所述辅助层110以形成通孔10,形成所述通孔10的难度低,所述通孔10的侧壁陡直度高,且易于使所述通孔10的开口尺寸和开口尺寸一致性满足设计要求,磁隧道结叠膜结构200形成在所述通孔10中,因此,在去除高于所述叠膜底部210顶面的磁隧道结叠膜结构200和辅助层110后,剩余磁隧道结叠膜结构200的侧壁陡直度和关键尺寸一致性高,相应有利于提高磁隧道结叠层结构的侧壁陡直度和关键尺寸一致性,且有利于对所述磁隧道结叠层结构的关键尺寸进行精确控制,进而提升了磁性随机存取存储器(Magnetic Random Access Memory,MRAM)的性能。
本实施例中,去除所述辅助层110后,暴露出所述牺牲侧部220的侧壁,以便于后续对所述牺牲侧部220的侧壁进行刻蚀。
去除所述辅助层110的工艺包括:离子束刻蚀工艺、湿法刻蚀工艺和干法刻蚀工艺中的一种或几种。其中,所述干法刻蚀工艺包括反应离子束刻蚀工艺。
作为一种示例,所述辅助层110的材料为氧化硅,采用湿法刻蚀工艺去除辅助层110。具体地,湿法刻蚀工艺的刻蚀溶液为稀释氢氟酸(DHF)溶液。
结合参考图11和图12,其中,图12示意出了图11中的磁隧道结叠层结构300和掩膜层130的放大图,本实施例中,在去除所述辅助层110后,所述半导体结构的形成方法还包括:对所述牺牲侧部220的侧壁进行刻蚀,剩余所述磁隧道结叠膜结构200用于形成磁隧道结(Magnetic Tunnel Junction,MTJ)叠层结构300。
具体地,对所述牺牲侧部220的侧壁进行刻蚀后,剩余所述磁隧道结叠膜120用于作为所述磁隧道结叠层结构300。
本实施例中,由于和所述叠膜底部210的尺寸相比,所述牺牲侧部220的厚度较小,在对所述牺牲侧部220的侧壁进行刻蚀的步骤中,沿平行于基底100的方向,需要刻蚀的磁隧道结叠膜120的厚度小,对所述牺牲侧部220的侧壁进行刻蚀的难度低,从而易于对刻蚀的均一性和刻蚀剖面进行精确控制,而且还能够使磁隧道结叠层结构300实现更小的关键尺寸以满足设计要求。
本实施例中,对所述牺牲侧部220的侧壁进行刻蚀,将所述叠膜底部210中的磁隧道结叠膜120中沿垂直于基底100表面方向延伸的部分去除,以保证磁隧道结叠膜120中各个膜层的平整度和平坦度,相应提高磁隧道结叠层结构300的形成质量,而且,还能够防止出现剩余自由膜23和参考膜21之间发生短接的问题,进而有利于提高MRAM器件的性能。
作为一种示例,对所述牺牲侧部220的侧壁进行刻蚀,直至将牺牲侧部220去除,从而将剩余所述叠膜底部210中的磁隧道结叠膜120用于作为磁隧道结叠层结构300。
本实施例中,对所述牺牲侧部220的侧壁进行刻蚀的步骤中,在所述叠膜底部210中,所述掩膜层130位于所述磁隧道结叠膜120上,从而能够对磁隧道结叠膜120的顶面起到保护的作用,以免所述磁隧道结叠膜120的顶面受损,相应有利于保证磁隧道结叠层结构300的形成质量。
对所述牺牲侧部220的侧壁进行刻蚀后,剩余的参考膜21用于作为参考层(reference layer)31,剩余的隧穿势垒膜22用于作为隧穿势垒层(tunneling barrierlayer)32,剩余的自由膜23用于作为自由层(free layer)33,所述参考层31和隧穿势垒层32以及所述自由层33用于构成所述磁隧道结叠层结构300。
所述参考层31的磁化方向是固定的,用于作为自由层31的磁化方向参考层。
所述隧穿氧化层32用于隔离参考层和自由层。
所述自由层33的磁化方向有两个稳定的取向,分别与参考层31的磁化方向平行或相反,从而使得磁性隧道结能够处于低阻态或高阻态。
对所述牺牲侧部220的侧壁进行刻蚀的工艺包括:离子束刻蚀(Ion BeamEtching,IBE)工艺、湿法刻蚀工艺和干法刻蚀工艺中的一种或几种。
其中,离子束刻蚀工艺利用高能量的离子束,对被刻蚀物体表面进行轰击,以达到刻蚀目的,离子束刻蚀工艺能够对金属材料和非金属材料进行刻蚀,从而能够同时对自由膜、参考膜和隧穿势垒膜进行刻蚀;而且,离子束刻蚀具有方向性好、陡直度高、刻蚀速率可控性好和图形分辨率高等特点,而且在刻蚀过程中可改变离子束入射角来控制图形轮廓,因此有利于实现对牺牲侧部220侧壁的刻蚀,且有利于使刻蚀后的磁隧道结叠膜120侧壁陡直度高,进而提高磁隧道结叠层结构300的侧壁形貌。
湿法刻蚀工艺具有各向同性刻蚀的特性,从而能够在沿着平行于基底100表面的方向上,实现对牺牲侧部220的侧壁的刻蚀。
干法刻蚀工艺能够通过调整刻蚀工艺参数,也能够实现各向同性的刻蚀,且干法刻蚀工艺的刻蚀剖面控制性、刻蚀速率和刻蚀选择比高。其中,所述干法刻蚀工艺包括反应离子束刻蚀(Reaction Ion Etching,RIE)工艺。
作为一种示例,采用反应离子束刻蚀工艺,对所述牺牲侧部220的侧壁进行刻蚀。反应离子刻蚀工艺利用有化学反应性气体产生具有化学活性的基团和离子,经过电场加速的高能离子轰击被刻蚀材料,使被刻蚀材料表面受损,提高被刻蚀材料表面活性,加速与活性刻蚀反应基团的反应速度,从而获得较高的刻蚀速度,这种化学和物理反应的相互促进,使得反应离子刻蚀具有良好的形貌控制能力(各向异性)、较高的选择比和刻蚀速率等优点,有利于提高对牺牲侧部220侧壁刻蚀的效率、以及提高刻蚀后的磁隧道结叠膜120的侧壁形貌。
相应的,本发明还提供一种半导体结构。参考图8和图9,示出了本发明半导体结构一实施例的结构示意图。其中,图9示意出了图8中的磁隧道结叠膜结构的放大图。
所述半导体结构包括:基底100;辅助层110,位于所述基底100上;通孔10,贯穿所述辅助层110;磁隧道结叠膜结构200,位于所述通孔10中,所述磁隧道结叠膜结构200位于所述通孔10底部的部分作为叠膜底部210,所述叠膜底部210用于形成磁隧道结叠层结构。
本实施例中,所述叠膜底部210的顶面与所述辅助层110的顶面相齐平。
所述磁隧道结叠膜结构200位于所述通孔10中,本实施例避免直接图形化所述磁隧道结叠膜结构200以形成磁隧道结叠层结构,而是在所述辅助层110形成通孔10,所述辅助层110的材料选择灵活度高,形成所述通孔10的难度低,从而有利于提高所述通孔10的侧壁陡直度,且易于使所述通孔10的开口尺寸和开口尺寸一致性满足设计要求,磁隧道结叠膜结构200位于所述通孔10中,因此,磁隧道结叠膜结构200的侧壁陡直度和关键尺寸一致性高,相应有利于提高磁隧道结叠层结构的侧壁陡直度和关键尺寸一致性,且有利于对磁隧道结叠层结构的关键尺寸进行精确控制,进而提升了磁性随机存取存储器(MagneticRandom Access Memory,MRAM)的性能。
基底100用于为工艺制程提供平台。
本实施例中,所述基底100为形成磁性随机存取存储器提供工艺平台。具体地,所述MRAM器件为自旋转移矩磁阻式随机存取存储器(Spin Transfer Torque-MRAM,STT-MRAM)。
本实施例中,基底100中形成有晶体管(图未示)。其中,晶体管可以为NMOS晶体管和PMOS晶体管中的一种或两种。具体地,晶体管包括栅极结构、位于栅极结构两侧的源漏掺杂区等结构。
本实施例中,基底100还包括层间介质层(图未示)、以及贯穿层间介质层且与源漏掺杂区相接触的接触孔插塞(图未示),层间介质层覆盖源漏掺杂区的表面以及栅极结构的侧壁。基底100中还可以形成其他类型的半导体器件,基底100中还可以形成有电阻结构、导电结构等功能结构。
辅助层110用于为形成磁隧道结叠层结构起到辅助作用。具体地,辅助层110能够为形成磁隧道结叠膜结构200起到支撑作用。
因此,本实施例能够灵活选用辅助层110的材料,例如:所述辅助层110选用易于被刻蚀的材料,从而有利于降低形成通孔10以及后续去除辅助层110的工艺难度,此外,所述辅助层110还选用与所述基底100以及磁隧道结叠膜结构200具有刻蚀选择比的材料,以免后续去除辅助层110的工艺对基底100和磁隧道结叠膜结构200造成损伤。
作为一种示例,所述辅助层110的材料包括介质材料。介质材料为易于被刻蚀的材料,且与现有工艺的兼容性高,而且介质材料具有一定的硬度和机械强度,从而易于使通孔10的侧壁陡直度和剖面形貌质量较高,同时,所述通孔10的侧壁还能够为形成磁隧道结叠膜结构200提供支撑的作用,此外,磁隧道结叠膜结构200的材料包括金属材料,介质材料与金属材料之间易于实现较高的刻蚀选择比,有利于降低后续去除辅助层110对磁隧道结叠膜结构200造成损伤的概率。
本实施例中,所述辅助层110的材料包括氧化硅、氮氧化硅、无定形硅、氮化硅、碳化硅、碳氧化硅和碳氮氧化硅中的一种或多种。具体地,所述辅助层110的材料可以为氧化硅。
在其他实施例中,所述辅助层的材料还可以包括旋涂碳、无定形碳、有机介电层、含硅抗反射层、深紫外光吸收氧化层、介电抗反射涂层和先进图膜中的一种或。所述辅助层的材料为易于形成和被刻蚀的材料,也有利于降低形成通孔和后续去除辅助层的难度,从而提高通孔的侧壁陡直度和剖面形貌质量。
所述通孔10用于为形成磁隧道结叠膜结构200提供空间位置。
本实施例避免直接图形化所述磁隧道结叠膜结构200以形成磁隧道结叠层结构,而是图形化所述辅助层110以形成所述通孔10,有利于灵活选用所述辅助层110的材料,例如:所述辅助层110选用易于被刻蚀的材料,从而降低图形化所述辅助层110以形成所述通孔10的难度,相应有利于提高所述通孔10的侧壁陡直度,且易于使所述通孔10的开口尺寸和开口尺寸一致性满足设计要求。
本实施例中,所述通孔10的数量为多个,多个所述通孔10在所述基底100上呈阵列式排布。
沿平行于基底100表面的方向,后续形成的磁隧道结叠层结构的宽度尺寸为目标尺寸。本实施例中,沿平行于基底100表面的方向,所述通孔10的开口尺寸W(如图5所示)大于所述目标尺寸。
本实施例中,所述磁隧道结叠膜结构200位于通孔10侧壁与所述叠膜底部210相连的部分作为牺牲侧部220。所述通孔10的开口尺寸W大于目标尺寸,从而磁隧道结叠膜结构200的宽度大于目标尺寸,以便于后续去除辅助层110后,暴露出牺牲侧部220的侧壁,并对牺牲侧部220的侧壁进行刻蚀,从而缩减剩余的叠膜底部210的尺寸,相应使磁隧道结叠层结构具有更小的关键尺寸,以满足器件尺寸进一步微缩的需求,并有利于对磁隧道结叠层结构的尺寸进行精确控制。
本实施例中,所述磁隧道结叠膜结构200位于所述通孔10侧壁与所述叠膜底部210相连的部分作为牺牲侧部220。本实施例中,后续对所述牺牲侧部220的侧壁进行刻蚀,剩余所述叠膜底部210用于后续形成磁隧道结叠层结构。
本实施例中,所述叠膜底部210沿平行于基底100表面的方向延伸,所述牺牲侧部220与所述叠膜底部210相连且沿垂直于基底100表面的方向延伸。
本实施例中,所述磁隧道结叠膜结构200包括磁隧道结叠膜120,所述磁隧道结叠膜120为后续形成磁隧道结叠层结构的有效膜层。
具体地,后续对牺牲侧部220的侧壁进行刻蚀后,所述叠膜底部210中的磁隧道结叠膜120用于作为磁隧道结叠层结构。
所述磁隧道结叠膜120包括参考膜21、位于所述参考膜21上的隧穿势垒膜22、以及位于所述隧穿势垒膜22上的自由膜23。所述参考膜21用于后续形成参考层,所述隧穿势垒膜22用于后续形成隧穿势垒层,所述自由膜23用于后续形成自由层。
本实施例中,所述参考膜21的磁化方向是固定的,从而使得后续参考层能够作为自由层的磁化方向参考层。
所述参考膜21的材料为铁磁金属材料,例如:CoFeB或CoFe。
所述隧穿势垒膜22的材料为绝缘材料。所述隧穿势垒膜22的材料包括MgO、SrO、BaO、RaO、SiO2、Al2O3、HfO2、NiO、GdO、Ta2O5、MoO2、TiO2或WO2。
所述自由膜23的磁化方向有两个稳定的取向,分别与参考膜21的磁化方向平行或相反,从而使得磁隧道结能够处于低阻态或高阻态。
所述自由膜23的材料也为铁磁金属材料,例如:CoFeB或CoFe。
在其他实施例中,所述参考膜和自由膜的位置还可以交换,即所述磁隧道结叠膜包括由下而上依次堆叠的自由膜、隧穿势垒膜和参考膜。
本实施例中,所述磁隧道结叠膜结构200还包括位于所述磁隧道结叠膜120上的掩膜层130。
后续去除辅助层110后,还包括对牺牲侧部220的侧壁进行刻蚀的步骤,在所述叠膜底部210中,所述掩膜层130位于所述磁隧道结叠膜120上,能够对磁隧道结叠膜120的顶面起到保护的作用,以免磁隧道结叠膜120的顶面受损,相应保证磁隧道结叠层结构的形成质量。
本实施例中,所述掩膜层130为顶电极层(Top Electrode),顶电极层还能够用于后续将磁隧道结叠层结构的电性引出,从而通过使掩膜层130为顶电极层,不需额外形成一道掩膜层,有利于将后续对牺牲侧部220的侧壁进行刻蚀的步骤与现有的工艺相兼容,进而提高工艺整合度、节约成本。
所述顶电极层的材料为导电材料,例如:氮化钽、钽、钛和氮化钛中的一种或多种。本实施例中,所述顶电极层为单层结构,顶电极层的材料为氮化钽。
在其他实施例中,所述掩膜层还可以为介质硬掩膜层。介质硬掩膜层的材料为介质材料,通过使掩膜层为介质硬掩膜层,在后续对牺牲侧部的侧壁进行刻蚀的步骤中,所述掩膜层也能够对叠膜底部中的磁隧道结叠膜顶面起到保护作用,而且,介质硬掩膜层能够被保留在半导体结构中,相应也能够与现有工艺相兼容。
需要说明的是,本实施例中,所述磁隧道结叠膜结构200还可以包括位于所述磁隧道结叠膜120底部的底电极层(图未示)。
所述底电极层为底电极(Bottom Electrode,BE),在形成磁隧道结叠层结构后,所述底电极层用于电连接磁隧道结叠层结构与所述基底100中的晶体管。
所述底电极层的材料为导电材料,例如:氮化钽、钽、钛和氮化钛中的一种或多种。本实施例中,底电极层为单层结构,底电极层的材料为氮化钽。
在实际工艺中,所述磁隧道结叠膜结构200还可以包括缓冲层(图未示)、覆盖层(图未示)等其他功能膜层,本实施例在此不再赘述。
本实施例中,沿垂直于所述基底100表面的方向,所述叠膜底部210的厚度为第一厚度A1(如图7所示),沿垂直于所述通孔10侧壁的方向,所述牺牲侧部220的厚度为第二厚度A2(如图7所示),所述第二厚度A2小于所述第一厚度A1,从而使得后续去除辅助层110后,沿垂直于牺牲侧部220侧壁的方向,需要刻蚀的牺牲侧部220的厚度较小,有利于降低后续刻蚀牺牲侧部220的难度、降低工艺风险,并有利于对磁隧道结叠层结构的宽度尺寸进行精确控制。
作为一种示例,所述第二厚度A2是所述第一厚度A1的1%至20%,所述牺牲侧部220的厚度显著小于叠膜底部210的厚度,有利于显著降低后续去除牺牲侧部220的难度和风险。
具体地,在磁隧道结叠膜结构200的形成步骤中,与所述通孔10的底部相比,所述磁隧道结叠膜结构200在通孔10的侧壁上的形成难度更大,因此所述第二厚度A2小于所述第一厚度A1。
本实施例中,所述叠膜底部210的顶面与所述辅助层110的顶面相齐平。
所述半导体结构可以采用前述实施例所述的形成方法所形成,也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述,可参考前述实施例中的相应描述,本实施例在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成辅助层;
形成贯穿所述辅助层的通孔;
在所述通孔中和辅助层上形成磁隧道结叠膜结构,所述磁隧道结叠膜结构位于所述通孔底部的部分作为叠膜底部;
去除高于所述叠膜底部顶面的磁隧道结叠膜结构;
去除高于所述叠膜底部顶面的磁隧道结叠膜结构后,去除所述辅助层,剩余所述磁隧道结叠膜结构用于形成磁隧道结叠层结构。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述磁隧道结叠膜结构位于所述通孔侧壁与所述叠膜底部相连的部分作为牺牲侧部;
去除所述辅助层,暴露出所述牺牲侧部的侧壁;
所述半导体结构的形成方法还包括:在去除所述辅助层后,对所述牺牲侧部的侧壁进行刻蚀,剩余所述磁隧道结叠膜结构用于形成所述磁隧道结叠层结构。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,在形成所述磁隧道结叠膜结构的步骤中,沿垂直于所述基底表面的方向,所述叠膜底部的厚度为第一厚度,沿垂直于所述通孔侧壁的方向,所述牺牲侧部的厚度为第二厚度,所述第二厚度小于所述第一厚度。
4.如权利要求3所述的半导体结构的形成方法,其特征在于,所述第二厚度是所述第一厚度的1%至20%。
5.如权利要求2所述的半导体结构的形成方法,其特征在于,对所述牺牲侧部的侧壁进行刻蚀的工艺包括:离子束刻蚀工艺、湿法刻蚀工艺和干法刻蚀工艺中的一种或几种。
6.如权利要求1或2所述的半导体结构的形成方法,其特征在于,形成所述磁隧道结叠膜结构的步骤中,所述磁隧道结叠膜结构包括磁隧道结叠膜和位于所述磁隧道结叠膜上的掩膜层;所述掩膜层为介质硬掩膜层,或者,所述掩膜层为顶电极层。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,所述磁隧道结叠膜结构包括磁隧道结叠膜,所述叠膜底部中磁隧道结叠膜的厚度为目标厚度;
形成所述辅助层的步骤中,所述辅助层的厚度大于或等于所述目标厚度。
8.如权利要求1或7所述的半导体结构的形成方法,其特征在于,形成所述磁隧道结叠膜结构的步骤中,所述叠膜底部的顶面低于所述辅助层的顶面;
去除高于所述叠膜底部顶面的磁隧道结叠膜结构的步骤中,去除高于所述叠膜底部顶面的所述辅助层和磁隧道结叠膜结构。
9.如权利要求7所述的半导体结构的形成方法,其特征在于,形成所述辅助层的步骤中,所述辅助层的厚度是所述目标厚度的1倍至5倍。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,去除高于所述叠膜底部顶面的磁隧道结叠膜结构的工艺包括:化学机械平坦化工艺。
11.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述辅助层的工艺包括:化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、脉冲激光束沉积工艺和旋涂工艺中的一种或多种。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,采用刻蚀工艺,形成所述通孔;所述刻蚀工艺包括各向异性的干法刻蚀工艺。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述磁隧道结叠膜结构的工艺包括物理气相沉积工艺。
14.如权利要求1所述的半导体结构的形成方法,其特征在于,去除所述辅助层的工艺包括:离子束刻蚀工艺、湿法刻蚀工艺和干法刻蚀工艺中的一种或几种。
15.一种半导体结构,其特征在于,包括:
基底;
辅助层,位于所述基底上;
通孔,贯穿所述辅助层;
磁隧道结叠膜结构,位于所述通孔中,所述磁隧道结叠膜结构位于所述通孔底部的部分作为叠膜底部,所述叠膜底部用于形成磁隧道结叠层结构。
16.如权利要求15所述的半导体结构,其特征在于,所述磁隧道结叠膜结构位于所述通孔的侧壁且与所述叠膜底部相连的部分作为牺牲侧部;
沿垂直于所述基底表面的方向,所述叠膜底部的厚度为第一厚度,沿垂直于所述通孔侧壁的方向,所述牺牲侧部的厚度为第二厚度,所述第二厚度小于所述第一厚度。
17.如权利要求16所述的半导体结构,其特征在于,所述第二厚度是所述第一厚度的1%至20%。
18.如权利要求15所述的半导体结构,其特征在于,所述磁隧道结叠膜结构包括磁隧道结叠膜和位于所述磁隧道结叠膜上的掩膜层;所述掩膜层为介质硬掩膜层,或者,所述掩膜层为顶电极层。
19.如权利要求15所述的半导体结构,其特征在于,所述辅助层的材料包括氧化硅、氮氧化硅、氮化硅、无定形硅碳化硅、碳氧化硅、碳氮氧化硅、旋涂碳、无定形碳、有机介电层、底部抗反射涂层、含硅抗反射层、深紫外光吸收氧化层、介电抗反射涂层和先进图膜中的一种或多种。
20.如权利要求15所述的半导体结构,其特征在于,所述叠膜底部的顶面与所述辅助层的顶面相齐平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011046924.7A CN114335330A (zh) | 2020-09-29 | 2020-09-29 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011046924.7A CN114335330A (zh) | 2020-09-29 | 2020-09-29 | 半导体结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114335330A true CN114335330A (zh) | 2022-04-12 |
Family
ID=81011368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011046924.7A Pending CN114335330A (zh) | 2020-09-29 | 2020-09-29 | 半导体结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114335330A (zh) |
-
2020
- 2020-09-29 CN CN202011046924.7A patent/CN114335330A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105845821B (zh) | 工艺损害最小化的自对准磁阻式随机存取存储器(mram)结构 | |
US9893121B2 (en) | Magnetic memory and method of manufacturing magnetic memory | |
US8828742B2 (en) | Method of manufacturing magnetoresistive effect element that includes forming insulative sidewall metal oxide layer by sputtering particles of metal material from patterned metal layer | |
US9362490B1 (en) | Method of patterning MTJ cell without sidewall damage | |
JP5305584B2 (ja) | Mtjmram素子およびその製造方法、並びにmtjmramアレイ | |
CN101911327B (zh) | 形成磁性隧道结结构的方法 | |
US7919794B2 (en) | Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell | |
JP4763858B2 (ja) | 半導体メモリの製造方法 | |
US20160293837A1 (en) | Multilayer hard mask patterning for fabricating integrated circuits | |
US9837603B1 (en) | Post-etch encapsulation for a magnetoresistive device | |
US20200168791A1 (en) | Method of making magnetoresistive random access memory device | |
KR20060009862A (ko) | Mram 장치들의 전자기 소자들의 상부의 도전 층들을접촉하는 방법 | |
CN111261773B (zh) | 半导体存储器元件及其制作方法 | |
EP3772117B1 (en) | Method for forming a semiconductor structure | |
KR102459060B1 (ko) | 테이퍼링된 프로파일을 갖는 하드 마스크를 형성하기 위한 방법 | |
US7368299B2 (en) | MTJ patterning using free layer wet etching and lift off techniques | |
CN111613719B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
US20160087004A1 (en) | Magnetic memory and method of manufacturing the same | |
CN108376690B (zh) | 一种用于制造高密度mram的自对准互联方法 | |
US11121313B2 (en) | Semiconductor structure and formation method thereof | |
CN107437581B (zh) | 一种以氧化钽为硬掩模的磁性隧道结的制备方法 | |
CN114335330A (zh) | 半导体结构及其形成方法 | |
CN111490151B (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
CN113745402B (zh) | 半导体结构及其形成方法、存储器 | |
CN111490152B (zh) | 一种制作超小型磁性随机存储器阵列的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |