TW201448118A - 使用間隔物圖案轉印形成柵欄導體 - Google Patents

使用間隔物圖案轉印形成柵欄導體 Download PDF

Info

Publication number
TW201448118A
TW201448118A TW103108557A TW103108557A TW201448118A TW 201448118 A TW201448118 A TW 201448118A TW 103108557 A TW103108557 A TW 103108557A TW 103108557 A TW103108557 A TW 103108557A TW 201448118 A TW201448118 A TW 201448118A
Authority
TW
Taiwan
Prior art keywords
conductive material
dielectric
hard mask
trench
nanometers
Prior art date
Application number
TW103108557A
Other languages
English (en)
Inventor
Paul Fest
Original Assignee
Microchip Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Inc filed Critical Microchip Tech Inc
Publication of TW201448118A publication Critical patent/TW201448118A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

一間隔物轉印程序在一半導體晶粒中產生導電線之次微影圖案。將一介電質然後一導電材料沈積至一半導體基板之一面上。將一犧牲介電質沈積在該導電材料上且移除犧牲介電質之部分以形成包括壁及曝露該導電材料之一底部之至少一個溝槽。將一硬遮罩沈積在該犧牲介電質上方，包含沈積在該溝槽之該等壁及底部上方。然後自其移除該硬遮罩，惟自該溝槽之該等壁除外。此後，移除剩餘犧牲介電質，從而僅留下來自該溝槽之該等壁之該硬遮罩。然後移除未受剩餘硬遮罩保護之所有導電材料。此後，移除該硬遮罩，從而曝露柵欄導體之一次微影圖案，其中在適當位置處移除其部分以產生包括經隔離柵欄導體之所要導體圖案。

Description

使用間隔物圖案轉印形成柵欄導體
本發明係關於半導體積體電路(IC)製作，且更特定而言係關於在一半導體晶粒(例如，積體電路晶粒)之製作期間在其中形成導電線之次微影圖案。
可用之微影程序已限制用於一半導體晶粒中之主動元件(例如，電晶體)之互連之經圖案化導電線之大小之減小。隨著由形成半導體晶粒上之電晶體之微影遮蔽程序之改良引起之此等電晶體的數目增加，必須使此等大小逐漸減小之電晶體互連之導電線已無法在大小上與漸小電晶體成比例地減小。
因此，需要一種在不限制可用於製造半導體積體電路之微影程序之情況下減小經圖案化導電線之大小的方式。
根據一實施例，一種用於在一半導體積體電路晶粒中形成柵欄導體之方法可包括以下步驟：將一介電質沈積在一半導體基板之一面上；將一導電材料沈積在該介電質上；將一犧牲介電質沈積在該導電材料上；移除該犧牲介電質之部分以形成包括壁及曝露該導電材料之一底部之至少一個溝槽；將一硬遮罩沈積在剩餘犧牲介電質上方，包含沈積在該至少一個溝槽之垂直壁及底部上方；自該犧牲介電質之一 頂面及該至少一個溝槽之該底部移除該硬遮罩；移除該剩餘犧牲介電質，從而僅留下在該至少一個溝槽之該等壁上之該硬遮罩之彼等部分；移除未被剩餘硬遮罩覆蓋之該導電材料，其中僅薄導電材料保留在該剩餘硬遮罩與該介電質之間；及移除該剩餘硬遮罩，其中該薄導電材料可曝露在該介電質上。
根據該方法之又一實施例，可將曝露在該介電質上之該薄導電材料之部分分離成獨立柵欄導體。根據該方法之又一實施例，在移除該剩餘犧牲介電質之該步驟之後，該方法可進一步包括在該薄導電材料之部分將分離成獨立柵欄導體之處移除該硬遮罩之部分之步驟。
根據該方法之又一實施例，沈積該介電質之該步驟可包括在該半導體基板之該面上將該介電質沈積至自約50奈米至約5,000奈米之一厚度之步驟。根據該方法之又一實施例，沈積該導電材料之該步驟可包括將該導電材料沈積至自約50奈米至約5,000奈米之一厚度之步驟。根據該方法之又一實施例，沈積該犧牲介電質之該步驟可包括在該導電材料上將該犧牲介電質沈積至自約100奈米至約10,000奈米之一厚度之步驟。根據該方法之又一實施例，移除該犧牲介電質之部分以形成至少一個溝槽之該步驟可包括移除該犧牲介電質之部分以形成具有自約30奈米至約10,000奈米之一寬度之至少一個溝槽之步驟。根據該方法之又一實施例，沈積在該剩餘犧牲介電質之經曝露表面上其中包含沈積在該至少一個溝槽之該等垂直壁及底部上之該硬遮罩可具有自約10奈米至約5,000奈米之一厚度。
根據該方法之又一實施例，該介電質可包括二氧化矽。根據該方法之又一實施例，該導電材料可包括鋁。根據該方法之又一實施例，該導電材料可選自由以下各項組成之群組：鈦、氮化鈦、鉭、氮化鉭、矽、矽化鎢及矽化鈷。根據該方法之又一實施例，分離該薄導電材料之部分之該步驟可包括憑藉反應離子蝕刻(RIE)分離該薄導電 材料之部分之步驟。根據該方法之又一實施例，該RIE可係侵蝕性的。
根據該方法之又一實施例，分離該導電材料之部分之該步驟可包括使用通孔狀遮罩分離該導電材料之部分之步驟。
根據另一實施例，一種半導體晶粒可包括：一半導體基板；一介電質，其在該半導體基板上方；及導電材料之至少一個窄線，其在該介電質上。根據該方法之又一實施例，複數個柵欄導體可藉由將導電材料之至少兩個窄線分離成所要長度而製成。
根據又一實施例，該介電質可具有自約50奈米至約5,000奈米之一厚度。根據又一實施例，導電材料之該至少一個窄線可具有自約100奈米至約10,000奈米之一高度。根據又一實施例，導電材料之該至少一個窄線可具有自約30奈米至約10,000奈米之一厚度。
根據又一實施例，該導電材料可包括鋁。根據又一實施例，該導電材料可包括一鋁合金。根據又一實施例，該導電材料可選自由以下各項組成之群組：鈦、氮化鈦、鉭、氮化鉭、矽、矽化鎢及矽化鈷。
102‧‧‧矽晶圓
104‧‧‧半導體晶粒/晶粒
210‧‧‧半導體基板(晶粒)
212‧‧‧介電質/介電層
214‧‧‧溝槽
216‧‧‧壁
218‧‧‧導電材料/導電材料層
218a‧‧‧柵欄導體/薄導電材料
222‧‧‧犧牲介電質/犧牲介電層
222a‧‧‧犧牲介電質
224‧‧‧硬遮罩/硬遮罩層
224a‧‧‧硬遮罩
620‧‧‧端部
820‧‧‧柵欄導體
藉由參考結合附圖進行之以下說明可獲得對本發明之一更完整理解，附圖中：圖1圖解說明包括複數個半導體晶粒之一半導體積體電路晶圓之一示意性平面視圖；圖2、圖3、圖3A及圖3B圖解說明根據本發明之特定實例性實施例之用於在一半導體晶粒中形成導電線之次微影圖案之半導體製作步驟之示意性立面圖；圖4圖解說明根據本發明之一特定實例性實施例之形成於一半導體晶粒中之導電線之複數個次微影圖案之一示意性平面視圖； 圖5圖解說明根據本發明之一特定實例性實施例之形成於一半導體晶粒中之導電線之複數個次微影圖案之一示意性平面視圖；圖6圖解說明根據本發明之一特定實例性實施例之準備使導電線彼此分離之圖5中所展示之導電線之複數個次微影圖案之一示意性平面視圖；圖7圖解說明根據本發明之一特定實例性實施例之在導電線之部分經移除以使導電線彼此分離之情況下在圖5及圖6中展示之導電線之複數個次微影圖案之一示意性平面視圖；圖8圖解說明根據本發明之另一特定實例性實施例之具有形成於一半導體晶粒中之各種路由路徑之導電線之複數個次微影圖案之一示意性平面視圖；圖9圖解說明根據本發明之另一特定實例性實施例之準備分離成一半導體晶粒中之獨立導體之如圖8中所展示具有各種路由路徑之導電線之複數個次微影圖案之一示意性平面視圖；圖10圖解說明根據本發明之另一特定實例性實施例之在分離成一半導體晶粒中之獨立導體之後之如圖8及圖9中所展示具有各種路由路徑之導電線之複數個次微影圖案之一示意性平面視圖；圖11圖解說明根據本發明之特定實例性實施例之用於在一半導體晶粒中形成導電線之複數個次微影圖案之一示意性程序流程圖；及圖12圖解說明根據本發明之其他特定實例性實施例之用於在一半導體晶粒中形成導電線之複數個次微影圖案之一示意性程序流程圖。
儘管本發明易於作出各種修改及替代形式，但在圖式中展示並在本文中詳細闡述其特定實例性實施例。然而應理解，本文中對特定實例性實施例之說明並非意欲將本發明限於本文中所揭示之特定形式，而是相反，本發明意欲涵蓋如隨附申請專利範圍所界定之所有修 改及等效形式。
根據本發明之教示，一間隔物轉印程序可用於在一半導體晶粒中形成導電線之次微影圖案。可將一介電質沈積在一半導體基板之一面上。然後可將一導電材料沈積在該介電質上。可將一犧牲介電質沈積在該導電材料上。然後可移除此犧牲介電質之部分，其中可在其中形成包括壁及曝露該導電材料之一底部之至少一個溝槽。可將一硬遮罩沈積在該犧牲介電質上方，包含沈積在該至少一個溝槽之該等壁及底部上方。可自該犧牲介電質之一頂面及該至少一個溝槽之該底部移除該硬遮罩，其中該硬遮罩保留在該至少一個溝槽之該等壁上。接下來，可移除剩餘犧牲介電質，從而僅留下在該至少一個溝槽之該等壁上之該硬遮罩。預期且在本發明之範疇內，可藉由在將硬遮罩圖案蝕刻(轉印)至導電材料上之前選擇性地移除該硬遮罩之部分而實現柵欄導體之分離。然後可移除未被剩餘硬遮罩覆蓋(保護)之所有導電材料。此後，可移除該剩餘硬遮罩從而曝露由剩餘導電材料形成之導電線(在下文為「柵欄導體」)之一次微影圖案。
可在可與現有鋁後端處理相容之一製作程序中產生用以形成柵欄導體之導電線之此次微影圖案化。若在將硬遮罩圖案轉印至柵欄導體期間尚未移除硬遮罩之部分以隨後將導電材料分離成柵欄導體，則可在適當位置處移除(例如，「斷開」)柵欄導體之部分以產生包括柵欄導體之所要導體圖案。導電材料沈積厚度幫助判定該等柵欄導體之一個尺寸(例如，導體高度)，且該所沈積硬遮罩之厚度實質上判定一第二尺寸(例如，導體寬度)。藉由連續柵欄導體被「斷開」(例如，使連續柵欄導體彼此分離、使其之間切斷連接等)之處來判定該等柵欄導體之長度。
現在參考圖式，示意性地圖解說明特定實例性實施例之細節。 圖式中之相似元件將由相似編號表示，且類似元件將由帶有一不同小寫字母後綴之相似編號表示。
參考圖1，其繪示包括複數個半導體晶粒之一半導體積體電路晶圓之一示意性平面視圖。一矽晶圓102可劃割成複數個半導體晶粒104以用於進一步處理以在複數個半導體晶粒104中之每一者上形成平坦電晶體、二極體及導體。在所有電路已製作於複數個半導體晶粒104上之後，晶粒104被單粒化(分離)且封裝至積體電路(未展示)中。
參考圖2、圖3、圖3A及圖3B，其繪示根據本發明之特定實例性實施例之用於在一半導體晶粒中形成導電線之次微影圖案之半導體製作步驟的示意性立面圖。圖2中展示形成柵欄導體中之第一步驟(a)，其中可將一介電質212沈積在用於複數個半導體晶粒104中之每一者之一半導體基板210之一表面上。在步驟(b)中，可將一導電材料218沈積在介電質212上。在步驟(c)中，可將一犧牲介電質222沈積在導電材料218上。在步驟(d)中，可藉由(舉例而言但不限於)蝕刻而選擇性地移除犧牲介電質222之一部分以形成包括壁216及曝露導電材料218之一底部之至少一個溝槽214。
在步驟(e)中，可將一硬遮罩224沈積在剩餘犧牲介電質222a之經曝露表面及至少一個溝槽214之垂直壁116及底部上方。在步驟(f)中，可藉由(舉例而言但不限於)蝕刻而自犧牲介電質222a之一頂面及至少一個溝槽214之底部移除硬遮罩224。在步驟(g)中，可藉由(舉例而言但不限於)選擇性電漿蝕刻或選擇性濕式蝕刻移除剩餘犧牲介電質222a，從而僅留下在至少一個溝槽214之壁216上之硬遮罩224a。
預期且在本發明之範疇內，替代或除將導電材料後分離成柵欄導體(如本文中更充分地闡述)以外，亦可藉由在將硬遮罩圖案蝕刻(轉印)至導電材料上之前選擇性地移除硬遮罩之部分而實現柵欄導體之分離。
在步驟(h)中，可移除未被剩餘硬遮罩224a覆蓋(保護)之所有導電材料218，從而僅留下保留之薄導電材料218a。在步驟(i)中，可移除剩餘硬遮罩224a，從而僅留下剩餘薄導電材料218a，下文為「柵欄導體」。所沈積導電材料218之厚度可判定柵欄導體218a之高度且溝槽214之壁216上之所沈積硬遮罩224a之厚度可判定柵欄導體218a之厚度。
如熟習半導體積體電路製作技術並亦受益於本發明者將容易明瞭，導電材料218可選自諸多不同類型之導電材料，包括將適合於本文中所揭示之導電柵欄之金屬、金屬合金、非金屬但導電之化合物。
介電質212可係(舉例而言但不限於)二氧化矽。導電材料218可係(舉例而言但不限於)鋁、鋁合金、鈦、氮化鈦、鉭、氮化鉭、矽、矽化鎢、矽化鈷等。犧牲介電質222可係(舉例而言但不限於)二氧化矽。硬遮罩224可係(舉例而言但不限於)氮化矽。
介電層212之厚度可係自約50奈米至約5,000奈米。導電材料層218之厚度可係自約50奈米至約5,000奈米。犧牲介電層222之厚度可係自約100奈米至約10,000奈米。硬遮罩層224之厚度可係自約10奈米至約5,000奈米。至少一個溝槽214之深度可係自約100奈米至約10,000奈米。至少一個溝槽214之寬度可係自約30奈米至約10,000奈米。柵欄導體218a之寬度或厚度可係自約10奈米至約5,000奈米。
參考圖4及圖5，其繪示根據本發明之特定實例性實施例之形成於一半導體晶粒中之導電線之複數個次微影圖案之示意性平面視圖。在向下移除連續導電材料218至曝露柵欄導體218a之頂部之處(如圖3A及圖3B步驟(i)中所展示)之後，柵欄導體218a準備進一步處理。可分離柵欄導體218a以形成有用之獨立電路導體。在圖5中展示之複數個柵欄導體218a可表示用於一半導體電晶體陣列之導體。如上文所提及且下文更充分地闡述，亦可藉由在將硬遮罩圖案蝕刻(轉印)至導電材 料218上之前選擇性地移除硬遮罩224之區段而實現柵欄導體218a之分離。
參考圖6，其繪示根據本發明之一特定實例性實施例之準備使導電線彼此分離之在圖5中展示之導電線之複數個次微影圖案之一示意性平面視圖。將斷開由編號620表示之柵欄導體218a之端部(例如，使柵欄導體分離開、使其之間切斷連接等)。可將端部620路由至晶粒104上之一「安全」區且可用一移除程序(諸如，(舉例而言但不限於)侵蝕性反應離子蝕刻(RIE))「切斷」(切割)端部620，其中曝露端部620且保護(例如，遮蔽)複數個柵欄導體218a之其餘部分免受RIE。
參考圖7，其繪示根據本發明之一特定實例性實施例之在導電線之部分經移除以使導電線彼此分離之情況下複數個次微影圖案之一示意性平面視圖。亦可通孔狀(遮罩中之小開口)地執行RIE遮罩以在半導體晶粒104上之任何位置處選擇性地斷開柵欄導體218a。
參考圖8，其繪示根據本發明之另一特定實例性實施例之具有形成於一半導體晶粒中之各種路由路徑之導電線之複數個次微影圖案之一示意性平面視圖。已在上文更充分地闡述了如所展示之柵欄導體218a。預期且在本發明之範疇內，可在與所期望一樣多之不同路徑中路由柵欄導體820，且將柵欄導體820組態為半導體晶粒104上之主動元件(例如，電晶體)之間的導體。用於形成柵欄導體820之此圖案之步驟與在圖2、圖3、圖3A及圖3B中展示之程序步驟及如在上文更充分闡述之其隨附說明實質上相同或類似。
參考圖9，其繪示根據本發明之另一特定實例性實施例之準備分離成一半導體晶粒中之獨立導體之如在圖8中所展示具有各種路由路徑之導電線之複數個次微影圖案之一示意性平面視圖。可在半導體晶粒104上之通常由編號822表示之各個位置處分離柵欄導體820(例如，使其之間切斷連接)。可使用通孔型式程序實現此等分離位置 822，如熟習半導體製造技術並受益於本發明者眾所周知。
參考圖10，其繪示根據本發明之另一特定實例性實施例之在分離成一半導體晶粒中之獨立導體之後之如在圖8及圖9中所展示具有各種路由路徑之導電線之複數個次微影圖案之一示意性平面視圖。然後，完全分離之柵欄導體1020可進一步連接至半導體晶粒104中之主動元件(例如，電晶體)及其他連接節點(未展示)。
參考圖11，其繪示根據本發明之特定實例性實施例之用於在一半導體晶粒中形成導電線之複數個次微影圖案之一示意性程序流程圖。在步驟1102中，可將一介電質212沈積在一半導體基板(晶粒)210之一面上。在步驟1104中，可將一導電材料218沈積在介電質212上。在步驟1106中，可將一犧牲介電質222沈積在導電材料218上。在步驟1108中，可選擇性地移除犧牲介電質222之部分以形成包括壁216及曝露導電材料218之一底部之至少一個溝槽214。在步驟1110中，可將一硬遮罩224沈積在剩餘犧牲介電質222a之經曝露表面、至少一個溝槽214之垂直壁116及底部上方。在步驟1112中，可自犧牲介電質222a之一頂面及至少一個溝槽214之底部移除硬遮罩224。在步驟1114中，可移除剩餘犧牲介電質222a，從而僅留下在至少一個溝槽214之壁216上之硬遮罩224a。在步驟1116中，可移除未被剩餘硬遮罩224a覆蓋(保護)之所有導電材料218，從而僅留下保留在介電質212與硬遮罩224a之間的薄導電材料218a。在步驟1118中，可移除剩餘硬遮罩224a，從而僅留下薄導電材料218a。在步驟1120中，可分離薄導電材料218a之部分(例如，使其之間切斷連接)以便由其形成可用於使半導體晶粒104中之主動器件(未展示)互連之獨立柵欄導體1020。
參考圖12，其繪示根據本發明之其他特定實例性實施例之用於在一半導體晶粒中形成導電線之複數個次微影圖案之一示意性程序流程圖。在步驟1102中，可將一介電質212沈積在一半導體基板(晶粒) 210之一面上。在步驟1104中，可將一導電材料218沈積在介電質212上。在步驟1106中，可將一犧牲介電質222沈積在導電材料218上。在步驟1108中，可選擇性地移除犧牲介電質222之部分以形成包括壁216及曝露導電材料218之一底部之至少一個溝槽214。在步驟1110中，可將一硬遮罩224沈積在剩餘犧牲介電質222a之經曝露表面、至少一個溝槽214之垂直壁116及底部上方。在步驟1112中，可自犧牲介電質222a之一頂面及至少一個溝槽214之底部移除硬遮罩224。在步驟1114中，可移除剩餘犧牲介電質222a，從而僅留下在至少一個溝槽214之壁216上之硬遮罩224a。在步驟1215中，可在導電材料218將被分離成用於由其形成可用於使半導體晶粒104中之主動器件(未展示)互連之獨立柵欄導體1020之部分之處移除硬遮罩224之部分。在步驟1116中，可移除未被剩餘硬遮罩224a覆蓋(保護)之所有導電材料218，從而僅留下保留在介電質212與硬遮罩224a之間的薄導電材料218a。在步驟1118中，可移除剩餘硬遮罩224a，從而僅留下薄導電材料218a。
儘管已藉由參考本發明之實例性實施例來繪示、闡述及界定本發明之各實施例，但此等參考並不意味著限制本發明，且不應推斷出存在此限制。所揭示之標的物能夠在形式及功能上具有大量修改、變更及等效形式，如熟習相關技術並受益於本發明者將會聯想到。本發明之所繪示及所闡述實施例僅作為實例，而並非係對本發明之範疇之窮盡性說明。

Claims (22)

  1. 一種用於在一半導體積體電路晶粒中形成柵欄導體之方法，該方法包括以下步驟：將一介電質沈積在一半導體基板之一面上；將一導電材料沈積在該介電質上；將一犧牲介電質沈積在該導電材料上；移除該犧牲介電質之部分以形成包括壁及曝露該導電材料之一底部之至少一個溝槽；將一硬遮罩沈積在剩餘犧牲介電質上方，包含沈積在該至少一個溝槽之垂直壁及底部上方；自該犧牲介電質之一頂面及該至少一個溝槽之該底部移除該硬遮罩；移除該剩餘犧牲介電質，從而僅留下在該至少一個溝槽之該等壁上之該硬遮罩之彼等部分；移除未被剩餘硬遮罩覆蓋之該導電材料，其中僅薄導電材料保留在該剩餘硬遮罩與該介電質之間；及移除該剩餘硬遮罩，其中該薄導電材料曝露在該介電質上。
  2. 如請求項1之方法，其進一步包括將曝露在該介電質上之該薄導電材料之部分分離成獨立柵欄導體之步驟。
  3. 如請求項1之方法，其中在移除該剩餘犧牲介電質之該步驟之後，該方法進一步包括在該薄導電材料之部分將分離成獨立柵欄導體之處移除該硬遮罩之部分之步驟。
  4. 如請求項1之方法，其中沈積該介電質之該步驟包括：在該半導體基板之該面上將該介電質沈積至自約50奈米至約5,000奈米之一厚度之步驟。
  5. 如請求項1之方法，其中沈積該導電材料之該步驟包括：在該介電質上將該導電材料沈積至自約50奈米至約5,000奈米之一厚度之步驟。
  6. 如請求項1之方法，其中沈積該犧牲介電質之該步驟包括：在該導電材料上將該犧牲介電質沈積至自約100奈米至約10,000奈米之一厚度之步驟。
  7. 如請求項1之方法，其中移除該犧牲介電質之部分以形成至少一個溝槽之該步驟包括：移除該犧牲介電質之部分以形成具有自約30奈米至約10,000奈米之一寬度之至少一個溝槽之步驟。
  8. 如請求項1之方法，其中沈積在該剩餘犧牲介電質之經曝露表面上其中包含沈積在該至少一個溝槽之該等垂直壁及底部上之該硬遮罩具有自約10奈米至約5,000奈米之一厚度。
  9. 如請求項1之方法，其中該介電質包括二氧化矽。
  10. 如請求項1之方法，其中該導電材料包括鋁。
  11. 如請求項1之方法，其中該導電材料選自由以下各項組成之群組：鈦、氮化鈦、鉭、氮化鉭、矽、矽化鎢及矽化鈷。
  12. 如請求項1之方法，其中分離該薄導電材料之部分之該步驟包括憑藉反應離子蝕刻(RIE)分離該薄導電材料之部分之步驟。
  13. 如請求項1之方法，其中該RIE係侵蝕性的。
  14. 如請求項1之方法，其中分離該導電材料之部分之該步驟包括使用通孔狀遮罩分離該導電材料之部分之步驟。
  15. 一種半導體晶粒，其包括：一半導體基板；一介電質，其在該半導體基板上方；及導電材料之至少一個窄線，其在該介電質上。
  16. 如請求項15之半導體晶粒，其進一步包括藉由將導電材料之至 少兩個窄線分離成所要長度而製成之複數個柵欄導體。
  17. 如請求項15之半導體晶粒，其中該介電質具有自約50奈米至約5,000奈米之一厚度。
  18. 如請求項15之半導體晶粒，其中導電材料之該至少一個窄線具有自約100奈米至約10,000奈米之一高度。
  19. 如請求項15之半導體晶粒，其中導電材料之該至少一個窄線具有自約30奈米至約10,000奈米之一厚度。
  20. 如請求項15之半導體晶粒，其中該導電材料包括鋁。
  21. 如請求項15之半導體晶粒，其中該導電材料包括一鋁合金。
  22. 如請求項15之半導體晶粒，其中該導電材料選自由以下各項組成之群組：鈦、氮化鈦、鉭、氮化鉭、矽、矽化鎢及矽化鈷。
TW103108557A 2013-03-15 2014-03-12 使用間隔物圖案轉印形成柵欄導體 TW201448118A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/835,828 US20140264886A1 (en) 2013-03-15 2013-03-15 Forming Fence Conductors Using Spacer Pattern Transfer

Publications (1)

Publication Number Publication Date
TW201448118A true TW201448118A (zh) 2014-12-16

Family

ID=50343852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108557A TW201448118A (zh) 2013-03-15 2014-03-12 使用間隔物圖案轉印形成柵欄導體

Country Status (3)

Country Link
US (1) US20140264886A1 (zh)
TW (1) TW201448118A (zh)
WO (1) WO2014149584A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022815A (en) * 1996-12-31 2000-02-08 Intel Corporation Method of fabricating next-to-minimum-size transistor gate using mask-edge gate definition technique
KR100354440B1 (ko) * 2000-12-04 2002-09-28 삼성전자 주식회사 반도체 장치의 패턴 형성 방법
US7078284B2 (en) * 2002-06-20 2006-07-18 Micron Technology, Inc. Method for forming a notched gate
US6837967B1 (en) * 2002-11-06 2005-01-04 Lsi Logic Corporation Method and apparatus for cleaning deposited films from the edge of a wafer
US20050112903A1 (en) * 2003-11-21 2005-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Process for removing tungsten particles after tungsten etch-back
US7390750B1 (en) * 2004-03-23 2008-06-24 Cypress Semiconductor Corp. Method of patterning elements within a semiconductor topography
US7247556B2 (en) * 2005-02-28 2007-07-24 Agere Systems Inc. Control of wafer warpage during backend processing
KR100823706B1 (ko) * 2006-07-21 2008-04-21 삼성전자주식회사 반도체 장치의 신호 라인 구조물 및 이를 제조하는 방법
US20110104901A1 (en) * 2008-06-13 2011-05-05 Tokyo Electron Limited Semiconductor device manufacturing method
US9362290B2 (en) * 2010-02-08 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell layout
JP5330440B2 (ja) * 2011-03-23 2013-10-30 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2014149584A1 (en) 2014-09-25
US20140264886A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
US9679805B2 (en) Self-aligned back end of line cut
TWI734970B (zh) 使用阻擋遮罩所形成之具有心軸切口的多重圖案化
TWI684244B (zh) 圖案化可變寬度金屬化線之方法
US10192780B1 (en) Self-aligned multiple patterning processes using bi-layer mandrels and cuts formed with block masks
JP2023029357A (ja) ３次元メモリデバイスにおける階段構造の形成
US9773680B1 (en) Advanced method for scaled SRAM with flexible active pitch
TWI742350B (zh) 具有層心軸之自對準多重圖案化製程
US10685845B2 (en) Method for preparing a semiconductor structure
US9748138B2 (en) Metal layer end-cut flow
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
CN108091551A (zh) 自对准光刻图案化
US20140264614A1 (en) Spacer Enabled Poly Gate
TW201448118A (zh) 使用間隔物圖案轉印形成柵欄導體
TW202143440A (zh) 用於高密度電路的具有集成堆疊3d金屬線之3d電路的製作方法
TWI619202B (zh) 於一積體電路中形成柵欄導體
US9583435B2 (en) Forming fence conductors using spacer etched trenches
TWI661469B (zh) 修復的光罩結構及結果所致的底層圖案結構
CN107851606A (zh) 使用间隔件蚀刻的沟槽形成围篱导体