KR102099879B1 - 자기 소자 - Google Patents

자기 소자 Download PDF

Info

Publication number
KR102099879B1
KR102099879B1 KR1020130050102A KR20130050102A KR102099879B1 KR 102099879 B1 KR102099879 B1 KR 102099879B1 KR 1020130050102 A KR1020130050102 A KR 1020130050102A KR 20130050102 A KR20130050102 A KR 20130050102A KR 102099879 B1 KR102099879 B1 KR 102099879B1
Authority
KR
South Korea
Prior art keywords
layer
pma
dopant
magnetization
magnetic
Prior art date
Application number
KR1020130050102A
Other languages
English (en)
Other versions
KR20140131136A (ko
Inventor
김영현
신희주
김우진
박상환
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020130050102A priority Critical patent/KR102099879B1/ko
Priority to US14/254,858 priority patent/US9178135B2/en
Publication of KR20140131136A publication Critical patent/KR20140131136A/ko
Application granted granted Critical
Publication of KR102099879B1 publication Critical patent/KR102099879B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 소자는 터널 배리어와, 상기 터널 배리어의 일측에 배치된 하이브리드 자화층을 포함한다. 상기 하이브리드 자화층은 제1 PMA층과, 제2 PMA층과, 이들 사이에 개재된 비정질 블로킹층을 포함한다. 제1 PMA층은 Co로 이루어지는 제1 층과, Pt 또는 Pd로 이루어지는 제2 층이 교대로 적층된 다중층으로 이루어지고, 제1 층 및 제2 층을 구성하는 원소와는 다른 원소로 이루어지는 제1 도판트를 포함한다. 제2 PMA층은 제1 PMA층과 터널 배리어와의 사이에 개재되고, Co, Fe 및 Ni 중에서 선택되는 적어도 하나의 원소를 포함한다.

Description

자기 소자 {Magnetic device}
본 발명의 기술적 사상은 자기 소자에 관한 것으로, 특히 수직 자기 이방성 (PMA: perpendicular magnetic anisotropy)을 가지는 자성층을 구비하는 자기 소자에 관한 것이다.
자기터널접합 (magnetic tunnel junction: MTJ)의 자기저항 특성을 이용하는 전자 소자에 대한 많은 연구가 이루어지고 있다. 특히, 고집적화된 MRAM (magnetic random access memory) 소자의 MTJ 셀이 미세화됨에 따라, MTJ 셀에 직접 전류를 인가하여 자화반전을 유도하여 STT (spin transfer torque)라는 물리 현상에 의해 정보를 저장하는 STT-MRAM이 주목을 받고 있다. 고집적화된 STT-MRAM은 빠른 스위칭 및 저전류 동작이 요구되며, MTJ 구조의 자성층 내에서 충분한 수직 자기 이방성 (perpendicular magnetic anisotropy)을 확보할 필요가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 내열 특성이 우수하여 고열에서 안정된 수직 자기 이방성을 유지할 수 있고, 저전류 동작이 가능하며 높은 TMR 비 (tunneling magnetoresistance ratio)를 확보할 수 있는 자기 소자를 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 자기 소자는 터널 배리어와, 상기 터널 배리어의 일측에 배치된 하이브리드 자화층을 포함한다. 상기 하이브리드 자화층은 제1 PMA층 (perpendicular magnetic anisotropy layer)과, 제2 PMA층과, 상기 제1 PMA층과 상기 제2 PMA층과의 사이에 개재된 비정질 블로킹층 (blocking layer)을 포함한다. 상기 제1 PMA층은 Co로 이루어지는 제1 층과, Pt 또는 Pd로 이루어지는 제2 층이 교대로 적층된 다중층으로 이루어지고, 상기 제1 층 및 상기 제2 층을 구성하는 원소와는 다른 원소로 이루어지는 제1 도판트를 포함한다. 상기 제2 PMA층은 상기 제1 PMA층과 상기 터널 배리어와의 사이에 개재되고, Co, Fe 및 Ni 중에서 선택되는 적어도 하나의 원소를 포함한다.
일부 실시예들에서, 상기 제1 PMA층은 [CoX/Pt] × m (X는 상기 제1 도판트, m은 반복 횟수로서 2 ≤ m ≤ 20)로 표시되는 제1 적층 구조, 및 [Co/PtX] × n (X는 상기 제1 도판트, n은 반복 횟수로서 2 ≤ n ≤ 20) (X는 상기 제1 도판트)로 표시되는 제2 적층 구조 중 적어도 하나의 적층 구조를 포함할 수 있다.
다른 일부 실시예들에서, 상기 제1 PMA층은 [CoX/Pd] × m (X는 상기 제1 도판트, m은 반복 횟수로서 2 ≤ m ≤ 20)로 표시되는 제1 적층 구조, 및 [Co/PdX] × n (X는 상기 제1 도판트, n은 반복 횟수로서 2 ≤ n ≤ 20) (X는 상기 제1 도판트)로 표시되는 제2 적층 구조 중 적어도 하나의 적층 구조를 포함할 수 있다.
상기 제1 도판트는 Ni, Fe, V, Cr 및 Si 중에서 선택되는 적어도 하나의 원소로 이루어질 수 있다.
상기 제2 PMA층은 CoaFebBcZ(1-a-b-c) (식중, Z는 제2 도판트이고, a, b 및 c는 각각 원자비로서, 0 ≤ a ≤ 0.9, 0 ≤ b ≤ 0.9, 및 0 ≤ c ≤ 0.4 이고, a, b 및 c가 동시에 0은 아님)로 표시되는 물질을 포함할 수 있다. 상기 제2 도판트는 Si, Cr, Al, Ta, Hf, Zr, Ni, V, Mo, P, C, W, Nb, Mn 및 Ge 중에서 선택되는 적어도 하나의 원소로 이루어질 수 있다.
상기 제1 PMA층 및 상기 제2 PMA층은 서로 다른 결정 배향 구조를 가질 수 있다.
일부 실시예들에서, 상기 제1 PMA층은 육방최밀충진 (hexagonal closest packing: HCP)(001) 결정 배향 구조를 가지고, 상기 제2 PMA층은 체심입방 (body-centered cubic: BCC) (001) 결정 배향 구조를 가질 수 있다.
일부 실시예들에서, 상기 제1 PMA층은 L11 형 또는 L10 형 원자 규칙 구조를 가지는 자성 물질로 이루어질 수 있다.
상기 블로킹층은 금속, 합금, 금속 산화물 (metal oxides), 금속 질화물 (metal nitrides), 금속 산질화물 (metal oxynitrides), 또는 이들의 조합으로 이루어질 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 자기 소자는 제1 자화층을 포함하는 자유층 (free layer)과, 제2 자화층을 포함하는 고정층 (pinned layer)과, 상기 자유층과 상기 고정층과의 사이에 개재된 터널 배리어를 포함한다. 상기 제1 자화층 및 상기 제2 자화층 중 적어도 하나는 제1 PMA층과, 제2 PMA층과, 상기 제1 PMA층과 상기 제2 PMA층과의 사이에 개재된 비정질 블로킹층 (blocking layer)을 포함하는 하이브리드 자화층으로 이루어진다. 상기 제1 PMA층은 Co로 이루어지는 제1 층과, Pt 또는 Pd로 이루어지는 제2 층이 교대로 적층된 다중층으로 이루어지고, 상기 제1 층 및 상기 제2 층을 구성하는 원소와는 다른 원소로 이루어지는 제1 도판트를 포함한다. 상기 제2 PMA층은 상기 제1 PMA층과 상기 터널 배리어와의 사이에 개재되고, Co, Fe 및 Ni 중에서 선택되는 적어도 하나의 원소를 포함한다.
상기 제1 PMA층은 상기 제1 PMA층의 연장 방향에 수직인 방향으로 자화용이축 (axis of easy magnetization)을 가지고, Co 기반의 L11 형 또는 L10 형 원자 규칙 구조를 가지는 자성 물질을 포함하고, 상기 제1 도판트는 Ni, Fe, V, Cr 및 Si 중에서 선택되는 어느 하나의 원소로 이루어질 수 있다.
상기 제2 PMA층은 상기 제2 PMA층의 연장 방향에 수직인 방향으로 자화용이축을 가지고, CoaFebBcZ(1-a-b-c) (식중, Z는 제2 도판트이고, a, b 및 c는 각각 원자비로서, 0 ≤ a ≤ 0.9, 0 ≤ b ≤ 0.9, 및 0 ≤ c ≤ 0.4 이고, a, b 및 c가 동시에 0은 아님)로 표시되고 는 물질로 이루어지는 단일막, 또는 다중막을 포함하고, 상기 제2 도판트는 Si, Cr, Al, Ta, Hf, Zr, Ni, V, Mo, P, C, W, Nb, Mn 및 Ge 중에서 선택되는 어느 하나의 원소로 이루어질 수 있다.
상기 제2 PMA층은 비자성 물질층을 더 포함할 수 있다.
일부 실시예들에서, 상기 제1 자화층은 상기 하이브리드 자화층으로 이루어지고, 상기 제2 자화층은 SAF (synthetic antiferromagnetic coupling) 구조를 가질 수 있다.
본 발명의 기술적 사상에 의한 자기 소자는 내열 특성이 우수하여 비교적 고열에서도 안정된 수직 자기 이방성을 유지할 수 있고, 저전류 동작이 가능하며 높은 TMR 비를 확보할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 개략적인 구성을 도시한 도면이다.
도 2는 본 발명의 기술적 사상에 의한 자기 소자에 포함되는 하이브리드 자화층의 개략적인 단면도이다.
도 3a 내지 도 3d는 본 발명의 기술적 사상에 의한 자기 소자에 포함되는 하이브리드 자화층에 채용 가능한 다양한 제1 PMA층의 구조들을 예시한 단면도들이다.
도 4는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 MTJ 구조를 설명하기 위한 개략적인 단면도이다.
도 5는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자의 개략적인 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자의 개략적인 단면도이다.
도 7은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자의 개략적인 단면도이다.
도 8a 내지 도 8k는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 수직 자기이방성 (perpendicular magnetic anisotropy)을 평가한 그래프이다.
도 10은 본 발명의 기술적 사상에 의한 일 실시예에 따른 수직 자화 TMR 소자의 MR 비 (magnetoresistance ratio) 및 RA 값 (resistance-area product)을 평가한 결과를 나타낸 그래프이다.
도 11은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 전자 시스템의 블록도이다.
도 12는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 정보 처리 시스템의 블록도이다.
도 13은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 메모리 카드이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자(10)의 개략적인 구성을 도시한 도면이다. 도 1에는 STT-MRAM으로 이루어지는 자기 소자(10)의 메모리 셀(20)이 예시되어 있다.
메모리 셀(20)은 MTJ (magnetic tunnel junction) 구조(30) 및 셀 트랜지스터(CT)를 포함할 수 있다. 셀 트랜지스터(CT)의 게이트는 워드 라인 (WL)에 연결되고, 셀 트랜지스터(CT)의 한 전극은 MTJ 구조(30)를 통해 비트 라인(BL)에 연결된다. 셀 트랜지스터(CT)의 다른 전극은 소스 라인(SL)에 연결된다.
MTJ 구조(30)는 자유층(free layer)(32) 및 고정층(fixed layer)(34)과, 이들 사이에 개재된 터널 배리어(36)를 포함한다. 상기 자유층(32)은 상기 자유층(32)의 연장 방향에 수직인 방향으로 자화 용이축 (magnetization easy axis)을 가지고 자화 방향이 조건에 따라 가변적이다. 상기 고정층(34)은 상기 고정층(34)의 연장 방향에 수직인 방향으로 자화 용이축을 가지고 자화 방향이 고정되어 있다.
MTJ 구조(30)의 저항 값은 자유층(32)의 자화 방향에 따라 달라진다. 자유층(32)에서의 자화 방향과 고정층(34)에서의 자화 방향이 평행 (parallel)일 때, MTJ 구조(30)는 낮은 저항값을 가지며 데이터 '0'을 저장할 수 있다. 자유층(32)에서의 자화 방향과 고정층(34)에서의 자화 방향이 반평행 (antiparallel)일 때, MTJ 구조(30)는 높은 저항값을 가지며, 데이터 '1'을 저장할 수 있다.
상기 자유층(32) 및 고정층(34) 중 적어도 하나는 도 2를 참조하여 후술하는 본 발명의 기술적 사상에 의한 하이브리드 자화층(50)을 포함한다.
도 1에서, 자유층(32) 및 고정층(34)의 배치는 예시된 바에 한정되는 것은 아니며, 각각의 위치가 서로 바뀔 수도 있다.
도 1에 예시한 자기 소자(10)에서, STT-MRAM의 쓰기 동작을 위하여, 워드 라인(WL)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트 라인(BL)과 소스 라인(SL) 사이에 쓰기 전류(WC1, WC2)를 인가한다. 이때, 쓰기 전류(WC1, WC2)의 방향에 따라 자유층(32)의 자화 방향이 결정될 수 있다. MTJ 구조(30)에서 자유층(32)의 자화 방향은 스핀 전달 토크 (spin transfer torque: STT)에 의해 변할 수 있다.
도 1에 예시한 자기 소자(10)에서, STT-MRAM의 독출 동작을 위하여, 워드 라인(WL)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트 라인(BL)으로부터 소스 라인(SL) 방향으로 독출 전류를 인가하여, MTJ 구조(30)에 저장된 데이터를 판별할 수 있다. 이때, 독출 전류의 세기는 쓰기 전류(WC1, WC2)의 세기보다 매우 작기 때문에, 상기 독출 전류에 의해 자유층(34)의 자화 방향이 변하지 않는다.
도 2는 도 1에 예시한 MTJ 구조(30)에 포함 가능한 하이브리드 자화층(50)의 개략적인 단면도이다. 상기 하이브리드 자화층(50)은 도 1에 예시한 MTJ 구조(30)의 자유층(32) 및 고정층(34) 중 적어도 하나를 구성할 수 있다.
도 2를 참조하면, 상기 하이브리드 자화층(50)은 제1 PMA층 (perpendicular magnetic anisotropy layer)(52), 제2 PMA층(54), 및 상기 제1 PMA층(52)과 상기 제2 PMA층(54)과의 사이에 개재된 블로킹층 (blocking layer)(56)을 포함한다.
상기 제1 PMA층(52)은 Co로 이루어지는 제1 층과, Pt 또는 Pd로 이루어지는 제2 층이 교대로 적층된 다중층으로 이루어진다. 상기 제1 PMA층(52)은 상기 제1 층 및 상기 제2 층을 구성하는 원소와는 다른 원소로 이루어지는 제1 도판트를 포함한다.
상기 제1 PMA층(52)은 상기 제1 PMA층(52)의 연장 방향에 수직인 방향 (도 2에서 Y 방향)으로 자화용이축 (axis of easy magnetization)을 가진다. 일부 실시예들에서, 상기 제1 PMA층(52)은 Co 기반의 L11 형 또는 L10 형 원자 규칙 구조를 가지는 자성 물질을 포함한다 (여기서, L11 및 L10 는 strukturbericht designation 에 따라 명명한 것이다).
상기 제1 PMA층(52)은 약 10 ∼ 200 Å의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.
일부 실시예들에서, 상기 제1 PMA층(52)은 [CoX/Pt]×m (X는 상기 제1 도판트, m은 반복 횟수로서, 2 ≤ m ≤ 20)으로 표시되는 제1 적층 구조, 및 [Co/PtX]×n (X는 상기 제1 도판트, n은 반복 횟수로서, 2 ≤ n ≤ 20)으로 표시되는 제2 적층 구조 중 적어도 하나의 적층 구조를 포함할 수 있다.
다른 일부 실시예들에서, 상기 제1 PMA층(54)은 [CoX/Pd]×m (X는 상기 제1 도판트, m은 반복 횟수로서, 2 ≤ m ≤ 20)으로 표시되는 제1 적층 구조, 및 [Co/PdX]×n (X는 상기 제1 도판트, n은 반복 횟수로서, 2 ≤ n ≤ 20)으로 표시되는 제2 적층 구조 중 적어도 하나의 적층 구조를 포함할 수 있다.
상기 제1 PMA층(52)에 포함되는 제1 도판트(X)는 Ni, Fe, V, Cr 및 Si 중에서 선택되는 적어도 하나의 원소로 이루어질 수 있다. 일부 실시예들에서, 상기 제1 도판트(X)는 상기 제1 PMA층(52) 내에 약 5 ∼ 50 원자%의 도핑 농도로 도핑될 수 있으나, 이는 예시에 불과하며 본 발명의 기술적 사상은 예시된 바에 한정되는 것은 아니다.
도 3a 내지 도 3d는 도 2의 하이브리드 자화층(50)의 제1 PMA층(52)으로서 채용 가능한 다양한 제1 PMA층(52A, 52B, 52C, 52D)의 구조들을 예시한 단면도들이다. 도 3a 내지 도 3d에 있어서, 동일한 참조 부호는 동일 부재를 나타낸다.
도 3a를 참조하면, 시드층(40) 위에 복수의 PtX 층 및 복수의 Co 층을 교대로 복수회 반복 형성하여 제1 PMA층(52A)을 형성한다. 여기서, PtX 층은 제1 불순물(X)로 도핑된 Pt층이다. 상기
일부 실시예들에서, 상기 시드층(40)은 HCP 결정 구조를 가질 수 있다. 일부 실시예들에서, 상기 시드층(40)은 Ru, Pt 또는 Pd로 이루어질 수 있다.
도 3a에서는 시드층(40) 위에 PtX 층을 먼저 형성한 후, PtX 층 위에 Co 층을 형성한 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 시드층(40) 위에 Co 층을 먼저 형성한 후 PtX 층을 형성할 수도 있다. 상기 제1 PMA층(52A)에서, 복수의 PtX 층 및 복수의 Co 층은 각각 약 1 ∼ 5 Å의 두께로 형성될 수 있다.
도 3b를 참조하면, 시드층(40) 위에 복수의 Pt 층 및 복수의 CoX 층을 교대로 복수회 반복 형성하여 제1 PMA층(52B)을 형성한다. 여기서, CoX 층은 제1 불순물(X)로 도핑된 Co층이다.
도 3b에서는 시드층(40) 위에 Pt 층을 먼저 형성한 후, Pt 층 위에 CoX 층을 형성한 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 시드층(40) 위에 CoX 층을 먼저 형성한 후 Pt 층을 형성할 수도 있다. 상기 제1 PMA층(52B)에서, 복수의 Pt 층 및 복수의 CoX 층은 각각 약 1 ∼ 5 Å의 두께로 형성될 수 있다.
도 3c를 참조하면, 시드층(40) 위에 복수의 PdX 층 및 복수의 Co 층을 교대로 복수회 반복 형성하여 제1 PMA층(52C)을 형성한다. 여기서, PdX 층은 제1 불순물(X)로 도핑된 Pd층이다.
도 3c에서는 시드층(40) 위에 PdX 층을 먼저 형성한 후, PdX 층 위에 Co 층을 형성한 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 시드층(40) 위에 Co 층을 먼저 형성한 후 PdX 층을 형성할 수도 있다. 상기 제1 PMA층(52C)에서, 복수의 PdX 층 및 복수의 Co 층은 각각 약 1 ∼ 5 Å의 두께로 형성될 수 있다.
도 3d를 참조하면, 시드층(40) 위에 복수의 Pd 층 및 복수의 CoX 층을 교대로 복수회 반복 형성하여 제1 PMA층(52D)을 형성한다. 여기서, CoX 층은 제1 불순물(X)로 도핑된 Co층이다.
도 3d에서는 시드층(40) 위에 Pd 층을 먼저 형성한 후, Pd 층 위에 CoX 층을 형성한 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 시드층(40) 위에 CoX 층을 먼저 형성한 후 Pd 층을 형성할 수도 있다. 상기 제1 PMA층(52D)에서, 복수의 Pd 층 및 복수의 CoX 층은 각각 약 1 ∼ 5 Å의 두께로 형성될 수 있다.
도 3a 내지 도 3d에서는 시드층(40) 위에 서로 다른 방법으로 제1 도판트(X)로 도핑된 Co/Pt 적층 구조로 이루어지는 제1 PMA층(52A, 52B), 및 서로 다른 방법으로 제1 도판트(X)로 도핑된 Co/Pd 적층 구조로 이루어지는 제1 PMA층(52C, 52D)을 예시하였다. 그러나, 도 2에 예시한 하이브리드 자화층(50)의 제1 PMA층(52)은 도 3a 내지 도 3d에 예시된 구성들에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 다양한 변형 및 변경이 가능하다.
도 3a 내지 도 3d에 예시한 바와 같이 다양한 구성이 가능한 도 2의 제1 PMA층(52)은 열내성이 강한 PMA 물질에 자성 또는 비자성 물질로 이루어지는 제1 불순물(X)을 도핑함으로써, 포화 자화 (saturation magnetization) Ms 값을 낮출 수 있고, 저전류 동작이 가능하게 된다. 일부 실시예들에서, 제1 PMA층(52)은 약 700 emu/cc 이하의 낮은 포화 자화 Ms 값을 제공할 수 있다.
다시 도 2를 참조하면, 상기 제2 PMA층(54)은 Co, Fe 및 Ni 중에서 선택되는 적어도 하나의 제1 원소와, 상기 제1 원소와는 다른 원소로 이루어지는 제2 도판트를 포함한다.
상기 제2 PMA층(54)은 상기 제2 PMA층(54)의 연장 방향에 수직인 방향 (도 2에서 Y 방향)으로 자화용이축을 가진다. 일부 실시예들에서, 상기 제2 PMA층(54)은 CoaFebBcZ(1-a-b-c) (식중, Z는 상기 제2 도판트이고, a, b 및 c는 각각 원자비로서, 0 ≤ a ≤ 0.9, 0 ≤ b ≤ 0.9, 및 0 ≤ c ≤ 0.4 이고, a, b 및 c가 동시에 0은 아님)로 표시되는 물질로 이루어지는 단일막, 또는 다중막을 포함할 수 있다. 상기 제2 PMA층(54)에서 상기 제2 도판트(Z)는 생략 가능하다.
상기 제2 PMA층(54)은 약 10 ∼ 100 Å의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 PMA층(54)에 포함되는 제2 도판트(Z)는 Si, Cr, Al, Ta, Hf, Zr, Ni, V, Mo, P, C, W, Nb, Mn 및 Ge 중에서 선택되는 적어도 하나의 원소로 이루어질 수 있다. 상기 제2 도판트(Z)는 상기 제2 PMA층(54) 내에 약 0 ∼ 50 원자%의 도핑 농도로 도핑될 수 있으나, 이는 예시에 불과하며 본 발명의 기술적 사상은 예시된 바에 한정되는 것은 아니다. 일부 실시예들에서, 상기 제2 PMA층(54)에 상기 제2 도판트(Z)가 포함되는 경우, 상기 제2 도판트(Z)는 상기 제2 PMA층(54)을 구성하는 합금의 격자 상수를 제어하는 역할을 할 수 있다.
일부 실시예들에서, 상기 제2 PMA층(54)은 Fe, Co, Ni, CoFe, NiFe, NiFeB, CoFeB, CoFeBTa, CoHf, CoZr, CoFeSi, CoFeP, CoFeW, 또는 CoFeNb로 이루어지는 단일막, 또는 상기 예시된 물질들 중에서 선택되는 적어도 2 종의 물질층을 포함하는 다중막으로 이루어질 수 있다. 예들 들면, 상기 제2 PMA층(54)은 Fe/CoHf/CoFeB 적층 구조를 포함할 수 있다.
다른 일부 실시예들에서, 상기 제2 PMA층(54)은 강자성 물질층과 비자성 물질층의 조합으로 이루어질 수 있다. 상기 비자성 물질층은 강자성 물질층들 사이에 개재되는 구조를 가질 수 있다. 예를 들면, 상기 제2 PMA층(54)은 CoFeB/Ta/CoFeB 적층 구조를 포함할 수 있다. 상기 제2 PMA층(54)에서 강자성 물질층들 사이에 개재되는 비자성 물질층은 약 2 ∼ 20 Å의 두께를 가질 수 있다.
상기 하이브리드 자화층(50)에 상기 제2 PMA층(54)이 포함됨으로써, 상기 하이브리드 자화층(50)에서 높은 TMR 비를 확보할 수 있다.
상기 하이브리드 자화층(50)에서, 상기 제1 PMA층(52) 및 상기 제2 PMA층(54)은 서로 다른 결정 배향 구조를 가질 수 있다. 일부 실시예들에서, 상기 제1 PMA층(52)은 육방최밀충진 (hexagonal closest packing: HCP)(001) 결정 배향 구조를 가지고, 상기 제2 PMA층(54)은 체심입방 (body-centered cubic: BCC) (001) 결정 배향 구조를 가질 수 있다. 일부 실시예들에서, 상기 제1 PMA층(32)은 L11 형 또는 L10 형 원자 규칙 구조를 가지는 자성 물질로 이루어질 수 있다.
HCP (001) 결정 배향 구조를 가지는 제1 PMA층(52)은 CoPd, CoPt, NiCo, 또는 NiPt 등의 강자성 합금을 포함할 수 있다. 상기 강자성 합금에 상기 제1 도판트(Y)가 도핑되어 상기 제1 PMA층(52)을 구성할 수 있다.
상기 제2 PMA층(54)을 구성하는 재료 중 BCC (001) 결정 배향 구조를 가지는 대표적인 물질로서 CoFe 합금을 들 수 있다. CoFe 합금은 조성에 의해 결정 구조가 변화될 수 있다. 일부 실시예들에서, 상기 제2 PMA층(54) 내에서 안정적인 BCC 구조를 얻기 위하여, 상기 CoFe 합금 내에서의 Co 함량은 약 75 원자% 이하일 수 있다. 일부 실시예들에서, 상기 제2 PMA층(54)이 바로 위에 자기 소자의 터널 배리어 (예를 들면 도 1의 터널 배리어(36)를 형성할 수 있다. 예를 들면, 상기 제2 PMA층(54)을 구성하는 CoFe막 상에 MgO로 이루어지는 터널 배리어를 성장시키면, 상기 제2 PMA층(54)의 연장 방향에 수직인 방향 (도 2의 Y 방향)으로 (001) 배향하는 MgO 막을 형성할 수 있다.
일부 실시예들에서, 상기 제2 PMA층(54)을 구성하는 CoFe 합금의 격자 상수를 제어하기 위하여, CoFe 합금에, Ni, B, C, P, Mo, Si, W, Nb, Mn 및 Ge로 이루어지는 군에서 선택되는 적어도 하나의 도판트를 첨가할 수 있다.
상기 하이브리드 자화층(50)에서 제1 PMA층(52)과 제2 PMA층(54)과의 사이에 개재되는 블로킹층(56)은 비정질막으로 이루어질 수 있다. 일부 실시예들에서, 상기 블로킹층(56)은 비정질 특성을 가질 정도로 충분히 얇은 두께를 가지는 막으로 이루어질 수 있다. 일부 실시예들에서, 상기 블로킹층(56)은 약 1 ∼ 10 Å의 두께를 가질 수 있으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 블로킹층(56)은 금속, 합금, 금속 산화물 (metal oxides), 금속 질화물 (metal nitrides), 금속 산질화물 (metal oxynitrides), 또는 이들의 조합으로 이루어질 수 있다.
상기 블로킹층(56)은 상기 제1 PMA층(52) 및 제2 PMA층(54) 상호간에 결정성 영향을 차단하는 역할을 할 수 있다. 또한, 상기 블로킹층(56)은 그 위에 형성되는 제2 PMA층(54)에서의 수직 자기 이방성을 강화할 수 있다. 또한, 상기 블로킹층(56)은 상기 제1 PMA층(52)과 상기 제2 PMA층(54)과의 사이에서 확산 방지층으로서 기능할 수 있다.
일부 실시예들에서, 상기 블로킹층(56)은 Ta, Ru, Pd, Ti, Hf, Zr, Mg, Cr, W, Mo, Nb, Si, Y, MgO, RuO, CFBTa, 이들의 조합, 이들의 합금, 이들을 포함하는 산화물, 이들을 포함하는 질화물, 또는 이들을 포함하는 산질화물로 이루어질 수 있다.
도 2에 예시한 하이브리드 자화층(50)은 자기 소자를 구성하는 MTJ 구조 내에서 자유층 또는 고정층을 구성할 수 있다. 본 발명의 기술적 사상에 따른 범위 내에서, 제1 PMA층(52) 및 제2 PMA층(54)의 배치는 도 2에 예시한 바에 한정되는 것은 아니다. 예를 들면, 상기 블로킹층(56)을 중심으로 하여 상기 제1 PMA층(52) 및 제2 PMA층(54)의 위치가 도 2에 예시된 경우와 반대로 배치될 수 있다.
도 4는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 MTJ 구조(70)를 설명하기 위한 개략적인 단면도이다. 상기 MTJ 구조(70)는 도 1에 예시한 자기 소자(10)의 메모리 셀(20)에서 MTJ 구조(30) 대신 사용될 수 있다. 도 4에서, 도 1 및 도 2에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명은 생략한다.
도 4를 참조하면, 상기 MTJ 구조(70)는 도 2에 예시한 하이브리드 자화층(50)으로 이루어지는 자유층(FL)과, SAF (synthetic antiferromagnets) 구조를 가지는 고정층(PL)과, 이들 사이에 개재된 터널 배리어(36)를 포함한다.
상기 고정층(PL)은 비자성 박막 (thin non-magnetic layer)(NM)에 의해 서로 분리된 2 개의 강자성층 (ferromagnetic layer)(FM1, FM2)을 포함한다. 2 개의 강자성층(FM1, FM2) 사이에 삽입한 비자성 박막(NM)에 의한 RKKY (Ruderman-Kittel-Kasuya-Yosida) 상호 작용으로 인해 SAF 구조에서 반강자성 결합 특성이 나타난다. 2 개의 강자성층(FM1, FM2) 상호 간에 작용하는 반강자성 결합에 의하여 각 강자성층의 자구들은 서로 반대 방향으로 정렬하여 SAF 구조 전체 자화량이 최소가 되도록 한다.
외부로부터 자유층(FL)에 인가되는 자기장이 점차 증가되어 자화 역전의 임계값인 반전 자기장 (switching field)에 이르면 자화 역전 현상에 의해 전기 저항값이 순간적으로 바뀔 수 있다.
일부 실시예들에서, 상기 강자성층(FM1, FM2)은 CoFeB, CoFe, NiFe, FePt, CoPt 등으로 형성될 수 있다. 상기 비자성 박막(NM)은 Ru, Cr, Pt, Pd, Ir, Rh, Ru, Os, Re, Au 및 Cu로 이루어지는 군에서 선택되는 단일 금속 또는 이들의 합금을 포함할 수 있다.
도 5는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자(100)의 개략적인 단면도이다.
상기 자기 소자(100)는 전극(110)과, 상기 전극(110) 위에 형성된 시드층 (seed layer)(120)과, 상기 시드층(120) 위에 형성된 하부 고정층(130)을 포함한다.
상기 전극(110)은 금속 또는 금속 질화물로 이루어질 수 있다. 예를 들면, 상기 전극(110)은 TiN으로 이루어질 수 있다. 일부 실시예들에서, 상기 전극(110)은 낮은 배선 저항을 구현하기 위하여 N 함량이 비교적 낮은 TiN 막으로 이루어질 수 있다. 예를 들면, 상기 전극(110)은 N 원자비가 Ti 원자비 보다 작은 TiN 막으로 이루어질 수 있다.
상기 시드층(120)은 Ru, Pt, 또는 Pd로 이루어질 수 있다.
일부 실시예들에서, 상기 전극(110)과 시드층(120)과의 사이에는 버퍼층(도시 생략)이 개재될 수 있다. 상기 버퍼층은 전극(110)과 시드층(120)과의 사이에서 전극(110)의 결정 구조와 시드층(120)의 결정 구조를 매칭하는 역할을 할 수 있다. 예를 들면, 상기 버퍼층은 Ta로 이루어질 수 있다.
상기 하부 고정층(130)은 SAF 구조를 가지는 상부 고정층(180)에서의 누설 자계를 상쇄시켜 안정된 스위칭 특성을 제공할 수 있다. 상기 하부 고정층(130)은 상기 시드층(120)에 접하는 면에 대하여 수직 방향으로 자화 용이축을 가진다. 상기 하부 고정층(130)에서는 자화 방향이 변하지 않는다. 도 5에는 상기 하부 고정층(130)의 자화 방향이 전극(110)에 대하여 반대 방향, 즉 상기 상부 고정층(180)을 향하는 방향으로 예시되었으나, 이에 한정되는 것은 아니다. 상기 하부 고정층(130)의 자화 방향이 전극(110)을 향하도록 형성될 수도 있다.
일부 실시예들에서, 상기 하부 고정층(130)은 Co 기반의 수직 고정층으로 이루어질 수 있다. 예를 들면, 상기 하부 고정층(130)은 약 1 ∼ 5 Å의 두께를 가지는 Co 막과, 약 1 ∼ 5 Å의 두께를 가지는 Pt 막이 교대로 복수 회 적층된 [Co/Pt]×n (n: 반복 횟수) 적층 구조를 가질 수 있다. 다른 일부 실시예들에서, 상기 하부 고정층(130)은 약 1 ∼ 5 Å의 두께를 가지는 Co 막과, 약 1 ∼ 5 Å의 두께를 가지는 Pd 막이 교대로 복수 회 적층된 [Co/Pd]×n (n: 반복 횟수) 적층 구조를 가질 수 있다.
상기 하부 고정층(130)은 고상 에피택시 성장에 의한 초박막 에피택셜 성장 공정에 의해 형성될 수 있다. 예를 들면, 상기 하부 고정층(130)은 MBE (molecular beam epitaxy) 또는 MOCVD (metal organic CVD) 공정에 의해 형성될 수 있다. 상기 하부 고정층(130)은 약 200 ∼ 400 ℃의 비교적 저온의 공정 온도하에서 형성될 수 있다. 예를 들면, 상기 하부 고정층(130)은 약 300 ℃의 온도하에서 형성될 수 있다. 상기 하부 고정층(130)은 약 20 ∼ 30 Å의 두께를 가질 수 있다.
상기 하부 고정층(130) 위에는 상기 하부 고정층(130)에서의 스핀 분극을 증가시키기 위한 제1 분극 강화층(150)이 형성되어 있다. 상기 제1 분극 강화층(150)은 CoFeB 자성층으로 이루어질 수 있다. 상기 제1 분극 강화층(150)의 자화 방향은 상기 하부 고정층(130)의 자화 방향과 동일한 자화 방향을 가질 수 있다. 상기 제1 분극 강화층(150)은 약 10 ∼ 20 Å의 두께를 가질 수 있다. 일부 실시예들에서, 상기 제1 분극 강화층(150)은 생략 가능하다.
상기 제1 분극 강화층(150) 위에는 제1 터널 배리어(160)가 형성되어 있고, 상기 제1 터널 배리어(160) 위에는 자화 방향이 가변적인 자유층(164)이 형성되어 있다. 상기 자유층(164)은 도 2 및 도 3a 내지 도 3d를 참조하여 설명한 하이브리드 자화층(50)으로 이루어질 수 있다.
상기 자유층(164) 위에는 제2 터널 배리어(170)가 형성되어 있고, 상기 제2 터널 배리어(170) 위에는 상부 고정층(180)이 형성되어 있다.
상기 제1 터널 배리어(160) 및 제2 터널 배리어(170)는 비자성 물질을 포함할 수 있다. 일부 실시예들에서, 상기 제1 터널 배리어(160) 및 제2 터널 배리어(170)는 각각 Mg, Ti, Al, MgZn, 및 MgB 중에서 선택되는 어느 하나의 물질의 산화물로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 제1 터널 배리어(160) 및 제2 터널 배리어(170)는 각각 Ti 질화물 또는 V (vanadium) 질화물로 이루어질 수 있다. 일부 실시예들에서, 상기 제1 터널 배리어(160) 및 제2 터널 배리어(170) 중 적어도 하나는 단일층으로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 제1 터널 배리어(160) 및 제2 터널 배리어(170) 중 적어도 하나는 복수의 층들을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 상기 제1 터널 배리어(160) 및 제2 터널 배리어(170) 중 적어도 하나는 Mg/MgO, MgO/Mg, 및 Mg/MgO/Mg 중에서 선택되는 다중층 구조를 가질 수 있다. 일부 실시예들에서, 상기 제1 터널 배리어(160)보다 상기 제2 터널 배리어(170)가 더 큰 두께를 가질 수 있다.
도 5에 예시한 자기 소자(100)는 상기 제1 터널 배리어(160) 및 제2 터널 배리어(170)를 포함하는 듀얼 MTJ (dual magnetic tunneling junction) 구조를 제공한다. 상기 제1 터널 배리어(160) 및 제2 터널 배리어(170)를 포함하는 듀얼 MTJ 구조를 통해 전류가 공급될 때, 상기 자유층(164)은 안정된 자기 상태들 사이에서의 스위칭이 이루어질 수 있다. 상기 자기 소자(100)가 듀얼 MTJ 구조를 가짐으로써, 보다 고집적화된 자기 메모리 소자에서 향상된 성능을 제공할 수 있다.
일부 실시예들에서, 상기 제1 터널 배리어(160)는 생략 가능하다.
상기 제2 터널 배리어(170)와 상기 상부 고정층(180)과의 사이에는 제2 분극 강화층(172)이 개재되어 있다.
상기 제2 분극 강화층(172)은 Co, Fe, 또는 Ni 중에서 선택되는 강자성 물질을 포함할 수 있다. 상기 제2 분극 강화층(172)은 높은 스핀 분극률 및 낮은 댐핑 상수 (damping constant)를 가질 수 있다. 이를 위해, 상기 제2 분극 강화층(172)은 B, Zn, Ru, Ag, Au, Cu, C, 또는 N 중에서 선택되는 비자성 물질을 더 포함할 수 있다. 일부 실시예들에서, 상기 제2 분극 강화층(172)은 CoFeB 자성층으로 이루어질 수 있다. 상기 제2 분극 강화층(172)은 약 10 ∼ 20 Å의 두께를 가질 수 있다. 일부 실시예들에서, 상기 제2 분극 강화층(172)은 생략 가능하다.
상기 상부 고정층(180)은 제1 상부 고정층(182)과, 제2 상부 고정층(184)과, 이들 사이에 개재된 교환 결합막(186)을 포함한다.
상기 제1 상부 고정층(182)은 상기 하부 고정층(130)에서의 자기 모멘트 (magnetic moment)와 반평행한 자기 모멘트를 가진다. 상기 제2 상부 고정층(184)은 상기 제1 상부 고정층(182)과 반평행한 자기 모멘트를 가진다.
상기 상부 고정층(180)은 도 4를 참조하여 수직 고정층(PL)에 대하여 설명한 바와 같은 SAF 구조를 가질 수 있다. 이 때, 상기 제1 상부 고정층(182) 및 제2 상부 고정층(184)은 2 개의 강자성층(FM1, FM2)에 대응될 수 있다. 그리고, 상기 교환 결합막(186)은 상기 2 개의 강자성층(FM1, FM2) 사이에 삽입한 비자성 박막(NM)에 대응될 수 있다.
상기 제2 분극 강화층(172)은 상기 제1 상부 고정층(182)에서의 스핀 분극을 증가시키는 역할을 할 수 있다. 상기 제2 분극 강화층(172)의 자화 방향은 상기 제1 상부 고정층(182)과 동일한 자화 방향을 가질 수 있다.
상기 상부 고정층(180) 위에 캡핑층(190)이 형성되어 있다. 상기 캡핑층(190)은 Ru, Ta, Al, Cu, Au, Ag, Ti, TaN, 및 TiN 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
도 5에 예시한 자기 소자(100)에 있어서, 듀얼 MTJ 구조를 통해 흐르는 전자들의 방향에 따라, 자기 소자(100)에서의 저항값이 달라질 수 있고, 이러한 저항값의 차이를 이용하여, 상기 자기 소자(100)를 포함하는 메모리 셀에 데이터가 저장될 수 있다.
도 5에 예시한 자기 소자(100)에서, 자유층(164)이 도 2 및 도 3a 내지 도 3d를 참조하여 설명한 하이브리드 자화층(50)으로 이루어지는 경우, 상기 하이브리드 자화층(50)의 제1 PMA층(52)으로 인해 자기 소자(100)에서 요구되는 열내성을 확보할 수 있고 저전류 동작이 가능한 낮은 포화 자화 Ms 값을 제공할 수 있다. 또한, 상기 하이브리드 자화층(50)의 제2 PMA층(54)으로 인해 높은 TMP 비를 확보할 수 있다.
상술한 설명에서는 도 5에 예시한 자기 소자(100)에서 자유층(164)이 하이브리드 자화층(50)으로 이루어지는 것으로 설명하였으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 일부 실시예들에서, 상기 하부 고정층(130), 자유층(164), 제1 상부 고정층(182), 및 제2 상부 고정층(184) 중 적어도 하나가 도 2 및 도 3a 내지 도 3d를 참조하여 설명한 바와 같은 구성을 가지는 하이브리드 자화층(50)과 동일한 구조를 포함할 수 있다. 다른 일부 실시예들에서, 도 5에 예시한 자기 소자(100)에서 자유층(164)은 기본적으로 하이브리드 자화층(50)으로 이루어지고, 이에 더하여 상기 하부 고정층(130), 제1 상부 고정층(182), 및 제2 상부 고정층(184) 중 적어도 하나가 도 2 및 도 3a 내지 도 3d를 참조하여 설명한 바와 같은 구성을 가지는 하이브리드 자화층(50)의 구조를 포함하도록 형성할 수 있다.
도 5의 자기 소자(100)에서 상기 제1 상부 고정층(182)이 상기 하이브리드 자화층(50)을 포함하는 경우, 상기 하이브리드 자화층(50)는 도 2에 예시된 바와 같은 적층 순서를 가지되, 제2 PMA층(54)은 상기 제2 터널 배리어(170)에 접하거나 상기 제2 터널 배리어(170)에 인접하게 배치되고 제1 PMA층(52)은 상기 제2 PMA층(54)을 사이에 두고 상기 제2 터널 배리어(170)와 이격되는 위치에 배치되도록 하기 위하여, 상기 제2 터널 배리어(170) 위에 제2 PMA층(54)을 먼저 형성한 후, 상기 제2 PMA층(54) 위에 블로킹층(56) 및 제1 PMA층(52)을 순차적으로 형성할 수 있다.
도 6은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자(200)의 개략적인 단면도이다. 도 6에 있어서, 도 6에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 중복 설명을 피하기 위하여 이들에 대한 상세한 설명은 생략한다.
자기 소자(200)는 도 5에 예시한 자기 소자(100)와 대체로 동일한 구성을 가진다. 단, 자기 소자(200)는 하부 고정층(130)과 제1 분극 강화층(150)과의 사이에 개재되어 있는 제1 비정질막(234)과, 제2 분극 강화층(172)과 제1 상부 고정층(182)과의 사이에 개재되어 있는 제2 비정질막(274)을 더 포함한다.
일부 실시예들에서, 상기 제1 비정질막(234) 및 제2 비정질막(274)은 각각 Ta로 이루어질 수 있다. 일부 실시예들에서, 상기 제1 비정질막(234) 및 제2 비정질막(274)은 각각 약 1 ∼ 6 Å의 두께를 가질 수 있으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
도 7은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자(300)의 개략적인 단면도이다. 도 7에 있어서, 도 5에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 중복 설명을 피하기 위하여 이들에 대한 상세한 설명은 생략한다.
자기 소자(300)는 도 5를 참조하여 설명한 바와 같이, 전극(110) 및 시드층(120)을 포함한다. 상기 시드층(120) 위에는 수직 자기 이방성을 가지는 하부 고정층(130)이 형성되어 있다. 상기 하부 고정층(130) 위에는 교환 결합막(340) 및 상부 고정층(350)이 차례로 형성되어 있다. 상기 상부 고정층(350)은 상기 하부 고정층(130)과 반평행한 자기 모멘트를 가진다. 상기 교환 결합막(340) 및 상부 고정층(350)에 대한 보다 상세한 구성은 도 5를 참조하여 교환 결합막(186) 및 제2 상부 고정층(184)에 대하여 설명한 바와 같다.
상기 상부 고정층(350) 위에는 분극 강화층(360), 터널 배리어(370), 자유층(380), NOL (nano-oxide layer)(382), 및 캡핑층(390)이 차례로 형성되어 있다.
상기 분극 강화층(360)은 CoFeB 자성층으로 이루어질 수 있다. 터널 배리어(370)는 비자성 물질을 포함할 수 있다. 상기 터널 배리어(370)는 도 5를 참조하여 제2 터널 배리어(170)에 대하여 설명한 바와 대체로 동일한 구성을 가진다. 상기 자유층(380)은 도 2 및 도 3a 내지 도 3d를 참조하여 설명한 하이브리드 자화층(50)의 구조를 포함할 수 있다.
상기 NOL(382)은 Ta 산화물 또는 Mg 산화물로 이루어질 수 있다. 일부 실시예들에서, 상기 NOL(382)은 생략 가능하다.
상기 캡핑층(390)에 대한 상세한 구성은 도 5를 참조하여 캡핑층(190)에 대하여 설명한 바와 대체로 동일하다.
도 7에 예시한 자기 소자(300)의 적층 구조에서, 상기 자유층(380)이 하이브리드 자화층(50) 구조를 포함함으로써, 자기 소자(300)에서 요구되는 열내성을 확보하여, 비교적 고열에서도 안정된 수직 자기 이방성을 유지할 수 있고, 스위칭 전류가 낮아져서 저전류 동작이 가능하며 높은 TMR 비를 확보할 수 있다.
도 8a 내지 도 8k는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자(500) (도 8k 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 본 예에서는 도 4에 예시한 MTJ 구조(70)를 포함하는 STT-MRAM (spin transfer torque magnetoresistive random access memory) 소자의 제조 공정에 대하여 설명한다. 도 8a 내지 도 8k에 있어서, 도 4에서와 동일한 참조 부호는 동일 부재를 나타내며, 따라서 여기서는 이들에 대한 상세한 설명은 생략한다.
도 8a를 참조하면, 기판(502)상에 소자분리막(504)을 형성하여 활성 영역(506)을 정의하고, 상기 활성 영역(506)에 트랜지스터(510)를 형성한다.
일부 실시예들에서, 상기 기판(502)은 반도체 웨이퍼이다. 상기 기판(502)은 Si를 포함할 수 있다. 다른 일부 실시예들에서, 상기 기판(502)은 Ge과 같은 반도체 원소, 또는 SiC, GaAs, InAs, 및 InP와 같은 화합물 반도체를 포함할 수 있다. 또 다른 일부 실시예들에서, 상기 기판(502)은 SOI (silicon on insulator) 구조를 가질 수 있다. 예를 들면, 상기 기판(502)은 BOX 층 (buried oxide layer)을 포함할 수 있다. 일부 실시예들에서, 상기 기판(502)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 상기 소자분리막(504)은 STI (shallow trench isolation) 구조를 가질 수 있다.
상기 트랜지스터(510)는 게이트 절연막(512), 게이트 전극(514), 소스 영역(516), 및 드레인 영역(518)을 포함한다. 상기 게이트 전극(514)은 절연 캡핑 패턴(520) 및 절연 스페이서(522)에 의해 그 상면 및 양 측벽이 각각 절연되도록 형성된다.
그 후, 기판(502) 상에 상기 트랜지스터(510)를 덮는 평탄화된 제1 층간절연막(530)을 형성하고, 상기 제1 층간절연막(530)을 관통하여 상기 소스 영역(516)에 전기적으로 연결되는 제1 콘택 플러그(532)와, 상기 드레인 영역(518)에 전기적으로 연결되는 제2 콘택 플러그(534)를 형성한다. 상기 제1 층간 절연막(530) 위에 도전층을 형성한 후, 상기 도전층을 패터닝하여, 상기 복수의 제1 콘택 플러그(532)를 통해 상기 소스 영역(516)에 전기적으로 연결되는 소스 라인(536)과, 상기 소스 라인(536)의 양측에서 상기 제2 콘택 플러그(534)를 통해 상기 드레인 영역(518)에 각각 전기적으로 연결되는 도전 패턴(538)을 형성한다.
그 후, 상기 제1 층간절연막(530) 위에서 상기 소스 라인(536) 및 도전 패턴(538)을 덮도록 제2 층간절연막(540)을 형성한다. 포토리소그래피 공정을 이용하여, 상기 도전 패턴(538)의 상면을 노출시키도록 상기 제2 층간절연막(540)을 일부 제거하여 하부전극 콘택홀(540H)을 형성한다. 상기 하부 전극 콘택홀(540H) 내에 도전 물질을 채우고, 상기 제2 층간절연막(540)의 상부면이 노출되도록 상기 도전 물질을 연마하여, 하부 전극 콘택 플러그(542)를 형성한다. 일부 실시예들에서, 상기 하부 전극 콘택 플러그(542)는 TiN, Ti, TaN, Ta, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함한다.
도 8b를 참조하면, 상기 제2 층간절연막(540) 및 하부 전극 콘택 플러그(542) 위에 하부 전극층(552)을 형성한다.
일부 실시예들에서, 상기 하부 전극층(552)은 금속 또는 금속 질화물로 이루어진다. 예를 들면, 상기 하부 전극층(552)은 TiN으로 이루어질 수 있다. 상기 하부 전극(552)을 형성하기 위하여, CVD (chemical vapor deposition), PVD (physical vapor deposition), ALD (atomic layer deposition), 또는 반응성 PLD (reactive pulsed laser deposition) 공정을 이용할 수 있다. 상기 하부 전극층(552)에 대한 보다 상세한 사항은 도 5를 참조하여 전극(110)에 대하여 설명한 바와 같다.
도 8c를 참조하면, 상기 하부 전극층(552) 위에 시드층(556)을 형성한다.
상기 시드층(556)은 Ru, Pt 또는 Pd 층을 포함할 수 있다. 상기 시드층(556)은 CVD, PVD, ALD, 또는 반응성 PLD 공정에 의해 형성될 수 있다. 일부 실시예들에서, 상기 시드층(556)은 각각 스퍼터링 가스로서 Kr (krypton)을 사용하는 DC 마그네트론 스퍼터링 (magnetron sputtering) 공정에 의해 형성될 수 있다.
도 8d를 참조하면, 상기 시드층(556) 위에 제1 PMA층(560A), 블로킹층(560B) 및 제2 PMA층(560C)을 차례로 형성하여 하이브리드 자화층(560)을 형성한다. 상기 하이브리드 자화층(560)은 자유층을 구성할 수 있다.
상기 제1 PMA층(560A), 블로킹층(560B) 및 제2 PMA층(560C)으로 이루어지는 하이브리드 자화층(560)에 대한 보다 상세한 설명은 도 2를 참조하여 제1 PMA층(52), 블로킹층(56) 및 제2 PMA층(54)으로 이루어지는 하이브리드 자화층(50)에 대하여 설명한 바를 참조한다.
상기 제1 PMA층(560A), 블로킹층(560B) 및 제2 PMA층(560C)은 각각 MBE 또는 MOCVD 공정에 의해 형성될 수 있다. 상기 제1 PMA층(560A), 블로킹층(560B) 및 제2 PMA층(560C)은 각각 약 200 ∼ 400 ℃의 비교적 저온의 공정 온도하에서 형성될 수 있다.
도 8e를 참조하면, 상기 하이브리드 자화층(560) 위에 터널 배리어(564)를 형성한다.
상기 터널 배리어(564)는 Mg, Ti, Al, MgZn, 및 MgB 중에서 선택되는 어느 하나의 물질의 산화물, Ti 질화물, V 질화물, 또는 이들의 조합으로 이루어질 수 있다.
도시하지는 않았으나, 상기 터널 배리어(564)를 형성하기 전에 상기 하이브리드 자화층(560) 위에 분극 강화층을 형성하는 공정을 더 포함할 수 있다. 상기 분극 강화층은 CoFeB 자성층으로 이루어질 수 있다. 상기 분극 강화층은 약 10 ∼ 20 Å의 두께를 가질 수 있다.
도 8f를 참조하면, 상기 터널 배리어(564) 위에 제1 고정층(566A), 교환 결합막(566B), 및 제2 고정층(566C)을 차례로 형성하여 SAF 구조의 고정층(566)을 형성한다.
상기 제1 고정층(566A), 교환 결합막(566B) 및 제2 고정층(566C)으로 이루어지는 고정층(566)에 대한 보다 상세한 사항은 도 5를 참조하여 제1 상부 고정층(182), 교환 결합막(186) 및 제2 상부 고정층(184)으로 이루어지는 상부 고정층(180)에 대하여 설명한 바와 대체로 동일하다.
도 8g를 참조하면, 상기 상부 고정층(566) 위에 캡핑층(568)을 형성한다.
상기 캡핑층(568)은 Ta, Al, Cu, Au, Ti, TaN 및 TiN 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 일부 실시예들에서, 상기 캡핑층(568)은 생략 가능하다.
상기 하부 전극층(552)으로부터 상기 캡핑층(568)에 이르기까지 차례로 적층된 적층 구조(570)는 예시된 바에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 다양한 변형 및 변경이 가능하다. 예를 들면, 상기 적층 구조(570) 대신 도 5 내지 도 7에 예시한 자기 소자(100, 200, 300) 중 어느 하나의 자기 소자의 적층 구조와 동일한 적층 구조를 포함하도록 형성할 수도 있다. 본 발명의 기술적 사상에 의한 실시예들에 따르면, 자기 소자에서 요구되는 특성에 따라 상기 적층 구조(570) 내에 다양한 종류의 막들이 추가 또는 대체될 수 있다.
도 8h를 참조하면, 상기 적층 구조(570) 위에 복수의 도전성 마스크 패턴(572)을 형성한다.
상기 복수의 도전성 마스크 패턴(572)은 금속 또는 금속 질화물로 이루어질 수 있다. 일부 실시예들에서, 상기 복수의 도전성 마스크 패턴(572)은 Ru, W, TiN, TaN, Ti, Ta, 또는 금속성 유리 합금 중에서 선택되는 적어도 하나의 물질을 포함한다. 예를 들면, 상기 도전성 마스크 패턴(572)은 Ru/TiN 또는 TiN/W의 이중층 구조를 가질 수 있다. 상기 도전성 마스크 패턴(572)은 상기 하부 전극 콘택 플러그(542)와 동일 축 상에 위치하도록 형성될 수 있다.
도 8i를 참조하면, 상기 복수의 도전성 마스크 패턴(572)을 식각 마스크로 이용하여 상기 적층 구조(570) (도 8h 참조)를 식각하여 복수의 자기저항 소자(570A)를 형성한다.
일부 실시예들에서, 상기 적층 구조(570)를 식각하기 위하여, 상기 복수의 도전성 마스크 패턴(572)이 형성된 결과물을 플라즈마 식각 챔버 내에 로딩한 후, 플라즈마 식각 공정을 행할 수 있다. 일부 실시예들에서, 상기 적층 구조(570)를 식각하기 위하여, RIE (reactive ion etching), IBE (ion beam etching), 또는 Ar 밀링 (milling) 공정을 이용할 수 있다. 일부 실시예들에서, 상기 적층 구조(570)의 식각을 위하여, SF6, NF3, SiF4, CF4, Cl2, CH3OH, CH4, CO, NH3, H2, N2, HBr, 또는 이들의 조합으로 이루어지는 제1 식각 가스를 사용할 수 있다. 다른 일부 실시예들에서, 상기 적층 구조(570)의 식각시, 상기 제1 식각 가스에 더하여 Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나의 제1 첨가 가스 (additional gas)를 더 사용할 수 있다.
상기 적층 구조(570)의 식각 공정은 ICP (Inductively Coupled Plasma) 소스, CCP (Capacitively Coupled Plasma) 소스, ECR (Electron Cyclotron Resonance) 플라즈마 소스, 헬리콘파 여기 플라즈마 (HWEP: Helicon-Wave Excited Plasma) 소스, 또는 ACP (Adaptively Coupled Plasma) 소스로부터 형성된 플라즈마를 이용하여 행해질 수 있다.
상기 적층 구조(570)의 식각 공정은 상기 제1 식각 가스와는 다른 조성을 가지는 제2 식각 가스를 사용하는 식각 공정을 더 포함할 수 있다. 상기 제2 식각 가스는 SF6, NF3, SiF4, CF4, Cl2, CH3OH, CH4, CO, NH3, H2, N2, HBr, 또는 이들의 조합으로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 제2 식각 가스를 사용하는 식각 공정시, Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나의 제2 첨가 가스를 더 사용할 수 있다.
상기 적층 구조(570)의 식각 공정은 약 -10 ∼ 65 ℃의 온도, 및 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다. 상기 적층 구조(570)의 식각 공정이 행해지는 동안, 상기 복수의 도전성 마스크 패턴(572)은 그 상면으로부터 일부가 식각 분위기에 의해 소모되어 낮아진 두께를 가질 수 있다.
도시하지는 않았으나, 상기 적층 구조(570)를 식각한 후 노출되는 제2 층간절연막(540)이 그 상면으로부터 소정 두께 만큼 식각될 수 있다.
상기 적층 구조(570)를 식각한 결과물로서, 상기 복수의 하부 전극 콘택 플러그(542) 위에는 상기 적층 구조(570)의 식각 결과 남은 결과물로 이루어지는 복수의 자기저항 소자(570A)가 얻어지게 된다. 상기 복수의 자기저항 소자(570A)에서, 상기 복수의 도전성 마스크 패턴(572)의 남은 부분과 상기 캡핑층(568)은 상부 전극으로서의 기능을 할 수 있다.
도 8j를 참조하면, 상기 복수의 자기저항 소자(570A)를 덮는 평탄화된 제3 층간절연막(580)을 형성하고, 상기 복수의 자기저항 소자(570A)를 구성하는 도전성 마스크 패턴(572)의 상면이 노출되도록 상기 제3 층간절연막(580)의 일부 영역을 식각에 의해 제거하여 복수의 비트 라인 콘택홀(580H)을 형성한다. 그 후, 상기 복수의 비트 라인 콘택홀(580H) 내부를 채우는 도전층을 형성한 후, 상기 제3 층간절연막(580)의 상면이 노출될 때까지 상기 도전층을 연마 또는 에치백하여, 복수의 비트 라인 콘택홀(580H) 내에 복수의 비트 라인 콘택 플러그(582)를 형성한다.
도 8k를 참조하면, 상기 제3 층간절연막(580) 및 복수의 비트 라인 콘택 플러그(582) 위에 비트 라인 형성용 도전층을 형성하고, 상기 도전층을 패터닝하여, 상기 복수의 비트 라인 콘택 플러그(582)와 전기적으로 연결되는 라인 형상의 비트 라인(590)을 형성하여 자기 소자(500)를 완성한다.
도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 수직 자기이방성 (perpendicular magnetic anisotropy) (Ku*t)을 평가한 그래프이다.
도 9의 평가를 위하여, TiN 전극 위에 30 Å의 Ru 시드층을 형성하고, 상기 Ru 시드층 위에 도 2를 참조하여 설명한 바와 같은 하이브리드 자화층(50)과 같은 하이브리드 자화층을 형성하였다. 보다 상세히 설명하면, 상기 하이브리드 자화층을 형성하기 위하여, Ni로 도핑된 L11 구조의 [Co (2)/Pt (2)]×4 초격자층 (여기서, 괄호 안의 숫자는 두께를 의미하며, 단위는 각각 Å)으로 이루어지는 제1 PMA층, Ta 막 (4 Å)으로 이루어지는 블로킹층, 및 CoFeB 막 (7.5 Å)으로 이루어지는 제2 PMA층으로 이루어지는 자유층을 형성하였다. 상기 제1 PMA층 형성시, 도판트 Ni는 Co 사이트(site)에 치환되도록 형성되었다. 이를 위하여, Co 막 형성시 Co와 Ni를 함께 공급하고, Pt 막 형성시에는 Ni를 공급하지 않았다. 상기 제1 PMA층 내에서 Ni 도판트는 약 25 원자%의 함량을 가지도록 도핑 되었다.
상기 하이브리드 자화층이 형성된 결과물을 다양한 온도로 약 2 시간 동안 어닐링한 후, 상기 하이브리드 자화층에서의 수직 자기이방성 (Ku*t)을 평가하였다. 도 9의 평가 결과로부터, 어닐링 온도 400 ℃까지는 하이브리드 자화층에서 수직 특성을 유지하는 것을 확인하였다. 수직 자기이방성 (Ku*t)의 세기는 상기 L11 구조의 조성비, [Co (2)/Pt (2)] 초격자층의 반복 횟수 등을 조절하여 원하는 정도로 조절할 수 있다.
도 10은 본 발명의 기술적 사상에 의한 일 실시예에 따른 수직 자화 TMR 소자의 MR 비 (magnetoresistance ratio) 및 RA 값 (resistance-area product)을 평가한 결과를 나타낸 그래프이다.
도 10의 평가를 위하여, 도 9의 평가에 사용된 샘플과 동일한 구조의 샘플을 제조하였다. 단, 하이브리드 자화층에서 제2 PMA층 두께가 각각 7.5 Å, 9 Å 및 10.5 Å인 3 개의 샘플을 제조하고, 이들 각각에 대하여 약 300 ℃에서 약 2 시간 동안 어닐링 공정을 행하였다.
도 10의 결과로부터 알 수 있는 바와 같이, 제2 PMA층 두께가 7.5 Å인 경우에 약 30 %의 MR 비와 비교적 낮은 RA 값이 얻어졌다.
도 11은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 전자 시스템(700)의 블록도이다.
도 11을 참조하면, 전자 시스템(700)은 입력 장치(710), 출력 장치(720), 프로세서(730), 및 메모리 장치(740)를 구비한다. 일부 실시예들에서, 메모리 장치(740)는 불휘발성 메모리 셀을 포함하는 셀 어레이와, 읽기/쓰기 등의 동작을 위한 주변 회로를 포함할 수 있다. 다른 일부 실시예들에서, 상기 메모리 장치(740)는 불휘발성 메모리 장치 및 메모리 콘트롤러를 포함할 수 있다.
상기 메모리 장치(740)에 포함되는 메모리(742)는 도 1 내지 도 8k를 참조하여 설명한 본 발명의 실시예들에 따라, 하이브리드 자화층(50)을 포함하는 자기 소자(10, 100, 200, 300, 500), 또는 하이브리드 자화층(50)을 포함하는 MTJ 구조(30, 70)를 포함할 수 있다.
상기 프로세서(730)는 인터페이스를 통해 입력 장치(710), 출력 장치(720), 및 메모리 장치(740)에 각각 연결되어 전체적인 동작을 제어할 수 있다.
도 12는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 정보 처리 시스템(800)의 블록도이다.
도 12를 참조하면, 정보 처리 시스템(800)은 버스(802)에 전기적으로 연결되는 불휘발성 메모리 시스템(810), 모뎀(820), 중앙 처리 장치(830), RAM(840), 및 유저 인터페이스(850)를 구비한다.
상기 불휘발성 메모리 시스템(810)은 메모리(812)와, 메모리 콘트롤러(814)를 포함할 수 있다. 불휘발성 메모리 시스템(810)에는 중앙 처리 장치(830)에 의해 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다.
상기 불휘발성 메모리 시스템(810)은 MRAM, PRAM, RRAM, FRAM 등의 불휘발성 메모리를 포함할 수 있다. 상기 메모리(812) 및 RAM(840) 중 적어도 하나는 도 1 내지 도 8k를 참조하여 설명한 본 발명의 실시예들에 따라, 하이브리드 자화층(50)을 포함하는 자기 소자(10, 100, 200, 300, 500), 또는 하이브리드 자화층(50)을 포함하는 MTJ 구조(30, 70)를 포함할 수 있다.
상기 정보 처리 시스템(800)은 휴대용 컴퓨터 (portable computer), 웹 타블렛 (web tablet), 무선 폰 (wireless phone), 모바일 폰 (mobile phone), 디지털 뮤직 플레이어 (digital music player), 메모리 카드 (memory card), MP3 플레이어, 네비게이션 (navigation), 휴대용 멀티미디어 재생기 (portable multimedia player: PMP), 고상 디스크 (solid state disk: SSD), 또는 가전 제품 (household appliances)에 이용될 수 있다.
도 13은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 메모리 카드(900)이다.
상기 메모리 카드(900)는 메모리(910) 및 메모리 제어기(920)를 포함한다.
상기 메모리(910)는 데이터를 저장할 수 있다. 일부 실시예들에서, 상기 메모리(910)는 전원 공급이 중단되어도 저장된 데이터를 그대로 유지할 수 있는 불휘발성 특성을 갖는다. 상기 메모리(910)는 도 1 내지 도 8k를 참조하여 설명한 본 발명의 실시예들에 따라, 하이브리드 자화층(50)을 포함하는 자기 소자(10, 100, 200, 300, 500), 또는 하이브리드 자화층(50)을 포함하는 MTJ 구조(30, 70)를 포함할 수 있다.
상기 메모리 제어기(920)는 호스트(930)의 읽기/쓰기 요청에 응답하여 상기 메모리(910)에 저장된 데이터를 읽거나, 상기 메모리(910)의 데이터를 저장할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 자기 소자, 30: MTJ 구조, 40: 시드층, 50: 하이브리드 자화층, 52, 52A, 52B, 52C, 52D: 제1 PMA층, 54: 제2 PMA층, 56: 블로킹층, 70: MTJ 구조, 100, 200, 300, 500: 자기 소자.

Claims (10)

  1. 터널 배리어와,
    상기 터널 배리어의 일측에 배치된 하이브리드 자화층을 포함하고,
    상기 하이브리드 자화층은,
    Co로 이루어지는 제1 층과, Pt 또는 Pd로 이루어지는 제2 층이 교대로 적층된 다중층으로 이루어지고, 상기 제1 층 및 상기 제2 층을 구성하는 원소와는 다른 원소로 이루어지는 제1 도판트를 포함하는 제1 PMA층 (perpendicular magnetic anisotropy layer)과,
    상기 제1 PMA층과 상기 터널 배리어와의 사이에 개재되고, Co, Fe 및 Ni 중에서 선택되는 적어도 하나의 원소를 포함하는 제2 PMA층과,
    상기 제1 PMA층과 상기 제2 PMA층과의 사이에 개재된 비정질 블로킹층 (blocking layer)을 포함하고,
    상기 제2 PMA층은 CoaFebBcZ(1-a-b-c) (식중, Z는 제2 도판트이고, a, b 및 c는 각각 원자비로서, 0 ≤ a ≤ 0.9, 0 ≤ b ≤ 0.9, 및 0 ≤ c ≤ 0.4 이고, a, b 및 c가 동시에 0은 아님)로 표시되는 물질을 포함하는 것을 특징으로 하는 자기 소자.
  2. 제1항에 있어서,
    상기 제1 PMA층은 [CoX/Pt] × m (X는 상기 제1 도판트, m은 반복 횟수로서 2 ≤ m ≤ 20)로 표시되는 제1 적층 구조, 및 [Co/PtX] × n (X는 상기 제1 도판트, n은 반복 횟수로서 2 ≤ n ≤ 20) (X는 상기 제1 도판트)로 표시되는 제2 적층 구조 중 적어도 하나의 적층 구조를 포함하는 것을 특징으로 하는 자기 소자.
  3. 제1항에 있어서,
    상기 제1 PMA층은 [CoX/Pd] × m (X는 상기 제1 도판트, m은 반복 횟수로서 2 ≤ m ≤ 20)로 표시되는 제1 적층 구조, 및 [Co/PdX] × n (X는 상기 제1 도판트, n은 반복 횟수로서 2 ≤ n ≤ 20) (X는 상기 제1 도판트)로 표시되는 제2 적층 구조 중 적어도 하나의 적층 구조를 포함하는 것을 특징으로 하는 자기 소자.
  4. 제1항에 있어서,
    상기 제1 도판트는 Ni, Fe, V, Cr 및 Si 중에서 선택되는 적어도 하나의 원소인 것을 특징으로 하는 자기 소자.
  5. 삭제
  6. 제1항에 있어서,
    상기 제2 도판트는 Si, Cr, Al, Ta, Hf, Zr, Ni, V, Mo, P, C, W, Nb, Mn 및 Ge 중에서 선택되는 적어도 하나의 원소인 것을 특징으로 하는 자기 소자.
  7. 제1항에 있어서,
    상기 제1 PMA층 및 상기 제2 PMA층은 서로 다른 결정 배향 구조를 가지는 것을 특징으로 하는 자기 소자.
  8. 제1 자화층을 포함하는 자유층 (free layer)과,
    제2 자화층을 포함하는 고정층 (pinned layer)과,
    상기 자유층과 상기 고정층과의 사이에 개재된 터널 배리어를 포함하고,
    상기 제1 자화층 및 상기 제2 자화층 중 적어도 하나는
    Co로 이루어지는 제1 층과, Pt 또는 Pd로 이루어지는 제2 층이 교대로 적층된 다중층으로 이루어지고, 상기 제1 층 및 상기 제2 층을 구성하는 원소와는 다른 원소로 이루어지는 제1 도판트를 포함하는 제1 PMA층 (perpendicular magnetic anisotropy layer)과,
    상기 제1 PMA층과 상기 터널 배리어와의 사이에 개재되고, Co, Fe 및 Ni 중에서 선택되는 적어도 하나의 원소를 포함하는 제2 PMA층과,
    상기 제1 PMA층과 상기 제2 PMA층과의 사이에 개재된 비정질 블로킹층 (blocking layer)을 포함하는
    하이브리드 자화층으로 이루어지고,
    상기 제2 PMA층은 CoaFebBcZ(1-a-b-c) (식중, Z는 제2 도판트이고, a, b 및 c는 각각 원자비로서, 0 ≤ a ≤ 0.9, 0 ≤ b ≤ 0.9, 및 0 ≤ c ≤ 0.4 이고, a, b 및 c가 동시에 0은 아님)로 표시되는 물질을 포함하는 것을 특징으로 하는 자기 소자.
  9. 제8항에 있어서,
    상기 제1 PMA층은
    상기 제1 PMA층의 연장 방향에 수직인 방향으로 자화용이축 (axis of easy magnetization)을 가지고,
    Co 기반의 L11 형 또는 L10 형 원자 규칙 구조를 가지는 자성 물질을 포함하고,
    상기 제1 도판트는 Ni, Fe, V, Cr 및 Si 중에서 선택되는 어느 하나의 원소인 것을 특징으로 하는 자기 소자.
  10. 제8항에 있어서,
    상기 제2 PMA층은 상기 제2 PMA층의 연장 방향에 수직인 방향으로 자화용이축을 가지고,
    상기 제2 도판트는 Si, Cr, Al, Ta, Hf, Zr, Ni, V, Mo, P, C, W, Nb, Mn 및 Ge 중에서 선택되는 어느 하나의 원소인 것을 특징으로 하는 자기 소자.
KR1020130050102A 2013-05-03 2013-05-03 자기 소자 KR102099879B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130050102A KR102099879B1 (ko) 2013-05-03 2013-05-03 자기 소자
US14/254,858 US9178135B2 (en) 2013-05-03 2014-04-16 Magnetic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130050102A KR102099879B1 (ko) 2013-05-03 2013-05-03 자기 소자

Publications (2)

Publication Number Publication Date
KR20140131136A KR20140131136A (ko) 2014-11-12
KR102099879B1 true KR102099879B1 (ko) 2020-04-10

Family

ID=51841020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130050102A KR102099879B1 (ko) 2013-05-03 2013-05-03 자기 소자

Country Status (2)

Country Link
US (1) US9178135B2 (ko)
KR (1) KR102099879B1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150036985A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9218826B1 (en) * 2013-08-16 2015-12-22 Seagate Technology Llc Tuned horizontally symmetric magnetic stack
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) * 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) * 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
KR20160073859A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
CN107004760B (zh) 2014-12-18 2020-11-03 英特尔公司 用于从原位沉积的磁性叠层制造自旋逻辑器件的方法
US9472750B2 (en) 2015-01-05 2016-10-18 Samsung Electronics Co., Ltd. Method and system for providing a bottom pinned layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications
US9818931B2 (en) 2015-01-05 2017-11-14 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions using thermally assisted spin transfer torque switching
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
KR101710269B1 (ko) * 2015-06-23 2017-02-27 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
KR101661430B1 (ko) * 2015-06-23 2016-09-30 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
KR101711741B1 (ko) * 2015-06-29 2017-03-03 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
KR20170047683A (ko) 2015-10-23 2017-05-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20170064054A (ko) 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102433703B1 (ko) * 2015-11-30 2022-08-19 에스케이하이닉스 주식회사 전자 장치
KR20170064018A (ko) 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치
US10276225B2 (en) * 2016-03-09 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction usable in spin transfer or spin-orbit torque applications and including a magnetic barrier layer
US9917249B2 (en) * 2016-03-09 2018-03-13 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction usable in spin transfer torque applications and including a magnetic barrier layer
KR102567975B1 (ko) * 2016-07-12 2023-08-17 삼성전자주식회사 자기 소자
US20180151210A1 (en) * 2016-11-30 2018-05-31 Western Digital Technologies, Inc. Shared source line architectures of perpendicular hybrid spin-torque transfer (stt) and spin-orbit torque (sot) magnetic random access memory
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US10297301B2 (en) 2017-08-28 2019-05-21 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing high crystallization temperature-containing insertion layer(s)
US9972773B1 (en) 2017-08-28 2018-05-15 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing high crystallization temperature-containing insertion layer(s)
EP3460811B1 (en) * 2017-09-20 2020-06-17 IMEC vzw Magnetic layer structure for magnetic tunnel junction device
US10388853B2 (en) * 2017-12-29 2019-08-20 Spin Memory, Inc. Magnetic memory having a pinning synthetic antiferromagnetic structure (SAF) with cobalt over platinum (Pt/Co) bilayers
KR102169622B1 (ko) * 2018-01-17 2020-10-26 한양대학교 산학협력단 메모리 소자
CN112234139B (zh) * 2019-07-15 2023-09-29 联华电子股份有限公司 磁阻式随机存取存储器及其制作方法
CN111246251A (zh) * 2020-01-21 2020-06-05 中国科学院苏州纳米技术与纳米仿生研究所 视频流数据的加密传输方法、终端、系统及应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110149647A1 (en) * 2009-12-21 2011-06-23 Samsung Electronics Co., Ltd. Perpendicular magnetic tunnel junctions, magnetic devices including the same and method of manufacturing a perpendicular magnetic tunnel junction
US20120018825A1 (en) * 2010-07-20 2012-01-26 Samsung Electronics Co., Ltd. Magnetic memory devices, electronic systems and memory cards including the same, methods of manufacturing the same, and methods of forming a perpendicular magnetic film of the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140217A1 (en) 2004-02-26 2011-06-16 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7368301B2 (en) 2006-01-27 2008-05-06 Magic Technologies, Inc. Magnetic random access memory with selective toggle memory cells
KR100834811B1 (ko) 2006-11-28 2008-06-09 고려대학교 산학협력단 수직 자기 이방성을 가지는 코발트-철-실리콘-보론/플래티늄 다층박막
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP2012043967A (ja) 2010-08-19 2012-03-01 Sony Corp 磁気メモリ素子
JP5732894B2 (ja) 2011-02-17 2015-06-10 富士通株式会社 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
US9159908B2 (en) 2011-05-05 2015-10-13 Headway Technologies, Inc. Composite free layer within magnetic tunnel junction for MRAM applications
US8900884B2 (en) * 2012-06-18 2014-12-02 Headway Technologies, Inc. MTJ element for STT MRAM

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110149647A1 (en) * 2009-12-21 2011-06-23 Samsung Electronics Co., Ltd. Perpendicular magnetic tunnel junctions, magnetic devices including the same and method of manufacturing a perpendicular magnetic tunnel junction
US20120018825A1 (en) * 2010-07-20 2012-01-26 Samsung Electronics Co., Ltd. Magnetic memory devices, electronic systems and memory cards including the same, methods of manufacturing the same, and methods of forming a perpendicular magnetic film of the same

Also Published As

Publication number Publication date
KR20140131136A (ko) 2014-11-12
US9178135B2 (en) 2015-11-03
US20140327095A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
KR102099879B1 (ko) 자기 소자
KR101446338B1 (ko) 자기 소자 및 그 제조 방법
KR102214507B1 (ko) 자기 메모리 장치
KR102567975B1 (ko) 자기 소자
KR102335104B1 (ko) 자기 소자
EP2705518B1 (en) Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
KR102444236B1 (ko) 자기 소자 및 그 제조 방법
US11217744B2 (en) Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same
KR102482372B1 (ko) 자기 저항 메모리 소자 및 그 제조 방법
US20160020386A1 (en) Method of manufacturing magnetic device
KR20150108793A (ko) 자기 장치에 사용할 수 있는 자기 접합 및 자기 메모리를 기판 상에 제공하는 방법 및 자기 접합
KR101950004B1 (ko) 자기 소자
JP2009239122A (ja) 磁気抵抗効果素子及びスピンｍｏｓ電界効果トランジスタ
KR101997154B1 (ko) 자기 소자
US11456411B2 (en) Method for fabricating magnetic tunneling junction element with a composite capping layer
KR20190052492A (ko) 자기 메모리 장치
KR20160134587A (ko) 흡수 층들을 이용한 다중 단계 원소 제거
KR20220053248A (ko) 자기 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant