KR102567975B1 - 자기 소자 - Google Patents

자기 소자 Download PDF

Info

Publication number
KR102567975B1
KR102567975B1 KR1020160088052A KR20160088052A KR102567975B1 KR 102567975 B1 KR102567975 B1 KR 102567975B1 KR 1020160088052 A KR1020160088052 A KR 1020160088052A KR 20160088052 A KR20160088052 A KR 20160088052A KR 102567975 B1 KR102567975 B1 KR 102567975B1
Authority
KR
South Korea
Prior art keywords
layer
magnetic
focusing
layers
interposed
Prior art date
Application number
KR1020160088052A
Other languages
English (en)
Other versions
KR20180007172A (ko
Inventor
김기웅
김기원
김주현
박용성
오세충
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160088052A priority Critical patent/KR102567975B1/ko
Priority to CN201710056924.7A priority patent/CN107611256B/zh
Priority to US15/420,091 priority patent/US9773972B1/en
Priority to US15/678,098 priority patent/US10249817B2/en
Publication of KR20180007172A publication Critical patent/KR20180007172A/ko
Application granted granted Critical
Publication of KR102567975B1 publication Critical patent/KR102567975B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명의 예시적 실시예에 따른 자기소자는 자유층 (free layer), 고정층 (pinned layer), 상기 자유층과 상기 고정층의 사이에 개재된 터널 배리어, 상기 터널 배리어와 상기 고정층 사이에 개재된 분극 강화층, 상기 분극 강화층과 상기 고정층 사이에 개재된 블로킹 층을 포함하되, 상기 블로킹 층은 제1 집속층 및 제2 집속층을 포함할 수 있다.

Description

자기 소자 {Magnetic device}
본 발명의 기술적 사상은 자기 소자에 관한 것으로, 특히 수직 자기 이방성 (PMA: perpendicular magnetic anisotropy)을 가지는 자기터널접합 (magnetic tunnel junction: MTJ)을 구비하는 자기 소자에 관한 것이다.
자기터널접합의 자기저항 특성을 이용하는 전자 소자에 대한 많은 연구가 이루어지고 있다. 특히, 고집적화된 MRAM (magnetic random access memory) 소자의 MTJ 셀이 미세화됨에 따라, MTJ 셀에 직접 전류를 인가하여 자화 반전을 유도하여 STT (spin transfer torque)라는 물리 현상에 의해 정보를 저장하는 STT-MRAM이 주목을 받고 있다. 고집적화된 STT-MRAM은 빠른 스위칭 및 저전류 동작이 요구되며, MTJ 구조의 자성층 내에서 충분한 수직 자기 이방성을 확보할 필요가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 내열 특성이 우수하여 고온에서 안정된 수직 자기 이방성을 유지할 수 있고, 저전류 동작이 가능하며 높은 TMR 비 (tunneling magnetoresistance ratio)를 확보할 수 있는 자기 소자를 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 실시예들은 자기 소자를 제공한다. 자기 소자는 자유층(free layer), 고정층 (pinned layer), 상기 자유층과 상기 고정층의 사이에 개재된 터널 배리어, 상기 터널 배리어와 상기 고정층 사이에 개재된 분극 강화층, 및 상기 분극 강화층과 상기 고정층 사이에 개재된 블로킹 층을 포함하되, 상기 상기 블로킹 층은 제1 집속층 및 상기 제1 집속층 상에 배치된 제2 집속층을 포함하는 것을 특징으로 하는 특징으로 할 수 있다.
본 발명의 기술적 사상의 일 실시예들 중 하나로서 자기 소자는 자유층, 고정층, 상기 자유층과 상기 고정층의 사이에 개재된 터널 배리어, 상기 터널 배리어와 상기 고정층 사이에 개재된 분극 강화층, 및 상기 분극 강화층과 상기 고정층 사이에 개재된 블로킹 층을 포함하되, 상기 블로킹 층은 전이금속 및 자성물질이 혼재된 것을 특징으로 할 수 있다.
본 발명의 기술적 사상에 의한 자기 소자는 고온의 열내성 특성이 우수하여, 고온에서도 안정된 수직 자기 이방성을 유지할 수 있으므로 높은 TMR 비를 확보할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 개략적인 구성을 도시한 도면이다.
도 2a 내지 도 2d는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자에 포함될 수 있는 자기 접합의 단면도들이다.
도 3은 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자에 포함되는 자기 접합의 단면도이다.
도 4는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자에 포함되는 자기 접합의 단면도이다.
도 5a 내지 도 5k는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자(10)의 개략적인 구성을 도시한 도면이다. 도 1에는 STT-MRAM으로 이루어지는 자기 소자(10)의 메모리 셀(20)이 예시되어 있다.
메모리 셀(20)은 MTJ (magnetic tunnel junction) 구조(30) 및 셀 트랜지스터(CT)를 포함할 수 있다. 셀 트랜지스터(CT)의 게이트는 워드 라인 (WL)에 연결되고, 셀 트랜지스터(CT)의 한 전극은 MTJ 구조(30)를 통해 비트 라인(BL)에 연결된다. 셀 트랜지스터(CT)의 다른 전극은 소스 라인(SL)에 연결된다.
MTJ 구조(30)는 자유층(free layer)(34) 및 고정층(fixed layer)(32)과, 이들 사이에 개재된 터널 배리어(36)를 포함한다. 상기 자유층(34)은 상기 자유층(34)의 연장 방향에 수직인 방향으로 자화 용이축 (magnetization easy axis)을 가지고 자화 방향이 조건에 따라 가변적이다. 상기 고정층(32)은 상기 고정층(32)의 연장 방향에 수직인 방향으로 자화 용이축을 가지고 자화 방향이 고정되어 있다.
MTJ 구조(30)의 저항 값은 자유층(34)의 자화 방향에 따라 달라진다. 자유층(34)에서의 자화 방향과 고정층(32)에서의 자화 방향이 평행 (parallel)일 때, MTJ 구조(30)는 낮은 저항값을 가지며 데이터 '0'을 저장할 수 있다. 자유층(34)에서의 자화 방향과 고정층(32)에서의 자화 방향이 반평행 (antiparallel)일 때, MTJ 구조(30)는 높은 저항값을 가지며, 데이터 '1'을 저장할 수 있다.
상기 자유층(34) 및 고정층(32) 중 적어도 하나는 도 2를 참조하여 후술하는 본 발명의 기술적 사상에 의한 하이브리드 자화층(50)을 포함한다.
도 1에서, 자유층(34) 및 고정층(32)의 배치는 예시된 바에 한정되는 것은 아니며, 각각의 위치가 서로 바뀔 수도 있다.
도 1에 예시한 자기 소자(10)에서, STT-MRAM의 쓰기 동작을 위하여, 워드 라인(WL)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트 라인(BL)과 소스 라인(SL) 사이에 쓰기 전류(WC1, WC2)를 인가한다. 이때, 쓰기 전류(WC1, WC2)의 방향에 따라 자유층(34)의 자화 방향이 결정될 수 있다. MTJ 구조(30)에서 자유층(34)의 자화 방향은 스핀 전달 토크 (spin transfer torque: STT)에 의해 변할 수 있다.
도 1에 예시한 자기 소자(10)에서, STT-MRAM의 독출 동작을 위하여, 워드 라인(WL)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트 라인(BL)으로부터 소스 라인(SL) 방향으로 독출 전류를 인가하여, MTJ 구조(30)에 저장된 데이터를 판별할 수 있다. 이때, 독출 전류의 세기는 쓰기 전류(WC1, WC2)의 세기보다 매우 작기 때문에, 상기 독출 전류에 의해 자유층(34)의 자화 방향이 변하지 않는다.
도 2a는 도 1에 예시한 MTJ 구조(30)에 포함 될 수 있는 자기 접합(Magnetic junction)을 설명하기 위한 단면도이다.
도 2a를 참조하면, 자기접합(50a)은 고정층(130)을 포함할 수 있다. 상기 고정층(130)은 내재적 수직 자화 특성을 갖는 자성 물질(이하, 수직 자성 물질)로 형성될 수 있다. 여기서, 상기 내재적 수직 자화 특성은 외부적 요인이 없을 경우, 자성층이 그것의 두께 방향에 평행한 자화 방향을 갖는 특성을 의미한다. 일 예로, 수직 자화 특성을 갖는 자성층이 기판 상에 형성된 경우, 상기 자성층의 자화 방향은 상기 기판의 상면에 실질적으로 수직할 수 있다.
상기 고정층(130)의 상기 내재적 수직 자화 특성은 코발트를 포함하는 수직 자성 물질들 중의 적어도 하나를 포함하는 단층 또는 다층 구조를 통해 구현될 수 있다. 일부 실시예들에서, 상기 고정층(130)은 코발트 백금의 합금 또는 성분 X를 포함하는 코발트 백금의 합금(여기서, 성분 X는 보론, 루테늄, 크롬, 탄탈륨, 또는 이들의 산화물 중의 적어도 하나)를 포함하는 단층 또는 다층 구조일 수 있다. 다른 실시예들에서, 상기 고정층(130)은, 교대로 그리고 반복적으로 적층된 코발트 함유막들 및 귀금속막들을 포함하는, 다층막 구조로서 제공될 수 있다. 이 경우, 상기 코발트 함유막들은 코발트, 코발트 철, 코발트 니켈, 및 코발트 크롬 중의 하나로 형성되고, 상기 귀금속막들은 백금 및 팔라듐 중의 하나로 형성될 수 있다. 또 다른 실시예들에서, 상기 고정층(130)은 상술한 일부 및 다른 실시예들에 따른 박막들을 각각 하나씩 포함하는 다층막 구조로서 제공될 수 있다.
상술한 물질들은, 본 발명의 기술적 사상에 대한 보다 나은 이해를 위해, 상기 고정층(130)의 상술한 내재적 수직 자화 특성을 갖는 물질들의 예로서 언급되는 것일 뿐, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 일 예로, 상기 고정층(130)은 a) 터븀(Tb)의 함량비가 10% 이상인 코발트철터븀(CoFeTb), b) 가돌리늄(Gd)의 함량비가 10% 이상인 코발트철가돌리늄(CoFeGd), c) 코발트철디스프로슘(CoFeDy), d) L10 구조의 FePt,e) L10 구조의 FePd, f) L10 구조의 CoPd, g) L10 또는 L11 구조의 CoPt, h) 육방최밀충진 (hexagonal closest packing: HCP) 구조의 CoPt, i) 상술한 a) 내지 h)의 물질들 중의 적어도 하나를 포함하는 합금들, 상술한 a) 내지 h)의 물질들로 이루어진 초격자 물질 또는 j)자성층들 및 비자성층들이 교대로 그리고 반복적으로 적층된 구조 중의 하나일 수 있다. 여기서, L11 및 L10 는 strukturbericht designation 에 따라 명명한 것이다. 상기 자성층들 및 비자성층들이 교대로 그리고 반복적으로 적층된 구조는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수)의 구조일 수 있다. 예시적인 실시예들에 있어서 상기 고정층(130) 육방최밀충진 구조의 (0001) 결정면 또는 면심입방(face-centerd cubic) 구조의 (111) 결정면을 따라 배향된 구조를 가질 수 있다.
상기 고정층(130) 상에는 상기 고정층(130)의 스핀 분극(Spin polarization)을 증가시키기 위한 분극 강화층(Polarization enhancement layer,150)이 형성될 수 있다. 상기 분극 강화층(150)은 CoFeB 자성층으로 이루어질 수 있다. 상기 분극 강화층(150)의 자화 방향은 상기 하부 고정층(130)의 자화 방향과 동일한 자화 방향을 가질 수 있다. 상기 분극 강화층(150)은 약 10 ∼ 20 Å의 두께를 가질 수 있다.
상기 자기접합(50a)은 상기 분극 강화층 상에 제공된 터널 배리어(150)를 더 포함할 수 있다. 상기 터널 배리어(150)는 절연 물질을 포함할 수 있다. 예컨대, 상기 터널 배리어(150)는 산화마그네슘(magnesium oxide), 산화티타늄(titanium oxide), 산화알루미늄(aluminum oxide), 산화마그네슘아연(magnesium-zinc oxide) 또는 산화마그네슘붕소(magnesium-boron oxide) 중에서 적어도 하나를 포함할 수 있다.
상기 자기접합(50a)은 상기 터널 배리어(150) 상에 제공된 자유층(170)을 더 포함할 수 있다. 상기 자유층(170)은 상기 자유층(170)의 연장 방향에 수직인 방향 (도 2에서 Y 방향)으로 자화 용이축을 가진다. 일부 실시예들에서, 상기 자유층(170)은 CoaFebBcZ(1-a-b-c) (식중, Z는 상기 도판트이고, a, b 및 c는 각각 원자비로서, 0 ≤ a ≤ 0.9, 0 ≤ b ≤ 0.9, 및 0 ≤ c ≤ 0.4 이고, a, b 및 c가 동시에 0은 아님)로 표시되는 물질로 이루어지는 단일막, 또는 다중막을 포함할 수 있다. 상기 자유층(170)에서 상기 도판트(Z)는 Si, Cr, Al, Ta, Hf, Zr, Ni, V, Mo, P, C, W, Nb, Mn 및 Ge 중에서 선택되는 적어도 하나의 원소로 이루어질 수 있고 필요에 따라 생략 가능하다. 예시적인 실시예들에 있어서, 상기 자유층(170)은 체심입방 (body-centered cubic: BCC) 구조의 (001) 결정면을 따라 배향된 구조를 가질 수 있다.
상기 자기접합(50a)은 상기 분극강화층(150)과 상기 고정층(130) 사이에 개재된 블로킹층(140a)을 더 포함할 수 있다. 상기 블로킹층은 제1 집속층(142a), 제2 집속층(142b) 및 상기 제1 집속층(142a)과 상기 제2 집속층(142b) 사이에 개재된 자성막(144)을 포함할 수 있다.
상기 제1 집속층(diffusion trap layer)(142a) 및 상기 제2 집속층(142b) 중 적어도 하나는 금속, 합금, 금속 산화물 (metal oxides), 금속 질화물 (metal nitrides), 금속 산질화물 (metal oxynitrides), 또는 이들의 조합을 포함할 수 있다. 필요에 따라서 상기 제1 집속층(142a) 및 상기 제2 집속층(142b)중 적어도 하나는 전이금속을 포함할 수 있다. 구체적으로 상기 제1 집속층(142a) 및 상기 제2 집속층(142b) 중 적어도 하나는 Mo, W, Ta, Ti, Zr, Hf, V 및 Nb 등의 물질이나 이의 합금물질 등을 포함할 수 있다.
상기 제1 집속층(142a) 및 상기 제2 집속층(142b) 각각의 두께는 5A이하일 수 있다. 상기 제1 집속층(142a) 및 상기 제2 집속층(142b)의 두께가 지나치게 얇을 경우 후술하는 집속(trap) 능력이 부족할 수 있다. 반대로 상기 제1 집속층(142a) 및 상기 제2 집속층(142b)의 두께가 지나치게 두꺼울 경우, 자기접합이 열화되거나 끊어질(decoupled) 수 있다.
필요에 따라 상기 제1 집속층(142a) 및 상기 제2 집속층(142b)의 두께는 서로 다를 수 있다. 또한 상기 제1 집속층(142a) 및 상기 제2 집속층(142b)의 조성은 서로 다를 수 있다. 하지만 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉 상기 제1 집속층(142a) 및 상기 제2 집속층(142b)의 두께는 서로 같을 수 있다. 또는 상기 제1 집속층(142a) 및 상기 제2 집속층(142b)의 조성은 서로 같을 수 있다.
상기 자성막(144)은 자성물질을 포함할 수 있다. 필요에 따라 상기 자성막(144)은 비정질(amorphous)의 자성물질을 포함할 수 있다. 구체적으로, 상기 자성막(144)은 CoaFebNicBdZ(1-a-b-c-d) (식중, Z는 도판트이고, a, b 및 c는 각각 원자비로서, 0 ≤ a ≤ 0.9, 0 ≤ b ≤ 0.9, 0 ≤ c ≤ 0.9, 및 0≤ d ≤ 0.5 이고, a, b 및 c가 동시에 0은 아님)로 표시되는 물질을 포함하고, 상기 도판트는 Si, Cr, Al, Ta, Hf, Zr, Ni, V, Mo, P, C, W, Nb, Mn 및 Ge 중에서 선택되는 어느 하나의 원소일 수 있다. 상기 자성막(144)의 두께는 집속층들(142a, 142b)의 두께나 조성들의 성질에 따라 조절될 수 있다. 필요에 따라 상기 자성막(144)은 3Å의 이상 20Å 이하의 두께를 가질 수 있다. 상기 자성막(144)의 두께가 3Å이하가 되는 경우 후술하는 자기 접합을 보완하는 효과가 부족하여 자기 접합이 열화되거나 끊어질 수 있다. 반면 20Å이상이 되는 경우 공정상 경제적이지 못하고, 전이금속으로 이루어진 층인 제1 집속층 및 제2 집속층에 비해 자성막이 지나치게 두꺼워 후술하는 집속 능력이 감소할 수 있다.
전술하였듯이 필요에 따라 자기 저항비를 높이기 위하여 자기 소자에 어닐링 공정이 수행되기도 하는데, 고온에서의 처리에 따라 하나의 층 내의 일부 물질들이 주변층으로 확산되어 소자의 성능을 열화시킬 수 있다. 구체적으로, 한 층의 집속층(trapping layer)만을 구비한 경우 350℃의 저온 열처리(annealing)시에 일부 물질들이 주변층으로 확산되는 것을 방지할 수 있으나, 350℃ 이상의 온도에서는 물질들이 주변층으로 확산되는 것을 방지하기 부족하다.
본 발명에서 상기 블로킹층(140a)은 상기 제1 집속층(142a) 및 상기 제2 집속층(142b)을 포함한다. 즉 복수개의 집속층을 포함함으로써 350℃ 이상의 온도에서도 상기 분극 강화층(150)내의 원자들이 상기 고정층(130)으로 확산되거나, 반대로 상기 고정층(130)내의 원자들이 상기 분극 강화층(150)으로 확산되는 것을 방지할 수 있다. 예컨대 고정층(130)에 포함된 Pt등의 물질이 분극 강화층(150)으로 또는 분극 강화층에 포함된 B등의 물질이 고정층(130)으로 확산되는 것을 방지 할 수 있다.
또한 고정층에서 포함된 물질들은 400℃이상의 고온에서 결정립 성장(grain growth) 경향이 높아진다. 이때 전이금속, 특히 상술된 Mo, W, Ta, Ti, Zr, Hf, V 및 Nb등의 물질이나 이의 합금물질 등은 이러한 결정립 성장 경향을 상쇄해주는 역할을 할 수 있다. 예컨대 고정층에 포함된 Pt등의 결정립 성장 경향을 상쇄할 수 있다. 추가로 전이금속들은 보라이드화(boride)될 경우 녹는점(melting point)이 높아지는 바 높은 열내성의 확보에 유리하다.
반면 상기 분극 강화층(150)과 상기 고정층(130)의 사이에 상기 제1 집속층(142a) 및 상기 제2 집속층(142b)을 포함하는 블로킹층(140)을 개재함으로써 자유층(170), 분극 강화층(150) 및 고정층(130)간의 자기적 결합이 열화되거나 끊어질 수 있다. 본 발명에서는 상기 제1 집속층(142a)과 상기 제2 집속층(142b)사이에 자성막(144)을 구비하여 상기 자기적 결합을 보완함과 동시에 고정층(130)내의 원자들이 상기 분극 강화층(150)으로 확산되는 것을 방지할 수 있다.
특히 상기 자성막(144)이 전술한 비정질 자성 물질 중 적어도 어느 하나를 포함하는 경우 결정성 층에 비해 비정질층을 통한 물질 확산이 더 어려운바 상기 고정층(130)으로부터 상기 분극 강화층(150)으로의 확산이 줄어들어 열내성이 강한 자기 소자를 구현할 수 있다. 나아가, 상기 자성막(144)은 상기 제1 집속층(142a) 및 상기 제2 집속층(142b)과 같이 원자를 집속하는 역할을 할 수 있다. 예컨대 상기 고정층(130)에 포함된 Pt등의 물질이 상기 분극 강화층(150)으로 확산되는 것을 방지 할 수 있다.
상술한 발명의 효과들은 본 발명의 기술적 사상의 이해를 돕기 위해 예시적으로 설명한 것으로서, 어떠한 의미에서도 본 발명의 기술적 사상을 제한하지 않는다.
도 2b는 도 1에 예시한 MTJ 구조(30)에 포함 될 수 있는 자기 접합(50b)을 설명하기 위한 단면도이다.
이하에서는 설명의 편의상, 도 2a를 이용하여 설명한 것과 다른 점을 위주로 설명한다.
본 발명의 예시적인 실시예들에 따르면, 블로킹 층(140b)은 제1 집속층(142a), 제2 집속층(142b) 및 제 3 집속층(142c)을 포함할 수 있다. 이때 상기 제1 집속층 내지 상기 제3 집속층(142a, 142b, 142c) 중 적어도 하나는 전이금속을 포함할 수 있다. 구체적으로 상기 제1 집속층 내지 상기 제3 집속층(142a, 142b, 142c) 중 적어도 하나는 Mo, W, Ta, Ti, Zr, Hf, V 및 Nb 등의 물질이나 이의 합금물질 등을 포함할 수 있다.
상기 제1 집속층 내지 상기 제3 집속층(142a, 142b, 142c)의 두께는 5A이하일 수 있다. 필요에 따라 상기 제1 집속층 내지 상기 제3 집속층(142a, 142b, 142c)의 두께는 서로 다를 수 있다. 또한 상기 제1 집속층 내지 상기 제3 집속층(142a, 142b, 142c)의 조성은 서로 다를 수 있다. 하지만 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉 상기 제1 집속층 내지 상기 제3 집속층(142a, 142b, 142c)의 두께는 서로 같을 수 있다. 또는 상기 제1 집속층 내지 상기 제3 집속층(142a, 142b, 142c)의 조성은 서로 같을 수 있다.
이때 본 발명의 상기 블로킹층(140b)은 3층의 집속층들(142a, 142b, 142c)을 포함하는 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉 블로킹층은 3층 이상의 집속층을 포함할 수 있다. 예컨대, 4, 5, 6 층이나 또는 그 이상의 집속층을 포함할 수 있다.
도 2c는 도 1에 예시한 MTJ 구조(30)에 포함 될 수 있는 자기 접합(50c)을 설명하기 위한 단면도이다.
이하에서는 설명의 편의상, 도 2a를 이용하여 설명한 것과 다른 점을 위주로 설명한다.
본 발명의 예시적인 실시예들에 따르면, 블로킹 층(140c)은 제1 집속층(142a), 제2 집속층(142b) 및 제 3 집속층(142c)을 구비할 수 있다. 또한 상기 블로킹층(140c)은 상기 제1 집속층(142a)과 상기 제2 집속층(142b) 사이에 개재된 제1 자성막(144a)을 더 포함할 수 있다. 또한 상기 블로킹층(140c)은 상기 제2 집속층(142b)과 상기 제 3 집속층(142c) 사이에 개재된 제2 자성막(144b)을 더 포함할 수 있다.
필요에 따라 상기 제1 자성막(144a) 및 상기 제2 자성막(144b)의 두께는 서로 다를 수 있다. 또한 상기 제1 자성막(144a) 및 상기 제2 자성막(144b)의 조성은 서로 다를 수 있다. 하지만 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 상기 제1 자성막(144a) 및 상기 제2 자성막(144b)의 두께는 서로 같을 수 있다. 또는 상기 제1 자성막(144a) 및 상기 제2 자성막(144b)의 조성은 서로 같을 수 있다.
이때 본 발명의 상기 블로킹층(142b)은 3층의 집속층(142a, 142b, 142c) 및 2층의 자성막(144a 및 144b)을 포함하는 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉 상기 블로킹층은 3층 이상의 집속층과 이웃한 집속층 사이에 개재된 2층 이상의 자성막을 포함할 수 있다. 즉 상기 블로킹층은 복수개의 집속층들과 이웃한 상기 집속층들 사이에 개재된 적어도 하나 이상의 자성막을 포함할 수 있다.
도 2d는 도 1에 예시한 MTJ 구조(30)에 포함 될 수 있는 자기 접합(50d)을 설명하기 위한 단면도이다.
이하에서는 설명의 편의상, 도 2a를 이용하여 설명한 것과 다른 점을 위주로 설명한다.
본 발명의 예시적인 실시예들에 따르면, 블로킹 층(140d)은 전이금속 및 자성물질을 포함할 수 있다. 도 2a에서 설명한것과 마찬가지로 전이금속은 Mo, W, Ta, Ti, Zr, Hf, V 및 Nb를 포함할 수 있고, 자성물질은 CoaFebNicBdZ(1-a-b-c-d) (식중, Z는 도판트이고, a, b 및 c는 각각 원자비로서, 0 ≤ a ≤ 0.9, 0 ≤ b ≤ 0.9, 0 ≤ d ≤ 0.9, 및 0.1 ≤ d ≤ 0.5 이고, a, b 및 c가 동시에 0은 아님)로 표시되는 물질을 포함하되, 상기 도판트는 Si, Cr, Al, Ta, Hf, Zr, Ni, V, Mo, P, C, W, Nb, Mn 및 Ge 중에서 선택되는 어느 하나의 원소일 수 있다. 필요에 따라 상기 자성물질은 비정질일 수 있다.
일부 실시예들에 있어서, 상기 블로킹층(140d)에 상기 자성물질과 상기 전이금속이 혼재되어 있을 수 있다. 상기 자성물질과 상기 전이금속 혼재 되어있다 함은 상기 자성 물질과 전이금속이 일정한 형태의 결정을 이루거나 또는 결정을 이루지 않고 비정질로 섞여 있음을 의미한다. 예컨대 상기 전이금속은 상기 자성물질에 합금의 형태로 혼재될 수 있다.
이때 상기 전이금속과 상기 자성물질 중 상기 전이금속의 함량은 예를 들면 10 원자% 내지 50 원자%일 수 있다. 필요에 따라 상기 전이금속과 상기 자성물질 중 상기 전이 금속의 함량은 20 원자% 내지 30 원자%일 수 있다. 만약 상기 전이금속의 원자비가 10 원자% 이하인 경우 전술하였던, 하나의 층 내의 일부 물질들이 주변층으로 확산되는 것을 방지하는 기능이 부족할 수 있다. 반대로 상기 전이금속의 원자비가 50 원자% 이상인 경우 자기접합이 끊어지거나 열화 될 수 있다. 하지만 상기 전이금속과 자성물질의 원자비는 상술한 수치 범위 내에 한정되는 것은 아니다. 상기 전이금속과 상기 자성물질의 비율을 적절하게 조절하여, 도 2a를 이용하여 설명한속(trapping)효과와 자기접합을 보완하는 효과를 나타낼 수 있다.
상기 블로킹 층(140d)에 포함되는 전이금속은 한 종류에 국한되지 않고, 두 종류 이상의 전이금속을 포함할 수 있다. 또한 상기 블로킹층(140d)은 서로 다른 두 종류 이상의 자성물질을 포함할 수 있다. 상기 블로킹 층의 두께는 3A 내지 30A일 수 있다.
도 3은 도 1에 예시한 MTJ 구조(30)에 포함 될 수 있는 자기 접합(60)을 설명하기 위한 단면도이다.
이하에서는 설명의 편의상, 도 2a를 이용하여 설명한 것과 다른 점을 위주로 설명한다.
본 발명의 예시적인 실시예들에 따르면, 상기 고정층(230)은 합성 반강자성층(Synthetic Anti-Ferromagnetic, 이하 SAF)구조일 수 있다. 상기 고정층(230)은 제1 강자성층(232), 제2 강자성층(234) 및 상기 제1 강자성층(232)과 상기 제2 강자성층(234)의 사이에 개재된 비자성 박막(236)을 포함할 수 있다. 상기 SAF 구조는 RKKY(Ruderman-Kittel-Kasuya-Yosida) 상호 작용으로 인한 반강자성 결합(Anti-Ferromagnetic Coupling: AFC) 특성을 나타낸다. 이에 따라 각 강자성층의 자구들은 서로 반대 방향으로 정렬하여 SAF 구조 전체 자화량이 최소가 되도록 한다. 즉 상기 제2 강자성층(234)은 상기 제1 강자성층(232)과 반평행한 자기 모멘트를 가진다. 또한 상기 제1 강자성층(232) 및 상기 제2 강자성층(234)은 고정층(230)을 구성하여 자화 방향이 변하지 않는다.
상기 제1 강자성층(232) 및 상기 제2 강자성층(234) CoFeB, CoFe, NiFe, FePt, CoPt 등으로 형성될 수 있다. 구체적으로는 도 2a를 참조하여 설명한 고정층(130)과 유사한 조성일 수 있다. 상기 비자성 박막(236)은 Ru, Cr, Pt, Pd, Ir, Rh, Os, Re, Au 및 Cu로 이루어지는 군에서 선택되는 단일 금속 또는 이들의 합금을 포함할 수 있다.
도 4은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자(100)의 개략적인 단면도이다.
이하에서는 설명의 편의상, 도 2a를 이용하여 설명한 것과 다른 점을 위주로 설명한다.
상기 자기 소자(100)는 전극(110)과, 상기 전극(110) 위에 형성된 시드층 (seed layer)(120)과, 상기 시드층(120) 위에 형성된 고정층(230)을 포함한다.
상기 전극(110)은 금속 또는 금속 질화물로 이루어질 수 있다. 예를 들면, 상기 전극(110)은 TiN으로 이루어질 수 있다. 일부 실시예들에서, 상기 전극(110)은 낮은 배선 저항을 구현하기 위하여 N 함량이 비교적 낮은 TiN 막으로 이루어질 수 있다. 예를 들면, 상기 전극(110)은 N 원자비가 Ti 원자비 보다 작은 TiN 막으로 이루어질 수 있다.
상기 시드층(120)은 Ru, Pt, 또는 Pd로 이루어질 수 있다.
일부 실시예들에서, 상기 전극(110)과 시드층(120)과의 사이에는 버퍼층(도시 생략)이 개재될 수 있다. 상기 버퍼층은 전극(110)과 시드층(120)과의 사이에서 전극(110)의 결정 구조와 시드층(120)의 결정 구조를 매칭하는 역할을 할 수 있다. 예를 들면, 상기 버퍼층은 Ta로 이루어질 수 있다.
상기 고정층(230)은 전술했던 SAF 구조로서, 제1 강자성층(232), 제2 강자성층(234) 및 상기 제1 강자성층(232)과 상기 제2 강자성층(234) 사이에 개재된 비자성 박막(236)을 포함한다. 이때 상기 제1 강자성층(232) 및 상기 제2 강자성층(234)은 상기 고정층(230)이 상기 시드층(120)에 접하는 면에 대하여 수직한 방향으로 자화용이축을 가진다. 상기 하부 고정층(230)에서는 자화 방향이 변하지 않는다. 도 4에는 상기 제1 강자성층(232)의 자화 방향이 전극(110)에 대하여 반대 방향, 자유층(164)을 향하는 방향으로, 제2 강자성층(234)의 자화 방향은 전극(110)을 향하는 방향으로 예시되었으나, 이에 한정되는 것은 아니다. 즉 상기 제1 강자성층(232)의 자화 방향이 전극(110)을 향하고 제2 강자성층의 자화 방향이 전극(110)에 대하여 반대방향을 향하도록 형성될 수도 있다.
일부 실시예들에서, 상기 제1 강자성층(232) 및 상기 제2 강자성층(234)은 도 2a를 이용해서 설명한 고정층(130)과 같은 조성을 가질 수 있다.
상기 제1 강자성층(232) 및 상기 제2 강자성층(234)은 고상 에피택시 성장에 의한 초박막 에피택셜 성장 공정에 의해 형성될 수 있다. 예를 들면, 상기 제1 강자성층(232) 및 상기 제2 강자성층(234)은 MBE (molecular beam epitaxy) 또는 MOCVD (metal organic CVD) 공정에 의해 형성될 수 있다. 상기 제1 강자성층(232) 및 상기 제2 강자성층(234)은 약 200 ∼ 400 ℃의 비교적 저온의 공정 온도하에서 형성될 수 있다. 예를 들면, 상기 제1 강자성층(232) 및 상기 제2 강자성층(234)은 약 300 ℃의 온도하에서 형성될 수 있다. 상기 제1 강자성층(232) 및 상기 제2 강자성층(234)은 약 20 ∼ 30 Å의 두께를 가질 수 있다.
상기 고정층(230) 상에는 상기 고정층(230)에서의 스핀 분극을 증가시키기 위한 제1 분극 강화층(150)이 제공될 수 있다. 상기 제1 분극 강화층(150)은 CoFeB를 포함하는 자성층으로 이루어질 수 있다. 상기 제1 분극 강화층(150)의 자화 방향은 상기 하부 고정층(130)의 자화 방향과 동일한 방향을 가질 수 있다. 상기 제1 분극 강화층(150)은 약 10 ∼ 20 Å의 두께를 가질 수 있다.
상기 제1 분극 강화층(150) 위에는 제1 터널 배리어(160)가 형성되어 있고, 상기 제1 터널 배리어(160) 위에는 자화 방향이 가변적인 자유층(170)이 형성되어 있다. 상기 자유층(170)은 도 2a를 참조하여 설명한 자유층(170)과 동일한 조성을 가질 수 있다.
상기 자유층(164) 위에는 제2 터널 배리어(180)가 형성될 수 있다.
상기 제1 터널 배리어(160) 및 제2 터널 배리어(180)는 비자성 물질을 포함할 수 있다. 일부 실시예들에서, 상기 제1 터널 배리어(160) 및 제2 터널 배리어(180)는 각각 Mg, Ti, Al, MgZn, 및 MgB 중에서 선택되는 어느 하나의 물질의 산화물로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 제1 터널 배리어(160) 및 제2 터널 배리어(180)는 각각 Ti 질화물 또는 V (vanadium) 질화물로 이루어질 수 있다. 일부 실시예들에서, 상기 제1 터널 배리어(160) 및 제2 터널 배리어(180) 중 적어도 하나는 단일층으로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 제1 터널 배리어(160) 및 제2 터널 배리어(180) 중 적어도 하나는 복수의 층들을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 상기 제1 터널 배리어(160) 및 제2 터널 배리어(180) 중 적어도 하나는 Mg/MgO, MgO/Mg, 및 Mg/MgO/Mg 중에서 선택되는 다중층 구조를 가질 수 있다. 일부 실시예들에서, 상기 제1 터널 배리어(160)는 상기 제2 터널 배리어(180) 보다 더 큰 두께를 가질 수 있다.
상기 제2 터널 배리어(180) 상에 캡핑층(190)이 형성될 수 있다. 상기 캡핑층(190)은 Ru, Ta, Al, Cu, Au, Ag, Ti, TaN, 및 TiN 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
도 5a 내지 도 5k는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자(500) (도 5k 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 본 예에서는 도 4에 예시한 MTJ 구조(100)를 포함하는 STT-MRAM (spin transfer torque magnetoresistive random access memory) 소자의 제조 공정에 대하여 설명한다.
도 5a를 참조하면, 기판(502)상에 소자분리막(504)을 형성하여 활성 영역(506)을 정의하고, 상기 활성 영역(506)에 트랜지스터(510)를 형성한다.
일부 실시예들에서, 상기 기판(502)은 반도체 웨이퍼이다. 상기 기판(502)은 Si를 포함할 수 있다. 다른 일부 실시예들에서, 상기 기판(502)은 Ge과 같은 반도체 원소, 또는 SiC, GaAs, InAs, 및 InP와 같은 화합물 반도체를 포함할 수 있다. 또 다른 일부 실시예들에서, 상기 기판(502)은 SOI (silicon on insulator) 구조를 가질 수 있다. 예를 들면, 상기 기판(502)은 BOX 층 (buried oxide layer)을 포함할 수 있다. 일부 실시예들에서, 상기 기판(502)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 상기 소자분리막(504)은 STI (shallow trench isolation) 구조를 가질 수 있다.
상기 트랜지스터(510)는 게이트 절연막(512), 게이트 전극(514), 소스 영역(516), 및 드레인 영역(518)을 포함한다. 상기 게이트 전극(514)은 절연 캡핑 패턴(520) 및 절연 스페이서(522)에 의해 그 상면 및 양 측벽이 각각 절연되도록 형성된다.
그 후, 기판(502) 상에 상기 트랜지스터(510)를 덮는 평탄화된 제1 층간절연막(530)을 형성하고, 상기 제1 층간절연막(530)을 관통하여 상기 소스 영역(516)에 전기적으로 연결되는 제1 콘택 플러그(532)와, 상기 드레인 영역(518)에 전기적으로 연결되는 제2 콘택 플러그(534)를 형성한다. 상기 제1 층간 절연막(530) 위에 도전층을 형성한 후, 상기 도전층을 패터닝하여, 상기 복수의 제1 콘택 플러그(532)를 통해 상기 소스 영역(516)에 전기적으로 연결되는 소스 라인(536)과, 상기 소스 라인(536)의 양측에서 상기 제2 콘택 플러그(534)를 통해 상기 드레인 영역(518)에 각각 전기적으로 연결되는 도전 패턴(538)을 형성한다.
그 후, 상기 제1 층간절연막(530) 위에서 상기 소스 라인(536) 및 도전 패턴(538)을 덮도록 제2 층간절연막(540)을 형성한다. 포토리소그래피 공정을 이용하여, 상기 도전 패턴(538)의 상면을 노출시키도록 상기 제2 층간절연막(540)을 일부 제거하여 하부전극 콘택홀(540H)을 형성한다. 상기 하부 전극 콘택홀(540H) 내에 도전 물질을 채우고, 상기 제2 층간절연막(540)의 상부면이 노출되도록 상기 도전 물질을 연마하여, 하부 전극 콘택 플러그(542)를 형성한다. 일부 실시예들에서, 상기 하부 전극 콘택 플러그(542)는 TiN, Ti, TaN, Ta, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함한다.
도 5b를 참조하면, 상기 제2 층간절연막(540) 및 하부 전극 콘택 플러그(542) 위에 하부 전극층(552)을 형성한다.
일부 실시예들에서, 상기 하부 전극층(552)은 금속 또는 금속 질화물로 이루어진다. 예를 들면, 상기 하부 전극층(552)은 TiN으로 이루어질 수 있다. 상기 하부 전극(552)을 형성하기 위하여, CVD (chemical vapor deposition), PVD (physical vapor deposition), ALD (atomic layer deposition), 또는 반응성 PLD (reactive pulsed laser deposition) 공정을 이용할 수 있다. 상기 하부 전극층(552)에 대한 보다 상세한 사항은 도 4를 참조하여 전극(110)에 대하여 설명한 바와 같다.
도 5c를 참조하면, 상기 하부 전극층(552) 위에 시드층(556)을 형성한다.
상기 시드층(556)은 Ru, Pt 또는 Pd 층을 포함할 수 있다. 상기 시드층(556)은 CVD, PVD, ALD, 또는 반응성 PLD 공정에 의해 형성될 수 있다. 일부 실시예들에서, 상기 시드층(556)은 각각 스퍼터링 가스로서 Kr (krypton)을 사용하는 DC 마그네트론 스퍼터링 (magnetron sputtering) 공정에 의해 형성될 수 있다.
도 5d를 참조하면, 상기 시드층(556) 위에 제1 강자성층(560A), 비자성 박막 (560B) 및 제2 강자성층(560C)을 차례로 형성하여 고정층(560)을 형성한다.
상기 제1 강자성층(560A), 비자성 박막(560B) 및 제2 강자성층(560C)으로 이루어지는 고정층(560)에 대한 보다 상세한 설명은 도 2a를 참조하여 설명한 바를 참조한다.
상기 제1 강자성층(560A), 비자성 박막(560B) 및 제2 강자성층(560C)은 각각 MBE 또는 MOCVD 공정에 의해 형성될 수 있다. 상기 제1 강자성층(560A), 비자성 박막(560B) 및 제2 강자성층(560C)은 각각 약 200 ∼ 400 ℃의 비교적 저온의 공정 온도하에서 형성될 수 있다.
도 5e를 참조하면, 상기 고정층(560) 상에 블로킹층(562)를 형성한다. 상기 블로킹층(562)는 제1 집속층(562A), 제2 집속층(562C) 및 상기 제1 집속층(562A)와 상기 제2 집속층(562C) 사이에 개재된 자성막(562B)을 포함할 수 있다.
제1 집속층(562A) 및 제2 집속층(562C)은 Mo, W, Ta, Ti, Zr, Hf, V 및 Nb 등의 물질이나 이들의 합금물질 또는 이들의 조합을 포함할 수 있다. 이때 상기 제1 집속층(562A) 및 상기 제2 집속층(562C)의 두께는 각각 5A이하일 수 있다. 상기 제1 집속층(562A) 및 상기 제2 집속층(562C)은 ALD 또는, 이때 스퍼터링(sputtering)등의 공정에 의해 제공될 수 있다.
상기 자성막(562B)은 CoaFebNicBdZ(1-a-b-c-d) (식중, Z는 도판트이고, a, b 및 c는 각각 원자비로서, 0 ≤ a ≤ 0.9, 0 ≤ b ≤ 0.9, 0 ≤ c ≤ 0.9, 및 0≤ d ≤ 0.5 이고, a, b 및 c가 동시에 0은 아님)로 표시되는 물질을 포함하고, 상기 도판트는 Si, Cr, Al, Ta, Hf, Zr, Ni, V, Mo, P, C, W, Nb, Mn 및 Ge 중에서 선택되는 어느 하나의 원소일 수 있다. 자성막(562B)은 3~20Å의 범위의 두께를 가질 수 있다. 자성막(562B)은 ALD 또는, 스퍼터링등의 공정에 의해 제공될 수 있다. 또는 MBE 또는 MOCVD 등의 공정에 의해 형성될 수 있다.
상기 제1 집속층(562A), 상기 제2 집속층(562C) 및 상기 자성막(562B)으로 이루어지는 고정층(566)에 대한 보다 상세한 사항은 도 2a를 참조하여 제1 집속층(142a), 제2 집속층(142b) 및 자성막(144)로 이루어지는 블로킹층(140)에 대하여 설명한 바와 대체로 동일하다.
도 5e를 참조하면 블로킹층(562)은 제1 집속층(562A), 제2 집속층(562C) 및 그 사이에 개재된 자성막(562B)을 포함하는 것으로 예시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 가령 블로킹층(562)은 도 2b 내지 도 2d를 이용하여 설명한 다양한 구조를 나타낼 수 있다.
도 5f를 참조하면, 상기 블로킹층(562)상에 분극 강화층(564), 제1 터널 배리어(566), 자유층(568) 및 제2 터널 배리어(570)를 차례대로 형성 할 수 있다.
상기 분극 강화층(564)은 CoFeB 자성층으로 이루어질 수 있다. 상기 분극 강화층(564)은 약 10 ∼ 20 Å의 두께를 가질 수 있다. 상기 제1 터널 배리어(566)및 상기 제2 터널 배리어(570)는 도 4를 참조하여 설명한 제1 터널 배리어(160) 및 제2 터널 배리어(180)와 대체로 동일하다. 상기 자유층(568)은 도 2a를 참조하여 설명한 자유층(170)과 대체로 동일하다.
도 5g를 참조하면, 상기 제2 터널 배리어(570) 위에 캡핑층(572)을 형성한다.
상기 캡핑층(572)은 Ta, Al, Cu, Au, Ti, TaN 및 TiN 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 일부 실시예들에서, 상기 캡핑층(572)은 생략 가능하다.
상기 하부 전극층(552)으로부터 상기 캡핑층(572)에 이르기까지 차례로 적층된 적층 구조(PS)는 예시된 바에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 다양한 변형 및 변경이 가능하다.
도 5h를 참조하면, 상기 적층 구조(PS) 위에 복수의 도전성 마스크 패턴(574)을 형성한다.
상기 복수의 도전성 마스크 패턴(574)은 금속 또는 금속 질화물로 이루어질 수 있다. 일부 실시예들에서, 상기 복수의 도전성 마스크 패턴(574)은 Ru, W, TiN, TaN, Ti, Ta, 또는 금속성 유리 합금 중에서 선택되는 적어도 하나의 물질을 포함한다. 예를 들면, 상기 도전성 마스크 패턴(574)은 Ru/TiN 또는 TiN/W의 이중층 구조를 가질 수 있다. 상기 도전성 마스크 패턴(574)은 상기 하부 전극 콘택 플러그(542)와 동일 축 상에 위치하도록 형성될 수 있다.
도 5i를 참조하면, 상기 복수의 도전성 마스크 패턴(574)을 식각 마스크로 이용하여 상기 적층 구조(PS) (도 5h 참조)를 식각하여 복수의 자기저항 소자(PSA)를 형성한다.
일부 실시예들에서, 상기 적층 구조(PS)를 식각하기 위하여, 상기 복수의 도전성 마스크 패턴(574)이 형성된 결과물을 플라즈마 식각 챔버 내에 로딩한 후, 플라즈마 식각 공정을 행할 수 있다. 일부 실시예들에서, 상기 적층 구조(PS)를 식각하기 위하여, RIE (reactive ion etching), IBE (ion beam etching), 또는 Ar 밀링 (milling) 공정을 이용할 수 있다. 일부 실시예들에서, 상기 적층 구조(PS)의 식각을 위하여, SF6, NF3, SiF4, CF4, Cl2, CH3OH, CH4, CO, NH3, H2, N2, HBr, 또는 이들의 조합으로 이루어지는 제1 식각 가스를 사용할 수 있다. 다른 일부 실시예들에서, 상기 적층 구조(PS)의 식각시, 상기 제1 식각 가스에 더하여 Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나의 제1 첨가 가스 (additional gas)를 더 사용할 수 있다.
상기 적층 구조(PS)의 식각 공정은 ICP (Inductively Coupled Plasma) 소스, CCP (Capacitively Coupled Plasma) 소스, ECR (Electron Cyclotron Resonance) 플라즈마 소스, 헬리콘파 여기 플라즈마 (HWEP: Helicon-Wave Excited Plasma) 소스, 또는 ACP (Adaptively Coupled Plasma) 소스로부터 형성된 플라즈마를 이용하여 행해질 수 있다.
상기 적층 구조(PS)의 식각 공정은 상기 제1 식각 가스와는 다른 조성을 가지는 제2 식각 가스를 사용하는 식각 공정을 더 포함할 수 있다. 상기 제2 식각 가스는 SF6, NF3, SiF4, CF4, Cl2, CH3OH, CH4, CO, NH3, H2, N2, HBr, 또는 이들의 조합으로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 제2 식각 가스를 사용하는 식각 공정시, Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나의 제2 첨가 가스를 더 사용할 수 있다.
상기 적층 구조(PS)의 식각 공정은 약 -10 ∼ 65 ℃의 온도, 및 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다. 상기 적층 구조(PS)의 식각 공정이 행해지는 동안, 상기 복수의 도전성 마스크 패턴(574)은 그 상면으로부터 일부가 식각 분위기에 의해 소모되어 낮아진 두께를 가질 수 있다.
도시하지는 않았으나, 상기 적층 구조(PS)를 식각한 후 노출되는 제2 층간절연막(540)이 그 상면으로부터 소정 두께 만큼 식각될 수 있다.
상기 적층 구조(PS)를 식각한 결과물로서, 상기 복수의 하부 전극 콘택 플러그(542) 위에는 상기 적층 구조(PS)의 식각 결과 남은 결과물로 이루어지는 복수의 자기저항 소자(PSA)가 얻어지게 된다. 상기 복수의 자기저항 소자(PSA)에서, 상기 복수의 도전성 마스크 패턴(574)의 남은 부분과 상기 캡핑층(572)은 상부 전극으로서의 기능을 할 수 있다.
도 5j를 참조하면, 상기 복수의 자기저항 소자(PSA)를 덮는 평탄화된 제3 층간절연막(580)을 형성하고, 상기 복수의 자기저항 소자(PSA)를 구성하는 도전성 마스크 패턴(574)의 상면이 노출되도록 상기 제3 층간절연막(580)의 일부 영역을 식각에 의해 제거하여 복수의 비트 라인 콘택홀(580H)을 형성한다. 그 후, 상기 복수의 비트 라인 콘택홀(580H) 내부를 채우는 도전층을 형성한 후, 상기 제3 층간절연막(580)의 상면이 노출될 때까지 상기 도전층을 연마 또는 에치백하여, 복수의 비트 라인 콘택홀(580H) 내에 복수의 비트 라인 콘택 플러그(582)를 형성한다.
도 5k를 참조하면, 상기 제3 층간절연막(580) 및 복수의 비트 라인 콘택 플러그(582) 위에 비트 라인 형성용 도전층을 형성하고, 상기 도전층을 패터닝하여, 상기 복수의 비트 라인 콘택 플러그(582)와 전기적으로 연결되는 라인 형상의 비트 라인(590)을 형성하여 자기 소자(500)를 완성한다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 자기 소자,
30: MTJ 구조,
130: 시드층,
50a, 50b, 50c, 50d : 자기 접합
130, 230 : 고정층
140a, 140b, 140c, 140d : 블로킹 층
142a, 142b, 142c : 집속층
144, 144a, 144b : 자성층
150 : 자성강화층
160 : 제1 배리어
170 : 자유층
180 : 제1 배리어
190 : 캡핑층

Claims (10)

  1. 자유층 (free layer);
    고정층 (pinned layer);
    상기 자유층과 상기 고정층의 사이에 개재된 터널 배리어;
    상기 터널 배리어와 상기 고정층 사이에 개재된 분극 강화층; 및
    상기 분극 강화층과 상기 고정층 사이에 개재된 블로킹 층을 포함하되,
    상기 블로킹 층은 제1 집속층 및 상기 제1 집속층 상에 배치된 제2 집속층을 포함하며,
    상기 제1 집속층과 상기 제2 집속층 사이에 개재된 자성막을 더 포함하며, 상기 자성막은 비정질인 것을 특징으로 하는 자기 소자.
  2. 제1항에 있어서,
    상기 제1 집속층 및 상기 제2 집속층 중 적어도 하나는 Mo, W, Ta, Ti, Zr, Hf, V 및 Nb 중 적어도 하나 또는 이들의 합금을 포함하는 것을 특징으로 하는 자기 소자.
  3. 제1항에 있어서,
    상기 제1 집속층 및 상기 제2 집속층의 두께는 각각 5Å이하인 것을 특징으로 하는 자기소자.
  4. 제1항에 있어서,
    상기 고정층은 SAF(synthetic antiferromagnetic coupling)구조인 것을 특징으로 하는 자기소자
  5. 제1항에 있어서,
    상기 고정층은 육방최밀충진 (hexagonal closest packing: HCP) 구조의(0001) 결정면 또는 면심입방(face-centerd cubic) 구조의 (111) 결정면을 따라 배향된 구조를 가지고,
    상기 자유층은 체심입방 (body-centered cubic: BCC) 구조의 (001) 결정면을 따라 배향된 구조를 가지는 것을 특징으로 하는 자기 소자.
  6. 제1항에 있어서,
    상기 제1 집속층의 조성과 상기 제2 집속층의 조성은 서로 다른 것을 특징으로 하는 자기소자.
  7. 제1항에 있어서,
    상기 제1 집속층의 두께와 상기 제2 집속층의 두께는 서로 다른 것을 특징으로 하는 자기소자.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 자성막은 CoaFebNicBdZ(1-a-b-c-d) (식중, Z는 도판트이고, a, b 및 c는 각각 원자비로서, 0 ≤ a ≤ 0.9, 0 ≤ b ≤ 0.9, 0 ≤ c ≤ 0.9, 및 0 ≤ d ≤ 0.5 이고, a, b 및 c가 동시에 0은 아님)로 표시되는 물질을 포함하고,
    상기 도판트는 Si, Cr, Al, Ta, Hf, Zr, Ni, V, Mo, P, C, W, Nb, Mn 및 Ge 중에서 선택되는 어느 하나의 원소인 것을 특징으로 하는 자기 소자.
KR1020160088052A 2016-07-12 2016-07-12 자기 소자 KR102567975B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160088052A KR102567975B1 (ko) 2016-07-12 2016-07-12 자기 소자
CN201710056924.7A CN107611256B (zh) 2016-07-12 2017-01-25 磁器件
US15/420,091 US9773972B1 (en) 2016-07-12 2017-01-30 Magnetic device
US15/678,098 US10249817B2 (en) 2016-07-12 2017-08-15 Magnetic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160088052A KR102567975B1 (ko) 2016-07-12 2016-07-12 자기 소자

Publications (2)

Publication Number Publication Date
KR20180007172A KR20180007172A (ko) 2018-01-22
KR102567975B1 true KR102567975B1 (ko) 2023-08-17

Family

ID=59886453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160088052A KR102567975B1 (ko) 2016-07-12 2016-07-12 자기 소자

Country Status (3)

Country Link
US (2) US9773972B1 (ko)
KR (1) KR102567975B1 (ko)
CN (1) CN107611256B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102567975B1 (ko) * 2016-07-12 2023-08-17 삼성전자주식회사 자기 소자
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US10665773B2 (en) * 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US10468592B1 (en) * 2018-07-09 2019-11-05 Applied Materials, Inc. Magnetic tunnel junctions and methods of fabrication thereof
US11763972B2 (en) * 2018-08-12 2023-09-19 HeFeChip Corporation Limited Magnetic tunnel junction element with a robust reference layer
US20200052191A1 (en) * 2018-08-12 2020-02-13 HeFeChip Corporation Limited Magnetic tunnel junction element with a robust reference layer
CN111293138A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 三维mram存储结构及其制作方法
KR102632986B1 (ko) * 2019-10-01 2024-02-05 에스케이하이닉스 주식회사 전자 장치
EP3836171B1 (en) * 2019-12-12 2024-04-10 Imec VZW Magnetic tri-layer spacer between a magnetic pinned or hard layer and a magnetic reference layer
JP7435057B2 (ja) * 2020-03-10 2024-02-21 Tdk株式会社 磁気抵抗効果素子
KR20220066725A (ko) 2020-11-16 2022-05-24 삼성전자주식회사 자기 메모리 소자

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6767655B2 (en) * 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element
US6838740B2 (en) 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6847510B2 (en) 2002-09-27 2005-01-25 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel junction device with bottom free layer and improved underlayer
JP4120589B2 (ja) * 2004-01-13 2008-07-16 セイコーエプソン株式会社 磁気抵抗効果素子及び磁気メモリ装置
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP2006319259A (ja) 2005-05-16 2006-11-24 Fujitsu Ltd 強磁性トンネル接合素子、これを用いた磁気ヘッド、磁気記録装置、および磁気メモリ装置
JP2008085208A (ja) * 2006-09-28 2008-04-10 Fujitsu Ltd トンネル磁気抵抗素子、磁気ヘッドおよび磁気メモリ
JP2010093157A (ja) 2008-10-10 2010-04-22 Fujitsu Ltd 磁気抵抗効果素子、磁気再生ヘッド、磁気抵抗デバイスおよび情報記憶装置
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
KR101652006B1 (ko) * 2010-07-20 2016-08-30 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US9123884B2 (en) * 2011-09-22 2015-09-01 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
US8817426B2 (en) 2011-10-17 2014-08-26 HGST Netherlands B.V. Magnetic sensor having CoFeBTa in pinned and free layer structures
JP2013197409A (ja) 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗素子及びそれを備える磁気ランダムアクセスメモリ
KR101446338B1 (ko) * 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
US9053719B2 (en) 2012-11-30 2015-06-09 Western Digital (Fremont), Llc Magnetoresistive sensor for a magnetic storage system read head, and fabrication method thereof
US8796796B2 (en) * 2012-12-20 2014-08-05 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved polarization enhancement and reference layers
US9130155B2 (en) * 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
US9082960B2 (en) * 2013-04-16 2015-07-14 Headway Technologies, Inc. Fully compensated synthetic antiferromagnet for spintronics applications
KR102099879B1 (ko) * 2013-05-03 2020-04-10 삼성전자 주식회사 자기 소자
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
KR102238527B1 (ko) * 2014-09-29 2021-04-09 삼성전자주식회사 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자
KR102567975B1 (ko) * 2016-07-12 2023-08-17 삼성전자주식회사 자기 소자

Also Published As

Publication number Publication date
CN107611256A (zh) 2018-01-19
KR20180007172A (ko) 2018-01-22
US9773972B1 (en) 2017-09-26
CN107611256B (zh) 2021-02-12
US20180026182A1 (en) 2018-01-25
US10249817B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
KR102567975B1 (ko) 자기 소자
KR102099879B1 (ko) 자기 소자
KR101446338B1 (ko) 자기 소자 및 그 제조 방법
US11495738B2 (en) Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
US8736004B2 (en) Magnetic tunnel junction for MRAM applications
KR102335104B1 (ko) 자기 소자
KR101929583B1 (ko) 비휘발성 자기 메모리 소자
JP2010103224A (ja) 磁気抵抗素子、及び磁気メモリ
US8710604B2 (en) Magnetoresistive element and manufacturing method of the same
KR20180135149A (ko) 자기 메모리 장치 및 이의 제조 방법
US11342496B2 (en) Semiconductor memory structure with magnetic tunneling junction stack and method for forming the same
US20160020386A1 (en) Method of manufacturing magnetic device
US20130001715A1 (en) Magnetoresistive element and manufacturing method of the same
KR101950004B1 (ko) 자기 소자
CN114388690A (zh) 磁性器件
KR102303375B1 (ko) 자기 랜덤 액세스 메모리(mram)를 위한 결정형 시드층
KR20190052492A (ko) 자기 메모리 장치
KR101997154B1 (ko) 자기 소자
US20230074141A1 (en) Magnetic device
US20240365676A1 (en) Magnetic tunnel junction (mtj) element and its fabrication process

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right