KR102238527B1 - 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자 - Google Patents

수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자 Download PDF

Info

Publication number
KR102238527B1
KR102238527B1 KR1020140130491A KR20140130491A KR102238527B1 KR 102238527 B1 KR102238527 B1 KR 102238527B1 KR 1020140130491 A KR1020140130491 A KR 1020140130491A KR 20140130491 A KR20140130491 A KR 20140130491A KR 102238527 B1 KR102238527 B1 KR 102238527B1
Authority
KR
South Korea
Prior art keywords
pattern
reinforced
magnetic
nonmagnetic
layer
Prior art date
Application number
KR1020140130491A
Other languages
English (en)
Other versions
KR20160037638A (ko
Inventor
김기원
박상환
김재훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140130491A priority Critical patent/KR102238527B1/ko
Priority to US14/686,761 priority patent/US9362486B2/en
Publication of KR20160037638A publication Critical patent/KR20160037638A/ko
Application granted granted Critical
Publication of KR102238527B1 publication Critical patent/KR102238527B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 기억 소자 및 그의 형성 방법을 제공한다. 상기 자기 기억 소자는 결합 강화 패턴, 분극 강화 패턴 및 상기 결합 강화 패턴과 상기 분극 강화 패턴 사이에 위치하는 결정 구조 차단 패턴을 포함하는 고정 패턴; 상기 고정 패턴의 상기 분극 강화 패턴 상에 위치하는 자유 패턴; 및 상기 고정 패턴과 상기 자유 패턴 사이에 위치하는 터널 배리어를 포함한다. 상기 결합 강화 패턴은 제 1 강화 자성 패턴, 제 2 강화 자성 패턴 및 상기 제 1 강화 자성 패턴과 상기 제 2 강화 자성 패턴 사이에 위치하는 제 1 강화 비자성 패턴을 포함한다.

Description

수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자{Magnetic memory device having a perpendicular magnetic tunnel junction pattern and Method for fabricating the same}
본 발명은 SAF(Sythetic Anti-Ferromagnetic) 구조를 활용하는 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자 및 그의 형성 방법에 관한 것이다.
자기 기억 소자는 자기 터널 접합 패턴을 포함한다. 상기 자기 터널 접합 패턴은 SAF 구조를 활용할 수 있다. 예를 들어, 상기 자기 터널 접합 패턴은 수직 방향으로 적층된 제 1 고정 패턴, 스페이서, 제 2 고정 패턴, 터널 배리어 및 자유 패턴을 포함할 수 있다. 상기 자기 기억 소자의 형성 방법은 어닐링 공정(annealing process) 및 큐어링 공정(curing process)을 포함할 수 있다. 상기 자기 기억 소자에서는 자기 터널 접합 패턴의 전자기적 특성의 저하 없이, 고온 공정을 수행하기 위하여 다양한 연구가 진행되고 있다.
본 발명이 해결하고자 하는 과제는 고온 공정 이후에도 자기 터널 접합 패턴의 전자기적 특성이 저하되지 않는 자기 기억 소자 및 그의 형성 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제로 한정되지 않는다. 여기서 언급되지 않은 다른 과제는 아래의 기재로부터 당업자에게 명확하게 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 자기 기억 소자는 결합 강화 패턴, 분극 강화 패턴 및 상기 결합 강화 패턴과 상기 분극 강화 패턴 사이에 위치하는 결정 구조 차단 패턴을 포함하는 고정 패턴; 상기 고정 패턴의 상기 분극 강화 패턴 상에 위치하는 자유 패턴; 및 상기 고정 패턴과 상기 자유 패턴 사이에 위치하는 터널 배리어를 포함한다. 상기 결합 강화 패턴은 제 1 강화 자성 패턴, 제 2 강화 자성 패턴 및 상기 제 1 강화 자성 패턴과 상기 제 2 강화 자성 패턴 사이에 위치하는 제 1 강화 비자성 패턴을 포함한다.
상기 제 2 강화 자성 패턴은 상기 제 1 강화 자성 패턴과 동일한 결정 구조를 가질 수 있다.
상기 제 1 강화 비자성 패턴은 상기 제 2 강화 자성 패턴과 동일한 결정 구조를 가질 수 있다.
상기 제 2 강화 자성 패턴은 상기 제 1 강화 자성 패턴과 동일한 물질을 포함할 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 자기 기억 소자는 제 1 고정 패턴; 상기 제 1 고정 패턴 상에 위치하는 자유 패턴; 상기 제 1 고정 패턴과 상기 자유 패턴 사이에 위치하는 스페이서; 상기 스페이서와 상기 자유 패턴 사이에 위치하는 제 1 터널 배리어; 상기 스페이서와 상기 제 1 터널 배리어 사이에 위치하는 결합 강화 패턴; 상기 결합 강화 패턴과 상기 제 1 터널 배리어 사이에 위치하는 분극 강화 패턴; 및 상기 결합 강화 패턴과 상기 분극 강화 패턴 사이에 위치하는 결정 구조 차단 패턴을 포함한다. 상기 결합 강화 패턴은 적어도 두 계면을 포함한다. 각각의 계면은 자성 물질층과 비자성 물질층 사이에 위치한다.
상기 자기 기억 소자는 상기 자유 패턴 상에 위치하는 캡핑 패턴; 및 상기 자유 패턴과 상기 캡핑 패턴 사이에 위치하는 제 2 터널 배리어를 더 포함할 수 있다. 상기 제 2 터널 배리어는 상기 제 1 터널 배리어와 동일한 결정 구조를 가질 수 있다.
상기 결정 구조 차단 패턴의 결정화 온도는 상기 분극 강화 패턴의 결정화 온도보다 높을 수 있다.
상기 결정 구조 차단 패턴은 차단 비자성 패턴들 및 상기 차단 비자성 패턴들 사이에 위치하는 차단 자성 패턴을 포함할 수 있다.
상기 해결하고자 하는 다른 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 자기 기억 소자는 기판 상에 위치하는 하부 고정 패턴; 상기 하부 고정 패턴 상에 위치하되, 결정 구조가 HCP(Hexagonal Closed Packed lattice) 구조 또는 FCC(Face Centered Cubic lattice) 구조인 스페이서; 상기 스페이서 상에 위치하는 상부 고정 패턴; 상기 상부 고정 패턴 상에 위치하는 터널 배리어; 및 상기 터널 배리어 상에 위치하는 자유 패턴을 포함한다. 상기 상부 고정 패턴은 상기 스페이서에 가까이 위치하는 결합 강화 패턴, 상기 터널 배리어에 가까이 위치하는 분극 강화 패턴 및 상기 결합 강화 패턴과 상기 분극 강화 패턴 사이에 위치하는 결정 구조 차단 패턴을 포함한다. 상기 결합 강화 패턴은 결정 구조가 HCP 구조 또는 FCC 구조인 강화 자성 패턴들 및 상기 강화 자성 패턴들 사이에 위치하는 강화 비자성 패턴을 포함한다.
상기 강화 비자성 패턴의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다.
본 발명의 기술적 사상에 따른 자기 기억 소자 및 그의 형성 방법은 고온 공정 이후에도 자기 터널 접합 패턴의 전자기적 특성이 저하되지 않을 수 있다. 이에 따라 본 발명의 기술적 사상에 따른 자기 기억 소자 및 그의 형성 방법에서는 온도 제약 없이 공정을 선택할 수 있다. 따라서 본 발명의 기술적 사상에 따른 자기 기억 소자 및 그의 형성 방법에서는 제조 효율 및 소자의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 다른 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 다른 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 다른 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 다른 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 단면도이다.
도 7 내지 28은 본 발명의 일 실시 예에 따른 자기 기억 소자의 형성 방법은 순차적으로 나타낸 단면도들이다.
도 29는 본 발명의 기술적 사상에 따른 자기 기억 소자를 포함하는 메모리 모듈을 개략적으로 나타낸 도면이다.
도 30은 본 발명의 기술적 사상에 따른 자기 기억 소자를 포함하는 모바일 시스템을 개략적으로 나타낸 도면이다.
도 31은 본 발명의 기술적 사상에 따른 자기 기억 소자를 포함하는 모바일 장치를 개략적으로 나타낸 도면이다.
도 32는 본 발명의 기술적 사상에 따른 자기 기억 소자를 포함하는 전자 시스템을 개략적으로 나타낸 도면이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
　
(실시 예)
도 1은 본 발명의 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자는 기판(100), 하부 층간 절연막(210), 상부 층간 절연막(220), 하부 플러그(300), 자기 터널 접합 패턴(400), 캡핑 패턴(500) 및 상부 전극(800)을 포함할 수 있다.
상기 기판(100)은 반도체 기판을 포함할 수 있다. 상기 하부 층간 절연막(210)은 상기 기판(100) 상에 위치할 수 있다. 상기 하부 층간 절연막(210)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 층간 절연막(210)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
상기 하부 플러그(300)는 상기 하부 층간 절연막(210)에 의해 둘러싸일 수 있다. 상기 하부 플러그(300)의 상부면의 레벨은 상기 하부 층간 절연막(210)의 상부면의 레벨과 동일할 수 있다. 상기 하부 플러그(300)는 도전성 물질을 포함할 수 있다. 예를 들어, 상기 하부 플러그(300)는 금속을 포함할 수 있다.
상기 자기 터널 접합 패턴(400)은 상기 하부 플러그(300) 상에 위치할 수 있다. 상기 자기 터널 접합 패턴(400)은 SAF(Sythetic Anti-Ferromagnetic) 구조를 포함할 수 있다. 예를 들어, 상기 자기 터널 접합 패턴(400)은 시드 패턴(410), 하부 고정 패턴(420), 스페이서(430), 상부 고정 패턴(440), 제 1 터널 배리어(450), 자유 패턴(460) 및 제 2 터널 배리어(470)을 포함할 수 있다.
상기 시드 패턴(410)은 상기 하부 플러그(300)에 가까이 위치할 수 있다. 상기 시드 패턴(410)은 상기 하부 플러그(300)와 직접 접촉할 수 있다. 상기 시드 패턴(410)은 정해질 결정 구조를 가질 수 있다. 예를 들어, 상기 시드 패턴(410)은 Ru, Ta 또는 Ti를 포함할 수 있다.
상기 하부 고정 패턴(420)은 상기 시드 패턴(410) 상에 위치할 수 있다. 상기 하부 고정 패턴(420)은 상기 시드 패턴(410)과 직접 접촉할 수 있다. 상기 하부 고정 패턴(420)의 결정 구조는 상기 시드 패턴(410)의 영향을 받을 수 있다. 예를 들어, 상기 하부 고정 패턴(420)은 상기 시드 패턴(410)과 동일한 결정 구조를 가질 수 있다.
상기 하부 고정 패턴(420)은 자성 물질을 포함할 수 있다. 상기 하부 고정 패턴(420)의 자화 방향은 상기 기판(100)의 상부면과 수직할 수 있다. 상기 하부 고정 패턴(420)은 수직 자화 특성을 가질 수 있다. 예를 들어, 상기 하부 고정 패턴(420)은 Co, Fe 또는 Ni 중 적어도 하나 및 Pt, Pd, Ru 또는 Ta 중 하나를 포함할 수 있다. 예를 들어, 상기 하부 고정 패턴(420)은 다층 구조일 수 있다.
상기 하부 고정 패턴(420)의 자화 방향은 고정될 수 있다. 상기 하부 고정 패턴(420)의 자화 방향은 외부 자기장의 영향을 받지 않을 수 있다. 상기 하부 고정 패턴(420)의 자화 방향은 상기 하부 플러그(300)와 상기 상부 전극(800) 사이에 형성되는 자기장에 의해 변하지 않을 수 있다.
상기 스페이서(430)는 상기 하부 고정 패턴(420) 상에 위치할 수 있다. 상기 스페이서(430)는 상기 하부 고정 패턴(420)과 직접 접촉할 수 있다. 상기 스페이서(430)는 정해진 결정 구조를 가질 수 있다. 예를 들어, 상기 스페이서(430)는 Ru, Ir, Re 또는 Os를 포함할 수 있다. 상기 스페이서(430)의 결정 구조는 HCP(Hexagonal Closed Packed lattice) 구조 또는 FCC(Face Centered Cubi lattice) 구조일 수 있다.
상기 상부 고정 패턴(440)은 상기 스페이서(430) 상에 위치할 수 있다. 상기 상부 고정 패턴(440)은 결합 강화 패턴(Coupling Enhancement Pattern, 441), 결정 구조 차단 패턴(Texture Blocking Pattern, 442) 및 분극 강화 패턴(Polarization Enhancement Pattern, 443)을 포함할 수 있다.
상기 결합 강화 패턴(441)은 상기 스페이서(430)에 가까이 위치할 수 있다. 상기 결합 강화 패턴(441)은 하부 강화 자성 패턴(441LM), 강화 비자성 패턴(441NM) 및 상부 강화 자성 패턴(441UM)을 포함할 수 있다.
상기 하부 강화 자성 패턴(441LM)은 상기 스페이서(430)에 가까이 위치할 수 있다. 상기 하부 강화 자성 패턴(441LM)은 상기 스페이서(430)와 직접 접촉할 수 있다.
상기 하부 강화 자성 패턴(441LM)은 자성 물질을 포함할 수 있다. 상기 하부 강화 자성 패턴(441LM)의 자화 방향은 상기 기판(100)의 상부면과 수직할 수 있다. 상기 하부 강화 자성 패턴(441LM)은 수직 자화 특성을 가질 수 있다. 예를 들어, 상기 하부 강화 자성 패턴(441LM)은 Co를 포함할 수 있다.
상기 하부 강화 자성 패턴(441LM)의 결정 구조는 상기 스페이서(430)의 영향을 받을 수 있다. 상기 하부 강화 자성 패턴(441LM)의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다. 예를 들어, 상기 하부 강화 자성 패턴(441LM)은 상기 스페이서(430)와 동일한 결정 구조를 가질 수 있다.
상기 강화 비자성 패턴(441NM)은 상기 하부 강화 자성 패턴(441LM)의 수직 자화 특성을 강화할 수 있다. 상기 강화 비자성 패턴(441NM)은 상기 하부 강화 자성 패턴(441LM) 상에 위치할 수 있다. 상기 강화 비자성 패턴(441NM)은 상기 하부 강화 자성 패턴(441LM)과 직접 접촉할 수 있다.
상기 강화 비자성 패턴(441NM)은 비자성 물질을 포함할 수 있다. 상기 강화 비자성 패턴(441NM)의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다. 예를 들어, 상기 강화 비자성 패턴(441NM)은 상기 하부 강화 자성 패턴(441LM)과 동일한 결정 구조를 가질 수 있다. 예를 들어, 상기 강화 비자성 패턴(441NM)은 Pt, Pd 또는 Ir를 포함할 수 있다.
상기 상부 강화 자성 패턴(441UM)은 상기 강화 비자성 패턴(441NM) 상에 위치할 수 있다. 상기 상부 강화 자성 패턴(441UM)은 상기 강화 비자성 패턴(441NM)과 직접 접촉할 수 있다.
상기 상부 강화 자성 패턴(441UM)은 자성 물질을 포함할 수 있다. 상기 상부 강화 자성 패턴(441UM)은 상기 하부 강화 자성 패턴(441LM)과 동일한 자화 방향을 가질 수 있다. 상기 상부 강화 자성 패턴(441UM)의 자화 방향은 상기 기판(100)의 상부면과 수직할 수 있다. 상기 상부 강화 자성 패턴(441UM)은 수직 자화 특성을 가질 수 있다.
상기 상부 강화 자성 패턴(441UM)의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다. 예를 들어, 상기 상부 강화 자성 패턴(441UM)은 상기 하부 강화 자성 패턴(441LM)과 동일한 결정 구조를 가질 수 있다. 예를 들어, 상기 상부 강화 자성 패턴(441UM)은 Co를 포함할 수 있다. 상기 상부 강화 자성 패턴(441UM)의 수직 자화 특성은 상기 강화 비자성 패턴(441NM)에 의해 강화될 수 있다.
본 발명의 실시 예에 따른 자기 기억 소자는 상부 고정 패턴(440)의 결합 강화 패턴(441)이 두 개의 계면을 포함할 수 있다. 각각의 계면은 자성 물질을 포함하는 강화 자성 패턴(441LM, 441UM)과 비자성 물질을 포함하는 강화 비자성 패턴(441NM) 사이에 위치할 수 있다. 이에 따라 본 발명의 실시 예에 따른 자기 기억 소자에서 상기 강화 자성 패턴(441LM, 441UM)의 수직 자화 특성은 상기 강화 비자성 패턴(441NM)에 의해 강화될 수 있다. 즉 본 발명의 실시 예에 따른 자기 기억 소자에서는 자성 물질층과 비자성 물질층 사이의 계면의 증가에 의해 상부 고정 패턴(440)의 수직 자화 특성이 강화될 수 있다. 이에 따라 본 발명의 실시 예에 따른 자기 기억 소자에서는 자기 터널 접합 패턴의 교환 결합력이 향상될 수 있다. 따라서 본 발명의 실시 예에 따른 자기 기억 소자에서는 고온 공정 이후에도 자기 터널 접합 패턴의 전자기적 특성이 안정적으로 유지될 수 있다.
상기 결정 구조 차단 패턴(442)은 상기 결합 강화 패턴(441) 상에 위치할 수 있다. 상기 결정 구조 차단 패턴(442)은 상기 상부 강화 자성 패턴(441UM)과 직접 접촉할 수 있다.
상기 결정 구조 차단 패턴(442)은 자성 물질 및 비정질화 물질을 포함할 수 있다. 예를 들어, 상기 결정 구조 차단 패턴(442)은 Co, Fe 또는 Ni 중 적어도 하나 및 B, Si, Zr, Hf, Be, Al, C, Mo, Ta 또는 Cu 중 하나를 포함할 수 있다. 예를 들어, 상기 결정 구조 차단 패턴(442)은 비정질일 수 있다.
상기 분극 강화 패턴(443)은 상기 결정 구조 차단 패턴(442) 상에 위치할 수 있다. 상기 분극 강화 패턴(443)은 상기 결정 구조 차단 패턴(442)과 직접 접촉할 수 있다. 상기 분극 강화 패턴(443)은 상기 상부 강화 자성 패턴(441UM)과 다른 결정 구조를 가질 수 있다.
상기 분극 강화 패턴(443)은 자성 물질을 포함할 수 있다. 상기 분극 강화 패턴(443)의 자화 방향은 상기 기판(100)의 상부면과 수직할 수 있다. 상기 분극 강화 패턴(443)은 수직 자화 특성을 가질 수 있다.
상기 분극 강화 패턴(443)은 비정질화 물질을 더 포함할 수 있다. 예를 들어, 상기 분극 강화 패턴(443)은 Co, Fe 또는 Ni 중 적어도 하나 및 B, Si, Zr, Hf, Be, Al, C, Mo, Ta 또는 Cu 중 하나를 포함할 수 있다. 예를 들어, 상기 분극 강화 패턴(443)은 상기 결정 구조 차단 패턴(442)과 동일한 물질을 포함할 수 있다. 상기 분극 강화 패턴(443) 내의 비정질화 물질의 함량은 상기 결정 구조 차단 패턴(442) 내의 비정질화 물질의 함량보다 낮을 수 있다. 예를 들어, 상기 분극 강화 패턴(443)의 결정화 온도는 상기 결정 구조 차단 패턴(442)의 결정화 온도보다 낮을 수 있다.
상기 분극 강화 패턴(443)의 자화 방향은 고정될 수 있다. 상기 분극 강화 패턴(443)의 자화 방향은 외부 자기장의 영향을 받지 않을 수 있다. 상기 분극 강화 패턴(443)의 자화 방향은 상기 하부 플러그(300)와 상기 상부 전극(800) 사이에 형성되는 자기장에 의해 변하지 않을 수 있다.
상기 제 1 터널 배리어(450)는 상기 분극 강화 패턴(443) 상에 위치할 수 있다. 상기 제 1 터널 배리어(450)는 상기 분극 강화 패턴(443)과 직접 접촉할 수 있다. 상기 제 1 터널 배리어(450)는 상기 분극 강화 패턴(443)의 결정 구조에 영향을 미칠 수 있다. 예를 들어, 상기 분극 강화 패턴(443)은 상기 제 1 터널 배리어(450)와 동일한 결정 구조를 가질 수 있다.
상기 제 1 터널 배리어(450)는 비자성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 터널 배리어(450)는 MgO를 포함할 수 있다.
상기 자유 패턴(460)은 상기 제 1 터널 배리어(450) 상에 위치할 수 있다. 상기 자유 패턴(460)은 상기 터널 배리어(450)와 직접 접촉할 수 있다. 상기 자유 패턴(460)의 결정 구조는 상기 제 1 터널 배리어(450)의 영향을 받을 수 있다. 예를 들어, 상기 자유 패턴(460)은 상기 제 1 터널 배리어(450)와 동일한 결정 구조를 가질 수 있다.
상기 자유 패턴(460)은 자성 물질을 포함할 수 있다. 상기 자유 패턴(460)의 자화 방향은 상기 기판(100)의 상부면과 수직할 수 있다. 상기 자유 패턴(460)은 수직 자화 특성을 가질 수 있다.
상기 자유 패턴(460)은 비정질화 물질을 더 포함할 수 있다. 예를 들어, 상기 자유 패턴(460)은 Co, Fe 또는 Ni 중 적어도 하나 및 B, Si, Zr, Hf, Be, Al, C, Mo, Ta 또는 Cu 중 하나를 포함할 수 있다. 상기 자유 패턴(460)의 결정화 온도는 상기 결정 구조 차단 패턴(442)의 결정화 온도보다 낮을 수 있다. 예를 들어, 상기 자유 패턴(460) 내의 비정질화 물질의 함량은 상기 결정 구조 차단 패턴(442) 내의 비정질화 물질의 함량보다 낮을 수 있다. 예를 들어, 상기 자유 패턴(460)의 결정화 온도는 상기 분극 강화 패턴(443)의 결정화 온도와 동일할 수 있다.
상기 자유 패턴(460)의 자화 방향은 고정되지 않을 수 있다. 상기 자유 패턴(460)의 자화 방향은 외부 자기장의 영향을 받을 수 있다. 예를 들어, 상기 자유 패턴(460)의 자화 방향은 상기 하부 플러그(300)와 상기 상부 전극(800) 사이에 형성되는 자기장에 의해 변할 수 있다.
상기 제 2 터널 배리어(470)은 상기 자유 패턴(460) 상에 위치할 수 있다. 상기 제 2 터널 배리어(470)은 상기 자유 패턴(460)과 직접 접촉할 수 있다. 상기 제 2 터널 배리어(470)는 상기 자유 패턴(450)의 결정 구조에 영향을 미칠 수 있다. 예를 들어, 상기 제 2 터널 배리어(470)은 상기 제 1 터널 배리어(450)와 동일한 결정 구조를 가질 수 있다.
상기 제 2 터널 배리어(470)는 비자성 물질을 포함할 수 있다. 상기 제 2 터널 배리어(470)는 상기 제 1 터널 배리어(450)와 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 2 터널 배리어(470)는 MgO를 포함할 수 있다.
상기 캡핑 패턴(500)은 상기 자기 터널 접합 패턴(400) 상에 위치할 수 있다. 상기 캡핑 패턴(500)은 상기 자기 터널 접합 패턴(400)의 상기 제 2 터널 배리어(470)와 직접 접촉할 수 있다. 예를 들어, 상기 캡핑 패턴(500)은 Ta, Al, Cu, Au, Ti, TaN 또는 TiN 중 하나를 포함할 수 있다. 예를 들어, 상기 캡핑 패턴(500)은 다층 구조일 수 있다.
상기 상부 전극(800)은 상기 캡핑 패턴(500) 상에 위치할 수 있다. 상기 상부 전극(500)은 전극 배리어(810) 및 상부 도전 패턴(820)을 포함할 수 있다. 상기 상부 도전 패턴(820)은 상기 전극 배리어(810) 상에 위치할 수 있다. 상기 전극 배리어(810) 및 상기 상부 도전 패턴(820)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 전극 배리어(810)은 금속 질화물을 포함하고, 상기 상부 도전 패턴(820)은 금속을 포함할 수 있다.
상기 상부 층간 절연막(220)은 상기 하부 층간 절연막(210) 상에 위치할 수 있다. 상기 상부 층간 절연막(220)은 상기 자기 터널 접합 패턴(400) 및 상기 캡핑 패턴(500)을 둘러쌀 수 있다. 상기 상부 층간 절연막(220)은 상기 상부 전극(800)을 부분적으로 둘러쌀 수 있다. 예를 들어, 상기 상부 층간 절연막(220)의 상부면의 레벨은 상기 상부 전극(800)의 상부면의 레벨보다 낮을 수 있다. 상기 전극 배리어(810)는 상기 상부 층간 절연막(220)과 상기 상부 도전 패턴(820) 사이에 위치할 수 있다.
상기 상부 층간 절연막(220)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 상부 층간 절연막(220)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다. 상기 상부 층간 절연막(220)은 상기 하부 층간 절연막(210)과 동일한 물질을 포함할 수 있다.
본 발명의 실시 예에 따른 자기 기억 소자는 금속 패턴(600) 및 측면 절연막(700)을 더 포함할 수 있다.
상기 금속 패턴(600)은 상기 캡핑 패턴(500)과 상기 상부 전극(800) 사이에 위치할 수 있다. 상기 금속 패턴(600)은 상기 캡핑 패턴(500)과 직접 접촉할 수 있다. 상기 상부 전극(800)은 상기 금속 패턴(600)과 직접 접촉할 수 있다. 상기 금속 패턴(600)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 금속 패턴(600)은 금속 질화물 또는 금속을 포함할 수 있다.
상기 측면 절연막(700)은 상기 자기 터널 접합 패턴(400)의 측면, 상기 캡핑 패턴(500)의 측면 및 상기 금속 패턴(600)의 측면 상에 위치할 수 있다. 상기 측면 절연막(700)은 상기 자기 터널 접합 패턴(400), 상기 캡핑 패턴(500) 및 상기 금속 패턴(600) 및 상기 상부 층간 절연막(220) 사이에 위치할 수 있다. 상기 측면 절연막(700)은 상기 상부 층간 절연막(220)과 상기 하부 층간 절연막(210) 사이로 연장될 수 있다. 상기 측면 절연막(700)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 측면 절연막(700)은 실리콘 질화물, 실리콘 산화물 또는 금속 산화물을 포함할 수 있다.
결과적으로 본 발명의 실시 예에 따른 자기 기억 소자에서는 고온 공정 이후에도 자기 터널 접합 패턴의 전자기적 특성이 안정적으로 유지될 수 있다. 따라서, 본 발명의 실시 예에 따른 자기 기억 소자에서는 소자의 신뢰성이 향상될 수 있다.
도 2는 본 발명의 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 단면도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자는 기판(100), 하부 층간 절연막(210), 상부 층간 절연막(220), 하부 플러그(300), 자기 터널 접합 패턴(400), 캡핑 패턴(500), 금속 패턴(600), 측면 절연막(700) 및 상부 전극(800)을 포함할 수 있다.
상기 자기 터널 접합 패턴(400)은 시드 패턴(410), 하부 고정 패턴(420), 스페이서(430), 상부 고정 패턴(440), 제 1 터널 배리어(450), 자유 패턴(460) 및 제 2 터널 배리어(470)을 포함할 수 있다. 상기 상부 고정 패턴(440)은 결합 강화 패턴(441), 결정 구조 차단 패턴(442) 및 분극 강화 패턴(443)을 포함할 수 있다.
상기 결합 강화 패턴(441)은 하부 강화 자성 패턴(441LM), 강화 비자성 패턴(441NM) 및 상부 강화 자성 패턴(441UM)을 포함할 수 있다. 상기 강화 비자성 패턴(441NM)은 상기 하부 강화 자성 패턴(441LM) 및 상기 상부 강화 자성 패턴(441UM)보다 두꺼울 수 있다.
상기 결정 구조 차단 패턴(442)은 하부 차단 비자성 패턴(442LP), 차단 자성 패턴(442MP) 및 상부 차단 비자성 패턴(442UP)을 포함할 수 있다.
상기 하부 차단 비자성 패턴(442LP)은 상기 결합 강화 패턴(441)에 가까이 위치할 수 있다. 상기 하부 차단 비자성 패턴(442LP)은 상기 상부 강화 자성 패턴(441UM)과 직접 접촉할 수 있다.
상기 하부 차단 비자성 패턴(442LP)은 비자성 물질을 포함할 수 있다. 예를 들어, 상기 하부 차단 비자성 패턴(442LP)은 Ta, W, Hf, Nb, Mo, Ti, Re, Os, Tc 또는 Nd을 포함할 수 있다.
상기 상부 차단 비자성 패턴(442UP)은 상기 분극 강화 패턴(443)에 가까이 위치할 수 있다. 상기 상부 차단 비자성 패턴(442UP)은 상기 분극 강화 패턴(443)과 직접 접촉할 수 있다.
상기 상부 차단 비자성 패턴(442UP)은 비자성 물질을 포함할 수 있다. 상기 상부 차단 비자성 패턴(442UP)은 Ta, W, Hf, Nb, Mo, Ti, Re, Os, Tc 또는 Nd을 포함할 수 있다. 예를 들어, 상기 상부 차단 비자성 패턴(442UP)은 상기 하부 차단 비자성 패턴(442LP)와 동일한 물질을 포함할 수 있다.
상기 차단 자성 패턴(442MP)은 상기 하부 차단 비자성 패턴(442LP)과 상기 상부 차단 비자성 패턴(442UP) 사이에 위치할 수 있다. 상기 차단 자성 패턴(442MP)은 상기 하부 차단 비자성 패턴(442LP)과 직접 접촉할 수 있다. 상기 차단 자성 패턴(442MP)은 상기 상부 차단 비자성 패턴(442UP)과 직접 접촉할 수 있다.
상기 차단 자성 패턴(442MP)은 자성 물질을 포함할 수 있다. 상기 차단 자성 패턴(442MP)은 비정질화 물질을 포함할 수 있다. 예를 들어, 상기 차단 자성 패턴(442MP)은 Co, Fe 또는 Ni 중 적어도 하나 및 B, Si, Zr, Hf, Be, Al, C, Mo, Ta 또는 Cu 중 하나를 포함할 수 있다.
상기 차단 자성 패턴(442MP)의 결정화 온도는 상기 분극 강화 패턴(443)의 결정화 온도보다 높을 수 있다. 예를 들어, 상기 차단 자성 패턴(442MP) 내의 비정질화 물질의 함량은 상기 분극 강화 패턴(443) 내의 비정질화 물질의 함량보다 높을 수 있다. 예를 들어, 상기 차단 자성 패턴(442MP)은 비정질일 수 있다.
도 3은 본 발명의 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 단면도이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자는 기판(100), 하부 층간 절연막(210), 상부 층간 절연막(220), 하부 플러그(300), 자기 터널 접합 패턴(400), 캡핑 패턴(500), 금속 패턴(600), 측면 절연막(700) 및 상부 전극(800)을 포함할 수 있다.
상기 자기 터널 접합 패턴(400)은 시드 패턴(410), 하부 고정 패턴(420), 스페이서(430), 상부 고정 패턴(440), 제 1 터널 배리어(450) 및 자유 패턴(460)을 포함할 수 있다. 상기 캡핑 패턴(500)은 상기 자기 터널 접합 패턴(400)의 상기 자유 패턴(460)과 직접 접촉할 수 있다.
상기 상부 고정 패턴(440)은 결합 강화 패턴(441), 결정 구조 차단 패턴(442) 및 분극 강화 패턴(443)을 포함할 수 있다. 상기 결합 강화 패턴(441)은 하부 강화 자성 패턴(441LM), 강화 비자성 패턴(441NM) 및 상부 강화 자성 패턴(441UM)을 포함할 수 있다.
도 4는 본 발명의 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 단면도이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자는 기판(100), 하부 층간 절연막(210), 상부 층간 절연막(220), 하부 플러그(300), 자기 터널 접합 패턴(400), 캡핑 패턴(500), 금속 패턴(600), 측면 절연막(700) 및 상부 전극(800)을 포함할 수 있다.
상기 자기 터널 접합 패턴(400)은 시드 패턴(410), 하부 고정 패턴(420), 스페이서(430), 상부 고정 패턴(440), 제 1 터널 배리어(450), 자유 패턴(460) 및 제 2 터널 배리어(470)을 포함할 수 있다. 상기 하부 고정 패턴(440)은 결합 강화 패턴(441), 결정 구조 차단 패턴(442) 및 분극 강화 패턴(443)을 포함할 수 있다.
상기 결합 강화 패턴(441)은 하부 강화 자성 패턴(441LM), 하부 강화 비자성 패턴(441LN), 상부 강화 비자성 패턴(441UN) 및 상부 강화 자성 패턴(441UM)을 포함할 수 있다.
상기 하부 강화 비자성 패턴(441LN)은 상기 하부 강화 자성 패턴(441LM)의 수직 자화 특성을 강화할 수 있다. 상기 하부 강화 비자성 패턴(441LN)은 상기 하부 강화 자성 패턴(441LM)과 상기 상부 강화 비자성 패턴(441UN) 사이에 위치할 수 있다. 상기 하부 강화 비자성 패턴(441LN)은 상기 하부 강화 자성 패턴(441LM)과 직접 접촉할 수 있다.
상기 하부 강화 비자성 패턴(441LN)은 비자성 물질을 포함할 수 있다. 상기 하부 강화 비자성 패턴(441LN)의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다. 예를 들어, 상기 하부 강화 비자성 패턴(441LN)은 상기 하부 강화 자성 패턴(441LM)과 동일한 결정 구조를 가질 수 있다. 예를 들어, 상기 하부 강화 비자성 패턴(441LN)은 Pt, Pd 또는 Ir를 포함할 수 있다.
상기 상부 강화 비자성 패턴(441UN)은 상기 상부 강화 자성 패턴(441UM)의 수직 자화 특성을 강화할 수 있다. 상기 상부 강화 비자성 패턴(441UN)은 상기 하부 강화 비자성 패턴(441LN)과 상기 상부 강화 자성 패턴(441UM) 사이에 위치할 수 있다. 상기 상부 강화 비자성 패턴(441UN)은 상기 상부 강화 자성 패턴(441UM)과 직접 접촉할 수 있다.
상기 상부 강화 비자성 패턴(441UN)은 비자성 물질을 포함할 수 있다. 상기 상부 강화 비자성 패턴(441UN)의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다. 예를 들어, 상기 상부 강화 비자성 패턴(441UN)은 상기 상부 강화 자성 패턴(441UM)과 동일한 결정 구조를 가질 수 있다. 예를 들어, 상기 상부 강화 비자성 패턴(441UN)은 Pt, Pd 또는 Ir를 포함할 수 있다.
상기 상부 강화 비자성 패턴(441UN)은 상기 하부 강화 비자성 패턴(441LN)과 동일한 결정 구조를 가질 수 있다. 상기 상부 강화 비자성 패턴(441UN)은 상기 하부 강화 비자성 패턴(441LN)과 다른 물질을 포함할 수 있다.
도 5는 본 발명의 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 단면도이다.
도 5를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자는 기판(100), 하부 층간 절연막(210), 상부 층간 절연막(220), 하부 플러그(300), 자기 터널 접합 패턴(400), 캡핑 패턴(500), 금속 패턴(600), 측면 절연막(700) 및 상부 전극(800)을 포함할 수 있다.
상기 자기 터널 접합 패턴(400)은 시드 패턴(410), 제 1 고정 패턴(420), 스페이서(430), 제 2 고정 패턴(440), 제 1 터널 배리어(450), 자유 패턴(460) 및 제 2 터널 배리어(470)을 포함할 수 있다. 상기 제 2 고정 패턴(440)은 결합 강화 패턴(441), 결정 구조 차단 패턴(442) 및 분극 강화 패턴(443)을 포함할 수 있다.
상기 결합 강화 패턴(441)은 하부 강화 자성 패턴(441LM), 하부 강화 비자성 패턴(441LN), 중간 강화 자성 패턴(441MM), 상부 강화 비자성 패턴(441UN) 및 상부 강화 자성 패턴(441UM)을 포함할 수 있다.
상기 중간 강화 자성 패턴(441MM)은 상기 하부 강화 비자성 패턴(441LN)과 상기 상부 강화 비자성 패턴(441UN) 사이에 위치할 수 있다. 상기 중간 강화 자성 패턴(441MM)은 상기 하부 강화 비자성 패턴(441LN)과 직접 접촉할 수 있다. 상기 중간 강화 자성 패턴(441MM)은 상기 상부 강화 비자성 패턴(441UN)과 직접 접촉할 수 있다.
상기 중간 강화 자성 패턴(441MM)은 자성 물질을 포함할 수 있다. 상기 중간 강화 자성 패턴(441MM)은 상기 하부 강화 자성 패턴(441LM)과 동일한 자화 방향을 가질 수 있다. 상기 중간 강화 자성 패턴(441MM)은 상기 상부 강화 자성 패턴(441UM)과 동일한 자화 방향을 가질 수 있다. 상기 중간 강화 자성 패턴(441MM)은 수직 자화 특성을 가질 수 있다. 예를 들어, 상기 중간 강화 자성 패턴(441MM)은 Co를 포함할 수 있다.
상기 중간 강화 자성 패턴(441MM)의 수직 자화 특성은 상기 하부 강화 비자성 패턴(441LM)에 의해 강화될 수 있다. 상기 중간 강화 자성 패턴(441MM)의 수직 자화 특성은 상기 상부 강화 비자성 패턴(441UM)에 의해 강화될 수 있다. 상기 중간 강화 자성 패턴(441MM)의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다. 예를 들어, 상기 중간 강화 자성 패턴(441MM)은 상기 하부 강화 자성 패턴(441LM)과 동일한 결정 구조를 가질 수 있다. 예를 들어, 상기 중간 강화 자성 패턴(441MM)은 상기 상부 강화 자성 패턴(441UM)과 동일한 결정 구조를 가질 수 있다.
도 6은 본 발명의 실시 예에 따른 자기 기억 소자를 개략적으로 나타낸 단면도이다.
도 6을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자는 기판(100), 하부 층간 절연막(210), 상부 층간 절연막(220), 하부 플러그(300), 캡핑 패턴(500), 금속 패턴(600), 측면 절연막(700), 상부 전극(800) 및 자기 터널 접합 패턴(900)을 포함할 수 있다.
상기 자기 터널 접합 패턴(900)은 자유 패턴(910), 터널 배리어(920), 하부 고정 패턴(930), 스페이서(940) 및 상부 고정 패턴(950)을 포함할 수 있다.
상기 자유 패턴(910)은 상기 하부 플러그(300)에 가까이 위치할 수 있다. 상기 자유 패턴(910)은 상기 하부 플러그(300)와 직접 접촉할 수 있다. 상기 자유 패턴(910)의 자화 방향은 상기 하부 플러그(300)와 상기 상부 전극(800) 사이에 형성되는 자기장에 의해 변할 수 있다.
상기 터널 배리어(920)은 상기 자유 패턴(910) 상에 위치할 수 있다. 상기 터널 배리어(920)은 상기 자유 패턴(910)과 직접 접촉할 수 있다.
상기 하부 고정 패턴(930)은 상기 터널 배리어(920) 상에 위치할 수 있다. 상기 하부 고정 패턴(930)은 분극 강화 패턴(931), 결정 구조 차단 패턴(932) 및 결합 강화 패턴(933)을 포함할 수 있다.
상기 분극 강화 패턴(931)은 상기 터널 배리어(920)에 가까이 위치할 수 있다. 상기 분극 강화 패턴(931)은 상기 터널 배리어(920)와 직접 접촉할 수 있다. 상기 분극 강화 패턴(931)의 자화 방향은 상기 하부 플러그(300)와 상기 상부 전극(800) 사이에 형성되는 자기장에 의해 변하지 않을 수 있다.
상기 결정 구조 차단 패턴(932)은 상기 분극 강화 패턴(931) 상에 위치할 수 있다. 상기 결정 구조 차단 패턴(932)은 상기 분극 강화 패턴(931)과 직접 접촉할 수 있다. 예를 들어, 상기 결정 구조 차단 패턴(932)은 비정질일 수 있다.
상기 결합 강화 패턴(933)은 상기 결정 구조 차단 패턴(932) 상에 위치할 수 있다. 상기 결합 강화 패턴(933)은 하부 강화 자성 패턴(933LM), 강화 비자성 패턴(933NM) 및 상부 강화 자성 패턴(933UM)을 포함할 수 있다.
상기 하부 강화 자성 패턴(933LM)의 수직 자화 특성은 상기 강화 비자성 패턴(933NM)에 의해 강화될 수 있다. 상기 상부 강화 자성 패턴(933UM)의 수직 자화 특성은 상기 강화 비자성 패턴(933NM)에 의해 강화될 수 있다.
상기 스페이서(940)는 상기 결합 강화 패턴(933) 상에 위치할 수 있다. 상기 스페이서(940)은 상기 상부 강화 자성 패턴(933UM)과 직접 접촉할 수 있다.
상기 상부 고정 패턴(950)은 상기 스페이서(940)와 상기 캡핑 패턴(500) 사이에 위치할 수 있다. 상기 상부 고정 패턴(950)은 상기 스페이서(940)와 직접 접촉할 수 있다. 상기 캡핑 패턴(500)은 상기 상부 고정 패턴(950)과 직접 접촉할 수 있다.
도 7 내지 28은 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법을 순차적으로 나타낸 단면도들이다.
도 1 및 7 내지 28을 참조하여 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법을 설명한다. 먼저, 도 7을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 기판(100) 상에 하부 플러그(300)를 형성하는 공정을 포함할 수 있다.
상기 기판(100) 상에 상기 하부 플러그(300)를 형성하는 공정은 상기 기판(100) 상에 하부 층간 절연막(210)을 형성하는 공정, 상기 하부 층간 절연막(210)에 하부 컨택홀을 형성하는 공정 및 상기 하부 컨택홀 내에 상기 하부 플러그(300)를 형성하는 공정을 포함할 수 있다.
도 8을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 하부 플러그(300) 상에 시드막(410c)을 형성하는 공정을 포함할 수 있다.
상기 시드막(410c)을 형성하는 공정은 상기 하부 플러그(300) 상에 정해진 결정 구조를 갖는 물질을 결정질로 도포하는 공정을 포함할 수 있다. 예를 들어, 상기 시드막(410c)을 형성하는 공정은 Ru, Ti 또는 Ta 중 하나를 포함하는 결정질의 막을 형성하는 공정을 포함할 수 있다.
도 9를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 시드막(410c) 상에 하부 고정막(420c)을 형성하는 공정을 포함할 수 있다.
상기 하부 고정막(420c)을 형성하는 공정은 상기 시드막(410c) 상에 자성 물질을 결정질로 도포하는 공정을 포함할 수 있다. 상기 하부 고정막(420c)을 형성하는 공정은 수직 자화 특성을 갖는 물질을 도포하는 공정을 포함할 수 있다. 예를 들어, 상기 하부 고정막(420c)을 형성하는 공정은 Co, Fe 또는 Ni 중 적어도 하나 및 Pt, Pd, Ru 또는 Ta 중 하나를 포함하는 결정질의 막을 형성하는 공정을 포함할 수 있다.
상기 하부 고정막(420c)의 결정 구조는 상기 시드막(410c)의 영향을 받을 수 있다. 예를 들어, 상기 하부 고정막(420c)은 상기 시드막(410c)과 동일한 결정 구조를 가질 수 있다.
도 10을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 하부 고정막(420c) 상에 스페이서막(430c)을 형성하는 공정을 포함할 수 있다.
상기 스페이서막(430c)을 형성하는 공정은 상기 하부 고정막(420c) 상에 정해진 결정 구조를 가진 물질을 결정질로 도포하는 공정을 포함할 수 있다. 예를 들어, 상기 스페이서막(430c)을 형성하는 공정은 Ru, Ir, Re 또는 Os 중 하나를 포함하는 결정질의 막을 형성하는 공정을 포함할 수 있다.
도 11을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 스페이서막(430c) 상에 하부 강화 자성막(441LMc)을 형성하는 공정을 포함할 수 있다.
상기 하부 강화 자성막(441LMc)을 형성하는 공정은 상기 스페이서막(430c) 상에 자성 물질을 결정질로 도포하는 공정을 포함할 수 있다. 상기 하부 강화 자성막(441LMc)을 형성하는 공정은 수직 자화 특성을 갖는 물질을 도포하는 공정을 포함할 수 있다. 예를 들어, 상기 하부 강화 자성막(441LMc)을 형성하는 공정은 Co를 포함하는 결정질의 막을 형성하는 공정을 포함할 수 있다.
상기 하부 강화 자성막(441LMc)의 결정 구조는 상기 스페이서막(430c)의 영향을 받을 수 있다. 예를 들어, 상기 하부 강화 자성막(441LMc)의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다. 예를 들어, 상기 하부 강화 자성막(441LMc)은 상기 스페이서막(430c)과 동일한 결정 구조를 가질 수 있다.
도 12를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 하부 강화 자성막(441LMc) 상에 강화 비자성막(441NMc)을 형성하는 공정을 포함할 수 있다.
상기 강화 비자성막(441NMc)을 형성하는 공정은 상기 하부 강화 자성막(441LMc) 상에 비자성 물질을 결정질로 도포하는 공정을 포함할 수 있다. 상기 강화 비자성막(441NMc)을 형성하는 공정은 상기 하부 강화 자성막(441LMc)의 수직 자화 특성을 강화할 수 있는 물질을 도포하는 공정을 포함할 수 있다. 예를 들어, 상기 강화 비자성막(441NMc)을 형성하는 공정은 Pt, Pd 또는 Ir를 포함하는 결정질의 막을 형성하는 공정을 포함할 수 있다.
상기 강화 비자성막(441NMc)의 결정 구조는 상기 하부 강화 자성막(441LMc)의 결정 구조의 영향을 받을 수 있다. 예를 들어, 상기 강화 비자성막(441NMc)의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다. 예를 들어, 상기 강화 비자성막(441NMc)은 상기 하부 강화 자성막(441LMc)과 동일한 결정 구조를 가질 수 있다.
도 13를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 기판(100) 상에 결합 강화막(441c)을 형성하는 공정을 포함할 수 있다.
상기 결합 강화막(441c)을 형성하는 공정은 상기 강화 비자성막(441NMc) 상에 상부 강화 자성막(441UMc)을 형성하는 공정을 포함할 수 있다. 상기 결합 강화막(441c)는 상기 하부 강화 자성막(441LMc), 상기 강화 비자성막(441NMc) 및 상기 상부 강화 자성막(441UMc)을 포함할 수 있다.
상기 상부 강화 자성막(441UMc)을 형성하는 공정은 상기 강화 비자성막(441NMc) 상에 자성 물질을 결정질로 도포하는 공정을 포함할 수 있다. 상기 상부 강화 자성막(441UMc)을 형성하는 공정은 수직 자화 특성을 갖는 물질을 도포하는 공정을 포함할 수 있다. 상기 상부 강화 자성막(441UMc)을 형성하는 공정은 상기 강화 비자성막(441NMc)에 의해 수직 자화 특성이 강화되는 물질을 도포하는 공정을 포함할 수 있다. 예를 들어, 상기 상부 강화 자성막(441UMc)을 형성하는 공정은 Co를 포함하는 결정질의 막을 형성하는 공정을 포함할 수 있다.
상기 상부 강화 자성막(441UMc)의 결정 구조는 상기 강화 비자성막(441NMc)의 영향을 받을 수 있다. 예를 들어, 상기 상부 강화 자성막(441UMc)의 결정 구조는 HCP 구조 또는 FCC 구조일 수 있다. 상기 상부 강화 자성막(441UMc)은 상기 하부 강화 자성막(441LMc)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 상부 강화 자성막(441UMc)은 상기 하부 강화 자성막(441LMc)과 동일한 결정 구조를 가질 수 있다.
도 14를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 결합 강화막(441c) 상에 결정 구조 차단막(442c)을 형성하는 공정을 포함할 수 있다.
상기 결정 구조 차단막(442c)을 형성하는 공정은 상기 결합 강화막(441c) 상에 자성 물질 및 비정질화 물질을 포함하는 비정질의 막을 형성하는 공정을 포함할 수 있다. 예를 들어, 상기 결정 구조 차단막(442c)을 형성하는 공정은 Co, Fe 또는 Ni 중 적어도 하나 및 B, Si, Zr, Hf, Be, Al, C, Mo, Ta 또는 Cu 중 하나를 포함하는 비정질의 막을 형성하는 공정을 포함할 수 있다.
도 15를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 결정 구조 차단막(442c) 상에 예비 분극 강화막(443a)을 형성하는 공정을 포함할 수 있다.
상기 예비 분극 강화막(443a)을 형성하는 공정은 상기 결정 구조 차단막(442c) 상에 자성 물질 및 비정질화 물질을 포함하는 비정질의 막을 형성하는 공정을 포함할 수 있다. 예를 들어, 상기 예비 분극 강화막(443a)을 형성하는 공정은 Co, Fe 또는 Ni 중 적어도 하나 및 B, Si, Zr, Hf, Be, Al, C, Mo, Ta 또는 Cu 중 하나를 포함하는 비정질의 막을 형성하는 공정을 포함할 수 있다.
상기 예비 분극 강화막(443a)의 결정화 온도는 상기 결정 구조 차단막(442c)의 결정화 온도보다 낮을 수 있다. 상기 결정 구조 차단막(442c)은 상기 예비 분극 강화막(443a)보다 늦게 결정화될 수 있다. 예를 들어, 상기 예비 분극 강화막(443a)을 형성하는 공정은 상기 결정 구조 차단막(442c)보다 비정질화 물질의 함량이 낮은 비정질의 막을 형성하는 공정을 포함할 수 있다.
도 16을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 예비 분극 강화막(443a) 상에 제 1 터널 배리어막(450c)을 형성하는 공정을 포함할 수 있다.
상기 제 1 터널 배리어막(450c)을 형성하는 공정은 상기 예비 분극 강화막(443a) 상에 비자성 물질을 결정질로 도포하는 공정을 포함할 수 있다. 예를 들어, 상기 제 1 터널 배리어막(450c)을 형성하는 공정은 MgO를 포함하는 결정질의 막을 형성하는 공정을 포함할 수 있다.
도 17을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 제 1 터널 배리어막(450c) 상에 예비 자유막(460a)을 형성하는 공정을 포함할 수 있다.
상기 예비 자유막(460a)을 형성하는 공정은 상기 제 1 터널 배리어막(450c) 상에 자성 물질 및 비정질화 물질을 포함하는 비정질의 막을 형성하는 공정을 포함할 수 있다. 예를 들어, 상기 예비 자유막(460a)을 형성하는 공정은 Co, Fe 또는 Ni 중 적어도 하나 및 B, Si, Zr, Hf, Be, Al, C, Mo, Ta 또는 Cu 중 하나를 포함하는 비정질의 막을 형성하는 공정을 포함할 수 있다.
상기 예비 자유막(460a)의 결정화 온도는 상기 결정 구조 차단막(442c)의 결정화 온도보다 낮을 수 있다. 상기 결정 구조 차단막(442c)은 상기 예비 자유막(460a)보다 늦게 결정화될 수 있다. 예를 들어, 상기 예비 자유막(460a)을 형성하는 공정은 상기 결정 구조 차단막(442c)보다 비정질화 물질의 함량이 낮은 비정질의 막을 형성하는 공정을 포함할 수 있다.
도 18을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 예비 자유막(460a) 상에 제 2 터널 배리어막(470c)을 형성하는 공정을 포함할 수 있다.
상기 제 2 터널 배리어막(470c)을 형성하는 공정은 상기 예비 자유막(460a) 상에 비자성 물질을 결정질로 도포하는 공정을 포함할 수 있다. 예를 들어, 상기 제 2 터널 배리어막(470c)을 형성하는 공정은 MgO를 포함하는 결정질의 막을 형성하는 공정을 포함할 수 있다.
도 19를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 제 2 터널 배리어막(470c) 상에 캡핑막(500c)을 형성하는 공정을 포함할 수 있다.
예를 들어, 상기 캡핑막(500c)을 형성하는 공정은 상기 제 2 터널 배리어막(470c) 상에 Ta, Al, Cu, Au, Ti, TaN 또는 TiN 중 하나를 포함하는 결정질의 막을 형성하는 공정을 포함할 수 있다.
도 20을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 캡핑막(500c) 상에 금속 마스크막(600c)을 형성하는 공정을 포함할 수 있다.
상기 금속 마스크막(600c)을 형성하는 공정은 상기 캡핑막(500c) 상에 도전성 물질을 결정질로 도포하는 공정을 포함할 수 있다. 예를 들어, 상기 금속 마스크막(600c)을 형성하는 공정은 금속 질화물 또는 금속을 포함하는 결정질의 막을 형성하는 공정을 포함할 수 있다.
도 21을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 기판(100) 상에 분극 강화막(443c) 및 자유막(460c)을 형성하는 공정을 포함할 수 있다.
상기 분극 강화막(443c) 및 상기 자유막(460c)을 형성하는 공정은 상기 예비 분극 강화막(443c) 및 상기 예비 자유막(460a)을 결정화하는 공정을 포함할 수 있다. 상기 예비 분극 강화막(443c) 및 상기 예비 자유막(460a)을 결정화하는 공정은 상기 금속 마스크막(600c)이 형성된 상기 기판(100)의 어닐링 공정(annealing process)을 포함할 수 있다.
본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 하부 강화 자성막(441LMc), 강화 비자성막(441NMc) 및 상부 강화 자성막(441UMc)을 순차적으로 적층하여 결합 강화막(441c)을 형성한다. 이에 따라 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법에서는 고온 공정 이후에도 하부 고정막(420c)과 제 2 터널 배리어막(470c) 사이의 전자기적 특성이 안정적으로 유지될 수 있다. 따라서 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법에서는 기판(100)의 어닐링 공정이 온도 제약을 받지 않을 수 있다.
본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법에서는 예비 분극 강화막(443a)이 결정 구조 차단막(442c)보다 빠르게 결정화될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법에서는 예비 분극 강화막(443a)이 완전히 결정화된 이후에도 결정 구조 차단막(442c)의 비정질 상태가 유지될 수 있다. 따라서 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법에서는 분극 강화막(443c)의 결정 구조가 제 1 터널 배리어막(450c)의 영향만을 받을 수 있다.
도 22를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 금속 마스크막(600c) 상에 하드 마스크 패턴(HM)을 형성하는 공정을 포함할 수 있다.
도 23을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 하부 플러그(300) 상에 자기 터널 접합 패턴(400), 캡핑 패턴(500) 및 금속 패턴(600)을 형성하는 공정 및 상기 하드 마스크 패턴(HM)을 제거하는 공정을 포함할 수 있다.
상기 자기 터널 접합 패턴(400), 상기 캡핑 패턴(500) 및 상기 금속 패턴(600)을 형성하는 공정은 상기 금속 패턴(600)을 형성하는 공정, 상기 캡핑 패턴(500)을 형성하는 공정 및 상기 자기 터널 접합 패턴(400)을 형성하는 공정을 포함할 수 있다.
상기 금속 패턴(600)을 형성하는 공정은 상기 하드 마스크 패턴(HM)을 이용하여 상기 금속 마스크막(600c)을 식각 공정을 포함할 수 있다.
상기 캡핑 패턴(500)을 형성하는 공정은 상기 하드 마스크 패턴(HM)을 이용하여 상기 캡핑막(500c)을 식각 공정을 포함할 수 있다. 상기 캡핑 패턴(500)의 측면은 상기 금속 패턴(600)의 측면과 수직 정렬될 수 있다.
상기 자기 터널 접합 패턴(400)을 형성하는 공정은 상기 하드 마스크 패턴(HM)을 이용하여 상기 제 2 터널 배리어막(470c), 상기 자유막(460c), 상기 제 1 터널 배리어막(450c), 상기 분극 강화막(443c), 상기 결정 구조 차단막(442c), 상기 결합 강화막(441c), 상기 스페이서막(430c), 상기 하부 고정막(420c) 및 상기 시드막(410c)을 식각하는 공정을 포함할 수 있다. 상기 자기 터널 접합 패턴(400)의 측면은 상기 캡핑 패턴(500)의 측면과 수직 정렬될 수 있다.
상기 자기 터널 접합 패턴(400)은 시드 패턴(410), 제 1 고정 패턴(420), 스페이서(430), 제 2 고정 패턴(440), 제 1 터널 배리어(450), 자유 패턴(460) 및 제 2 터널 배리어(470)을 포함할 수 있다. 상기 제 2 고정 패턴(440)은 결합 강화 패턴(441), 결정 구조 차단 패턴(442) 및 분극 강화 패턴(443)을 포함할 수 있다. 상기 결합 강화 패턴(441)은 하부 강화 자성 패턴(441LM), 강화 비자성 패턴(441NM) 및 상부 강화 자성 패턴(441UM)을 포함할 수 있다.
도 24를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 자기 터널 접합 패턴(400), 상기 캡핑 패턴(500) 및 상기 금속 패턴(600) 상에 외부 절연막(700p)을 형성하는 공정을 포함할 수 있다.
상기 외부 절연막(700p)을 형성하는 공정은 상기 자기 터널 접합 패턴(400), 상기 캡핑 패턴(500) 및 상기 금속 패턴(600) 상에 실리콘 질화물, 실리콘 산화물 또는 금속 산화물을 증착하는 공정을 포함할 수 있다.
도 25를 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 외부 절연막(700p) 상에 상부 층간 절연막(220)을 형성하는 공정을 포함할 수 있다.
상기 상부 층간 절연막(220)을 형성하는 공정은 상기 외부 절연막(700p) 상에 실리콘 산화물 또는 실리콘 질화물을 도포하는 공정을 포함할 수 있다. 상기 상부 층간 절연막(220)의 상부면의 레벨은 상기 금속 패턴(600)의 상부면의 레벨보다 높을 수 있다.
도 26을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 상부 층간 절연막(220)에 상부 전극 컨택홀(800tc)을 형성하는 공정을 포함할 수 있다.
상기 상부 전극 컨택홀(800tc)을 형성하는 공정은 상기 금속 패턴(600)의 상부면 상에 위치하는 상기 외부 절연막(700p)을 노출하는 공정을 포함할 수 있다. 상기 상부 전극 컨택홀(800tc)의 수평 폭은 상기 금속 패턴(600)의 수평 폭보다 클 수 있다. 상기 상부 전극 컨택홀(800tc)의 바닥면의 레벨은 상기 금속 패턴(600)의 상부면의 레벨보다 낮을 수 있다.
도 27을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 기판(100) 상에 측면 절연막(700)을 형성하는 공정을 포함할 수 있다.
상기 측면 절연막(700)을 형성하는 공정은 상기 금속 패턴(600)의 상부면을 노출하는 공정을 포함할 수 있다. 상기 금속 패턴(600)의 상부면을 노출하는 공정은 상기 상부 전극 컨택홀(800tc)에 의해 노출된 상기 외부 절연막(700p)을 제거하는 공정을 포함할 수 있다.
본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상부 전극 컨택홀(800tc)을 형성하는 공정과 측면 절연막(700)을 형성하는 공정이 순차적으로 수행되는 것으로 설명된다. 그러나, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법에서는 측면 절연막(700)을 형성하는 공정이 상부 전극 컨택홀(800tc)을 형성하는 공정과 동시에 수행될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법에서는 상기 상부 전극 컨택홀(800tc)을 형성하는 공정에서 상기 금속 패턴(600)의 상부면을 덮는 외부 절연막(700p)이 제거될 수 있다.
도 28을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 상부 전극 컨택홀(800tc)을 채우는 상부 전극막(800c)을 형성하는 공정을 포함할 수 있다.
상기 상부 전극막(800c)을 형성하는 공정은 상기 상부 전극 컨택홀(800tc)을 포함하는 상기 상부 층간 절연막(220) 상에 전극 배리어막(801c)을 형성하는 공정 및 상기 전극 배리어막(810c) 상에 상기 상부 전극 컨택홀(800tc)을 채우는 상부 도전막(820c)을 형성하는 공정을 포함할 수 있다.
도 1을 참조하면, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 금속 패턴(600) 상에 상부 전극(800)을 형성하는 공정을 포함할 수 있다.
상기 상부 전극(800)을 형성하는 공정은 상기 전극 배리어막(801c) 및 상기 상부 도전막(820c)을 패터닝하는 공정을 포함할 수 있다.
본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상기 상부 전극(800)을 포함하는 기판(100)의 큐어링 공정(curing process)을 더 포함할 수 있다. 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법에서는 고온 공정 이후에도 자기 터널 접합 패턴의 전자기적 특성이 안정적으로 유지되므로, 기판(100)의 큐어링 공정이 온도 제약을 받지 않을 수 있다.
또한, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법은 상부 전극(800) 상에 전극 배선을 형성하는 공정을 더 포함할 수 있다. 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법에서는 고온 공정 이후에도 자기 터널 접합 패턴의 전자기적 특성이 안정적으로 유지되므로, 전극 배선을 형성하는 공정이 온도 제약을 받지 않을 수 있다.
결과적으로 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법에서는 기판의 어닐링 공정, 기판의 큐어링 공정 및 전극 배선을 형성하는 공정 등이 온도 제약을 받지 않을 수 있다. 따라서, 본 발명의 실시 예에 따른 자기 기억 소자의 형성 방법에서는 제조 효율 및 소자의 신뢰성이 향상될 수 있다.
도 29는 본 발명의 기술적 사상에 따른 자기 기억 소자를 포함하는 메모리 모듈을 개략적으로 나타낸 도면이다.
도 29를 참조하면, 상기 메모리 모듈(1000)은 메모리 카드일 수 있다. 예를 들어, 상기 메모리 모듈(1000)은 micro SD 카드일 수 있다. 상기 메모리 모듈(1000)은 본 발명의 기술적 사상에 따른 다양한 실시 예들의 자기 기억 소자를 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 메모리 모듈(1000)에서는 신뢰성이 향상될 수 있다.
도 30은 본 발명의 기술적 사상에 따른 자기 기억 소자를 포함하는 모바일 시스템을 개략적으로 나타낸 도면이다.
도 30을 참조하면, 상기 모바일 시스템(2000)은 디스플레이 유닛(Display unit, 2100), 바디 유닛(Body unit, 2200) 및 외부 장치(external apparatus, 2300)를 포함할 수 있다. 상기 바디 유닛(2200)은 마이크로 프로세서(Microprocessor, 2210), 전원 공급부(Power Supply, 2220), 기능부(Function Unit, 2230) 및 디스플레이 컨트롤러(Display Controller, 2240)를 포함할 수 있다.
상기 디스플레이 유닛(2100)은 상기 바디 유닛(2200)과 전기적으로 연결될 수 있다. 상기 디스플레이 유닛(2100)은 상기 바디 유닛(2200)의 디스플레이 컨트롤러(2240)와 전기적으로 연결될 수 있다. 상기 디스플레이 유닛(2100)은 상기 바디 유닛(2200)의 상기 디스플레이 컨트롤러(2240)에 의해 프로세싱된 이미지를 구현할 수 있다.
상기 바디 유닛(2200)은 인쇄회로기판(Printed Circuit Board; PCB)을 포함하는 시스템 보드 또는 마더 보드(Mother Board)일 수 있다. 상기 마이크로 프로세서(2210), 상기 전원 공급부(2220), 상기 기능부(2230) 및 상기 디스플레이 컨트롤러(2240)는 상기 바디 유닛(2200) 상에 실장 또는 장착될 수 있다.
상기 마이크로 프로세서(2210)는 상기 전원 공급부(2220)으로부터 전압을 공급받아 상기 기능부(2230) 및 상기 디스플레이 컨트롤러(2240)를 제어할 수 있다. 상기 전원 공급부(2220)는 외부의 전원 등으로부터 일정 전압을 공급받아 이를 다양한 전압 레벨로 분기하여 상기 마이크로 프로세서(2210), 상기 기능부(2230) 및 상기 디스플레이 컨트롤러(2240) 등으로 공급할 수 있다.
상기 전원 공급부(2220)는 전원 관리 IC (Power Management IC; PMIC)를 포함할 수 있다. 상기 전원 관리 IC는 상기 마이크로 프로세서(2210), 상기 기능부(2230) 및 상기 디스플레이 컨트롤러(2240) 등에 전압을 효율적으로 공급할 수 있다.
상기 기능부(2230)는 상기 모바일 시스템(2000)의 다양한 기능을 수행할 수 있다. 예를 들어, 상기 기능부(2230)는 다이얼링 또는 상기 외부 장치(2300)와의 교신으로 상기 디스플레이 유닛(2100)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 무선 통신 기능을 수행할 수 있는 여러 구성 요소들을 포함할 수 있다. 예를 들어, 상기 기능부(2230)는 카메라의 이미지 프로세서(Image Processor) 역할을 할 수 있다.
상기 기능부(2230)는 상기 모바일 시스템(2000)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 메모리 카드 컨트롤러 역할을 할 수 있다. 상기 기능부(2230)는 상기 모바일 시스템(2000)이 기능 확장을 위해 USB (Universal Serial Bus) 등을 더 포함하는 경우, 인터페이스 컨트롤러(Interface Controller) 역할을 할 수 있다.
상기 마이크로 프로세서(2210), 상기 전원 공급부(2220) 및 상기 기능부(2230)는 본 발명의 기술적 사상에 따른 다양한 실시 예들의 자기 기억 소자를 포함할 수 있다. 따라서, 본 발명의 실시 예에 따른 상기 모바일 시스템(2000)에서는 신뢰성이 향상될 수 있다.
도 31은 본 발명의 기술적 사상에 따른 자기 기억 소자를 포함하는 모바일 장치를 개략적으로 나타낸 도면이다.
도 31을 참조하면, 예를 들어, 상기 모바일 장치(3000)는 모바일 무선 폰일 수 있다. 예를 들어, 상기 모바일 장치(3000)는 태블릿 PC일 수 있다. 상기 모바일 장치(3000)는 본 발명의 기술적 사상에 따른 다양한 실시 예들의 자기 기억 소자를 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 상기 모바일 장치(3000)에서는 신뢰성이 향상될 수 있다.
도 32는 본 발명의 기술적 사상에 따른 자기 기억 소자를 포함하는 전자 시스템을 개략적으로 나타낸 도면이다.
도 32를 참조하면, 상기 전자 시스템(4000)은 메모리(memory, 4100), 마이크로프로세서(microprocessor, 4200), 램(random access memory; RAM, 4300) 및 유저 인터페이스(user interface, 4400)를 포함할 수 있다. 상기 전자 시스템(4000)은 LED 조명 장치, 냉장고, 에어컨, 산업용 절단기, 용접기, 자동차, 선박, 항공기, 인공 위성 등의 시스템일 수 있다.
상기 메모리(4100)는 상기 마이크로프로세서(4200) 부팅용 코드들, 상기 마이크로프로세서(4200)에 의해 처리된 데이터, 또는 외부 입력 데이터를 저장할 수 있다. 상기 메모리 시스템(4100)은 컨트롤러 및 메모리를 포함할 수 있다.
상기 마이크로프로세서(4200)는 상기 전자 시스템(4000)을 프로그램 및 컨트롤할 수 있다. 상기 램(4300)은 상기 마이크로프로세서(4200)의 동작 메모리로 사용될 수 있다.
상기 유저 인터페이스(4400)는 버스(4500)를 사용하여 데이터 통신을 수행할 수 있다. 상기 유저 인터페이스(4400)는 상기 전자 시스템(4000)으로 데이터를 입력하거나 또는 상기 전자 시스템(4000)으로부터 출력하는데 사용될 수 있다.
상기 메모리(4100), 상기 마이크로프로세서(4200) 및 상기 램(4300)은 본 발명의 기술적 사상에 따른 다양한 실시 예들의 자기 기억 소자를 포함할 수 있다. 따라서, 본 발명의 실시 예에 따른 상기 전자 시스템(4000)에서는 신뢰성이 향상될 수 있다.
100 : 기판 300 : 하부 플러그
400 : 자기 터널 접합 패턴 410 : 제 1 고정 패턴
420 : 스페이서 430 : 제 2 고정 패턴
431 : 결합 강화 패턴 432 : 결정 차단 패턴
433 : 분극 강화 패턴 440 : 제 1 터널 배리어
450 : 자유 패턴

Claims (10)

  1. 결합 강화 패턴, 분극 강화 패턴 및 상기 결합 강화 패턴과 상기 분극 강화 패턴 사이에 위치하는 결정 구조 차단 패턴을 포함하는 고정 패턴;
    상기 고정 패턴의 상기 분극 강화 패턴 상에 위치하는 자유 패턴; 및
    상기 고정 패턴과 상기 자유 패턴 사이에 위치하는 터널 배리어를 포함하되,
    상기 결합 강화 패턴은 제 1 강화 자성 패턴, 제 2 강화 자성 패턴 및 상기 제 1 강화 자성 패턴과 상기 제 2 강화 자성 패턴 사이에 위치하는 제 1 강화 비자성 패턴을 포함하고,
    상기 제 2 강화 자성 패턴은 상기 제 1 강화 자성 패턴과 동일한 결정 구조를 갖고,
    상기 제 1 강화 비자성 패턴은 상기 제 2 강화 자성 패턴과 동일한 결정 구조를 갖는 자기 기억 소자.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 2 강화 자성 패턴은 상기 제 1 강화 자성 패턴과 동일한 물질을 포함하는 자기 기억 소자.
  5. 제 1 고정 패턴;
    상기 제 1 고정 패턴 상에 위치하는 자유 패턴;
    상기 제 1 고정 패턴과 상기 자유 패턴 사이에 위치하는 스페이서;
    상기 스페이서와 상기 자유 패턴 사이에 위치하는 제 1 터널 배리어;
    상기 스페이서와 상기 제 1 터널 배리어 사이에 위치하는 결합 강화 패턴;
    상기 결합 강화 패턴과 상기 제 1 터널 배리어 사이에 위치하는 분극 강화 패턴; 및
    상기 결합 강화 패턴과 상기 분극 강화 패턴 사이에 위치하는 결정 구조 차단 패턴을 포함하되,
    상기 결합 강화 패턴은 제 1 강화 자성 패턴, 제 2 강화 자성 패턴 및 상기 제 1 강화 자성 패턴과 상기 제 2 강화 자성 패턴 사이에 위치하는 제 1 강화 비자성 패턴을 포함하되,
    상기 제 1 강화 자성 패턴, 상기 제 2 강화 자성 패턴, 및 상기 제 1 강화 비자성 패턴은 서로 동일한 결정 구조를 갖고,
    상기 결합 강화 패턴은 적어도 두 계면을 포함하고, 각각의 계면은 상기 제 1 강화 자성 패턴과 상기 제1 강화 비자성 패턴 사이 및 상기 제 2 강화 자성 패턴과 상기 제1 강화 비자성 패턴 사이에 위치하는 자기 기억 소자.
  6. 제 5 항에 있어서,
    상기 자유 패턴 상에 위치하는 캡핑 패턴; 및
    상기 자유 패턴과 상기 캡핑 패턴 사이에 위치하는 제 2 터널 배리어를 더 포함하되,
    상기 제 2 터널 배리어는 상기 제 1 터널 배리어와 동일한 결정 구조를 갖는 자기 기억 소자.
  7. 제 5 항에 있어서,
    상기 결정 구조 차단 패턴의 결정화 온도는 상기 분극 강화 패턴의 결정화 온도보다 높은 자기 기억 소자.
  8. 제 7 항에 있어서,
    상기 결정 구조 차단 패턴은 차단 비자성 패턴들 및 상기 차단 비자성 패턴들 사이에 위치하는 차단 자성 패턴을 포함하는 자기 기억 소자.
  9. 기판 상에 위치하는 하부 고정 패턴;
    상기 하부 고정 패턴 상에 위치하되, 결정 구조가 HCP(Hexagonal Closed Packed lattice) 구조 또는 FCC(Face Centered Cubic lattice) 구조인 스페이서;
    상기 스페이서 상에 위치하는 상부 고정 패턴;
    상기 상부 고정 패턴 상에 위치하는 터널 배리어; 및
    상기 터널 배리어 상에 위치하는 자유 패턴을 포함하되,
    상기 상부 고정 패턴은 상기 스페이서에 가까이 위치하는 결합 강화 패턴, 상기 터널 배리어에 가까이 위치하는 분극 강화 패턴 및 상기 결합 강화 패턴과 상기 분극 강화 패턴 사이에 위치하는 결정 구조 차단 패턴을 포함하고,
    상기 결합 강화 패턴은 결정 구조가 HCP 구조 또는 FCC 구조인 강화 자성 패턴들 및 상기 강화 자성 패턴들 사이에 위치하는 강화 비자성 패턴을 포함하는 자기 기억 소자.
  10. 제 9 항에 있어서,
    상기 강화 비자성 패턴의 결정 구조는 HCP 구조 또는 FCC 구조인 자기 기억 소자.
KR1020140130491A 2014-09-29 2014-09-29 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자 KR102238527B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140130491A KR102238527B1 (ko) 2014-09-29 2014-09-29 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자
US14/686,761 US9362486B2 (en) 2014-09-29 2015-04-14 Magnetic memory device having perpendicular magnetic tunnel junction pattern and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140130491A KR102238527B1 (ko) 2014-09-29 2014-09-29 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자

Publications (2)

Publication Number Publication Date
KR20160037638A KR20160037638A (ko) 2016-04-06
KR102238527B1 true KR102238527B1 (ko) 2021-04-09

Family

ID=55585381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140130491A KR102238527B1 (ko) 2014-09-29 2014-09-29 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자

Country Status (2)

Country Link
US (1) US9362486B2 (ko)
KR (1) KR102238527B1 (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634237B2 (en) 2014-12-23 2017-04-25 Qualcomm Incorporated Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
KR102567975B1 (ko) * 2016-07-12 2023-08-17 삼성전자주식회사 자기 소자
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
KR102612437B1 (ko) * 2016-10-31 2023-12-13 삼성전자주식회사 자기 기억 소자
KR102648392B1 (ko) 2017-01-26 2024-03-18 삼성전자주식회사 반도체 소자
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
EP3460811B1 (en) * 2017-09-20 2020-06-17 IMEC vzw Magnetic layer structure for magnetic tunnel junction device
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031869A (ja) * 2001-07-17 2003-01-31 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子、磁気ヘッド、磁気メモリ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7283333B2 (en) * 2004-02-11 2007-10-16 Hitachi Global Storage Technologies Netherlands B.V. Self-pinned double tunnel junction head
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US9024398B2 (en) * 2010-12-10 2015-05-05 Avalanche Technology, Inc. Perpendicular STTMRAM device with balanced reference layer
US8836056B2 (en) * 2012-09-26 2014-09-16 Intel Corporation Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer
US9082888B2 (en) * 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9240546B2 (en) * 2013-03-26 2016-01-19 Infineon Technologies Ag Magnetoresistive devices and methods for manufacturing magnetoresistive devices
US20150118520A1 (en) * 2013-10-24 2015-04-30 HGST Netherlands B.V. Low resistance magnetic sensor with extended pinned layer structure
US9373781B2 (en) * 2013-11-12 2016-06-21 Samsung Electronics Co., Ltd. Dual perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
KR102126975B1 (ko) 2013-12-09 2020-06-25 삼성전자주식회사 자기 기억 소자 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031869A (ja) * 2001-07-17 2003-01-31 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子、磁気ヘッド、磁気メモリ

Also Published As

Publication number Publication date
US20160093798A1 (en) 2016-03-31
KR20160037638A (ko) 2016-04-06
US9362486B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
KR102238527B1 (ko) 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자
TWI582972B (zh) 用於磁致伸縮式隨機存取記憶體（ｍｒａｍ）的小形狀因數磁遮罩
KR102352237B1 (ko) 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 그의 구조
JP6310217B2 (ja) Ｔｓｖ構造を備える集積回路素子及びその製造方法
US20170047240A1 (en) Fabrication method of coreless packaging substrate
US9915978B2 (en) Method of fabricating a stretchable computing device
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
CN108807200A (zh) 具有引线键合的多管芯堆叠的集成电路封装
CN107636813A (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
CN107112301A (zh) 半导体芯片的背侧上的电子元件集成
US9411740B2 (en) Electronic device including a semiconductor memory
US8772951B1 (en) Ultra fine pitch and spacing interconnects for substrate
CN104752550B (zh) 具有光学收发器的半导体封装件
US20160141490A1 (en) Magnetic memory devices and methods of forming the same
DE112014000516T5 (de) Verfahren zum Bilden vergrabener mikroelektromechanischer Strukturen, gekoppelt an Vorrichtungssubstrate, und dadurch gebildete Strukturen
KR102277490B1 (ko) 자기 기억 소자 및 그의 형성 방법
US20190027378A1 (en) Methods of fabricating package substrates having embedded circuit patterns
TW201719944A (zh) 電子裝置
KR20160001412A (ko) 연결 배선을 포함하는 반도체 소자
KR102321838B1 (ko) 인시츄 퇴적된 자기 스택들로부터 스핀 로직 디바이스들을 제조하는 방법
CN104576620B (zh) 半导体封装结构与其制造方法
US20150011074A1 (en) Methods of fabricating semiconductor devices having wrapping layer
US10103138B2 (en) Dual-sided silicon integrated passive devices
CN105244311B (zh) 一种半导体器件及其制造方法、电子装置
KR20130082375A (ko) 자기 랜덤 액세스 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant