CN104752550B - 具有光学收发器的半导体封装件 - Google Patents

具有光学收发器的半导体封装件 Download PDF

Info

Publication number
CN104752550B
CN104752550B CN201410521024.1A CN201410521024A CN104752550B CN 104752550 B CN104752550 B CN 104752550B CN 201410521024 A CN201410521024 A CN 201410521024A CN 104752550 B CN104752550 B CN 104752550B
Authority
CN
China
Prior art keywords
optical transceiver
semiconductor
semiconductor substrate
substrate
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410521024.1A
Other languages
English (en)
Other versions
CN104752550A (zh
Inventor
黃仁哲
赵日焕
金基永
梁庆模
安在浚
赵淙晧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104752550A publication Critical patent/CN104752550A/zh
Application granted granted Critical
Publication of CN104752550B publication Critical patent/CN104752550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H01L2225/06534—Optical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Communication System (AREA)

Abstract

具有光学收发器的半导体封装件。一种半导体封装件，包括：封装基板；第一半导体基板和第二半导体基板，其堆叠在封装基板上；以及光学收发器，其产生和接收利用穿过第一半导体基板的红外(IR)线在封装基板与第二半导体基板之间行进的光学信号。

Description

具有光学收发器的半导体封装件
相关申请的交叉引用
本申请要求于2013年12月31日在韩国知识产权局提交的韩国申请No.10-2013-0168672的优先权，该申请以引用方式全文并入本文中。
技术领域
本公开的实施方式涉及半导体封装件，并且更具体地说，涉及具有光学收发器的半导体封装件。
背景技术
随着诸如移动系统的较小电子系统的发展，对能够处理大量数据的半导体封装件的需求越来越多。响应于这种需求，可有必要增加电子系统中使用的半导体器件的集成密度。然而，在增加半导体器件的集成密度方面存在一些限制。近来，已经提出了包括垂直晶体管而非平面晶体管的三维半导体器件，以增加半导体器件的集成密度。然而，在发展三维晶体管方面存在技术困难。
三维半导体封装件是能够处理大量数据的高性能半导体封装件的有吸引力的备选。例如，已提出包括多个堆叠式半导体器件(还称作半导体芯片)的堆叠封装件，用于处理大量数据。可按照堆叠封装件形式制造高电容半导体封装件。也就是说，可通过堆叠多个半导体芯片制造高电容半导体封装件的每一个。在这种情况下，用于驱动半导体芯片的信号路径的数量可与堆叠式半导体芯片的数量成比例地增加。另外，随着半导体芯片变得尺寸缩小，电子信号路径之间的距离减小，从而互连部分的偏移以及加载在互连部分上的信号之间的干扰导致数据失真。
发明内容
各个实施方式涉及具有光学收发器的半导体封装件、包括该半导体封装件的存储卡和包括该半导体封装件的电子系统。
根据一些实施方式，一种半导体封装件，所述半导体封装件包括：封装基板；第一半导体基板和第二半导体基板，其堆叠在封装基板上方；以及光学收发器，其产生和接收利用穿过所述第一半导体基板的红外线在所述封装基板与所述第二半导体基板之间行进的光学信号。
所述光学收发器提供所述第二半导体基板与所述封装基板之间的数据信号路径或提供芯片选择信号路径，通过该芯片选择信号路径发送用于选择所述第一半导体基板和所述第二半导体基板中的所述第二半导体基板的芯片选择信号。
根据其它实施方式，一种半导体封装件，所述半导体封装件包括：封装基板，其包括第一主光学收发器和第二主光学收发器；第一半导体基板，其安装在所述封装基板上，所述第一半导体基板具有与所述第一主光学收发器对准的第一辅光学收发器；以及第二半导体基板，其堆叠在所述第一半导体基板上，所述第二半导体基板具有与所述第二主光学收发器对准的第二辅光学收发器。所述第一半导体基板和所述第二半导体基板横向地错开，以具有台阶结构，使得所述第二辅光学收发器接收利用穿过所述第一半导体基板的红外(IR)线从所述第二主光学收发器输出的光学信号。
所述半导体封装件还包括：第一穿通电极，其穿透所述第一半导体基板；第二穿通电极，其穿透所述第二半导体基板；以及电极延伸部，其设置在所述第一半导体基板的与所述封装基板相反的第一表面上，将所述第一穿通电极电连接至所述第二穿通电极。
所述第一穿通电极、所述电极延伸部和所述第二穿通电极在所述第一半导体基板和所述第二半导体基板与所述封装基板之间提供电信号路径、供电路径或接地路径。
所述第一辅光学收发器设置为邻近所述第一半导体基板的与所述第一表面相反的第二表面。
根据其它实施方式，一种半导体封装件，所述半导体封装件包括：封装基板，其包括第一主光学收发器和第二主光学收发器；第一半导体基板，其安装在所述封装基板上方，所述第一半导体基板具有与所述第一主光学收发器对准的第一辅光学收发器；以及第二半导体基板，其堆叠在所述第一半导体基板上，所述第二半导体基板具有与所述第二主光学收发器对准的第二辅光学收发器。所述第二辅光学收发器接收利用穿过所述第一半导体基板的红外(IR)线从所述第二主光学收发器输出的光学信号。
所述第二半导体基板堆叠在所述第一半导体基板上，使得所述第二辅光学收发器不与所述第一辅光学收发器垂直地重叠。
所述第二半导体基板堆叠在所述第一半导体基板上，使得所述第二辅光学收发器与所述第一辅光学收发器垂直地重叠。
所述半导体封装件还包括：第一穿通电极，其穿透所述第一半导体基板；第二穿通电极，其穿透所述第二半导体基板；以及其中，所述第二穿通电极与所述第一穿通电极垂直对准并且电连接。
所述第一穿通电极和所述第二穿通电极在所述第一半导体基板和所述第二半导体基板与所述封装基板之间提供电信号路径、供电路径或接地路径。
所述第二辅光学收发器提供所述第二半导体基板与所述封装基板之间的数据信号路径。
所述半导体封装件还包括设置在所述第一半导体基板的表面上的互连层，所述互连层具有内部互连结构和层间绝缘结构，其中，所述互连层具有与所述第一辅光学收发器和所述第二辅光学收发器垂直地重叠的窗口。
根据其它实施方式，一种存储卡，其包括存储器和控制存储器的操作的存储器控制器。存储器包括：封装基板；第一半导体基板和第二半导体基板，其堆叠在封装基板上；以及光学收发器，其产生和接收利用穿过第一半导体基板的红外(IR)线在封装基板与第二半导体基板之间行进的光学信号。
根据其它实施方式，一种存储卡，其包括存储器和控制存储器的操作的存储器控制器。存储器包括：封装基板，其包括第一主光学收发器和第二主光学收发器；第一半导体基板，其安装在封装基板上，并具有与第一主光学收发器对准的第一辅光学收发器；以及第二半导体基板，其堆叠在第一半导体基板上，并具有与第二主光学收发器对准的第二辅光学收发器。第一半导体基板和第二半导体基板横向地错开，以具有台阶结构，使得第二辅光学收发器接收利用穿过第一半导体基板的红外(IR)线从第二主光学收发器输出的光学信号。
根据其它实施方式，一种存储卡，其包括存储器和控制存储器的操作的存储器控制器。存储器包括：封装基板，其包括第一主光学收发器和第二主光学收发器；第一半导体基板，其安装在封装基板上，该第一半导体基板具有与第一主光学收发器对准的第一辅光学收发器；以及第二半导体基板，其堆叠在第一半导体基板上，该第二半导体基板具有与第二主光学收发器对准的第二辅光学收发器。第二辅光学收发器接收利用穿过第一半导体基板的红外(IR)线从第二主光学收发器输出的光学信号。
根据其它实施方式，一种电子系统，其包括存储器和通过总线与存储器连接的控制器。存储器或者控制器包括：封装基板；第一半导体基板和第二半导体基板，其堆叠在封装基板上；以及光学收发器，其适于产生和接收利用穿过第一半导体基板的红外(IR)线在封装基板与第二半导体基板之间行进的光学信号。
根据其它实施方式，一种电子系统，其包括存储器和通过总线与存储器连接的控制器。存储器或者控制器包括：封装基板，其包括第一主光学收发器和第二主光学收发器；第一半导体基板，其安装在封装基板上，该第一半导体基板具有与第一主光学收发器对准的第一辅光学收发器；以及第二半导体基板，其堆叠在第一半导体基板上，该第二半导体基板具有与第二主光学收发器对准的第二辅光学收发器。第一半导体基板和第二半导体基板横向地错开，以具有台阶结构，使得第二辅光学收发器接收利用穿过第一半导体基板的红外(IR)线从第二主光学收发器输出的光学信号。
根据其它实施方式，一种电子系统，其包括存储器和通过总线与存储器连接的控制器。存储器或者控制器包括：封装基板，其中横向地设置有第一主光学收发器和第二主光学收发器；第一半导体基板，其安装在封装基板上，该第一半导体基板具有与第一主光学收发器对准的第一辅光学收发器；以及第二半导体基板，其堆叠在第一半导体基板上，该第二半导体基板具有与第二主光学收发器对准的第二辅光学收发器。第二辅光学收发器接收利用穿过第一半导体基板的红外(IR)线从第二主光学收发器输出的光学信号。
附图说明
根据附图和随后的具体实施方式，实施方式将变得更加清楚，其中：
图1、图2和图3是示出根据实施方式的半导体封装件的示意图；
图4是示出根据另一实施方式的半导体封装件的剖视图；
图5是示出根据又一实施方式的半导体封装件的剖视图；
图6是示出包括根据一些实施方式的半导体封装件的电子系统的框图；以及
图7是示出包括根据一些实施方式的半导体封装件的另一电子系统的框图。
具体实施方式
应该理解，虽然本文可使用术语第一、第二、第三等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此，在一些实施方式中的第一元件可在其它实施方式中被称作第二元件，而不脱离本公开的教导。
还应该理解，当一元件被称作在另一元件“上”、“上方”、“下”、“下方”时，其可对应地直接在所述另一元件“上”、“上方”、“下”、“下方”，或者也可存在中间元件。因此，本文中使用以仅为了描述具体实施方式的诸如“上”、“上方”、“下”、“下方”的术语不旨在限制。
还应该理解，当一元件被称作“连接”(connect，或couple)至另一元件时，其可直接连接至所述另一元件，或者可存在中间元件。相反，当一元件被称作“直接连接”至另一元件时，不存在中间元件。用于描述元件或层之间的关系的其它词语应该按照相同的方式解释。可通过利用裸片切割工艺将诸如晶片的半导体基板分离为多块来获得半导体芯片。
半导体芯片可对应于存储器芯片或逻辑芯片。存储器芯片可包括集成在半导体基板上和/或集成在半导体基板中的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、闪光电路、磁性随机存取存储器(MRAM)电路、电阻随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可包括集成在半导体基板上和/或集成在半导体基板中的逻辑电路。在一些情况下，本文中使用的术语“半导体基板”可被理解为其中形成有集成电路的半导体芯片或半导体裸片。
图1是示出根据实施方式的半导体封装件的剖视图，并且图2和图3是示出在图1的半导体封装件中包括的光学收发器的示意图。
参照图1，半导体封装件10可包括封装基板100和安装在封装基板100上的多个半导体芯片200。封装基板100可对应于将半导体芯片200电连接至外部模块基板(未示出)或外部电子系统的构件。在一些实施方式中，封装基板100可为其中包括电路互连部分的印刷电路板(PCB)或埋置式基板。在一些实施方式中，封装基板100可为包括半导体芯片或硅中介层的硅基板。虽然图1示出了其中半导体芯片200安装在封装基板100的外表面上的示例，但是实施方式不限于此。例如，在一些实施方式中，半导体芯片200可埋置在封装基板100中。
半导体芯片200可为其中存储有数据的存储器芯片。在其中半导体芯片200垂直堆叠在封装基板100上的一个实施方式中，半导体芯片200的每一个可具有相同的功能或相同的构造。另选地，至少一个半导体芯片200可具有与其它半导体芯片不同的功能。例如，半导体芯片200可包括用于存储数据的存储器芯片和用于控制存储器芯片的诸如控制器芯片的逻辑芯片。
半导体芯片200的每一个可包括半导体基板210和设置在半导体基板210上的互连层230。半导体基板210可包括执行期望功能的集成电路，并且互连层230可包括层间绝缘层和设置在层间绝缘层中的内部互连线。半导体基板210可为硅基板，并且诸如晶体管的电路元件可设置在半导体基板210的第一表面212上。这些电路元件可通过内部互连线彼此电连接，并且内部互连线可通过层间绝缘层彼此绝缘。
红外(IR)线可用于半导体芯片200之间或半导体芯片200与封装基板100之间的光学通信中，并且可将光学收发器300和400设置在半导体芯片200和封装基板100中用于光学通信。针对利用IR线的光学通信，可将被存储在半导体芯片200中的数据或者旨在被存储在半导体芯片200中的数据信号转换为光学信号，并且可通过光学信号路径发送该光学信号。另外，也可将用于控制半导体芯片200的操作的控制信号转换为光学信号，并且可通过光学信号路径发送该光学信号。光学收发器300和400的每一个可包括用于接收IR线的光接收元件和用于产生IR线的光发射元件。
IR线可具有约780纳米或更大的波长。例如，IR线可具有约1200纳米至约15000纳米的波长。当发送光学信号时，IR线可穿过各个半导体芯片200的半导体基板210。因此，具有相对长的波长的IR线可用于光学通信中，以减少半导体基板210中的传播损耗。例如，波长为约1310纳米、1383纳米、1550纳米、1610纳米或1625纳米的IR线可用作光学信号的载体，以减少传播损耗。具有这种波长的IR线广泛用于使用诸如光纤的介质的光学通信领域中。参照图1、图2和图3，光学收发器300和400可包括设置在封装基板100中的主光学收发器400和设置在半导体基板210中的辅光学收发器300。主光学收发器400可包括主光学发送器410和主光学接收器430。主光学发送器410可包括光发射部分，该光发射部分具有产生IR线的诸如发光二极管(LED)或激光二极管的光发射元件，并且主光学接收器430可包括光接收部分，该光接收部分具有将IR线转换为电信号的诸如光电二极管的光接收元件。在一些实施方式中，主光学发送器410可包括多个光发射部分，所述多个光发射部分产生具有不同波长的多个不同的IR线，并且主光学接收器430可包括多个光接收部分，所述多个光接收部分接收具有不同波长的多个不同的IR线。在一些实施方式中，主光学接收器430的光接收部分的每一个可由光学滤波器(未示出)覆盖，从而接收器430仅接收一种或更多种预定波长的IR线。
控制器450可设置在封装基板100中以控制主光学收发器400的操作。控制器450可处理主光学接收器430接收的信号，并通过连接端子110将处理结果发送至外部装置。连接端子110可为附着至封装基板100的焊锡球。另外，控制器450可将通过连接端子110输入的电信号发送至主光学发送器410。控制器450可处理用于光学通信的数据信号，并且可控制主光学发送器410和主光学接收器430的操作。
与主光学收发器400成对的辅光学收发器300可设置在半导体芯片200的半导体基板210中。如图2所示，第一辅光学收发器301可设置在面对封装基板100的第一半导体基板211中，并且第一辅光学收发器301可与主光学收发器400对准。第一辅光学收发器301可包括与主光学发送器410对准的第一辅光学接收器330，以接收从主光学发送器410输出的第一光学信号S1(例如，第一IR信号)。另外，第一辅光学收发器301可包括与主光学接收器430对准的第一辅光学发送器310，以将第二光学信号S2(例如，第二IR信号)发送至主光学接收器430。
第一辅光学接收器330可为光接收部分，其具有将第一光学信号S1转换为电信号的诸如光电二极管的光接收元件。第一辅光学发送器310可包括光发射部分，其具有用于产生第二光学信号S2的诸如发光二极管(LED)或激光二极管的光发射元件。在一些实施方式中，第一辅光学发送器310可包括产生具有不同波长的多个不同IR线的多个光发射部分，并且第一辅光学接收器330可包括接收具有不同波长的多个不同IR线的多个光接收部分。在一些实施方式中，第一辅光学接收器330的光接收部分的每一个可包括光学滤波器(未示出)，从而接收器330仅接收一种或更多种预定波长的IR线。
控制器350可设置在第一半导体基板211中，并控制第一辅光学收发器301的操作。控制器350可处理第一辅光学接收器330接收的信号，并将处理结果发送至第一半导体基板211的集成电路部分290。集成电路部分290可包括存储器单元和驱动存储器单元的外围电路部分。另外，控制器350可将从集成电路部分290输出的电信号发送至第一辅光学发送器310，并且可控制第一辅光学发送器310的操作，使得第一辅光学发送器310产生第二光学信号S2，并将第二光学信号S2发送至主光学接收器430。控制器350可处理用于光学通信的数据信号，并且可控制第一辅光学发送器310和第一辅光学接收器330的操作。
输入至第一辅光学接收器330的第一光学信号S1可包括用于驱动集成电路部分290的命令或将被存储在集成电路部分290中的数据。当如图1所示多个半导体芯片200堆叠在封装基板100上时，第一光学信号S1可包括用于选择设置在多个半导体芯片200的任一个中的集成电路部分290的芯片选择信号。从第一辅光学发送器310输出的第二光学信号S2可包括从设置在第一半导体基板211中的集成电路部分290读取的数据。
再参照图1，半导体芯片200可堆叠在封装基板100上，并且半导体芯片200的每一个可包括通过光学信号与主光学收发器400进行通信的辅光学收发器300。半导体芯片200的每一个可包括半导体基板210。当包括第一半导体芯片201、第二半导体芯片203、第三半导体芯片205、第四半导体芯片207的半导体芯片200堆叠在封装基板100上以实现半导体封装件10时，第一半导体芯片201、第二半导体芯片203、第三半导体芯片205、第四半导体芯片207可具有相同的功能或相同的构造，并且主光学收发器400可包括第一主光学收发器401、第二主光学收发器403、第三主光学收发器405、第四主光学收发器407。在这种实施方式中，在第一半导体芯片201中包括的第一辅光学收发器301可设置为与设置在封装基板100中的第一主光学收发器401对准，并且在第二半导体芯片203中包括的第二辅光学收发器303可与设置在封装基板100中的第二主光学收发器403对准。类似地，在第三半导体芯片205中包括的第三辅光学收发器305可与设置在封装基板100中的第三主光学收发器405对准，并且在第四半导体芯片207中包括的第四辅光学收发器307可与设置在封装基板100中的第四主光学收发器407对准。
当第一半导体芯片201、第二半导体芯片203、第三半导体芯片205、第四半导体芯片207具有相同的功能或相同的构造时，第一辅光学收发器301、第二辅光学收发器303、第三辅光学收发器305、第四辅光学收发器307在第一半导体芯片201、第二半导体芯片203、第三半导体芯片205、第四半导体芯片207中的对应的一个中的设置位置可基本相同。因此，为了将第一辅光学收发器301、第二辅光学收发器303、第三辅光学收发器305、第四辅光学收发器307与设置在封装基板100中的第一主光学收发器401、第二主光学收发器403、第三主光学收发器405、第四主光学收发器407中的对应的一个垂直地对准，第一半导体芯片201、第二半导体芯片203、第三半导体芯片205、第四半导体芯片207可横向地错开以具有台阶结构。也就是说，上半导体芯片可堆叠在直接设置在上半导体芯片下方的下半导体芯片上，使得露出下半导体芯片的一个边缘。如图1所示，第一半导体芯片至第四半导体芯片的边缘可彼此横向地错开，使得芯片200的堆叠呈现台阶的形式，并且在封装基板100与芯片之间形成多个光学路径。因此，第一辅光学收发器301、第二辅光学收发器303、第三辅光学收发器305、第四辅光学收发器307可堆叠为与第一主光学收发器401、第二主光学收发器403、第三主光学收发器405、第四主光学收发器407中的对应的一个彼此平行地光学通信。
再参照图1和图3，当第二半导体芯片203的第二半导体基板213堆叠在位于封装基板100上的第一半导体芯片201的第一半导体基板211上时，设置在第二半导体基板213中的第二辅光学收发器303可通过穿过第一半导体基板211的光学信号S1和S2与主光学收发器400(在图1中，第二主光学收发器403)光学通信。在这种实施方式中，第二辅光学收发器303可包括辅光学发送器310和辅光学接收器330，诸如参照图2描述的第一辅光学收发器301。因此，第二辅光学收发器303可将光学信号发送至主光学收发器400，或者可从主光学收发器400接收输出的光学信号。具有所述光学信号的IR线可遵循第一半导体基板211的光学路径219以发送光学信号。
如上所述，互连层230可设置在各个半导体基板210的第一表面(图1的212)上，并且互连层230可包括内部互连结构234和层间绝缘结构232，内部互连结构234包括内部互连线，层间绝缘结构232使所述内部互连线彼此绝缘。构成内部互连结构234的金属图案可阻挡IR线。因此，内部互连结构234可设计为容纳光学路径219。在一些实施方式中，可将各个半导体芯片200的互连层230图案化，以形成露出各个半导体芯片200的辅光学收发器300的窗口330。这是为了防止扰乱光学信号S1和S2的传输。例如，窗口330可设置在第二半导体基板213上的第二互连层233中，以露出第二辅光学收发器303，并且与第二辅光学收发器303对准的窗口330可设置在第一半导体基板211上的第一互连层231中。也就是说，如图1所示，多个窗口330可设置在互连层230的与光学收发器300和400重叠的部分中。具体地说，第一窗口331、第二窗口333、第三窗口335、第四窗口337可穿透第一半导体芯片201的互连层230的部分以分别与第一辅光学收发器301、第二辅光学收发器303、第三辅光学收发器305、第四辅光学收发器307垂直地重叠。在一些实施方式中，互连层可不具有窗口。在一些实施方式中，可形成包括金属图案的内部互连结构以不与光学收发器重叠。
再参照图1，半导体芯片200之间或各个半导体芯片200与封装基板100之间的一种类型的信号传输基于光学信号。半导体封装件10还可包括电信号传输系统，该电信号传输系统使用用于半导体芯片200之间或各个半导体芯片200与封装基板100之间的信号传输的互连结构。
穿通电极250可穿透半导体芯片200的各个半导体基板210，并且穿通电极250可通过第一连接层251和第二连接层253彼此组合，以实现穿通电极250的连接结构。在这种实施方式中，因为第二半导体芯片203可堆叠在第一半导体芯片201上并与第一半导体芯片201横向地错开，所以第二半导体芯片203的穿通电极250可不与第一半导体芯片201的穿通电极250垂直对准。因此，电极延伸部259可设置在第一半导体基板210的第二表面214(对应于背面)上，以将第二半导体芯片203的穿通电极250电连接至第一半导体芯片201的穿通电极250。类似地，电极延伸部259可设置在第二半导体基板、第三半导体基板和第四半导体基板210的背面上。
在一个实施方式中，电极延伸部259可为将芯片200中的穿通电极250连接至芯片外部的结构的互连线。也就是说，第一半导体基板210的第二表面214上的电极延伸部259的第一端可连接至第一半导体芯片201的穿通电极250，并且第一半导体基板210的第二表面214上的电极延伸部259的第二端可连接至第二半导体芯片203的穿通电极250。第一连接部251(可为诸如焊锡凸块或铜柱凸块的连接凸块)可设置在第二半导体芯片203的穿通电极250的下端上，并且第二连接部253可设置在第一半导体基板210的第二表面214上的电极延伸部259的第二端上。第一连接部251可附着至第二连接部253，使得第一半导体芯片201的穿通电极250电连接至第二半导体芯片203的穿通电极250。电极延伸部259可设置在半导体基板210的与邻近辅光学收发器300的第一表面212相反的第二表面214上。
包括穿通电极250的电连接结构可提供半导体芯片200与封装基板100之间的电信号路径、用于将电力施加至半导体芯片200的供电路径或者用于将地电压施加至半导体芯片200的接地路径。
参照图4，半导体封装件20可包括封装基板1100和垂直堆叠在封装基板1100上的半导体芯片1200。第一主光学收发器1401、第二主光学收发器1403、第三主光学收发器1405、第四主光学收发器1407可设置在封装基板1100中，并且辅光学收发器1300可设置在半导体芯片1200中。因此，半导体芯片1200和封装基板1100可利用光学信号彼此通信。在这种实施方式中，如果第一半导体芯片1201、第二半导体芯片1203、第三半导体芯片1205、第四半导体芯片1207具有相同的尺寸，则第一辅光学收发器1301、第二辅光学收发器1303、第三辅光学收发器1305、第四辅光学收发器1307在第一半导体芯片1201、第二半导体芯片1203、第三半导体芯片1205、第四半导体芯片1207中的对应的一个中的设置位置可不同。因此，当第一半导体芯片1201、第二半导体芯片1203、第三半导体芯片1205、第四半导体芯片1207的堆叠彼此垂直地对准时，第一辅光学收发器1301、第二辅光学收发器1303、第三辅光学收发器1305、第四辅光学收发器1307可错开，使得它们彼此不垂直重叠，如图4所示。因此，即使第一半导体芯片1201、第二半导体芯片1203、第三半导体芯片1205、第四半导体芯片1207的边缘彼此垂直对准，第一半导体芯片1201、第二半导体芯片1203、第三半导体芯片1205、第四半导体芯片1207也可分别与封装基板1100的第一主光学收发器1401、第二主光学收发器1403、第三主光学收发器1405、第四主光学收发器1407进行光学通信。
当利用IR线进行光学通信时，被存储在半导体芯片1200中的数据或者旨在被存储在半导体芯片1200中的数据信号可被转换为光学信号，并且可通过光学信号路径发送该光学信号。另外，用于控制半导体芯片1200的操作或用于选择半导体芯片1200中的任一个的控制信号也可被转换为光学信号，并且可通过光学信号路径发送该光学信号。光学收发器1300和1400的每一个可包括用于接收IR线的光接收元件和用于产生IR线的光发射元件。IR线可具有约1200纳米至约15000纳米的波长。
IR线可穿过半导体芯片1200的半导体基板1210，以发送光学信号。因此，具有相对长的波长的IR线可用于光学通信中，以减少来自半导体基板1210的光学信号衰减。例如，波长为约1310纳米、1383纳米、1550纳米、1610纳米或1625纳米的IR线可用作信号载体，以减少传播损耗。具有这种波长的IR线广泛用于利用诸如光纤的介质的光学通信领域。
光学收发器1300和1400的每一个可包括光发射部分和光接收部分。光学收发器1300和1400的每一个还可包括控制光发射部分和光接收部分的操作并执行数据处理操作的控制器。光发射部分可包括产生IR线的发光二极管(LED)或激光二极管，并且光接收部分可包括将IR线转换为电信号的光电二极管。在一些实施方式中，光发射部分可包括产生具有不同波长的多个不同的IR线的多个光发射元件，并且光接收部分可包括接收具有不同波长的多个不同的IR线的多个光接收元件。在一些实施方式中，光接收元件的每一个可包括被构造为去除不期望的波长的光学滤波器(未示出)。
半导体芯片1200和封装基板1100可通过穿通电极1250彼此电连接，并且这些穿通电极1250可用作信号传输路径、电力传输路径或接地路径。在当前实施方式中，上半导体芯片1200的穿通电极1250与下半导体芯片1200的穿通电极1250垂直对准并且电连接。
互连层1230可设置在各个半导体基板1210的第一表面1212上。诸如连接凸块的第一连接部1251可设置在穿通电极1250的邻近第一表面1212的下端上，并且诸如连接凸块的第二连接部1253可设置在穿通电极1250的邻近第二表面1214的上端上。窗口1330(例如，第一窗口1331、第二窗口1333、第三窗口1335、第四窗口1337)可设置在互连层1230中，以露出第一辅光学收发器1301、第二辅光学收发器1303、第三辅光学收发器1305、第四辅光学收发器1307。在一些实施方式中，互连层可不具有窗口。在一些实施方式中，包括金属图案的内部互连结构可形成为不与光学收发器重叠。
参照图5，半导体封装件30可包括封装基板2100和垂直堆叠在封装基板2100上的半导体芯片2200。主光学收发器2400(例如第一主光学收发器2401、第二主光学收发器2403、第三主光学收发器2405、第四主光学收发器2407)可设置在封装基板2100中。另外，辅光学收发器2300(例如第一辅光学收发器2301、第二辅光学收发器2303、第三辅光学收发器2305、第四辅光学收发器2307)可设置在第一半导体芯片2201、第二半导体芯片2203、第三半导体芯片2205、第四半导体芯片2207的每一个中。因此，半导体芯片2200和封装基板2100可利用光学信号彼此通信。在当前实施方式中，半导体封装件具有四个半导体芯片，并且所述半导体芯片的每一个具有四个辅光学收发器，但这不旨在限制。半导体封装件可具有两个、三个、五个或多于五个半导体芯片。半导体芯片可具有两个、三个、五个或多于五个辅光学收发器，并且封装基板可具有两个、三个、五个或多于五个主光学收发器。
在当前实施方式中，第二半导体芯片2203堆叠在第一半导体芯片2201上，使得第二半导体芯片2203中的第一辅光学收发器2301、第二辅光学收发器2303、第三辅光学收发器2305、第四辅光学收发器2307分别与第一半导体芯片2201中的第一辅光学收发器2301、第二辅光学收发器2303、第三辅光学收发器2305、第四辅光学收发器2307垂直对准，并且第三半导体芯片2205堆叠在第二半导体芯片2203上，使得第三半导体芯片2205中的第一辅光学收发器2301、第二辅光学收发器2303、第三辅光学收发器2305、第四辅光学收发器2307分别与第二半导体芯片2203中的第一辅光学收发器2301、第二辅光学收发器2303、第三辅光学收发器2305、第四辅光学收发器2307垂直对准。类似地，第四半导体芯片2207可堆叠在第三半导体芯片2205上，使得第四半导体芯片2207中的第一辅光学收发器2301、第二辅光学收发器2303、第三辅光学收发器2305、第四辅光学收发器2307与第三半导体芯片2205中的第一辅光学收发器2301、第二辅光学收发器2303、第三辅光学收发器2305、第四辅光学收发器2307垂直对准。因此，一半导体芯片中的辅光学收发器2301、2303、2305和2307的每一个与另一半导体芯片中的辅光学收发器2301、2303、2305和2307的每一个垂直重叠。
当利用IR线进行光学通信时，被存储在半导体芯片2200中的数据或旨在被存储在半导体芯片2200中的数据信号可转换为光学信号，并且可通过光学信号路径发送该光学信号。另外，用于控制半导体芯片2200的操作或用于选择半导体芯片2200中的任一个的控制信号也可被转换为光学信号，并且可通过光学信号路径发送该光学信号。光学收发器2300和2400的每一个可包括用于接收IR线的光接收元件和用于产生IR线的光发射元件。IR线可具有约1200纳米至约15000纳米的波长。IR线可穿过构成半导体芯片2200的半导体基板2210，以发送光学信号。因此，具有相对长的波长的IR线可用于光学通信中，以减少来自半导体基板2210的传播损耗。例如，波长为约1310纳米、1383纳米、1550纳米、1610纳米或1625纳米的IR线可用作光学信号的载体，以减少传播损耗。具有这种波长的IR线广泛用于使用诸如光纤的介质的光学通信领域。
光学收发器2300和2400的每一个可包括光发射部分和光接收部分。光学收发器2300和2400的每一个还可包括控制光发射部分和光接收部分的操作并执行数据处理操作的控制器。光发射部分可包括产生IR线的发光二极管(LED)或激光二极管，并且光接收部分可包括将IR线转换为电信号的光电二极管。在一些实施方式中，光发射部分可包括产生具有不同波长的多个不同的IR线的多个光发射元件，并且光接收部分可包括接收具有不同波长的多个不同的IR线的多个光接收元件。在一些实施方式中，光接收元件的每一个可包括用于去除不期望的光的波长的光学滤波器(未示出)。辅光学收发器2300的每一个可具有带透明电极的二极管(例如，LED、激光二极管或光电二极管)，从而IR线穿过辅光学收发器2300。
半导体芯片2200和封装基板2100可通过穿通电极2250彼此电连接，并且这些穿通电极2250可用作信号传输路径、电力传输路径或接地路径。在当前实施方式中，上半导体芯片2200的穿通电极2250与下半导体芯片2200的穿通电极2250垂直对准并且电连接。
互连层2230可设置在各个半导体基板2210的第一表面2212上。第一连接层2251可设置在穿通电极2250的邻近第一表面2212的下端上，并且第二连接层2253可设置在穿通电极2250的邻近半导体基板2210的第二表面2214(第二表面2214与第一表面2212相反)的上端上。窗口2330(例如第一窗口2331、第二窗口2333、第三窗口2335、第四窗口2337)可设置在互连层2230中以露出第一辅光学收发器2301、第二辅光学收发器2303、第三辅光学收发器2305、第四辅光学收发器2307。在一些实施方式中，互连层可不具有窗口。在一些实施方式中，包括金属图案的内部互连结构可形成为不与光学收发器重叠。
参照图6，根据一实施方式的半导体封装件可设置为存储卡1800的形式。例如，存储卡1800可包括诸如非易失性存储器器件的存储器1810和存储器控制器1820。存储器1810和存储器控制器1820可存储数据或读出存储的数据。
根据一个实施方式，存储器1810可包括非易失性存储器器件。存储器控制器1820可控制存储器1810，从而响应于来自主机1830的读/写请求将存储的数据读出或者将数据存储。
参照图7，根据实施方式的半导体封装件可应用于电子系统2710。该电子系统2710可包括控制器2711、输入/输出单元2712和存储器2713。控制器2711、输入/输出单元2712和存储器2713可通过总线2715彼此连接，总线2715提供了数据可通过其移动的路径。存储器2713和控制器2711可构成根据实施方式的半导体封装件。
例如，控制器2711可包括至少一个微处理器、至少一个数字信号处理器、至少一个微控制器和能够执行与这些组件的功能相同的功能的逻辑器件。控制器2711或存储器2713可包括根据实施方式的半导体封装件。输入/输出单元2712可包括键区、键盘、显示装置、触摸屏等。存储器2713是用于存储数据的装置。存储器2713可存储将被控制器2711等执行的数据和/或命令。
存储器2713可包括诸如DRAM的易失性存储器器件和/或诸如闪速存储器的非易失性存储器器件。例如，闪速存储器可安装至诸如移动终端或台式计算机的信息处理系统。闪速存储器可构成固态硬盘(SSD)。在这种情况下，电子系统2710可在闪速存储器系统中稳定地存储大量数据。
电子系统2710可还包括配置为将数据发送至通信网络和从通信网络接收数据的接口2714。接口2714可为有线或无线类型的。例如，接口2714可包括天线或者有线或无线收发器。
电子系统2710可为执行各种功能的移动系统、个人计算机、工业计算机或逻辑系统。例如，移动系统可为个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统或信息发送/接收系统。
在其中电子系统2710是一种能够执行无线通信的设备的实施方式中，电子系统2710可用于诸如CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强型时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带互联网)中的一个的通信系统中。
针对例示目的公开了实施方式。本领域技术人员应该理解，在不脱离所附权利要求的范围和精神的情况下，各种修改、增加和替换都是可以的。

Claims (18)

1.一种半导体封装件，所述半导体封装件包括：
第一半导体基板和第二半导体基板，其堆叠在封装基板上方；
光学收发器，其产生和接收利用穿过所述第一半导体基板的红外线在所述封装基板与所述第二半导体基板之间行进的光学信号，其中，所述光学收发器包括主光学收发器和辅光学收发器，所述主光学收发器设置在所述封装基板中，所述辅光学收发器设置在所述第二半导体基板中，与所述主光学收发器对准；以及
互连层，其设置在所述第一半导体基板的表面上，所述互连层具有内部互连结构和层间绝缘结构，
其中，所述互连层具有与所述辅光学收发器垂直地重叠的窗口。
2.根据权利要求1所述的半导体封装件，其中，所述红外线具有1200纳米至15000纳米的波长。
3.根据权利要求2所述的半导体封装件，其中，所述第一半导体基板包括硅基板。
4.根据权利要求1所述的半导体封装件，
其中，所述主光学收发器包括主光学发送器，并且
其中，所述辅光学收发器包括与所述主光学发送器对准的辅光学接收器。
5.根据权利要求1所述的半导体封装件，
其中，所述主光学收发器包括主光学发送器和主光学接收器；并且
其中，所述辅光学收发器包括分别与所述主光学发送器和所述主光学接收器对准的辅光学接收器和辅光学发送器。
6.根据权利要求1所述的半导体封装件，所述半导体封装件还包括穿通电极，其穿透所述第一半导体基板和所述第二半导体基板，将所述第一半导体基板和所述第二半导体基板电连接至所述封装基板。
7.根据权利要求6所述的半导体封装件，其中，所述穿通电极用作所述第一半导体基板和所述第二半导体基板与所述封装基板之间的电信号路径、供电路径或接地路径。
8.根据权利要求1所述的半导体封装件，其中，所述光学收发器提供所述第二半导体基板与所述封装基板之间的数据信号路径或提供芯片选择信号路径，通过该芯片选择信号路径发送用于选择所述第一半导体基板和所述第二半导体基板中的所述第二半导体基板的芯片选择信号。
9.一种半导体封装件，所述半导体封装件包括：
封装基板，其包括第一主光学收发器和第二主光学收发器；
第一半导体基板，其安装在所述封装基板上，所述第一半导体基板具有与所述第一主光学收发器对准的第一辅光学收发器；
第二半导体基板，其堆叠在所述第一半导体基板上，所述第二半导体基板具有与所述第二主光学收发器对准的第二辅光学收发器，
其中，所述第一半导体基板和所述第二半导体基板横向地错开，以具有台阶结构，使得所述第二辅光学收发器接收利用穿过所述第一半导体基板的红外(IR)线从所述第二主光学收发器输出的光学信号；以及
所述半导体封装件还包括设置在所述第一半导体基板的表面上的互连层，所述互连层具有内部互连结构和层间绝缘结构，
其中，所述互连层具有与所述第一辅光学收发器和所述第二辅光学收发器垂直地重叠的窗口。
10.根据权利要求9所述的半导体封装件，所述半导体封装件还包括：
第一穿通电极，其穿透所述第一半导体基板；
第二穿通电极，其穿透所述第二半导体基板；以及
电极延伸部，其设置在所述第一半导体基板的与所述封装基板相反的第一表面上，将所述第一穿通电极电连接至所述第二穿通电极。
11.根据权利要求10所述的半导体封装件，其中，所述第一穿通电极、所述电极延伸部和所述第二穿通电极在所述第一半导体基板和所述第二半导体基板与所述封装基板之间提供电信号路径、供电路径或接地路径。
12.根据权利要求10所述的半导体封装件，其中，所述第一辅光学收发器设置为邻近所述第一半导体基板的与所述第一表面相反的第二表面。
13.一种半导体封装件，所述半导体封装件包括：
封装基板，其包括第一主光学收发器和第二主光学收发器；
第一半导体基板，其安装在所述封装基板上方，所述第一半导体基板具有与所述第一主光学收发器对准的第一辅光学收发器；
第二半导体基板，其堆叠在所述第一半导体基板上，所述第二半导体基板具有与所述第二主光学收发器对准的第二辅光学收发器，
其中，所述第二辅光学收发器接收利用穿过所述第一半导体基板的红外(IR)线从所述第二主光学收发器输出的光学信号；以及
所述半导体封装件还包括设置在所述第一半导体基板的表面上的互连层，所述互连层具有内部互连结构和层间绝缘结构，
其中，所述互连层具有与所述第一辅光学收发器和所述第二辅光学收发器垂直地重叠的窗口。
14.根据权利要求13所述的半导体封装件，其中，所述第二半导体基板堆叠在所述第一半导体基板上，使得所述第二辅光学收发器不与所述第一辅光学收发器垂直地重叠。
15.根据权利要求13所述的半导体封装件，其中，所述第二半导体基板堆叠在所述第一半导体基板上，使得所述第二辅光学收发器与所述第一辅光学收发器垂直地重叠。
16.根据权利要求13所述的半导体封装件，所述半导体封装件还包括：
第一穿通电极，其穿透所述第一半导体基板；
第二穿通电极，其穿透所述第二半导体基板；以及
其中，所述第二穿通电极与所述第一穿通电极垂直对准并且电连接。
17.根据权利要求16所述的半导体封装件，其中，所述第一穿通电极和所述第二穿通电极在所述第一半导体基板和所述第二半导体基板与所述封装基板之间提供电信号路径、供电路径或接地路径。
18.根据权利要求13所述的半导体封装件，其中，所述第二辅光学收发器提供所述第二半导体基板与所述封装基板之间的数据信号路径。
CN201410521024.1A 2013-12-31 2014-09-30 具有光学收发器的半导体封装件 Active CN104752550B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130168672A KR102135474B1 (ko) 2013-12-31 2013-12-31 광통신부를 가지는 반도체 패키지
KR10-2013-0168672 2013-12-31

Publications (2)

Publication Number Publication Date
CN104752550A CN104752550A (zh) 2015-07-01
CN104752550B true CN104752550B (zh) 2017-12-12

Family

ID=53591939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410521024.1A Active CN104752550B (zh) 2013-12-31 2014-09-30 具有光学收发器的半导体封装件

Country Status (3)

Country Link
US (1) US9397757B2 (zh)
KR (1) KR102135474B1 (zh)
CN (1) CN104752550B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806067B2 (en) * 2015-07-20 2017-10-31 Globalfoundries Inc. Die-die stacking
US9646916B1 (en) * 2016-06-29 2017-05-09 International Business Machines Corporation Method and apparatus to facilitate direct surface cooling of a chip within a 3D stack of chips using optical interconnect
US9761564B1 (en) 2016-06-30 2017-09-12 Micron Technology, Inc. Layout of transmission vias for memory device
CN109979911B (zh) 2017-12-27 2020-12-15 晟碟信息科技（上海）有限公司 包含光学连接的晶片堆叠体的半导体装置
KR102059968B1 (ko) * 2018-04-05 2019-12-27 한국과학기술연구원 중적외선을 이용한 반도체 칩간 광통신 기술
US10333623B1 (en) * 2018-06-25 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Optical transceiver
US11031381B2 (en) * 2018-10-30 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof
US11682660B2 (en) * 2020-10-21 2023-06-20 Advanced Semiconductor Engineering, Inc. Semiconductor structure
KR20230112667A (ko) * 2020-11-20 2023-07-27 아야 랩스 인코포레이티드 이더넷 스위치들을 위한 저전력 광학 입력/출력 칩렛 (teraphye)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170383A (zh) * 1994-12-13 1998-01-14 普林斯顿大学理事会 多色有机发光装置
US7079776B1 (en) * 1999-03-23 2006-07-18 Seiko Epson Corporation Optical signal transmission board and apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200631A (en) * 1991-08-06 1993-04-06 International Business Machines Corporation High speed optical interconnect
EP0600267B1 (de) * 1992-12-03 1998-01-28 Siemens Aktiengesellschaft Bidirektionaler optischer Sende- und Empfangsmodul
KR20100002871A (ko) 2008-06-30 2010-01-07 주식회사 하이닉스반도체 반도체 패키지
KR20110016015A (ko) 2009-08-10 2011-02-17 주식회사 하이닉스반도체 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170383A (zh) * 1994-12-13 1998-01-14 普林斯顿大学理事会 多色有机发光装置
US7079776B1 (en) * 1999-03-23 2006-07-18 Seiko Epson Corporation Optical signal transmission board and apparatus

Also Published As

Publication number Publication date
KR102135474B1 (ko) 2020-07-17
US20150222364A1 (en) 2015-08-06
US9397757B2 (en) 2016-07-19
CN104752550A (zh) 2015-07-01
KR20150078874A (ko) 2015-07-08

Similar Documents

Publication Publication Date Title
CN104752550B (zh) 具有光学收发器的半导体封装件
KR102264548B1 (ko) 반도체 패키지 및 그 제조 방법
US9906312B2 (en) Semiconductor packages with optical interconnection structures, memory cards including the same, and electronic systems including the same
US9324657B2 (en) Semiconductor package and method of fabricating the same
US9158081B2 (en) Semiconductor package with an optical signal path, memory card including the same, and electronic system including the same
CN108074912B (zh) 包括互连器的半导体封装
CN103887186A (zh) 包括在器件上组装的分立天线的封装结构
KR102144367B1 (ko) 반도체 패키지 및 이의 제조 방법
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
TWI761632B (zh) 包含與半導體晶粒分隔開的橋式晶粒之半導體封裝
US10090236B2 (en) Interposer having a pattern of sites for mounting chiplets
US9356002B2 (en) Semiconductor package and method for manufacturing the same
US9391009B2 (en) Semiconductor packages including heat exhaust part
KR20140142967A (ko) 반도체 패키지
CN103208432A (zh) 层叠封装器件的制造方法
CN107316853A (zh) 半导体封装件
KR20180057427A (ko) 반도체 패키지 및 그 제조 방법
US9922965B2 (en) Manufacturing methods semiconductor packages including through mold connectors
US10008476B2 (en) Stacked semiconductor package including a smaller-area semiconductor chip
CN102800644B (zh) Ddr信号布线封装基板以及ddr信号布线封装方法
CN103681551A (zh) 半导体芯片和具有半导体芯片的半导体封装体
CN105321906A (zh) 具有光学穿孔结构的半导体器件
US20140361437A1 (en) Package substrates and methods of fabricating the same
US9209150B2 (en) Embedded packages, methods of fabricating the same, electronic systems including the same, and memory cards including the same
KR20160022457A (ko) 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant