KR102135474B1 - 광통신부를 가지는 반도체 패키지 - Google Patents

광통신부를 가지는 반도체 패키지 Download PDF

Info

Publication number
KR102135474B1
KR102135474B1 KR1020130168672A KR20130168672A KR102135474B1 KR 102135474 B1 KR102135474 B1 KR 102135474B1 KR 1020130168672 A KR1020130168672 A KR 1020130168672A KR 20130168672 A KR20130168672 A KR 20130168672A KR 102135474 B1 KR102135474 B1 KR 102135474B1
Authority
KR
South Korea
Prior art keywords
semiconductor
optical communication
communication unit
sub
package
Prior art date
Application number
KR1020130168672A
Other languages
English (en)
Other versions
KR20150078874A (ko
Inventor
황인철
조일환
김기영
양경모
안재준
조종호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130168672A priority Critical patent/KR102135474B1/ko
Priority to US14/318,529 priority patent/US9397757B2/en
Priority to CN201410521024.1A priority patent/CN104752550B/zh
Publication of KR20150078874A publication Critical patent/KR20150078874A/ko
Application granted granted Critical
Publication of KR102135474B1 publication Critical patent/KR102135474B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H01L2225/06534—Optical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Communication System (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

패키지 기판에 적층된 제1 및 제2반도체 기판들, 및 제1반도체 기판을 투과하는 적외선 광을 사용하여 제2반도체 기판과 기판 사이에 광학 신호를 전달하는 광통신부를 포함하는 반도체 패키지를 제시한다.

Description

광통신부를 가지는 반도체 패키지{Semiconductor package with optical transceiver}
본 출원은 패키지 기술에 관한 것으로서, 특히 광통신부를 가지는 반도체 패키지(package)에 관한 것이다.
모바일(mobile) 기기와 같은 전자 제품이 점점 소형화되면서도 고용량의 데이터(data) 처리를 요구하고 있다. 전자 제품에 사용되는 반도체 소자의 집적도를 증가시킬 필요가 커지고 있으나 획기적으로 집적도 증가된 반도체 칩을 구현하기가 어렵다. 고용량의 데이터 처리가 가능한 반도체 칩(chip)을 구현하기 하기 위해 평면 트랜지스터(Tr) 구조 대신 수직 트랜지스터 구조를 가지도록 하는 3차원 구조가 제안되고 있으나, 제조상의 어려움으로 현실화에는 상당한 기간이 소요될 것으로 예측되고 있다.
고용량의 데이터 처리를 위해 반도체 칩을 포함하는 반도체 패키지를 고용량의 데이터 처리를 가능하도록 하는 구현하는 방법들이 고려될 수 있다. 다수의 반도체 칩들 하나의 패키지로 패키징(packaging)하여 반도체 패키지가 고용량의 데이터 처리가 가능하도록 하는 방법들이 고려될 수 있다. 고용량의 반도체 패키지는 복수의 반도체 칩을 적층하는 적층 패키지 형태로 제작될 수 있다. 다수의 반도체 칩들을 포함하는 반도체 패키지는 다수의 반도체 칩들을 구동하므로, 반도체 칩을 구동하는 신호 경로의 수가 반도체 칩들의 수에 의존하여 증가하고 있다. 또한, 반도체 칩의 크기가 작아지며 신호의 전기적 경로들 사이의 간격이 좁아지고 있어, 배선(interconnection)의 스큐(skew), 반사 및 간섭으로 인해 데이터가 왜곡되는 현상이 해결되어야 할 문제로 대두되고 있다.
본 출원은 광학 신호 경로를 구비하여 신호 전달 속도를 개선하고 신호 간섭 현상을 억제하고 할 수 있는 반도체 패키지를 제시하고자 한다.
본 출원의 일 관점은, 패키지 기판; 상기 패키지 기판에 적층된 제1 및 제2반도체 기판들; 및 상기 제1반도체 기판을 투과하는 적외선 광을 사용하여 상기 제2반도체 기판과 상기 기판 사이에 광학 신호를 전달하는 광통신부;를 포함하는 반도체 패키지를 제시한다.
본 출원의 다른 일 관점은, 제1 및 제2메인(main) 광통신부들이 나란히 위치하는 패키지 기판; 상기 패키지 기판 상에 실장되고 상기 제1메인 광통신부에 정렬하는 제1서브(sub) 광통신부를 포함하는 제1반도체 기판; 및 상기 제1반도체 기판을 투과하는 적외선 광을 사용하여 상기 제2메인 광통신부로부터 광학 신호를 전달받는 제2서브 광통신부가 상기 제1서브 광통신부로부터 이격되도록 상기 제1반도체 기판 상에서 일정 간격 수평 방향으로 이동(shift)된 위치에 위치하여 계단 형상을 이루는 제2반도체 기판을 포함하는 반도체 패키지를 제시한다.
본 출원의 다른 일 관점은, 제1 및 제2메인(main) 광통신부들이 나란히 위치하는 패키지 기판; 상기 패키지 기판 상에 실장되고 상기 제1메인 광통신부에 정렬하는 제1서브(sub) 광통신부가 위치한 제1반도체 기판; 및 상기 제1반도체 기판 상에 적층되고 상기 제2메인 광통신부에 정렬하여 상기 제1반도체 기판을 투과하는 적외선 광을 사용하여 상기 제2메인 광통신부로부터 광학 신호를 전달받는 제2서브 광통신부가 위치한 제2반도체 기판;을 포함하는 반도체 패키지를 제시한다.
본 출원의 예에 따르면, 광학 신호 경로를 구비하여 신호 전달 속도를 개선하고 신호 간섭 현상을 억제하고 할 수 있는 반도체 패키지를 제시할 수 있다.
도 1 내지 도 3은 일 예에 따른 반도체 패키지를 보여주는 도면들이다.
도 4는 다른 일 예에 따른 반도체 패키지를 보여주는 도면이다.
도 5는 다른 일 예에 따른 반도체 패키지를 보여주는 도면이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", "측면" 또는 "내부"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. "직접적으로 연결"되거나 "직접적으로 접속"되는 경우는 중간에 다른 구성 요소들이 존재하지 않은 것으로 해석될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들에서도 마찬가지의 해석이 적용될 수 있다. 반도체 칩은 전자 회로가 집적된 반도체 기판이 칩(chip) 형태로 절단 가공된 형태를 의미할 수 있다. 반도체 기판 또는 반도체 칩은 DRAM이나 SRAM, FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나 반도체 기판이거나 논리 집적회로가 집적된 로직(logic) 칩을 의미할 수 있다.
도 1 내지 도 3은 일 예에 따른 반도체 패키지를 보여주는 도면들이다. 도 1은 일 예에 따른 반도체 패키지(10)의 단면 형상을 보여주고, 도 2 및 도 3은 광통신의 일 예를 보여준다.
도 1을 참조하면, 반도체 패키지(10)는 패키지 기판(100)과 패키지 기판(100)에 실장된 반도체 칩(chip: 200)을 포함할 수 있다. 패키지 기판(100)은 반도체 칩(200)을 외부의 모듈(module) 기판(도시되지 않음)이나 다른 전자 기기의 부품과 전기적으로 연결하는 부재로서, 전기적 회로 배선 구조를 구비한 인쇄회로기판(PCB)나 임베디드 기판(embedded substrate) 등의 형태로 도입될 수 있다. 반도체 칩(200)이 패키지 기판(100) 상에 실장된 형태로 반도체 패키지(10)가 구성된 예가 제시되지만, 패키지 기판(100)에 반도체 칩(200)이 내장된 형태로 반도체 패키지가 구성될 수도 있다. 반도체 칩(200)은 데이터(data)를 저장하는 메모리 칩(memory chip)일 수 있다. 다층으로 다수의 반도체 칩(200)들이 적층될 때, 개개의 반도체 칩(200)들은 상호 간에 동일한 기능을 수행하거나 동일한 형태를 가지는 칩일 수 있다. 반도체 칩(200)들은 서로 간에 다른 기능을 가지는 칩들, 예컨대, 데이터 저장을 위한 메모리 칩과 메모리 칩을 제어하는 컨트롤러(controller)와 같은 로직(logic) 칩이 상호 적층될 수도 있다.
반도체 칩(200)은 목적과 기능에 따라 필요한 집적 회로가 집적되는 반도체 기판(210)과 내부 배선층 구조 및 층간 절연층 구조 등을 포함하는 활성층(230)을 포함할 수 있다. 반도체 기판(210)은 실리콘(Si) 기판일 수 있으며, 실리콘 기판인 반도체 기판(210)의 어느 한 표면인 제1표면(212)에 다양한 형태의 트랜지스터(transistor) 구조와 같은 집적 회로 소자들이 집적될 수 있으며, 이러한 집적 회로 소자들은 내부 배선층 구조로 회로 연결될 수 있고, 층간 절연층에 의해 내부 배선층 구조 등이 절연 격리될 수 있다.
반도체 칩(200)과 다른 반도체 칩(200) 사이 또는 반도체 칩(200)과 패키지 기판(100) 사이에 신호 데이터를 교환하기 위해서 적외선 광을 사용하는 광통신이 사용되고, 광통신을 위한 광통신부(300, 400)가 패키지 기판(100) 및 반도체 칩(200)에 구비될 수 있다. 적외선 광을 이용한 광통신은 반도체 칩(200)에 저장되거나 또는 저장될 데이터(data)를 광신호로 송수신하거나 또는 특정 반도체 칩(200)의 칩선택(chip selection) 또는 칩(200)의 동작 제어를 위한 데이터 신호를 광신호로 송수신하기 위해서 구비된다. 광통신부(300, 400)는 적외선 광을 수신하거나 또는 송신하기 위한 수광 소자 또는 발광 소자를 구비할 수 있다. 적외선 광은 780㎚ 이상의 파장대의 광으로 사용될 수 있으며, 1200㎚ 내지 15000㎚ 파장대의 광이 사용될 수 있다. 적외선 광은 반도체 칩(200)을 이루는 반도체 기판(210)을 투과하여 광신호를 전달하는 수단으로 사용되므로, 반도체 기판(210)을 이루는 재질인 실리콘(Si)에 대해 투과 손실이 상대적으로 낮은 적외선 파장대의 광이 사용될 수 있다. 예컨대, 광통신에 사용되는 광섬유와 같은 매질에서의 손실이 상대적으로 낮은 1310㎚, 1383㎚, 1550㎚, 1610㎚ 또는 1625㎚ 파장 대역의 적외선 광이 광신호 매개로 사용될 수 있다.
도 1과 함께 도 2 및 도 3을 참조하면, 광통신부(300, 400)는 패키지 기판(100)에 위치하도록 구비된 메인(main) 광통신부(400)와 이에 정렬되도록 반도체 기판(210)에 위치하는 서브 광통신부(300)을 포함할 수 있다. 메인 광통신부(400)는 메인 광송신부(410)와 메인 광수신부(430)를 포함하는 광송수신부로 구성될 수 있다. 메인 광송신부(410)는 적외선 광을 발광하는 발광 다이오드(LED) 또는 레이저 다이오드를 포함하는 발광부를 포함할 수 있고, 메인 광수신부(430)는 광을 입력 받아 전류로 변환할 수 있는 포토 다이오드(photo diode)를 포함하는 수광부를 포함할 수 있다. 메인 광송신부(410)는 다수의 서로 다른 구별되는 파장대의 적외선 광을 발광할 수 있도록 다수의 발광부들을 구비할 수 있고, 메인 광수신부(430)는 서로 다른 구별되는 파장대의 적외선 광을 수광할 수 있도록 파장대별로 다수의 수광부들을 구비할 수 있다. 수광부는 특정 파장대의 적외선 광을 수광하도록 광 필터(filter: 도시되지 않음)를 구비할 수도 있다.
메인 광통신부(400)의 광송수신부(410, 430)의 동작을 제어하는 제어부(450)가 패키지 기판(100)에 구비될 수 있다. 제어부(450)는 광수신부(430)에 의해 수신된 신호 값들을 처리하여 패키지 기판(100)에 구비된 솔더볼(solder ball)과 같은 접속 단자(110)를 통해 외부 장치로 전달하거나, 또는 접속 단자(110)를 통해 수신된 신호를 광송신부(410)로 전달하여 반도체 칩(200)으로 전달되도록 할 수 있다. 제어부(450)는 광통신을 통한 데이터 송수신을 위해 데이터(data)를 처리하며, 광송신부(410) 및 광수신부(430)를 제어하는 동작을 수행할 수 있다.
메인 광통신부(400)에 정렬되는 서브 광통신부(300)가 반도체 칩(200)의 반도체 기판(210)에 구비될 수 있다. 도 2에 제시된 바와 같이, 패키지 기판(100)에 대향되게 위치하는 제1반도체 기판(211)에 제1서브 광통신부(301)가 메인 광통신부(400)에 정렬되도록 위치할 수 있다. 제1서브 광통신부(301)는 메인 광송신부(410)에 정렬되어 발광된 적외선 제1신호광(S1)을 수광하는 제1서브 광수신부(330)를 포함한다. 제1서브 광통신부(301)는 메인 광수신부(430)로 적외선 제2신호광(S2)을 발광하는 제1서브 광송신부(310)을 포함할 수 있다. 제1서브 광수신부(330)는 제1신호광(S1)을 입력 받아 전류로 변환할 수 있는 포토 다이오드를 포함하는 수광부를 포함할 수 있다. 제1서브 광송신부(310)는 제2신호광(S2)를 발광하는 발광부를 포함하고, 발광부는 적외선 광을 발광하는 발광 다이오드(LED) 또는 레이저 다이오드를 포함할 수 있다. 제1서브 광송신부(310)는 다수의 서로 다른 구별되는 파장대의 적외선 광을 발광할 수 있도록 다수의 발광부들을 구비할 수 있고, 제1서브 광수신부(330)는 서로 다른 구별되는 파장대의 적외선 광을 수광할 수 있도록 파장대별로 다수의 수광부들을 구비할 수 있다. 수광부는 특정 파장대의 적외선 광을 수광하도록 광 필터(도시되지 않음)를 구비할 수도 있다.
제1서브 광통신부(301)의 광송수신부(310, 330)의 동작을 제어하는 제어부(350)가 제1반도체 기판(211)에 구비될 수 있다. 제어부(350)는 제1서브 광수신부(330)에 의해 수신된 신호 값들을 처리하여, 제1반도체 기판(211)의 집적 회로부(290)로 전달하여 집적 회로부(290)가 동작하도록 할 수 있다. 집적 회로부(290)는 메모리 셀(memory cell)들 및 이러한 메모리 셀들을 구동하는 주변 회로부 등을 포함할 수 있다. 제어부(350)는 집적 회로부(290)로부터 데이터 신호를 받아 제1서브 광송신부(310)로 전달하여, 대응되는 메인 광수신부(430)로 제2신호광(S2)이 전달되도록 제1서브 광송신부(310)의 구동을 제어할 수 있다. 제어부(350)는 광통신을 통한 데이터 송수신을 위해 데이터(data)를 처리하며, 제1서브 광송신부(310) 및 광수신부(330)를 제어하는 동작을 수행할 수 있다.
제1서브 광수신부(330)를 통해 전달받는 제1신호광(S1)은 제1반도체 기판(211)에 집적된 집적 회로부(290)를 구동하는 데이터(data)를 포함할 수 있다. 제1신호광(S1)은, 도 1에 제시된 바와 같이 다수의 반도체 기판(210)들 또는 반도체 칩(200)들이 적층되어 있을 때, 특정 칩 또는 특정한 제1반도체 기판(211)의 집적 회로부(290)를 선택하기 위한 칩선택(chip selection) 신호 데이터를 포함할 수 있다. 제1서브 광송신부(310)를 통해 전송되는 제2신호광(S2)은 제1반도체 기판(211)에 집적된 집적 회로부(290)에 저장되어 있다가 독출된 데이터를 포함할 수 있다.
도 1을 참조하면, 메인 광통신부(400)와 광통신하는 서브 광통신부(300)가 구비된 반도체 기판(210)들이 패키지 기판(100) 상에 상호 간에 적층될 수 있다. 반도체 기판(210) 및 서브 광통신부(300)들이 구비된 반도체 칩(200)들이 적층되어 반도체 패키지(10)가 구비될 때, 개개의 제1, 제2, 제3 및 제4반도체 칩들(201, 203, 205, 207)은 동일한 기능을 수행하거나 동일한 형상을 가지는 기판을 포함하거나 칩일 수 있다. 제1반도체 칩(201)에 구비된 제1서브 광통신부(301)는 패키지 기판(100) 상에 구비된 제1메인 광통신부(401)에 정렬된 위치에 위치하고, 제2반도체 칩(203)에 구비된 제2서브 광통신부(301)는 패키지 기판(100) 상에 구비된 제2메인 광통신부(403)에 정렬된 위치에 위치하고, 제3 및 제4반도체 칩들(205, 207)에 각각 구비된 제3 및 제4서브 광통신부들(305, 307)은 각각 패키지 기판(100) 상에 구비된 제3 및 제4메인 광통신부(405, 407)에 각각 정렬된 위치에 위치할 수 있다.
제1 내지 제4반도체 칩(201, 203, 205, 207)들에 각각 구비되는 제1 내지 제4서브 광통신부들(301, 303, 305, 307)이 각각의 반도체 기판(210)에서 실질적으로 대등한 위치에 위치할 경우, 예컨대, 제1 내지 제4반도체 칩들(200)이 실질적으로 동일한 형상을 가지는 동일한 기능의 칩으로 구비될 때, 제1 내지 제4서브 광통신부들(301, 303, 305, 307)이 제1 내지 제4메인 광통신부들(401, 403, 405, 407)에 각각 정렬되기 위해서, 반도체 칩(200)들 또는 반도체 기판(210)들은 상호 간에 일정 간격 수평 방향으로 이동(shift)된 위치에 정렬되도록 적층될 수 있다. 하부의 어느 한 제1반도체 칩(201)에 대해서 상부의 어느 한 제2반도체 칩(203)이 오프셋(offset)된 위치에 위치하도록 적층되어, 제2반도체 칩(203)이 하부의 제1반도체 칩(201)의 어느 한 모서리 부분에 인근하는 가장자리 표면을 노출할 수 있다. 이러한 오프셋 적층 방식에 의해서 반도체 칩(200)들은 계단 형상의 적층 형태를 이룰 수 있다. 이에 따라, 각각의 제1 내지 제4서브 광통신부들(301, 303, 305, 307)은 상호 간에 중첩되지 않고, 하부의 패키지 기판(100)에 위치하는 제1 내지 제4메인 광통신부들(401, 403, 405, 407)들과 광신호(309)를 교환할 수 있다.
도 1과 함께 도 3을 참조하면, 패키지 기판(100) 상에 위치하는 제1반도체 칩(201)의 제1반도체 기판(211) 상에 제2반도체 칩(203)의 제2반도체 기판(213)이 적층된 경우, 제2반도체 기판(213)에 구비된 제2서브 광통신부(303)는 제1반도체 기판(211)을 투과하는 적외선 광신호들(S1, S2)에 의해서 하부의 메인 광통신부(400)와 광신호를 송수신할 수 있다. 이때, 제2서브 광통신부(303)는 도 2를 참조하여 설명한 제1서브 광통신부(301)와 마찬가지 형태로 서브 광송신부(310) 및 서브 광수신부(330)를 구비할 수 있으며, 하부의 메인 광통신부(400)의 메인 광수신부(430) 및 메인 광송신부(410)와 광신호를 송수신할 수 있다. 광신호(S1, S2)를 전달하는 적외선 광은 제1반도체 기판(211)의 실리콘 부분을 포함하는 광 경로(219)를 투과하여 전송될 수 있다.
반도체 기판(210)의 제1표면(도 1의 212) 상에는 활성층(230)이 위치할 수 있으며, 활성층(230)은 집적 회로들 간의 전기적 연결을 통해 회로를 구성하는 내부 배선층 구조(234)와 이들을 절연 격리하는 층간 절연층 구조(232)를 포함할 수 있다. 내부 배선층 구조(234)와 같은 금속층(metal layer)은 투과되는 적외선 광을 차단하는 작용을 할 수 있으므로, 광학 신호가 전달되는 경로에는 이러한 금속층이 배제되는 것이 유효하다. 이를 위해서, 활성층(230)의 서브 광통신부(300)들에 중첩되는 부분들에 관통 윈도우(window)부(330)를 형성하여, 광신호를 전달하는 적외선 광이 방해되는 것을 방지할 수 있다. 제2반도체 기판(213)에 구비된 제2서브 광통신부(303)에 중첩되는 제2활성층(233) 부분에 관통 윈도우부(330)가 구비되고, 또한, 이에 중첩되는 제1반도체 기판(211)에 위치하는 제1활성층(231) 부분에도 관통 윈도우부(330)가 구비될 수 있다. 예컨대, 도 1에 제시된 바와 같이, 상호 적층된 반도체 칩(200)들 모두의 활성층(230)들에, 반도체 칩(200)들이 적층된 상태에서 제1 내지 제4서브 광통신부들(301, 303, 305, 307)에 중첩되는 부분들에 각각 관통 제1 내지 제4윈도우부들(331, 333, 335, 337)이 구비될 수 있다.
도 1을 다시 참조하면, 패키지 기판(100) 상에 적층된 반도체 칩(200)들 상호 간의 신호 교환이나 또는 반도체 칩(200)과 패키지 기판(100) 사이의 신호 교환이 적외선 광통신을 이용한 광신호의 송수신으로 이루어질 수 있다. 반도체 패키지(10)는 패키지 기판(100) 상에 적층된 반도체 칩(200)들 상호 간의 신호 교환이나 또는 반도체 칩(200)과 패키지 기판(100) 사이의 신호 교환을 위한 전기적 연결 배선 구조(interconnection structure)를 이용한 전기적 신호 전달 체계를 구비할 수 있다.
반도체 칩(200)의 반도체 기판(210)을 실질적으로 관통하는 관통전극(250)들이 구비되고, 이들 관통전극(250)들이 각각의 제1 및 제2연결층(251, 253)들의 접합에 의해서 체결되어 관통전극을 이용한 연결 구조가 이루어질 수 있다. 이때, 제1반도체 칩(201)과 제2반도체 칩(203)이 상호 간에 오프셋된 위치에 위치하도록 적층되므로, 상 하의 관통전극(250)들이 직접적으로 정렬되지 못할 수 있다. 상 하의 관통전극(250)들을 연결하기 위해서, 반도체 기판(210)의 후면인 제2표면(214) 상에 전극 연장부(259)를 구비할 수 있다. 전극 연장부(259)는 재배선(RDL) 과정으로 형성될 수 있으며, 제1반도체 칩(200)의 관통전극(250)으로부터 상부의 제2반도체 칩(203)의 관통전극(250)이 중첩될 위치에까지 연장되는 도전층으로 형성될 수 있다. 제2반도체 칩(203)의 관통전극(250)의 일단부에 형성된 제1연결층(251), 예컨대, 연결 범프(bump)에 중첩되는 전극 연장부(259) 상에 체결을 위한 제2연결층(253), 예컨대, 연결 범프 또는 솔더(solder)층이 구비될 수 있다. 전극 연장부(259)는 서브 광통신부(300)이 위치하는 제1표면(212)에 반대되는 제2표면(214) 상에 위치할 수 있다.
관통전극(250)을 포함하는 연결 구조는 반도체 칩들(200) 사이 또는 반도체 칩(200)과 패키지 기판(100) 사이에 전기적 신호 경로, 전원 공급을 위한 전원 경로 또는 접지를 위한 접지 경로를 제공할 수 있다.
도 4는 다른 일 예에 따른 반도체 패키지(20)를 보여준다.
도 4를 참조하면, 반도체 패키지(20)는 패키지 기판(1100) 상에 반도체 칩(1200)들이 실질적으로 수직하게 정렬되도록 적층된 적층체를 구비할 수 있다. 패키지 기판(1100)에는 예컨대 제1 내지 제4메인 광통신부들(1400: 1401, 1403, 1405, 1407)을 구비할 수 있고, 예컨대 제1 내지 제4 반도체 칩들(1201, 1203, 1205, 1207) 각각에는 제1 내지 제4서브 광통신부들(1300: 1301, 1303, 1305, 1307)이 하나씩 구비되어 상호 간에 적외선 광을 이용한 광통신으로 신호를 송수신할 수 있다. 이때, 각각의 서브 광통신부(1300)들은 반도체 칩(1200)들이 적층된 상태에서 상호 간에 중첩되지 않도록 상호 이격된 위치에 위치할 수 있다.
적외선 광을 이용한 광통신은 반도체 칩(1200)에 저장되거나 또는 저장될 데이터를 광신호로 송수신하거나 또는 특정 반도체 칩(1200)의 칩선택 또는 칩(1200)의 동작 제어를 위한 데이터 신호를 광신호로 송수신하기 위해서 구비된다. 광통신부(1300, 1400)는 적외선 광을 수신하거나 또는 송신하기 위한 수광 소자 또는 발광 소자를 구비할 수 있다. 적외선 광은 1200㎚ 내지 15000㎚ 파장대의 광이 사용될 수 있다. 적외선 광은 반도체 칩(1200)을 이루는 반도체 기판(1210)을 투과하여 광신호를 전달하는 수단으로 사용되므로, 반도체 기판(1210)을 이루는 재질인 실리콘(Si)에 대해 투과 손실이 상대적으로 낮은 적외선 파장대역, 예컨대, 1310㎚, 1383㎚, 1550㎚, 1610㎚ 또는 1625㎚ 파장 대역의 적외선 광이 광신호 매개로 사용될 수 있다.
광통신부(1300, 1400)는 각각 광송신부와 광수신부를 포함할 수 있으며, 광송신부와 광수신부의 동작을 제어하고 데이터를 교환하도록 데이터 처리를 수행하는 제어부를 더 구비할 수 있다. 광송신부는 적외선 광을 발광하는 발광 다이오드(LED) 또는 레이저 다이오드를 포함하는 발광부를 포함할 수 있다. 광수신부는 광을 입력 받아 전류로 변환할 수 있는 포토 다이오드를 포함하는 수광부를 포함할 수 있다. 광송신부는 다수의 서로 다른 구별되는 파장대의 적외선 광을 발광할 수 있도록 다수의 발광부들을 구비할 수 있고, 광수신부는 서로 다른 구별되는 파장대의 적외선 광을 수광할 수 있도록 파장대별로 다수의 수광부들을 구비할 수 있다. 수광부는 특정 파장대의 적외선 광을 수광하도록 광 필터를 구비할 수도 있다.
반도체 칩(1200)들 및 패키지 기판(1100)은 관통전극(1250)을 이용한 연결 구조를 더 구비하여, 전기적 신호 전송 경로, 전원 전송 경로 또는 접지 경로로 사용할 수 있다. 상하의 관통전극(1250)들은 상호 간에 정렬되어 전기적으로 연결될 수 있다.
반도체 칩(1200)의 반도체 기판(1210)의 제1표면(1212)에는 활성층(1230)이 구비될 수 있고, 제1표면(1212) 측의 관통전극(1250)의 단부에는 체결을 위한 제1연결층(1251), 예컨대, 연결 범프가 구비될 수 있다. 제1표면(1212)의 반대측의 제2표면(1214) 측의 관통전극(1250)의 단부에도 체결을 위한 제2연결층(1253), 예컨대, 연결 범프가 구비될 수도 있다. 활성층(1230)에는 광신호를 전송하는 적외선 광을 방해하지 않도록, 제1 내지 제4서브 광통신부들(1301, 1303, 1305, 1307)에 중첩되는 부분에 제1 내지 제4관통 윈도우부들(1330: 1331, 1333, 1335, 1337)이 구비될 수 있다.
도 5는 다른 일 예에 따른 반도체 패키지(30)를 보여준다.
도 5를 참조하면, 반도체 패키지(30)는 패키지 기판(2100) 상에 반도체 칩(2200)들이 실질적으로 수직하게 정렬되도록 적층된 적층체를 구비할 수 있다. 패키지 기판(2100)에는 예컨대 제1 내지 제4메인 광통신부들(2400: 2401, 2403, 2405, 2407)을 구비할 수 있고, 예컨대 제1 내지 제4 반도체 칩들(2201, 2203, 2205, 2207) 각각에는 제1 내지 제4서브 광통신부들(2300: 2301, 2303, 2305, 2307)이 모두 구비되어 상호 간에 적외선 광을 이용한 광통신으로 신호를 송수신할 수 있다. 예컨대 제1반도체 칩(2201)에 구비된 제1 내지 제4서브 광통신부들(2300: 2301, 2303, 2305, 2307)은 제2반도체 칩(2203)에 구비된 서브 광통신부들(2300)에 각각 중첩되는 위치에 위치하도록, 제1반도체 칩(2201) 상에 제2반도체 칩(2203)이 적층될 수 있다.
적외선 광을 이용한 광통신은 반도체 칩(2200)에 저장되거나 또는 저장될 데이터를 광신호로 송수신하거나 또는 특정 반도체 칩(2200)의 칩선택 또는 칩(2200)의 동작 제어를 위한 데이터 신호를 광신호로 송수신하기 위해서 구비된다. 광통신부(2300, 2400)는 적외선 광을 수신하거나 또는 송신하기 위한 수광 소자 또는 발광 소자를 구비할 수 있다. 적외선 광은 1200㎚ 내지 15000㎚ 파장대의 광이 사용될 수 있다. 적외선 광은 반도체 칩(2200)을 이루는 반도체 기판(2210)을 투과하여 광신호를 전달하는 수단으로 사용되므로, 반도체 기판(2210)을 이루는 재질인 실리콘(Si)에 대해 투과 손실이 상대적으로 낮은 적외선 파장대역, 예컨대, 1310㎚, 1383㎚, 1550㎚, 1610㎚ 또는 1625㎚ 파장 대역의 적외선 광이 광신호 매개로 사용될 수 있다.
광통신부(2300, 2400)는 각각 광송신부와 광수신부를 포함할 수 있으며, 광송신부와 광수신부의 동작을 제어하고 데이터를 교환하도록 데이터 처리를 수행하는 제어부를 더 구비할 수 있다. 광송신부는 적외선 광을 발광하는 발광 다이오드(LED) 또는 레이저 다이오드를 포함하는 발광부를 포함할 수 있다. 광수신부는 광을 입력 받아 전류로 변환할 수 있는 포토 다이오드를 포함하는 수광부를 포함할 수 있다. 광송신부는 다수의 서로 다른 구별되는 파장대의 적외선 광을 발광할 수 있도록 다수의 발광부들을 구비할 수 있고, 광수신부는 서로 다른 구별되는 파장대의 적외선 광을 수광할 수 있도록 파장대별로 다수의 수광부들을 구비할 수 있다. 수광부는 특정 파장대의 적외선 광을 수광하도록 광 필터를 구비할 수도 있다. 개개의 서브 광통신부들(2300)은 투명한 전극층을 도입한 다이오드 구조를 가져, 광신호를 전달하는 적외선 광이 일부 투과될 수 있도록 할 수 있다.
반도체 칩(2200)들 및 패키지 기판(2100)은 관통전극(2250)을 이용한 연결 구조를 더 구비하여, 전기적 신호 전송 경로, 전원 전송 경로 또는 접지 경로로 사용할 수 있다. 상하의 관통전극(2250)들은 상호 간에 정렬되어 전기적으로 연결될 수 있다.
반도체 칩(2200)의 반도체 기판(2210)의 제1표면(2212)에는 활성층(2230)이 구비될 수 있고, 제1표면(2212) 측의 관통전극(2250)의 단부에는 체결을 위한 제1연결층(2251), 예컨대, 연결 범프가 구비될 수 있다. 제1표면(2212)의 반대측의 제2표면(2214) 측의 관통전극(2250)의 단부에도 체결을 위한 제2연결층(2253), 예컨대, 연결 범프가 구비될 수도 있다. 활성층(2230)에는 광신호를 전송하는 적외선 광을 방해하지 않도록, 제1 내지 제4서브 광통신부들(2301, 2303, 2305, 2307)에 중첩되는 부분에 제1 내지 제4관통 윈도우부들(2330: 2331, 2333, 2335, 2337)이 구비될 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
100: 패키지 기판,
200: 반도체 칩,
300, 400: 적외선 광을 이용한 광통신부.

Claims (26)

  1. 패키지 기판;
    상기 패키지 기판에 적층된 제1 및 제2반도체 기판들; 및
    상기 제1반도체 기판을 투과하는 적외선 광을 사용하여 상기 제2반도체 기판과 상기 패키지 기판 사이에 광학 신호를 전달하는 광통신부;를 포함하고,
    상기 광통신부는
    상기 제2반도체 기판과 상기 패키지 기판 사이에 데이터 신호 경로를 제공하거나 또는 상기 제1 및 제2반도체 기판들 중 상기 제2반도체 기판을 선택하는 선택 신호가 전달되는 경로를 제공하는 반도체 패키지.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 적외선 광은
    1200㎚ 내지 15000㎚의 파장대의 광인 반도체 패키지.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 제1반도체 기판은
    실리콘(Si) 기판을 포함하는 반도체 패키지.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 광통신부는
    상기 패키지 기판에 위치하는 메인(main) 광통신부; 및
    상기 제2반도체 기판에 상기 메인 광통신부에 정렬되도록 위치하는 서브(sub) 광통신부;를 포함하는 반도체 패키지.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 메인 광통신부는 상기 패키지 기판에 위치하는 메인 광송신부를 포함하고,
    상기 서브 광통신부는 상기 메인 광송신부에 정렬하여 상기 제2반도체 기판에 위치하는 서브 광수신부;를 포함하는 반도체 패키지.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 메인 광통신부는 상기 패키지 기판에 위치하는 메인 광송신부 및 메인광수신부를 포함하고,
    상기 서브 광통신부는 상기 메인 광송신부 및 메인 광수신부에 각각 정렬하여 상기 제2반도체 기판에 위치하는 서브 광수신부 및 서브 광송신부;를 포함하는 반도체 패키지.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 및 제2반도체 기판들과 상기 패키지 기판을 전기적으로 연결하기 해서,
    상기 제1 및 제2반도체 기판들을 각각 관통하여 상호 전기적으로 연결되는 관통전극들을 더 포함하는 반도체 패키지.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 관통전극들은 제1 및 제2반도체 기판들과 사이에 전기적 신호 경로, 전원 경로 또는 접지 경로를 제공하는 반도체 패키지.
  9. 삭제
  10. 제1 및 제2메인(main) 광통신부들이 나란히 위치하는 패키지 기판;
    상기 패키지 기판 상에 실장되고 상기 제1메인 광통신부에 정렬하는 제1서브(sub) 광통신부를 포함하는 제1반도체 기판; 및
    상기 제1반도체 기판을 투과하는 적외선 광을 사용하여 상기 제2메인 광통신부로부터 광학 신호를 전달받는 제2서브 광통신부가 상기 제1서브 광통신부로부터 이격되도록 상기 제1반도체 기판 상에서 일정 간격 수평 방향으로 이동(shift)된 위치에 위치하여 계단 형상을 이루는 제2반도체 기판을 포함하고,
    상기 제2메인 광통신부 및 상기 제2서브 광통신부는
    상기 제2반도체 기판과 상기 패키지 기판 사이에 데이터 신호 경로를 제공하거나 또는 상기 제1 및 제2반도체 기판들 중 상기 제2반도체 기판을 선택하는 선택 신호가 전달되는 경로를 제공하는 반도체 패키지.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 적외선 광은
    1200㎚ 내지 15000㎚의 파장대의 광인 반도체 패키지.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1반도체 기판을 관통하는 제1관통전극;
    상기 제2반도체 기판을 관통하는 제2관통전극; 및
    상기 제1반도체 기판의 어느 한 제1표면에서 상기 제1관통전극으로부터 상기 제2관통전극에 중첩되는 위치까지 연장되는 전극 연장부를 더 포함하는 반도체 패키지.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제1관통전극, 상기 전극 연장부 및 상기 제2관통전극은 상기 제1 및 제2반도체 기판들과 상기 패키지 기판 사이에 전기적 신호 경로, 전원 경로 또는 접지 경로를 제공하는 반도체 패키지.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제1서브 광통신부는
    상기 제1표면에 반대되는 상기 제1반도체 기판의 제2표면에 위치하는 반도체 패키지.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 제1반도체 기판의 제2표면 상에 위치하고 내부 배선층 구조 및 층간 절연층 구조를 포함하고,
    상기 제1서브 광통신부 및 상기 제2서브 광통신부들에 중첩되는 부분들에 관통 윈도우(window)부들을 포함하는 활성층(active layer)을 더 포함하는 반도체 패키지.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제2서브 광통신부는
    상기 제1반도체 기판에서의 상기 제1서브 광통신부가 위치하는 위치와 대등한 상기 제2반도체 기판에서의 위치에 위치하는 반도체 패키지.
  17. 삭제
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제1 및 제2반도체 기판은
    동일한 형상 또는 기능을 가지는 반도체 패키지.
  19. 제1 및 제2메인(main) 광통신부들이 나란히 위치하는 패키지 기판;
    상기 패키지 기판 상에 실장되고 상기 제1메인 광통신부에 정렬하는 제1서브(sub) 광통신부가 위치한 제1반도체 기판; 및
    상기 제1반도체 기판 상에 적층되고 상기 제2메인 광통신부에 정렬하여 상기 제1반도체 기판을 투과하는 적외선 광을 사용하여 상기 제2메인 광통신부로부터 광학 신호를 전달받는 제2서브 광통신부가 위치한 제2반도체 기판;을 포함하고
    상기 제2메인 광통신부 및 상기 제2서브 광통신부는
    상기 제2반도체 기판과 상기 패키지 기판 사이에 데이터 신호 경로를 제공하거나 또는 상기 제1 및 제2반도체 기판들 중 상기 제2반도체 기판을 선택하는 선택 신호가 전달되는 경로를 제공하는 반도체 패키지.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 적외선 광은
    상기 제1반도체 기판을 투과하는 1200㎚ 내지 15000㎚의 파장대의 광인 반도체 패키지.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 제2반도체 기판은
    상기 제2서브 광통신부가 상기 제1서브 광통신부와 중첩되지 않도록 상기 제1반도체 기판 상에서 정렬된 반도체 패키지.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 제2반도체 기판은
    상기 제2서브 광통신부가 상기 제1서브 광통신부와 중첩되도록 상기 제1반도체 기판 상에서 정렬된 반도체 패키지.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 제1반도체 기판을 관통하는 제1관통전극; 및
    상기 제2반도체 기판을 관통하여 상기 제1관통전극에 정렬되어 전기적으로 연결된 제2관통전극;을 더 포함하는 반도체 패키지.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 제1관통전극, 및 상기 제2관통전극은 상기 제1 및 제2반도체 기판들과 상기 패키지 기판 사이에 전기적 신호 경로, 전원 경로 또는 접지 경로를 제공하는 반도체 패키지.
  25. 삭제
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 제1반도체 기판의 표면 상에 위치하고 내부 배선층 구조 및 층간 절연층 구조를 포함하고,
    상기 제1서브 광통신부 및 상기 제2서브 광통신부들에 중첩되는 부분들에 관통 윈도우(window)부들을 포함하는 활성층(active layer)을 더 포함하는 반도체 패키지.
KR1020130168672A 2013-12-31 2013-12-31 광통신부를 가지는 반도체 패키지 KR102135474B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130168672A KR102135474B1 (ko) 2013-12-31 2013-12-31 광통신부를 가지는 반도체 패키지
US14/318,529 US9397757B2 (en) 2013-12-31 2014-06-27 Semiconductor packages with optical transceivers
CN201410521024.1A CN104752550B (zh) 2013-12-31 2014-09-30 具有光学收发器的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168672A KR102135474B1 (ko) 2013-12-31 2013-12-31 광통신부를 가지는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20150078874A KR20150078874A (ko) 2015-07-08
KR102135474B1 true KR102135474B1 (ko) 2020-07-17

Family

ID=53591939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168672A KR102135474B1 (ko) 2013-12-31 2013-12-31 광통신부를 가지는 반도체 패키지

Country Status (3)

Country Link
US (1) US9397757B2 (ko)
KR (1) KR102135474B1 (ko)
CN (1) CN104752550B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806067B2 (en) * 2015-07-20 2017-10-31 Globalfoundries Inc. Die-die stacking
US9646916B1 (en) * 2016-06-29 2017-05-09 International Business Machines Corporation Method and apparatus to facilitate direct surface cooling of a chip within a 3D stack of chips using optical interconnect
US9761564B1 (en) * 2016-06-30 2017-09-12 Micron Technology, Inc. Layout of transmission vias for memory device
CN109979911B (zh) * 2017-12-27 2020-12-15 晟碟信息科技（上海）有限公司 包含光学连接的晶片堆叠体的半导体装置
KR102059968B1 (ko) 2018-04-05 2019-12-27 한국과학기술연구원 중적외선을 이용한 반도체 칩간 광통신 기술
US10333623B1 (en) * 2018-06-25 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Optical transceiver
US11031381B2 (en) * 2018-10-30 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof
US11682660B2 (en) * 2020-10-21 2023-06-20 Advanced Semiconductor Engineering, Inc. Semiconductor structure
EP4226196A1 (en) * 2020-11-20 2023-08-16 Ayar Labs, Inc. Low-power optical input/output chiplet for ethernet switches (teraphye)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200631A (en) 1991-08-06 1993-04-06 International Business Machines Corporation High speed optical interconnect
US5400419A (en) 1992-12-03 1995-03-21 Siemens Aktiengesellschaft Bidirectional optical transmission and reception module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707745A (en) * 1994-12-13 1998-01-13 The Trustees Of Princeton University Multicolor organic light emitting devices
JP3959662B2 (ja) * 1999-03-23 2007-08-15 セイコーエプソン株式会社 光信号伝送装置およびその製造方法
KR20100002871A (ko) 2008-06-30 2010-01-07 주식회사 하이닉스반도체 반도체 패키지
KR20110016015A (ko) 2009-08-10 2011-02-17 주식회사 하이닉스반도체 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200631A (en) 1991-08-06 1993-04-06 International Business Machines Corporation High speed optical interconnect
US5400419A (en) 1992-12-03 1995-03-21 Siemens Aktiengesellschaft Bidirectional optical transmission and reception module

Also Published As

Publication number Publication date
CN104752550B (zh) 2017-12-12
US9397757B2 (en) 2016-07-19
US20150222364A1 (en) 2015-08-06
CN104752550A (zh) 2015-07-01
KR20150078874A (ko) 2015-07-08

Similar Documents

Publication Publication Date Title
KR102135474B1 (ko) 광통신부를 가지는 반도체 패키지
US8120044B2 (en) Multi-chips with an optical interconnection unit
KR20160058591A (ko) 광학적 연결 구조를 가지는 반도체 패키지
US6093938A (en) Stacked die integrated circuit device
KR20150005113A (ko) 광학 신호 경로를 포함하는 반도체 패키지
US20080219673A1 (en) Optical Transceiver with Reduced Height
US8965149B2 (en) Optoelectronic integrated package module and method of manufacturing the same
CN108008501B (zh) 光发送器设备
KR20110061404A (ko) 칩 실리콘 관통 비아와 패키지간 연결부를 포함하는 반도체 패키지들의 적층 구조 및 그 제조 방법
US8938136B2 (en) Opto-electronic system having flip-chip substrate mounting
US9864153B2 (en) Semiconductor chip package having optical interface
US20090175307A1 (en) Optical connection device and method of fabricating the same
US9900991B2 (en) Flexible printed circuit board for optical module
KR102240456B1 (ko) 광학적 관통 비아를 가지는 반도체 소자
CN102736195A (zh) 光模块、光模块的制造方法及光通信装置
KR20170021414A (ko) 송수신 패키지
US9832553B2 (en) Optical interconnection system and method
JP2014096684A (ja) 光インターコネクション装置
KR20210034784A (ko) 솔리드 스테이트 드라이브 장치 및 그 제조 방법
US7795719B2 (en) Electro component package
CN105006468A (zh) 一种多层硅片封装结构中的信息传输装置
CN114420682A (zh) 光电集成模块及其制作方法、光器件
US10707644B1 (en) Laser diode device
KR100856497B1 (ko) 광전변환모듈
TW201441688A (zh) 光學通訊模組

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant