KR100856497B1 - 광전변환모듈 - Google Patents

광전변환모듈 Download PDF

Info

Publication number
KR100856497B1
KR100856497B1 KR1020070040746A KR20070040746A KR100856497B1 KR 100856497 B1 KR100856497 B1 KR 100856497B1 KR 1020070040746 A KR1020070040746 A KR 1020070040746A KR 20070040746 A KR20070040746 A KR 20070040746A KR 100856497 B1 KR100856497 B1 KR 100856497B1
Authority
KR
South Korea
Prior art keywords
substrate
array
optical element
optical
element array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070040746A
Other languages
English (en)
Inventor
임영민
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020070040746A priority Critical patent/KR100856497B1/ko
Application granted granted Critical
Publication of KR100856497B1 publication Critical patent/KR100856497B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/50—Integrated devices comprising at least one photovoltaic cell and other types of semiconductor or solid-state components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 광전변환모듈에 관한 것으로서, 반도체칩이 실장된 IC 기판의 측면에 광소자 어레이를 접합하고, 일측이 IC 기판에 접합된 광소자 어레이의 타측에 광 도파로 어레이를 광 접속되도록 접합함으로써, 광소자와 광 도파로 간의 광 결합 효율이 향상된 광전변환모듈이 개시된다.
또한, 본 발명에서는 반도체칩과 광소자 어레이를 전기적으로 연결하기 위한 IC 기판의 각 배선 패턴들의 길이를 동일하게 설계하여 형성함으로써, 광소자 어레이에서 빛이 동일한 시간에 출사되도록 하며, 그로 인해 타임 스큐(Time Skew) 현상을 방지하는 광전변환모듈이 개시된다.
광전변환모듈, 광 도파로, 광소자, 광접속, 타임 스큐

Description

광전변환모듈{ Photoelectric conversion module }
도 1은 종래의 광전변환모듈을 나타낸 단면도.
도 2는 본 발명의 광전변환모듈의 제1 실시예를 나타낸 단면도.
도 3은 본 발명의 광전변환모듈의 제1 실시예의 제조방법을 나타낸 순서도.
도 4는 본 발명의 광전변환모듈의 제2 실시예를 나타낸 단면도.
도 5는 본 발명의 광전변환모듈의 제3 실시예를 나타낸 단면도.
도 6은 본 발명의 광전변환모듈의 제3 실시예의 제조방법을 나타낸 순서도.
도 7은 본 발명의 광전변환모듈의 제4 실시예를 나타낸 단면도.
도 8은 본 발명의 광전변환모듈의 제4 실시예의 제조방법을 나타낸 순서도.
도 9는 본 발명의 IC 기판과 광소자 어레이가 접속되는 상태를 나타낸 도면.
도 10은 광소자 어레이에서 타임 스큐(Time Skew) 현상을 설명하는 도면.
도 11은 타임 스큐 현상을 방지하기 위한 IC 기판의 배선 구조의 제1 실시예를 나타낸 도면.
도 12는 타임 스큐 현상을 방지하기 위한 IC 기판의 배선 구조의 제2 실시예를 나타낸 도면.
도 13은 타임 스큐 현상을 방지하기 위한 IC 기판의 배선 구조의 제3 실시예를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 인쇄회로기판 110 : IC 기판
120 : 광소자 어레이 125 : 광 투과성 에폭시
130 : 광 도파로 어레이 140 : 반도체칩
150 : 에폭시 101, 141 : 솔더볼
102, 142 : 범프
본 발명은 광전변환모듈에 관한 것이다.
최근, 정보통신기술은 전송되는 데이터의 고속화 및 대용량화의 경향에 있으며, 그에 따른 고속 통신 환경을 실현하기 위한 광 통신 기술의 개발이 진행되고 있다.
일반적으로 광 통신에서는 송신 측의 광전변환소자에서 전기 신호를 광신호로 변환하고, 변환된 광신호를 광 파이버 또는 광 도파로를 이용하여 수신 측으로 전송하며, 수신 측의 광전변환소자에서 수신한 광신호를 전기 신호로 변환한다.
이러한 광전변환소자가 시스템 내에 적용되어 상용화되기 위해서는 전기 접속 및 광 접속이 효율적으로 이루어지도록 구성되어야 한다.
도 1은 종래의 광전변환모듈을 나타낸 단면도이다.
이에 도시된 바와 같이, 인쇄회로기판(Printed Circuit Board : PCB)(10) 상부에 광 소자(30)가 실장된 볼 그리드 어레이(Ball Grid Array : BGA) 패키지(20)가 솔더 볼(Solder Ball)(23)에 의해 접합되어 있다.
상기 인쇄회로기판(10)과 볼 그리드 어레이 패키지(20)는 인쇄회로기판의 V-홈(V-Groove)(11)에 형성된 얼라인먼트 볼(Alignment Ball)(12)에 의해 정렬되어 접합되며, 이와 같은 정렬을 통해 상기 볼 그리드 어레이 패키지의 광 소자(30)에서 발생한 빛이 인쇄회로기판(10)의 광 도파로(15)에 입사되는 구조를 가진다.
상기 볼 그리드 어레이 패키지(20)는 전자회로가 집적되어 있는 반도체칩(21)과, 상기 반도체칩(21)을 실장하기 위한 회로기판(22)과, 상기 회로기판(22)의 하부면에 융착되어 인쇄회로기판(10)과 볼 그리드 어레이 패키지(20)를 접합시키는 솔더 볼(23)과, 상기 반도체칩(21)을 외부환경으로부터 보호하기 위하여 상기 회로기판(22) 상부에 반도체칩(21)을 감싸며 형성된 보호 수지(24)로 이루어진다.
상기 볼 그리드 어레이 패키지(20)의 반도체칩(21)의 하부에는 상기 반도체칩(21)에서 전달된 신호에 따라 구동되는 광 소자(30)가 솔더 범프(Solder Bump)(35)에 의해 접합되어 있다.
상기 솔더 범프(35)에 의해 상기 반도체칩(21)과 광 소자(30)가 전기적으로 접속되며, 상기 반도체칩(21)의 하부에 접합된 광 소자(30)가 광 도파로(15)와 대응되는 위치에 고정되게 된다.
상기 광 소자(30)는 발광 소자 또는 수광 소자로서, 발광 소자의 경우 VCSEL(Vertical Cavity Surface Emitting Laser) 또는 LED(Light Emitting Diode) 등이 사용될 수 있으며, 수광 소자의 경우 PD(Photo Diode) 등이 사용된다.
이와 같이 구성된 종래의 광전변환모듈에 있어서, 반도체칩(21)에서 발생된 제어 신호에 따라 광 소자(30)가 구동하게 되며, 이때 광 소자(30)는 전기신호를 광신호로 변환하여 출력한다.
상기 광 소자(30)로부터 출력된 광신호는 인쇄회로기판(10)의 광 도파로(15)의 한쪽 단면에 형성된 45도 미러(16)를 통해 반사되어 광 도파로(15) 내부를 진행하게 된다.
이러한 구성의 종래의 광전변환모듈은 광 소자(30)를 실장한 볼 그리드 어레이 패키지(20)와 인쇄회로기판(10) 간의 전기적 접속에는 문제가 없지만, 광 소자(30)와 인쇄회로기판의 광 도파로(15) 간의 광 접속(Optical Interconnection)에는 많은 문제점을 포함하고 있다.
즉, 종래의 광전변환모듈은 상기 광 소자(30)와 광 도파로(15) 간의 상호 이격된 거리로 인하여 광 접속 효율이 매우 낮다는 단점이 있다.
예를 들어, 광 소자(30)로서 VCSEL을 사용하는 경우, 상기 VCSEL은 공기 중에 빛을 출사할 때의 발산각이 25도 ~ 30도 정도가 되기 때문에 광 도파로(15)와의 이격된 거리가 길어질수록 광 결합 효율은 크게 떨어지게 된다.
이러한 문제점을 해결하기 위해, 광 소자(30)와 광 도파로(15) 사이에 렌즈를 설치하여 광 결합 효율을 향상시키려는 방안이 제시되었으나, 이 경우 렌즈를 상기 광 소자(30)와 광 도파로(15) 사이에 설치하기 위한 추가적인 공정이 필요하 며, 이는 대량 생산에 걸림돌이 된다는 문제점이 있다.
한편, 종래의 광전변환모듈은 인쇄회로기판(10)의 광 도파로(15)의 한쪽 단면에 45도 미러(16)를 형성하여, 광 소자(30)에서 출사된 광을 반사시켜 광 도파로(15) 내부로 진행시키는데, 광전변환모듈의 제조 공정 시 상기 45도 미러(16)를 형성하는 데는 많은 공정을 필요로 하며, 그 과정에서 광전변환모듈의 신뢰성을 크게 떨어뜨린다는 문제점이 있다.
따라서, 본 발명의 목적은 반도체칩이 실장된 IC 기판의 측면에 광소자 어레이를 접합하고, 일측이 IC 기판에 접합된 광소자 어레이의 타측에 광 도파로 어레이를 광 접속되도록 접합함으로써, 광 결합 효율 및 신뢰성을 향상시킨 광전변환모듈을 제공하는 데 있다.
본 발명의 다른 목적은 반도체칩과 광소자 어레이를 전기적으로 연결하기 위한 IC 기판의 각 배선 패턴들의 길이를 동일하게 설계하여 형성함으로써, 광소자 어레이에서 타임 스큐(Time Skew) 현상을 방지하고 신호 무결성 문제를 해결하는 광전변환모듈을 제공하는 데 있다.
본 발명의 광전변환모듈의 바람직한 일 실시예는, 인쇄회로기판 상부에 형성된 IC 기판과, 상기 IC 기판의 측면에 형성된 광소자 어레이와, 일측이 상기 IC 기판에 접합된 광소자 어레이의 타측에 형성되며, 상기 광소자 어레이와 광 접속되는 광 도파로 어레이와, 상기 IC 기판의 상부에 형성되며, 상기 광소자 어레이를 구동 시키는 구동 회로가 내장된 반도체칩을 포함하는 것을 특징으로 한다.
본 발명의 광전변환모듈의 바람직한 다른 실시예는, IC 기판의 측면에 각각 형성된 제1 광소자 어레이 및 제2 광소자 어레이와, 일측이 상기 IC 기판에 접합된 제1 광소자 어레이의 타측에 형성되며, 상기 제1 광소자 어레이와 광 접속되는 제1 광 도파로 어레이와, 일측이 상기 IC 기판에 접합된 제2 광소자 어레이의 타측에 형성되며, 상기 제2 광소자 어레이와 광 접속되는 제2 광 도파로 어레이와, 상기 IC 기판의 상부에 형성되며, 상기 제1 광소자 어레이 및 제2 광소자 어레이를 구동시키는 구동 회로가 내장된 반도체칩을 포함하여 이루어지며, 상기 제1 광 도파로 어레이 및 제2 광 도파로 어레이는 인쇄회로기판에 매립되어 있고, 상기 인쇄회로기판에는 소정 영역에는 인쇄회로기판을 관통하는 공간부가 형성되어 있으며, 상기 IC 기판은 상기 공간부에 위치하는 것을 특징으로 한다.
이하, 도 2 내지 도 13을 참조하여 본 발명의 광전변환모듈에 대해 상세히 설명한다. 본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 본 발명의 광전변환모듈의 제1 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 인쇄회로기판(100) 상부에 형성된 IC 기판(110)과, 상기 IC 기판(110)의 일 측면에 형성된 광소자 어레이(120)와, 일측이 상기 IC 기판(110)에 접합된 광소자 어레이(120)의 타측에 형성되며, 상기 광소자 어레이와 광 접속되는 광 도파로 어레이(130)와, 상기 IC 기판(110) 상부에 형성되며, 상기 광소자 어레이(120)를 구동시키는 구동 회로가 내장된 반도체칩(140)으로 구성된다.
여기서, 상기 인쇄회로기판(100)으로는 절연 기판의 일면에만 배선을 형성한 단면 인쇄회로기판, 절연 기판의 양면에 배선을 형성한 양면 인쇄회로기판 및 다층으로 배선한 다층 인쇄회로기판(Multi Layered Board : MLB) 등이 사용될 수 있으며, 최근 고밀도 및 소형화 회로에 대한 요구의 증가에 따라 다층 인쇄회로기판이 주로 사용된다.
상기 다층 인쇄회로기판은 배선 영역을 확대하기 위해 배선 패턴의 형성이 가능한 층을 추가로 형성한 것인데, 구체적으로 다층 인쇄회로기판은 내층과 외층으로 구분된다.
상기 내층에는 전원 회로, 접지 회로, 신호 회로 등의 회로 패턴(105)을 형성하며, 내층과 외층 간 또는 외층 사이에는 절연층을 형성한다. 이때, 각 층의 배선은 비아 홀(Via Hole)을 이용하여 연결한다.
상기 IC 기판(110)은 반도체칩(140)이 인쇄회로기판(100)에 전기적으로 쉽게 접속되도록 해주는 중간 매개체로서 사용된다.
즉, 상기 반도체칩(140)은 전극의 수가 많고 전극 간격이 수십 ㎛에 불과하여 이를 인쇄회로기판(100)에 직접 접합시키려면, 인쇄회로기판(100)의 구조가 복잡해지고 비용도 크게 상승하게 되는데, 이를 방지하기 위해 반도체칩(140)과 인쇄회로기판(100) 사이에 IC 기판(110)을 사용하여 반도체칩(140)과 인쇄회로기판(100)을 전기적으로 접속시킨다.
상기 인쇄회로기판(100)과 IC 기판(110)은 솔더 볼(101) 및 범프(102)를 이용한 플립 칩 본딩(Flip Chip Bonding) 방식에 의해 접합되어 전기적으로 연결된다.
이때, 상기 범프(102)는 상기 인쇄회로기판(100)의 내층에 형성된 회로 패턴(105)들과 각각 전기적으로 연결된다.
상기 인쇄회로기판(100)과 IC 기판(110) 간의 접합은 플립 칩 본딩 방식뿐만 아니라 본딩 와이어(Bonding Wire)를 이용한 와이어 본딩 방식으로 이루어질 수 있으며, 상기 플립 칩 본딩과 와이어 본딩 방식을 혼용하여 이루어질 수도 있다.
상기 광소자 어레이(120)는 상기 IC 기판(110)의 일 측면에 형성되며, 상기 반도체칩(140)의 제어에 따라 구동되어 전기신호를 광신호로 또는 광신호를 전기 신호로 변환한다.
상기 광소자 어레이(120)를 IC 기판(110)의 측면에 형성하는 이유는, 광소자 어레이(120)가 광 도파로 어레이(130)와 직접 접속(Butt Coupled)되도록 하여 광 접속 효율을 높이기 위함이다.
상기 광소자 어레이(120)는 수광 소자 또는 발광 소자, 예를 들어 VCSEL(Vertical Cavity Surface Emitting Laser), LED(Light Emitting Diode), PD(Photo Diode) 등이 동일 평면상에 M×N 배열되어 있는 형태를 가진다.
상기 광소자 어레이(120)는 상기 IC 기판(110)의 일 측면에 접합되어 형성되는데, 이때 상기 IC 기판(110)과 광소자 어레이(120) 간의 접합은 솔더 볼(111) 및 범프(112)를 이용한 플립 칩 본딩방식에 의한다.
상기 IC 기판(110)과 광소자 어레이(120) 간의 접합은 상기 플립 칩 본딩 방식뿐만 아니라, 본딩 와이어(Bonding Wire)를 이용한 와이어 본딩 방식 및 상기 플립 칩 본딩과 와이어 본딩 방식을 혼용한 방식으로 이루어질 수 있다.
상기 광 도파로 어레이(130)는 동일 평면상에 광 도파로가 M×N 배열되어 있는 형태를 가지는데, 상기 광 도파로 어레이(130)의 광 도파로는 상기 광소자 어레이(120)의 광소자들과 동일한 배열 형태를 가진다.
상기 광 도파로 어레이(130)는 일 측이 상기 IC 기판(110)에 접합된 광소자 어레이(120)의 타 측에 접합되는데, 이때 광 투과성 에폭시(125)가 상기 광소자 어레이(120)와 광 도파로 어레이(130) 사이에 개재되어 접합되며, 상기 광 도파로 어레이(130)의 각 광 도파로는 상기 광소자 어레이(120)의 각 광소자와 대응되어 접 합된다.
여기서, 상기 광 투과성 에폭시(125)는 광 도파로 어레이(130)의 광 도파로와 비슷한 굴절률을 가지며, 광소자 어레이(120)의 사용 파장에서 광 투과성이 좋은 폴리머 계열의 에폭시를 사용하는 것이 바람직하다.
예를 들어, 상기 광 투과성 에폭시(125)는 1.4 ~ 1.6의 굴절률을 가지고, 상기 제1 광소자 어레이(120)에서 출사되는 광의 파장에서 80 ~ 95%의 광 투과율을 가지는 에폭시인 것이 바람직하다.
한편, 상기 광소자 어레이(120)와 광 도파로 어레이(130) 사이의 접합은 반드시 광 투과형 에폭시(125)에 의해 이루어지는 것은 아니며, 광 커플링 효율이 크게 떨어지지 않는 범위 내에서 보조 슬리브 등을 이용한 통상적인 광 접합 패키징 기술에 의할 수도 있다.
이때, 광 커플링 효율이 크게 떨어지지 않도록 하기 위해서는, 광소자 어레이(120)와 광 도파로 어레이(130) 사이의 간격을 수십 ㎛이내의 거리로 유지해야 한다.
상기 반도체칩(140)은 상기 광소자 어레이(120)를 구동시키기 위한 것으로, 반도체칩(140)에는 광소자 어레이(120)를 구동시키기 위한 구동 회로가 내장되어 있다.
그리고, 상기 반도체칩(140)은 상기 광소자 어레이(120)로 제어신호를 발생시켜 전기 신호를 광신호로 또는 광신호를 전기 신호로 변환시킨다.
상기 반도체칩(140)은 상기 IC 기판(110)의 상부면에 솔더 볼(141) 및 범프(142)를 통하여 접합되는데, 상기 플립 칩 본딩 방식뿐만 아니라 와이어 본딩 방식으로 접합 될 수 있으며, 또한 상기 플립 칩 본딩과 와이어 본딩 방식을 혼용한 방식으로 접합 될 수도 있다.
또한, 상기 인쇄회로기판(100)과 IC 기판(110), 상기 IC 기판(110)과 반도체칩(140) 및 상기 IC 기판(110)과 광소자 어레이(120) 사이에는 에폭시(150)가 충진된다.
상기 에폭시(150)는 외부 온도 변화시 각 부품들 간의 열팽창계수 차이에 의해 발생하는 스트레스를 완화시키고, 각 부품들 사이의 접합 상태를 유지시키는 역할을 한다.
그리고, 본 발명에서는 상기 반도체칩(140)을 외부 환경으로부터 보호하기 위해 상기 IC 기판(110) 상부에 반도체칩(140)을 감싸는 보호 수지를 더 형성할 수 있다.
이와 같이, 본 발명은 IC 기판(110)의 일 측면에 광소자 어레이(120)를 접합함으로써, 상기 광소자 어레이(120)가 광 도파로 어레이(130)와 직접 광 접속되도록 하여 광소자와 광 도파로 간의 광 접속 효율을 향상시킬 수 있다.
즉, 본 발명에서는 광소자와 광 도파로 사이의 간격을 수십 ㎛ 이내로 유지시킬 수 있기 때문에, 기존의 광전변환모듈에 비하여 우수한 광 접속 효율을 가지 게 된다.
그리고, 광소자 어레이(120)와 광 도파로 어레이(130) 사이에 광 도파로와 굴절률이 비슷하고 광소자 어레이의 사용 파장에서 광 투과성이 좋은 광 투과성 에폭시(125)를 사용함으로써, 광 커플링 효율을 더 향상시킬 수 있다.
또한, 본 발명에서는 광소자와 광 도파로 간의 광 접속이 광소자의 배열 형태와 동일한 배열 형태를 갖는 광 도파로 사이에 같은 평면상에서 이루어지므로, 다채널 광 접속이 손쉽게 이루어지며, 그에 따른 광학설계도 용이하게 할 수 있다.
도 3은 본 발명의 광전변환모듈의 제1 실시예의 제조방법을 나타낸 순서도이다.
이에 도시된 바와 같이, 먼저 IC 기판(110)의 상부면에 반도체칩(140)을 접합한다(S 100). 이때, 상기 반도체칩(140)의 접합은 솔더 볼 및 범프를 이용한 플립 칩 본딩 방식 또는 본딩 와이어를 이용한 와이어 본딩 방식 등을 통해 이루어진다.
다음으로, 상기 IC 기판(110)의 일 측면에 광소자 어레이(120)를 접합한다(S 110).
상기 광소자 어레이(120)는 수광 소자 또는 발광 소자들이 동일 평면상에 M×N 배열되어 있는 형태를 가지며, 플립 칩 본딩 또는 와이어 본딩 방식을 사용하여 IC 기판(110)의 일 측면에 접합한다.
이어서, 일 측이 상기 IC 기판(110)에 접합된 광소자 어레이(120)의 타 측에 광 도파로 어레이(130)를 접합한다(S 120).
상기 광 도파로 어레이(130)는 동일 평면상에 광 도파로가 M×N 배열되어 있는 형태를 가지며, 각 광 도파로는 상기 광소자 어레이(120)의 광소자들과 일대일 대응되도록 접합된다.
즉, IC 기판(110)에 형성된 구리 배선을 통해 테스트 전원을 인가하여 광소자 어레이(120)를 구동시킨 후, 광 정렬 과정을 통해 각 광소자와 광 도파로를 광 접속시킨다.
여기서, 광소자 어레이(120)와 광 도파로 어레이(130) 사이에 광 투과성 에폭시(125)를 개재한 후, 상기 광소자 어레이(120)와 광 도파로 어레이(130)를 접합시킨다.
연이어, 상기 IC 기판(110)을 플립 칩 본딩 또는 와이어 본딩 방식을 통해 인쇄회로기판(100)상에 접합한다(S 130).
그 후, 상기 인쇄회로기판(100)과 IC 기판(110), IC 기판(110)과 반도체칩(140) 및 IC 기판(110)과 광소자 어레이(120 사이에는 에폭시(150)를 충진하고, 상기 IC 기판(110) 상부에 반도체칩(140)을 감싸며 보호 수지(미도시)를 형성한다(S 140).
한편, 단계 S 110 이후에, 상기 IC 기판(110)을 인쇄회로기판(100)에 접합하고, 상기 인쇄회로기판(100)에 형성된 구리 배선을 통해 테스트 전원을 인가하여 광소자 어레이(120)를 구동시킨 후, 광 정렬 과정을 통해 각 광소자와 광 도파로를 광 접속시킬 수도 있다.
도 4는 본 발명의 광전변환모듈의 제2 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 인쇄회로기판(200) 상부에 IC 기판(210)이 접합되어 있고, 상기 IC 기판(210)의 양 측면에 제1 광소자 어레이(220)와 제2 광소자 어레이(230)가 각각 접합되어 있고, 상기 제1 광소자 어레이(220)에 제1 광 도파로 어레이(240)가 제1 광 투과성 에폭시(225)에 의해 접합되어 있고, 상기 제2 광소자 어레이(230)에 제2 광 도파로 어레이(250)가 제2 광 투과성 에폭시(235)에 의해 접합되어 있고, 상기 IC 기판(210)의 상부에 상기 제1 광소자 어레이 (220) 및 제2 광소자 어레이(230)를 구동시키기 위한 반도체칩(260)이 접합되어 이루어진다.
여기서, 상기 인쇄회로기판(200)과 IC 기판(210), 상기 IC 기판(210)과 반도체칩(260), 상기 IC 기판(210)과 제1 광소자 어레이(220) 및 제2 광소자 어레이(230) 사이에는 에폭시(270)가 충진된다.
도 5는 본 발명의 광전변환모듈의 제3 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 인쇄회로기판(300)에 형성된 실장용 홈에 IC 기판(310)이 내장되어 접합되어 있고, 상기 IC 기판(310)의 양 측면에 제1 광소자 어레이(320) 및 제2 광소자 어레이(330)가 각각 접합되어 있고, 상기 IC 기판(310)의 상부에 상기 제1 광소자 어레이(320) 및 제2 광소자 어레이(330)를 구동시키기 위한 반도체칩(340)이 접합되어 있고, 상기 제1 광소자 어레이(320)에 제1 광 도파로 어레이(350)가 제1 광 투과성 에폭시(325)에 의해 접합되어 있고, 상기 제2 광소자 어레이(330)에 제2 광 도파로 어레이(360)가 제2 광 투과성 에폭시(335)에 의해 접합되어 이루어진다.
여기서, 상기 제1 광 도파로 어레이(350) 및 제2 광 도파로 어레이(360)는 상기 인쇄회로기판(300)에 매립(Embedded)되어 있으며, 상기 인쇄회로기판(300)과 IC 기판(310), IC 기판(310)과 반도체칩(340), IC 기판(310)과 제1 광소자 어레이(320) 및 제2 광소자 어레이(330) 사이에는 에폭시(370)가 충진되어 있다.
도 6은 본 발명의 광전변환모듈의 제3 실시예의 제조방법을 나타낸 순서도이다.
이에 도시된 바와 같이, 먼저 IC 기판(310)의 상부면에 반도체칩(340)을 접합한다(S 200).
다음으로, 상기 IC 기판(310)의 측면에 제1 광소자 어레이(320) 및 제2 광소자 어레이(330)를 각각 접합한다(S 210).
이어서, 제1 광 도파로 어레이(350) 및 제2 광 도파로 어레이(360)가 매립되어 있는 인쇄회로기판(300)에 상기 IC 기판(310)을 실장하기 위한 실장용 홈을 형성한다(S 220).
이때, 상기 실장용 홈의 깊이를 조절하여 상기 IC 기판(310)이 실장용 홈에 실장되었을 때, 상기 제1 광소자 어레이(320) 및 제2 광소자 어레이(330)가 상기 제1 광 도파로 어레이(350) 및 제2 광 도파로 어레이(360)와 대응되어 광 접속되도록 한다.
연이어, 상기 IC 기판(310)을 상기 인쇄회로기판(300)의 실장용 홈에 솔더볼 및 범프를 이용하여 전기적으로 접합하고, 상기 제1 광소자 어레이(320) 및 제1 광 도파로 어레이(350)와 상기 제2 광소자 어레이(330) 및 제2 광 도파로 어레이(360)를 각각 접합한다(S 230).
이때, 상기 제1 광소자 어레이(320) 및 제1 광 도파로 어레이(350) 사이와 상기 제2 광소자 어레이(330) 및 제2 광 도파로 어레이(360) 사이에 각각 제1 광 투과성 에폭시(325) 및 제2 광 투과성 에폭시(335)를 충진하여 접합한다.
그 후, 상기 인쇄회로기판(300)과 IC 기판(310), IC 기판(310)과 반도체칩(340), IC 기판(310)과 제1 광소자 어레이(320) 및 제2 광소자 어레이(330) 사이에는 에폭시(370)를 충진하고, 상기 IC 기판(310) 상부에 반도체칩(340)을 감싸며 보호 수지(미도시)를 형성한다(S 240).
도 7은 본 발명의 광전변환모듈의 제4 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, IC 기판(400)의 양 측면에 제1 광소자 어레이(410) 및 제2 광소자 어레이(420)가 각각 접합되어 있고, 상기 IC 기판(400)의 상부에 상기 제1 광소자 어레이(410) 및 제2 광소자 어레이(420)를 구동시키기 위한 반도체칩(430)이 접합되어 있고, 일측이 상기 IC 기판(400)과 접합된 상기 제1 광소자 어레이(410)의 타측에 제1 광 도파로 어레이(450)가 제1 광 투과성 에폭시(415)에 의해 접합되어 있고, 일측이 상기 IC 기판(400)과 접합된 상기 제2 광소자 어레이(420)의 타측에 제2 광 도파로 어레이(460)가 제2 광 투과성 에폭시(425)에 의해 접합되어 이루어진다.
여기서, 상기 제1 광 도파로 어레이(450) 및 제2 광 도파로 어레이(460)는 상기 인쇄회로기판(400)에 매립(Embedded)되어 있고, 상기 인쇄회로기판(440)의 중앙 영역에는 인쇄회로기판(440)을 관통하며 공간부가 형성되어 있으며, 상기 IC 기판(400)은 인쇄회로기판(440)의 공간부에 위치하게 된다.
상기 IC 기판(400)과 인쇄회로기판(440)의 사이에는 보호 수지(470)가 충진되는데, 상기 보호 수지(470)는 상기 제1 광소자 어레이(410) 및 제2 광소자 어레이(420)를 보호하며, IC 기판(400)과 인쇄회로기판(440)을 접합시키는 역할을 한다.
상기 인쇄회로기판(440)과 IC 기판(400)의 하부면에는 각각 접속 패드(481)가 형성되며, 상기 접속 패드(481)를 본딩 와이어(485)로 연결하여 전기적으로 접속된다.
도 8은 본 발명의 광전변환모듈의 제4 실시예의 제조방법을 나타낸 순서도이다.
이에 도시된 바와 같이, 먼저 IC 기판(400)의 상부면에 반도체칩(430)을 접합한다(S 300).
다음으로, 상기 IC 기판(400)의 측면에 제1 광소자 어레이(410) 및 제2 광소자 어레이(420)를 각각 접합한다(S 310).
이어서, 제1 광 도파로 어레이(450) 및 제2 광 도파로 어레이(460)가 매립되 어 있는 인쇄회로기판(440)에 상기 IC 기판(400)이 위치할 공간부를 형성한다(S 320).
연이어, 상기 IC 기판(400)을 상기 인쇄회로기판(440)의 공간부에 위치시키고, 상기 제1 광소자 어레이(410) 및 제1 광 도파로 어레이(450)와 상기 제2 광소자 어레이(420) 및 제2 광 도파로 어레이(460)를 각각 접합한다(S 330).
이때, 지그를 사용하여 상기 IC 기판(400)을 상기 인쇄회로기판(440)의 공간부의 위치에 고정시킨 후, 상기 제1 광소자 어레이(410) 및 제1 광 도파로 어레이(450) 사이에 제1 광 투과성 에폭시(415)를 개재시켜 접합하고, 상기 제2 광소자 어레이(420) 및 제2 광 도파로 어레이(460) 사이에 제2 광 투과성 에폭시(425)를 개재시켜 접합한다.
그리고, 상기 제1 광소자 어레이(410) 및 제1 광 도파로 어레이(450)와 상기 제2 광소자 어레이(420) 및 제2 광 도파로 어레이(460)를 각각 접합시킬 때, IC 기판(400)에 형성된 접속 패드에 테스트 전원을 인가하여 광소자를 구동시킨 후, 액티브 얼라인(Active Align) 방식의 광 정렬 방식을 이용하여 각 광소자와 광 도파로가 일대일 대응되도록 정렬시킨 후 접합한다.
다음으로, 상기 인쇄회로기판(440)과 IC 기판(400) 사이에 상기 제1 광소자 어레이(410) 및 제2 광소자 어레이(420)를 감싸며 보호 수지(470)를 형성한다(S 340).
이어서, 상기 IC 기판(400)과 반도체칩(430) 사이에 에폭시(475)를 충진하고, 상기 IC 기판(400) 상부에 반도체칩(430)을 감싸며 보호 수지(미도시)를 형성 한다(S 350).
그 후, 상기 IC 기판(400)과 상기 인쇄회로기판(440)의 하부면에 형성된 접속 패드(481)에 본딩 와이어(485)를 접합하여 상기 IC 기판(400)과 인쇄회로기판(440)을 전기적으로 연결한다(S 360).
도 9는 본 발명의 IC 기판과 광소자 어레이가 접속되는 상태를 나타낸 도면이다.
이에 도시된 바와 같이, IC 기판(500)의 상부면에서 IC 기판(500)의 측면을 관통하며 복수개의 제1 관통홀(510)이 형성되어 있고, 상기 IC 기판(500)의 상부면에서 IC 기판(500)의 하부면을 관통하며 복수개의 제2 관통홀(520)이 형성되어 있으며, 상기 제1 관통홀(510) 및 제2 관통홀(520)에는 도전성 물질이 충진되어 있다.
그리고, 상기 IC 기판(500)의 상부면에 위치한 전기접속 패드(530)와 IC 기판(500)의 측면에 위치한 전기접속 패드(540)는 상기 도전성 물질이 충진된 제1 관통홀(510)을 통해 전기적으로 연결되어 있다.
상기 IC 기판(500)의 측면에 위치한 전기접속 패드(540)는 솔더 볼(미도시) 및 범프(미도시)를 통하여 광소자 어레이(550)와 접합되며, IC 기판(500)의 상부면에 형성된 반도체칩(미도시)과 IC 기판(500) 측면에 접합된 광소자 어레이(550)는 상기 도전성 물질이 충진된 제1 관통홀(510)을 통하여 전기적으로 연결된다.
그리고, 상기 IC 기판(500)의 상부면에 형성된 반도체칩(미도시)은 상기 도 전성 물질이 충진된 제2 관통홀(520)을 통하여 IC 기판(500)의 하부에 위치한 인쇄회로기판(미도시)과 전기적으로 연결된다.
이와 같이, 상기 도전성 물질이 충진된 제1 관통홀(510)을 통하여 IC 기판(500)의 측면에 광소자 어레이(550)를 형성할 수 있으며, 광소자 어레이(550)가 광 파로 어레이(560)와 동일 평면에서 접속할 수 있게 된다.
상기 IC 기판(500)을 통한 반도체칩(미도시) 및 광소자 어레이(550) 간의 전기적 접속은 상기 도전성 물질이 충진된 제1 관통홀(510)에 의하는 것뿐만 아니라, 내부 구리 배선 회로 및 비아홀(Via Hole)에 의한 접속, 외부 구리배선에 의한 접속, 외부 와이어를 이용한 접속 등 다양한 방식의 전기적 접속이 가능하다.
예를 들면, 상기 반도체칩(미도시)과 광소자 어레이(550) 간의 전기적 접속은 상기 IC 기판(500)의 상부면에서 상기 IC 기판(500)의 측면을 따라 형성된 외부 구리 배선패턴에 의해 이루어질 수도 있고, 상기 IC 기판(500)과 광소자 어레이(550)의 상부면에 접속 패드를 형성하고 이를 와이어 본딩으로 연결하는 본딩 와이어 방식에 의해 이루어질 수도 있다.
본 발명에 의하면, IC 기판(500)의 상부면에서 IC 기판(500)의 측면을 관통하며 도전성 물질이 충진된 복수 개의 제1 관통홀(510)을 형성함으로써, 광소자 어레이(550)를 IC 기판(500)의 측면에 형성할 수 있고, 그로 인해 광소자 어레이(550) 및 광 도파로 어레이(560)가 서로 동일한 평면에서 광 접속되어 광 효율이 크게 향상된다.
그러나, 상기 광소자 어레이(550) 및 광 도파로 어레이(560)에서 광소자 및 광 도파로가 다채널(M×N) 배열인 경우, IC 기판(500)에 형성된 배선 패턴의 길이의 차에 의한 타임 스큐(Time Skew) 현상이 나타날 수 있다.
즉, 광소자 어레이(550)의 각 광소자는 IC 기판(500)을 통해 반도체칩(미도시)에 의해 제어를 받아 광신호를 방출하게 되는데, 반도체칩(미도시)에서 광소자 어레이(550)의 각 광소자를 연결하는 배선 패턴의 길이에 차이가 나면 광신호의 방출에도 영향을 끼치게 된다.
도 10은 광소자 어레이에서 타임 스큐(Time Skew) 현상을 설명하는 도면이다.
이에 도시된 바와 같이, IC 기판(610)에는 IC 기판(610)의 상부면에서 IC 기판(610)의 내부를 통해 IC 기판(610)의 측면까지 제1 배선 패턴 어레이(611), 제2 배선 패턴 어레이(614) 및 제3 배선 패턴 어레이(617)가 순차적으로 형성되어 있고, 상기 제1 배선 패턴 어레이(611), 제2 배선 패턴 어레이(614) 및 제3 배선 패턴 어레이(617)는 상기 IC 기판(610)의 측면에 형성되는 광소자 어레이(620)의 제1 광소자 열(621), 제2 광소자 열(624) 및 제3 광소자 열(627)과 각각 전기적으로 접속된다.
여기서, 상기 제1 배선 패턴 어레이(611)에서 제3 배선 패턴 어레이(617)로 갈수록 각 배선 패턴의 길이가 길어지는 것을 볼 수 있으며, 이로 인해 광소자 어레이(620)에서는 제1 광소자 열(621)에서 제3 광소자 열(627)로 갈수록 빛이 늦게 방출되는 것을 볼 수 있다.
이와 같이, 광소자 어레이(620)에서 빛의 방출의 시간 차(Time Skew)는 고속 신호로 광전 변환할 때 더욱 심해진다.
따라서, IC 기판의 각 배선 패턴의 길이를 동일하게 조절하여 광소자 어레이에서 타임 스큐 현상을 방지하는 것이 필요하다.
도 11은 타임 스큐 현상을 방지하기 위한 IC 기판의 배선 구조의 제1 실시예를 나타낸 도면이다.
이에 도시된 바와 같이, IC 기판(700)의 상부면과 측면에 제1 접속 패드 열(711), 제2 접속 패드 열(713), 제3 접속 패드 열(715) 및 제4 접속 패드 열(717)을 각각 일렬로 형성하되, 각 접속 패드 열(711)(713)(715)(717)의 동일한 순서의 접속 패드가 대각선 방향으로 배치되도록 즉, 경사면 어레이의 형태가 되도록 형성한다.
여기서, 상기 IC 기판(700)의 상부면 및 측면에 형성된 각 접속 패드 열(711)(713)(715)(717)은 IC 기판(700)의 내부에 형성되는 제1 배선 패턴 어레이(721), 제2 배선 패턴 어레이(723), 제3 배선 패턴 어레이(725) 및 제4 배선 패턴 어레이(727)에 의해서 각각 전기적으로 연결된다.
이때, 상기 배선 패턴 어레이(721)(723)(725)(727)의 각 배선 패턴의 전체 길이가 동일하게 되도록 각 접속 패드의 위치를 설계하여 형성한다.
즉, 제1 배선 패턴 어레이(721)의 수직 배선 패턴 길이와 수평 배선 패턴의 길이의 합과, 제2 배선 패턴 어레이(723)의 수직 배선 패턴 길이와 수평 배선 패턴 의 길이의 합과, 제3 배선 패턴 어레이(725)의 수직 배선 패턴 길이와 수평 배선 패턴의 길이의 합과, 제4 배선 패턴 어레이(727)의 수직 배선 패턴 길이와 수평 배선 패턴의 길이의 합이 모두 동일하게 되도록 형성한다.
이 경우, 제1 배선 패턴 어레이(721)에서 제4 배선 패턴 어레이(727)로 갈수록 수직 배선 패턴의 길이는 짧아지며, 수평 배선 패턴의 길이는 길어지게 된다.
한편, 상기 IC 기판(700)의 측면에 접합되는 광소자 어레이(730)에 있어서, 광소자들의 배열을 상기 IC 기판(700)의 측면에 형성되는 각 접속 패드 열(711)(713)(715)(717)들의 배열과 동일하게 형성하여 각 접속 패드와 광소자가 일대일 대응되어 전기적으로 접속되도록 한다.
그리고, 상기 광소자 어레이(730)의 타 측에 접합되는 광 도파로 어레이(740)의 경우, 광 도파로들의 배열을 상기 광소자들의 배열과 동일하게 형성하여 각 광소자와 광 도파로가 일대일 대응되어 광 접속되도록 한다.
이와 같이, IC 기판 내부에 형성되어 반도체칩과 광소자 어레이를 전기적으로 연결하는 각 배선 패턴의 길이를 동일하게 형성하면, 광소자 어레이에서 빛이 동일한 시간에 출사되어 타임 스큐 현상을 방지할 수 있다.
도 12는 타임 스큐 현상을 방지하기 위한 IC 기판의 배선 구조의 제2 실시예를 나타낸 도면이다.
이에 도시된 바와 같이, IC 기판(700)의 상부면과 측면에 제1 접속 패드 열(711), 제2 접속 패드 열(713), 제3 접속 패드 열(715) 및 제4 접속 패드 열(717)이 경사면 어레이의 형태로 형성되어 있고,
각 접속 패드 열(711)(713)(715)(717)은 IC 기판(700)의 상부면에서 측면을 따라 형성되는 제1 배선 패턴 어레이(721), 제2 배선 패턴 어레이(723), 제3 배선 패턴 어레이(725) 및 제4 배선 패턴 어레이(727)에 의해서 각각 전기적으로 연결되어 있다.
여기서, 상기 배선 패턴 어레이(721)(723)(725)(727)의 각 배선 패턴들의 전체 길이가 동일하게 되도록 상기 접속 패드 열(711)(713)(715)(717)의 각 접속 패드의 위치를 설계하여 형성한다.
이와 같이, 상기 접속 패드 열(711)(713)(715)(717)은 IC 기판(700)의 외부 즉, IC 기판(700)의 상부면에서 측면을 따라 형성되는 배선 패턴 어레이(721)(723)(725)(727)에 의해서 전기적으로 연결될 수 있으며, 이 경우에도 각 배선 패턴들의 전체 길이를 동일하게 형성함으로써, 광소자 어레이(730)에서 빛이 동일한 시간에 출사되도록 할 수 있다.
도 13은 타임 스큐 현상을 방지하기 위한 IC 기판의 배선 구조의 제3 실시예를 나타낸 도면이다.
이에 도시된 바와 같이, 이에 도시된 바와 같이, IC 기판(700)의 상부면과 측면에 제1 접속 패드 열(711), 제2 접속 패드 열(713), 제3 접속 패드 열(715) 및 제4 접속 패드 열(717)이 경사면 어레이의 형태로 형성되어 있고,
상기 제1 접속 패드 열(711) 및 제3 접속 패드 열(715)은 IC 기판(700)의 내 부에 형성되는 제1 배선 패턴 어레이(721) 및 제3 배선 패턴 어레이(725)에 의해 각각 전기적으로 연결되어 있고,
상기 제2 접속 패드 열(713) 및 제4 접속 패드 열(717)은 IC 기판(700)의 상부면에서 측면을 따라 형성되는 제2 배선 패턴 어레이(723) 및 제4 배선 패턴 어레이(727)에 의해서 각각 전기적으로 연결되어 있다.
즉, 본 실시예는 제1 실시예와 제2 실시예의 경우를 혼합한 구조로서, 접속 패드 열(711)(713)(715)(717)이 IC 기판(700)의 내부 및 외부에 교대로 형성되는 배선 패턴 어레이(721)(723)(725)(727)에 의해 전기적으로 연결되는 구조를 가지고 있다.
이와 같이, IC 기판의 상부면 및 측면에 형성되는 접속 패드 열(711)(713)(715)(717)을 IC 기판(700)의 내부 및 외부에 교대로 형성되는 배선 패턴 어레이(721)(723)(725)(727)에 의해 전기적으로 연결하면, 각 배선 패턴 간의 간격을 넓힐 수 있어, 고속 데이터 신호 전송시 발생하는 크로스토크(Crosstalk)와 같은 신호 무결성 문제를 방지할 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되 며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상에서 살펴본 바와 같이, 본 발명에 의하면 반도체칩이 실장된 IC 기판의 측면에 광소자 어레이를 접합하고, 일측이 IC 기판에 접합된 광소자 어레이의 타측에 광 도파로 어레이를 광 접속되도록 접합함으로써, 광소자와 광 도파로 사이의 간격을 수십 ㎛ 이내로 유지시켜 광소자와 광 도파로 간의 광 결합 효율을 향상시킬 수 있다.
그리고, 본 발명에서는 광소자와 광 도파로 간의 광 접속이 광소자의 배열 형태와 동일한 배열 형태를 갖는 광 도파로 사이에 같은 평면상에서 이루어지므로, 다채널 광 접속이 손쉽게 이루어지며, 그에 따른 광학설계도 용이하게 할 수 있다.
또한, IC 기판에 형성되는 각 배선 패턴들의 전체 길이를 동일하게 형성함으로써, 광소자 어레이에서 빛이 동일한 시간에 출사되도록 할 수 있으며, 그로 인해 타임 스큐 현상을 방지할 수 있고, 고속 데이터 신호 전송시 발생하는 크로스토크(Crosstalk)와 같은 신호 무결성 문제를 방지할 수 있다.

Claims (19)

  1. 인쇄회로기판 상부에 형성된 IC 기판;
    상기 IC 기판의 측면에 형성된 광소자 어레이;
    일측이 상기 IC 기판에 접합된 광소자 어레이의 타측에 형성되며, 상기 광소자 어레이와 광 접속되는 광 도파로 어레이; 및
    상기 IC 기판의 상부에 형성되며, 상기 광소자 어레이를 구동시키는 구동 회로가 내장된 반도체칩을 포함하여 이루어지며,
    상기 IC 기판의 상부면 및 측면에 각각 복수 개의 접속 패드가 형성되어 있고,
    도전성 물질이 충진되어 상기 IC 기판의 상부면과 측면에 형성된 접속 패드를 서로 전기적으로 연결하는 복수 개의 관통 홀이 상기 IC 기판의 상부면에서 상기 IC 기판의 측면을 관통하며 형성되어 있고,
    상기 반도체칩과 광소자 어레이는 상기 접속 패드 및 관통 홀에 의해 전기적으로 접속되는 것을 특징으로 하는 광전변환모듈.
  2. 제1항에 있어서,
    상기 광 도파로 어레이는 상기 인쇄회로기판에 매립되어 있고, 상기 인쇄회로기판에는 상기 IC 기판을 실장하기 위한 실장용 홈이 형성되어 있으며, 상기 IC 기판은 상기 실장용 홈에 실장되어 인쇄회로기판과 접합되는 것을 특징으로 하는 광전변환모듈.
  3. IC 기판의 측면에 각각 형성된 제1 광소자 어레이 및 제2 광소자 어레이;
    일측이 상기 IC 기판에 접합된 제1 광소자 어레이의 타측에 형성되며, 상기 제1 광소자 어레이와 광 접속되는 제1 광 도파로 어레이;
    일측이 상기 IC 기판에 접합된 제2 광소자 어레이의 타측에 형성되며, 상기 제2 광소자 어레이와 광 접속되는 제2 광 도파로 어레이; 및
    상기 IC 기판의 상부에 형성되며, 상기 제1 광소자 어레이 및 제2 광소자 어레이를 구동시키는 구동 회로가 내장된 반도체칩을 포함하여 이루어지며,
    상기 제1 광 도파로 어레이 및 제2 광 도파로 어레이는 인쇄회로기판에 매립되어 있고, 상기 인쇄회로기판에는 소정 영역에는 인쇄회로기판을 관통하는 공간부가 형성되어 있으며, 상기 IC 기판은 상기 공간부에 위치하는 것을 특징으로 하는 광전변환모듈.
  4. 제3항에 있어서,
    상기 IC 기판의 상부면 및 측면에 각각 복수 개의 접속 패드가 형성되어 있고,
    도전성 물질이 충진되어 상기 IC 기판의 상부면과 측면에 형성된 접속 패드를 서로 전기적으로 연결하는 복수 개의 관통 홀이 상기 IC 기판의 상부면에서 상기 IC 기판의 측면을 관통하며 형성되어 있고,
    상기 반도체칩과 광소자 어레이는 상기 접속 패드 및 관통 홀에 의해 전기적으로 접속되는 것을 특징으로 하는 광전변환모듈.
  5. 제3항에 있어서,
    상기 IC 기판의 상부면 및 측면에 각각 복수 개의 접속 패드가 형성되어 있고,
    상기 IC 기판의 상부면에서 IC 기판의 측면을 따라, 상기 IC 기판의 상부면에 형성된 접속 패드 및 상기 IC 기판의 측면에 형성된 접속 패드를 서로 연결하는 배선 패턴이 형성되어 있고,
    상기 반도체칩과 광소자 어레이는 상기 접속 패드 및 배선 패턴에 의해 전기적으로 접속되는 것을 특징으로 하는 광전변환모듈.
  6. 제3항에 있어서,
    상기 IC 기판의 상부면 및 상기 광소자 어레이의 상부면에 접속 패드가 각각 형성되어 있고,
    상기 IC 기판에 형성된 접속 패드 및 상기 광소자 어레이에 형성된 접속 패드를 서로 연결하는 본딩 와이어가 형성되어 있고,
    상기 반도체칩과 광소자 어레이는 상기 접속 패드 및 본딩 와이어에 의해 전기적으로 접속되는 것을 특징으로 하는 광전변환모듈.
  7. 제3항에 있어서,
    상기 IC 기판의 상부면과 측면에 복수 개의 접속 패드 열이 경사진 형태로 배열되어 있고,
    상기 IC 기판의 내부에 상기 IC 기판의 상부면과 측면에 형성된 접속 패드 열을 전기적으로 연결하는 복수 개의 배선 패턴 어레이가 형성되어 있으며,
    상기 배선 패턴 어레이의 각 배선 패턴들의 길이는 서로 동일한 것을 특징으로 하는 광전변환모듈.
  8. 제7항에 있어서,
    상기 광소자 어레이는 플립 칩 본딩 방식에 의해 상기 IC 기판의 측면에 형성되고, 발광 소자 또는 수광 소자가 상기 IC 기판의 측면에 형성된 복수 개의 접속 패드 열과 동일한 배열로 형성되어 있는 것을 특징으로 하는 광전변환모듈.
  9. 제8항에 있어서,
    상기 광 도파로 어레이는 광 도파로가 상기 광소자 어레이의 광소자와 동일한 배열로 형성되어, 상기 광소자 및 광 도파로가 일대일 광 접속되는 것을 특징으로 하는 광전변환모듈.
  10. 제3항에 있어서,
    상기 IC 기판의 상부면과 측면에 복수 개의 접속 패드 열이 경사진 형태로 배열되어 있고,
    상기 IC 기판의 상부면에서 IC 기판의 측면을 따라, 상기 IC 기판의 상부면과 측면에 형성된 접속 패드 열을 전기적으로 연결하는 복수 개의 배선 패턴 어레이가 형성되어 있으며,
    상기 배선 패턴 어레이의 각 배선 패턴들의 길이는 서로 동일한 것을 특징으로 하는 광전변환모듈.
  11. 제10항에 있어서,
    상기 광소자 어레이는 플립 칩 본딩 방식에 의해 상기 IC 기판의 측면에 형성되고, 발광 소자 또는 수광 소자가 상기 IC 기판의 측면에 형성된 복수 개의 접속 패드 열과 동일한 배열로 형성되어 있는 것을 특징으로 하는 광전변환모듈.
  12. 제11항에 있어서,
    상기 광 도파로 어레이는 광 도파로가 상기 광소자 어레이의 광소자와 동일한 배열로 형성되어, 상기 광소자 및 광 도파로가 일대일 광 접속되는 것을 특징으로 하는 광전변환모듈.
  13. 제3항에 있어서,
    상기 IC 기판의 상부면과 측면에 복수 개의 접속 패드 열이 경사진 형태로 배열되어 있고,
    상기 IC 기판의 내부에 상기 IC 기판의 상부면과 측면에 형성된 홀수 번째 접속 패드 열을 전기적으로 연결하는 복수 개의 제1 배선 패턴 어레이가 형성되어 있고,
    상기 IC 기판의 상부면에서 IC 기판의 측면을 따라, 상기 IC 기판의 상부면과 측면에 형성된 짝수 번째 접속 패드 열을 전기적으로 연결하는 복수 개의 제2 배선 패턴 어레이가 형성되어 있으며,
    상기 배선 패턴 어레이의 각 배선 패턴들의 길이는 서로 동일한 것을 특징으로 하는 광전변환모듈.
  14. 제13항에 있어서,
    상기 광소자 어레이는 플립 칩 본딩 방식에 의해 상기 IC 기판의 측면에 형성되고, 발광 소자 또는 수광 소자가 상기 IC 기판의 측면에 형성된 복수 개의 접속 패드 열과 동일한 배열로 형성되어 있는 것을 특징으로 하는 광전변환모듈.
  15. 제14항에 있어서,
    상기 광 도파로 어레이는 광 도파로가 상기 광소자 어레이의 광소자와 동일한 배열로 형성되어, 상기 광소자 및 광 도파로가 일대일 광 접속되는 것을 특징으로 하는 광전변환모듈.
  16. 제3항에 있어서,
    상기 반도체칩은 플립 칩 본딩 또는 와이어 본딩 방식에 의해 상기 IC 기판의 상부에 형성되는 것을 특징으로 하는 광전변환모듈.
  17. 제1항 또는 제3항에 있어서,
    상기 광소자 어레이 및 광 도파로 어레이 사이에 광 투과성 에폭시가 개재되어 광 접속되는 것을 특징으로 하는 광전변환모듈.
  18. 제17항에 있어서,
    상기 광 투과성 에폭시는 1.4 ~ 1.6의 굴절률을 가지고, 상기 광소자에서 출사되는 광의 파장에서 80 ~ 95%의 광 투과율을 가지는 에폭시인 것을 특징으로 하 는 광전변환모듈.
  19. 제3항에 있어서,
    상기 IC 기판과 상기 인쇄회로기판 사이에 상기 제1 광소자 어레이 및 제2 광소자 어레이를 감싸며 보호 수지가 더 형성된 것을 특징으로 하는 광전변환모듈.
KR1020070040746A 2007-04-26 2007-04-26 광전변환모듈 Expired - Fee Related KR100856497B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070040746A KR100856497B1 (ko) 2007-04-26 2007-04-26 광전변환모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070040746A KR100856497B1 (ko) 2007-04-26 2007-04-26 광전변환모듈

Publications (1)

Publication Number Publication Date
KR100856497B1 true KR100856497B1 (ko) 2008-09-04

Family

ID=40022392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040746A Expired - Fee Related KR100856497B1 (ko) 2007-04-26 2007-04-26 광전변환모듈

Country Status (1)

Country Link
KR (1) KR100856497B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220189894A1 (en) * 2020-12-16 2022-06-16 Nxp B.V. Integrated circuit package with integrated waveguide launcher

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734017B2 (ja) * 1998-08-05 2006-01-11 セイコーエプソン株式会社 光モジュール
KR100575951B1 (ko) * 2003-11-11 2006-05-02 삼성전자주식회사 광 인쇄회로기판 집적형 광연결 패키징 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734017B2 (ja) * 1998-08-05 2006-01-11 セイコーエプソン株式会社 光モジュール
KR100575951B1 (ko) * 2003-11-11 2006-05-02 삼성전자주식회사 광 인쇄회로기판 집적형 광연결 패키징 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220189894A1 (en) * 2020-12-16 2022-06-16 Nxp B.V. Integrated circuit package with integrated waveguide launcher
US12074124B2 (en) * 2020-12-16 2024-08-27 Nxp B.V. Integrated circuit package with integrated waveguide launcher

Similar Documents

Publication Publication Date Title
KR100810665B1 (ko) 광전변환모듈 및 그 제조방법
US7239767B2 (en) Packaging apparatus for optical interconnection on optical printed circuit board
US20250096907A1 (en) Led chip-to-chip vertically launched optical communications with optical fiber
US8705906B2 (en) Photoelectric conversion module
JP7145515B2 (ja) 光電子集積回路及びコンピューティング装置
JP5439080B2 (ja) 光ｉ／ｏアレイモジュール
KR101287117B1 (ko) 광전기 복합 배선 모듈 및 그 제조 방법
US20190044002A1 (en) Optoelectronic module package
US7406229B2 (en) Optical module
US20180052281A1 (en) Substrate, semiconductor device and semiconductor package structure
JP7300625B2 (ja) 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法
TW201506481A (zh) 光模組用構件、光模組及電子機器
KR100499005B1 (ko) 다채널 블록형 광원소자가 패키징된 인쇄회로기판
CN100426540C (zh) 光半导体模块及采用其的半导体器件
JP5093121B2 (ja) 光モジュール
WO2014141458A1 (ja) 光モジュールおよび伝送装置
US7367715B1 (en) Medium containing optical paths and electrically conducting paths for applications in high speed data links
CN116472480A (zh) 多层平面波导互连件
CN114512589B (zh) 一种光电混合封装结构及其制造方法
US7315669B2 (en) Photoelectric transducer and photoelectric transducer element array
KR100856497B1 (ko) 광전변환모듈
KR100872748B1 (ko) 광전변환모듈 및 그 제조방법
KR100874116B1 (ko) 광전변환모듈
US20070165979A1 (en) Optical input substrate, optical output substrate, optical input/output substrate, a fabrication method for these substrates, and an optical element integrated semiconductor integrated circuit
CN117937234A (zh) 三维封装光电集成芯片

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0801 Dismissal of amendment

St.27 status event code: A-2-2-P10-P12-nap-PE0801

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150829

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150829

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000