CN109979911B - 包含光学连接的晶片堆叠体的半导体装置 - Google Patents

包含光学连接的晶片堆叠体的半导体装置 Download PDF

Info

Publication number
CN109979911B
CN109979911B CN201711442213.XA CN201711442213A CN109979911B CN 109979911 B CN109979911 B CN 109979911B CN 201711442213 A CN201711442213 A CN 201711442213A CN 109979911 B CN109979911 B CN 109979911B
Authority
CN
China
Prior art keywords
semiconductor
die
semiconductor device
optical modules
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201711442213.XA
Other languages
English (en)
Other versions
CN109979911A (zh
Inventor
邱进添
白晔
马世能
刘婷
郑彬彬
石蕾
H.塔卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Information Technology Shanghai Co Ltd
Original Assignee
SanDisk Information Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Information Technology Shanghai Co Ltd filed Critical SanDisk Information Technology Shanghai Co Ltd
Priority to CN201711442213.XA priority Critical patent/CN109979911B/zh
Priority to US15/906,102 priority patent/US10734354B2/en
Publication of CN109979911A publication Critical patent/CN109979911A/zh
Application granted granted Critical
Publication of CN109979911B publication Critical patent/CN109979911B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/125—Composite devices with photosensitive elements and electroluminescent elements within one single body
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H01L2225/06534—Optical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/27—Arrangements for networking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种半导体装置，其包含具有存储器裸芯的密集配置的3D阵列的晶片的堆叠体。每个晶片上的存储器裸芯可以布置成群集，每个群集包含光学模块，该光学模块为数据来回每个群集的传输提供光互连。

Description

包含光学连接的晶片堆叠体的半导体装置
技术领域
本技术涉及半导体装置。
背景技术
对于便携式消费电子装置需求的强劲增长驱动了对于大容量储存装置的需求。诸如闪存储存卡的非易失性半导体存储器装置正变得广泛用于满足对数字信息储存和交换的日益增长的需求。它们的便携性、多功能以及坚固设计连同它们的高可靠性和大容量已经使得这样的存储器装置对于广泛的电子装置(包含例如数码相机、数字音乐播放器、视频游戏控制台、PDA以及蜂窝电话)中的使用是理想的。
考虑到非易失性存储器装置的优势，目前推动将其代替传统的硬盘驱动器(HDD)来用作企业数据中心中的固态驱动器(SSD)。特别地，由于SSD以电子的方式储存数据，并且不需要HDD的机械接口，所以SSD可以比HDD更快地读取和写入数据。电子接口相对机械接口的另一个特点是SSD趋向持续更长，并且使用更低的读取/写作操作的功率。
每天正在产生和储存的数据量正在快速增长，使对数据中心的需求正越来越大。随着SSD技术上的最新进展，SSD的储存容量最近已经超过了HDD的储存容量，并且SSD比HDD以更快的速率进行缩放。然而，满足企业数据中心中的数据需求依然是不变的问题。
发明内容
总之，本技术涉及半导体装置，包括：一个或多个未切片的半导体晶片，其被处理为包含多个半导体裸芯；以及多个光学模块，其配置为使用光信号来将数据传输到在一个或多个晶片上的多个半导体裸芯和从在一个或多个晶片上的多个半导体裸芯传输数据。
在另一个示例中，本技术涉及半导体装置，包括：多个堆叠的晶片，每个晶片包括：多个半导体裸芯，该多个半导体裸芯被处理到晶片中；多个腔；以及多个光学模块，其安装在多个腔中并且配置为使用光信号来将数据传输到多个半导体裸芯和从多个半导体裸芯传输数据。
在其他示例中，本技术涉及半导体装置，包括：多个堆叠的晶片；多个半导体裸芯，该多个半导体裸芯被处理到晶片中；在多个堆叠的晶片中的多个腔；以及在不同晶片的多个腔中的多个光学模块，该多个光学模块配置为将光信号穿过多个堆叠的晶片来传输到彼此。
在其他示例中，本技术涉及半导体装置，包括：多个堆叠的晶片，每个晶片包括：多个半导体裸芯，该多个半导体裸芯以群集的方式被处理到晶片中；多个腔，在晶片的每个群集中具有一个腔；多个光学模块，在多个腔中的每一个中安装一个光学模块，并且该光学模块配置为使用光信号来将数据传输到多个半导体裸芯和从多个半导体裸芯传输数据；以及多个控制器裸芯，在多个腔中的每一个中安装一个控制器裸芯，并且该控制器裸芯配置为控制数据到多个半导体裸芯的传输和数据从多个半导体裸芯的传输。
在另一个示例中，本技术涉及半导体装置，包括：多个堆叠的晶片，每个晶片包括：多个半导体裸芯，该多个半导体裸芯被处理到晶片中；光信号发射构件，其用于沿着垂直于晶片的表面的轴线发射信号；以及控制器构件，其用于控制数据到多个半导体裸芯的传输和数据从多个半导体裸芯的传输。
附图说明
图1是用于形成根据本技术的实施例的半导体装置的流程图。
图2是示出了晶片的第一主表面的半导体晶片的前视图。
图3是在根据本技术的实施例的半导体装置的制造中的步骤处的存储器群集的放大透视图。
图4是在根据本技术的实施例的半导体装置的制造中的其他步骤处的存储器群集的放大透视图。
图5是将控制器裸芯和光学模块电连接到晶片上的存储器群集的第一方法的俯视图。
图6是将控制器裸芯和光学模块电连接到晶片上的存储器群集的第二方法的横截面边缘视图。
图7是根据本技术的实施例的图4的存储器群集的横截面边缘视图。
图8是在根据本技术的实施例的半导体装置的制造中的另一个步骤处的存储器群集的横截面边缘视图。
图9是在根据本技术的实施例的半导体装置的制造中的其他步骤处的横截面边缘视图，示出了若干存储器群集在晶片上上下叠置。
图10是根据本技术的实施例的包含若干堆叠的晶片的半导体装置的透视边缘视图。
图11是根据本技术的替代实施例的形成在晶片上的半导体裸芯的群集的俯视图。
图12和13是示出了根据本技术的实施例的在主机装置和半导体装置之间的通信的边缘视图。
图14是与本技术的实施例一起使用的光学模块的示例的框图。
图15和16分别是根据本技术的其他实施例的半导体装置的透视边缘视图和横截面边缘视图。
具体实施方式
本技术现将在实施例中参考附图进行描述，其涉及半导体装置，该半导体装置包括具有密集配置的存储器裸芯的3D阵列的晶片的堆叠体。每个晶片上的存储器裸芯可以布置成群集，每个群集包含光学模块，该光学模块为数据来回每个群集的传输提供光互连。
半导体装置的晶片可以处理为包含布置成群集的若干半导体裸芯，并且在每个群集内包含腔。控制器裸芯和光学模块然后可以安装在每个群集腔内，并且电连接到群集中的半导体裸芯。处理的晶片然后可以变薄并且堆叠，以形成完整的半导体装置。
半导体装置中的晶片上和在每个晶片之上的每个群集中的光学模块用于，例如在数据中心内，在半导体装置中的所选择的裸芯和主机装置之间传输光信号和/或功率。可以将光信号的波长选择为诸如，例如在800到1200nm的范围内，使得光信号实质上无退化地传送通过薄的硅晶片。
根据本技术的半导体装置可以具有大量的密集配置的3D存储器裸芯，以最大化半导体装置的储存容量。此外，用于交换数据的光学接口在高速度下进行操作，而同时提供低的功率消耗和热生成。
应当理解，本发明能够以许多不同形式实现，且不应理解为限制于本文所提出的实施例。反之，提供这些实施例，将使得本公开彻底而完整，并将本发明完全传达给本领域技术人员。事实上，本发明意图覆盖这些实施例的替代、修改和等效，其包含在本发明由所附权利要求限定的精神和范围内。此外，在以下本发明的详细描述中，提出了许多具体细节，以便提供本发明的彻底理解。然而，本领域普通技术人员将理解，本发明能够在没有这样的具体细节的情况下实践。
如本文中可能使用的术语“顶”和“底”“上”和“下”和“垂直”和“水平”以及其形式是作为示例且仅为说明性目的，而不意图限制本发明的描述，因为所指的项可以在位置和取向上交换。此外，如本文中所示用的，术语“实质上”和/或“约”是指具体尺寸或参数可以在对于给定应用的可接受制造公差内变化。在一个实施例中，可接受制造公差为限定尺寸的±0.25％。
现将参考图1的流程图和图2-16的视图解释本技术的实施例。首先参考图1的流程图，半导体晶片100可以开始为可以在步骤200中形成的晶片材料的晶锭。在一个示例中，形成晶片100的晶锭可以是根据切克拉斯基(Czochralski，CZ)或浮区(floating zone，FZ)工艺生长的单晶硅。然而，在其他实施例中，晶片100可以由其他材料以及通过其他工艺形成。
在步骤204中，半导体晶片100可以从晶锭切割，并且在第一主表面102(图2)和与表面102相对的第二主表面104(图7)两者上进行抛光，以提供光滑的表面。在步骤206中，第一主表面102可以经受各种处理步骤，以将晶片100分割成相应的半导体裸芯106(图2和图3)，并且以在第一主表面102上和/或第一主表面102中形成相应的半导体裸芯106的集成电路。这些各种处理步骤可以包含金属化步骤，该金属化步骤沉积金属互连层以及晶片内的通孔。可以提供这些金属互连层和通孔用于向每个半导体裸芯内的集成电路传输信号/功率和从每个半导体裸芯内的集成电路传输信号/功率，并且以向集成电路提供结构支撑。
步骤206还可以包含在半导体裸芯106下面的晶片100的高度处在硅晶片内形成一个或多个金属互连层108和通孔109(图6)。这些金属互连层可以形成为使用包含例如蚀刻和光刻法的各种工艺的预先限定的图案。金属互连的图案可以用于将半导体裸芯106的组或群集电连接到群集的中心腔中的接触垫，如下所述。
在实施例中，半导体裸芯106可以例如是诸如NAND闪存裸芯的存储器裸芯，但可以使用其他类型的裸芯106。这些其他类型的半导体裸芯包含但不限于诸如ASIC的控制器裸芯或者诸如SDRAM的RAM。图2中的晶片100上示出的半导体裸芯106的数量是出于说明性的目的，并且晶片100可以比其他实施例中所示出的包含更多的半导体裸芯106。图2中示出的半导体裸芯106具有方形或长方形足印(footprint)，并且以若干平行的行和列的方式进行布置。然而，在其他实施例中，如下所述，例如在图11中，半导体裸芯106可以以其他形状和其他图案形成。
如以上所提到并且在图2和3中示出的，晶片100中的半导体裸芯106可以分割成若干重复的群集110，在本文中有时被称为存储器群集110。在图2和3中示出的实施例中，在半导体裸芯106以行和列的方式布置的情况下，存储器群集110可以包括八个半导体裸芯106，该八个半导体裸芯全部围绕中心位置(其中没有形成半导体裸芯)并且直接相邻于中心位置。在步骤208中，可以蚀刻或者以其他方式移除该中心位置，以在每个群集110中限定中心腔112。每个半导体晶片100在腔112处被向下蚀刻到暴露若干接触垫114(其中的一个示例参见图5)的水平，该接触垫形成在一个或多个金属互连层中或者形成在一个或多个金属互连层的附近。在一个实施例中，腔112可以是5mm长×5mm宽乘1mm深。然而，在其他实施例中，这些尺寸仅作为示例并且可以彼此成比例地和不成比例地变化。
在图2中示出的示例中，存储器群集110的每个半导体裸芯106直接相邻于中心腔112，或者沿着行、列或对角线。可以想到的是，在其它实施例中，群集110中的一个或多个半导体裸芯106不直接相邻于中心腔。在这样的其他实施例中，给定的半导体裸芯106可以沿着行、列或对角线由一个或多个其他半导体裸芯与中心腔间隔开。如下所述，例如就图11而言，半导体裸芯106可以以除了行和列之外的图案进行布置，其中存储器群集110中的半导体裸芯106中的至少大部分直接位于中心腔112的附近。
在步骤210和212中，控制器120和光学模块122可以安装在图4所示的晶片100上的每个中心腔112内，并且电耦合到腔112的底部处的接触垫114。控制器120可以例如是ASIC，该ASIC控制将数据传输到在其相关联的群集110内的半导体裸芯106以及从在其相关联的群集110内的半导体裸芯106传输数据。如下所述，光学模块122可以在控制器裸芯120和主机装置之间传输输入/输出(I/O)请求和其他命令以及数据。以下提供光学模块122的其他细节。
控制器120和光学模块122可以通过多种电耦合方案中的任一个来电耦合到在腔112的底部处的接触垫114。图5和6示出了这样的电耦合方案的两个示例。在图5中，控制器裸芯120可以包含裸芯接合垫126的图案，该裸芯接合垫126的图案匹配腔112中的接触垫114的图案。接触垫114和裸芯接合垫126的特定图案仅作为示例示出，并且在其他实施例中可以广泛地变化。可以在裸芯接合垫126上提供焊球，使得控制器120的垫126可以在已知的倒装芯片回流接合工艺中接合到接触垫114。
此后，光学模块122可以物理地安装在控制器120的上表面，并且电耦合到晶片100上的控制器120和/或接触垫114。在一个实施例中，光学模块122可以包含与控制器120的顶表面相接触的底表面上的接触垫128(图7)。控制器120可以包含在控制器的顶表面和底表面之间延伸的TSV(through silicon via，穿硅通孔)，使能光学模块122到晶片100上的控制器120和/或接触垫114的电连接。在其他实施例中，可以使用TSW(through siliconwire，穿硅线)来代替TSV，以将光学模块122电耦合到控制器120和/或接触垫114。
图6示出了其他实施例，其中控制器120可以倒装芯片地接合到如上所述的接触垫114中的一些，留下其他接触垫114暴露。此后，光学模块122安装在控制器120的顶部上，并且使用例如粗的引线接合体130来引线接合到暴露的接触垫114。可以理解的是，在其它实施例中，控制器120和光学模块122可以由其他电耦合方案来电耦合到彼此以及晶片100的接触垫114。在一个这样的其他实施例中，控制器120和光学模块122两者可以包含接合垫和表面上的焊球，并且控制器120和光学模块两者可以倒装芯片地接合到在腔112的底部处的接触垫114。
在光学模块120安装在控制器120上的实施例中，控制器120可以包含开口132，该开口132在光学模块122的发射器和接收器之下对齐，如下所解释的。开口允许光行进到光学模块122以及从光学模块122行进，穿过控制器120，而不被以其他方式形成在控制器120内的电路中断或者退化。在替代实施例中，控制器可以不具有开口132，但是替代地将具有保留区域，该保留区域在由以除了开口132之外的其他方式所占据的区域中不具有电路。晶片100上的接触垫114可以相似地具有与控制器120上的保留区域或开口132相对应的开口区域。
在控制器120和光学模块122已经安装到晶片100的接触114之前或者之后，如图7所示，在步骤214中，DAF(die attach film，裸芯贴附膜)的层可以施加到半导体裸芯106的上表面。DAF层138可以施加到半导体裸芯106，而留下腔112打开。
图7示出了在施加DAF层138之后以及在控制器120和光学模块122已经安装到晶片100的接触114之后的晶片100的单个存储器群集110的全深度横截面图。在步骤216中，晶片可以在背部研磨工艺中变薄。特别地，晶片100可以颠倒并且传输到卡盘，使得在主表面102上的DAF层138被支撑在卡盘上。一个或多个研磨轮然后可以应用在非活性(inactive)表面104，以变薄非活性表面104。图8示出了在背部研磨步骤216后的晶片100的单个存储器群集110的全深度横截面图。
以上步骤200-216被描述为在单个晶片100上进行。然而，根据本技术的方面，可以根据步骤200-216来处理若干晶片100，并且然后在步骤220中将晶片100上下叠置。这些晶片中的每一个将使用相同的晶片布局映射进行处理，使得半导体裸芯106和存储器群集110中的每一个从晶片到晶片之间将是相同的。图9示出了来自上下叠置的若干(n)晶片的单个晶片群集的横截面图。在背部研磨步骤后，晶片可以被颠倒并且堆叠，同时被支撑在支撑台140上。在堆叠晶片中，每个晶片的角度取向保持为相同，使得当其堆叠时，裸芯106和存储器群集110在彼此之上逐晶片地对齐。
图10示出了上下叠置的整个晶片100的透视图。晶片100中的存储器群集110的图案是出于说明性的目的，并且在其它实施例中可以变化。图10中示出的晶片100可以一起包括根据本技术的半导体装置150。图9和10示出了堆叠在一起的晶片100-1、100-2、100-3、...、100-n，以形成半导体装置150。在实施例中，在装置150中可以存在上下叠置的4、8、16、32或者64个晶片100。然而，在其它实施例中，在堆叠体中可以存在其他数量的晶片，包含在1和64之间的任何数量的晶片。在其它实施例中，在半导体装置150中可以存在大于64个堆叠的晶片。晶片由在每个裸芯的上表面上的DAF层138保持到彼此上。一旦堆叠了晶片的全部，可以加热半导体装置150，以固化DAF层138并且以将晶片100固定在半导体装置150内。然后可以将完整的半导体装置150从支撑台140移除。
如提到的，半导体裸芯106的形状、以及裸芯106和存储器群集110的配置可以在不同的实施例中变化。图11示出了一个其他实施例，在该实施例中半导体裸芯106和存储器群集110的形状配置为六角形。与以行和列的方式布置半导体裸芯106相比较，这可以在晶片100上提供密度稍高的半导体裸芯106。半导体裸芯106和存储器群集110的其他配置和布局是可预期的。
在图11中示出的实施例中，每个裸芯106可以直接相邻于存储器群集110中的中心腔112。然而，在裸芯106和群集110的某些布置中，一个或多个裸芯可以由一个或多个其他裸芯从腔112间隔。这些间隔的位置可以被处理到半导体裸芯106中，并且由如上所述的金属互连108连接到最近的中心腔112。替代地，这些间隔的位置可以是左边的空白，没有半导体裸芯106在那里形成。
图12和13示出了数据中心中的半导体装置150的操作的示例。为了允许数据传输到半导体装置150中的特定半导体裸芯106或者允许从半导体装置150中的特定半导体裸芯106传输数据，穿过晶片堆叠体彼此对齐的存储器群集110可以被组织成3D存储器群集阵列152。在此使用的“对齐”是指每个3D存储器群集阵列152沿着轴线154、垂直于半导体装置150中的晶片100的主表面102的对齐。半导体装置150中的每个3D存储器群集阵列152可以分配到唯一的储存标识符，并且每个3D存储器群集阵列152中的每个半导体裸芯106可以分配到唯一的储存标识符。这个唯一的储存标识符可以例如由晶片编号和晶片堆叠体中的3D存储器群集阵列、以及裸芯到中心腔112的关系来指定。将理解的是，在其它实施例中，半导体装置150中的每个半导体裸芯106可以由其他方案唯一地标识。
每个半导体装置150可以可操作地耦合到印刷电路板(PCB)156，该PCB156配置为在数据中心的半导体装置150和服务器158之间传输数据。同时半导体装置150的大储存容量使其非常适合于数据中心中的SSD，半导体装置可以在各种各样的其他环境中用于与主机计算装置的数据传输。PCB 156可以包含一个或多个控制器160和若干光学模块162，该若干光学模块162用于将数据传输到装置150中的光学模块122以及从装置150中的光学模块122传输数据。PCB 156上的每个光学模块162可以沿着轴线164与3D存储器群集阵列152中的光学模块132相对齐。替代地，在PCB 156上可以存在的光学模块162比在晶片100上存在的光学模块122更少(包含少到单个光学模块162)。在这样的实施例中，PCB 156上的反射镜可以将光信号从半导体装置150中的多个光学模块132指引到PCB 156上的一个或多个光学模块162。
在操作中，PCB 156上的控制器160标识特定半导体裸芯106以及在那个裸芯106上的储存位置，以为读取/写入操作进行存取。例如，对于读取操作，将使能的信号和读取请求经由光学模块162和在标识的3D存储器储存群集152中的光学模块122，发送到所选择的裸芯和在那个裸芯上的储存位置。特别地，如图12中所示，可选地在PCB 156上的一个或多个光学模块162中编码信号和请求，并且将信号和请求从发射器180发送到适当的3D存储器储存群集152和晶片100。信号和请求然后在3D存储器群集阵列152向下发射，从光学模块122的发射器(TX)170发射到下一个相邻的光学模块122的接收器(RX)172，直到接入(access)所选择的裸芯106。请求的数据然后从裸芯储存位置经由光学模块122的发射器170和接收器172返回到PCB光学模块162中的接收器182，如图13所示。
在图6-9、12和13中，示意性地示出了光学模块122、162。然而，在实施例中，光学模块122、162可以包含由大量TX/RX通道组成的I/O阵列。在图14中示出了一个此类示例。光学模块122、162可以是已知的光学模块，例如在Mori等人的题为“Compact and High-DensityOpto-electronic Transceiver Module for Chip-to-Chip Optical Interconnects”的出版物，和/或来自2014年IEEE国际固态电路会议(IEEE International Solid-StateCircuits Conference)第8部分，Morita等人的题为“A 12×5Two-Dimensional OpticalI/O Array for600Gb/s Chip-to-Chip Interconnect in 65nm CMOS”的出版物。然而，总体上，光学模块122、162可以各自包含发射器阵列195和接收器阵列196，该发射器阵列195包括发射器170、180，该接收器阵列196包括接收器172、182。图14中示出的阵列195、196包括用于60个信道TX/RX光学链路的60个发射器/接收器，但是在其它实施例中可以存在更多或更少的发射器/接收器。阵列195、196的发射器和接收器还可以分别包含驱动器电路197、198。
尽管未示出，光学模块122、162还可以包含O/E(光电)装置，例如使用垂直腔表面发射激光器(vertical cavity surface emitting laser，VCSEL)来发射光以及使用PINPD(光电二极管)来接收光。O/E装置可以安装或集成在TX/RX阵列195、196的集成电路的表面上。可以使用微机电系统(MEMS)发射镜来指引激光。如提到的，可以在本技术中使用其他类型的光学模块，以将信号发射到半导体装置150以及从半导体装置150发射信号。在实施例中，光学模块可以发射例如在800nm到1200nm的范围内的光，使得光信号实质上无退化地传送通过薄的硅晶片和控制器。其他波长是可预期的。
在上述实施例中，在每个存储器群集110中的腔112内提供控制器120和光学模块122。然而，将理解的是，在其他实施例中，可以在腔112内提供代替控制器120和/或光学模块122的其他组件或者除了控制器120和/或光学模块122之外的其他组件。图15和16分别是本技术的其他实施例的立体图和横截面图，在该实施例中腔112包含这样的附加组件。腔112包含如上所述的控制器120和光学模块122。腔112还包含附加的电学组件190、192和/或无源组件194。
附加的电学组件190、192可以是半导体裸芯或者其他集成电路组件。尽管示出了两个这样的附加的电学组件190、192，但在其它实施例中可以存在单个附加的电学组件或者多于两个的附加的电学组件。无源组件194可以包含电容器、电阻器、电感器或者不需要电压进行操作的其他组件。尽管在腔112中示出了两个无源组件，但在其它实施例中可以存在一个或多于两个无源组件。图16示出了包含附加的电学组件190、192和无源组件194的若干堆叠的晶片100的腔112。
在上述的实施例中，半导体装置150具有成晶片100的圆形直径的形状的足印以及包含DAF层138的晶片的厚度的深度。在其它实施例中，晶片不需要是圆形的，而可以是在其他实施例中的方形、矩形、椭圆形、长方形、多边形或其他形状。
此外，在区段上下叠置以形成如上所述的半导体装置前，堆叠体中的晶片100可以切片成不同形状的晶片区段。因此，半导体装置150可以包括晶片的具有方形、矩形、椭圆形、长方形、多边形或其他形状的足印的区段。
如本文所使用的，晶片可以是指整个(未切片的)晶片或者晶片在切片后的部分。因此，例如，半导体装置150可以从切片的晶片区段形成，该切片的晶片区段已经被切割并且然后堆叠。这样的半导体装置可以在本文称为由多个晶片形成的或包括多个晶片的半导体装置。这样的装置可以包含如上所述的腔、光学模块和控制器。
本技术的实施例提供具有NAND闪存的密集组装配置的半导体装置，来以小的总体形状系数来提供大的数据储存容量。这样的半导体装置可以在各种各样的计算环境中使用，但是可以有利地在数据中心内使用。此外，与使用接合引线和金属迹线来发送数据相比较，使用高带宽的激光信号来将数据传输到半导体装置和从半导体装置传输数据减少了在这样的半导体装置中所产生的热和所消耗的功率。
已经为图示和描述的目的呈现了本发明的详细描述。其不意图穷举或将本发明限制为所公开的精确形式。鉴于以上教导，可以进行许多修改。选择所描述的实施例，以便最佳地解释本发明的原理及其应用，以由此使得本领域其他技术人员能够在各种实施例中且以如适合于预期的特定用途的各种修改中最佳地利用本发明。本发明的范围意图由所附权利要求限定。

Claims (24)

1.一种半导体装置，包括：
一个或多个半导体晶片，所述一个或多个半导体晶片中的每一个半导体晶片包括：
分立的多个半导体裸芯；
多个腔，其形成为部分地穿过每个半导体晶片，与所述多个半导体裸芯分开并至少部分地被所述多个半导体裸芯包围；以及
多个光学模块，其安装在所述多个腔中，所述多个光学模块配置为使用光信号来将数据传输到所述一个或多个半导体晶片上的所述多个半导体裸芯和从所述一个或多个半导体晶片上的所述多个半导体裸芯传输数据。
2.如权利要求1所述的半导体装置，其中所述一个或多个半导体晶片包括多个堆叠的半导体晶片。
3.如权利要求2所述的半导体装置，其中在所述多个堆叠的半导体晶片的连续层中提供所述多个光学模块的组，并且所述多个光学模块的组沿着垂直于所述堆叠的半导体晶片的表面的轴线彼此轴向地对齐，所述多个光学模块的组沿着穿过所述多个堆叠的半导体晶片的轴线将光发射到彼此。
4.如权利要求3所述的半导体装置，其中所述多个光学模块发射波长范围在800nm到1200nn范围内的所述光信号。
5.如权利要求1所述的半导体装置，其中所述多个半导体裸芯布置成所述一个或多个半导体晶片中的每一个上的多个群集。
6.如权利要求5所述的半导体装置，其中所述多个光学模块包括在所述多个群集中的每一个中的一个光学模块。
7.如权利要求6所述的半导体装置，其中群集中的半导体裸芯各自直接地相邻于所述群集中的光学模块的位置。
8.如权利要求1所述的半导体装置，还包括多个控制器裸芯，所述多个控制器裸芯安装在所述半导体晶片上，用于控制数据到所述多个半导体裸芯的传输和数据从所述多个半导体裸芯的传输。
9.如权利要求8所述的半导体装置，其中所述多个控制器裸芯和光学模块安装在腔内，所述腔形成在所述一个或多个半导体晶片的表面中。
10.如权利要求1所述的半导体装置，其中所述多个半导体裸芯包括闪存裸芯。
11.一种半导体装置，包括：
多个堆叠的半导体晶片，每个半导体晶片包括：
多个半导体裸芯，其以重复群集被处理到所述半导体晶片中；
多个腔，其与所述半导体裸芯的重复群集分开并至少部分地被所述半导体裸芯的重复群集包围；
多个光学模块，其安装在所述多个腔中，并且配置为使用光信号来将数据传输到所述多个半导体裸芯和从所述多个半导体裸芯传输数据，以及
多个控制器裸芯，安装在所述多个腔中并且配置为控制数据到所述多个半导体裸芯的传输和数据从所述多个半导体裸芯的传输，其中所述多个控制器裸芯安装到所述多个腔的底部，并且所述多个光学模块安装在所述控制器裸芯上。
12.如权利要求11所述的半导体装置，其中所述多个光学模块将所述光信号发射穿过所述多个堆叠的半导体晶片。
13.如权利要求11所述的半导体装置，其中所述多个光学模块包括在所述多个堆叠的半导体晶片中的两个或更多个上的两个或更多个光学模块，所述两个或更多个光学模块沿着垂直于所述多个堆叠的半导体晶片的表面的轴线对齐，所述两个或更多个光学模块将所述光信号发射穿过所述多个堆叠的半导体晶片。
14.如权利要求11所述的半导体装置，其中所述多个控制器裸芯和光学模块包括在所述多个堆叠的半导体晶片上的腔中的两个或更多个控制器裸芯和两个或更多个光学模块，所述两个或更多个控制器裸芯和所述两个或更多个光学模块沿着垂直于所述多个堆叠的半导体晶片的表面的轴线对齐，所述两个或更多个光学模块将所述光信号发射穿过所述两个或更多个控制器裸芯和所述多个堆叠的半导体晶片。
15.如权利要求11所述的半导体装置，其中所述多个半导体裸芯布置成所述多个堆叠的半导体晶片中的每一个半导体晶片上的多个群集。
16.如权利要求15所述的半导体装置，其中所述多个光学模块包括在所述多个群集中的每一个中的腔中的一个光学模块。
17.一种半导体装置，包括：
多个堆叠的半导体晶片；
多个半导体裸芯，其被处理到所述多个堆叠的半导体晶片中；
在所述多个堆叠的半导体晶片中的多个腔，所述多个腔包括具有电接触垫图案的表面；
多个光学模块，其在不同半导体晶片的所述多个腔中并电耦合到所述电接触垫图案，所述多个光学模块配置为将光信号穿过所述多个堆叠的半导体晶片来传输到彼此；以及
多个控制器裸芯，在所述多个腔中的每一个中安装一个控制器裸芯，并且所述多个控制器裸芯配置为控制数据到所述多个半导体裸芯的传输和数据从所述多个半导体裸芯的传输。
18.如权利要求17所述的半导体装置，其中所述多个光学模块沿着垂直于所述多个堆叠的半导体晶片的表面的轴线彼此轴向地对齐。
19.如权利要求17所述的半导体装置，其中所述多个光学模块配置为将光信号穿过所述多个堆叠的半导体晶片和穿过所述多个控制器裸芯来传输到彼此。
20.一种半导体装置，包括：
多个堆叠的半导体晶片，每个半导体晶片包括：
多个半导体裸芯，其以群集的方式被处理到半导体晶片中；
多个腔，在所述半导体晶片上的每个群集中具有一个腔；
多个光学模块，在所述多个腔中的每一个中安装一个光学模块，并且所述多个光学模块配置为使用光信号来将数据传输到所述多个半导体裸芯和从所述多个半导体裸芯传输数据；
多个控制器裸芯，在所述多个腔中的每一个中安装一个控制器裸芯，并且所述多个控制器裸芯配置为控制数据到所述多个半导体裸芯的传输和数据从所述多个半导体裸芯的传输；以及
在所述多个腔中的每一个中的多个接触垫，所述多个接触垫电耦合到所述多个光学模块和所述多个控制器裸芯中的至少一个。
21.如权利要求20所述的半导体装置，其中在所述多个堆叠的半导体晶片的连续层中提供所述多个光学模块的组，并且所述多个光学模块的组沿着垂直于所述半导体晶片的表面的轴线彼此轴向地对齐，所述多个光学模块的组沿着所述轴线穿过所述多个堆叠的半导体晶片将光发射到彼此。
22.如权利要求20所述的半导体装置，还包括一个或多个金属互连，所述一个或多个金属互连采用所述多个腔中的所述多个接触垫的方式在所述多个半导体裸芯之间延伸。
23.如权利要求20所述的半导体装置，其中所述多个光学模块和所述多个控制器裸芯中的至少一个以倒装芯片的配置电耦合到所述多个接触垫。
24.如权利要求20所述的半导体装置，其中所述多个光学模块和所述多个控制器裸芯中的至少一个使用接合引线来电耦合到所述多个接触垫。
CN201711442213.XA 2017-12-27 2017-12-27 包含光学连接的晶片堆叠体的半导体装置 Expired - Fee Related CN109979911B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711442213.XA CN109979911B (zh) 2017-12-27 2017-12-27 包含光学连接的晶片堆叠体的半导体装置
US15/906,102 US10734354B2 (en) 2017-12-27 2018-02-27 Semiconductor device including optically connected wafer stack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711442213.XA CN109979911B (zh) 2017-12-27 2017-12-27 包含光学连接的晶片堆叠体的半导体装置

Publications (2)

Publication Number Publication Date
CN109979911A CN109979911A (zh) 2019-07-05
CN109979911B true CN109979911B (zh) 2020-12-15

Family

ID=66950632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711442213.XA Expired - Fee Related CN109979911B (zh) 2017-12-27 2017-12-27 包含光学连接的晶片堆叠体的半导体装置

Country Status (2)

Country Link
US (1) US10734354B2 (zh)
CN (1) CN109979911B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110759311A (zh) * 2019-10-29 2020-02-07 太极半导体（苏州）有限公司 一种基于窗口式基板的无引线mems芯片封装结构及其工艺
US11735565B2 (en) * 2020-07-31 2023-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US20220365716A1 (en) * 2021-05-12 2022-11-17 Western Digital Technologies, Inc. Computing storage architecture with multi-storage processing cores

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357122A (en) * 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
US6815828B1 (en) * 2000-07-18 2004-11-09 Northrop Grumman Corporation Large multi-function integrated circuit device
CN104752550A (zh) * 2013-12-31 2015-07-01 爱思开海力士有限公司 具有光学收发器的半导体封装件
US20160172402A1 (en) * 2014-12-11 2016-06-16 Invensas Corporation Image sensor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618149B1 (en) * 2001-04-06 2003-09-09 Advanced Micro Devices, Inc. Method of identifying film stacks based upon optical properties
US8064739B2 (en) 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
KR101240558B1 (ko) * 2007-11-05 2013-03-06 삼성전자주식회사 광 연결 수단을 구비한 멀티칩
US8348522B2 (en) * 2008-09-12 2013-01-08 Ultra Communications, Inc. Attachable components for providing an optical interconnect between/through printed wiring boards
US8293578B2 (en) * 2010-10-26 2012-10-23 International Business Machines Corporation Hybrid bonding techniques for multi-layer semiconductor stacks
US8552567B2 (en) * 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
KR102048251B1 (ko) * 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US9261556B2 (en) * 2013-06-10 2016-02-16 Freescale Semiconductor, Inc. Optical wafer and die probe testing
JP6631138B2 (ja) * 2015-10-01 2020-01-15 住友電気工業株式会社 光学装置、プリント回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357122A (en) * 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
US6815828B1 (en) * 2000-07-18 2004-11-09 Northrop Grumman Corporation Large multi-function integrated circuit device
CN104752550A (zh) * 2013-12-31 2015-07-01 爱思开海力士有限公司 具有光学收发器的半导体封装件
US20160172402A1 (en) * 2014-12-11 2016-06-16 Invensas Corporation Image sensor device

Also Published As

Publication number Publication date
CN109979911A (zh) 2019-07-05
US20190198479A1 (en) 2019-06-27
US10734354B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
CN100385755C (zh) 形成光电阵列的方法
CN103081102B (zh) 斜坡堆栈芯片封装中的光学通信
US9111925B2 (en) Process for enhanced 3D integration and structures generated using the same
TW201944574A (zh) 用於實施可擴充系統之系統及方法
CN109979911B (zh) 包含光学连接的晶片堆叠体的半导体装置
US11355485B2 (en) Semiconductor die and semiconductor package
US7514289B2 (en) Methods and structures for facilitating proximity communication
US20240176066A1 (en) Photonic wafer communication systems and related packages
TW202145465A (zh) 模組化之堆疊式矽封裝組件
JP2016533640A (ja) スタック化されたダイの位置を制御するための技術
TW202123794A (zh) 重構晶圓總成
CN110945660B (zh) 堆叠式的芯片、制造方法、图像传感器和电子设备
JP5653949B2 (ja) 積層チップパッケージの製造方法
CN115312395A (zh) 热电半导体装置及其制作方法
CN116525599A (zh) 堆叠中抽取的nand逻辑部件
CN116266570A (zh) 具有玻璃衬底和薄膜电容器的微电子组件
CN112151527A (zh) 包括分叉存储器模块的高容量半导体器件
US9875956B1 (en) Integrated interface structure
KR101038642B1 (ko) 웨이퍼 관통홀 형성방법 및 이를 위한 장비
CN109950250B (zh) 具有矩阵冷却的数据中心3d固态驱动
US20230100769A1 (en) High density interconnection and wiring layers, package structures, and integration methods
CN117355147A (zh) 半导体装置组合件及相关联方法
CN116053245A (zh) 三维芯片封装结构、芯片封装方法、芯片及电子设备
WO2022036062A1 (en) High density optical/electrical interconnection arrangement with high thermal efficiency
CN112151526A (zh) 包括高速异质集成控制器和高速缓存的半导体设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201215