CN103081102B - 斜坡堆栈芯片封装中的光学通信 - Google Patents

斜坡堆栈芯片封装中的光学通信 Download PDF

Info

Publication number
CN103081102B
CN103081102B CN201180040920.0A CN201180040920A CN103081102B CN 103081102 B CN103081102 B CN 103081102B CN 201180040920 A CN201180040920 A CN 201180040920A CN 103081102 B CN103081102 B CN 103081102B
Authority
CN
China
Prior art keywords
semiconductor element
optical
chip package
ramp assemblies
optical signalling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180040920.0A
Other languages
English (en)
Other versions
CN103081102A (zh
Inventor
J·A·哈拉达
D·C·道格拉斯
R·J·都罗斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oracle International Corp
Original Assignee
Oracle International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oracle International Corp filed Critical Oracle International Corp
Publication of CN103081102A publication Critical patent/CN103081102A/zh
Application granted granted Critical
Publication of CN103081102B publication Critical patent/CN103081102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

描述了一种斜坡堆栈芯片封装。该芯片封装包括半导体管芯或芯片的垂直堆栈，所述半导体管芯或芯片在水平方向上彼此偏移从而定义阶式平台。被定位为基本上平行于阶式平台的高带宽斜坡组件机械地耦合到半导体管芯。此外，斜坡组件包括传递光学信号的光学波导，以及将光学信号光学地耦合到半导体管芯中的一个半导体管芯的光学耦合组件，从而促进光学信号在半导体管芯与斜坡组件之间的高带宽通信。

Description

斜坡堆栈芯片封装中的光学通信
技术领域
概括地说，本公开涉及半导体芯片封装的设计。更具体而言，本公开涉及一种半导体芯片封装，其包括布置在堆栈中的一组芯片以及与堆栈成一角度的斜坡组件，并且利用半导体管芯（die）传送光学信号。
背景技术
与连接到印刷电路板的传统的单独封装的芯片相比，包括堆叠的半导体芯片的芯片封装可以提供明显更高的性能。这些芯片封装还提供了某些优点，例如，在堆栈中的不同芯片上使用不同的工艺、将更高密度的逻辑和存储器相结合以及使用更少的功率来传输数据的能力。例如，实现动态随机存取存储器（DRAM）的芯片堆栈可以在基底芯片中使用高金属层计数、高性能的逻辑工艺来实现输入/输出（I/O）和控制器功能，并且对于剩余的堆栈，可以使用一组更低的金属层计数、DRAM专门处理的芯片。通过这种方式，组合的这组芯片可以具有与以下各项相比更高的性能和更低的成本：包括使用DRAM工艺制造的I/O和控制器功能的单个芯片、包括使用逻辑工艺制造的存储器电路的单个芯片；或者通过尝试使用单个工艺来制造逻辑和存储器物理结构而构造的系统。
然而，可能难以获得堆叠的半导体芯片之间的低成本、高性能（例如，高带宽）的互连。例如，可以在芯片堆栈中的表面上的暴露的焊垫之间使用焊线来对半导体芯片进行电耦合，在芯片堆栈中，芯片彼此偏移以定义芯片边缘的阶梯。但是，虽然可以使用低成本的装配技术来实现这些焊线，但是由此产生的焊线通常具有较低的带宽。
相反，硅通孔（TSV）通常具有与焊线相比更高的带宽。在TSV制造技术中，芯片被处理为使得其活动面（active face）上的金属层中的一个或多个金属层被导电性地连接到其背面上的新的垫。因此，在堆栈中对芯片进行粘合地连接，使得一个芯片的背面上的新的盘与相邻芯片的活动面上的相应盘导电性接触。
然而，与焊线相比，TSV通常具有更高的成本。这是因为TSV通过芯片的活性硅层。因此，TSV占用了原本可能已经用于晶体管或布线的面积。该机会成本可能很大。例如，如果TSV的禁止或阻止直径为20μm，并且TSV被以30μm的节距布置，则TSV消耗了硅面积的近45%。这大概使堆栈中的芯片中的任何电路的单位面积成本加倍。（实际上，由于电路通常展开以容纳TSV（这浪费了更多的面积），所以开销可能甚至更大。）此外，制造TSV通常需要额外的处理操作，这也增加了成本。
因此，所需要的是一种在没有上述问题的情况下提供堆叠的芯片的优点的芯片封装。
发明内容
本公开的一个实施方式提供了一种芯片封装。该芯片封装包括一组半导体管芯，其在垂直方向上被布置在垂直堆栈中，所述垂直方向基本上垂直于所述垂直堆栈中的第一半导体管芯。此外，在所述第一半导体管芯之后的每一个半导体管芯在水平方向上与所述垂直堆栈中的紧前的半导体管芯偏移一偏移值，从而在所述垂直堆栈的一侧处定义阶式平台。此外，芯片封装中的斜坡组件刚性机械地耦合到所述半导体管芯。所述斜坡组件位于所述垂直堆栈的所述一侧上，并且基本上平行于沿着所述阶式平台的方向，所述方向在所述水平方向与所述垂直方向之间。此外，所述斜坡组件包括：光学波导，其传递光学信号；以及光学耦合组件，其将光学信号光学地耦合到所述一组半导体管芯中的半导体管芯。
在一些实施方式中，斜坡组件包括包含所述光学耦合组件的一组光学耦合组件。此外，所述一组光学耦合组件中的给定的光学耦合组件可以将所述光学信号光学地耦合到包括所述半导体管芯的所述一组半导体管芯中的给定的半导体管芯。
注意，光学波导可以在沿着阶式平台的方向上传递光学信号。此外，所述光学耦合组件可以将所述光学信号重新导向所述半导体管芯的平面中。例如，所述光学信号可以通过所述半导体管芯的边缘光学地耦合到所述半导体管芯。可替换地，所述光学耦合组件可以沿着法线将所述光学信号重新导向所述斜坡组件的表面。因此，可以在所述半导体管芯的所述表面上的位置处而不是在所述半导体管芯的边缘处将所述光学信号光学地耦合到所述半导体管芯。
此外，所述一组半导体管芯中的一对半导体管芯可以在不使用所述斜坡组件的情况下将所述光学信号从所述对中的第一半导体管芯光学地耦合到所述对中的第二半导体管芯。
在一些实施方式中，所述斜坡组件被制造在除了半导体以外的材料上。此外，斜坡组件可以是另一个半导体管芯。
在一些实施方式中，所述斜坡组件是使用以下各项中的至少一项耦合到所述半导体管芯中的每一个半导体管芯的：焊料、超微弹片和/或各向异性的导电膜。
另一个实施方式提供了一种包括芯片封装的电子设备（例如，计算机系统）。
另一个实施方式提供了一种用于传送光学信号的方法。在该方法中，在刚性机械地耦合到一组半导体管芯的斜坡组件中的光学波导中传递所述光学信号，所述一组半导体管芯在垂直方向上被布置在垂直堆栈中。注意，所述半导体管芯在水平方向上彼此偏移，从而在所述垂直堆栈的一侧上定义阶式平台。此外，所述斜坡组件位于基本上平行于沿着所述阶式平台的方向的所述垂直堆栈的一侧上，所述方向在所述水平方向与所述垂直方向之间。然后，使用光学耦合组件将所述光学信号光学地耦合到所述一组半导体管芯中的半导体管芯。
附图说明
图1是示出了根据本公开的一个实施方式的芯片封装的侧视图的框图。
图2是示出了根据本公开的一个实施方式的图1中的芯片封装的侧视图的框图。
图3是示出了根据本公开的一个实施方式的图1中的芯片封装的侧视图的框图。
图4是示出了根据本公开的一个实施方式的图1中的芯片封装的侧视图的框图。
图5是示出了根据本公开的一个实施方式的图1中的芯片封装的顶视图的框图。
图6是示出了根据本公开的一个实施方式用于在芯片封装中传送光学信号的方法的流程图。
图7是示出了根据本公开的一个实施方式的包括芯片封装的电子设备的框图。
注意，相似的参考数字贯穿附图指示相应的部分。此外，相同的部分的多个实例是由用破折号与实例号分开的公共前缀指定的。
具体实施方式
描述了芯片封装、包括芯片封装的电子设备以及用于在芯片封装中传送光学信号的方法的实施方式。该芯片封装包括在水平方向上彼此偏移的半导体管芯或芯片的垂直堆栈，从而定义阶式平台。被定位为与阶式平台近似平行的高带宽的斜坡组件机械地耦合到半导体管芯。此外，斜坡组件包括传递光学信号的光学波导和将光学信号光学地耦合到半导体管芯中的一个半导体管芯的光学耦合组件，从而有助于光学信号在半导体管芯与斜坡组件之间的高带宽通信。
通过移除对半导体管芯中的昂贵的且耗面积的硅通孔（TSV）的需要，芯片封装可以提供高带宽和低成本。例如，可以通过避免与半导体管芯中的TSV相关联的处理操作和浪费的面积，来减少成本。因此，可以使用标准处理技术来制造堆栈中的芯片。此外，与引线接合相比，焊料、超微弹片和/或各向异性膜可以具有更低的成本和/或可以提供改善的可靠性。此外，与引线接合相比，斜坡组件可以提供更高的组件间通信带宽和降低的延迟，并且与包括TSV的半导体管芯所提供的那些通信带宽和延迟相比，可以具有可比的通信带宽和延迟。
现在，描述芯片封装的实施方式。图1呈现了示出芯片封装100的侧视图的框图。在该芯片封装（其有时称作“斜坡-堆栈芯片封装”）中，在垂直方向114上将一组半导体管芯110布置在堆栈112中。注意，垂直方向114与堆栈112中的半导体管芯110-1基本上垂直（因此，在半导体管芯110-1的平面中与水平方向116基本上垂直）。此外，在半导体管芯110-1之后的每一个半导体管芯可以在水平方向116上与堆栈112中的紧前的半导体管芯相距偏移值118中的相关联的偏移值，从而在堆栈112的一侧处定义阶式平台120。对于这组半导体管芯110，这些偏移值可以具有近似恒定的值，或者这些偏移值可以随着这组半导体管芯110而改变（即，针对阶式平台120中的不同台阶的偏移值可以是不同的）。
此外，高带宽斜坡组件122刚性机械地耦合到半导体管芯110。例如，刚性机械和/或电耦合到半导体管芯110（例如，将电信号和/或供电电力耦合到半导体管芯110）可以经由焊锡球（例如，焊锡球138）而发生。该斜坡组件122位于堆栈112的一侧上，并且与沿着阶式平台120的方向124（以角度126）近似平行，其中，方向124在水平方向116与垂直方向114之间。
此外，斜坡组件122可以包括沿着方向124传递光学信号的光学波导128，并且一组光学耦合组件（例如，光学耦合组件130）可以向半导体管芯110和/或从半导体管芯110光学地耦合光学信号，从而有助于向半导体管芯110和/或从半导体管芯110传送一个或多个光学信号。注意，给定的光学耦合组件向给定的半导体管芯和/或从给定的半导体管芯光学地耦合光学信号（因此，光学耦合组件130可以向半导体管芯110-N和/或从半导体管芯110-N光学地耦合光学信号）。此外，这些光学耦合组件可以包括：衍射光栅、角形反射器或镜子、分束器和/或透镜。如下面进一步描述的，在一些实施方式中，向半导体管芯110和/或从半导体管芯110传送光学信号可以涉及光学耦合的信号的光学邻近通信（这可以提供高带宽且低延迟的通信）。还应当注意，虽然图1示出了位于斜坡组件122中的V形凹槽中的半导体管芯110，但是在其它实施方式中，在斜坡组件122中可以不存在这些凹槽（例如，在半导体管芯110与斜坡组件122之间可以存在间隙）。
堆栈112中的半导体管芯110可以通过粘结层132（例如，在150C下10s内固化的环氧树脂或胶粘剂）彼此机械地耦合。此外，这组半导体管芯110中的给定的半导体管芯可以具有额定的厚度134，并且粘结层132可以具有额定的厚度136。然而，注意，在一些实施方式中，堆栈112中的半导体管芯110和/或粘结层132中的至少一些的厚度可以是不同的（例如，半导体管芯110和粘结层132中的任意一个或这二者的厚度可以沿着垂直方向114而改变）。
在示例性的实施方式中，额定厚度134是150±5μm。（然而，在其它实施方式中，厚度134可以在30μm至250μm之间。）注意，对于50μm与100μm之间的额定厚度134，角度126可以处于15°与20°之间。通常，额定厚度134部分地取决于堆栈112中的半导体管芯110的数量。此外，注意，粘结层132的额定厚度136可能高达600μm。（然而，在其它实施方式中，厚度136可以小至10μm）。
此外，可以基于方向124（或角度126）和用于将斜坡组件122刚性机械地耦合到一组半导体管芯110的焊料（例如，焊锡球138）的额定厚度来确定偏移值118。注意，焊料的厚度在堆栈112上可以是近似恒定的，或者在堆栈上可以改变（即，沿着垂直方向114）。
在一些实施方式中，在这组半导体管芯110上在垂直方向114上累积的位置误差（即，堆栈112上的半导体管芯的垂直位置的累积位置误差）小于与这组半导体管芯110和半导体管芯110之间的粘结层132相关联的垂直误差之和。例如，累积的位置误差可以与以下各项相关联：半导体管芯110的厚度变化、粘结层132的厚度变化；和/或粘结层132中的至少一些中的光学热扩散材料140（例如，冲压的石墨纤维）的厚度变化。在一些实施方式中，累积的位置误差可以小于1μm，并且可以小至0μm。此外，这组半导体管芯110可以在平面内具有最大位置误差（即，距离142的最大误差），该最大位置误差与半导体管芯110的边缘变化（例如，锯状线位置的变化）相关联，该最大位置误差小于预定的值（例如，最大位置误差可以小于1μm，并且可以小至0μm）。这可以通过以下方式来完成，使用取放工具以利用光学对准标记（例如，基准标记）将芯片封装100装配在半导体管芯110上，使得距离142是相对于半导体管芯110的锯状线的中心来测量的。此外，在装配期间，半导体管芯110可以参考包括对阶式平台120进行镜像的阶式平台的装配组件或固定装置（而不是使半导体管芯110-1之后的每一个半导体管芯参考堆栈112中的其紧前的半导体管芯）。
注意，为了在垂直方向114上调节机械对准误差，焊接凸点或焊垫（例如，焊垫144-1和/或焊垫144-2）和/或焊锡球138的高度和节距可以在半导体管芯110中的至少一些之间沿着垂直方向114改变。注意，距离142（即，焊垫144-1相对于半导体管芯110-1的锯状线的中心的位置）可以是60μm，并且焊垫144中的每一个可以具有80μm的宽度。此外，焊锡球（例如，焊锡球138）在软溶或熔化之前可以具有120μm的直径，并且在熔化之后可以具有约40μm与60μm之间的厚度。在一些实施方式中，两行或多行焊锡球可以将斜坡组件122刚性耦合到给定的半导体管芯。
图2呈现了示出芯片封装100的侧视图的框图。在该实施例中，通过给定的半导体管芯（即，垂直于给定的半导体管芯的边缘或者平行于法线214）的边缘212将光学信号210光学耦合到给定的半导体管芯（例如，半导体管芯110-N）。如前所述，在一些实施方式中，光学信号210的光学耦合涉及斜坡组件122与给定的半导体管芯之间的光学邻近通信。还应当注意的是，在一些实施方式中，光学耦合是在从给定的半导体管芯的亲本晶片中切下该半导体管芯以后通过抛光边缘212促进的。该抛光可以确保边缘212的粗糙度小于光学信号210的载波波长。
在一些实施方式中，可以通过经由除了与边缘212相关联的表面以外的给定的半导体管芯的表面光学地耦合光学信号210，来避免对边缘212进行抛光。这在图3中进行了示出，图3呈现了示出芯片封装100的侧视图的框图。具体地说，光学耦合组件130可以沿着法线310将光学信号210重新导向到斜坡组件122的表面。然后，光学信号210可以经由表面312（而不是边缘212）进入给定的半导体管芯。因此，光学信号210可以经由与锯状线不相关联的表面进入给定的半导体管芯，其中，该表面可以具有更小的粗糙度并且可以具有降低的光学散射或损耗。
虽然前面的实施方式示出了使用斜坡组件122向半导体管芯110和/或从半导体管芯110耦合光学信号和/或电信号，但是在其它实施方式中，与经由斜坡组件122在半导体管芯110之间进行间接通信相反，可以在半导体管芯110之间进行直接通信（即，直接的栈内通信）。这在图4中进行了示出，图4给出了示出芯片封装100的侧视图的框图。具体地说，在不使用斜坡组件122的情况下，在半导体管芯110中的一对半导体管芯（例如，半导体管芯110-1和110-2）之间直接对光学信号210进行光学传送。注意，为了有助于这种直接通信（或者利用斜坡组件122的通信），半导体管芯110中的一个或多个半导体管芯可以包括：光学波导、光学耦合组件（其可以重新路由光学信号210或者改变光学信号210的传播方向）和/或光源。还应当注意的是，可以通过执行光学信号210的路由的半导体管芯110中的一个或多个半导体管芯来促进直接的栈内通信。在一些实施方式中，通过半导体管芯110中的一个或多个半导体管芯中的TSV和/或围绕这些TSV的粘结层中的开孔来促进直接的栈内通信。
图5呈现了示出在其中堆栈112（图1）包括四个半导体管芯110的芯片封装100的顶视图的框图。芯片封装100的该视图示出了在一些实施方式中焊垫510可以具有非矩形形状。例如，焊垫510可以具有椭圆形的形状，例如，宽度为80μm并且长度为120μm的那些椭圆形形状。半导体管芯110和/或斜坡组件122上的这些焊垫形状可以容许某一水平和/或垂直位置误差。
在一些实施方式中，焊垫可以移动到斜坡组件122的边缘。这可以促进垂直方向（即，图1中的角度126可以为0°）。该配置可以促进存储器模块，在该存储器模块中，与输入/输出（I/O）信号线和电力线相关联的接触点或垫处于斜坡组件的边缘（而不是在“中轴线”下面）。通过这种方式，可以减少斜坡组件中的多个扩散层。例如，在该存储器模块中，沿着斜坡组件122的边缘可以存在60个接触点或者垫。
返回参照图1，虽然前面示出了斜坡组件122与半导体管芯110之间的或者半导体管芯110之间的一个或多个光学信号的通信，但是在其它实施方式中，还传送一个或多个电信号。例如，斜坡组件122可以包括传递电信号的信号线。在这些实施方式中，斜坡组件122可以使用各种技术电力地和/或机械地耦合到半导体管芯110，所述技术包括：焊料、超微弹片、微球面（球坑（ball in pit）配置）和/或各向异性的导电膜（例如，各向异性的弹性膜，其有时称作“各向异性的导电膜”）。向半导体管芯110传送电信号和/或从半导体管芯110传送电信号可以涉及邻近通信（PxC），例如，经由斜坡组件122和半导体管芯110的表面上或附近的PxC连接器（未示出）进行的电容耦合的信号的电容性耦合的邻近通信（这可以提供高带宽和低延迟的通信）。
因此，在一些实施方式中，斜坡组件122与半导体管芯110之间（并且更一般地说，芯片封装中的组件之间或者芯片封装与外部设备之间）的通信可以涉及电磁耦合的信号的PxC，例如，电容耦合的信号的通信（其可以称作“电力邻近通信”）、电磁耦合的信号的通信（其可以称作“电磁邻近通信”）、电感耦合信号的通信和/或电导耦合信号的通信。
在使用PxC传送电信号的实施方式中，由此产生的电接触点的阻抗通常可以是传导性的和/或电容性的，即，可以具有复阻抗，该复阻抗包括同相分量和/或非同相分量。不论电接触机制如何（例如，焊料、超微弹片、各向异性层等），如果与接触点相关联的阻抗是传导性的，则传统的发射和接收I/O电路可以在芯片封装的实施方式中的组件中使用。然而，对于具有复（并且可能可变的）阻抗的接触点而言，发射和接收I/O电路可以包括由Robert J.Drost等于2009年4月17日提交的、题为“Receive Circuit for Connectorswith Variable Complex Impedance”的美国专利申请12/425,871中所描述的一个或多个实施方式，该美国专利申请的内容通过引用的方式并入本文。
现在描述方法的实施方式。图6呈现了示出用于在芯片封装的前述实施方式中的一个实施方式中传送光学信号的方法600的流程图。在该方法中，光学信号是在斜坡组件中的光学波导中传递的，该斜坡组件被刚性机械地耦合到在垂直方向上布置在垂直堆栈中的这组半导体管芯（操作610）。注意，半导体管芯在水平方向上彼此偏移，从而在垂直堆栈的一侧上定义阶式平台。此外，斜坡组件位于与沿着阶式平台的方向近似平行的垂直堆栈的一侧上，其中，该方向在水平方向与垂直方向之间。然后，使用光学耦合组件将光学信号光学地耦合到这组半导体管芯中的半导体管芯（操作612）。
在方法600的一些实施方式中，可以存在额外的或更少的操作。此外，可以改变操作的顺序，和/或可以将两个或更多个操作合并为单个操作。
现在描述电子设备的实施方式。图7呈现了示出包括芯片封装710（其可以是芯片封装的前述实施方式中的一个实施方式）的电子设备700的框图。
在示例性的实施方式中，芯片封装（例如，芯片封装的前述实施方式中的一个实施方式）可以促进高性能设备。例如，在一些实施方式中，斜坡堆栈芯片封装包含在双列直插式存储器模块中。例如，在斜坡堆栈芯片封装中可能存在高达80个存储器设备（例如，动态随机存取存储器或者另一种类型的存储器存储设备）。如果需要的话，可以禁用“坏的”或者故障的存储器设备。因此，可以使用（80个存储器设备中的）72个存储器设备。此外，该配置可以揭露存储器模块中的存储器设备的总带宽，使得在存取存储器设备中的任意一个存储器设备时存在很少的延迟或者没有延迟。
可替换地，双列直插式存储器模块可以包括多个区域，每一个区域可以包括斜坡堆栈芯片封装。例如，在双列直插式存储器模块中可能存在四个斜坡堆栈芯片封装（每一个斜坡堆栈芯片封装包括9个存储器设备）。
在一些实施方式中，这些双列直插式存储器模块（其可以包括一个或多个斜坡堆栈芯片封装）中的一个或多个可以耦合到处理器。例如，可以使用电容耦合的信号的电容邻近通信将处理器耦合到一个或多个双列直插式存储器模块。进而，可以使用C4焊锡球将处理器安装在基底上。
因此，电子设备700可以包括设备或系统，例如，VLSI电路、开关、集线器、电桥、路由器、通信系统、存储区域网络、数据中心、网络（例如，局域网）和/或计算机系统（例如，多核处理器计算机系统）。此外，计算机系统可以包括但不限于：服务器（例如，多套接字多架服务器）、膝上型计算机、通信设备或系统、个人计算机、工作站、大型计算机、刀片、企业计算机、数据中心、便携式计算设备、超级计算机、联网存储服务器（NAS）系统、存储区域网络（SAN）系统和/或另一个电子计算设备。注意，给定的计算机系统可以处于一个位置处，或者可以分布在多个地理分散的位置上。
芯片封装100（图1至图5）以及电子设备700可以包括更少的组件或者额外的组件。例如，通过不在斜坡组件上包含针对半导体管芯中的一个或多个半导体管芯的焊垫，可能存在定义在斜坡堆栈芯片封装中的半导体管芯的堆栈中的断裂。此外，芯片封装的实施方式中的一个或多个组件可以包括：光学调制器、光学复用器（例如，添加滤波器）、光学解复用器（例如，去除滤波器）、光学滤波器和/或光学开关。
此外，虽然将这些设备和系统示出为具有多个分立的项目，但是这些实施方式旨在是对可能存在的各个特征的功能描述而不是对本文描述的实施方式的结构示意图。因此，在这些实施方式中，两个或更多个组件可以合并为单个组件和/或可以改变一个或多个组件的位置。此外，前述实施方式中的功能可以更多地实现在硬件中并且更少地实现在软件中，或者更少地实现在硬件中并且更多地实现在软件中，如本领域中公知的。
虽然前述实施方式在芯片封装中使用半导体管芯（例如，硅），但是在其它实施方式中，与半导体不同的材料可以用作这些芯片中的一个或多个芯片中的基底材料。然而，在使用硅的实施方式中，可以使用标准的硅处理来制造半导体管芯110（图1至图5）。这些半导体管芯可以提供支持逻辑和/或存储器功能的硅区域。
此外，返回参照图1，斜坡组件122可以是无源组件，例如，具有金属迹线以电耦合到半导体管芯110的塑料基底。例如，可以使用注塑塑料来制造斜坡组件122。可替换地，斜坡组件122可以是具有一个或多个的平板印刷定义的电线、信号线或光学波导的另一个半导体管芯。例如，可以使用绝缘硅技术来实现光学波导128（图1至图5）。在斜坡组件122包括半导体管芯的实施方式中，可以包括诸如极限放大器的有源设备来减小信号线之间的串音。此外，可以使用差分信令来在有源或无源斜坡组件122中减少串音。
在一些实施方式中，斜坡组件122包括使数据和电力信号经由焊锡球（例如，焊锡球138）在半导体管芯之间穿梭往返的晶体管和电线。例如，斜坡组件122可以包括高压信号。可以使用以下各项来将这些信号逐步降低以便在半导体管芯110上使用：逐步降低调节器（例如，电容器到电容器的逐步降低调节器）以及耦合到半导体管芯110的电容器和/或电感器分立组件。
此外，斜坡组件122可以包括存储器的缓存器或逻辑芯片和/或到外部设备和/或系统的I/O连接器。例如，I/O连接器可以包括以下各项中的一项或多项：用于耦合到外部设备的球焊、焊线、边缘连接器和/或PxC连接器。在一些实施方式中，这些I/O连接器可以处于斜坡组件122的背面，并且斜坡组件122可以包括一个或多个硅通孔（TSV），这些TSV将I/O连接器耦合到半导体管芯110附近的额外连接器，例如，PxC连接器或焊垫（例如，焊垫144-2）。
在一些实施方式中，斜坡组件122和半导体管芯110被安装在可选择的基底（例如，印刷电路板或半导体管芯）上。该可选择的基底可以包括：球焊、焊线、边缘连接器和/或用于耦合到外部设备的PxC连接器。如果这些I/O连接器处于可选择的基底的背面上，则可选择的基底可以包括一个或多个TSV。
如前所述，在一些实施方式中，光学热扩散材料140（并且更具体地说，半导体管芯110之间的具有高热导率的中间材料）可以帮助将在操作一个或多个半导体管芯110和/或斜坡组件122上的电路期间生成的热量移除。该热管理可以包括以下热路径中的任意一个热路径：在半导体管芯110的平面内的第一热路径；在粘结层132的平面内的第二热路径；和/或在光学热扩散材料140的平面内的第三热路径。具体地说，可以经由芯片封装的边缘处的热耦合对与这些热路径相关联的热通量相互独立地进行管理。注意，该热管理可以包括使用以下各项：相变换冷却、沉浸冷却和/或冷板。还应当注意，与通过芯片封装的边缘处的横截面区域扩散的第一热路径相关联的热通量取决于额定的厚度134。因此，在具有更大的或更小的额定厚度的半导体管芯110的芯片封装中，热管理可以是不同的。
虽然前述实施方式示出了芯片封装的特定配置，但是多个技术和配置可以用于实现对组件的机械对准。例如，可以使用球坑对准技术（并且更具体地说，正向特征负向特征对准技术）来将半导体管芯110和/或斜坡组件122相对于彼此进行定位。具体地说，球可以位于腐蚀坑内以将堆栈112中的半导体管芯110机械地耦合和相对对准。在其它实施方式中，可以使用多个正向特征，例如，半球状的凸点。因此，通常，芯片封装中的组件上的机械锁定的正向表面特征和负向表面特征的组合可以用于对准和/或装配芯片封装。
注意，当面临较低的半导体管芯生产量或者在封装和装配之前长期测试的高成本时，允许一些返工的封装技术更加划算。因此，在半导体管芯110与斜坡组件122之间的机械耦合、光学耦合和/或电耦合可是再耦合的的实施方式中，芯片封装的生产量可以通过允许返工（例如，替换在装配、测试或者烧焊期间识别的坏芯片）而提高。在这方面，可再耦合的机械耦合、光学耦合和/或电耦合应当被理解为是可以在无需（例如使用焊料）返工或加热的情况下重复地（即，两次或更多次）建立或破坏的机械耦合、光学耦合或电耦合。在一些实施方式中，可再耦合的机械耦合、光学耦合和/或电耦合涉及被设计为彼此耦合的凸组件和凹组件（例如，一起对齐的组件）。
在一些实施方式中，在前述所述实施方式中的芯片封装的至少一部分周围可能存在可选择的封装。此外，芯片封装中的组件之间的空隙可以未被充满以改善热移除。这可以通过减小角度126来促进，即，半导体管芯110可以向垂直方向114倾斜得更多。
前述描述旨在使本领域任何技术人员能够利用和使用本公开，并且在特定的应用及其需求的上下文中提供了前述描述。此外，仅为了说明和描述的目的而给出本公开的实施方式的前述描述。其并不旨在是排他性的或者将本公开限制于所公开的形式。因此，对于本领域技术人员而言，很多修改和变形是显而易见的，并且在不偏离本公开的精神和范围的情况下，本文定义的一般原理可以应用于其它实施方式和应用。此外，前述实施方式的讨论并不旨在限制本公开。因此，本公开并不旨在限制于所示出的实施方式，而是与符合本文公开的原理和特征的最广范围相一致。

Claims (20)

1.一种芯片封装，包括：
一组半导体管芯，其在垂直方向上被布置在垂直堆栈中，所述垂直方向基本上垂直于所述垂直堆栈中的第一半导体管芯，其中，在所述第一半导体管芯之后的每一个半导体管芯在水平方向上与所述垂直堆栈中的紧前的半导体管芯偏移一偏移值，从而在所述垂直堆栈的一侧处定义阶式平台；以及
单个斜坡组件，其刚性机械地耦合到所述半导体管芯，其中，所述斜坡组件位于所述垂直堆栈的所述一侧上；
其中，所述斜坡组件基本上平行于沿着所述阶式平台的方向，所述方向在所述水平方向与所述垂直方向之间；并且
其中，所述斜坡组件包括：
光学波导，其被配置为传递光学信号；以及
光学耦合组件，其被配置为将光学信号光学地耦合到所述一组半导体管芯中的半导体管芯。
2.根据权利要求1所述的芯片封装，其中，所述斜坡组件包括包含所述光学耦合组件的一组光学耦合组件；并且
其中，所述一组光学耦合组件中的给定的光学耦合组件被配置为将所述光学信号光学地耦合到包括所述半导体管芯的所述一组半导体管芯中的给定的半导体管芯。
3.根据权利要求1所述的芯片封装，其中，所述光学波导被配置为在沿着所述阶式平台的所述方向上传递所述光学信号；并且
其中，所述光学耦合组件将所述光学信号重新导向所述半导体管芯的平面中。
4.根据权利要求3所述的芯片封装，其中，所述光学信号是通过所述半导体管芯的边缘光学地耦合到所述半导体管芯的。
5.根据权利要求1所述的芯片封装，其中，所述光学波导被配置为在沿着所述阶式平台的所述方向上传递所述光学信号；并且
其中，所述光学耦合组件沿着法线将所述光学信号重新导向所述半导体管芯的表面。
6.根据权利要求5所述的芯片封装，其中，在所述半导体管芯的所述表面上的位置处而不是在所述半导体管芯的边缘处将所述光学信号光学地耦合到所述半导体管芯。
7.根据权利要求1所述的芯片封装，其中，所述一组半导体管芯中的一对半导体管芯被配置为在不使用所述斜坡组件的情况下将所述光学信号从该对半导体管芯中的第一半导体管芯光学地耦合到该对半导体管芯中的第二半导体管芯。
8.根据权利要求1所述的芯片封装，其中，所述斜坡组件被制造在除了半导体以外的材料上。
9.根据权利要求1所述的芯片封装，其中，所述斜坡组件是另一个半导体管芯。
10.根据权利要求1所述的芯片封装，其中，所述斜坡组件是使用以下各项中的至少一项耦合到所述半导体管芯中的每一个半导体管芯的：焊料、超微弹片和各向异性的导电膜。
11.一种电子设备，包括：芯片封装，其中，所述芯片封装包括：
一组半导体管芯，其在垂直方向上被布置在垂直堆栈中，所述垂直方向基本上垂直于所述垂直堆栈中的第一半导体管芯，其中，在所述第一半导体管芯之后的每一个半导体管芯在水平方向上与所述垂直堆栈中的紧前的半导体管芯偏移一偏移值，从而在所述垂直堆栈的一侧处定义阶式平台；以及
单个斜坡组件，其刚性机械地耦合到所述半导体管芯，其中，所述斜坡组件位于所述垂直堆栈的所述一侧上；
其中，所述斜坡组件基本上平行于沿着所述阶式平台的方向，所述方向在所述水平方向与所述垂直方向之间；并且
其中，所述斜坡组件包括：
光学波导，其被配置为传递光学信号；以及
光学耦合组件，其被配置为将光学信号光学地耦合到所述一组半导体管芯中的半导体管芯。
12.根据权利要求11所述的电子设备，其中，所述斜坡组件包括包含所述光学耦合组件的一组光学耦合组件；并且
其中，所述一组光学耦合组件中的给定的光学耦合组件被配置为将所述光学信号光学地耦合到包括所述半导体管芯的所述一组半导体管芯中的给定的半导体管芯。
13.根据权利要求11所述的电子设备，其中，所述光学波导被配置为在沿着所述阶式平台的所述方向上传递所述光学信号；并且
其中，所述光学耦合组件将所述光学信号重新导向所述半导体管芯的平面中。
14.根据权利要求13所述的电子设备，其中，所述光学信号是通过所述半导体管芯的边缘光学地耦合到所述半导体管芯的。
15.根据权利要求11所述的电子设备，其中，所述光学波导被配置为在沿着所述阶式平台的所述方向上传递所述光学信号；并且
其中，所述光学耦合组件沿着法线将所述光学信号重新导向所述半导体管芯的表面。
16.根据权利要求15所述的电子设备，其中，在所述半导体管芯的所述表面上的位置处而不是在所述半导体管芯的边缘处将所述光学信号光学地耦合到所述半导体管芯。
17.根据权利要求11所述的电子设备，其中，所述一组半导体管芯中的一对半导体管芯被配置为在不使用所述斜坡组件的情况下将所述光学信号从该对半导体管芯中的第一半导体管芯光学地耦合到该对半导体管芯中的第二半导体管芯。
18.根据权利要求11所述的电子设备，其中，所述斜坡组件被制造在除了半导体以外的材料上。
19.根据权利要求11所述的电子设备，其中，所述斜坡组件是另一个半导体管芯。
20.一种用于传送光学信号的方法，包括：
在刚性机械地耦合到一组半导体管芯的单个斜坡组件中的光学波导中传递所述光学信号，所述一组半导体管芯在垂直方向上被布置在垂直堆栈中，其中，所述半导体管芯在水平方向上彼此偏移，从而在所述垂直堆栈的一侧上定义阶式平台，并且其中，所述斜坡组件位于基本上平行于沿着所述阶式平台的方向的所述垂直堆栈的一侧上，所述方向在所述水平方向与所述垂直方向之间；以及
使用光学耦合组件将所述光学信号从所述光学波导光学地耦合到所述一组半导体管芯中的半导体管芯。
CN201180040920.0A 2010-08-25 2011-08-04 斜坡堆栈芯片封装中的光学通信 Active CN103081102B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/868,577 2010-08-25
US12/868,577 US8290319B2 (en) 2010-08-25 2010-08-25 Optical communication in a ramp-stack chip package
PCT/US2011/046518 WO2012027081A2 (en) 2010-08-25 2011-08-04 Optical communication in a ramp-stack chip package

Publications (2)

Publication Number Publication Date
CN103081102A CN103081102A (zh) 2013-05-01
CN103081102B true CN103081102B (zh) 2017-02-08

Family

ID=44774097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180040920.0A Active CN103081102B (zh) 2010-08-25 2011-08-04 斜坡堆栈芯片封装中的光学通信

Country Status (7)

Country Link
US (1) US8290319B2 (zh)
EP (1) EP2609623B1 (zh)
JP (1) JP5882326B2 (zh)
KR (1) KR101831275B1 (zh)
CN (1) CN103081102B (zh)
TW (1) TWI520305B (zh)
WO (1) WO2012027081A2 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373280B2 (en) * 2010-09-01 2013-02-12 Oracle America, Inc. Manufacturing fixture for a ramp-stack chip package using solder for coupling a ramp component
US8283766B2 (en) * 2010-09-02 2012-10-09 Oracle America, Inc Ramp-stack chip package with static bends
US8390109B2 (en) * 2011-02-17 2013-03-05 Oracle America, Inc. Chip package with plank stack of semiconductor dies
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
CN104350593B (zh) 2012-06-25 2017-12-05 英特尔公司 具有居间垂直侧边芯片的多管芯半导体结构及其半导体封装
US9250403B2 (en) * 2013-04-26 2016-02-02 Oracle International Corporation Hybrid-integrated photonic chip package with an interposer
US10230458B2 (en) 2013-06-10 2019-03-12 Nxp Usa, Inc. Optical die test interface with separate voltages for adjacent electrodes
US9766409B2 (en) 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
US9442254B2 (en) 2013-06-10 2016-09-13 Freescale Semiconductor, Inc. Method and apparatus for beam control with optical MEMS beam waveguide
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
US9091820B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Communication system die stack
US9261556B2 (en) 2013-06-10 2016-02-16 Freescale Semiconductor, Inc. Optical wafer and die probe testing
US9810843B2 (en) 2013-06-10 2017-11-07 Nxp Usa, Inc. Optical backplane mirror
US9435952B2 (en) 2013-06-10 2016-09-06 Freescale Semiconductor, Inc. Integration of a MEMS beam with optical waveguide and deflection in two dimensions
US8971676B1 (en) * 2013-10-07 2015-03-03 Oracle International Corporation Hybrid-integrated photonic chip package
US9209165B2 (en) * 2013-10-21 2015-12-08 Oracle International Corporation Technique for controlling positions of stacked dies
CN104730653B (zh) 2013-12-23 2016-08-31 华为技术有限公司 光互连系统和方法
US9323008B2 (en) 2014-03-25 2016-04-26 Globalfoundries Inc. Optoelectronic structures having multi-level optical waveguides and methods of forming the structures
US9825002B2 (en) * 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
JP6649076B2 (ja) * 2015-10-26 2020-02-19 京セラ株式会社 光回路基板の製造方法
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
JP6820671B2 (ja) * 2016-06-02 2021-01-27 富士通株式会社 光回路デバイスとこれを用いた光トランシーバ
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CN107706170A (zh) 2016-08-09 2018-02-16 晟碟信息科技（上海）有限公司 垂直半导体装置
CN108933109B (zh) * 2017-05-27 2020-07-07 晟碟信息科技（上海）有限公司 成角度的裸芯的半导体器件
US10141259B1 (en) * 2017-12-22 2018-11-27 Micron Technology, Inc. Semiconductor devices having electrically and optically conductive vias, and associated systems and methods
KR102578797B1 (ko) 2018-02-01 2023-09-18 삼성전자주식회사 반도체 패키지
US20190279962A1 (en) * 2018-03-09 2019-09-12 Oracle International Corporation Method and apparatus for stacking warped chips to assemble three-dimensional integrated circuits
US10600770B2 (en) 2018-05-14 2020-03-24 Micron Technology, Inc. Semiconductor dice assemblies, packages and systems, and methods of operation
US11532574B2 (en) * 2019-03-12 2022-12-20 Intel Coropration Through-substrate waveguide
US12009349B2 (en) * 2021-03-26 2024-06-11 Taiwan Semiconductor Manufacturing Company Limited Vertical semiconductor package including horizontally stacked dies and methods of forming the same
US11894343B2 (en) * 2021-05-24 2024-02-06 Western Digital Technologies, Inc. Vertical semiconductor device with side grooves

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US7215845B1 (en) * 2006-01-20 2007-05-08 Apic Corporation Optical interconnect architecture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334739B2 (ja) * 1995-08-03 2002-10-15 日本電信電話株式会社 ボード間光インタコネクション装置
US5652811A (en) * 1996-03-06 1997-07-29 The United States Of America As Represented By The Secretary Of The Air Force Semiconductor on fiber optic substrate (SOFOS)
DK174111B1 (da) * 1998-01-26 2002-06-24 Giga As Elektrisk forbindelseselement samt fremgangsmåde til fremstilling af et sådant
TW460927B (en) 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP4630409B2 (ja) * 1999-03-18 2011-02-09 富士通株式会社 光電子集積回路装置
JP2001036309A (ja) 1999-07-15 2001-02-09 Nec Eng Ltd マルチチップモジュール接続構造
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US8064739B2 (en) * 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
KR100997787B1 (ko) 2008-06-30 2010-12-02 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US7215845B1 (en) * 2006-01-20 2007-05-08 Apic Corporation Optical interconnect architecture

Also Published As

Publication number Publication date
KR20130094805A (ko) 2013-08-26
JP5882326B2 (ja) 2016-03-09
EP2609623B1 (en) 2019-07-17
JP2013536475A (ja) 2013-09-19
WO2012027081A2 (en) 2012-03-01
KR101831275B1 (ko) 2018-02-22
TWI520305B (zh) 2016-02-01
US20120051695A1 (en) 2012-03-01
CN103081102A (zh) 2013-05-01
WO2012027081A3 (en) 2012-04-19
TW201230289A (en) 2012-07-16
EP2609623A2 (en) 2013-07-03
US8290319B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
CN103081102B (zh) 斜坡堆栈芯片封装中的光学通信
CN103403865B (zh) 具有静态弯曲部的斜坡堆栈芯片封装
JP6000951B2 (ja) 組立部品およびチップパッケージを組立てるための方法
US8971676B1 (en) Hybrid-integrated photonic chip package
US8110899B2 (en) Method for incorporating existing silicon die into 3D integrated stack
US8772920B2 (en) Interconnection and assembly of three-dimensional chip packages
JP6061937B2 (ja) 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法
JP2001506417A (ja) 集積回路用パッケージ構造
TW201110300A (en) Intra-die routing using back side redistribution layer and associated method
CN102484108A (zh) 高带宽倾斜叠层芯片封装
CN1998092B (zh) 光电转换元件阵列及其集成装置、安装结构和光处理装置
KR20210071818A (ko) 재구성된 웨이퍼 조립체
KR101735767B1 (ko) 전자 패키지 및 전자 패키지의 형성을 위한 제 1 다이와 제 2 다이의 접속 방법
US9800015B2 (en) Optical interconnect on bumpless build-up layer package
CN113169234A (zh) 高密度光学互连组件
TW202323883A (zh) 光子積體電路封裝架構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant