CN113169234A - 高密度光学互连组件 - Google Patents
高密度光学互连组件 Download PDFInfo
- Publication number
- CN113169234A CN113169234A CN201980080025.8A CN201980080025A CN113169234A CN 113169234 A CN113169234 A CN 113169234A CN 201980080025 A CN201980080025 A CN 201980080025A CN 113169234 A CN113169234 A CN 113169234A
- Authority
- CN
- China
- Prior art keywords
- electrical
- optical
- density
- ics
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000005693 optoelectronics Effects 0.000 claims abstract description 14
- 239000000835 fiber Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 claims 3
- 239000011810 insulating material Substances 0.000 claims 2
- 239000002356 single layer Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
高密度光电互连布置包括内插器，内插器设置在基板上方并用于提供与以倒装芯片形式安装在基板上的一组电气IC的高密度电连接。一组光学IC设置在电气IC上方且附接至电气IC，其中光学IC在堆叠顶部上的定位消除了对形成穿过光学基板的厚度的过孔的需要。因此，可以使用相对厚的光学IC部件，从而提供稳定的光轴并且改善光信号的对准和耦合。
Description
相关申请的交叉引用
本申请要求于2018年12月3日提交的美国临时申请号62/774,443的权益，该申请通过引用并入本文。
技术领域
本发明涉及用于包括多个电气和光学集成电路的布置的互连技术，并且更具体地，涉及电气和光学集成电路相对于内插元件的特定配置，该内插元件提供能够与高速光学电路以兼容的方式操作的高密度、高速电连接。
背景技术
已知下一代高性能光电系统需要大约每四年大约10倍的互连带宽增加。针对这种需求的增加是尽可能最小地维持成本、功率和空间的要求。摩尔定律和更新的2.5D/3D IC封装技术已经实现了足以解决大多数互连带宽问题的多个集成进步。然而，这种改进已经通过要求实施额外的组装和封装复杂性、必然的增加最终部件的成本、并且通常具有对于所有必需的电气和光学互连的高功率要求和/或对于相对大尺寸的配置的需要来实现。
虽然预期硅光子学的进步在解决这些目标中的一些目标中发挥着关键作用，因为它允许集成以跟上摩尔定律并且通过利用众所周知的IC制造技术最小化一些成本，但是仍然存在关于用于封装这些互连部件的最佳配置的许多关注点，特别是利用用于下一代系统所提出的大量高带宽互连可扩展的配置。
发明内容
本发明解决了现有技术中剩余的需求，本发明涉及包括多个电气和光学集成电路的布置的互连技术，更具体地，涉及关于提供高密度、高速电连接的内插元件的电气和光学集成电路的特定配置，该内插元件能够以兼容的方式与高速光学电路一起操作。
根据本发明的原理，内插元件被包括在互连组件布置中，其中多个电气集成电路(IC)以倒装芯片连接形式定位在内插元件上，其中，与将光学IC定位在内插器上的现有技术布置相比，单独的光学集成电路定位在(并且电连接至)每个电气IC。
已经发现内插器/电气IC/光学IC的这种非典型的“堆叠”允许在内插器与电气IC之间提供更高密度的互连。另外，由于不再需要形成穿过光学IC(如现有技术中常见的)的过孔，所以光学基板可以比现有技术布置厚得多。较厚的光学基板的使用最小化了可能发生的任何种类的弯曲或翘曲，从而产生了保持固定的改进的光学参考平面并且提供了与附接的光纤阵列部件的改进的对准。
各种实施例可包括利用单个内插元件的布置，该单个内插元件基本上覆盖提供基板的与附加电路电连接的表面，其中，电气IC/光学IC的多个“微型堆叠(mini-stack)”设置在内插器(有时称为“共用”内插器，或单个内插器配置)上的限定位置处。其他实施例可被配置为利用具有每个微型堆叠的单独的内插元件(有时称为“模块化”内插器配置)。内插器本身可以包括玻璃、硅或任何其他合适的材料，可以通过这些材料以高密度的布置形成和设置过孔，其中，出于本发明的目的，“高密度”可以被定义为在相邻的过孔之间需要仅几十微米(可能甚至是在5-15μm的范围内)的间隔。
电气IC与内插器之间以及电气IC与光学IC之间的电连接优选地包括高速电连接器，诸如但不限于铜柱、微凸块等。
本发明的示例性实施例采用高密度光电互连布置的形式，该高密度光电互连布置包括基板、内插器、多个电气IC以及多个光学IC，基板被形成为支撑多个电信号路径，多个电信号路径终止于基板上的限定位置处的电表面触点(contacts)，内插器设置在基板上方并且被形成为包括多个通孔，多个通孔创建与基板的电表面触点的电连接，多个电气IC以倒装芯片形式安装在内插器上，多个光学IC以倒装芯片形式安装在多个电气IC上以提供多个电气IC与多个光学IC之间的一对一关联。
附图说明
本发明的其他和进一步的实施例和方面在以下讨论的过程中并且通过参考附图将变得明显。
现在参考附图，其中在若干视图中相同的数字表示相同的部分：
图1是根据本发明形成的并且基于共用内插部件的使用的高密度互连布置的剖切侧视图；
图2是图1的高密度互连布置的俯视图；
图3是图1的侧视图的一部分的放大图；
图4是本发明的替代性实施例的剖切侧视图，在这种情况下使用多个模块化内插部件；
图5是如图4中所示的本发明的实施例的俯视图；以及
图6是图4的实施例的特定配置的剖切侧视图，其利用每个电气IC及其相关联的(模块化)内插器之间的多层连接组件。
具体实施方式
随着集成电路(IC)技术不断地扩展至更小的临界尺寸，现有的互连技术越来越难以提供合适的通信特性，诸如高带宽、低功率、改进的可靠性和低成本。持续的研究针对能够提供高密度、高性能系统的互连技术解决方案。虽然光学连接和信号路径(通常以光纤的形式)是用于在系统的某些部分中(诸如在机架之间，并且在一些情况下，在机架内的电路板之间)传输适量的数据的成本有效的解决方案，通常难以缩放这些光子部件以满足未来芯片的输入/输出(I/O)接口的带宽、大小和功率要求。
通过将电气I/O互连与光学连接配置组合，可以改进最终的互连组件。实际上，在分开的电气和光学IC的形成中使用单独优化的技术的能力允许在电气和光学领域两者中做出每种改进，并且因此利用这两种技术的进步。
如下面将详细解释的，本发明提供了这样的混合电气/光学互连配置，该配置通过控制部件的布置以使得每个光学IC布置在其相关联的电气IC上来优化，此后该组电气IC通过高密度内插器连接配置连接到附加电路。
图1是根据本发明的原理形成的示例性高密度互连配置10的侧视图，其中，图2是相同配置的俯视图，图3是图1的侧视图的一部分的放大图。参考图1和图2，配置10被示出为包括基板12，其中内插器14设置在基板12上方。内插器14可由硅、玻璃、陶瓷和/或具有类似于硅的热膨胀系数(CTE)的有机材料制成。例如，内插器14可包括硼硅酸盐玻璃。该特征可提供热机械自由度以使用芯片上的更短和更高密度的微凸块，且还允许芯片非常紧密地结合在一起。根据本发明的原理，内插器14形成为包括大量通孔16，相邻通孔16之间的间隔在几十微米左右(可能甚至略微小于10μm)，从而形成“高密度”互连结构。
继续描述高密度互连配置10，在内插器14上的指定位置处设置多个电气IC 18。图1的特定配置还包括单独的电气IC 20，其可采取高密度交换机/路由器、专用IC(ASIC)或旨在与多个电气IC 18通信的其他高性能电气IC的形式。高性能IC 20还可能需要大量的连接，并且优选地以与电气IC 18相同的方式倒装芯片地安装在内插器14上。尽管图1和图2中未具体示出，高性能IC 20和多个电气IC 18之间的电信号路径由基板12和内插器14中限定的特定互连来提供。这些连接典型地通过形成绝缘基板(例如基板12)的一个或更多个再分布层(RDL)来提供，其中，电信号路径设置在单独的RDL和过孔上，视情况而定，以完成单独的ICS之间(这里，在多个电气IC 18与高性能IC 20之间)的“接线”连接。
进一步根据本发明，一组光学IC 22以一对一的方式设置在该组电气IC 18之上(即，第一光学IC 22-1设置在第一电气IC 18-1之上，第二光学IC 22-2设置在第二电气IC18-2之上，等等，形成彼此通信的部件的“堆叠”)。图2的俯视图展示了这些光学IC 22作为每个单独堆叠的顶部元件的位置，其中，在每个堆叠中由虚线轮廓线指示底层的电气IC18。光纤阵列连接器24被示出为沿着每个光学IC 22的外边缘，并且在本示例性实施例中被定位在光学IC 22的下表面21上(如以下所讨论的，此下表面21被定义为光学IC 22的“顶部”有源表面)。由于不需要电信号路径穿过光学IC 22的厚度(与现有技术配置相反)，光学IC 22可形成在相对厚的基板上，从而最小化(如果不消除)光学IC 22翘曲的可能性。应理解的是，图1至图6中包含的图示不是按比例的，无论是绝对比例还是在相对于另一个部件观察一个部件时。例如，示例性电气IC 18可以具有大约100μm左右的厚度，并且其相关联的光学IC 22可以具有大约400-750μm(或更大)左右的厚度。
进一步地，如在图1的侧视图中最佳示出的，光学IC 22具体地被定尺寸为悬垂于内插器14的侧边缘15之上。悬垂区域允许连接器24定位成远远超过内插器14的限制，并且因此允许外部光纤带与形成在每个光学IC 22上的光纤阵列连接器24之间容易地连接。
如上所述，图3是高密度互连配置10的一部分的放大图，特别地展示了形成“堆叠”的元件之间的示例性电连接布置。应注意，这些仅是示例性的，并且其他类型的连接也是可能的。
根据本发明的原理，电气IC 18被“面朝下”(即，有源侧朝下)结合到内插器14上(有时也被称为“倒装芯片”连接)。如图所示，内插器14包括通孔16，通孔16终止于基板12的顶表面32上的相关联数量的金属触点30处。在当前和未来的应用中，这种布置被考虑为“高密度”互连，在相邻的通孔16之间具有最小的节距(例如，大约几十微米，可能甚至稍微小于10μm)。进一步参照图3，第一组电连接器34设置在内插器14的顶表面17上，从而提供到电气IC 18的一组电信号路径连接。第二组电连接器36设置在电气IC 18和光学IC 22之间。这些电连接器34、36可包括铜柱、微凸块或适合于高密度、高速配置的任何其他合适类型的连接器结构。
在许多系统组件中，如图1至图3中所示的布置本身进一步安装在主电路板(未示出)上并且电连接至主电路板(未示出)。多个电接触垫13(其可以采取BGA(球栅阵列)的形式)在图1中示出为横跨基板12的底表面15形成，并且用于提供互连配置10与组件的其余部分之间的电连接。BGA连接13通常用于将电源和接地连接带到结构10，以及为低速信号提供路径，并且表现出比上面讨论的连接密度更低的连接密度。
本发明的替代实施例在高密度互连配置的组装中提供稍微更模块化的方法。虽然针对光学IC以一对一的配置定位在电气IC上方而要保持相同的组织，但是如图4-图6所示的布置利用单独的堆叠组件，每个堆叠组件具有其自己的内插部件140，而不是如上所述的单个、公共内插器14。这个替代性实施例还被称为使用“模块化”内插器。
图4是根据本发明的此特定实施例形成的模块化互连配置40的侧视图，其中俯视图在图5中示出。部件的示例性堆叠42被示出为邻近居中的高性能集成电路44定位。与前述实施例相比，高性能IC44直接倒装芯片地结合在基板50上，因为高密度连接能够使用铜柱、微凸块等直接形成。示出为BGA连接51的连接配置形成在基板50的下侧上，并且用于在基板50(具有内部RDL)与更高级组装布置之间提供大量信号路径。
转向对单独堆叠42的描述，每个堆叠包括内插器140、电气IC 18和光学IC 22。电气IC 18和光学IC 22与上文结合图1-图3所讨论的元件基本上相同(或相似)，并具有相同的高密度连接布置(例如，铜柱、微凸块等)。如上所述，在每个光学IC 22的“底部”(即，有源)表面上形成光纤阵列互连配置24。
参照图5的俯视图，明显的是，每个堆叠42设置在横跨基板50的表面的限定位置处。如前所述，在基板50内使用多组RDL以提供每个堆叠42和高性能IC 44之间的电连接。
在这个示例性实施例的另一个布置中，每个堆叠42可以被补充以包括柔顺(即，柔性)构件，该构件能够适应与堆叠42内的不同部件的各种CTE相关联的机械应力。此外，可以设想，优选类型的柔顺电连接被配置为利用一种类型的“插入”兼容互连，从而允许相对于基板50相对快速且容易地插入和移除不同堆叠42。图6展示了具有陶瓷基层60和玻璃层62的该实施例的一种可能布置。
前述描述旨在使本领域的任何技术人员能够制造和使用本公开，并且是在具体应用及其要求的背景中提供的。此外，本公开的实施例的前述描述仅是出于展示和描述的目的而呈现的。它们不旨在是详尽的或将本公开限制于如所描述的特定配置。因此，许多修改和变型对于本领域技术人员将是明显的，并且在不背离本公开的精神和范围的情况下，本文中所定义的一般原理可以应用于其他实施例和应用。此外，前述实施例的讨论不旨在限制本公开。由此，本公开不旨在限于所示出的实施例，而是要符合与本文所公开的原理和特征一致的并且由所附权利要求限定的最宽范围。
Claims (14)
1.一种高密度光电互连布置，包括：
基板，所述基板被形成为支撑多个电信号路径，所述多个电信号路径终止于所述基板上的限定位置处的电表面触点；
内插器，所述内插器被设置在所述基板上方并且被形成为包括多个通孔，所述多个通孔创建与所述基板的电表面触点的电连接；
多个电气IC，所述多个电气IC以倒装芯片形式安装在所述内插器上；以及
多个光学IC，所述多个光学IC以倒装芯片形式安装在所述多个电气IC上，以提供所述多个电气IC与所述多个光学IC之间的一对一关联。
2.根据权利要求1所述的高密度光电互连布置，其中，至少一个光学IC还包括沿着其顶表面的边缘形成的光纤阵列连接器。
3.根据权利要求2所述的高密度光电互连布置，其中，所述至少一个光学IC被设置成悬垂于所述相关联的电气IC的边缘之上，以便暴露包括所述光纤阵列连接器的所述光学IC顶表面的边缘。
4.根据权利要求1所述的高密度光电互连布置，其中，多个高密度铜柱连接用于提供所述内插器与所述多个电气IC之间的电连接。
5.根据权利要求1所述的高密度光电互连布置，其中，多个高密度铜柱连接用于提供每个电气IC和与每个电气IC相关联的光学IC之间的电连接。
6.根据权利要求1所述的高密度光电互连布置，其中，多个高密度微凸块连接用于提供所述内插器与所述多个电气IC之间的电连接。
7.根据权利要求1所述的高密度光电互连布置，其中，多个高密度微凸块连接用于提供每个电气IC和与每个电气IC相关联的光学IC之间的电连接。
8.根据权利要求1所述的高密度光电互连布置，其中，所述内插器包括设置在所述基板的顶表面上方的单层绝缘材料，其中所述多个电气IC和所述高性能IC设置在所述内插器上的预定位置处。
9.根据权利要求1所述的高密度光电互连布置，其中，所述内插器包括多个单独的绝缘材料层，所述多个单独的绝缘材料层以一对一的关系与多个电气IC中的每一个相关联。
10.根据权利要求9所述的高密度光电互连布置，其中，多个柔顺层设置在所述单独的内插器层和所述相关联的电气IC之间。
11.根据权利要求1所述的高密度光电互连布置，其中，所述内插器包括硅。
12.根据权利要求1所述的高密度光电互连布置，其中，所述内插器包括玻璃。
13.根据权利要求1所述的高密度光电互连布置，其中，所述布置进一步包括形成在所述基板的底表面上的电连接阵列。
14.根据权利要求13所述的高密度光电互连布置，其中，所述电连接阵列包括球栅阵列连接。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862774443P | 2018-12-03 | 2018-12-03 | |
| US62/774,443 | 2018-12-03 | ||
| PCT/US2019/063899 WO2020117622A1 (en) | 2018-12-03 | 2019-12-01 | High density optical interconnection assembly |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113169234A true CN113169234A (zh) | 2021-07-23 |
Family
ID=70975071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980080025.8A Pending CN113169234A (zh) | 2018-12-03 | 2019-12-01 | 高密度光学互连组件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20210398961A1 (zh) |
| EP (1) | EP3891815A4 (zh) |
| CN (1) | CN113169234A (zh) |
| WO (1) | WO2020117622A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113917631A (zh) * | 2021-10-20 | 2022-01-11 | 东莞立讯技术有限公司 | 共封装集成光电模块及共封装光电交换芯片结构 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7137147B2 (ja) * | 2019-01-29 | 2022-09-14 | 日産化学株式会社 | β－リン酸硫酸ジルコニウム粒子およびその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090294954A1 (en) * | 2008-05-28 | 2009-12-03 | Georgia Tech Research Corporation | 3-D ICs WITH MICROFLUIDIC INTERCONNECTS AND METHODS OF CONSTRUCTING SAME |
| CN102460687A (zh) * | 2009-06-17 | 2012-05-16 | 浜松光子学株式会社 | 层叠配线基板 |
| US20120207426A1 (en) * | 2011-02-16 | 2012-08-16 | International Business Machines Corporation | Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits |
| US20140321804A1 (en) * | 2013-04-26 | 2014-10-30 | Oracle International Corporation | Hybrid-integrated photonic chip package with an interposer |
| US20160085038A1 (en) * | 2014-09-22 | 2016-03-24 | Oracle International Corporation | Integrated chip package with optical interface |
| CN108735687A (zh) * | 2017-04-14 | 2018-11-02 | 谷歌有限责任公司 | 用于高数据速率的硅光子ic的集成 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6749345B1 (en) * | 2002-05-24 | 2004-06-15 | National Semiconductor Corporation | Apparatus and method for electro-optical packages that facilitate the coupling of optical cables to printed circuit boards |
| US9335500B2 (en) * | 2012-01-31 | 2016-05-10 | Hewlett Packard Enterprise Development Lp | Hybrid electro-optical package for an opto-electronic engine |
| US20130230272A1 (en) * | 2012-03-01 | 2013-09-05 | Oracle International Corporation | Chip assembly configuration with densely packed optical interconnects |
| US9250403B2 (en) | 2013-04-26 | 2016-02-02 | Oracle International Corporation | Hybrid-integrated photonic chip package with an interposer |
| US9678271B2 (en) * | 2015-01-26 | 2017-06-13 | Oracle International Corporation | Packaged opto-electronic module |
| US11397687B2 (en) * | 2017-01-25 | 2022-07-26 | Samsung Electronics Co., Ltd. | Flash-integrated high bandwidth memory appliance |
| EP3590132A1 (en) * | 2017-03-01 | 2020-01-08 | Telefonaktiebolaget LM Ericsson (publ) | Stacked microfluidic cooled 3d electronic-photonic integrated circuit |
-
2019
- 2019-12-01 WO PCT/US2019/063899 patent/WO2020117622A1/en unknown
- 2019-12-01 US US17/296,744 patent/US20210398961A1/en active Pending
- 2019-12-01 CN CN201980080025.8A patent/CN113169234A/zh active Pending
- 2019-12-01 EP EP19893523.1A patent/EP3891815A4/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090294954A1 (en) * | 2008-05-28 | 2009-12-03 | Georgia Tech Research Corporation | 3-D ICs WITH MICROFLUIDIC INTERCONNECTS AND METHODS OF CONSTRUCTING SAME |
| CN102460687A (zh) * | 2009-06-17 | 2012-05-16 | 浜松光子学株式会社 | 层叠配线基板 |
| US20120207426A1 (en) * | 2011-02-16 | 2012-08-16 | International Business Machines Corporation | Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits |
| US20140321804A1 (en) * | 2013-04-26 | 2014-10-30 | Oracle International Corporation | Hybrid-integrated photonic chip package with an interposer |
| US20160085038A1 (en) * | 2014-09-22 | 2016-03-24 | Oracle International Corporation | Integrated chip package with optical interface |
| CN108735687A (zh) * | 2017-04-14 | 2018-11-02 | 谷歌有限责任公司 | 用于高数据速率的硅光子ic的集成 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113917631A (zh) * | 2021-10-20 | 2022-01-11 | 东莞立讯技术有限公司 | 共封装集成光电模块及共封装光电交换芯片结构 |
| CN113917631B (zh) * | 2021-10-20 | 2024-03-01 | 东莞立讯技术有限公司 | 共封装集成光电模块及共封装光电交换芯片结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3891815A4 (en) | 2022-09-07 |
| EP3891815A1 (en) | 2021-10-13 |
| US20210398961A1 (en) | 2021-12-23 |
| WO2020117622A1 (en) | 2020-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9256026B2 (en) | Hybrid integrated photonic chip package | |
| JP6766049B2 (ja) | パッケージ化された光電子モジュール | |
| US9250403B2 (en) | Hybrid-integrated photonic chip package with an interposer | |
| US9297971B2 (en) | Hybrid-integrated photonic chip package with an interposer | |
| KR101831275B1 (ko) | 램프-스택 칩 패키지의 광 통신 | |
| US6819001B2 (en) | Interposer, interposer package and device assembly employing the same | |
| US20060095639A1 (en) | Structures and methods for proximity communication using bridge chips | |
| KR20130136446A (ko) | 고정 벤드를 구비한 램프 스택 칩 패키지 | |
| US11107770B1 (en) | Integrated electrical/optical interface with two-tiered packaging | |
| CN111090145A (zh) | 具有集成光学组件的半导体装置 | |
| US8957516B2 (en) | Low cost and high performance flip chip package | |
| KR20230015947A (ko) | 모듈형 적층 실리콘 패키지 어셈블리 | |
| US8951845B2 (en) | Methods of fabricating a flip chip package for dram with two underfill materials | |
| CN113169234A (zh) | 高密度光学互连组件 | |
| US10012792B2 (en) | Three-dimensional integrated photonic structure with improved optical properties | |
| CN219625758U (zh) | 高密度光电集成的2.5维扇出型封装结构 | |
| CN114063229B (zh) | 半导体装置 | |
| US20220291465A1 (en) | Optoelectronic device comprising an active photonic interposer to which a microelectronic chip and an electro-optical conversion chip are connected | |
| US20230305244A1 (en) | High density optical/electrical interconnection arrangement with high thermal efficiency | |
| KR102669287B1 (ko) | 마이크로전자 배열체 및 이를 제조하기 위한 방법 | |
| CN221057427U (zh) | 封装结构 | |
| KR20210147990A (ko) | 마이크로전자 배열체 및 이를 제조하기 위한 방법 | |
| CN117784324A (zh) | 光电互连结构及其制作方法 | |
| Chiarulli et al. | Active substrates for optoelectronic interconnect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |