CN117784324A - 光电互连结构及其制作方法 - Google Patents
光电互连结构及其制作方法 Download PDFInfo
- Publication number
- CN117784324A CN117784324A CN202211142145.6A CN202211142145A CN117784324A CN 117784324 A CN117784324 A CN 117784324A CN 202211142145 A CN202211142145 A CN 202211142145A CN 117784324 A CN117784324 A CN 117784324A
- Authority
- CN
- China
- Prior art keywords
- substrate
- integrated circuit
- optical
- interconnection network
- circuit chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 238
- 230000003287 optical effect Effects 0.000 claims abstract description 179
- 239000012792 core layer Substances 0.000 claims abstract description 69
- 239000010410 layer Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 230000005693 optoelectronics Effects 0.000 claims description 19
- 238000005516 engineering process Methods 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 239000000919 ceramic Substances 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 6
- 238000009429 electrical wiring Methods 0.000 claims description 4
- 238000005342 ion exchange Methods 0.000 claims description 4
- 238000010146 3D printing Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 238000005476 soldering Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本发明提供了一种光电互连结构及其制作方法，旨在通过将光互连网络和电互连网络分别设置在不同的核心层上，以分别得到具有光互连网络的第一基板和具有电互连网络的第二基板，并且将具有光互连网络的第一基板与具有电互连网络的第二基板相互连接，以得到兼具有光连接功能和电连接功能的衬底基板。从而使得光互连网络的制作工艺与电互连网络的制作工艺相互之间不会产生干扰影响，不仅避免了基板发生翘曲的风险，而且提高了用于进行电互连功能的电互连网络的布线的自由度。
Description
技术领域
本发明涉及光电互连技术领域，特别涉及一种光电互连结构及其制作方法。
背景技术
光电混合晶圆级计算平台是通过将远端资源池通过晶上高效率光传输，直接接入晶圆级计算平台内部的光网络，实现所有计算资源的最优配置。
目前现有技术中的实现方案为：在基板的厚度方向上，基板具有非对称的表面结构，其中，在与光子芯片进行光互连的一侧表面设置有凹槽，同时用于进行电互连的电路结构只能布局在凹槽内，不能与光波导在同一平面进行布局，这种具有非对称的表面结构的基板不仅制作工艺困难，而且由于基板具有非对称的表面结构，使得基板自身也极容易发生翘曲，另外，用于进行电互连的电路结构只能布局在凹槽内，也限制了电互连布线的自由度。
有鉴于此，亟需提供一种新的光电互连结构及其制作方法。
发明内容
为了克服现有技术的不足，本发明的目的在于提供一种光电互连结构及其制作方法，以解决现有的光电互连结构中存在的问题。
本发明的目的采用以下技术方案实现：
根据本发明的一方面，提供一种光电互连结构，包括：
第一基板，所述第一基板包括第一核心层以及光互连网络；
第二基板，所述第二基板与所述第一基板相对设置并且相互连接，所述第二基板包括第二核心层以及电互连网络；
芯片阵列，所述芯片阵列固定于所述第一基板的具有所述光互连网络的一侧表面；
其中，所述芯片阵列包括多个光子集成电路芯片和多个电子集成电路芯片；所述多个电子集成电路芯片设置于部分或者全部的所述多个光子集成电路芯片的背离所述第一基板的一侧表面之上，所述多个光子集成电路芯片之间通过所述光互连网络进行光互连，所述多个电子集成电路芯片之间通过所述电互连网络进行电互连；
针对设置有电子集成电路芯片的每个所述光子集成电路芯片，在该光子集成电路芯片的背离所述第一基板的一侧表面设置有至少一个电子集成电路芯片。
进一步地，所述光互连网络包括多个第一光波导；其中，所述多个第一光波导设置于所述第一核心层的远离所述第二基板的一侧表面，或者所述多个第一光波导嵌入至所述第一核心层中。
可选地，在所述第一基板的厚度方向上，所述多个第一光波导同层排布设置或者异层排布设置。
进一步地，每个所述光子集成电路芯片包括多个第二光波导，所述多个光子集成电路芯片之间通过所述多个第二光波导与所述光互连网络的所述多个第一光波导进行光互连。
进一步地，针对进行光互连的所述多个光子集成电路芯片，在所述第一基板的厚度方向上，每个所述光子集成电路芯片的所述多个第二光波导的端部与所述光互连网络的所述多个第一光波导的端部投影一一对应交叠，以通过绝热耦合的方式耦合。
进一步地，所述第一基板还包括贯穿所述第一核心层的多个第一导电通孔，所述多个第一导电通孔内填充有导电材料；所述第二基板还包括贯穿所述第二核心层的多个第二导电通孔，所述多个第二导电通孔内填充有导电材料。
进一步地，所述电互连网络包括设置于所述第二基板的相对两侧表面的至少一层第一重布线层和至少一层第二重布线层；其中，所述至少一层第一重布线层的两侧分别与所述第一导电通孔和所述第二导电通孔电连接；所述至少一层第二重布线层与所述第二导电通孔电连接。
进一步地，所述第二基板还包括与PCB板进行电连接的焊接结构，所述焊接结构设置于所述第二基板的远离所述第一基板的一侧表面，所述焊接结构与所述第二重布线层的背离所述第二导电通孔的一侧电连接。
可选地，所述第一核心层的材料为玻璃、陶瓷以及硅中的任意一种；所述第二核心层的材料为玻璃、陶瓷以及硅中的任意一种。
可选地，所述第一基板与所述第二基板之间通过焊料键合连接。
根据本发明的又一方面，还提供了一种光电互连结构的制作方法，所述方法包括：
提供由第一核心层材料构成的第一衬底，并在所述第一衬底上制作光互连网络以形成第一基板；
提供由第二核心层材料构成的第二衬底，并在所述第二衬底上制作电互连网络以形成第二基板；
将所述第一基板未设置有所述光互连网络的一侧表面与具有所述电互连网络的所述第二基板键合连接；
提供芯片阵列，并将所述芯片阵列固定于所述第一基板设置有光互连网络的一侧表面；
其中，所述芯片阵列包括多个光子集成电路芯片和多个电子集成电路芯片；所述多个电子集成电路芯片设置于部分或者全部的所述多个光子集成电路芯片的背离所述第一基板的一侧表面之上，所述多个光子集成电路芯片之间通过所述光互连网络进行光互连，所述多个电子集成电路芯片之间通过所述电互连网络进行电互连；
针对设置有电子集成电路芯片的每个所述光子集成电路芯片，在该光子集成电路芯片的背离所述第一基板的一侧表面设置有至少一个电子集成电路芯片。
根据本发明的另一方面，还提供了一种光电互连结构的制作方法，所述方法包括：
提供由第一核心层材料构成的第一衬底，并在所述第一衬底上制作光互连网络以形成第一基板；
提供由第二核心层材料构成的第二衬底，并在所述第二衬底上制作电互连网络以形成第二基板；
提供芯片阵列，并将所述芯片阵列固定于所述第一基板设置有光互连网络的一侧表面；
将具有所述芯片阵列的所述第一基板与具有所述电互连网络的所述第二基板键合连接；
其中，所述芯片阵列包括多个光子集成电路芯片和多个电子集成电路芯片；所述多个电子集成电路芯片设置于部分或者全部的所述多个光子集成电路芯片的背离所述第一基板的一侧表面之上，所述多个光子集成电路芯片之间通过所述光互连网络进行光互连，所述多个电子集成电路芯片之间通过所述电互连网络进行电互连；
针对设置有电子集成电路芯片的每个所述光子集成电路芯片，在该光子集成电路芯片的背离所述第一基板的一侧表面设置有至少一个电子集成电路芯片。
可选地，所述在所述第一衬底上制作光互连网络的方法包括：通过离子交换技术、激光刻写技术、纳米压印技术、3D打印技术以及光刻刻蚀技术形成所述光互连网络中的多个第一光波导。
可选地，在所述第一基板的厚度方向上，将所述多个第一光波导同层排布设置或者异层排布设置。
进一步地，所述方法还包括：在每个所述光子集成电路芯片上布设有多个第二光波导；在所述第一基板的厚度方向上，将每个所述光子集成电路芯片的所述多个第二光波导的端部投影与所述第一基板上的所述多个第一光波导的端部投影以一一对应的方式交叠，以通过绝热耦合的方式将多个所述光子集成电路芯片之间进行光互连。
进一步地，所述方法还包括：将每个所述光子集成电路芯片以倒装的方式固定在所述第一基板的具有所述光互连网络的一侧表面。
进一步地，所述在所述第二衬底上制作电互连网络的方法包括：在所述第二衬底上制作贯穿所述第二核心层的多个第二导电通孔，并在所述多个第二导电通孔内填充导电材料；在所述第二衬底的相对两侧表面上各布设至少一层电布线层，以形成具有至少一层第一重布线层和至少一层第二重布线层的所述电互连网络；其中，在所述第二衬底的厚度方向上，所述第二导电通孔分别与位于其两侧的所述至少一层第一重布线层的两侧分别与所述第一导电通孔和所述第二导电通孔和所述至少一层第二重布线层电连接。
本发明实施例提供的片上光互连结构及其制作方法，旨在通过将光互连网络和电互连网络分别设置在不同的核心层上，以分别得到具有光互连网络的第一基板和具有电互连网络的第二基板，并且将具有光互连网络的第一基板与具有电互连网络的第二基板相互连接，以得到兼具有光连接功能和电连接功能的衬底基板。从而使得光互连网络的制作工艺与电互连网络的制作工艺相互之间不会产生干扰影响，不仅避免了基板发生翘曲的风险，而且提高了用于进行电互连功能的电互连网络的布线的自由度。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施方式。
图1是根据本发明实施例提供的一种光电互连结构的俯视结构示意图。
图2是根据图1中示出的两个光子集成电路芯片之间进行光互连的沿A-A’方向的剖面结构示意图。
图3是根据图1中示出的一个光子集成电路芯片和一个电子-光子混合芯片之间进行光互连和电互连的沿B-B’方向的剖面结构示意图。
图4是根据图1中示出的两个电子-光子混合芯片之间进行光互连和电互连的沿C-C’方向的剖面结构示意图。
图5是根据本发明实施例提供的多个第一光波导的类型。
图6是根据本发明实施例提供的多个第一光波导异层排布在不同视角下的侧视结构示意图。
图7是根据本发明一实施例提供的光电互连结构的制作方法的流程图。
图8A-图8D是根据本发明一实施例提供的光互连结构的制作方法的制作工序示意图。
图9是根据本发明又一实施例提供的光电互连结构的制作方法的流程图。
具体实施方式
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。本文中芯片的含义可以包括裸芯片。在涉及方法步骤时，本文图示的先后顺序代表了一种示例性的方案，但不表示对先后顺序的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
针对现有片上光互连技术受限于单颗光子集成电路芯片的尺寸限制的问题，本发明实施例提出了一种片上光互连结构及其制作方法，旨在实现晶圆级范围内无间断的片上光互连。
为使本发明的目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是根据本发明实施例提供的一种光电互连结构的俯视结构示意图，图2是根据图1中示出的两个光子集成电路芯片之间进行光互连的沿A-A’方向的剖面结构示意图，图3是根据图1中示出的一个光子集成电路芯片和一个电子-光子混合芯片之间进行光互连和电互连的沿B-B’方向的剖面结构示意图，图4是根据图1中示出的两个电子-光子混合芯片之间进行光互连和电互连的沿C-C’方向的剖面结构示意图。
如图1-图4所示，本发明实施例提供的光电互连结构1000包括第一基板100、第二基板200以及芯片阵列300。
需要说明的是，在本发明实施例中，第一基板100和第二基板200的尺寸可以制作得比较大，例如可扩展至310×310mm2、510×510mm2，甚至更大，从而克服晶圆刻线的限制和晶圆尺寸的限制，为光电互连结构的封装提供更大的封装面积。本发明实施例中的第一基板100、第二基板200通过面板级的制造工艺，可以实现较大的尺寸，并可以直接安装到印刷电路板(PCB)上。而且，优选地，可以将这样的第一基板100、第二基板200形成为具有较大的厚度，例如微米级甚至更厚，以实现足够的强度，并且这样的第一基板100、第二基板200在制作过程中不容易发生翘曲的风险。
示例性地，所述第一基板100在结构上包括第一核心层110以及光互连网络120；第一核心层110的材料可以例如为玻璃、硅或陶瓷等。所述光互连网络120可形成在所述第一核心层110的一侧表面或者嵌入至所述第一核心层110中。所述第二基板200与所述第一基板100相对设置并且相互连接，所述第二基板200在结构上包括第二核心层210以及电互连网络220；第二核心层210的材料可以例如为玻璃、硅或陶瓷等。在所述第二核心层210的厚度方向上，所述电互连网络220可布设在所述第二核心层210的一侧或者两侧的表面。
在本发明实施例中，所述第一基板100与所述第二基板200固定连接，以形成兼具有光连接功能和电连接功能的衬底基板。可选地，所述第一基板100和所述第二基板200之间通过焊料或者焊点键合连接，并且在本实施例中，对于高可靠性需求的光电互连结构产品还会选择在所述第一基板100和所述第二基板200之间的缝隙处填充底胶，以能够使得光电互连结构1000具备更好的可靠性。
所述光电互连结构1000中的芯片阵列300固定于所述第一基板100的具有所述光互连网络120的一侧表面；其中，所述芯片阵列300包括多个光子集成电路芯片(PIC)310和多个电子集成电路芯片(EIC)320；所述多个电子集成电路芯片(EIC)320设置于部分或者全部的所述多个光子集成电路芯片(PIC)310的背离所述第一基板100的一侧表面之上，所述多个光子集成电路芯片(PIC)310之间通过所述光互连网络120进行光互连，所述多个电子集成电路芯片(EIC)320之间通过所述电互连网络220进行电互连；针对设置有电子集成电路芯片(EIC)320的每个所述光子集成电路芯片(PIC)310，在该光子集成电路芯片(PIC)310的背离所述第一基板100的一侧表面设置有至少一个电子集成电路芯片(EIC)320。
具体地，在本发明实施例中，光子集成电路芯片(PIC)310是用光子为信息载体进行信息的处理与数据的传送，其可以是基于硅的光芯片。电子集成电路芯片(EIC)320是用电子为信息载体进行信息的处理与数据的传送，例如基于硅的电芯片、基于锗的电芯片或者化合物半导体电芯片。所述多个光子集成电路芯片(PIC)310中的部分或全部与所述电子集成电路芯片(EIC)320形成包括光子集成电路芯片(PIC)310和电子集成电路芯片(EIC)320的电子-光子混合芯片(EPIC)330。例如，通过将光子集成电路芯片(PIC)310与电子集成电路芯片(EIC)320进行堆叠可实现电子-光子混合芯片(EPIC)330的集成。其中，至少一个所述电子集成电路芯片(EIC)320采用焊接或者其它方式固定在每个所述光子集成电路芯片(PIC)310的一侧表面之上。例如，至少一个所述电子集成电路芯片(EIC)320采用倒装焊接的方式固定在每个所述光子集成电路芯片(PIC)310的一侧表面之上。
应理解，本发明实施例中仅示意了在每个所述光子集成电路芯片(PIC)310上设置一个所述电子集成电路芯片(EIC)320的情形，在实际使用中，可以是在每个所述光子集成电路芯片(PIC)310上设置多于一个的所述电子集成电路芯片(EIC)320，例如2个、3个、4个或者更多，可以根据实际需要灵活选择。
多个光子集成电路芯片(PIC)310和多个电子-光子混合芯片(EPIC)330布置在第一基板100的第一表面(例如，上表面)上，该第一表面为具有所述光互连网络120的一侧表面，从而形成芯片阵列300。
在本发明实施例中，所述芯片阵列300中的所述多个光子集成电路芯片(PIC)310之间通过所述光互连网络120进行光互连，所述多个电子集成电路芯片(EIC)320之间通过所述电互连网络220进行电互连，具体可包括以下三种情形：
第一种情形，示例性地，如图2所示，两个光子集成电路芯片(PIC)310之间通过位于所述第一基板100上的光互连网络120进行光互连。可选地，在其它实施方式中，也可是3个或者3个以上的光子集成电路芯片(PIC)310相互之间通过位于所述第一基板100上的光互连网络120进行光互连。
第二种情形，示例性地，如图3所示，一个光子集成电路芯片(PIC)310和一个电子-光子混合芯片(EPIC)330中的光子集成电路芯片(PIC)310之间通过位于所述第一基板100上的所述光互连网络120进行光互连。可选地，在其它实施方式中，也可是2个或者2个以上的光子集成电路芯片(PIC)310和一个电子-光子混合芯片(EPIC)330中的光子集成电路芯片(PIC)310之间通过位于所述第一基板100上的所述光互连网络120进行光互连。也可是一个光子集成电路芯片(PIC)310和2个或者2个以上的电子-光子混合芯片(EPIC)330中的光子集成电路芯片(PIC)310之间通过位于所述第一基板100上的所述光互连网络120进行光互连，并且上述2个或者2个以上的电子-光子混合芯片(EPIC)330中的各个电子集成电路芯片(EIC)320之间还可以通过位于所述第二基板200上的所述电互连网络220进行电互连。也可是2个或者2个以上的光子集成电路芯片(PIC)310和2个或者2个以上的电子-光子混合芯片(EPIC)330之间通过位于所述第一基板100上的所述光互连网络120进行光互连，并且在上述2个或者2个以上的电子-光子混合芯片(EPIC)330中的多个电子集成电路芯片(EIC)320还可以通过位于所述第二基板200上的所述电互连网络220进行电互连。
第三种情形，示例性地，如图4所示，两个电子-光子混合芯片(EPIC)330之间通过位于所述第一基板100上的所述光互连网络120和位于所述第二基板200上的所述电互连网络220同时进行光互连和电互连。可选地，在其它实施方式中，也可是3个或者3个以上的电子-光子混合芯片(EPIC)330相互之间通过位于所述第一基板100上的所述光互连网络120和位于所述第二基板200上的所述电互连网络220同时进行光互连和电互连。
本发明实施例提供的技术方案，旨在通过将光互连网络和电互连网络分别设置在不同的核心层上，以分别得到具有光互连网络的第一基板和具有电互连网络的第二基板，并且将具有光互连网络的第一基板与具有电互连网络的第二基板相互连接，以得到兼具有光连接功能和电连接功能的衬底基板，以及将芯片阵列固定于所述第一基板的具有所述光互连网络的一侧表面，从而使得所述芯片阵列中的多个光子集成电路芯片之间能够通过所述光互连网络进行光互连，所述芯片阵列中的多个电子集成电路芯片之间能够通过所述电互连网络进行电互连。采用本发明实施例提供的技术方案，由于所述光互连网络和所述电互连网络布设在不同的核心层上，使得光互连网络的制作工艺与电互连网络的制作工艺相互之间不会产生干扰影响，故，相比于现有技术，无需对承载电互连网络的衬底基板的表面进行开槽处理，制作工艺相对简单，因此设置有电互连网络的衬底基板也不容易发生翘曲的风险，并且用于进行电互连功能的电互连网络的布线没有空间限制。
进一步地，在本发明实施例中，所述光互连网络120包括多个第一光波导121；其中，所述多个第一光波导121设置于所述第一核心层110的远离所述第二基板200的一侧表面，或者所述多个第一光波导121嵌入至所述第一核心层110中。
示例性地，所述多个第一光波导121例如包括：硅波导、聚合物波导、IoX波导(离子交换技术形成的波导)、SiON波导、SiN波导等。如图5所示，所述多个第一光波导121的类型例如包括：嵌入式波导、组合波导(built up)、3D打印波导、以及激光刻写波导等。
示例性地，如图5中的(a)图所示，嵌入式波导是在第一核心层110的表面开设有凹槽，然后将多个第一光波导121设置在凹槽内侧的结构。
示例性地，如图5中的(b)图所示，嵌入式波导除了可以是在第一核心层110的表面开设有凹槽，然后将多个第一光波导121设置在凹槽内侧的结构，还可以是采用激光刻写的方式，通过改变第一核心层(玻璃)110内部的折射率来形成多个第一光波导121。
示例性地，激光刻写波导例如是通过激光刻写的方式改变第一核心层110内部的折射率来形成多个第一光波导121。
可选地，在所述第一基板100的厚度方向上，所述多个第一光波导121同层排布设置或者异层排布设置。
通过所述多个第一光波导121同层排布并且以并行的方式进行多通道传输，能够显著增加各个所述光子集成电路芯片(PIC)310中传输的光通信容量。
通过所述多个第一光波导121异层排布能够为多个光子集成电路芯片(PIC)310之间的光互连提供更多的自由度。
具体地，如图6所示，在所述第一核心层110的一侧表面上设置有覆盖层123，在所述覆盖层123内设置有包覆层122以及位于包覆层122内的构成光波导的芯层，通过光刻或者纳米压印等方式图案化芯层，以形成多个异层排布的第一光波导121。示例性地，例如，沿第一方向，将四个依序排布的光子集成电路芯片(PIC)310中的第一个光子集成电路芯片(PIC)与第三个光子集成电路芯片(PIC)之间通过位于上层(该第一光波导的主体部最靠近第一基板100的第一表面)的多个第一光波导121进行光互连；将四个依序排布的光子集成电路芯片(PIC)中的第二个光子集成电路芯片(PIC)与第四个光子集成电路芯片(PIC)之间通过位于下层(该第一光波导的主体部远离第一基板100的第一表面)的多个第一光波导121进行光互连。
继续参考图1-图4所示，每个所述光子集成电路芯片310包括多个第二光波导311，所述多个光子集成电路芯片310之间通过所述多个第二光波导311与所述光互连网络120的所述多个第一光波导121进行光互连。
示例性地，每个所述光子集成电路芯片310的多个第二光波导311基于半导体层上的第一区域图案化形成，在其中一实施例中，所述半导体层例如是SOI(Silicon onInsulator，绝缘体上硅)结构的顶层硅，在顶层硅上通过湿法刻蚀或者激光烧蚀的方式形成多个第二光波导311。当然，在其他实施例中，也可以采用其他方式在所述光子集成电路芯片310上形成多个第二光波导311。本发明实施例在此不做限制。
针对进行光互连的所述多个光子集成电路芯片310，在所述第一基板100的厚度方向上，每个所述光子集成电路芯片310的所述多个第二光波导311的端部与所述光互连网络120的所述多个第一光波导121的端部投影一一对应交叠，以通过绝热耦合的方式耦合，从而实现所述多个光子集成电路芯片310之间的光互连。
具体地，所述第一基板100还包括贯穿所述第一核心层110的多个第一导电通孔113，所述多个第一导电通孔113内填充有导电材料；多个第一导电通孔113可以作为导电通道的一部分，示例性地，若所述第一基板100的第一核心层110的材料为硅，则该导电通孔在制造时可采用“硅通孔”(Through SiliconVia，TSV)技术；若所述第一基板100的第一核心层110的材料为玻璃，则该导电通孔在制造时可采用“玻璃通孔”(Through Glass Via，TGV)技术。
所述第二基板200还包括贯穿所述第二核心层210的多个第二导电通孔213，所述多个第二导电通孔213内填充有导电材料。多个第二导电通孔213可以作为导电通道的一部分，示例性地，若所述第二基板200的第二核心层210的材料为硅，则该导电通孔在制造时可采用“硅通孔”(Through Silicon Via，TSV)技术；若所述第二基板200的第二核心层210的材料为玻璃，则该导电通孔在制造时可采用“玻璃通孔”(Through Glass Via，TGV)技术。所述多个第二导电通孔213与所述电互连网络220电连接。通过铜、钨、多晶硅等导电物质的填充，实现“硅通孔”或者“玻璃通孔”的垂直电气互连。
示例性地，在本发明实施例中，所述电互连网络220包括设置于所述第二基板200的相对两侧表面的至少一层第一重布线层221和至少一层第二重布线层222，以分别实现将所述第二基板200两侧的导电焊盘的位置重选。其中，所述至少一层第一重布线层221的两侧分别与所述第一导电通孔113和所述第二导电通孔213电连接；所述至少一层第二重布线层222与所述第二导电通孔213电连接。通过铜、钨、多晶硅等导电物质的填充，实现“硅通孔”或者“玻璃通孔”的垂直电气互连。从而使得所述多个电子集成电路芯片320之间通过位于所述第二基板200上的所述电互连网络220实现电连接。
进一步地，如图2至图4所示，所述第二基板200还包括与外接的PCB板进行电连接的焊接结构230，所述焊接结构230设置于所述第二基板200的远离所述第一基板100的一侧表面，所述焊接结构230与所述第二重布线层222的背离所述第二导电通孔213的一侧电连接。示例性地，所述焊接结构230包括LGA焊盘或BGA焊球等。
根据本发明的又一方面，还提供了一种光电互连结构的制作方法。
图7是根据本发明一实施例提供的光电互连结构的制作方法的流程图。所述光电互连结构的制作方法包括以下步骤：
步骤S101，提供由第一核心层材料构成的第一衬底，并在所述第一衬底上制作光互连网络以形成第一基板；
步骤S102，提供由第二核心层材料构成的第二衬底，并在所述第二衬底上制作电互连网络以形成第二基板；
步骤S103，将所述第一基板未设置有所述光互连网络的一侧表面与具有所述电互连网络的所述第二基板键合连接；
步骤S104，提供芯片阵列，并将所述芯片阵列固定于所述第一基板设置有光互连网络的一侧表面；
其中，所述芯片阵列包括多个光子集成电路芯片和多个电子集成电路芯片；所述多个电子集成电路芯片设置于部分或者全部的所述多个光子集成电路芯片的背离所述第一基板的一侧表面之上，所述多个光子集成电路芯片之间通过所述光互连网络进行光互连，所述多个电子集成电路芯片之间通过所述电互连网络进行电互连；
针对设置有电子集成电路芯片的每个所述光子集成电路芯片，在该光子集成电路芯片的背离所述第一基板的一侧表面设置有至少一个电子集成电路芯片。
图8A-图8D是根据本发明一实施例提供的光互连结构的制作方法的制作工序示意图。
以下将结合图8A-图8D以及图1-图6对上述步骤S101～步骤S104进行详细说明。
示例性地，请参阅图8A所示，在步骤S101中，首先提供由第一核心层110材料构成的第一衬底并在所述第一衬底上制作光互连网络120以形成第一基板100；所述第一核心层110的材料可以例如为玻璃、硅或陶瓷等。在所述第一基板100上也制作贯穿所述第一核心层110的多个第一导电通孔113，并在所述多个第一导电通孔113内填充有导电材料。
具体地，在本发明实施例中，所述在所述第一衬底上制作光互连网络120的方法包括：通过离子交换技术、激光刻写技术、纳米压印技术、3D打印技术以及光刻刻蚀技术形成所述光互连网络120中的多个第一光波导121。
示例性地，在所述第一核心层110的一侧表面上先沉积一层包覆层，然后沉积一层光波导的芯层，通过光刻或者纳米压印等方式图案化芯层，然后再沉积一层覆盖层，以形成所述光互连网络120中的多个第一光波导121。
进一步地，所述方法还包括在所述第一基板100的厚度方向上，将所述多个第一光波导121同层排布设置或者异层排布设置。
请参阅图8B所示，在步骤S102中，提供由第二核心层210材料构成的第二衬底并在所述第二衬底上制作电互连网络220以形成第二基板200；所述第二核心层210的材料可以例如为玻璃、硅或陶瓷等。
其中，所述在所述第二衬底上制作电互连网络220的方法包括：在所述第二基板200上制作贯穿所述第二核心层210的多个第二导电通孔213，并在所述多个第二导电通孔213内填充有导电材料；在所述第二衬底的相对两侧表面上各布设至少一层电布线层，以形成具有至少一层第一重布线层221和至少一层第二重布线层222的所述电互连网络220；其中，在所述第二基板200的厚度方向上，所述第二导电通孔213分别与位于其两侧的所述至少一层第一重布线层221和所述至少一层第二重布线层222电连接。
进一步地，在所述第二基板200上制作焊接结构230，并将所述焊接结构230与所述第二重布线层222的背离所述第二导电通孔213的一侧电连接。以便于后续所述第二基板200可通过焊接结构230与外接的PCB板进行电连接。示例性地，所述焊接结构230包括LGA焊盘或BGA焊球等。
请参阅图8C所示，在步骤S103中，将所述第一基板100未设置有所述光互连网络120的一侧表面与具有所述电互连网络220的所述第二基板200键合连接。示例性地，所述第一基板100和所述第二基板200之间通过焊料40键合连接，并且在本实施例中，对于高可靠性需求的光电互连结构产品还会选择在所述第一基板100和所述第二基板200之间的缝隙处填充底胶50，以能够使得光电互连结构1000具备更好的可靠性。
请参阅图8D所示，在步骤S104中，提供芯片阵列300，并将所述芯片阵列300固定于所述第一基板100设置有光互连网络120的一侧表面。
具体地，为了尽可能地能够减少每个所述光子集成电路芯片310的多个第二光波导311与位于其下方的位于第一基板100上的多个第一光波导121的耦合距离，故将每个所述光子集成电路芯片310以倒装的方式固定在所述第一基板100的具有所述光互连网络120的一侧表面。
其中，所述芯片阵列300包括多个光子集成电路芯片310和多个电子集成电路芯片320；所述多个电子集成电路芯片320设置于部分或者全部的所述多个光子集成电路芯片310的背离所述第一基板100的一侧表面之上，所述多个光子集成电路芯片310之间通过所述光互连网络120进行光互连，所述多个电子集成电路芯片320之间通过所述电互连网络220进行电互连；针对设置有电子集成电路芯片320的每个所述光子集成电路芯片310，在该光子集成电路芯片310的背离所述第一基板100的一侧表面设置有至少一个电子集成电路芯片320。
所述在所述第二衬底上制作电互连网络的方法包括：在所述第二衬底上制作贯穿所述第二核心层的多个第二导电通孔，并在所述多个第二导电通孔内填充导电材料；在所述第二衬底的相对两侧表面上各布设至少一层电布线层，以形成具有至少一层第一重布线层和至少一层第二重布线层的所述电互连网络；其中，在所述第二衬底的厚度方向上，所述第二导电通孔分别与位于其两侧的所述至少一层第一重布线层和所述至少一层第二重布线层电连接。
应理解，为了实现多个电子集成电路芯片320之间的电互连导通，所述多个第一导电通孔113与所述至少一层第一重布线层221电连接，以实现所述多个电子集成电路芯片320之间通过位于所述第一基板100上的所述多个第一导电通孔113与位于所述第二基板200上的电互连网络220实现电互连。同时，在电子-光子混合芯片(EPIC)中的光子集成电路芯片(PIC)也具有贯穿其厚度的一个或者多个导电通孔(图未标识)，并且所述多个导电通孔与位于所述第一基板100上的第一导电通孔113电连接，以实现垂直互连。
图9是根据本发明又一实施例提供的光电互连结构的制作方法的流程图。所述光电互连结构的制作方法包括以下步骤：
步骤S201，提供由第一核心层材料构成的第一衬底，并在所述第一衬底上制作光互连网络以形成第一基板；
步骤S202，提供由第二核心层材料构成的第二衬底，并在所述第二衬底上制作电互连网络以形成第二基板；
步骤S203，提供芯片阵列，并将所述芯片阵列固定于所述第一基板设置有光互连网络的一侧表面；
步骤S204，将具有所述芯片阵列的所述第一基板与具有所述电互连网络的所述第二基板键合连接；
其中，所述芯片阵列包括多个光子集成电路芯片和多个电子集成电路芯片；所述多个电子集成电路芯片设置于部分或者全部的所述多个光子集成电路芯片的背离所述第一基板的一侧表面之上，所述多个光子集成电路芯片之间通过所述光互连网络进行光互连，所述多个电子集成电路芯片之间通过所述电互连网络进行电互连；
针对设置有电子集成电路芯片的每个所述光子集成电路芯片，在该光子集成电路芯片的背离所述第一基板的一侧表面设置有至少一个电子集成电路芯片。
需要说明的是，图9中的步骤与图7中的步骤的差异仅在于：先将芯片阵列与第一基板固定在一起，然后再将具有所述芯片阵列的所述第一基板与所述第二基板键合连接。其余制作过程类似，在此不再赘述。
由上述内容可知，本发明实施例提供的光电互连结构及其制作方法，旨在通过将光互连网络和电互连网络分别设置在不同的核心层上，以分别得到具有光互连网络的第一基板和具有电互连网络的第二基板，并且将具有光互连网络的第一基板与具有电互连网络的第二基板相互连接，以得到兼具有光连接功能和电连接功能的衬底基板。由于所述光互连网络和所述电互连网络布设在不同的核心层上，使得光互连网络的制作工艺与电互连网络的制作工艺相互之间不会产生干扰影响，故，相比于现有技术，无需对承载电互连网络的衬底基板的表面进行开槽处理，制作工艺相对简单，因此设置有电互连网络的衬底基板也不容易发生翘曲的风险，并且用于进行电互连功能的电互连网络的布线没有空间限制。
上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
Claims (17)
1.一种光电互连结构，其特征在于，包括：
第一基板，所述第一基板包括第一核心层以及光互连网络；
第二基板，所述第二基板与所述第一基板相对设置并且相互连接，所述第二基板包括第二核心层以及电互连网络；
芯片阵列，所述芯片阵列固定于所述第一基板的具有所述光互连网络的一侧表面；
其中，所述芯片阵列包括多个光子集成电路芯片和多个电子集成电路芯片；所述多个电子集成电路芯片设置于部分或者全部的所述多个光子集成电路芯片的背离所述第一基板的一侧表面之上，所述多个光子集成电路芯片之间通过所述光互连网络进行光互连，所述多个电子集成电路芯片之间通过所述电互连网络进行电互连；
针对设置有电子集成电路芯片的每个所述光子集成电路芯片，在该光子集成电路芯片的背离所述第一基板的一侧表面设置有至少一个电子集成电路芯片。
2.如权利要求1所述的光电互连结构，其特征在于，
所述光互连网络包括多个第一光波导；
其中，所述多个第一光波导设置于所述第一核心层的远离所述第二基板的一侧表面，或者
所述多个第一光波导嵌入至所述第一核心层中。
3.如权利要求2所述的光电互连结构，其特征在于，
在所述第一基板的厚度方向上，所述多个第一光波导同层排布设置或者异层排布设置。
4.如权利要求3所述的光电互连结构，其特征在于，
每个所述光子集成电路芯片包括多个第二光波导，所述多个光子集成电路芯片之间通过所述多个第二光波导与所述光互连网络的所述多个第一光波导进行光互连。
5.如权利要求4所述的光电互连结构，其特征在于，
针对进行光互连的所述多个光子集成电路芯片，在所述第一基板的厚度方向上，每个所述光子集成电路芯片的所述多个第二光波导的端部与所述光互连网络的所述多个第一光波导的端部投影一一对应交叠，以通过绝热耦合的方式耦合。
6.如权利要求1所述的光电互连结构，其特征在于，
所述第一基板还包括贯穿所述第一核心层的多个第一导电通孔，所述多个第一导电通孔内填充有导电材料；
所述第二基板还包括贯穿所述第二核心层的多个第二导电通孔，所述多个第二导电通孔内填充有导电材料。
7.如权利要求6所述的光电互连结构，其特征在于，所述电互连网络包括设置于所述第二基板的相对两侧表面的至少一层第一重布线层和至少一层第二重布线层；
其中，所述至少一层第一重布线层的两侧分别与所述第一导电通孔和所述第二导电通孔电连接；
所述至少一层第二重布线层与所述第二导电通孔电连接。
8.如权利要求7所述的光电互连结构，其特征在于，
所述第二基板还包括与PCB板进行电连接的焊接结构，所述焊接结构设置于所述第二基板的远离所述第一基板的一侧表面，所述焊接结构与所述第二重布线层的背离所述第二导电通孔的一侧电连接。
9.如权利要求1至8中任一项所述的光电互连结构，其特征在于，
所述第一核心层的材料为玻璃、陶瓷以及硅中的任意一种；
所述第二核心层的材料为玻璃、陶瓷以及硅中的任意一种。
10.如权利要求1所述的光电互连结构，其特征在于，
所述第一基板与所述第二基板之间通过焊料键合连接。
11.一种光电互连结构的制作方法，其特征在于，所述方法包括：
提供由第一核心层材料构成的第一衬底，并在所述第一衬底上制作光互连网络以形成第一基板；
提供由第二核心层材料构成的第二衬底，并在所述第二衬底上制作电互连网络以形成第二基板；
将所述第一基板未设置有所述光互连网络的一侧表面与具有所述电互连网络的所述第二基板键合连接；
提供芯片阵列，并将所述芯片阵列固定于所述第一基板设置有光互连网络的一侧表面；
其中，所述芯片阵列包括多个光子集成电路芯片和多个电子集成电路芯片；所述多个电子集成电路芯片设置于部分或者全部的所述多个光子集成电路芯片的背离所述第一基板的一侧表面之上，所述多个光子集成电路芯片之间通过所述光互连网络进行光互连，所述多个电子集成电路芯片之间通过所述电互连网络进行电互连；
针对设置有电子集成电路芯片的每个所述光子集成电路芯片，在该光子集成电路芯片的背离所述第一基板的一侧表面设置有至少一个电子集成电路芯片。
12.一种光电互连结构的制作方法，其特征在于，所述方法包括：
提供由第一核心层材料构成的第一衬底，并在所述第一衬底上制作光互连网络以形成第一基板；
提供由第二核心层材料构成的第二衬底，并在所述第二衬底上制作电互连网络以形成第二基板；
提供芯片阵列，并将所述芯片阵列固定于所述第一基板设置有光互连网络的一侧表面；
将具有所述芯片阵列的所述第一基板与具有所述电互连网络的所述第二基板键合连接；
其中，所述芯片阵列包括多个光子集成电路芯片和多个电子集成电路芯片；所述多个电子集成电路芯片设置于部分或者全部的所述多个光子集成电路芯片的背离所述第一基板的一侧表面之上，所述多个光子集成电路芯片之间通过所述光互连网络进行光互连，所述多个电子集成电路芯片之间通过所述电互连网络进行电互连；
针对设置有电子集成电路芯片的每个所述光子集成电路芯片，在该光子集成电路芯片的背离所述第一基板的一侧表面设置有至少一个电子集成电路芯片。
13.如权利要求11或12所述的光电互连结构的制作方法，其特征在于，所述在所述第一衬底上制作光互连网络的方法包括：
通过离子交换技术、激光刻写技术、纳米压印技术、3D打印技术以及光刻刻蚀技术形成所述光互连网络中的多个第一光波导。
14.如权利要求11或12所述的光电互连结构的制作方法，其特征在于，所述方法包括：
在所述第一基板的厚度方向上，将所述多个第一光波导同层排布设置或者异层排布设置。
15.如权利要求11或12所述的光电互连结构的制作方法，其特征在于，所述方法包括：
在每个所述光子集成电路芯片上布设有多个第二光波导；
在所述第一基板的厚度方向上，将每个所述光子集成电路芯片的所述多个第二光波导的端部投影与所述第一基板上的所述多个第一光波导的端部投影以一一对应的方式交叠，以通过绝热耦合的方式将多个所述光子集成电路芯片之间进行光互连。
16.如权利要求11或12所述的光电互连结构的制作方法，其特征在于，所述方法包括：
将每个所述光子集成电路芯片以倒装的方式固定在所述第一基板的具有所述光互连网络的一侧表面。
17.如权利要求11或12所述的光电互连结构的制作方法，其特征在于，所述在所述第二衬底上制作电互连网络的方法包括：
在所述第二衬底上制作贯穿所述第二核心层的多个第二导电通孔，并在所述多个第二导电通孔内填充导电材料；
在所述第二衬底的相对两侧表面上各布设至少一层电布线层，以形成具有至少一层第一重布线层和至少一层第二重布线层的所述电互连网络；
其中，在所述第二衬底的厚度方向上，所述第二导电通孔分别与位于其两侧的所述至少一层第一重布线层和所述至少一层第二重布线层电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211142145.6A CN117784324A (zh) | 2022-09-20 | 2022-09-20 | 光电互连结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211142145.6A CN117784324A (zh) | 2022-09-20 | 2022-09-20 | 光电互连结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117784324A true CN117784324A (zh) | 2024-03-29 |
Family
ID=90400443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211142145.6A Pending CN117784324A (zh) | 2022-09-20 | 2022-09-20 | 光电互连结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117784324A (zh) |
-
2022
- 2022-09-20 CN CN202211142145.6A patent/CN117784324A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9715064B1 (en) | Multi-chip modules with vertically aligned grating couplers for transmission of light signals between optical waveguides | |
| GB2588010A (en) | Electro-optical package and method of fabrication | |
| US20140270629A1 (en) | Optical waveguide network of an interconnecting ic module | |
| CN103650140A (zh) | 用于收发器的晶片级封装平台 | |
| CN110890349A (zh) | 一种带有光互连接口的光电芯片三维封装结构及其制造方法 | |
| US9111925B2 (en) | Process for enhanced 3D integration and structures generated using the same | |
| JP7345279B2 (ja) | ビアが通り抜ける光チップ | |
| US7622700B2 (en) | Photo-electric conversion apparatus with alternating photoelectric conversion elements | |
| CN111090145A (zh) | 具有集成光学组件的半导体装置 | |
| CN210897268U (zh) | 一种带有光互连接口的光电芯片三维封装结构 | |
| CN114639639A (zh) | 封装结构的制作方法及封装结构 | |
| CN219625758U (zh) | 高密度光电集成的2.5维扇出型封装结构 | |
| WO2023193780A1 (zh) | 转接板、光芯片封装、计算加速器及其制造方法 | |
| CN114647048B (zh) | 封装结构的制作方法 | |
| US11740420B2 (en) | Optoelectronic device comprising an active photonic interposer to which a microelectronic chip and an electro-optical conversion chip are connected | |
| CN114063229B (zh) | 半导体装置 | |
| CN117784324A (zh) | 光电互连结构及其制作方法 | |
| CN113169234A (zh) | 高密度光学互连组件 | |
| CN114823358A (zh) | 封装结构的制作方法及封装结构 | |
| US9995894B2 (en) | Semiconductor device with optical and electrical vias | |
| CN112219288B (zh) | 具有埋入激光源的光子芯片 | |
| CN115542478B (zh) | 一种基于光电芯片双面工艺的三维封装结构及封装方法 | |
| CN219831453U (zh) | 芯片系统封装结构 | |
| CN117913084A (zh) | 基于2.5d封装技术的光电芯片混合封装结构及封装方法 | |
| WO2024022113A1 (zh) | 片上光互连结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |