JP2001506417A - 集積回路用パッケージ構造 - Google Patents

集積回路用パッケージ構造

Info

Publication number
JP2001506417A
JP2001506417A JP52763498A JP52763498A JP2001506417A JP 2001506417 A JP2001506417 A JP 2001506417A JP 52763498 A JP52763498 A JP 52763498A JP 52763498 A JP52763498 A JP 52763498A JP 2001506417 A JP2001506417 A JP 2001506417A
Authority
JP
Japan
Prior art keywords
chip
substrate
dimensional multi
chip module
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP52763498A
Other languages
English (en)
Inventor
ヘッセルボム,フヤルマル
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Publication of JP2001506417A publication Critical patent/JP2001506417A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06589Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 集積回路パス(3)を接続する電気信号パスを有し、かつ相互接続又はビア・チップ(9)により得られる前記信号パスの垂直方向の相互接続を有する基板を備えている2次元マルチ・チップ・モジュールのスタックとして、3次元マルチ・チップ・モジュールが形成される。前記基板(1)上の前記個別的なチップ(3、9)又は他の内側構成要素(15)は隣接する基板の表面と機械的な接触をしており、互いにスペースを置いて前記基板を維持する前記間隔手段をなす。従って、構成要素に発生する熱は、前記基板(1)に対して本質的に垂直に導かれる。熱的に導くチップ(15)は熱の伝導を改善するために使用されてもよい。冷却手段(19)は前記スタックの最上部表面及び底面にのみ配置される。チャネル(35)が前記チップと冷却用に使用されてもよい構成要素との間に形成され、更に電気的なコネクタ(37)がスタックを同様のスタックに結合させるために挿入されてもよい前記基板のエッジに形成される。前記スタックの構成要素(1、3、9、15)は、圧縮力を印加することにより、かつ弾性接続及び案内手段(21、25、27)を使用することにより、互いに電気的及び機械的な接触により取り外し可能なやり方で維持される。特にバンプ(21)は構成要素を正しい位置に案内するために構成要素の端面と協調するように配列されてもよい。

Description

【発明の詳細な説明】 集積回路用パッケージ構造 技術分野 本発明は、3次元又は多層マルチ・チップ・モジュールMCMに関する。 背景及び最近の技術 集積回路の分野における技術的な発展は、より速く、かつより小型のシステム を要求するに至った。多くのアプリケーションでは、軽い重量との組み合わせに よる小型構造そのものが必要条件である。技術的な発展は、更に、相互に通信す るために必要とする益々増大する数の構成部品を含む、より複雑なエレクトロニ ックス・システムに向かう傾向にある。更に、新しいシステムが異なる構成部品 間で速やかなアクセスの必要条件に適合するために、システムの異なる構成部品 間の信号パス長は、ある程度小さな限界内に保持される必要がある。 エレクトロニックス・システムの複雑性が増大すると、互いに通信が必要な構 成部品間の信号パス長も長くなる。互いに通信する必要があるこのような構成部 品間に許容される最大電気距離又は最大信号パス長を超えないようにするため、 構成部品は益々小さく作成され、更に益々高密度に詰め込まれた。従って、パッ ケージされていない集積回路、IC、又はチップの高密度パッケージングを可能 にする電子マルチ・チップ・モジュールが開発された。実際に、このようなモジ ュールにおいて異なる能動及び受動構成部品間の信号距離は、単一チップ上に全 システムがモノリシック的に集積された場合の大きさよりも極端に大きくなるこ とはない。 しかしながら、検討しているシステム用に設定したパフォーマンス必要条件に より決定される相互に通信する必要がある構成部品間の最大距離は、相互接続さ れたチップ及び/又は構成要素の片面のみが使用されるならば、この片面におけ る構成要素のみが最大距離内で到達し得るので、複雑なシステムにおいて不必要 に規制されることになる。 この問題を克服するために、3次元又は多層マルチ・チップ構造を使用するこ とができる。これは、検討している構成要素から伸びている通信線が多層マルチ ・チップ・モジュールの同一面における構成要素に到達できるばかりでなく、構 成要素の上及び下に配置された面における構成要素も短い信号パスを通って直接 アクセスすることができることを意味する。 これはいくらか異なるやり方で得られる。裏面に接続された回路基板のように 複数のモジュールを有する通常のシステムは、ある意味で3次元である。しかし ながら、これらのシステムは、相互に通信を必要とするそれら全ての構成要素間 で短い信号パスに関する前述の必要条件を満足させるものではない。これは、空 間的に接近している構成要素が長い線により接続されているときは、達成できず 、これは、2つの構成要素が通常のシステムに従って接続されている場合に、明 らかとなる。更に、スタックの側面に相互接続を有する2次元マルチ・チップ・ モジュールのスタックも長い信号パスに帰結する。従って、スタックのように異 なる2つの異なるマルチ・チップ・モジュール面上の中央に位置する2つの構成 要素間の信号接続を得ようとするときは、これらは、結局、横方向パス、スタッ クの側面の短い垂直方向パス、及び他方の面上の最終横方向パスを介して接続さ れ、例えばこれらが基板のうちの1つの穴を介して直接接続される場合と比較し て、相対的に長い距離になる。 更に、タワー又はスタックを形成するために一緒に接着された多数のチップを 備え、かつチップ・スタックの側面において垂直方向接続を有するシステムも使 用される。1以上のチップのスタックを使用するときは、更に、チップ間に短い 信号パスを配列する際に問題が存在する。互いに隣接し、かつ相互に通信するこ とにある各パイルの先端に配置された2つのチップの場合を考える。これらは、 更に、このようなチップ・パイルに関連する冷却の問題も存在し得る。 互いに上にいくつかの2次元マルチ・チップ・モジュールを積み重ねて3次元 マルチ・チップ・モジュールを形成する場合にこの問題を解決するために、互い に積み重ねられて配置された面間の垂直方向の相互接続が形成された。 垂直方向相互接続が十分に接近して配置されているときは、第1の面上のチッ プは、同一面上の隣接部材だけでなく、上下の隣接部材とも短い電気的な線又は 光学的な線により直接的な接触をもつことができる。これは、異なる面上の構成 要素が通信するのを必要とする場合に、このような構成要素間の信号パス長が大 幅に短縮され、かつ互いに通信している構成要素間の短い信号パスの必要条件を 依然として満足させるので、大きな効果がある。 従って、米国特許第5,371,654号は、相互接続手段を有する3次元マ ルチ・チップ・モジュール構造であって、前記相互接続手段が電気的な装置を配 置させた基板により形成され、隣接アッセンブリ間に垂直方向相互接続を得るた めに前記3次元マルチ・チップ・モジュール構造に設けられている。前記相互接 続手段は複数の電気導体を延伸しているエラストマ材料から作成され、かつ前記 相互接続手段は、アッセンブリのスタックを圧縮することにより、異なる2つの 隣接アッセンブリを電気的に接続するように作成されており、その最終的な構造 における圧縮力は、基板のエッジがその構造の側面に配置された放熱ブロックに おける溝に挿入されるということにより得られる。放熱は、熱が基板のエッジに 伝導されるように、高熱伝導度を有する材質のアッセンブリ基板を製作すること により得られ、前記熱は放熱冷却ブロックにより放熱される。 米国特許第5,016,138号は、集積回路が導電トレースを有する電気的 に絶縁された基板に取り付けられている3次元集積回路パッケージを開示してお り、前記トレースに対する電気的な接続はワイヤ・ボンディング又はフリップ・ チップ・ボンドにより作成されている。基板の表面上に配置された複数のチップ をフレームが取り囲んでいる。金属又は他の熱伝導性の物質から作成され、典型 的には、電気信号も伝達するヒート・シンク部材は、基板とチップの自由表面と の間に挿入され、かつ集積回路チップが取り付けられていない基板の表面と接触 するように配置されている。チップが基板にフリップ・チップ・ボンドされてい る場合は、熱伝導性のボンディング、一般的に共晶は、チップの背面とヒート・ シンクとの間の空間に形成されてもよい。そうでなければ、チップからヒート・ シンクヘ熱を伝導させるために金属スラグがそれぞれのチップの下の適当な位置 で基板に埋め込まれてもよい。 米国特許第5,051,865号は、積み重ねられたウェーハ体を含む多層半 導体デバイスを開示している。それぞれの大きな2面のうちの各1面にシリコン ・ウェーハを有するアルミニウム板を備えた複数のベース・ユニット構造のスタ ックが形成されている。複数のベース・ユニット構造は互いにシリコン樹脂によ り取り付けられ、その結果のスタックは、空隙を有しない、かつデバイスを容易 に取り外せない本質的にむくであり、かつ小型である。 米国特許第5,426,563号では、複数の集積回路チップを収容する3次 元モジュールが説明されている。この構造は、複数の通信バーを有し、これらは 更にモジュールの隣接基板間のスペーサとしても利用される。この構成は、冷却 液が存在する冷却チャネルを設けている。 米国特許第5,329,423号には、電気的及び機械的な接続アッセンブリ が開示されており、これは、チップ・パッケージであってもよく、またマルチ・ チップ・モジュールを形成する際に使用されてもよい。バンプ及びソケット構成 がある程度のセルフ・アライメントを提供し、かつ複数の部材を互いに取り外し 可能に取り付けられる。公開ヨーロッパ特許出願第0 439 134 A2号 には半導体デバイスをパッケージングするために使用される同様の協同バンプ及 び凹所構成が開示されている。 最後に、米国特許第5,241,450号は互いに積み重ねられた複数のマル チ・チップ・モジュールも開示されている。 しかしながら、以上で説明した各構造は多数の大きな欠点を免れ得ない。特に 、これらの欠点は、放熱手段に関連し、かつこの構造をマウントするやり方にあ る。 従って、その基板の端面が配置される前記3次元マルチ・チップ・モジュール の横側に配列された冷却手段を備えた構成は、その形式により配列された冷却手 段を備えている側面で前記モジュールを同一種の3次元マルチ・チップ・モジュ ールに容易にかつ直接に接続することを困難又は不可能にする。従って、いくつ かの3次元マルチ・チップ・モジュールを相互接続して大きなシステムを形成す るのであれば、システムを極端に小型に構築することはできず、以上で述べたよ うに、今日、そのこと自体がしばしば必要条件になっている。 更に、構造及び/又はチップは、多くの場合に、互いに固定又は固着して搭載 される。これは、交換手順が3次元マルチ・チップ・モジュールの他の構成要素 を損傷する恐れがあるので、集積回路又は3次元マルチ・チップ・モジュールの 全面を交換するときに、問題となる。 概要 本発明の目的は、複数のアッセンブリからなる3次元マルチ・チップ・モジュ ールを提供することであり、各アッセンブリが複数の集積回路チップを収容して おり、前記アッセンブリにおける前記個々のチップ若しくはアッセンブリ、又は 3次元マルチ・チップ・モジュールの全面を容易に交換できる。 本発明の更なる目的は、例えば構造の中央のどこかの内側に配置され、かつ多 量の熱を発生する集積回路を冷却する手段を含み得る構造に対する冷却構成を提 供することである。 本発明の更なる他の目的は、他の同様の3次元マルチ・チップ・モジュール、 又は他のデバイスに対して全般的に容易に接続することができる3次元マルチ・ チップ・モジュールを提供することである。 これら及び他の目的は、多数の垂直方向相互接続を有する少なくとも2つの2 次元マルチ・チップ・モジュールのスタックとして形成された3次元マルチ・チ ップ・モジュールにより得られる。得られた3次元マルチ・チップ・モジュール において、結果の短い信号パスのために、個別的なチップ又は構成要素は横方向 に隣接するチップと共に垂直方向に隣接するチップの両者と直接電気的な接触を 有することができる。 垂直方向の電気的な相互接続を確立するために、複数のチップを介する空間的 な相互接続チップが設けられる。従って、2次元マルチ・チップ・モジュール上 の活性なチップは、正規の2次元マルチ・チップ・モジュールのように密に詰め 込むことが不可能とされる。更に、あらゆるチップ層間に導電性の信号パスを支 持する電気的な絶縁基板を設ける必要があるので、チップの垂直方向密度は、積 み重ねチップに比較して軽減されることになる。これにも拘わらず、前述したよ うに、しばしば制限又は規制する必要条件となる、ある長さの接続内で達成可能 なチップ数は、2次元構造に対するもの、及びその構造の側面でのように外部垂 直方向接続のみを有する3次元構造に対するものよりも遥かに大きくなり得る。 しかしながら、活性チップの小型構造は、放熱問題に帰結し得る。この問題は 、3次元マルチ・チップ・モジュールの上部及び底部近傍に多量の熱を発生する チップを配置することにより、及びこれが不可能となる場合に、このような「ホ ッ ト」チップの片面及び両面で複数の層又は複数のレベルにおいて特殊な熱伝導体 を設けることにより、解決される。 更に、2次元マルチ・チップ・モジュールが構築される基板が良好な熱伝導性 を有する物質からなるときは、熱伝導体はこのような「ホット」チップに直接隣 接して配置される必要はない。 更に、システムは、チップのマウントの前又は後に研磨することにより、又は 挿入された精密ブロックを有するシステムを使用することにより面を形成するよ うに、基板上で対面している各チップの面が作成されている平坦な複数の2次元 マルチ・チップ・モジュールから構築される。これによって、各構成要素の裏面 は上の隣接する基板と機械的な直接接触となり得る。加えて、これは、良好な熱 伝導特性を有する可動接触が得られる。可動性及び熱伝導性を改善するために、 グリース、油、又は液体金属を個々のチップの裏側に塗布することができる。 更に、近傍の基板を接続するビア・ホールは、既に説明したようにチップによ り構成される。しかしながら、これらのチップは、活性ではなく、2次元マルチ ・チップ・モジュールの隣接する2レベル間の電気的な相互接続として利用され るだけである。 3次元マルチ・チップ・モジュールの上面及び底面には冷却手段が設けられる 。この冷却手段は、複数の構成要素が基板の上側面にマウントされる場合に、例 えばスタックにおいて最上部に位置する基板の集積回路チップ及び他のチップの 最上部面と、及び底部の基板の底面とにより、機械的に直接接触している。この ような集積回路との直接接触が望ましくないときは、チップをマウントしていな い付加的な基板をスタックの上部に配置してもよい。 3次元マルチ・チップ・モジュール又はパイルの最上部面及び底部面にのみ冷 却手段を設けると、スウェーデン国特許出願第9604689−1号の「基板エ ッジ・コネクタ」に説明されているように、基板のエッジに導電性パスを接続す るデバイスを使用できるようにする。これによって、一方の3次元マルチ・チッ プ・モジュールを他方のものに容易に横方向接続するのを可能にする。 更に、3次元マルチ・チップ・モジュールはモジュールの最上部面及び底部面 に印加される圧縮力により互いに保持されるだけである。これは、システムの他 のチップを危険にさらすことなく、3次元マルチ・チップ・モジュールの個々の チップの修理又は交換のためにそのモジュールの分解を極めて簡単にする。 従って、一般的に、3次元マルチ・チップ・モジュールは、互いに積み重ねら れた少なくとも2つの2次元マルチ・チップ・モジュールを備えている。各2次 元マルチ・チップ・モジュールは、典型的には、その表面又は複数の表面及び/ 又は内側に電気的な信号を搬送することを意図した導電性パスを搬送する平坦な 電気的に絶縁されたプレートである基板と、第1の面にマウントされて前記基板 の導電性パスに電気的に接続された少なくとも一つの集積回路チップとを備えて いる。「固有の」3次元マルチ・チップ・モジュールを構成するために、異なる 複数の基板上の少なくとも2つの集積回路チップが互いに電気的に接続されてい ることを必要とする。3次元マルチ・チップ・モジュールの集積回路チップは、 フリップ・チップ・マウント又は少なくともフリップ・チップ形式によりマウン トされていればよい。1層のモジュールの集積回路チップは、裏面即ち第2面、 即ち、電気的な端子又は導電性領域が配置されていない面、通常、集積回路チッ プの上面が隣接する基板の表面領域と機械的に直接接触するように、マウントさ れている。これによって、これらのチップは、隣接する基板を分離する手段を形 成すると同時に、基板間の間隔保持即ちスペーシング手段として利用される。従 って、フレーム又は同様のエレメントが使用又は必要とされることはない。従っ て、集積回路チップのマウントは、その表面によって関連する基板にそのチップ をマウントしていない、又は電気的に接続していない集積回路チップの表面が単 に隣接面の表面と機械的な直接接触するようになっている。この機械的な接触は 、通常、液状オイルによって摺動接触を強化する可能性があり、これがまたチッ プを基板に熱的に接続させる。 3次元マルチ・チップ・モジュールを冷却するために、外部的な冷却ブロック 又は熱伝導ブロックを基板の最も外側の大きな面及び/又は集積回路チップと熱 接触状態となるように配列されてもよい。3次元マルチ・チップ・モジュールに おける内部熱伝導は、隣接する2つの基板間に配置され、かつこれらの基板の対 面する大きな表面と熱接触する内部熱伝導ブロックを配列することにより、強化 される。このような熱伝導ブロックは、最上部基板上でその表面のうちの1つと 接触し、次いで冷却ブロックをその反対面と接触しているようにされてもよい。 2次元マルチ・チップ・モジュールのパイルの最も外側の表面上、従って最も 外側基板及び/又は最も外側の集積回路チップの大きな表面上の圧縮力により作 用するように、圧縮手段が設けられてもよい。更に、この圧縮力は、相互的な関 係で所望の位置に全ての構成要素、即ち全ての種々のチップ及び全ての基板を保 持する唯一の力となり得るので、固定した又は固着した個別的な機械的な締着は 存在しない、又は必要としない。構成要素の横方向配置は、適当な横方向配置手 段により達成される。 更に、少なくとも一基板は、他の同様の3次元マルチ・チップ・モジュールの ような他のデバイスに3次元マルチ・チップ・モジュールを接続するために、そ の縁部分に自由空間又は自由チャネルを形成するように、その一縁線に自由縁部 分を有する。基板を他のデバイスに、例えばマルチ・チップ・モジュールにおけ る基板に、又は特殊な接続手段に、電気的に接続するために、この露出した縁部 分に導電領域が設けられる。そこで、このモジュールの側面における自由空間は 、その縁における隣接する2つの基板間、又は基板とエンド・ブロックとの間に 配置され、少なくとも一つの基板は自由縁面部分を有する。 そこで、前記基板を接続するために適応されたコネクタは、ユニットを少なく とも部分的に自由空間に挿入できるようにした形状を有する。更に、これは、そ の表面上に導電性パターン又は全般的に露出した導電性領域を搬送しており、導 電性パターン又は領域は、コネクタ・ユニットが自由空間に挿入されたときに、 縁部分上で同様に露出された導電性領域と電気的な接触をするようにされている 。コネクタ・ユニットは中心軸をその横方向に有する細長い長方形体又はストリ ップの形状を有する。中心軸の片側に配置されたコネクタ・ユニットの部分は、 3次元マルチ・チップ・モジュールにおける基板に電気的に接触するようにされ た、及び中心軸の他方側に配置され他部分は、他方の同様の3次元マルチ・チッ プ・モジュールにおける基板と電気的に接触するようにされている。更に、中心 軸の一方側に配置されたコネクタ・ユニットの部分が3次元マルチ・チップ・モ ジュールにおける基板に電気的に接触するようにされ、中心軸の他方側に配置さ れた部分はバック・プレーンのような更なるコネクタ手段における導電領域を電 気的 に接触するように、コネクタ・ユニット設計されてもよい。 基板上のコネクタ・ユニットの正確な配置を達成するために、配置手段が自由 空間にコネクタ・ユニット上及び基板の縁部分上に設けられてもよい。そこで、 前記配置手段は、前記基板の縁部分における表面上に配置され、かつ前記コネク タ・ユニットの縁面又はコーナと協調するバンプのような複数の突起を備えても よい。 2つの隣接する基板間に配置され、かつ電気的に接触する少なくとも一つのビ ア・チップを設けることもできる。このようなビア・チップは、ビア・チップの 片面からその反対面へ延伸している導電性パスを備えており、これらの導電性パ スは、これら基板又はこれら基板の層に面して及び/又は面において導電性層を 電気的に相互接続している。 前述の配置手段は、互いに押し合うチップと基板との対に対して基板上のチッ プを正確な配置を達成する配置手段を備えることができる。前述の配置手段は、 前記チップ及び前記チップのうちの1つの表面上に配置されて突起、バンプ、ラ イン状に配列されたバンプ、又は前記チップ及び前記基板のうちの他方の基板上 に設けられたリッジと協調する溝を備えている。更に、基板のチップの電気的な 接続を簡単にするために、前記配置手段は、前記チップ及び前記基板が互いに押 し合うと互いに電気的に接触して接続する導電性の表面領域を備えてもよい。他 方、より簡単な配置手段は、前記基板の表面上に配置されて前記基板に押し付け られたチップの複数の縁面即ちコーナと協調する複数の突起又はバンプを備えて もよい。このような複数のバンプは、好ましくは、基板の表面上の導電性のパッ ドと接触することになるために非常に正確な配置を必要とする構成要素と、前記 基板上に大まかな配置のみを必要とする複数の熱伝導ブロックのような複数の構 成要素との両方に使用されてもよい。 図面の簡単な説明 ここで、添付図面を参照して非限定的な実施例により、本発明を詳細に説明す る。 図1は、3次元マルチ・チップ・モジュールの横断面図である。 図2は、3次元マルチ・チップ・モジュールの横断面図であり、更に複数のチ ップ及びモジュールの接続を同様のモジュールに位置合わせする手段を示す。 図3は、互いに接続された2つの3次元マルチ・チップ・モジュールの接続領 域を示す部分的に拡大した横断面図である。 図4は、互いに接続された9つの3次元マルチ・チップ・モジュールを示し、 モジュールのうちの1つがバック・プレーンに接続されている上方からの図であ る。 詳細な説明 図1において3次元マルチ・チップ・モジュールMCMの横断面図が示されて いる。この3次元モジュールは、多数の2次元マルチ・チップ・モジュールによ り形成され、かつこの実施例において内部がほぼ平坦な3つの基板1備えており 、それぞれはその上面及び/又は底面と機械的な直接接触により1以上の集積回 路チップ3を有する。これらの集積回路チップ3は、少なくとも一つの基板内で 及び/又は基板において信号又は他の使用用の導電性パスと電気的に接触してお り、そこにおいてこれら基板が配置され、電気的接触要素は列をなすコンタクト 5により示されている。基板3は薄い平坦な板であり、例えば薄膜方法により、 又は以下で仮定されるように、好ましくは、集積電子回路を製作するために使用 されていると同一の方法により処理されたSi基板を使用することにより、1以 上の層における少なくともその1面で、好ましくは両面で、電気導体を許容する 何らかの方法により作成可能とされる。従って、基板は、複数の導電性面、複数 の信号導体用の複数の面、複数の接地面、複数の絶縁面等を備えたいくつかの層 を有してもよい。それぞれのSi基板1は、例えば通常の方法により、図示なし の少なくとも一つの導電性の接地面を備えていると、即ち3次元マルチ・チップ ・モジュールが使用されるときは、電気的に接地されていると仮定され、これに よって、良好な電気的なシールド作用が異なる複数の面と複数のモジュールとの 間、及び3次元マルチ・チップ・モジュール全体に得られる。更に、図示の実施 例には、最上部及び底部のSi基板7が存在するが、これらは電気的な導体を搬 送していないので、これらは複数のチップ3の上面又は底面と単に機械的に接触 しているだけである。 2次元マルチ・チップ・モジュールのスタックの最上部又は底部に配置された 基板7を除き、内側基板1において、3次元マルチ・チップ・モジュールの隣接 レベル間、即ち互いに隣接して配置されている2つの基板1の対向面における及 び/又は対向面での信号パス間の電気的相互接続を構成する信号パスのみを除い て、電気的又は電子的な構成要素を備えていない受動チップ、ビア・チップ9も マウントされている。ビア・チップ9は、内側基板1に面する2対向面に複数の 行の電気的要素11を有すると共に、電気的要素11はビア・チップ9に、及び その内側に配置された適当な電気的パスにより相互接続されている。 図1に示す構造では、ビア・チップ9を3次元マルチ・チップ・モジュールの 面内のほぼ任意の位置にマウントすることができ、また必ずではないが、図示し たように、同一の垂直線に沿って互いに積み重ねて配置してもよい。そのときに 、これは、ビア・チップ9が最もよく要求されるこれらの位置に、ビア・チップ 9を配置し、従って3次元マルチ・チップ・モジュールにおけるスペースを節約 することができるので、大きな利点となる。ビア・チップ9は、図1において、 内側基板1毎に複数組の通常のビア・ホール13と同一の垂直線に位置するよう に示されており、これらのビア・スルー・ホール13は、各基板1の2表面を互 いに、より正確には、種々の導電層に、また基板の各表面上のパスを互いに、多 分更に、ビア・チップ9の電気的要素に電気的に接続するメッキ壁を有する。 インピーダンス整合されたビアを得るために、複数の平行な高密度に間隔を置 く伝送線に対するスペース節約接続を可能にする、基板1と特殊なビア・チップ 9との両者において、スウェーデン国特許出願第9604688−3号、「ビア 構造(A via structure)」による深くエッチングされたV溝を 有するビア構造を使用することもできる(図2を参照)。容易に分解され得る電 気的接続を得ること、及び機械的な配置を得ることの両方のために、複数の表面 のうちの1つ、例えばビア・チップ9の底面及び基板1上に、基板1及びビア・ チップ9の対向面にそれぞれ配置されたV字上のコンタクト及びガイド溝は、設 けられてもよい。更に、複数のチップのエッジと協調する弾性のバンプを使用し てもよい。スウェーデン国特許出願第9604677−6号、「電気的な高密度 コネクタ(High density electrical connect or)」に説明されているように、弾性のバンプ構造及び接触溝 を作成してもよい。 好ましい実施例において、集積回路チップ3及び多分ビア・チップ9はそれぞ れの基板の所望表面にフリップ・チップ・マウントされてもよく、又は他の実施 例において、これらはスウェーデン国特許出願第9604676−8号、「弾性 コンタクトによるフリップ・チップ型接続(Flip−chip type c onnection with elastic contacts)」に説明 されているように自己アライメント方法によりマウントされる。複数のV溝と協 調して機械的位置決め及びアライメントのために複数の弾性バンプを使用する場 合に、好ましい実施例として、スウェーデン国特許出願第9604678−4号 、「弾性位置決め用溝内バンプ(Bumps in grooves for elastic positioning)」により作成されてもよい。可能と するこれら種々の構成は、フリップ・チップ型マウント・チップ3の表面間と隣 接する基板1との間で良好な電気的接触が得られるようにする。 更に、3次元マルチ・チップ・モジュールにおいて、使用される際に特に多く の熱を発生する集積回路チップ3’からの熱を導くために、適当に位置に熱伝導 ブロック15を配列することができる。これらの熱伝導ブロック15は集積回路 3、3’とほぼ同一の形状及び大きさを有し、良好な熱伝導性を有するSiのよ うな物質又は他の物質から作成される。これらは、例えば前述のスウェーデン特 許出願の「弾性接触を有するフリップ・チップ形式接続」に開示された方法によ り、集積回路チップ3、3’と同一の方法で所定位置に機械的に配置され、かつ 保持されてもよい。好ましくは、これらは、チップのエッジ又は小さな側面と協 調するバンプ手段により配置される。 前述の接続手段のうちの適当な1つを使用した好ましい実施例において、集積 回路及び3次元構造の各個別的なチップの各レベルは、矢印17により示すよう に、この構造の最上部及び底部に印加される圧縮力のみによって、相互に保持さ れてもよい。 そこで、例えば既に説明したように、このようなパイル又はスタック式取り外 し可能な構造を達成するために、導電面被覆を有し、チップ9を介して基板1の 隣接面又は表面に接続する弾性バンプを設けて、モジュール全体を一緒に押し付 けることにより電気的な接触を得る。圧縮力は、モジュールの上部及び最下位の 外側又は表面に、特に適当な設計のブロック形状を有する冷却手段19に力を印 加する図示なしの何らかのクランプ手段により得られ、これは、基板の最上部及 び底部に即ち最上部及び底部基板7の外面に印加される。 アライメント及び電気的接続用の弾性手段により得られる摺動可能な電気的接 触との組み合わせによる緩やかな構成は、モジュールの構成要素間の熱歪みを最 小化するように低下させる。このクランプ構成が正しく作動するように、かつ何 らの高精度装置を使用することなく、モジュールのアッセンブリのために、面間 に何らかの種類の機械的なレジストレーションが必要である。そのときに、この ようなレジストレーションは、ビア構造及び/又はビア・チップ9用のバンプ構 造、多分、更に前述のスウェーデン国特許出願「弾性位置決め用溝内バンプ」に よる熱伝導チップ15用のバンプ構造により既に述べたように、都合よく実行さ れる。 このようなやり方により、即ち各層及び構成要素のみがクランプ及びアライメ ント手段から導き出される力により所定の位置に保持され、従ってはんだを溶融 等させる必要もなく互いに容易に分離可能なスタックによって、3次元マルチ・ チップ・モジュールの構成要素をマウントすることにより、構成要素の動作不良 の場合には、各構成要素を容易に除去及び置換することができる。 図2は、図1の3次元マルチ・チップ・モジュールと同様のもの、ただし基本 的にそれらの最上部面上のみに集積回路チップ3を搬送する4基板1を有するも のを示す。基板1の最上部表面上の位置決めバンプ21は、この図では見えるが 、これらのバンプ21は集積回路チップ3、3’及びビア・チップ9の下縁即ち コーナと協調する。基板1の表面層をチップ3、9の底面における導電性領域に 接続する電気的な接続バンプを23に示す。更に、図2は、ビア・チップ9の最 上部に配置された基板1によるビア・チップ9のアライメントを示し、そのとき に、基板のアライメントも達成される。例えば、このアライメントは、前述のス ウェーデン特許出願「弾性位置決め用溝内バンプ」に開示された方法により既に 述ベたように達成される。このようなアライメントを使用するのであれば、ビア ・チップ9の最上部表面に位置する弾性バンプ27を受け止めるために、それぞ れの 基板に、即ちその最上部面及び/又はその底面にV溝25がエッチングされる。 協調バンプ27及びV溝25は、前述のスウェーデン国特許出願「電気的な高密 度コネクタ」に開示された装置によりビア・チップ9及び次の上に位置する基板 1を相互に接続するように設計されてもよい。 図2のビア・チップ9は、前述のスウェーデン国特許出願「ビア構造」に開示 されたようにそれらの斜面上の電気的導体を備えた深いV溝29を有する。深い V溝31を備えたこのようなビア構造は、更に基板1にも配列される。図示の実 施例において、最上部に配置された基板1に接続するビア・チップ9及びこの最 上部基板1の深いV溝29、31は、同一の垂直線に沿っており、かつ浅いV溝 25は深いV溝29、31の両側面に対照的に配置されている。図2に示す熱伝 導ブロック15は、基板から突起しているバンプ32により配置され、バンプ2 1と同様のこれらのバンプは、チップの端面又は底部コーナと協調する。このよ うなバンプは簡単な方法によりむしろ剛性の弾性材料から作成可能とされ、意図 している位置に考慮している構成要素の非常に簡単なマウンティングを可能にす る。これらは三角形横断面を有することができ、例えばこの横断面は二等辺三角 形を有する。 図2は、更にその右側部分に、考慮している3次元マルチ・チップ・モジュー ルを同様の他の3次元マルチ・チップ・モジュールに接続することを示している 。 既に示唆したように、例えば既に述べたスウェーデン国特許出願「弾性接触に よるフリップ・チップ型接続」に説明されているような適当なマウント技術が使 用されるときは、全ての個別的なチップが除去可能かつ置換可能であり、これは 、多くのアプリケーションにおいてコストを節約することができる。構成要素が 互いに他の手段、例えば互いに接着剤で接着する、又ははんだ付けすることによ り固定される通常の3次元マルチ・チップ・モジュールに比較して多くの利点が ある。これは、このような3次元マルチ・チップ・モジュールを分解すると、し ばしばこのモジュールにおける他の構成要素に損傷を発生させ、従って動作不良 構成要素の交換はモジュール機能を再び作成することはないためである。 従って、このような動作不良の3次元マルチ・チップ・モジュール機能を再び 作成するために、しばしば全モジュール又は少なくとも3次元マルチ・チップ・ モジュールの1面を交換することがコスト的により少なくなる。しかしながら、 ここで説明したような構造は、この種の問題に対処するように設計される。この 解決法は、以上で概説したように、3次元マルチ・チップ・モジュール個々のチ ップをその正しい位置に保持する圧縮力を使用するだけのスタック式パッケージ ング構造にある。 図2において、3次元マルチ・チップ・モジュール用の冷却ブロック19は、 最下部の基板の底面及び最上部基板に配置された構成要素の表面に向かって直接 押し付け、かつこれらの外面に冷却フランジ即ちフィンを有している。冷却手段 は、フランジ33で流れている即ち通過する空気又は冷却液のように、当該技術 分において知られている任意形式の冷却を備えてもよい。 3次元マルチ・チップ・モジュールの回路により発生される熱は、各チップの 平坦な裏側が隣接する基板の下側と接触することにより、マルチ・チップ・モジ ュールの異なる複数の層間に伝導される。このような処理を促進させるために、 良好な熱接触がチップの裏側と隣接する基板との間に形成され、また以上で説明 したように、マウントの前又は後でチップの裏側を研磨することにより、及び良 好な熱伝導性を有し、かつ好ましくは、グリース又はオイルのような電気的に絶 縁する何らかの液状物質を塗布することにより、得られ、更に互いに接触する表 面が電気的に絶縁する物質からなる限り、液状物質のような導電性物質を使用す ることができる。熱接触するこのような液状物質は、チップと基板1との間に摺 動接触を提供し、この摺動接触は良好な熱伝導性を有する。 所望の位置における熱放散を高めることは、以上で説明した方法において、熱 伝導チップ15を使用することにより、達成され、従って、これは特に多量の熱 を発生する集積回路チップ3’近傍に配置される。更に、多くの熱を発生するこ のような集積回路チップは、3次元マルチ・チップ・モジュールの底部又は最上 部近傍即ち、その外部冷却面近くに都合よく配置される。 基板1がSiのような良好な熱放散をする物質から作成される場合に、良好な 横方向熱転送が得られ、従って温度が3次元マルチ・チップ・モジュール内で過 度に変動することはない。 基板1が以上に従った構成により冷却できるよりも大きな電力密度を有するモ ジュール用の冷却構成を得るために、周辺に形成されたチャネル35(図1及び 図2を参照)、及び各面即ちレベルのチップ3、3’、9、15の小さな側面又 はエッジを2層冷却用に使用することができる。これは、外部コンデンサに冷媒 を転送するシールド・システムを提供する各モジュール周辺にフレーム(図示な し)を配列することにより得られる。勿論、このような冷却構成は、モジュール 全体の2つの対向側面で外部装置及び同様の3次元マルチ・チップ・モジュール を接触させるための側面接触が得られなくなるが、しかしそれでも他の2つの対 向側面は、以下で詳細に説明するように、このような目的に使用できる。 従って、冷却用に最上部表面及び底面を使用するだけで得られる効果があり、 この効果は、各2次元マルチ・チップ・モジュールの全てのエッジがこれらの回 路基板と同様のエッジ接触を備えることができることであり、これによって、2 次元マルチ・チップ・モジュール間の電気的接続及び機械的接続が得られる。こ のような接触は、好ましくは、同様のマルチ・チップ・モジュール又は外部装置 に転送をするスウェーデン国特許出願の「基板エッジ・コネクタ」により設計さ れ、伝送線路さえもインピーダンス整合させることができる。このようにして設 計されたコネクタ構造は、非常に密な詰め込みを可能にする多数の接続を備え、 更に互いに光導波管を接続する可能性を与え、これがまた非常に密な詰め込みを 可能にする。 図2の右側部分の拡大図である図3には、互いに2次元マルチ・チップ・モジ ュールの電気的な接触がある程度詳細に示されている。ここで、2次元マルチ・ チップ・モジュール間の相互接続は、ほぼ矩形の細長い内部コネクタ・ストリッ プ又は内部コネクタ基板37を使用してスウェーデン国特許出願の「基板エッジ ・コネクタ」に説明されている基板エッジ接触により得られる。このような内部 コネクタ基板37は、全てのチップ3、3’、9、15と本質的に同一の厚さを 有し、第1の3次元マルチ・チップ・モジュールの隣接する2つの基板1の間、 又は最上部基板と上側の冷却ブロック19の底面との間および、隣接する2つの 基板1の間、又は最上部基板と1つの側面が第1のモジュールと機械的に接触し ている近傍の第2の3次元マルチ・チップ・モジュールの冷却ブロック19との 間の自由空間38に挿入される。従って、内部コネクタ基板37は、縦方向中心 軸又は面を有し、この軸の片側上の部分又は面は第1の3次元マルチ・チップ・ モジュールに接続され、また反対側の部分は第2の3次元マルチ・チップ・モジ ュールに接続されている。これは、更に、このような相互接続ストリップ37を 接続しようとする個別的な基板1の縁部分は、どのようなチップも搬送するのが 許容されないので、自由空間38は、同−3次元マルチ・チップ・モジュール、 複数のチャネルを形成する複数の自由空間、又は相互接続37の半分を受け止め る複数の溝に属する基板1の縁領域に形成される。 相互接続ストリップ37を配置するために、弾性バンプ39は熱伝導ブロック 15について説明したと同じようにして使用され得ると共に、これらのバンプは 基板1上の適当な位置に配置され、相互接続ストリップ37のエッジ又は小さな 側面即ちコーナと協調する。第1の3次元マルチ・チップ・モジュールにおける 1基板1上の導電性パスを第2の3次元マルチ・チップ・モジュールにおける近 傍の基板1上の導電性パスに電気的に接続することは、スウェーデン国特許出願 の「基板エッジ・コネクタ」に詳細に説明されているコネクタ・ストリップ37 の底面における導電性パスを接触させる電気導体を有する。 図4の平面図には、9つの3次元マルチ・チップ・モジュールを互いに接続す る方法を示す。ここで、9つの3次元マルチ・チップ・モジュールは互いに3× 3マトリックスに接続されるが、しかし勿論、適当な任意の構成がマルチ・チッ プ・モジュールに使用されてもよい。更に、図4に示すように、3次元マルチ・ チップ・モジュールのうちの1つは、拡大されたファン・アウト部47と、相互 接続ストリップ37と同一方法により選択された3次元マルチ・チップ・モジュ ールにおいて隣接する基板1間に挿入された縁部分49とを有する特殊なコネク タ部45を介してバック・プレーン43に接続されてもよい。縁部分49は、基 本的に相互接続ストリップ37のほぼ半分に設計されてもよい。 従って、ここで説明された3次元マルチ・チップ・モジュールは、従来技術に 従って作成されたものに比較していくつかの利点を有する。例えば、モジュール の構造は、欠陥のある構成要素を交換するために装置を静かに分解可能にする。 これは、モジュールにおける異なる面間の相互接続をほぼ任意に配置する可能性 を与える。更に、モジュールの最上部表面及び底面上の冷却手段を備える構成は 、 同様に構築された他の3次元マルチ・チップ・モジュールに対して容易な横方向 の機械的及び電気的な接続を可能にする。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,GM,KE,LS,M W,SD,SZ,UG,ZW),EA(AM,AZ,BY ,KG,KZ,MD,RU,TJ,TM),AL,AM ,AT,AU,AZ,BA,BB,BG,BR,BY, CA,CH,CN,CU,CZ,DE,DK,EE,E S,FI,GB,GE,GH,GM,GW,HU,ID ,IL,IS,JP,KE,KG,KP,KR,KZ, LC,LK,LR,LS,LT,LU,LV,MD,M G,MK,MN,MW,MX,NO,NZ,PL,PT ,RO,RU,SD,SE,SG,SI,SK,SL, TJ,TM,TR,TT,UA,UG,UZ,VN,Y U,ZW 【要約の続き】 25、27)を使用することにより、互いに電気的及び 機械的な接触により取り外し可能なやり方で維持され る。特にバンプ(21)は構成要素を正しい位置に案内 するために構成要素の端面と協調するように配列されて もよい。

Claims (1)

  1. 【特許請求の範囲】 1.互いに積み重ねられた少なくとも2つの2次元マルチ・チップ・モジュー ルを備えた3次元マルチ・チップ・モジュールであって、各2次元マルチ・チッ プ・モジュールは導電性パス及び少なくとも一つの集積回路チップを有する電気 的に絶縁された基板を備え、集積回路チップは複数の電気的端子を備えた第1の 表面及び前記第1の表面に対向する第2の表面を有し、2次元マルチ・チップ・ モジュールの前記少なくとも一つの集積回路チップはその第1の面にマウントさ れ、かつ前記2次元モジュールの基板の導電性パスに電気的に接続され、前記3 次元マルチ・チップ・モジュールの少なくとも2つの集積回路チップは互いに電 気的に接続された前記3次元マルチ・チップ・モジュールにおいて、2次元マル チ・チップ・モジュールの少なくとも一つの集積回路チップは、その第2の表面 が隣接する電気的に絶縁された基板と接触しているようにマウントされ、前記少 なくとも一つの集積回路チップは隣接する電気的に絶縁された基板間に間隔又は スペースを置く素子として使用されることを特徴とする3次元マルチ・チップ・ モジュール。 2.2次元マルチ・チップ・モジュールの少なくとも一つの集積回路チップは 前記2次元マルチ・チップ・モジュールの基板にフリップ・チップ・マウントさ れていることを特徴とする請求項1記載の3次元マルチ・チップ・モジュール。 3.基板及び/又は集積回路チップの大きな最外表面と熱接触する外部冷却体 及び/又は熱伝導ブロックを有することを特徴とする請求項1−2のいずれかに 記載の3次元マルチ・チップ・モジュール。 4.隣接する2基板間又は基板と外部冷却体及び/又は熱伝導ブロックとの間 の基板上に配置され、かつこれらの基板、又は基板及び前記ブロックの大きな対 向面と熱接触する内部熱伝導ブロックを有することを特徴とする請求項1−3の いずれかに記載の3次元マルチ・チップ・モジュール。 5.複数の基板及び/又は集積回路チップの大きな最外表面上に圧縮力を作用 させる圧縮手段を有することを特徴とする請求項1−4のいずれかに記載の3次 元マルチ・チップ・モジュール。 6.前記圧縮力は、互いに対する位置に前記3次元マルチ・チップ・モジュー ルの構成要素を維持する唯一の手段であることを特徴とする請求項5記載の3次 元マルチ・チップ・モジュール。 7.少なくとも一つの基板はその一端に自由縁部を有し、この縁部はマルチ・ チップ・モジュールにおける他の基板に対して、又はコネクタ手段に対して前記 基板の電気的な接続を許容する露出された導電性領域を有することを特徴とする 請求項1−6のいずれかに記載の3次元マルチ・チップ・モジュール。 8.前記3次元マルチ・チップ・モジュール側面における自由空間であって、 前記自由空間は、そのエッジにおける隣接する2基板間に配置され、少なくとも 一つの基板は前記自由空間に配置されたエッジに縁面部を有し、前記縁面部はマ ルチ・チップ・モジュールにおける他の基板に対して、又はコネクタ手段に対し て前記基板の電気的な接続を許容する露出された導電性領域を有することを特徴 とする請求項1−6のいずれかに記載の3次元マルチ・チップ・モジュール。 9.基板の縁部における自由空間に少なくとも部分的に挿入されるようにされ た形状を有し、かつその表面上の導電性パターンを搬送し、この導電性パターン は、コネクタ・ユニットが前記自由空間に挿入されたときに、前記縁部上の露出 された導電性領域と電気的な接触をするように適応されていることを特徴とする 請求項7−8のいずれかに記載の3次元マルチ・チップ・モジュール。 10.前記コネクタ・ユニットは、その縦方向に中心軸を有する細長い矩形体又 はストリップの形状を有し、前記中心軸の一端に配置された前記コネクタ・ユニ ットの部分は、前記コネクタ・ユニットが前記自由空間に挿入されたときに、前 記3次元マルチ・チップ・モジュールにおける基板と電気的な接触をするように 適応されていることを特徴とする請求項9記載の3次元マルチ・チップ・モジュ ール。 11.その中心軸の他の反対側に配置されたコネクタ・ユニットの部分は、同様 の他の3次元マルチ・チップ・モジュールにおける基板と電気的に接触するよう に適応されていることを特徴とする請求項10記載の3次元マルチ・チップ・モ ジュール。 12.その中心軸の他の反対側に配置されたコネクタ・ユニットの部分は、コネ クタ手段又はバック・プレーンにおける導電性領域と電気的に接触するように適 応されていることを特徴とする請求項10記載の3次元マルチ・チップ・モジュ ール。 13.前記自由空間におけるコネクタ・ユニット上及び前記基板の縁部上に設け られ、前記基板上に前記コネクタ・ユニットの正確な配置を達成する配置手段を 有することを特徴とする請求項10−12のいずれかに記載の3次元マルチ・チ ップ・モジュール。 14.前記配置手段は、前記基板の縁部における表面上に配置され、前記コネク タ・ユニットの端面又はコーナと協調する複数の突起を備えていることを特徴と する請求項13記載の3次元マルチ・チップ・モジュール。 15.前記3次元マルチ・チップ・モジュールの異なる複数の導電層は、前記3 次元マルチ・チップ・モジュールの前記基板におけるビア・ホールにより相互接 続され、かつ 前記ビア・ホールは、前記3次元マルチ・チップ・モジュールの各面上の任意 位置に配置されている ことを特徴とする請求項1−14のいずれかに記載の3次元マルチ・チップ・モ ジュール。 16.隣接する2基板間に配置され、かつ電気的に接触する少なくとも一つのビ ア・チップであって、前記少なくとも一つのビア・チップはその表面からその反 対側への導電性パスを備え、前記隣接する2基板の対向面に及び/又は内におけ る複数の導電層を相互接続することを特徴とする請求項1−15のいずれかに記 載の3次元マルチ・チップ・モジュール。 17.前記基板上の前記チップの正確な配置を達成するために、互いに押し付け られたチップ上、及び基板上の配置手段を有することを特徴とする請求項1−1 6のいずれかに記載の3次元マルチ・チップ・モジュール。 18.前記配置手段は、前記チップのうちの1つの表面及び前記基板上に配置さ れ、前記チップ及び前記基板のうちの他方の表面上に設けられた突起と協調する 溝を備えていることを特徴とする請求項1−17のいずれかに記載の3次元マル チ・チップ・モジュール。 19.前記配置手段は、導電性面領域を備え、前記チップ及び前記基板が互いに 押し付けられているときに、互いに電気的に接触することを特徴とする請求項1 7−18のいずれかに記載の3次元マルチ・チップ・モジュール。 20.前記配置手段は、前記基板の表面上に配置され、前記基板に押し付けられ ているときに、前記チップの端面又はコーナと協調する複数の突起を備えている ことを特徴とする請求項17記載の3次元マルチ・チップ・モジュール。 21.複数の2次元マルチ・チップ・モジュールを備え、更に互いに接続された 少なくとも2つ集積回路を備え、各2次元マルチ・チップ・モジュールはほぼ平 坦な基板と、前記基板の表面上にマウントされた少なくとも一つの集積回路チッ プとを備えている3次元マルチ・チップ・モジュールにおいて、基板のエッジに おける縁領域に設けられた自由空間であって、前記縁領域は露出された導電性領 域を有することを除き、チップ又は他の構成要素を搬送していないことを特徴と する3次元マルチ・チップ・モジュール。 22.基板の前記縁部における前記自由空間に少なくとも部分的に挿入されるよ うに適応された形状を有し、かつその表面上の導電性パターンを搬送する取り外 し可能なコネクタであって、前記導電性パターンは、前記コネクタ・ユニットが 前記自由空間に挿入されたときに、前記縁部上に露出された導電性領域と電気的 に接触するように適応されていることを特徴とする請求項21記載の3次元マル チ・チップ・モジュール。 23.前記コネクタ・ユニットは、その縦方向に中心軸を有する細長い矩形体又 はストリップの形状を有し、前記中心軸の一端に配置された前記コネクタ・ユニ ットの部分は、前記コネクタ・ユニットが前記自由空間に挿入されたときに、前 記3次元マルチ・チップ・モジュールにおける基板と電気的な接触をするように 適応されていることを特徴とする請求項22記載の3次元マルチ・チップ・モジ ュール。 24.その中心軸の他の反対側に配置されたコネクタ・ユニットの部分は、同様 の他の3次元マルチ・チップ・モジュールにおける基板と電気的に接触するよう に適応されていることを特徴とする請求項23記載の3次元マルチ・チップ・モ ジュール。 25.その中心軸の他の反対側に配置されたコネクタ・ユニットの部分は、コネ クタ手段又はバック・プレーンにおける導電性領域と電気的に接触をするように 適応されていることを特徴とする請求項23記載の3次元マルチ・チップ・モジ ュール。 26.前記自由空間におけるコネクタ・ユニット上及び前記基板の縁部上に設け られ、前記基板上に前記コネクタ・ユニットの正確な配置を達成する配置手段を 有することを特徴とする請求項22−25のいずれかに記載の3次元マルチ・チ ップ・モジュール。 27.前記配置手段は、前記基板の縁部における表面上に配置され、前記コネク タ・ユニットの端面又はコーナと協調する複数の突起を備えていることを特徴と する請求項26記載の3次元マルチ・チップ・モジュール。 28.複数の2次元マルチ・チップ・モジュールを備え、更に互いに接続された 少なくとも2つの集積回路を備え各2次元マルチ・チップ・モジュールは少なく とも一つのチップ及び基板を備え、前記少なくとも一つのチップは前記基板上に マウントされ、配置手段は基板上にマウントされた少なくとも一つのチップ上及 び前記基板上に配列され、前記基板上にマウントされた少なくとも一つのチップ 及び前記基板は、互いに押し付けられ、前記基板上の少なくとも一つのチップの 前記マウンティングを得ると共に、前記配置手段は前記基板上の少なくとも一つ のチップの正確な位置決めを達成するために作用する3次元マルチ・チップ・モ ジュールにおいて、前記配置手段は、前記基板の表面上に配置された複数の突起 を備え、マウントされている少なくとも一つのチップは、前記基板上にマウント されている前記少なくとも一つのチップの端面又はコーナと協調することを特徴 とする3次元マルチ・チップ・モジュール。
JP52763498A 1996-12-19 1997-12-19 集積回路用パッケージ構造 Pending JP2001506417A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9604690-9 1996-12-19
SE9604690A SE511425C2 (sv) 1996-12-19 1996-12-19 Packningsanordning för integrerade kretsar
PCT/SE1997/002190 WO1998027587A1 (en) 1996-12-19 1997-12-19 A packaging structure for integrated circuits

Publications (1)

Publication Number Publication Date
JP2001506417A true JP2001506417A (ja) 2001-05-15

Family

ID=20405056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52763498A Pending JP2001506417A (ja) 1996-12-19 1997-12-19 集積回路用パッケージ構造

Country Status (10)

Country Link
US (1) US6014313A (ja)
EP (1) EP0951735A1 (ja)
JP (1) JP2001506417A (ja)
KR (1) KR20000069624A (ja)
CN (1) CN1139120C (ja)
AU (1) AU5506098A (ja)
CA (1) CA2275506A1 (ja)
SE (1) SE511425C2 (ja)
TW (1) TW462098B (ja)
WO (1) WO1998027587A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232577A (ja) * 2009-03-30 2010-10-14 Toshiba Corp 半導体装置およびその製造方法
JP2011513994A (ja) * 2008-03-05 2011-04-28 ザイリンクス インコーポレイテッド 熱拡散抵抗を低減した半導体アセンブリおよびその製造方法

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2289983B (en) 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US9029793B2 (en) 1998-11-05 2015-05-12 Siemens Aktiengesellschaft Imaging device
US6847529B2 (en) 1999-07-15 2005-01-25 Incep Technologies, Inc. Ultra-low impedance power interconnection system for electronic packages
US6947293B2 (en) * 1999-07-15 2005-09-20 Incep Technologies Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6801431B2 (en) * 1999-07-15 2004-10-05 Incep Technologies, Inc. Integrated power delivery and cooling system for high power microprocessors
US6623279B2 (en) 1999-07-15 2003-09-23 Incep Technologies, Inc. Separable power delivery connector
US20030214800A1 (en) * 1999-07-15 2003-11-20 Dibene Joseph Ted System and method for processor power delivery and thermal management
US6442033B1 (en) * 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
DE19950026B4 (de) * 1999-10-09 2010-11-11 Robert Bosch Gmbh Leistungshalbleitermodul
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US6201700B1 (en) * 2000-01-06 2001-03-13 Ford Motor Company Box design for maximum heat dissipation
JP2001332658A (ja) 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
EP2244289B1 (en) * 2000-04-19 2014-03-26 Denso Corporation Coolant cooled type semiconductor device
FR2810192A1 (fr) * 2000-06-08 2001-12-14 Cit Alcatel Montage electronique a haute densite d'interconnexions
JP4608763B2 (ja) * 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US7167379B2 (en) 2001-02-16 2007-01-23 Dibene Ii Joseph T Micro-spring interconnect systems for low impedance high power applications
JP4109839B2 (ja) * 2001-06-01 2008-07-02 株式会社東芝 半導体装置
US6433413B1 (en) 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6537852B2 (en) 2001-08-22 2003-03-25 International Business Machines Corporation Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) * 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
JP2005507562A (ja) * 2001-10-31 2005-03-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機集積回路を有するモジュールを製造する方法
US6845013B2 (en) * 2002-03-04 2005-01-18 Incep Technologies, Inc. Right-angle power interconnect electronic packaging assembly
DE10226363B4 (de) * 2002-06-13 2008-04-24 Infineon Technologies Ag Halbleiterbauelement
US6945054B1 (en) 2002-10-04 2005-09-20 Richard S. Norman Method and apparatus for cooling microelectronic complexes including multiple discrete functional modules
DE10249192A1 (de) * 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
GB0224689D0 (en) 2002-10-23 2002-12-04 Simage Oy Formation of contacts on semiconductor substrates
KR100480437B1 (ko) * 2002-10-24 2005-04-07 삼성전자주식회사 반도체 칩 패키지 적층 모듈
JP2006504258A (ja) 2002-10-25 2006-02-02 ゴールドパワー リミテッド 回路基板およびその製造方法
US20040160742A1 (en) * 2003-02-14 2004-08-19 Weiss Roger E. Three-dimensional electrical device packaging employing low profile elastomeric interconnection
DE10308926B4 (de) * 2003-02-28 2005-02-24 Infineon Technologies Ag Halbleiterchipanordnung und Verfahren zu ihrer Herstellung
US6807061B1 (en) * 2003-04-28 2004-10-19 Hewlett-Packard Development Company, L.P. Stack up assembly
US20050104027A1 (en) * 2003-10-17 2005-05-19 Lazarev Pavel I. Three-dimensional integrated circuit with integrated heat sinks
US7091604B2 (en) * 2004-06-04 2006-08-15 Cabot Microelectronics Corporation Three dimensional integrated circuits
US7289328B2 (en) * 2004-12-21 2007-10-30 Hewlett-Packard Development Company, L.P. Multi-chip module with power system and pass-thru holes
US7791889B2 (en) * 2005-02-16 2010-09-07 Hewlett-Packard Development Company, L.P. Redundant power beneath circuit board
TWI257135B (en) * 2005-03-29 2006-06-21 Advanced Semiconductor Eng Thermally enhanced three dimension package and method for manufacturing the same
US8274792B2 (en) * 2005-09-06 2012-09-25 Beyond Blades Ltd. 3-dimensional multi-layered modular computer architecture
US7532480B1 (en) * 2006-12-14 2009-05-12 Nvidia Corporation Power delivery for electronic assemblies
KR100885918B1 (ko) * 2007-04-19 2009-02-26 삼성전자주식회사 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법
US8106505B2 (en) * 2007-10-31 2012-01-31 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
US20090154111A1 (en) * 2007-12-17 2009-06-18 Lynch Thomas W Reticulated heat dissipation
US8339474B2 (en) * 2008-08-20 2012-12-25 Freescale Semiconductor, Inc. Gain controlled threshold in denoising filter for image signal processing
US8140297B2 (en) * 2009-01-16 2012-03-20 International Business Machines Corporation Three dimensional chip fabrication
CN101866913B (zh) * 2009-04-15 2012-05-02 日月光半导体制造股份有限公司 具有屏蔽盖体的芯片封装结构
US8916958B2 (en) * 2009-04-24 2014-12-23 Infineon Technologies Ag Semiconductor package with multiple chips and substrate in metal cap
JP4693924B2 (ja) * 2009-09-30 2011-06-01 株式会社東芝 電子機器
US8405998B2 (en) 2010-10-28 2013-03-26 International Business Machines Corporation Heat sink integrated power delivery and distribution for integrated circuits
US8427833B2 (en) 2010-10-28 2013-04-23 International Business Machines Corporation Thermal power plane for integrated circuits
US8253234B2 (en) 2010-10-28 2012-08-28 International Business Machines Corporation Optimized semiconductor packaging in a three-dimensional stack
US8805132B2 (en) * 2010-12-08 2014-08-12 International Business Machines Corporation Integrated circuit package connected to a data transmission medium
US8982563B2 (en) * 2011-06-28 2015-03-17 Oracle International Corporation Chip package to support high-frequency processors
JP2014171058A (ja) * 2013-03-01 2014-09-18 Sony Corp 受信装置
US9173304B2 (en) 2013-07-18 2015-10-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Vertical blindmate scaling of identical system boards
CN103413797B (zh) * 2013-07-29 2015-10-14 中国科学院电工研究所 一种三维结构单元组装的功率半导体模块
US9881859B2 (en) 2014-05-09 2018-01-30 Qualcomm Incorporated Substrate block for PoP package
US9674940B2 (en) 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via
JP6458444B2 (ja) * 2014-10-21 2019-01-30 株式会社デンソー 電力変換装置
DE102015203217A1 (de) * 2015-02-23 2016-08-25 Dh Electronics Gmbh Leiterplattenanordnung, bei der wenigstens eine zweite Leiterplatte vermittels einer ersten Leiterplatte kühlbar ist
US9439330B1 (en) * 2015-03-29 2016-09-06 Banqiu Wu 3D IC computer system
TWI573515B (zh) * 2015-06-01 2017-03-01 宜鼎國際股份有限公司 疊板構造
CN107172832A (zh) * 2016-03-08 2017-09-15 涂波 多层印刷电路板新工艺
RU2656030C2 (ru) * 2016-07-14 2018-05-30 Акционерное общество "Концерн радиостроения "Вега" Способ изготовления трехмерного электронного модуля
US10178813B2 (en) * 2017-01-26 2019-01-08 The United States Of America As Represented By The Secretary Of The Army Stacked power module with integrated thermal management
US11234343B2 (en) 2018-05-03 2022-01-25 Intel Corporation Thermal management solutions for stacked integrated circuit devices using unidirectional heat transfer devices
CN109411373A (zh) * 2018-09-18 2019-03-01 中国工程物理研究院电子工程研究所 一种采用载体支撑实现多层基板三维堆叠的方法
CN111198693A (zh) * 2018-11-20 2020-05-26 技嘉科技股份有限公司 信号连接装置及芯片烧录装置
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지
US10971452B2 (en) * 2019-09-06 2021-04-06 SK Hynix Inc. Semiconductor package including electromagnetic interference shielding layer
US11295053B2 (en) * 2019-09-12 2022-04-05 Arm Limited Dielet design techniques
CN114600238A (zh) * 2020-11-02 2022-06-07 丹尼克斯半导体有限公司 高功率密度3d半导体模块封装
CN112820726B (zh) * 2021-04-15 2021-07-23 甬矽电子(宁波)股份有限公司 芯片封装结构和芯片封装结构的制备方法
CN113394117A (zh) * 2021-06-11 2021-09-14 山东盛芯电子科技有限公司 一种多芯片堆叠的底层传感区域裸露方法及封装结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5040052A (en) * 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
US5241450A (en) * 1992-03-13 1993-08-31 The United States Of America As Represented By The United States Department Of Energy Three dimensional, multi-chip module
DE69330450T2 (de) * 1992-08-05 2001-11-08 Fujitsu Ltd Dreidimensionaler Multichipmodul
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5322816A (en) * 1993-01-19 1994-06-21 Hughes Aircraft Company Method for forming deep conductive feedthroughs
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH11500271A (ja) * 1995-02-16 1999-01-06 マイクロモジュール システムズ インコーポレイテッド マルチチップモジュール取付けアセンブリおよびこれを使用するコンピュータ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011513994A (ja) * 2008-03-05 2011-04-28 ザイリンクス インコーポレイテッド 熱拡散抵抗を低減した半導体アセンブリおよびその製造方法
US8299590B2 (en) 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
JP2010232577A (ja) * 2009-03-30 2010-10-14 Toshiba Corp 半導体装置およびその製造方法
US8507927B2 (en) 2009-03-30 2013-08-13 Kabushiki Kaisha Toshiba Semiconductor device with high density optical chips and manufacturing method thereof

Also Published As

Publication number Publication date
AU5506098A (en) 1998-07-15
TW462098B (en) 2001-11-01
SE511425C2 (sv) 1999-09-27
KR20000069624A (ko) 2000-11-25
EP0951735A1 (en) 1999-10-27
CA2275506A1 (en) 1998-06-25
US6014313A (en) 2000-01-11
CN1139120C (zh) 2004-02-18
WO1998027587A1 (en) 1998-06-25
SE9604690L (sv) 1998-06-20
SE9604690D0 (sv) 1996-12-19
CN1247634A (zh) 2000-03-15

Similar Documents

Publication Publication Date Title
JP2001506417A (ja) 集積回路用パッケージ構造
US7948077B2 (en) Integrated circuit chip module with microchannel cooling device having specific fluid channel arrangement
KR101831275B1 (ko) 램프-스택 칩 패키지의 광 통신
JP6000952B2 (ja) 静的屈曲部を有する傾斜スタックチップパッケージ
JP6000951B2 (ja) 組立部品およびチップパッケージを組立てるための方法
US5418687A (en) Wafer scale multi-chip module
WO1993018547A1 (en) Three dimensional, multi-chip module
US20060081976A1 (en) Fabrication of semiconductor dies with micro-pins and structures produced therewith
US8959759B2 (en) Method for assembling computer modules small in thickness
JP3483280B2 (ja) 電子コンポーネントパッケージの3次元相互接続方法及びそれによって形成される3次元コンポーネント
JP3954111B2 (ja) 高密度電気コネクタ
US6667555B2 (en) Spacer-connector stud for stacked surface laminated multi-chip modules and methods of manufacture
US10354979B1 (en) Microcircuit card assembly including dual-sided cooling paths
JPH07297359A (ja) マルチチップモジュールとマルチチップモジュール用コネクタ
JP3625314B2 (ja) 超小型電子部品実装用基板の製造方法