TW462098B - A packaging structure for integrated circuits - Google Patents

A packaging structure for integrated circuits Download PDF

Info

Publication number
TW462098B
TW462098B TW086100961A TW86100961A TW462098B TW 462098 B TW462098 B TW 462098B TW 086100961 A TW086100961 A TW 086100961A TW 86100961 A TW86100961 A TW 86100961A TW 462098 B TW462098 B TW 462098B
Authority
TW
Taiwan
Prior art keywords
chip module
chip
substrate
patent application
wafer
Prior art date
Application number
TW086100961A
Other languages
English (en)
Inventor
Hjalmar Hesselbom
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Application granted granted Critical
Publication of TW462098B publication Critical patent/TW462098B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06589Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Description

經濟部中央標準局員工消費合作社印裝 η 6 2 Q 9 8 Α7 ___ _Β7 五、發明説明(1 ) ~ 技術範圍 本發明係有關爲了得到一三度空間或多層晶模組, MCM。 技藝背景及陳述 在積體電路之範園内的技術演進已導致一更快且密度更 大之系統需求。在許多的應用中,一種質輕且密度大之構 造是必要的條件。此科技的演進亦有朝向更複雜系統之趨 勢’系統中含有非常大數量彼此需要互相通訊之元件。爲 了尋求新的系統能符合在不同元件間快速存取之需求,系 統中不同元件之間信號路徑長度就必須被保持在某種限制 之内3 ‘ 系統的複雜度增加,在需要彼此互相通訊之元件間 的信號路徑長度亦增加。爲了不超過最大電距或諸元件間 所允許之最大信號路徑長度,即在彼此需要有—快速通訊 (7L件間’故這些元件必須做得更小且它們亦必須包裝得 密度更鬲。因此,發展出了多層晶模组,其讓一非常高密 度的封裝方法將積體電路IC或晶片封進内部成爲可能。事 實上’在此模組中不同的主動元件間的信號距離不會變得 比在整個系統整體地整合狀況下更大。 然而’在需要彼此互相通訊之元件間的最大距離,其是 由對一考量系统所設定效能需求決定,如果只有—個互連 晶片且/或元件之平面可以使用,則此最大距離變成沒有必 要限制,因爲只有在此單一平面中的元件可在最大距離之 内被達到。 -4 - 本絲尺度賴巾{ CNS ) A4规格(21GX297公嫠) --—- (請先閱讀背而之注意事項再填离本頁) 、1Τ 6 4 經濟部中央標準局負工消費合作社印製 2 0 9 8 A7 -—----- ---- B7 五、發明説明(2 ) 爲了克服此問題’三度空間或多層結構可以使用。此意 未自元件所延伸之通訊線不但可以到達同—平面中之元 件而且位於該元件上面或下面之平面中之元件可以經由短 信號路徑直接存取。 此可以一些不同的方法得到。傳统具有將模組連接至— 後部平面的系統是以一種觀念的三度空間。然而,它們沒 有實踐上文所討論在所有那些元件間短信號路徑之需求, 這些元件需要彼此互相通訊。當被封閉在一空間中之元件 由長的線連接時,這是無法完成的,明顯地當兩元件依據 這些傳統的系統連接時會變成這種狀況。而且在堆疊側邊 具有互連之二度空間多層晶片模組之堆疊導致長的信號路 徑。如果將得到在兩個位於諸如堆疊之兩個不同的鄰近多 層晶片模组平面上之中心的元件間之信號連接,則它們是 經由一橫向的路徑連在堆疊側邊之一短垂直路徑及在其他 平面上之一最終橫向路徑。與例如直接經由基板的一個孔 連接的狀沉比較’增加了一相當長的距離。 系統亦使用來將一多數晶片黏附在一起形成一塔狀或堆 疊且在晶片堆疊的侧邊具有一垂直連接。如果使用了超過 一個晶片之堆疊,其具有一中心或一底部電連接,則亦會 有在晶片之間安排一短的信號路徑之問題,考慮例如兩個 晶片彼此互相緊接但不在各堆疊之頂端上的狀況,這些晶 片彼此互相通訊。亦或許會有與這種晶片堆疊有關之泠却 問題。 爲了解決數個二度空間多層晶片模組堆疊在彼此頂部形 -5- 本纸張尺度適用中國國家標準(CNS ):4規格(2]〇X297公釐) C錆先閱讀背而之注意事項存填寫本買) ir 462098 Μ Β7 經濟部中央標準局員工消費合作社印製 五、發明説明(3 成一二又殳間多層晶片模組情況下的此問題,在位於彼此 頂上之平面間的垂直互連需要形成。 如果垂直互連設置得夠緊密,則一平面上之晶片不但可 以經由一短的電或光學線與其同平面上鄰近之晶片具有一 直接接觸,而且可以與其上方及下方的鄰近晶片直接接 觸。在不同平面上之元件需要通訊的情況下這是—主要優 點,因爲在這些元件之間的信號路徑之長度可以大幅地降 低且因此更複雜的系統可以建立,而其依然符合在彼此互 相通訊元件之間要短的信號路徑之需求。 因此’美國專利5,371,654號發明一三度空間多層晶片模 組結構’其具有在結構中所提供互連之裝置,用來在鄰近 的元件之間得到垂直互連,這些元件是由具有電裝置配置 其中之基板所形成。此互連装置是由具有複數個經由這裡 所延伸之電導體之彈性體材料所形成,且此互連裝置是以 展縮元件堆疊的方式作成將兩個鄰接的元件以電連接,壓 縮的力量,在最終的結構中,由事實推論基板的邊緣會嵌 入位於基板側面之散熱方塊中之凹槽中。以製造具有高效 率熱傳導材料元件之基板來得到散熱問題的解決,所以熱 量將被傳導至基板的邊緣,在此被散熱冷却方塊發散掉。 美國專利5,426,563號亦説明一用以包裝複數個積體電路 晶片之三度空間模組。此結構具有通訊棒(communication bar),其亦用以當作模組中鄰近基板間的間隔器(spacer)。 這種配置提供冷却通道,其中有一冷却流體。 最後,美國專利5,241,450號亦發明彼此堆疊在其之上之 -6- 本紙張尺度適用中國國家榡準(CNS ) Α4規格(210Χ297公釐) I -Ϊ . 求 訂 (請先閱讀背面之注意事項再填寫本頁) 4 6 2 Ο 9 8 Α7 -— --Β7 五、發明説明(4 ) 多層晶片模组。 然而,此上文所描述的結構遭遇到一些主要的缺點。詳 5 &,这些缺點是有關其散熱裝置及此結構固定的方法/ 、因此供冷却裝置應用於三度空間多層晶片模組側面 疋配置,晶片之底部表面位於此處,使得要將相同種類的 其他三度空間多層晶片模組固*至提供此種冷却裝置之— ,成爲非常困難或不可能。因此,如果多種三度空間多層 to片模组在一系統中互連,則此系統無法被建得緊资,1 在今曰常常是其本身之必要條件。 "” 進步來況,此結構及/或此獨立的晶片基本上是彼此互 相地固足著。當-積體電路或一三度空間多層晶片模組之 整個平面被取代時,這樣會成爲一種問題,因爲取代的程 序會損壞此三度空間多層晶片模組之其他元件。 發明摘要 本發明之一目的是提供包含複數個组件之一三度空間多 層叫片模組,各組件之内包含複數個積體電路晶片,其中 -個別的晶片或组件或三度空間多層晶片模组之整 可以輕易地更換。 面 尨濟部中夬操準局員工消費合作社印製 本發明尚有—目的是爲這樣的一種結構提供一冷却配 置’其亦可包含用於冷却積體電路之裝置,此積體電路位 於此結構之中間且其產生大量的熱。 本發明尚有另一目的是提供一三度空間多層晶片模,组, 其可能連結至其他三度空間多層晶片模组。 這些及其他目的可由如同至少兩個二度空間多層晶片 本紙張尺歧财_^i^TcNS )續格(-2ωχ29?ϋ 462093 A7 -----—__B7_ 五、發明説明(5 ) 一""— "之堆疊所开;;成之一三度空間多層晶片模組得到,此二度 二間多層晶片模組具有大量的垂直互連3在所得到的三度 二間多層晶片模组中,爲取得短的信號路徑,一個別的晶 片或元件可與侧面鄰接的晶片同時具有直接接觸,縱向鄰 接的晶片亦然。 爲了建立垂直的互連,特殊的互連晶片適路晶片,被提 (、°因此’二度空間多層晶片模組上的主動晶片無法像在 正常的二度空間多層晶片模組上一樣緊密地封裝。晶片的 垂直密度比起堆疊晶片亦變得減小,因爲在晶片的每—層 之間都必須提供一基板。忽視這點,在連接的某一長度内 晶片可達到的數量’如上文之狀況通常是—限制或禁止的 必要條件,可以遠大於二度空間結構,用這種結構只具有 外部垂直連接。 然而,此主動晶片的高密度結構會導致一散熱的問題 這問題的解決方法是將晶片定位於接近三度空間多層晶片 模組之頂部與底部且在此狀況中不可能在—“熱”晶片之— 側或兩側提供特別的熱傳導體。 經濟部中央標準局負工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 進一步而言’如果此基板是以一具有良好熱傳導之材質 製成,此基板上建有二度空間多層晶片模組,則熱傳導體 不必設置緊貼著此“熱”晶片。 更進一步而言,此系統是以平的二度空間多層晶片模组 所建成,在一基板上各晶片表面被完成以形成一平面,不 是在固著之前或之後磨平就是利用一具有插入精密區塊。 因此,各元件之背邊可與鄰近基板之上方接觸。這樣提供 -8- 本紙張尺度適用中國國家標率(CNS ) A4規格(2川x 297公釐) 4 6 2 η '9 8 經濟部中央榡隼局貝工消費合作杜印製 Α7 Β7 五、發明説明(6 ) ' —可移動的接觸,其具有良好的熱傳導特性。爲了改良此 可動性及熱傳導,一種油脂、油或—液體材料可以被應用 在個別晶片之背邊。 此連接鄰近的基板之結構亦是由晶片構成,如已經提及 的。然而,這些晶片不是主動而且只當作三度空間多層晶 片模組兩鄰近層之間的電互連裝置。 此二度s間多層晶片頂部及底部表面提供冷却裝置。此 冷却裝置可以直接機械接觸積體電路晶片及位置堆疊最頂 端基板其他晶片之頂部表面,亦可直接機械接觸在此元件 固定於基板上表面上的狀況中底部基板之底部表面。如果 不要這種與積體電路之直接接觸,則一沒有晶片固定其上 之特別基板會位於堆疊的頂端。 只在二度空間多層晶片模組或堆疊之頂部或底部表面配 置冷却裝置讓使用基板邊緣連接裝置成爲可能,諸如在同 時提出之專利申請案“一基板邊緣端子”中所説明。因此輕 易地將一三度空間多層晶片模組橫向連結至另一個就變得 有可能了。 更進一步而τ,此三度芏間多層晶片模组只是以壓力的 裝置保持在一起,此壓力的裝置被應用模组的頂部表面及 底部表面。這樣使得用於三度空間多層晶片模組之個別晶
片修復或取代要拆卸模组容易了許多,系統其他晶片沒有 損壞的風險D 因此一般而T,一三度2間多層晶片模组包含至少兩個 二度空間多層晶片模組各個二度空間多層晶片模組包含 —~~~ ____-9- 说尺度適用中丽家操準(CNS ) A4規格(着)—- — --— ___ (請先閱讀背面之注意事項再填寫表頁〕 '11_ 6 4 經濟部中央標準局員工消費合作社印製 2 0.::) 3 A7 ________B7 五、發明説明(7 ) 一個基板及至少一個積體電路晶片固定在其上且電連接至 基板。爲了構成一‘‘純正的,'三度空間多層晶片模组,至少 兩個於不同基板上之積體電路晶片是彼此亙相電連接是必 要的。三度空間模组之積體電路晶片可以覆晶技術固著或 至少以覆晶形式固著。模组各層之積體電路晶片被固著, 所以積體電路晶片之背面(即沒有電終端或沒有電傳導區之 表面,通常是頂部表面)與—鄰接基板之表面區以電接觸。 積體電路晶片之固著是一積體電路晶片之表面只是與鄰接 基板之表面以機械地接觸,此表面晶片不固著或不電連接 至相關基板。這種機械的接觸通常可能是一由一些像是油 之液體所加強之滑動接觸,其亦將晶片連接至基板。 爲了要冷却二度2間多層晶片模组,外部冷却器或熱傳 導區塊可以配置與基片或積體電路晶片之最外的大表面熱 接觸。二度2間多層晶片模組中之内部熱傳導體是以配置 内部熱傳導區塊加強,此區塊位於兩鄰近的基板之間,且 其與這些基板之大面對表面熱接觸。這一熱傳導區塊亦可 以配1在最頂端基板之上,與基板之其中之一表面接觸且 將一冷却器區塊與其相反表面接觸。 壓力裝置可以提供一壓力作用,其作用在二度空間多層 晶片模組堆疊之最外部表面及最外部基板及/或最外部積體 電路〈大表面上。進一步而言,這種壓力可能是維持所有 元件(即所有不同的晶片及所有基板)在彼此相對位置的唯 一力量,所以沒有固定或嚴格的特有機械固著存在或需 求°元件之橫向定位是由適合的橫向定位裝置完成。 本紙張又度適用中國國家標準(CNS } A4規格(2ΐ〇χ297公楚) {請先閲讀背面之注意事項再填寫本頁)
462093 A7 -___B7 五、發明説明(8 ) 進一步而言,爲了將三度空間多層晶片模組連接至其他 裝置(諸如其他類似的三度空間多層晶片模組),至少一個 基板在一邊緣線具有一自由臨界部分,從此在此臨界部分 形成一自由空間或自由通道。在此臨界部分中外露電傳導 區域提供將基板電連接至其他的裝置(例如一多層晶片模组 中之基板)或至一特殊端子裝置。在模組之一邊的自由空間 位於在邊緣之兩個鄰接晶片之間或一基板與一完結區塊之 間’其中至少一個基板具有一自由臨界表面部分。 一適合用於連接該基板之端子單元具有—適合的形狀, 所以此單元可以至少部分地插入自由空間中。其進一步在 表面上具有一電傳導圖形或一般地外露電傳導區域,當 端子單元插入自由空間中時,傳導圖形或區域適合與臨二 部分上之類似的外露電傳導區域電接觸^此端子單元具有 一細長矩形體的形狀,在其縱向具有一中心軸。位於中心 軸一邊之端子單元邵分適合電接觸所考量r卢命間多廢3 片模組中之基板,且位於中心抽另一邊之; = ; = 經濟部中央標準局員工消費合作社印製 其他類似的三度芏間多層晶片模組中之基板& 一端子單元 亦可以設計成位於軸一邊之端子單元部分適合電接觸此三 度立間多層晶片模組中之基板’而位於中心抽另一邊之部 分適合電接觸其他端子裝置(諸如背板)中之電傳導區域。 定位裝置可以提供於一端子單元之上及在自由空間基板 之臨界部分上用於在基板上達到端予單元之正確位置。此 定位裝置可以包含突出部分,諸如位於基板臨界部分之表 面上凸緣,其用於結合端予單元之邊緣表面或轉角。 '11- 本紙法尺度適用中國國家標準(CNS ) A4規格(2!0X297公I ) 4 經濟'哪中央標準局員工消費合作社印製 6 2 Ο ·9 8 Α7 1--. Β7 五、發明説明^ ) — ' -- 至少一個通路晶片被提供,其位於兩鄰近基板之間且血 此兩基板電接觸。這樣-種通路晶片包含電傳導路徑,此 路=自通路晶片表面至相反的表面,這些傳導路徑電互連 在這些基板表面或層上及/或中之電傳導層。 上文所提及之定位裝置可以包含成對的晶片及基板之定 位裝置,此晶片及基板彼此緊壓靠在—起,用於在基板上 達到晶片的正確位置。此定位裝置可以包含一溝槽,其位 於晶片及基板其中-個表面上,用於結合提供於晶片及基 板其中之另—個表面上之一突出部分、一凸緣、一行凸緣 或脊狀部分。進一步而言,爲了簡化晶片至基板之電連 接,定位裝置可以包含電傳導表面區域,當晶片與基板彼 此緊塾靠在-起時,其將彼此電接觸與連接。另外,較簡 易的定位裝置可以包含突出部分,其位於基板表面上,用 於結合被緊壓靠基板之晶片的邊緣表面或轉角。 附圖説明 本發明現在將藉由無限制之範例參考以下附圖詳細地説 明,其中: -圖1是一二度芏間多層晶片模組之橫截面圖, -圖2是一二度空間多層晶片模組之橫截面圖,亦說明晶片 排列結構及一模纽至一類似模組之連接, -圖疋"卩知放大檢截面圖,顯示兩個三度空間多層晶片 模組連結在一起的連接區域, -圖4是一上視圖,顯示9個連結在—起的三度空間多層晶 片模組,這些模組的其中之—連接至一背板(back plane)。 ___ -12- 本紙張尺度—iMf _家鮮(CNS ) I ---- '於------丁 — •T 、1 (諸先聞讀背ιδ之注意事項再填寫本1) .1 [I I I- -I —^1 4 6 2 〇 9 8 經濟部中央樣準局員工消費合作.杜印製 A7 B7 五、發明説明(10 ) 較佳實施例之説明 圖1中顯7F —二度空間多層晶片模組(MCM)之橫截面圖。 此一度i間多層晶片模組是由數個二度空間多層晶片模組 所組成,且在所示實施例中它包含三個内部基板丨,各個 基板具有一個或更多積體電路晶片3與其上部及/或底部表 面以電接觸。這些積體電路晶片3與信號或其他使用於及/ 或土 <>這些基板其中之—之電傳導路徑是以電連接,在所 在位置,電接觸元件是由觸點5之行説明。基板3可以用一 二允》午電導體至少在一表面和最好兩表面都有方法製作, 在或更夕層中,諸如使用薄膜法或較佳地使用以相同方 式所處理矽基板,此方法如同用於製造積體電子電路之方 式。此基板可以有許多層,各層包含電傳導平面、用於電 導體炙平面、接地平面、絕緣平面等。各個矽基板i是在 傳統方式中假設提供至少一個電傳導接地平面,未顯示, 當三度空間多層晶片模組被使用時,其將被連接至電的接 地,因此,在模組不同平面之間得到—良好的電屏蔽,和 一度k間多層晶片模組一樣。實施例中所示,亦有頂部及 底部矽基板7,其與晶片3之頂部及底部表面只是以機械地 接觸’因爲它們沒有配置電導體。 較内側之基板],但不是位於二度空間多層晶片模组堆疊 頂部或底部之基板7,亦有固著被動晶片,通路晶片9,沒 有包含電或電子的元件,但是只有在三度空間多層晶片模 組鄰接層之間構成信號路徑,即在兩個基板丨對向表面中 及/或上信號路徑之間,其彼此位置鄰接。通路晶片9於兩 * 13- 本纸伕尺度適用中國國家椟準(CNS ) A4規格(2丨0X297公董) ί [— - ili n - I I. H^I--- I— I - T /.: .¾ (請先閱讀背面之注意事項再填离本頁) 4 6 2 0 9 3 A7 B7 五、發明説明(彳1 ) 個相反的表面具有數行 (請先閲讀背面之;"意事項再填寫本頁) 面對内部基板卜電接觸件11,此兩個相反的表邊 合的電路徑互連。 中"以位於通路晶片内部之β 圖1中所示結構中,诵欧g u 曰 、路叫片9可以固著在三度空間多層 叫片杈组平面中幾乎任仿π . 二,,ΒΗ Α 于任何么置,且一疋不是必要條件,以 死明的方式’沿著相同的垂直 j坐疽綠配置,在彼此頂端之上。 思疋―主要的優‘點,因爲通路晶片9可以放置在那些需要 的位置,因此在三度空間多層晶片模組中節省了空間。通 路晶片9在圖!中所説明的是亦位於相同垂直線中,如同在 每個内部基板中之傳統通路孔13之集合,這些通路穿孔13 具:錢壁用於將各基板1之兩表面彼此電連接或更正確 地况是在各基板表面上不同的電傳導層及路徑彼此或許亦 及通路晶片9之電接觸元件。 經濟部中央橾準局貝Η消費合作社印製 爲了得到在内較内基板丨及特殊通路晶片9中之阻抗匹 配,具有根據同時提出具有標題爲“一通路結構,,的專利申 請案蝕刻深的V形溝槽之通路結構可以使用,亦可參看圖 2。在通路晶片9及基板之至少其中—個表面上,例如底部 表面,彈性凸緣結構,其插入或應用至個別位於基板^和 通路晶片9之相反表面上的V形接觸及導向溝槽,可以同時 提供用於得到一可輕易地拆解之電連接和用於得到一機械 定位。彈性凸緣結構和接觸溝槽可以做成像是同時所提出 標題爲“高密度電連接器”之專利申請案。 積體電路晶片3也許亦和通路晶片9可以在一較佳實施例 中以覆晶技術固著於各個基板之所欲表面上,或在另—較 -14- 本紙張尺度適用中國國家標隼(CNS ) A4規格U!OX297公釐 4 6 2 0.9 8 五、發明説明(12 佳實施例中它們以-自行排列方法固著,如同同時提出名 爲“彈性觸默之覆晶型連接,,之專利申請案。此狀 凸緣使用於機械定位及社人u Τ 虚w溝槽排列’它們可以在-較佳《施例中根據同時提出的專利中請案“用 溝槽中凸緣”被做成。这此7円AA ^ ^ ^ 固s 3只3类 二、冋勺可能配置使得在覆晶型 固#印片3表面與鄰接基板1表 成爲可能。 門扣(、良好的電接觸 三度空間多層晶片模組中’熱區塊15可以配置於適當的 位f用於自積體電路晶片3,傳導熱,當使用時所產生特別 大量的這些熱區塊i 5可以有如一積體電路3,3,之相 同-般的形狀與空間且是由諸如矽或其他具有良好熱傳導 材^所做成的。它們可能是機械㈣位何保持在與積體電 路03片J之相同位置,例如以引證專利申請案“彈性觸 點之覆晶型連接”所發明的方法。 二度全間結構積體電路各層與各個別的晶片可一較 佳實施例中使用所述連接方法中較喜好之一種方法保持在 起,而只有以一應用在結構頂部及底部之壓力,如箭頭 1 7所指出。 經濟部中央標牵局員工消費合作社印製 爲了 7G成此一堆疊不拆除的結構,例如如已經説明的, 具有電傳導表面外層之彈性凸緣被提供,其將一通路晶片 9連接至一鄰近平板或基板丨之表面,且以壓縮整個模組在 一起得到電接觸。此壓力是以某種夾住裝置的方式提供, 未顯不’應用一力量至最上及最下的表面部分或模組表 面’特別是具有一適合設計區塊形狀之冷却裝置1 9,其應 15- 本纸蒗尺度適用中國國家標準(CNS ) Λ4規格(2i0x297公釐) 4 6 2 0.9 8 經濟部中央操準局員工消費合作祍印11 A7 B7 五、發明説明(13 ) 用於結構之頂部及底部表面,即頂部與底部基板7之外部 表面。 此種鬆散的配置結合用於排列與電連帶之彈性裝置所提 供之滑動電接觸降低模組元件之間的熱壓至最小。爲了能 讓此鬆散配置正確地工作且用於模組之組合而不使用高精 密裝置,在平板之間的某種機械的記綠是有需要的。此一 έ己錄是有利盈地執行’如同已經所提及的,根據引證專利 申請案“用於彈性定位之溝槽中凸緣”藉由通路結構及/或凸 緣結構用於通路晶片。 藉由以此一方法將三度空間多層晶片模組之元件固著, 例如以堆疊,其中各各層及各元件只是以—力量保持在位 I上,此力量導引自夾住裝置及排列裝置且可以輕易地自 彼此分開而沒有任何焊脱的須要,各元件可以輕易地移除 和替換,例如一機能不全的狀況。 圖2中顯示一與圖丨中類似之三度空間多層晶片模組,其 具有4個基板1,在它們頂部表面上裝設有積體電路晶片 3 °基板1頂部表面上之定位凸緣2 1可以在圖中看到,這此 凸緣2 1結合積體電路晶片3、3 ’及通路晶片9之較低邊緣或 轉角。用於將基板1的表面層連接至晶片3、9底部表面電 傳導區域之電連接凸緣顯示在2 3。更進一步而言,圖2續 示一通路晶片9之排列與位於通路晶片9頂部上之基板i。 此排列是利用已經詳述於引證專利申請案“彈性定位溝槽中 之凸緣”之發明得到。如果此一排列被使用,v形溝槽25被 姑刻於各自的基板,即在其頂不及/或其底部表面,用於 ____ - 16- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本買) 訂 6 20 98 A7 — ~~' 一—--” __B7 五、發明説明(14 ) ~~ 收饭於通路晶片9頂部表面之彈性凸緣2 7。此共同凸緣2 7 人V形/冓槽2 5可以設計成籍由引證專利申請案“高密度電連 接态’,中所發明之裝置也將通路晶片9及位於下一個最上之 基板]彼此電連接。 圖2 i通路晶片9具有深的v形溝槽2 5,此v形溝槽2 5在 其斜角的表面上具有電傳導體,如同引證專利申請案“—通 路晶片’’所説明的。此種包含V形溝槽3 i之通路結構亦配置 於基板1之中。連接至位於頂部基板1之通路晶片9之深的 V形遘槽2 9、3 1在説明實施例中沿著相同的垂直線放置, 共同排列凸緣2 7與低V形溝槽2 5被相稱地放置在深的v形 溝槽2 9、3 1的兩邊上。 圖2中亦說明,在右手邊部分,所考慮三度空間多層晶片 模組連結另一類似之三度空間多層晶片模組。 經濟部中央標準局—工消費合作杜印製 —I— 1H - 1— ^^1. ·_ 二 - I.Λ- - - I ii I ! - TJ. t T11 (請先閱讀背面之注意事項斗填寫本頁) 正如已經建議的,如果—種適合的固著技術被使用,例 如已於引證專利申請案“與彈性觸點之覆晶型連接”中所説 明’則所有個別的晶片是可移除的及可取代的,在許多的 應用中可省下成本。這比起傳統以其他裝置(例如膠貼或焊 接)將彼此固定之三度空間多層晶片模組是一主要優點,因 A拆卸此三度空間多層晶片模组常常會破壞模组中其中的 元件’且功能異常元件之替換無法使模組再次工作。 爲了使此二度空間多層晶片模组再工作,常常較無成本 地更換整個模組或至少三度空間多層晶片模組之—平板。 然而,如此所説明之結構被設計以應付這種問題。解決方 法是一堆疊封裝結構,已經於上文所揭示,其只使用—壓 ________- 17- 本紙張尺度適jif國國家標準(CNS ) A4^H〇x 297y^y ---^ /1 s 2 Π 9 8 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(15 ) 力保持三度空間多層晶片模组之各個個別晶片在其適當的 位置。 在圖2中,三度空間多層晶片模組之冷却區塊直接朝向最 下層基板底部表面及位於最頂層基板上之元件的頂部表面 壓下去且它們在它們的外部表面上具有冷却凸緣3 3。此冷 却裝置可以包含在此技藝中所知任何形式的冷却,諸如流 入或經過凸緣3 3之空氣或冷却液體。 由三度空間多層晶片模组之電路所產生之熱在多層晶片 模組之不同層之間經由各晶片之平背板與鄰近基板之下邊 之接觸被傳導。爲了簡化此流程,一種良好的熱接觸在晶 片背板與鄰近基板之間被提供,且如上文所説明的,藉由 在固著之前或之後研磨晶片背板及藉由應用一些具有良好 熱傳導及諸如油脂之類的絕緣之液體材料而得到,但是亦 是電傳導材料,此一液體材料可以使用以提供各個其他的 表面接觸’包含電絕緣材料。此液體,熱接觸材料在晶片 與基板1之間提供一滑動接觸丑此滑動接觸具有良好的熱 傳導。 一種在所欲位置之加強型散熱是以上文所指示的方式完 成,利用熱晶片15,其放置於接近產生特別大量熱之積體 電路晶片3 ’的位置。此積體電路晶片,其產生大量的熱, 被放置於接近三度空間多層晶片模組底部或頂部,即接近 外部冷却表面。 在此狀況下,其中基板1是由一種具有良好散熱之材料所 做成,諸如矽,得到一種良好的熱轉換且在三度空間多層 -18 - 本紙張尺度適用中國國家標隼(CNS ) A4規格(21 〇 χ四7公楚) 1 ί— II - . ιί I-. Γ n ------- T ·,ί.. 4 、? (请先閱讀背面之注意事項再填寫本貰) 經濟部中央標準局員工消费合作社印製 462098 A7 ______B7 五、發明説明(16 ) 晶片模组的溫度不會太高3 因爲要提供一冷却配置用於根據上文模組產生比—裝置 所能冷却大之功率密度時,參看圖1和2,小通道3 5形成且 各平板或層之晶片3、3,、9、1 5之小邊或邊緣可以使用兩 相冷却。這是利用配置一框架冗成’未顯示,圍繞各提供 一封固系統之模組用於將冷却媒介轉換成外部凝結器。當 然’此一冷却配置將使得提供邊緣接觸用於在兩整個模组 之兩相反邊表面接觸表面的裝置及類似的三度空間多層晶 片模組成爲可能,但是依然有其他相對邊表面可以使用於 此目的,如下文將作詳細説明。 因此,只使用表面頂部及底部表面冷却的好處是各二度 空間多層晶片模组所有邊緣可以準備與類似那些電路板之 邊緣觸點,其中可以得到位於兩個三度空間多層晶片模组 之間的連結。此觸點較佳地設計是根據引證專利申請案“一 基板邊緣連接器”,其提供轉換至相似多層晶片模組或外 部裝置,其轉換線可以做成阻抗匹配。—以此方式設計之 連接器結構包含多數可以非常高密度包装之連接且其亦提 供一以光學導波管連接彼此之可能性,其亦可以非常高密 度包裝。 圖3中’其爲圖2右半部分之放大圖,顯示兩個三度空間 多層晶片模組之連結。兩個三度空間多層晶片模組之間的 互連是以基板邊緣接觸所得到,如在引證專利申請案“一基 板邊緣連接器”中所説明利用一實質地矩形、細長的内部 連接線帶或内邵連接線基板3 7。此内部連接線帶3 7實質地 -19- 本紙渠尺度適用中國國家標準(CNS ) Λ4規格(2丨0X297公釐) (請先閱讀背面之注意事項再填寫本頁〕 .衣------訂------^
經濟部中央標準局員工消費合作杜印製 具有相同厚度,在所有晶片3、3 ’、9、1 5之間及被插入第 二度空間多層晶片模組之兩鄰近基板1之間或頂端基板 與上冷却區塊1 9頂部表面之間及兩鄰近基板1之間或一鄰 近第二三度空間多層晶片模組之冷却區塊1 9之間,此模组 之—倒表面與第一模組具有電接觸。内部連接線帶3 7具有 縱向中心轴或平面在此軸或平面一邊上的部分連接至 第一三度空間多層晶片模組丑在反邊上的另一部分則連接 土第二三度翌間多層晶片模組°這種進一步意味,個別基 板1之臨界部分這裡此内部連接線基板3 7將連接,不允許 有任何晶片在上面’所以自由空間在基板1之臨界區域形 成屬於相同的三度空間多層晶片模组,此自由空間形成通 道或溝槽用於接收一半之部連接線3 7。 爲了定位内邵+連接線帶3 7,彈性迅緣3 9可以以前文已説 明之相同方式使用於熱區塊1 5,這些凸緣位於基板j上所 欲之位置且結合内部連接線帶3 7之邊緣或小邊表面或轉 角。第一三度空間多層晶片模組中一基板】上傳導路徑至 第二三度里間多層晶片模組中鄰近基板1上傳導路徑之電 連接可以利用彈性墊4 1完成,此彈性墊4〗具有電傳導體, 其在内邵連接線帶3 7底郡表面接觸傳導路棱,詳細説明 於引證專利申請案“一基板邊緣連接器,,中a 在圖4之平面圖中説明九個三度空間多層晶片模組是如何 連結在一起°此九個多層晶片模组在此以—3 χ 3的方陣連 結在一起’但是任何適合的連結纟且態可以當然被使用於此 多層晶片模組。沿著三度空間多層晶片模组所有的内部邊 -20- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297^U*i~~~~ ----- I 3-.:」! - - —II - --I t—» - - - --- 1 II - !1 I ·/. ^ 、=» (請先閱讀背面之注意事項再填寫本頁} 4 6 2 - ^ s A7 ___ B7 —---- - ——- 五、發明説明(π ) 緣’内部連接線帶3 7被定位。而且,如圖中所示,其中— 個三度空間多層晶片模組可以經由一特殊連接器部分45連 接至—背板4 3,此連接器部分4 5具有一線圈散出部分4 7 及—插入在鄰近基板1之間的臨界部分49,此臨界部分4 9 在靠近三度空間多層晶片模組這邊裡以與内部連接線帶3 7 相同的方式。臨界部分4 9基本上可以設計成内部連接線帶 3 7之一半。 於是,一三度空間多層晶片模组已被説明。在此已説明 之二度2間多層晶片模組比起根據先前技藝的具有幾個優 點》舉例來説,此模组結構在模組中不同平面之間提供— 幾乎任意地位置互連的可能性。更進一步而言,此在模组 頂部與底部表面包含冷却裝置之配置允許與其他類似結構 之三度空間多層晶片模組簡單地橫向連結。 (請先閱讀背面之注意事項再填寫本頁) .衣 經濟部中央椋準局員工消費合作杜印製 il 2 本紙張又度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 填讀委貝明示,本案修正後是否纪吏忍^^内容*' 462098 第86100961號專利申請案 M ff年f月 ---十文申請專利範圍修正本(的年9 q ) D8六、申請專利範圍
    經濟部中央棣率局貝工消費合作社印策 1·二:度空間多晶片模組’包括層叠之至少兩 主面的多晶片換组、各具有電性導通路徑之至,】、 兩個電隔絕基體、以及至少兩個積體電 / 個基本上呈平面的多晶片模組包含一基體及至 體電路晶片,每-積體電路晶片具有包含電端 一表面及相對於該第一表面之第二表面,每 路晶片係以其第一表面電性連接至相應之基本上呈= 面之多晶片模組之電隔絕基體之電性導通路徑而安置 於其上,其中該二度艾間多晶片模組中所包含之詼至 少兩個積體電路晶片係彼此電性地互遠,:" 且母一個基 本上呈平面之多晶片模組之至少一個積體電路晶片二 安置係使得其第二表面與一鄰近之電隔絕基體間作機 械及熱接觸,此至少一積體電路晶片作用為—間隔一 件,介於該至少兩個基本上呈平面之多晶片模:之2 近的電隔絕基體之間。 2 .如申請專利範圍第丨項之三度空間多晶片模组,其中每 一個基本上呈平面之多晶片模組之該至少—個積體電 路晶片係倒裝於該相應之基本上呈平面之多曰 之該基體上。 3 如申請專利範園第1項之三度空間多晶片模組,更包括 外部冷卻器及/或熱傳導區塊,用以熱接觸於該基體 及/或該積體電路晶片之最外部大表面。 4 ‘如申請專利範圍第1項之三度空間多晶片模組,更包括 内部熱傳導區塊,其係置於該等基體上、或介於兩相 ί請先«讀背面之注意Ϋ項再填寫本頁) 訂 本紙張尺度逍用中國國家標率(CNS > Α4現格(210Χ297公釐) 4 6 20 9 8 A8 Β8 C8 D8 申請專利範圍 鄰基體間、或介於該基體之一與一外部冷卻器及/或 熱,導區塊之一表面之間,用以熱接觸於這些基體或 孩等基體及該區塊之一之面對的大表面❶ 5 如申請專利範圍第1項之三度空間多晶片模組,更包括 壓鈿裝置在孩等基體及或該等積體電路晶片之最外 部大表面上作用一壓力。 6 .如申請專利範圍第5項之三度空間多晶片模組,其中該 壓力是唯一的手段用以將該三度空間多層晶片模組之 元件維持在彼此相關的位置。 7 ·如申請專利範圍第1項之三度空問多晶片模组,更包括 至少一基體,在其一邊緣具有一自由臨界部份,此臨 界部份具有曝露之電傳導區域允許該基體電連接至— 多晶片模组中另一基體或連接至一連接器裝置。 如申請專利範圍第1項之三度空間多晶片模組’更包括 於該 度空間多晶片換组之一邊之一自由空間 該 ---------'-- (請先閲讀背面之注ί項再填寫本肓) -1Τ 經濟部令央樣隼局員工消费合作社印$1 由空間係位於兩個鄰近的基體之間的基體邊緣,該兩 個基體中至少一個具有於其邊緣且位於該自由空間之 臨界表面部份;該臨界表面部份具有曝露之電傳導區 域’允許具有位於該自由空間之該臨界表面部份的該 基體電連接至一多晶片模组中另一基體,或電連接至 一連接器裝置。 9 ·如申請專利範圍第7項之三度空間多晶片模組,更包括 一可拆開的連接器單元,其具有一形狀適於至少部份 插入该等基體其中之一之臨界部份的自由空間中, ________" 2 - 本纸铁尺度適用中國i家揉準(CNS)以胁(210x_297公着) 線.--- • I I n 1 Λα 6 20 9 8 A8 B8 C8 D8 六、申請專利範圍 於其一表面上載有一電傳導圖型,當該連接器單元插 入孩自由空間時,此電傳導圖型適於與該臨界部份上 之該曝露之電傳導區域形成電連接。 ίο.如申請專利範圍第9項之三度空間多晶片模組,其中趙 連接器單元具有一細長矩形體或細長片之形狀,該形 狀於其縱向具有一中心軸,當該連接器單元插入該自 由芝間時’位於該中心軸一邊之該連接器單元之—部 份係電連接至該三度空間多晶片模组中的基體之—。 11. 如申請專利範園第1 〇項之三度空間多晶片模组,其中 位於該中心軸另一(相對)邊的該連接器單元之—部 份’係適於電連接另一類似的三度空間多晶片模组中 之一基體。 12. 如申請專利範園第1 〇項之三度空間多晶片模組,其中 位於該中心軸另一(相對)邊之該連接器單元之一部 份’係適於電連接一連接器裝置或背板之電傳導區 域。 13_如申請專利範圍第1 〇項之三度空間多晶片模組,更包 括於該連接器單元及於該基體之臨界部份之該自由空 間上的定位裝置,用以於該基體上達成該連接器單元 之準確定位。 14,如申請專利範圍第i 3項之三度空問多晶片模組,其中 該定位裝置包含位於該基體之該臨界部份之—表面上 的突出部份,用以結合該連接器單元之邊緣表面或轉 角0 -3- 良紙張尺度速用中國國家標準(CNS ) A4規格(210X297公釐) f請先聞讀背面之注意ί項再填寫本頁} . 訂 經濟部中央標準局員工消費合作社印製 4 8 9 ο 2 6 ABCD 六、申請專利範圍 15. 如申請專利範圍第1項之三度空間多晶片模组,其中該 三度空間多晶片模組之不同的電傳導層係藉由該三度 空間多晶片模組之基體中的通孔而互連,且該等通孔 係位於該三度空間多晶片模组之各平面的任意位置。 16. 如申請專利範圍第1項之三度空間多層晶片模組,包括 至少一個介層晶片,其位於兩個相鄰基體之間且與該 兩個基體電接觸;該至少一介層晶片包括自其一表面 至其一相對表面的電傳導路徑,用以電性互連該兩個 相鄰基體之面對層中之電傳導層。 17. 如申請專利範圍第1項之三度空間多晶片模組,更包括 於該積體電路之一及於該基體之一之定位裝置,其彼 此對壓者 *用以在該基板上完成該積體電路晶片之準 確定位。 18. 如申請專利範圍第1 7項之三度空間多晶片模组,其中 該定位裝置包含於該積體電路之一及該基體之一之一 表面上之一溝槽,用以結合於其它積體電路及其它基 體之一表面上之突出物。 經濟部_央標準局員工消費合作社印裝 {請先閱讀背面之注意事項再填寫本頁) 線;· 19. 如申請專利範圍第1 7項之三度空間多晶片模組’其中 該定位裝置包括電傳導表面區域,當該積體電路晶片 和該基體彼此對壓時,該電傳導表面區域彼此電性接 觸。 20. 如申請專利範圍第1 7項之三度空間多晶片模組,其中 該定位裝置包含位於該等基體其中之一之一表面上的 突出物*用以結合與該基體對壓之積體電硌晶片之邊 -4 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 Dfi 462098 穴、申請專利範圍 緣表面或轉角。 21. —種三度空間多晶片模組 ' 包括多個基本上呈平面的 多晶片模組,且更包括 t 王少兩個彼此互連之積體電 路,每一個基本上呈平而、 间 < 多晶片模組包括一實質呈 平面的基體及裝配於該基w ' 泰 、 歧疋~表面上之至少一積體 電路晶片,·1¾三度空間容g t ^阳片模组包括於該基本上呈 平面之多晶片模組其中女 、 L . '又基體的邊緣之臨界區域 上的一自由空間,該臨界 _ ^ E域未載有任何晶片或其它 兀件但具有曝露之電傳導區域; 該二度空間多晶片模4且承Aj ^、,且更包括一可拆開之連接器單 元,該連接器單元JL有—π,, 一 ' ^ 形狀適於至少部份插入於該 L界區域<自由2間中’並於其—表面上載有一電傳 導圖型,當該連接器單元插入該自由空間時,該電傳 導圖型適於與該臨界區域上該曝露之電傳導區域形成 電接觸。 22_如申請專利範圍第2丨項之三度空間多晶片模組,其中 琢連接器單元具有一細長矩形體或細長片之形狀,該 形狀於其縱向具有一中心軸’當該連接器單元插入該 自由2間時,位於該中心軸一邊之該連接器之一部份 係適於與該等基本上呈平面之多晶片模組之一之基體 形成電接觸。 23‘如申請專利範圍第2 2項之三度空間多晶片模組,其中 位於該中心軸另一(相對)邊之該連接器單元之一部 份,係適於電連接另一類似的三度空問多晶片模組中 表紙張λα通用中國國家榇準(GNS) ( 21()x297:^J7 (請先聞讀背*-之注-W'項再填寫本頁) ί .訂 經濟部中央標準局員工消费合作社印装 ABCD 4 6 2 0 9 8 _、申請專利範圍 之一基體。 24·如申請專利範圍第2 2項之三度空間多晶片模組,其中 位於該中心軸另一(相對)邊之該連接器單元之一部 份’係適於電連接一連接器裝置或背板之電傳導區 域。 25. 如申請專利範圍第2 1項之三度空間多晶片模組,更包 括於該連接器單元及於該臨界區域該自由空間上之定 位裝置’用以於具有該臨界區域之基體上達成該連接 益裝置之準確定位。 26. 如申請專利範圍第2 5項之三度空間多晶片模組,其中 該定位裝置包括位於該基體之該臨界區域之一表面上 的突出物,用以結合該連接器單元之邊緣表面或轉 角D 27_ —種二度2間多晶片模組,包括多個基本上呈平面之 多晶片模組,且更包括至少兩個彼此電性互連之積體 電路’每一基本上呈平面之多晶片模組包括至少一晶 片及一基體,該至少一晶片係裝配於該基體上,定位 裝置係置在裝配於該基體之該至少一晶片上及在該基 體上,裝配於該基體上之該至少一晶片及對應於一第 二基本上呈平面之多晶片模组之一第二基體係彼此對 壓’以使該至少一晶片裝配於該基體上;該定位裝置 作用為於該基體上達成該至少一晶片之準確定位;其 中該定位裝置包括位於安裝於至少一晶片之該基體之 一表面之突出物’該突出物結合安裝於該基體之該至 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) 請 先 閲 項 再 填 寫 本 頁 訂 經濟部中央標準局負工消費合作社印裝 4620^8 ABCD 六、申請專利範圍 少一晶片之邊緣表面或轉角。 28. 如申請專利範圍第2 7項之三度空間多晶片模组,其中 該突出物具有一實質上呈三角形之截面。 29. 如申請專利範圍第2 8項之三度空間多晶片模組,其中 該突出物具有等腰三角形形狀之截面。 (請先聞讀背面之注意事項再填寫本頁) 、1T 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNL'M Α4規格(210Χ:297公釐)
TW086100961A 1996-12-19 1997-01-29 A packaging structure for integrated circuits TW462098B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9604690A SE511425C2 (sv) 1996-12-19 1996-12-19 Packningsanordning för integrerade kretsar

Publications (1)

Publication Number Publication Date
TW462098B true TW462098B (en) 2001-11-01

Family

ID=20405056

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086100961A TW462098B (en) 1996-12-19 1997-01-29 A packaging structure for integrated circuits

Country Status (10)

Country Link
US (1) US6014313A (zh)
EP (1) EP0951735A1 (zh)
JP (1) JP2001506417A (zh)
KR (1) KR20000069624A (zh)
CN (1) CN1139120C (zh)
AU (1) AU5506098A (zh)
CA (1) CA2275506A1 (zh)
SE (1) SE511425C2 (zh)
TW (1) TW462098B (zh)
WO (1) WO1998027587A1 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2289983B (en) 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US9029793B2 (en) 1998-11-05 2015-05-12 Siemens Aktiengesellschaft Imaging device
US6801431B2 (en) * 1999-07-15 2004-10-05 Incep Technologies, Inc. Integrated power delivery and cooling system for high power microprocessors
US20030214800A1 (en) * 1999-07-15 2003-11-20 Dibene Joseph Ted System and method for processor power delivery and thermal management
US6623279B2 (en) 1999-07-15 2003-09-23 Incep Technologies, Inc. Separable power delivery connector
US6847529B2 (en) 1999-07-15 2005-01-25 Incep Technologies, Inc. Ultra-low impedance power interconnection system for electronic packages
US6947293B2 (en) * 1999-07-15 2005-09-20 Incep Technologies Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6442033B1 (en) * 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
DE19950026B4 (de) * 1999-10-09 2010-11-11 Robert Bosch Gmbh Leistungshalbleitermodul
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US6201700B1 (en) * 2000-01-06 2001-03-13 Ford Motor Company Box design for maximum heat dissipation
JP2001332658A (ja) * 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
EP1742265B1 (en) * 2000-04-19 2013-08-07 Denso Corporation Coolant cooled type semiconductor device
FR2810192A1 (fr) * 2000-06-08 2001-12-14 Cit Alcatel Montage electronique a haute densite d'interconnexions
JP4608763B2 (ja) * 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US7167379B2 (en) 2001-02-16 2007-01-23 Dibene Ii Joseph T Micro-spring interconnect systems for low impedance high power applications
JP4109839B2 (ja) * 2001-06-01 2008-07-02 株式会社東芝 半導体装置
US6433413B1 (en) 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6537852B2 (en) 2001-08-22 2003-03-25 International Business Machines Corporation Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) * 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
EP1444719A1 (en) * 2001-10-31 2004-08-11 Koninklijke Philips Electronics N.V. Method of manufacturing modules with an organic integrated circuit
US6845013B2 (en) * 2002-03-04 2005-01-18 Incep Technologies, Inc. Right-angle power interconnect electronic packaging assembly
DE10226363B4 (de) * 2002-06-13 2008-04-24 Infineon Technologies Ag Halbleiterbauelement
US6945054B1 (en) 2002-10-04 2005-09-20 Richard S. Norman Method and apparatus for cooling microelectronic complexes including multiple discrete functional modules
DE10249192A1 (de) * 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
GB0224689D0 (en) * 2002-10-23 2002-12-04 Simage Oy Formation of contacts on semiconductor substrates
KR100480437B1 (ko) * 2002-10-24 2005-04-07 삼성전자주식회사 반도체 칩 패키지 적층 모듈
DE60328904D1 (de) 2002-10-25 2009-10-01 Ipl Intellectual Property Lice Schaltungssubstrat und verfahren
US20040160742A1 (en) * 2003-02-14 2004-08-19 Weiss Roger E. Three-dimensional electrical device packaging employing low profile elastomeric interconnection
DE10308926B4 (de) * 2003-02-28 2005-02-24 Infineon Technologies Ag Halbleiterchipanordnung und Verfahren zu ihrer Herstellung
US6816378B1 (en) * 2003-04-28 2004-11-09 Hewlett-Packard Development Company, L.P. Stack up assembly
US20050104027A1 (en) * 2003-10-17 2005-05-19 Lazarev Pavel I. Three-dimensional integrated circuit with integrated heat sinks
US7091604B2 (en) * 2004-06-04 2006-08-15 Cabot Microelectronics Corporation Three dimensional integrated circuits
US7289328B2 (en) * 2004-12-21 2007-10-30 Hewlett-Packard Development Company, L.P. Multi-chip module with power system and pass-thru holes
US7791889B2 (en) * 2005-02-16 2010-09-07 Hewlett-Packard Development Company, L.P. Redundant power beneath circuit board
TWI257135B (en) * 2005-03-29 2006-06-21 Advanced Semiconductor Eng Thermally enhanced three dimension package and method for manufacturing the same
WO2007029253A2 (en) * 2005-09-06 2007-03-15 Beyond Blades Ltd. 3-dimensional multi-layered modular computer architecture
US7532480B1 (en) * 2006-12-14 2009-05-12 Nvidia Corporation Power delivery for electronic assemblies
KR100885918B1 (ko) * 2007-04-19 2009-02-26 삼성전자주식회사 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법
US8106505B2 (en) 2007-10-31 2012-01-31 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
US20090154111A1 (en) * 2007-12-17 2009-06-18 Lynch Thomas W Reticulated heat dissipation
US8299590B2 (en) * 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
US8339474B2 (en) * 2008-08-20 2012-12-25 Freescale Semiconductor, Inc. Gain controlled threshold in denoising filter for image signal processing
US8140297B2 (en) * 2009-01-16 2012-03-20 International Business Machines Corporation Three dimensional chip fabrication
JP4951018B2 (ja) * 2009-03-30 2012-06-13 株式会社東芝 半導体装置の製造方法
CN101866913B (zh) * 2009-04-15 2012-05-02 日月光半导体制造股份有限公司 具有屏蔽盖体的芯片封装结构
US8916958B2 (en) * 2009-04-24 2014-12-23 Infineon Technologies Ag Semiconductor package with multiple chips and substrate in metal cap
JP4693924B2 (ja) * 2009-09-30 2011-06-01 株式会社東芝 電子機器
US8427833B2 (en) 2010-10-28 2013-04-23 International Business Machines Corporation Thermal power plane for integrated circuits
US8405998B2 (en) 2010-10-28 2013-03-26 International Business Machines Corporation Heat sink integrated power delivery and distribution for integrated circuits
US8253234B2 (en) 2010-10-28 2012-08-28 International Business Machines Corporation Optimized semiconductor packaging in a three-dimensional stack
US8805132B2 (en) * 2010-12-08 2014-08-12 International Business Machines Corporation Integrated circuit package connected to a data transmission medium
US8982563B2 (en) * 2011-06-28 2015-03-17 Oracle International Corporation Chip package to support high-frequency processors
JP2014171058A (ja) * 2013-03-01 2014-09-18 Sony Corp 受信装置
US9173304B2 (en) 2013-07-18 2015-10-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Vertical blindmate scaling of identical system boards
CN103413797B (zh) * 2013-07-29 2015-10-14 中国科学院电工研究所 一种三维结构单元组装的功率半导体模块
US9881859B2 (en) 2014-05-09 2018-01-30 Qualcomm Incorporated Substrate block for PoP package
US9674940B2 (en) 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via
JP6458444B2 (ja) * 2014-10-21 2019-01-30 株式会社デンソー 電力変換装置
DE102015203217A1 (de) * 2015-02-23 2016-08-25 Dh Electronics Gmbh Leiterplattenanordnung, bei der wenigstens eine zweite Leiterplatte vermittels einer ersten Leiterplatte kühlbar ist
US9439330B1 (en) * 2015-03-29 2016-09-06 Banqiu Wu 3D IC computer system
TWI573515B (zh) * 2015-06-01 2017-03-01 宜鼎國際股份有限公司 疊板構造
CN107172832A (zh) * 2016-03-08 2017-09-15 涂波 多层印刷电路板新工艺
RU2656030C2 (ru) * 2016-07-14 2018-05-30 Акционерное общество "Концерн радиостроения "Вега" Способ изготовления трехмерного электронного модуля
US10178813B2 (en) * 2017-01-26 2019-01-08 The United States Of America As Represented By The Secretary Of The Army Stacked power module with integrated thermal management
US11234343B2 (en) 2018-05-03 2022-01-25 Intel Corporation Thermal management solutions for stacked integrated circuit devices using unidirectional heat transfer devices
CN109411373A (zh) * 2018-09-18 2019-03-01 中国工程物理研究院电子工程研究所 一种采用载体支撑实现多层基板三维堆叠的方法
CN111198693A (zh) * 2018-11-20 2020-05-26 技嘉科技股份有限公司 信号连接装置及芯片烧录装置
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지
KR20210029422A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
US11295053B2 (en) * 2019-09-12 2022-04-05 Arm Limited Dielet design techniques
WO2022088179A1 (en) * 2020-11-02 2022-05-05 Dynex Semiconductor Limited High power density 3d semiconductor module packaging
CN112820726B (zh) * 2021-04-15 2021-07-23 甬矽电子(宁波)股份有限公司 芯片封装结构和芯片封装结构的制备方法
CN113394117A (zh) * 2021-06-11 2021-09-14 山东盛芯电子科技有限公司 一种多芯片堆叠的底层传感区域裸露方法及封装结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5040052A (en) * 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
US5241450A (en) * 1992-03-13 1993-08-31 The United States Of America As Represented By The United States Department Of Energy Three dimensional, multi-chip module
EP0586888B1 (en) * 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5322816A (en) * 1993-01-19 1994-06-21 Hughes Aircraft Company Method for forming deep conductive feedthroughs
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
EP0809924A4 (en) * 1995-02-16 1999-06-02 Micromodule Systems Inc MOUNTING ARRANGEMENT FOR MULTI-CHIP MODULE AND COMPUTER USING THIS

Also Published As

Publication number Publication date
CN1247634A (zh) 2000-03-15
SE9604690L (sv) 1998-06-20
US6014313A (en) 2000-01-11
AU5506098A (en) 1998-07-15
JP2001506417A (ja) 2001-05-15
SE511425C2 (sv) 1999-09-27
KR20000069624A (ko) 2000-11-25
EP0951735A1 (en) 1999-10-27
SE9604690D0 (sv) 1996-12-19
WO1998027587A1 (en) 1998-06-25
CN1139120C (zh) 2004-02-18
CA2275506A1 (en) 1998-06-25

Similar Documents

Publication Publication Date Title
TW462098B (en) A packaging structure for integrated circuits
US5053853A (en) Modular electronic packaging system
CA2046253C (en) Integrated circuit package and compact assemblies thereof
US8115302B2 (en) Electronic module with carrier substrates, multiple integrated circuit (IC) chips and microchannel cooling device
TW459361B (en) Three-dimensional multiple stacked-die packaging structure
US5241450A (en) Three dimensional, multi-chip module
US3812402A (en) High density digital systems and their method of fabrication with liquid cooling for semi-conductor circuit chips
US5329418A (en) 3-D communication and interconnect technique for increased number of computational modules in large-scale electronic equipment
JPH07504538A (ja) フェースダウンボンディングチップのマイクロチャネル冷却
TW497184B (en) Semiconductor device and semiconductor module using the same
JP2882706B2 (ja) 電子回路とその熱制御
JPH05183280A (ja) マルチチップ・モジュール
WO1992017903A3 (en) Three-dimensional multichip module systems and methods of fabrication
JPH0821647B2 (ja) 高密度パツケージ
JP3057386B2 (ja) 回路部品をパックする装置
TW486805B (en) Semiconductor device incorporating module structure
US5546274A (en) Three-dimensional compact array of electronic circuitry
TW517410B (en) High I/O stacked modules for integrated circuits
JPH06250763A (ja) 計算素子および製造方法
JPH09232503A (ja) 三次元積層モジュール
WO2006076381A2 (en) Radial circuit board, system, and methods
US6667555B2 (en) Spacer-connector stud for stacked surface laminated multi-chip modules and methods of manufacture
TW507499B (en) Electroplating multi-trace circuit board substrates using single tie bar
US20040160742A1 (en) Three-dimensional electrical device packaging employing low profile elastomeric interconnection
CN217241094U (zh) 一种内埋铜块的特种pcb印制电路板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees