TWI573515B - 疊板構造 - Google Patents

疊板構造 Download PDF

Info

Publication number
TWI573515B
TWI573515B TW104117747A TW104117747A TWI573515B TW I573515 B TWI573515 B TW I573515B TW 104117747 A TW104117747 A TW 104117747A TW 104117747 A TW104117747 A TW 104117747A TW I573515 B TWI573515 B TW I573515B
Authority
TW
Taiwan
Prior art keywords
sub
board
connector
post
boards
Prior art date
Application number
TW104117747A
Other languages
English (en)
Other versions
TW201644352A (zh
Inventor
陳志興
王筱瑜
Original Assignee
宜鼎國際股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宜鼎國際股份有限公司 filed Critical 宜鼎國際股份有限公司
Priority to TW104117747A priority Critical patent/TWI573515B/zh
Priority to US15/135,248 priority patent/US9788428B2/en
Publication of TW201644352A publication Critical patent/TW201644352A/zh
Application granted granted Critical
Publication of TWI573515B publication Critical patent/TWI573515B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Description

疊板構造
本發明有關於一種疊板構造，尤指一種主電路板與多個副電路板疊接一起之構造。
目前電腦設備為了符合於使用上的功能需求，於電腦設備內部之主電路板(如主機板)常會額外增加擴充板。請參閱第1圖，為習用在主電路板上增加擴充板之立體示意圖。如圖所示，電腦設備包括有一主電路板51，其上設置有複數個特定傳輸規格之連接座511，例如：PCIe傳輸規格之連接座。當電腦設備欲進行功能擴充時，可以將至少一擴充板52之連接器521插接於主電路板51之連接座511之上，以使電腦設備可以透過擴充板52擴充功能。
傳統的擴充板52大都將連接器521設置在其中一側邊端面上，因此，擴充板52之連接器521插接於連接座511時，擴充板52相對於主電路板51將呈現出垂直的態樣，以致於電腦設備必須建置一定的空間才能容納此垂直插設在主電路板51上的擴充板52，此對於現今電腦設備追求輕薄短小之尺寸設計而言，將形成障礙。
或者，如第2圖所示，習用擴充板54之連接器541亦可以選擇設置在一擴充板54之水平表面540上。則，當擴充板54透過連接器541插接於主電路板53之連接座531時，主電路板53與擴充板54間將呈現出一疊接態樣，如此，將可以降低主電路板53與擴充板54間插接後的體積。然而，以往採用疊接的方式進行主電路板53與擴充板54間之插接，主電路板53只能插接單一個擴充板54，此將造成主電路板53之功能擴充上受到嚴重限制。
本發明提出一種疊板構造，其構造包括一主電路板及多個擴 充功能之副電路板，主電路板不僅可以與副電路板採用疊接的方式進行插接，來降低主電路板與副電路板插接後之體積，且主電路板能夠同時與多個副電路板進行疊接，以增加主電路板功能擴充上的便利性及彈性。
本發明提出一種疊板構造，其主電路板包括複數個連接座， 各副電路板上分別定義有複數個後製加工區域，連接器可以根據於欲對應插接連接座之所在位置而相對地設置在其中一後製加工區域上；當副電路板之連接器必須通過其他副電路板才能插接至對應的連接座時，把其他副電路板上會阻礙到副電路板之連接器與對應連接座間插接的各後製加工區域裁切為一鏤空區域，以使副電路板之連接器能夠通過其他副電路板上之鏤空區域而插接至對應的連接座，如此結構設計，主電路板即可以同時與多個副電路板疊接一起。
為達成上述目的，本發明提供一種疊板構造，包括：一主電 路板，包括複數個連接座；及至少兩副電路板，其與主電路板疊接成疊板構造，各副電路板上分別定義有複數個後製加工區域以及具有一連接器，其中各副電路板之連接器根據於欲對應插接的連接座之所在位置而相對的設置在其中一後製加工區域上，且各副電路板之連接器分別插接至主電路板上所對應的連接座；其中，當副電路板之連接器必須通過其他副電路板才能插接至對應的連接座時，將其他副電路板上會阻礙到副電路板之連接器與對應的連接座間之插接的各後製加工區域裁切為一鏤空區域，以使副電路板之連接器能夠通過其他副電路板上之鏤空區域而插接至對應的連接座。
本發明一實施例中，其中副電路板之後製加工區域上所設置的連接器經由副電路板上所佈局的電路佈線電性連接至一應用電路。
本發明一實施例中，其中至少一導電元件將設置在未被裁切及未設置有連接器之後製加工區域上。
本發明一實施例中，其中副電路板之連接器經由導電元件及副電路板上所佈局的電路佈線電性連接至應用電路。
本發明一實施例中，其中導電元件為一焊墊、一金屬凸塊或 一電子元件。
本發明一實施例中，其中主電路板之連接座的設置數量大於或等於副電路板之配置數量以及每一副電路板上所定義的後製加工區域之數量。
本發明一實施例中，其中各副電路板係採用相同尺寸及規格的電路板來後製加工。
本發明一實施例中，尚包括至少一固定柱及至少一固定件，其中主電路板與副電路板皆設置有至少一孔洞，固定件通過主電路板及/或副電路板之孔洞而與對應的固定柱嵌合一起。
100‧‧‧疊板構造
11‧‧‧主電路板
110‧‧‧處理器
111‧‧‧第一連接座
113‧‧‧第二連接座
115‧‧‧第三連接座
118‧‧‧電路佈線
21‧‧‧第一副電路板
210‧‧‧應用電路
211‧‧‧第一連接器
212‧‧‧後製加工區域
214‧‧‧後製加工區域
216‧‧‧後製加工區域
217‧‧‧鏤空區域
218‧‧‧電路佈線
23‧‧‧第二副電路板
230‧‧‧應用電路
231‧‧‧第二連接器
232‧‧‧後製加工區域
233‧‧‧導電元件
234‧‧‧後製加工區域
236‧‧‧後製加工區域
237‧‧‧鏤空區域
238‧‧‧電路佈線
25‧‧‧第三副電路板
250‧‧‧應用電路
251‧‧‧第三連接器
252‧‧‧後製加工區域
253‧‧‧導電元件
254‧‧‧後製加工區域
255‧‧‧導電元件
256‧‧‧後製加工區域
258‧‧‧電路佈線
31‧‧‧固定件
33‧‧‧固定柱
51‧‧‧主電路板
511‧‧‧連接座
52‧‧‧擴充板
521‧‧‧連接器
53‧‧‧主電路板
531‧‧‧連接座
54‧‧‧擴充板
540‧‧‧水平表面
541‧‧‧連接器
第1圖：為習用在主電路板上增加擴充板之立體示意圖。
第2圖：為習用在主電路板上增加擴充板之又一立體示意圖。
第3圖：為本發明主電路板之平面結構示意圖。
第4(A)圖及第4(B)圖：分別為本發明第一副電路板在後製加工前及後製加工後之平面結構示意圖。
第5(A)圖及第5(B)圖：分別為本發明第二副電路板在後製加工前及後製加工後之平面結構示意圖。
第6(A)圖及第6(B)圖：分別為本發明第三副電路板在後製加工前及後製加工後之平面結構示意圖。
第7圖：為本發明疊板構造之立體結構爆炸圖。
第8圖：為本發明疊板構造之剖面結構組合圖。
第9圖：為本發明疊板構造之立體結構組合圖。
請參閱第3圖，為本發明主電路板之平面結構示意圖。如第3圖所示，本發明主電路板11包括一處理器110及複數個連接座，例如：第一連接座111、第二連接座113及第三連接座115。處理器110將透過電路佈線118分別電性連接第一連接座111、第二連接座113及第三連接座115。在本發明中，主電路板11可以為一電腦設備的主機板。
請參閱第4(A)圖、第5(A)圖及第6(A)圖，分別為本發明各副 電路板在後製加工前之平面結構示意圖。如第4(A)圖所示，第一副電路板21包括一應用電路210及定義有複數個後製加工區域212、214、216，電路佈線218將佈設在應用電路210與後製加工區域212、214、216之間。如第5(A)圖所示，第二副電路板23包括一應用電路230及定義有複數個後製加工區域232、234、236，電路佈線238將佈設在應用電路230與後製加工區域232、234、236之間。如第6(A)圖所示，第三副電路板25包括一應用電路250及定義有複數個後製加工區域252、254、256，電路佈線258將佈設在應用電路250與後製加工區域252、254、256之間。在本發明中，每一副電路板21、23、25係採用相同尺寸及規格的電路板來後製加工，其可以分別為不同應用功能的擴充卡，例如：一網路卡、顯示卡、介面規格轉換卡、儲存裝置擴充卡或其他應用功能之擴充卡。此外，各副電路板21/23/25在後製加工前，後製加工區域212、214、216/232、234、236/252、254、256之上將未設置有任何的電子元件及未佈設有任何的電路線路。
繼續，參閱第4(B)圖、第5(B)圖及第6(B)圖，分別為本發明 各副電路板在後製加工後之平面結構示意圖，且同時參閱第7圖為本發明疊板構造之立體結構爆炸圖。
本發明各副電路板21、23、25在與主電路板11疊接一起前， 需要額外進行三道後製加工程序。首先，本發明執行第一道後製加工程序，每一副電路板21、23、25將會分別加工設置有一連接器211、231、251，每一連接器211、231、251將會根據於欲對應插接之連接座111、113、115之所在位置而相對的設置在一適當的後製加工區域上。例如：第一副電路板21之第一連接器211將會根據於欲對應插接之第一連接座111之所在位置而相對地設置在垂直延伸的後製加工區域212之上，第二副電路板23之第二連接器231將會根據於欲對應插接之第二連接座113之所在位置而相對地設置在垂直延伸的後製加工區域234上，而第三副電路板25之第三連接器251將會根據於欲對應插接之第三連接座115之所在位置而相對地設置在垂直延伸的後製加工區域256之上。
另，當第一、第二、第三副電路板21、23、25之第一、第二、 第三連接器211、231、251欲插接至主電路板11上所對應的第一、第二、第三連接座111、113、115時，第一副電路板21之第一連接器211係可以直接插接至對應的第一連接座111，然，第二副電路板23之第二連接器231必須通過第一副電路板21之後製加工區域214才能插接至對應的第二連接座113，而第三副電路板25之第三連接器251必須通過第二電路板23之後製加工區域236及第一電路板21之後製加工區域216才能插接至對應的第三連接座115。於是，為避免後製加工區域214、216、236阻礙到第二、第三連接器231、251與第二、第三連接座113、115間之插接，本發明將會對於第一、第二副電路板21、23執行第二道後製加工程序，利用一裁切工具分別對於第一、第二副電路板21、23上的後製加工區域214、216、236進行加工裁切，以分別裁切出一鏤空區域217/237。在進行完區域裁切過程後，第二、第三副電路板23、25的第二、第三連接器231、251即可以順利通過第一、第二副電路板21、23的鏤空區域217、237而插接至對應的第二、第三連接座113、115。
接續，第一副電路板21之第一連接器211係設置在電路佈線 218旁，第一連接器211能夠將其引腳直接拉線至電路佈線218，以經由電路佈線218電性連接應用電路210。相對的，第二副電路板23之第二連接器231與電路佈線238之間存在有一未被裁切及未設置有連接器之後製加工區域232，以致第二連接器231與電路佈線238之間呈現斷路狀態；同樣地，第三副電路板25之第三連接器251與電路佈線258之間存在有兩未被裁切及未設置有連接器之後製加工區域252、254，以致第三連接器251與電路佈線258之間呈現斷路狀態。於是，為了讓第二連接器231與電路佈線238間可以線路連接以及第三連接器251與電路佈線258之間可以線路連接，本發明將對於第二、第三副電路板23、25執行第三道後製加工程序，在第二副電路板23之後製加工區域232上加工設置一導電元件233以及在第三副電路板25之後製加工區域252、254上分別加工設置一導電元件253、255。於是，在導電元件233、253、255加工設置完成後，第二副電路板23之第二連接器231 即可以透過導電元件233銜接電路佈線238，並透過導電元件233及電路佈線238電性連接應用電路230；而第三副電路板25之第三連接器251即可以透過導電元件253、255銜接電路佈線258，並透過導電元件253、255及電路佈線258電性連接應用電路250。在本發明一實施例中，導電元件233、253、255可以為一焊墊、一金屬凸塊或一電子元件(如阻抗元件)。
本發明一較佳實施例中，第一、第二副電路板21、23在執行 後製加工程序時，亦可優先選擇進行區域214、216、236的裁切，再進行連接器211、231及/或導電元件233的設置，藉以避免裁切工具運作時造成連接器211、231及導電元件233的損壞。此外，本發明在第一、第二副電路板21、23之上預先定義複數個未設置有電子元件及未佈設有任何的電路線路之後製加工區域212、214、216、232、234、236，則，第一、第二副電路板21、23在對於區域214、216、236執行裁切時，將可以避免裁切到應用電路210/230之電子元件或線路，以確保應用電路210/230的完整性。
請參閱第8圖及第9圖，分別為本發明疊板構造之剖面結構組 合圖及立體結構組合圖，並同時參閱第7圖。本發明第一、第二、第三副電路板21、23、25在執行完三道後製加工程序後，將分別與主電路板11進行疊接，第一連接器211將會與對應的第一連接座111插接一起，第二連接器231將會與對應的第二連接座113插接一起，而第三連接器251將會與對應的第三連接座115插接一起。
在第一、第二、第三副電路板21、23、25與主電路板11完成 疊接後，主電路板11之處理器110將透過第一連接座111及第一連接器211間的插接以傳送電性訊號至第一副電路板21而控制第一副電路板21之應用電路210之電路運作，透過第二連接座113及第二連接器231間的插接以傳送電性訊號至第二副電路板23而控制第二副電路板23之應用電路230之電路運作，以及透過第三連接座115及第三連接器251間的插接以傳送電性訊號至第三副電路板25而控制第三副電路板25之應用電路250之電路運作。如此據以實施，主電路板11將可以利用這些疊接的副電路板21、23、25而擴充本身的功能。
此外，本發明又一實施例中，主電路板11與第一、第二、第 三副電路板21、23、25之板體上分別設置至少一孔洞30，並且進一步提供至少一固定件31及至少一固定柱33。當第一、第二、第三副電路板21、23、25與主電路板11完成疊接後，亦可將固定件31通過主電路板11及/或副電路板21、23、25之孔洞30而與對應的固定柱33嵌合一起，使得第一、第二、第三副電路板21、23、25可以嵌固在主電路板11之上，而增加疊板構造100的穩固性。
再者，本發明具體實施例中，主電路板11雖選擇與三個副電 路板21、23、25疊接成疊板構造100，然而，熟悉該項技藝者亦可理解，主電路板11也能根據於實際的擴充功能之需求而與兩個或四個以上的副電路板疊接成疊板構造。並且，本發明一實施例中，主電路板11之連接座的設置數量將會大於或等於副電路板之配置數量與每一副電路板上所定義的後製加工區域之數量，例如：若主機板與四片的副電路板進行疊接，將會在主電路板上設置四個或四個以上的連接座以及在每一副電路板上定義出四個後製加工區域。
綜合上述，本發明主電路板11不僅可以採用疊接的方式與擴 充的副電路板21、23、25進行插接，以降低主電路板11與副電路板21、23、25插接後之體積，且主電路板11可以根據於實際的擴充功能之需求而同時與多個副電路板21、23、25進行疊接，以增加主電路板11功能擴充上的便利性及彈性。
以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
100‧‧‧疊板構造
11‧‧‧主電路板
110‧‧‧處理器
111‧‧‧第一連接座
113‧‧‧第二連接座
115‧‧‧第三連接座
21‧‧‧第一副電路板
210‧‧‧應用電路
211‧‧‧第一連接器
212‧‧‧後製加工區域
23‧‧‧第二副電路板
230‧‧‧應用電路
231‧‧‧第二連接器
232‧‧‧後製加工區域
234‧‧‧後製加工區域
25‧‧‧第三副電路板
250‧‧‧應用電路
251‧‧‧第三連接器
252‧‧‧後製加工區域
254‧‧‧後製加工區域
256‧‧‧後製加工區域
31‧‧‧固定件
33‧‧‧固定柱

Claims (8)

  1. 一種疊板構造，包括：一主電路板包括複數個連接座；及至少兩副電路板，其與主電路板疊接成疊板構造，各副電路板上分別定義有複數個後製加工區域以及具有一連接器，其中各副電路板之連接器根據於欲對應插接的連接座之所在位置而相對的設置在其中一後製加工區域上，且各副電路板之連接器分別插接至主電路板上所對應的連接座；其中，當副電路板之連接器必須通過其他副電路板才能插接至對應的連接座時，將其他副電路板上會阻礙到副電路板之連接器與對應的連接座間之插接的各後製加工區域裁切為一鏤空區域，以使副電路板之連接器能夠通過其他副電路板上之鏤空區域而插接至對應的連接座。
  2. 如申請專利範圍第1項所述之疊板構造，其中該副電路板之該後製加工區域上所設置的該連接器經由該副電路板上所佈局的電路佈線電性連接至一應用電路。
  3. 如申請專利範圍第2項所述之疊板構造，其中至少一導電元件將設置在未被裁切及未設置有該連接器之該後製加工區域上。
  4. 如申請專利範圍第3項所述之疊板構造，其中該副電路板之該連接器經由該導電元件及該副電路板上所佈局的電路佈線電性連接至該應用電路。
  5. 如申請專利範圍第4項所述之疊板構造，其中該導電元件為一焊墊、一金屬凸塊或一電子元件。
  6. 如申請專利範圍第1項所述之疊板構造，其中該主電路板之該連接座的設置數量大於或等於該副電路板之配置數量以及每一該副電路板上所定義的該後製加工區域之數量。
  7. 如申請專利範圍第1項所述之疊板構造，其中各該副電路板係採用相 同尺寸及規格的電路板來後製加工。
  8. 如申請專利範圍第1項所述之疊板構造，尚包括至少一固定柱及至少一固定件，其中該主電路板與該副電路板皆設置有至少一孔洞，該固定件通過該主電路板及/或該副電路板之孔洞而與對應的該固定柱嵌合一起。
TW104117747A 2015-06-01 2015-06-01 疊板構造 TWI573515B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104117747A TWI573515B (zh) 2015-06-01 2015-06-01 疊板構造
US15/135,248 US9788428B2 (en) 2015-06-01 2016-04-21 Stack structure of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104117747A TWI573515B (zh) 2015-06-01 2015-06-01 疊板構造

Publications (2)

Publication Number Publication Date
TW201644352A TW201644352A (zh) 2016-12-16
TWI573515B true TWI573515B (zh) 2017-03-01

Family

ID=57397320

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117747A TWI573515B (zh) 2015-06-01 2015-06-01 疊板構造

Country Status (2)

Country Link
US (1) US9788428B2 (zh)
TW (1) TWI573515B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109121292A (zh) * 2018-09-29 2019-01-01 维沃移动通信有限公司 一种电路板结构、制作方法及电子设备
CN114071869A (zh) * 2020-07-31 2022-02-18 华为技术有限公司 金手指电路板、金手指连接器及电子设备
JP2022067911A (ja) * 2020-10-21 2022-05-09 キヤノン株式会社 システム、装置、ノード装置、ゲートウェイ装置、リピータ装置、システムの制御方法、生産設備、物品の製造方法、制御プログラム、記録媒体
US20240064898A1 (en) * 2022-08-22 2024-02-22 Motorola Mobility Llc Circuit Board Assembly with Interposer Circuit Board and Corresponding Electronic Devices and Methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2461238Y (zh) * 2000-12-13 2001-11-21 胜开科技股份有限公司 可堆叠式的积体电路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE511425C2 (sv) * 1996-12-19 1999-09-27 Ericsson Telefon Ab L M Packningsanordning för integrerade kretsar
US8106505B2 (en) * 2007-10-31 2012-01-31 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
JP6015940B2 (ja) * 2013-01-17 2016-10-26 住友電装株式会社 プリント基板積層体を備えた電気接続箱
US8864518B2 (en) * 2013-01-20 2014-10-21 International Business Machines Corporation Stack connector component having high speed and low speed pins
US9173304B2 (en) * 2013-07-18 2015-10-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Vertical blindmate scaling of identical system boards
US9674940B2 (en) * 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via
JP6458444B2 (ja) * 2014-10-21 2019-01-30 株式会社デンソー 電力変換装置
KR102449193B1 (ko) * 2015-12-04 2022-09-29 삼성전자주식회사 버퍼를 포함하는 메모리 패키지, 확장 가능한 메모리 모듈 및 멀티-모듈 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2461238Y (zh) * 2000-12-13 2001-11-21 胜开科技股份有限公司 可堆叠式的积体电路装置

Also Published As

Publication number Publication date
TW201644352A (zh) 2016-12-16
US9788428B2 (en) 2017-10-10
US20160353573A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
KR102287653B1 (ko) 다수의 PCIe 커넥터를 가진 PCIe 카드
TWI573515B (zh) 疊板構造
TWI637562B (zh) Connector system
CN201887274U (zh) 线缆连接器组件
CN101790277B (zh) 用于制作印刷电路板的方法、印刷电路板及装置
CN101489350A (zh) 连接器及应用该连接器的电子产品
TWM529293U (zh) 將配置腳位設於接地腳位與電源腳位間的連接器
CN103730790B (zh) 用于电子装置的电子元器件的连接装置
US11196196B2 (en) Connection apparatus, network board connection system, and communications device
TW201618386A (zh) 下一世代形狀因子連接器
CN105430891B (zh) 柔性线路板及移动终端
CN104951004A (zh) 叠板构造
CN104064896A (zh) 弯式连接器和连接器组件及通信组件
TWM468802U (zh) 直立型電連接器
CN204885747U (zh) 一种电子装置
CN101631430A (zh) 一种电路板组及电子设备
CN206163868U (zh) Usb全信号转接装置
WO2015109584A1 (zh) 一种主板结构及终端
CN219718584U (zh) 一种功能板卡及电子设备
CN204045785U (zh) 柔性扁平排线连接器
CN210954240U (zh) 半导体测试装置
US8842442B2 (en) Electronic system and guide pin device thereof
CN105677591A (zh) 一种存储设备
TWM469663U (zh) 具有ngff模組的堆疊型連接裝置
CN105281162A (zh) 一种电子装置