KR102538704B1 - 플렉시블 브리지 다이를 포함한 스택 패키지 - Google Patents

플렉시블 브리지 다이를 포함한 스택 패키지 Download PDF

Info

Publication number
KR102538704B1
KR102538704B1 KR1020180154770A KR20180154770A KR102538704B1 KR 102538704 B1 KR102538704 B1 KR 102538704B1 KR 1020180154770 A KR1020180154770 A KR 1020180154770A KR 20180154770 A KR20180154770 A KR 20180154770A KR 102538704 B1 KR102538704 B1 KR 102538704B1
Authority
KR
South Korea
Prior art keywords
package
sub
flexible
bridge die
flexible bridge
Prior art date
Application number
KR1020180154770A
Other languages
English (en)
Other versions
KR20200067671A (ko
Inventor
성기준
은경태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180154770A priority Critical patent/KR102538704B1/ko
Priority to US16/532,772 priority patent/US10811359B2/en
Priority to CN201910880861.6A priority patent/CN111276467B/zh
Priority to DE102019129595.5A priority patent/DE102019129595A1/de
Publication of KR20200067671A publication Critical patent/KR20200067671A/ko
Application granted granted Critical
Publication of KR102538704B1 publication Critical patent/KR102538704B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

제1서브 패키지에 제2서브 패키지가 스택되고, 이들을 외측 폴리머 밀봉층이 밀봉한 스택 패키지를 제시한다. 제1서브 패키지는 제1 및 제2반도체 다이들과, 이들 사이에 배치된 제1플렉시블 브리지 다이(flexible bridge die), 이들을 밀봉하는 제1내측 폴리머 밀봉층을 포함하여 구성될 수 있다.

Description

플렉시블 브리지 다이를 포함한 스택 패키지{Stack package including flexible bridge die}
본 출원은 반도체 패키지 기술에 관한 것으로, 특히, 플렉시블 브리지 다이를 포함한 스택 패키지에 관한 것이다.
사물 인터넷(IoT: Internet of Things)에 대한 활용이 증가하면서, 사물 인터넷에 적용되는 전자 제품이나 또는 웨어러블 장치(wearable device)에 플렉시블 패키지(flexible package)가 요구되고 있다. 플렉시블 패키지는 휘거나 굽힐 수 있는 형태의 반도체 패키지로 개발되고 있다. 플렉시블한 특성을 유지하면서도 고용량을 제공할 수 있는 플렉시블 패키지가 점차 더 요구되고 있다. 복수의 반도체 다이들을 포함하도록 플렉시블 패키지를 구성하고자 하는 요구가 점점 더 증가하고 있다.
본 출원은 반도체 다이들(semiconductor dies) 사이에 플렉시블 브리지 다이(flexible bridge die)가 배치된 서브 패키지(sub package) 구조를 제시하고자 한다. 서브 패키지들이 실질적으로 수직하게 서로 스택된 구조의 스택 패키지를 제시하고자 한다.
본 출원의 일 관점은, 제1플렉시블 기판에 수직하게 이격되어 배치된 제2플렉시블 기판; 상기 제1 및 제2플렉시블 기판 사이에 배치된 제1서브 패키지; 상기 제1서브 패키지 및 상기 제2플렉시블 기판 사이에 배치된 제2서브 패키지; 상기 제1서브 패키지를 상기 제2서브 패키지에 전기적으로 연결하는 내측 커넥터들; 및 상기 제1 및 제2플렉시블 기판들 사이를 채워 상기 제1 및 제2서브패키지들을 밀봉하는 외측 폴리머 밀봉층을 포함하는 스택 패키지를 제시할 수 있다.
상기 제1서브 패키지는, 상기 제1플렉시블 기판 상에 배치되어 서로 이격된 제1반도체 다이(die) 및 제2반도체 다이, 상기 제1 및 제2반도체 다이들 사이에 배치된 제1플렉시블 브리지 다이(flexible bridge die), 상기 제1 및 제2반도체 다이들 및 상기 제1플렉시블 브리지 다이를 밀봉하는 제1내측 폴리머 밀봉층(inner polymeric encapsulating layer), 및 상기 제1 및 제2반도체 다이들을 상기 제1플렉시블 브리지 다이에 각각 전기적으로 연결시키는 제1 및 제2재배선(RDL)들을 포함할 수 있다.
상기 내측 커넥터들은 상기 제1플렉시블 브리지 다이를 상기 제2서브 패키지에 전기적으로 접속시킬 수 있다.
본 출원의 일 관점은, 제1서브 패키지; 상기 제1서브 패키지 상에 스택(stack)된 제2서브 패키지; 상기 제1서브 패키지에 상기 제2서브 패키지를 전기적으로 접속시키는 내측 커넥터들; 및 상기 제1 및 제2서브 패키지들을 밀봉하는 외측 폴리머 밀봉층을 포함하는 스택 패키지를 제시할 수 있다.
상기 제1서브 패키지는, 제1반도체 다이에 이격된 제2반도체 다이, 상기 제1 및 제2반도체 다이들 사이에 배치된 제1플렉시블 브리지 다이, 상기 제1 및 제2반도체 다이들 및 상기 제1플렉시블 브리지 다이를 밀봉하는 제1내측 폴리머 밀봉층, 및 상기 제1 및 제2반도체 다이들을 상기 제1플렉시블 브리지 다이에 각각 전기적으로 연결시키는 제1 및 제2재배선들을 포함할 수 있다.
상기 내측 커넥터들은 상기 제1플렉시블 브리지 다이에 상기 제2서브 패키지를 전기적으로 접속시킬 수 있다.
본 출원의 일 관점은, 제1 및 제2 반도체 다이 사이에 배치된 제1플렉시블 브리지 다이, 상기 제1반도체 다이를 상기 제1플렉시블 다이에 전기적으로 연결하는 제1재배선들, 및 상기 제2반도체 다이를 상기 제2플렉시블 다이에 전기적으로 연결하는 제2재배선들을 포함한 제1서브 패키지; 및 상기 제1서브 패키지의 양쪽 가장자리에 부착된 제1서포터들을 포함하는 스택 패키지를 제시할 수 있다.
삭제
본 출원의 실시예들에 따르면, 반도체 다이들 사이에 플렉시블 브리지 다이가 배치된 서브 패키지 구조를 제시할 수 있다. 서브 패키지들이 실질적으로 수직하게 서로 스택된 구조의 스택 패키지를 제시할 수 있다. 스택 패키지는 플렉시블 능력을 가질 수 있다.
스택 패키지 내에 반도체 다이들이 서로 실질적으로 수직하게 스택되면서도, 스택 패키지는 휘거나 구부려지는 플렉시블한 특성을 구현할 수 있다. 플렉시블 브리지 다이는 스택 패키지의 플렉시블 특성에 기여할 수 있다. 플렉시블 스택 패키지가 구부려질 수 있어, 서로 수직하게 스택된 반도체 다이들에 크랙(crack)이 유효하게 억제할 수 있다. 복수의 반도체 다이들이 수직하게 스택되면서도, 또한, 플렉시블 브리지 다이 양측에 반도체 다이들이 배치될 수 있어, 플렉시블 스택 패키지는 고용량의 패키지로 구현될 수 있다.
도 1은 일 예에 따른 스택 패키지의 단면 구조를 보여주는 단면도이다.
도 2는 도 1의 스택 패키지의 제1서브 패키지를 보여주는 단면도이다.
도 3은 도 2의 제1서브 패키지의 제1플렉시블 브리지 다이 부분을 확대 도시한 단면도이다.
도 4 및 도 5는 일 예에 의한 제1플렉시블 브리지 다이가 휘어진 형상들을 보여주는 단면도들이다.
도 6는 도 1의 스택 패키지의 제2서브 패키지를 보여주는 단면도이다.
도 7 및 도 8은 일 예에 의한 스택 패키지가 휘어진 형상들을 보여주는 단면도들이다.
도 9는 일 예에 의한 스택 패키지를 보여주는 단면도이다.
도 10은 일 예에 의한 스택 패키지를 보여주는 단면도이다.
도 11은 도 10의 스택 패키지의 보강 패턴을 보여주는 개략적인 평면도이다.
도 12는 일 예에 의한 스택 패키지에서의 벤딩 스트레인(bending strain)을 시뮬레이션(simulation)한 결과를 보여주는 도면이다.
본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다.
본 출원의 예의 기재에서 "제1" 및 "제2", "측면(side)", "상부(top)"및 "하부(bottom or lower)"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 브리지 다이 또는 스택 패키지가 플렉시블하다는 것은, 인가되는 스트레스(stress)에 의해 크랙(crack)없이 굽혀지거나 휘어질 수 있다는 것을 의미할 수 있다.
반도체 패키지는 반도체 다이 또는 반도체 칩과 같은 전자 소자들을 포함할 수 있으며, 반도체 다이 또는 칩은 전자 회로가 집적된 반도체 기판이 다이(die) 또는 칩 형태로 절단 가공된 형태를 포함할 수 있다. 반도체 칩은 DRAM이나 SRAM, NAND FLASH, NOR FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나, 또는 반도체 기판에 논리 회로가 집적된 로직(logic) 다이나 에이직(ASIC) 칩을 의미할 수 있다. 반도체 패키지는 휴대 단말기와 같은 정보통신 기기나, 바이오(bio)나 헬스케어(health care) 관련 전자 기기들, 인간에 착용 가능한(wearable) 전자 기기들에 적용될 수 있다. 반도체 패키지는 사물 인터넷에 적용될 수 있다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 일 예에 따른 스택 패키지(stack package: 10)의 단면 구조를 보여준다.
도 1을 참조하면, 일 예에 의한 스택 패키지(10)는 제1서브 패키지(100) 및 제2서브 패키지(200)을 포함하여 구성될 수 있다. 제2서브 패키지(200)는 제1서브 패키지(100) 상에 실질적으로 수직하게 스택될 수 있다. 제1 및 제2서브 패키지들(100, 200)은 스택 패키지(10)를 구성하는 하나의 패키지 모듈(package module) 또는 패키지 단위(package unit)일 수 있다. 일 실시예에서 제1서브 패키지(100) 및 제2서브 패키지(200)는 실질적으로 동일한 형태 및 크기로 구성될 수 있다.
제1 및 제2서브 패키지들(100, 200)은 플렉시블 능력(flexibility)을 가지도록 구성될 수 있다. 제1 및 제2서브 패키지들(100, 200)이 플렉시블하므로, 제1 및 제2서브 패키지들(100, 200)은 인가되는 외력 또는 스트레스(stress)에 순응하여, 자유롭게 굽혀지거나 펴질 수 있다. 제1 및 제2서브 패키지들(100, 200)은 크랙(crack)이나 파단없이 휘어지거나 굽혀졌다가 다시 펴질 수 있다.
제1 및 제2서브 패키지들(100, 200)의 스택 구조는 제1플렉시블 기판(300) 상에 스택된다. 제2플렉시블 기판(400)이 제1플렉시블 기판(300) 상에 실질적으로 이격되어 배치될 수 있다. 제1 및 제2서브 패키지들(100, 200)의 스택 구조가 제1플렉시블 기판(300)과 제2플렉시블 기판(400) 사이에 배치된다. 제1플렉시블 기판(300)은 플렉시블 특성 또는 유연성을 제공하는 폴리머층을 포함할 수 있다. 폴리머층은 폴리 이미드(poly imide)층을 포함할 수 있다. 제2플렉시블 기판(400)은 플렉시블 특성 또는 유연성을 제공하는 폴리 이미드(PI)층을 포함할 수 있다.
제1플렉시블 기판(300)은 제1 및 제2서브 패키지들(100, 200)을 외부 기기에 전기적으로 연결시키기 위한 기판 배선 구조(interconnects structure: 310)를 구비한다. 제1플렉시블 기판(300)은 기판 배선 구조(310)를 포함하고 있지만, PI층의 유연성이 제1플렉시블 기판(300)에 플렉시블 능력을 제공할 수 있다.
기판 배선 구조(310)는 제1도전성 랜드(conductive land: 311)들, 이에 대응되는 반대측의 제2도전성 랜드(313)들 및 이들을 서로 연결시키는 연결 배선(312)들과 같은 배선들을 포함할 수 있다. 제2도전성 랜드(313)에 외측 커넥터(outer connector: 350)들이 전기적으로 접속된다. 외측 커넥터(350)들은 스택 패키지(10)를 외부 기기 또는 다른 전자 모듈에 전기적으로 접속시키는 접속 부재로 도입될 수 있다. 외측 커넥터(350)들은 솔더 볼(solder ball) 형태로 도입될 수 있다.
제1내측 커넥터(inner connector: 150)들이 제1서브 패키지(100)와 제1플렉시블 기판(300) 사이에 도입되고, 제1서브 패키지(100)와 제1플렉시블 기판(300)을 서로 전기적으로 접속시킨다. 제2내측 커넥터(250)들이 제1서브 패키지(100)와 제2서브 패키지(200) 사이에 도입되고, 제1서브 패키지(100)와 제2서브 패키지(200)를 서로 전기적으로 접속시킨다. 내측 커넥터들(150, 250)들은 마이크로 솔더 볼(micro solder ball) 형태 또는 도전성 범프(bump) 형태의 접속 부재로 도입될 수 있다.
외측 폴리머 밀봉층(outer polymeric encapsulating layer: 500)가 제1 및 제2플렉시블 기판들(300, 400) 사이를 채우도록 형성된다. 외측 폴리머 밀봉층(500)은 제1 및 제2서브패키지들(100, 200)을 밀봉한다. 외측 폴리머 밀봉층(500)은 제1 및 제2서브 패키지들(100, 200)이 서로 이격된 사이 부분을 채우도록 연장될 수 있다. 외측 폴리머 밀봉층(500)은 제1제1서브 패키지(100)와 제1플렉시블 기판(300)이 서로 이격된 사이 부분을 채우도록 연장될 수 있다.
외측 폴리머 밀봉층(500)은 플렉시블 특성 또는 유연성을 제공하는 폴리머층을 포함할 수 있다. 외측 폴리머 밀봉층(500) 실리콘 수지(silicone resin)을 포함하여 형성될 수 있다. 실리콘 수지는 실리콘 원자(Si)와 산소 원자(O)가 결합된 실록산(siloxane) 결합, 즉, Si-O 결합들이 삼차원 네트워크(network)를 이루는 수지상을 포함할 수 있다.
제1 및 제2플렉시블 기판들(300, 400), 외측 폴리머 밀봉층(500), 제1 및 제2서브 패키지들(100, 200)은 모두 플렉시블 능력을 가지므로, 스택 패키지(10)에 플렉시블 능력을 제공할 수 있다. 이에 따라, 스택 패키지(10)는 크랙이나 파단없이 휘어지거나 굽혀지는 플렉시블 능력을 가질 수 있다.
도 2는 도 1의 제1서브 패키지(100)를 보여주는 단면도이다. 도 3은 도 2의 제1서브 패키지(100)의 제1플렉시블 브리지 다이(110) 부분을 확대 도시한 단면도이다.
도 2를 참조하면, 일 예에 따른 제1서브 패키지(100)는 스택 패키지(10)를 구성하는 하나의 패키지 모듈(package module) 또는 패키지 단위(package unit)일 수 있다. 제1서브 패키지(100)는 제1반도체 다이(die: 121)와 이에 이격되도록 배치된 제2반도체 다이(122)를 포함한다. 제1반도체 다이(121)와 제2반도체 다이(122)는 동일한 종류 및 크기를 가지는 반도체 다이일 수 있다. 일 실시예에서는 제1반도체 다이와 제2반도체 다이는 서로 다른 종류의 반도체 다이이거나 서로 다른 크기를 가지는 반도체 다이일 수 있다.
제1플렉시블 브리지 다이(flexible bridge die: 110)가 제1반도체 다이(121)와 제2반도체 다이(122) 사이에 배치된다. 제1내측 폴리머 밀봉층(inner polymeric encapsulating layer: 190)이 제1 및 제2반도체 다이들(121, 122) 및 제1플렉시블 브리지 다이(110)를 덮어 밀봉한다. 제1내측 폴리머 밀봉층(190)은 제1반도체 다이(121)와 제1플렉시블 브리지 다이(110)와의 사이에 이격된 부분을 덮도록 연장될 수 있다. 제1내측 폴리머 밀봉층(190)은 제1반도체 다이(121)의 외측 측면(121W)을 노출하도록 형성될 수 있다. 제1내측 폴리머 밀봉층(190)은 제2반도체 다이(122)와 제1플렉시블 브리지 다이(110)와의 사이에 이격된 부분을 덮도록 연장될 수 있다. 제1내측 폴리머 밀봉층(190)은 제2반도체 다이(122)의 외측 측면(122W)을 노출하도록 형성될 수 있다.
제1내측 폴리머 밀봉층(190)은 플렉시블 특성 또는 유연성을 제공하는 폴리머층을 포함할 수 있다. 제1내측 폴리머 밀봉층(190)은 제1서브 패키지(100)에 플렉시블 특성을 제공하도록 형성될 수 있다. 제1내측 폴리머 밀봉층(190)은 외측 폴리머 밀봉층(500)과 실질적으로 동일한 폴리머 물질로 형성될 수 있다. 제1내측 폴리머 밀봉층(190)은 실리콘 수지를 포함하여 형성될 수 있다.
도 2 및 도 3을 참조하면, 제1플렉시블 브리지 다이(110)는 제1플렉시블 브리지 다이 몸체부(flexible bridge die body: 111), 관통 비아(through via: 112)들 및 포스트 범프(post bump: 113)들을 포함하여 구성될 수 있다. 제1내측 폴리머 밀봉층(190)은 제1 및 제2반도체 다이들(121, 122) 및 제1플렉시블 브리지 다이 몸체부(111)를 밀봉한다.
제1플렉시블 브리지 다이 몸체부(111)는 제1반도체 다이(121)와 이격되고, 제2반도체 다이(122)와도 이격되도록 위치한다. 관통 비아(112)들은 제1플렉시블 브리지 다이 몸체부(111)를 상하로 실질적으로 관통한다. 포스트 범프(113)들은 관통 비아(112)들 각각에 직접적으로 연결되어 전기적으로 접속된다. 제1포스트 범프(126)가 제1관통 비아(118)의 일 단부에 연결되고, 제2포스트 범프(127)가 제2관통 비아(119)의 일 단부에 연결된다. 제1 및 제2포스트 범프들(126, 127)은 제1플렉시블 브리지 다이 몸체부(111)의 상측 표면(111T)에서 상측으로 돌출된 형상으로 배치된다.
도 3을 참조하면, 제1플렉시블 브리지 다이 몸체부(111)의 두께(T1)는 이웃하는 제1반도체 다이(121)의 두께(T2) 보다 작은 두께를 가지도록 구성될 수 있다. 이에 따라, 제1내측 폴리머 밀봉층(190)의 상측 표면(190T)과 제1플렉시블 브리지 다이 몸체부(111)의 상측 표면(111T) 사이의 거리(L1)는, 제1내측 폴리머 밀봉층(190)의 상측 표면(190T)과 제1반도체 다이(121)의 상측 표면(121T) 사이의 거리(L2) 보다 크게 된다. 제1플렉시블 브리지 다이 몸체부(111)는 제1반도체 다이(121)의 두께의 40% 내지 90%의 두께를 가질 수 있다. 제1플렉시블 브리지 다이 몸체부(111)는 제1반도체 다이(110)의 두께의 절반 내외의 작은 두께를 가질 수 있다.
제1플렉시블 브리지 다이 몸체부(111)는 플렉시블 특성 또는 유연성을 제공하는 폴리머층을 포함하여 구성될 수 있다. 제1플렉시블 브리지 다이 몸체부(111)는 유연하면서도 전기적 절연성이 우수한 폴리 이미드(PI)층을 포함하여 구성될 수 있다. 관통 비아(112)들은 폴리 이미드층을 상하로 실질적으로 관통하도록 형성될 수 있다. 관통 비아(112)들은 관통 실리콘 비아(TSV: Through Silicon Via) 구조와 유사한 구조를 가지도록 형성될 수 있다. 예컨대, 폴리 이미드층을 관통하는 관통홀(through hole)을 형성하고, 관통홀을 채우는 도전성 비아를 형성하는 과정으로 관통 비아(112)들이 형성될 수 있다. 도전성 비아들은 도전성 금속 물질, 예컨대, 구리(Cu)를 포함하는 금속층으로 형성될 수 있다.
관통 비아(112)는 상대적으로 미세한 직경(D1)을 가지도록 형성될 수 있다. 제1플렉시블 브리지 다이 몸체부(111)가 제1반도체 다이(121) 보다 상대적으로 얇은 두께(T1)를 가지므로, 제1플렉시블 브리지 다이 몸체부(111)를 상하로 관통하는 관통 비아(112)의 길이는 상대적으로 짧은 길이를 가질 수 있다. 반대로, 제1반도체 다이(121)의 두께(T2)만큼 제1플렉시블 브리지 다이 몸체부의 두께가 두꺼울 경우, 제1플렉시블 브리지 다이 몸체부를 관통할 관통 비아는 제1 및 제2관통 비아들(118, 119) 보다 더 긴 길이를 가진다.
관통 비아가 상대적으로 작은 직경을 가지면서도 상대적으로 더 긴 길이를 가지려면 관통 비아의 종횡비(aspect ratio)가 증가된다. 그런데, 관통 비아의 종횡비를 증가시키는 데에는 공정 상 여러 제약들이 수반될 수 있다. 종횡비를 증가시키는 데에는 한계가 있어, 관통 비아의 길이가 더 길어지면 그 직경 또한 더 커질 수 있다. 제1플렉시블 브리지 다이 몸체부(111)의 두께(T1)가 상대적으로 얇아 관통 비아(112)들이 상대적으로 더 짧은 길이를 가지므로, 관통 비아(112)들은 상대적으로 더 미세한 직경(D1)을 가질 수 있다. 관통 비아(112)들이 상대적으로 더 미세한 직경(D1)을 가질 수 있으므로, 제1플렉시블 브리지 다이 몸체부(111) 내에 상대적으로 더 많은 수의 관통 비아(112)들을 배치할 수 있다.
도 3을 참조하면, 도전성의 제1포스트 범프(126)는 제1관통 비아(118)의 상측 일 단부에 전기적으로 연결된다. 제1포스트 범프(126)는 제1관통 비아(118)에 중첩되도록 배치된다. 제2포스트 범프(127)는 제2관통 비아(119)에 중첩된다. 제1포스트 범프(126)의 측면 일부 부분(126S)이 제1반도체 다이(121)의 내측 측면(121S)에 마주보도록, 제1포스트 범프(126)는 제1플렉시블 브리지 다이 몸체부(111)의 상측 표면(111T)로부터 일정 높이까지 돌출된다.
제1내측 폴리머 밀봉층(190)은 제1플렉시블 브리지 다이 몸체부(111)의 상측 표면(111T)을 덮고, 제1포스트 범프(126)의 측면을 감싸도록 형성된다. 제1내측 폴리머 밀봉층(190)은 제1포스트 범프(126)의 측면을 직접적으로 덮고, 제1포스트 범프(126)의 상면(126T)을 드러내도록 형성된다.
제1포스트 범프(126)는 제1관통 비아(118)를 제1내측 폴리머 밀봉층(190)의 상측 표면(190T) 위치까지 전기적으로 연장시키는 역할을 한다. 제1내측 폴리머 밀봉층(190)에 드러난 제1포스트 범프(126)의 상면(125T)에, 도 1에 도시된 것과 같이, 제2내측 커넥터(250)가 본딩(bonding)된다. 제2내측 커넥터(250)는 제1포스트 범프(126)를 제2서브 패키지(200)에 전기적으로 접속시킨다.
도 3을 참조하면, 제1플렉시블 브리지 다이 몸체부(111)의 한정된 공간 안에 여러 개의 관통 비아(112)들이 배치된다. 관통 비아들 사이의 거리가 짧아지면 크로스토크(crosstalk)와 같은 노이즈(noise) 현상이 크게 유발될 수 있다. 노이즈 현상은 고주파 신호의 신호 전달 특성 또는 신호 무결성(signal integrity)에 좋지 않은 영향을 미칠 수 있다.
제1플렉시블 브리지 다이 몸체부(111)의 두께(T1)이 상대적으로 얇은 두께를 가질 수 있어, 관통 비아(112)들의 직경(D1)은 포스트 범프(113)들의 직경(D2)에 비해 작은 직경을 가질 수 있다. 포스트 범프(113)들 각각에 연결되는 관통 비아(112)들 사이의 이격 간격은 포스트 범프(113)들 사이의 간격 보다 상대적으로 더 크게 확보될 수 있다. 관통 비아(112)들 사이의 이격 간격이 더 크게 확보되므로, 제1관통 비아(118)와 제2관통 비아(119) 사이에 신호 노이즈 현상이 억제될 수 있다.
포스트 범프(113)는 구리(Cu)를 포함하는 금속 포스트 형상을 가질 수 있다. 포스트 범프(113)의 높이 또는 관통 길이는 대략 60㎛ 내외의 크기를 가질 수 있다. 포스트 범프(113)의 직경(D2)은 예컨대 대략 20 내지 30㎛ 내외의 크기를 가질 수 있다. 이에 비해, 관통 비아(112)는 대략 0.5㎛ 내외의 직경(D1)을 가질 수 있다. 포스트 범프(112)는 상대적으로 큰 직경(D2)을 가지므로, 포스트 범프(112)의 드러난 상면(126T)에 제2내측 커넥터(도 1의 250)이 직접적으로 본딩되는 것이 가능하다. 포스트 범프(112)에 제2내측 커넥터(250)와의 접속을 위한 별도의 도전성 패드(pad)가 더 부가되는 것을 생략할 수 있다.
도 2를 다시 참조하면, 제1반도체 다이(121)는 제1재배선(RDL: ReDistribution Layers: 141) 상에 배치된다. 제2반도체 다이(122)는 제2재배선(143) 상에 배치된다. 제1 및 제2재배선들(141, 142)은 알루미늄(Al), 구리(Cu) 또는 금(Au)과 같은 금속층을 포함하는 도전 패턴들로 형성될 수 있다. 제1재배선(141)은 제1반도체 다이(121)를 제1플렉시블 브리지 다이(110)에 전기적으로 연결시도록 연장된다. 제2재배선(142)은 제2반도체 다이(122)를 제1플렉시블 브리지 다이(110)에 전기적으로 연결시도록 연장된다.
제1반도체 다이(121)는 제1접촉 패드(contact pad: 123)가 제1재배선(141)에 마주보도록 페이스 다운(face down) 형태로 제1재배선(141) 상에 위치한다. 제2반도체 다이(122)는 제2접촉 패드(124)가 제2재배선(142)에 마주보도록 페이스 다운 형태로 제2재배선(142) 상에 위치한다. 제1 및 제2접촉 패드들(123, 124)는 제1 및 제2반도체 다이들(121, 122)를 외부 기기와 전기적으로 연결시키는 경로로 사용되는 도전 패턴일 수 있다.
제1 및 제2재배선들(141, 142)은 제1플렉시블 브리지 다이 몸체부(111) 상으로 연장된다. 제1 및 제2재배선들(141, 142)의 일단 단부들은 관통 비아(112)들이 포스트 범프(113)에 접하는 단부와 반대되는 다른 일단 단부들에 각각 연결될 수 있다. 제1 및 제2재배선들(141, 142)의 상기 다른 일단 단부들은 제1 및 제2접촉 패드들(123, 124)에 각각 연결될 수 있다. 이에 따라, 제1재배선(141)은 제1반도체 다이(121)를 제1관통 비아(118)에 전기적으로 연결시키고, 제2재배선(142)은 제2반도체 다이(122)를 제2관통 비아(119)에 전기적으로 연결시킨다.
제1 및 제2재배선들(141, 142)은 제1서브 패키지(100)의 제1재배선 구조(140)를 구성한다. 제1재배선 구조(140)는 제1 및 제2재배선들(141, 142)을 전기적으로 격리하는 제1 및 제2유전층들(131, 132)을 더 포함할 수 있다. 제1유전층(131)은 제1 및 제2재배선들(141, 142)과 제1 및 제2반도체 다이들(121, 122) 사이에 도입되어 이들을 서로 전기적으로 격리한다. 제2유전층(132)은 제1유전층(131)에 합지되고, 제1 및 제2재배선들(141, 142)을 덮어 이들을 서로 전기적으로 격리한다.
제1 및 제2재배선들(141, 142) 각각에 제1내측 커넥터(150)들이 접속된다. 제1내측 커넥터(150)들은 제2유전층(132)를 관통하며 제1 및 제2재배선들(141, 142)의 일부 부분들에 본딩된다. 제1내측 커넥터(150)들은 제1 및 제2관통 비아들(118, 119)에 중첩되도록 위치할 수 있다.
도 4 및 도 5는 일 예에 의한 제1플렉시블 브리지 다이(110)가 휘어진 형상들을 보여주는 단면도들이다.
도 4 및 도 5를 참조하면, 제1플렉시블 브리지 다이 몸체부(111)가 플렉시블 특성을 가지고 있으므로, 제1플렉시블 브리지 다이(110)는 외력에 순응하여 휘어질 수 있다. 제1플렉시블 브리지 다이(110)를 덮고 있는 제1내측 폴리머 밀봉층(190) 또한 플렉시블 특성을 가지고 있으므로, 제1플렉시블 브리지 다이(110) 및 제1내측 폴리머 밀봉층(190)은 외력에 순응하여 휘어질 수 있다. 도 4에 제시된 것과 같이, 양측 에지(edge) 부분들이 아래를 향하는 크라잉 형태(crying shape)로 제1플렉시블 브리지 다이(110)가 휘어질 수 있다. 또한, 도 5에 제시된 것과 같이, 양측 에지 부분들이 위로 향하는 스마일 형태(smile shape)로 제1플렉시블 브리지 다이(110)가 휘어질 수도 있다.
도 6는 도 1의 제2서브 패키지(200)를 보여주는 단면도이다.
도 6을 참조하면, 일 예에 따른 제2서브 패키지(200)는 스택 패키지(10)를 구성하는 다른 하나의 패키지 모듈 또는 패키지 단위일 수 있다. 일 실시예에서 제2서브 패키지(200)는 제1서브 패키지(100)와 실질적으로 동일한 형태 및 동일한 크기로 구성될 수 있다.
제2서브 패키지(200)는 제3반도체 다이(221)와 이에 이격되도록 배치된 제4반도체 다이(222)를 포함한다. 제3반도체 다이(221)와 제4반도체 다이(222)는 동일한 종류 및 크기를 가지는 반도체 다이일 수 있다. 일 실시예에서는 제3반도체 다이와 제4반도체 다이는 서로 다른 종류의 반도체 다이이거나 서로 다른 크기를 가지는 반도체 다이일 수 있다.
제2플렉시블 브리지 다이(210)가 제3반도체 다이(221)와 제4반도체 다이(222) 사이에 배치된다. 제2내측 폴리머 밀봉층(290)이 제3 및 제4반도체 다이들(221, 222) 및 제2플렉시블 브리지 다이(210)를 덮어 밀봉한다. 제2내측 폴리머 밀봉층(290)은 제3반도체 다이(221)와 제2플렉시블 브리지 다이(210)와의 사이에 이격된 부분을 덮도록 연장될 수 있다. 제2내측 폴리머 밀봉층(290)은 플렉시블 특성 또는 유연성을 제공하는 폴리머층을 포함할 수 있다. 제2내측 폴리머 밀봉층(290)은 실리콘 수지를 포함하여 형성될 수 있다.
제2플렉시블 브리지 다이(210)는 제2플렉시블 브리지 다이 몸체부(211), 관통 비아(212)들 및 포스트 범프(213)들을 포함하여 구성될 수 있다. 제2내측 폴리머 밀봉층(290)은 제3 및 제4반도체 다이들(221, 222) 및 제2플렉시블 브리지 다이 몸체부(211)를 밀봉한다.
제1플렉시블 브리지 다이 몸체부(211)는 제3반도체 다이(221)와 이격되고, 제4반도체 다이(222)와도 이격되도록 위치한다. 관통 비아(212)들은 제2플렉시블 브리지 다이 몸체부(211)를 상하로 실질적으로 관통한다. 포스트 범프(213)들은 관통 비아(212)들 각각에 직접적으로 연결되어 전기적으로 접속된다. 제3포스트 범프(226)가 제3관통 비아(218)의 일 단부에 연결되고, 제4포스트 범프(227)가 제4관통 비아(219)의 일 단부에 연결된다. 도전성의 제3포스트 범프(226)는 제3관통 비아(218)에 중첩된다. 도전성의 제4포스트 범프(227)는 제4관통 비아(218)에 중첩되도록 배치된다.
제3 및 제4포스트 범프들(226, 227)은 제2플렉시블 브리지 다이 몸체부(211)의 상측 표면(211T) 상측으로 돌출된다. 제2플렉시블 브리지 다이 몸체부(211)는 이웃하는 제3반도체 다이(221) 보다 얇은 두께를 가지도록 구성될 수 있다. 제2플렉시블 브리지 다이 몸체부(211)는 플렉시블 특성 또는 유연성을 제공하는 폴리머층을 포함하여 구성될 수 있다. 제2플렉시블 브리지 다이 몸체부(211)는 유연하면서도 전기적 절연성이 우수한 폴리 이미드(PI)층을 포함하여 구성될 수 있다.
제2내측 폴리머 밀봉층(290)은 제2플렉시블 브리지 다이 몸체부(211)의 상측 표면(211T)을 덮고, 포스트 범프들(213)의 측면을 감싸도록 형성된다. 제2내측 폴리머 밀봉층(290)은 포스트 범프들(213)의 측면을 직접적으로 덮고, 포스트 범프들(213)의 상면(213T)을 드러내도록 형성된다. 제3포스트 범프(226)는 제3관통 비아(119)를 제2내측 폴리머 밀봉층(290)의 상측 표면(290T) 위치까지 전기적으로 연장시키는 역할을 한다.
제3반도체 다이(221)는 제3재배선(241) 상에 배치된다. 제4반도체 다이(222)는 제4재배선(243) 상에 배치된다. 제3재배선(241)은 제3반도체 다이(221)를 제2플렉시블 브리지 다이(210)에 전기적으로 연결시도록 연장된다. 제4재배선(242)은 제4반도체 다이(222)를 제2플렉시블 브리지 다이(210)에 전기적으로 연결시도록 연장된다.
제3반도체 다이(221)는 제3접촉 패드(223)가 제3재배선(241)에 마주보도록 페이스 다운 형태로 제3재배선(241) 상에 위치한다. 제4반도체 다이(222)는 제4접촉 패드(224)가 제4재배선(242)에 마주보도록 페이스 다운 형태로 제4재배선(242) 상에 위치한다. 제3 및 제4재배선들(241, 242)의 일단 단부들은 관통 비아(212)들이 포스트 범프(213)에 접하는 단부와 반대되는 다른 일단 단부들에 각각 연결될 수 있다. 제3 및 제4재배선들(241, 242)의 반대측 다른 일단 단부들은 제3 및 제4접촉 패드들(223, 224)에 각각 연결될 수 있다. 이에 따라, 제3재배선(241)은 제3반도체 다이(221)를 제3관통 비아(118)에 전기적으로 연결시키고, 제4재배선(242)은 제4반도체 다이(222)를 제4관통 비아(219)에 전기적으로 연결시킨다.
제3 및 제4재배선들(241, 242)은 제2서브 패키지(200)의 제2재배선 구조(240)를 구성한다. 제2재배선 구조(240)는 제3 및 제4재배선들(241, 242)을 전기적으로 서로 격리하는 제3 및 제4유전층들(231, 232)을 더 포함할 수 있다.
제3 및 제4재배선들(241, 242) 각각에 제2내측 커넥터(250)들이 접속된다. 제2내측 커넥터(250)들은 제4유전층(232)를 관통하며 제3 및 제4재배선들(241, 242)의 일부 부분들에 본딩된다. 제2내측 커넥터(250)들은 제3 및 제4관통 비아들(218, 219)에 중첩되도록 위치할 수 있다.
도 1 및 도 6을 참조하면, 제2내측 커넥터(250)는 제1서브 패키지(100)에 제2서브 패키지(200)를 전기적으로 접속시킨다. 제2내측 커넥터(250)는 제1플렉시블 브리지 다이(110)에 제2서브 패키지(200)를 전기적으로 접속시킨다. 제1 및 제2내측 커넥터들(150, 250)은 제1 및 제2플렉시블 브리지 다이들(110, 210)에 중첩되도록 위치한다.
제2서브 패키지(200)가 제1서브 패키지(100) 상에 스택되면서, 제2플렉시블 브리지 다이(210)는 제1플렉시블 브리지 다이(110)에 중첩하도록 위치할 수 있다. 이에 따라, 제3포스트 범프(226), 제3관통 비아(218), 제2내측 커넥터(250), 제1포스트 범프(126), 제1관통 비아(118) 및 제1내측 커넥터(150)가 서로 중첩되도록 위치할 수 있다. 제4포스트 범프(227), 제4관통 비아(219), 제2내측 커넥터(250), 제2포스트 범프(226), 제2관통 비아(218) 및 제1내측 커넥터(150)가 서로 중첩되도록 위치할 수 있다.
도 1을 참조하면, 제1플렉시블 브리지 다이(110)가 제1내측 커넥터(150)들에 의해서 제1플렉시블 기판(300)에 고정되고, 제2플렉시블 브리지 다이(210)가 제2내측 커넥터(250)들에 의해서 제1플렉시블 브리지 다이(110)에 고정된다. 제1서브 패키지(100)가 제1내측 커넥터(150)들에 의해서 제1플렉시블 기판(300)에 고정되고, 제2서브 패키지(200)가 제2내측 커넥터(250)들에 의해서 제1서브 패키지(100)에 고정된다.
제1플렉시블 브리지 다이(110) 양측에 배치된 제1 및 제2반도체 다이들(121, 122)은, 제1플렉시블 기판(300)에 고정되지 않아 자유롭게 유동될 수 있다. 제1 및 제2반도체 다이들(121, 122)을 덮고 있는 제1내측 폴리머 밀봉층(190)은 플렉시블하므로, 제1 및 제2반도체 다이들(121, 122)이 위치한 부분은 제2서브 패키지(200)나 제1플렉시블 기판(300)에 대해 고정되지 않고 유동될 수 있다. 제1 및 제2반도체 다이들(121, 122)이 위치한 제1서브 패키지(100)의 국부 부분(local region)은, 제2서브 패키지(200)나 제1플렉시블 기판(300)에 고정되지 않고 움직일 수 있다.
제1 및 제2반도체 다이들(121, 122)이 위치한 제1서브 패키지(100)의 국부 부분이 제1플렉시블 기판(300)과 적어도 일정 간격 이격되도록, 제1서브 패키지(100)의 국부 부분을 지지하는 제1서포터(supporter: 160)를 제1서브 패키지(100)에 부착할 수 있다. 제1서포터(160)는 제1서브 패키지(100)와 제1플렉시블 기판(300) 사이에 도입될 수 있다. 제1서포터(160)는 제1서브 패키지(100)의 양측 에지 부분(100E)에 부착될 수 있다. 제1서포터(160)는 제1플렉시블 기판(300)에는 결합되거나 연결되지 않고 단지 접촉된다. 이에 따라, 제1서포터(160)는 제1플렉시블 기판(300) 표면에서 자유롭게 움직이거나 이동할 수 있다.
제3 및 제4반도체 다이들(221, 222)이 위치한 제2서브 패키지(200)의 국부 부분이 제1서브 패키지(100)와 적어도 일정 간격 이격되도록, 제2서브 패키지(200)의 국부 부분을 지지하는 제2서포터(260)를 제2서브 패키지(200)에 부착할 수 있다. 제2서포터(260)는 제2서브 패키지(200)와 제1서브 패키지(100) 사이에 도입될 수 있다. 제2서포터(260)는 제2서브 패키지(200)의 양측 에지 부분(200E)에 부착될 수 있다. 제1 및 제2서포터들(160, 260)은 충격을 완화시키는 탄성을 가지는 폴리머 볼(polymeric ball)들을 포함할 수 있다.
도 7 및 도 8은 일 예에 의한 스택 패키지(10)가 휘어진 형상들을 보여주는 단면도들이다.
도 7 및 도 8을 참조하면, 제1 및 제2플렉시블 기판들(300, 400)과, 외측 폴리머 밀봉층(500), 제1 및 제2서브 패키지들(100, 200)이 플렉시블하므로, 스택 패키지(10)는 외력에 순응하여 크랙 발생없이 휘어질 수 있다. 도 7에 제시된 것과 같이, 양측 에지 부분들이 아래를 향하는 크라잉 형태로 스택 패키지(10)가 휘어질 수 있다. 또한, 도 8에 제시된 것과 같이, 양측 에지 부분들이 위로 향하는 스마일 형태로 스택 패키지(10)가 휘어질 수도 있다.
도 9는 일 예에 의한 스택 패키지(20)를 보여주는 단면도이다.
도 9를 참조하면, 일 예에 의한 스택 패키지(20)는 서로 수직하게 이격된 제1 및 제2플렉시블 기판들(300-1, 400-1)과, 서로 수직하게 스택된 제1, 제2, 제3 및 제4서브 패키지들(100-1, 100-2, 100-3, 100-4)을 포함하여 구성될 수 있다. 제1 및 제2플렉시블 기판들(300-1, 400-1) 사이에 제1, 제2, 제3 및 제4서브 패키지들(100-1, 100-2, 100-3, 100-4)이 배치된다. 외측 폴리머 밀봉층(500-1)이 제1 및 제2플렉시블 기판들(300-1, 400-1) 사이를 채워, 제1, 제2, 제3 및 제4서브 패키지들(100-1, 100-2, 100-3, 100-4)을 밀봉한다.
제1, 제2, 제3 및 제4서브 패키지들(100-1, 100-2, 100-3, 100-4) 각각은 도 2의 제1서브 패키지(100)나 도 6의 제2서브 패키지(200)와 같이 구성될 수 있다. 제1, 제2, 제3 및 제4서브 패키지들(100-1, 100-2, 100-3, 100-4)은, 도 1에서 서로 스택된 제1 및 제2서브 패키지들(100, 200)과 같이 서로 수직하게 스택될 수 있다.
이와 같이 구성된 스택 패키지(20)는 크랙없이 휘어질 수 있는 플렉시블한 특성을 가질 수 있다. 스택 패키지(20)가 네 개의 서브 패키지들(100-1, 100-2, 100-3, 100-4)을 포함하는 형태로 제시되지만, 더 많은 수의 서브 패키지들이 더 스택될 수도 있다.
도 10은 일 예에 의한 스택 패키지(30)를 보여주는 단면도이다. 도 11은 도 10의 보강 패턴(450)을 보여주는 평면도이다.
도 10 및 도 11을 참조하면, 일 예에 의한 스택 패키지(30)는 서로 수직하게 이격된 제1 및 제2플렉시블 기판들(300-2, 400-2)과, 서로 수직하게 스택된 제1, 제2, 제3 및 제4서브 패키지들(200-1, 200-2, 200-3, 200-4)을 포함하여 구성될 수 있다. 제1 및 제2플렉시블 기판들(300-2, 400-2) 사이에 제1, 제2, 제3 및 제4서브 패키지들(200-1, 200-2, 200-3, 200-4)이 배치된다. 외측 폴리머 밀봉층(500-2)이 제1 및 제2플렉시블 기판들(300-2, 400-2) 사이를 채워, 제1, 제2, 제3 및 제4서브 패키지들(200-1, 200-2, 200-3, 200-4)을 밀봉한다.
제1, 제2, 제3 및 제4서브 패키지들(200-1, 200-2, 200-3, 200-4) 각각은 도 2의 제1서브 패키지(100)나 도 6의 제2서브 패키지(200)와 같이 구성될 수 있다. 제1, 제2, 제3 및 제4서브 패키지들(200-1, 200-2, 200-3, 200-4)은, 도 1에서 서로 스택된 제1 및 제2서브 패키지들(100, 200)과 같이 서로 수직하게 스택될 수 있다.
이와 같이 구성된 스택 패키지(30)는 크랙없이 휘어질 수 있는 플렉시블한 특성을 가질 수 있다.
제2플렉시블 기판(400-2)에 강성(stiffness or modulus of elasticity)을 보강하는 보강 패턴(450)들이 구비될 수 있다. 제2플렉시블 기판(400-2)은 폴리 이미드층으로 이루어지는 바디(body)로만 구성되고 있는 반면, 제1플렉시블 기판(300-2)는 금속층을 포함하는 기판 배선 구조(310-2)를 포함하고 있다. 기판 배선 구조(310-2)가 제1플렉시블 기판(300-2)에 강성을 보강하고 있으므로, 제1플렉시블 기판(300-2)과 균형을 맞춰주기 위해서, 제2플렉시블 기판(400-2)에 보강 패턴(450)들은 형성한다. 이에 따라, 제1 및 제2플렉시블 기판들(300-2, 400-2)이 유사한 강성을 가질 수 있어, 스택 패키지(30)가 원하지 않게 휘어지는 워피지(warpage) 현상을 유효하게 억제하거나 줄일 수 있다.
보강 패턴(450)은 도 11에 제시된 것과 같이 메쉬(mesh) 형상으로 제2플렉시블 기판(400-2) 표면에 형성될 수 있다. 보강 패턴(450)은 제2플렉시블 기판(400-2) 표면 내에 함침되도록 형성될 수 있다.
도 12는 일 예에 의한 스택 패키지에서의 벤딩 스트레인(bending strain)을 시뮬레이션(simulation)한 결과를 보여준다.
제1플렉시블 기판(300-3) 상에 제1실리콘 수지층(C-1), 제1재배선 구조(140-3), 제1반도체 다이(123-3), 제2실리콘 수지층(C-2), 제2재배선 구조(240-3), 제3반도체 다이(221-3), 제3실리콘 수지층(C-3) 및 제2플렉시블 기판(400-3)이 스택된 구조에 대해 벤딩 스트레인을 시뮬레이션한 결과가 도 12에 제시된다. 시뮬레이션에 적용한 스택 구조는 도 1의 스택 패키지(10)의 스택 구조와 실질적으로 동일한 구조일 수 있다.
도 12의 벤딩 스트레인 시뮬레이션 결과는 복수의 뉴트럴 플레인(neutral plane)이 스택 구조 내에 존재함을 보여준다. 스트레인이 실질적으로 0이 되는 뉴트럴 플레인들이 제1플렉시블 기판(300-3), 제1실리콘 수지층(C-1), 제1반도체 다이(123-3), 제2실리콘 수지층(C-2), 제3반도체 다이(221-3), 제3실리콘 수지층(C-3) 및 제2플렉시블 기판(400-3)에 위치함을 보여준다. 이와 같이 스택 구조 내에 복수의 뉴트럴 플레인들이 존재함으로써, 스택 구조는 크랙이나 파단이 발생하는 것을 억제하거나 감소시키면서 벤딩될 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
100, 200: 서브 패키지,
110, 210: 플렉시블 브리지 다이,
300, 400: 플렉시블 기판,
500: 외측 폴리머 밀봉층.

Claims (32)

  1. 제1플렉시블 기판에 수직하게 이격되어 배치된 제2플렉시블 기판;
    상기 제1 및 제2플렉시블 기판 사이에 배치된 제1서브 패키지;
    상기 제1서브 패키지 및 상기 제2플렉시블 기판 사이에 배치된 제2서브 패키지;
    상기 제1서브 패키지를 상기 제2서브 패키지에 전기적으로 연결하는 내측 커넥터들; 및
    상기 제1 및 제2플렉시블 기판들 사이를 채워 상기 제1 및 제2서브패키지들을 밀봉하는 외측 폴리머 밀봉층을 포함하고,
    상기 제1서브 패키지는
    상기 제1플렉시블 기판 상에 배치되어 서로 이격된 제1반도체 다이(die) 및 제2반도체 다이,
    상기 제1 및 제2반도체 다이들 사이에 배치된 제1플렉시블 브리지 다이(flexible bridge die),
    상기 제1 및 제2반도체 다이들 및 상기 제1플렉시블 브리지 다이를 밀봉하는 제1내측 폴리머 밀봉층(inner polymeric encapsulating layer), 및
    상기 제1 및 제2반도체 다이들을 상기 제1플렉시블 브리지 다이에 각각 전기적으로 연결시키는 제1 및 제2재배선(RDL)들을 포함하고,
    상기 내측 커넥터들은 상기 제1플렉시블 브리지 다이를 상기 제2서브 패키지에 전기적으로 접속시키는 스택 패키지.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1플렉시블 기판에 부착된 외측 커넥터들을 더 포함하고,
    상기 제1플렉시블 기판은 상기 제1플렉시블 브리지 다이를 상기 외측 커넥터에 전기적으로 접속시키는 기판 배선들을 더 포함하는 스택 패키지.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2플렉시블 기판은
    상기 제2플렉시블 기판의 강성을 보강하는 보강 패턴들을 더 포함하는 스택 패키지.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 보강 패턴들은
    금속층을 포함하는 스택 패키지.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제2플렉시블 기판은
    폴리 이미드(poly imide)를 포함하는 폴리머층을 포함하는 스택 패키지.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1내측 폴리머 밀봉층은
    실리콘 수지(silicone)를 포함하는 스택 패키지.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 외측 폴리머 밀봉층은
    실리콘 수지(silicone)를 포함하는 스택 패키지.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 외측 폴리머 밀봉층은
    상기 제1 및 제2서브 패키지들 사이 부분 및 상기 제1서브 패키지와 상기 제1플렉시블 기판 사이 부분을 채우도록 연장된 스택 패키지.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1서브 패키지와 상기 제1플렉시블 기판들 사이에 도입되고, 상기 제1서브 패키지를 지지하는 제1서포터(supporter)들; 및
    상기 제1 및 제2서브 패키지들 사이에 상기 내측 커넥터들과 이격되도록 도입되고, 상기 제2서브 패키지를 지지하는 제2서포터들;을 더 포함하는 스택 패키지.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 제1 및 제2서포터들은
    상기 제1 및 제2서브 패키지들의 양측 에지(edge) 영역들에 부착된 폴리머 볼(polymeric ball)들을 포함하는 스택 패키지.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1플렉시블 브리지 다이는
    제1플렉시블 브리지 다이 몸체부(body);
    상기 제1플렉시블 브리지 다이 몸체부를 관통하는 제1 및 제2관통 비아(through via)들; 및
    상기 제1 및 제2관통 비아들의 일 단부들에 연결되고 상기 제1플렉시블 브리지 다이 몸체부 상측으로 돌출된 제1 및 제2포스트 범프(post bump)들을 포함하는 스택 패키지.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1플렉시블 브리지 다이 몸체부는
    폴리 이미드층을 포함하는 스택 패키지.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 및 제2재배선들은
    상기 제1 및 제2관통 비아의 다른 단부들을 상기 제1 및 제2반도체 다이들에 각각 전기적으로 연결시키도록 연장된 스택 패키지.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제2서브 패키지는
    제3반도체 다이에 이격된 제4반도체 다이;
    상기 제3 및 제4반도체 다이들 사이에 배치되고, 상기 제1 및 제2포스트 범프들에 전기적으로 접속된 제2플렉시블 브리지 다이;
    상기 제3 및 제4반도체 다이들 및 상기 제2플렉시블 브리지 다이를 밀봉하는 제2내측 폴리머 밀봉층; 및
    상기 제3 및 제4반도체 다이들을 상기 제2플렉시블 브리지 다이에 각각 전기적으로 연결시키는 제3 및 제4재배선들을 포함하는 스택 패키지.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 제2플렉시블 브리지 다이는
    제2플렉시블 브리지 다이 몸체부;
    상기 제2플렉시블 브리지 다이 몸체부를 관통하는 제3 및 제4관통 비아들; 및
    상기 제3 및 제4관통 비아들의 일 단부들에 연결되고 상기 제2플렉시블 브리지 다이 몸체부 상측으로 돌출된 제3 및 제4포스트 범프들을 포함하는 스택 패키지.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제3 및 제4재배선들은
    상기 제3 및 제4관통 비아의 다른 단부들을 상기 제3 및 제4반도체 다이들에 각각 전기적으로 연결시키도록 연장된 스택 패키지.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제3 및 제4관통 비아들은
    상기 제1 및 제2관통 비아들에 중첩되는 위치에 배치된 스택 패키지.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제3 및 제4관통 비아들은
    상기 제1 및 제2포스트 범프들에 중첩되는 위치에 배치된 스택 패키지.
  19. 제1서브 패키지;
    상기 제1서브 패키지 상에 스택(stack)된 제2서브 패키지;
    상기 제1서브 패키지에 상기 제2서브 패키지를 전기적으로 접속시키는 내측 커넥터들; 및
    상기 제1 및 제2서브 패키지들을 밀봉하는 외측 폴리머 밀봉층을 포함하고,
    상기 제1서브 패키지는
    제1반도체 다이에 이격된 제2반도체 다이,
    상기 제1 및 제2반도체 다이들 사이에 배치된 제1플렉시블 브리지 다이,
    상기 제1 및 제2반도체 다이들 및 상기 제1플렉시블 브리지 다이를 밀봉하는 제1내측 폴리머 밀봉층, 및
    상기 제1 및 제2반도체 다이들을 상기 제1플렉시블 브리지 다이에 각각 전기적으로 연결시키는 제1 및 제2재배선들을 포함하고,
    상기 내측 커넥터들은 상기 제1플렉시블 브리지 다이에 상기 제2서브 패키지를 전기적으로 접속시키는 스택 패키지.
  20. 제1 및 제2 반도체 다이 사이에 배치된 제1플렉시블 브리지 다이,
    상기 제1반도체 다이를 상기 제1플렉시블 브리지 다이에 전기적으로 연결하는 제1재배선들, 및
    상기 제2반도체 다이를 상기 제1플렉시블 브리지 다이에 전기적으로 연결하는 제2재배선들을 포함한 제1서브 패키지; 및
    상기 제1서브 패키지의 양쪽 가장자리에 부착된 제1서포터들을 포함하는 스택 패키지.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR1020180154770A 2018-12-04 2018-12-04 플렉시블 브리지 다이를 포함한 스택 패키지 KR102538704B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180154770A KR102538704B1 (ko) 2018-12-04 2018-12-04 플렉시블 브리지 다이를 포함한 스택 패키지
US16/532,772 US10811359B2 (en) 2018-12-04 2019-08-06 Stack packages relating to bridge die
CN201910880861.6A CN111276467B (zh) 2018-12-04 2019-09-18 与桥晶片有关的层叠封装
DE102019129595.5A DE102019129595A1 (de) 2018-12-04 2019-11-04 Stapelpakete in bezug auf ein bridge-die

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180154770A KR102538704B1 (ko) 2018-12-04 2018-12-04 플렉시블 브리지 다이를 포함한 스택 패키지

Publications (2)

Publication Number Publication Date
KR20200067671A KR20200067671A (ko) 2020-06-12
KR102538704B1 true KR102538704B1 (ko) 2023-06-01

Family

ID=70681407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180154770A KR102538704B1 (ko) 2018-12-04 2018-12-04 플렉시블 브리지 다이를 포함한 스택 패키지

Country Status (4)

Country Link
US (1) US10811359B2 (ko)
KR (1) KR102538704B1 (ko)
CN (1) CN111276467B (ko)
DE (1) DE102019129595A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102674087B1 (ko) * 2019-09-06 2024-06-12 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1159359B (it) * 1983-03-07 1987-02-25 Olivetti & Co Spa Dispositivo premicarta per macchine scirventi
EP0586888B1 (en) * 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JPH09330994A (ja) * 1996-06-12 1997-12-22 Texas Instr Japan Ltd 半導体装置
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
SE511425C2 (sv) * 1996-12-19 1999-09-27 Ericsson Telefon Ab L M Packningsanordning för integrerade kretsar
US6091138A (en) * 1998-02-27 2000-07-18 Advanced Micro Devices, Inc. Multi-chip packaging using bump technology
US6486549B1 (en) * 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
DE102004013681B3 (de) * 2004-03-18 2005-11-17 Infineon Technologies Ag Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
KR101236798B1 (ko) 2011-02-16 2013-02-25 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨 적층형 반도체 패키지 제조 방법
US8680684B2 (en) * 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US8742576B2 (en) * 2012-02-15 2014-06-03 Oracle International Corporation Maintaining alignment in a multi-chip module using a compressible structure
KR102033787B1 (ko) 2013-06-05 2019-10-17 에스케이하이닉스 주식회사 플렉시블 적층 패키지
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
KR20160122021A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 금속 포스트를 포함하는 반도체 패키지
US9613942B2 (en) * 2015-06-08 2017-04-04 Qualcomm Incorporated Interposer for a package-on-package structure
KR20170034957A (ko) * 2015-09-21 2017-03-30 에스케이하이닉스 주식회사 플렉서블윙 배선기판을 포함하는 반도체 패키지
TWI602277B (zh) * 2016-11-04 2017-10-11 恆勁科技股份有限公司 封裝基板及其製作方法
DE102017122831B4 (de) * 2016-11-14 2022-12-08 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäusestrukturen und Ausbildungsverfahren
KR102070085B1 (ko) * 2017-05-24 2020-01-29 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨이 감소된 반도체 패키지 기판
US10217720B2 (en) * 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US11289424B2 (en) * 2018-11-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of manufacturing the same
US10777531B2 (en) * 2018-12-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package contact structure, semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
US10811359B2 (en) 2020-10-20
US20200176385A1 (en) 2020-06-04
CN111276467B (zh) 2023-10-24
KR20200067671A (ko) 2020-06-12
DE102019129595A1 (de) 2020-06-04
CN111276467A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
KR101479506B1 (ko) 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
TWI436469B (zh) 多晶片模組的改良電性連接
JP5352146B2 (ja) 半導体装置
JP5002533B2 (ja) スタック型チップパッケージ構造
KR20200092566A (ko) 브리지 다이를 포함한 반도체 패키지
JP2007251145A (ja) 積層パッケージ
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
KR102517464B1 (ko) 반도체 다이와 이격된 브리지 다이를 포함하는 반도체 패키지
KR20200024499A (ko) 브리지 다이를 포함하는 스택 패키지
JP2012169440A (ja) 半導体装置及びその製造方法
KR20110099555A (ko) 적층형 반도체 패키지
KR20220026658A (ko) 반도체 패키지
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
US7462925B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
KR101227078B1 (ko) 반도체 패키지 및 그 형성방법
JP2015523740A (ja) 再構成されたウェハレベル超小型電子パッケージ
KR102538704B1 (ko) 플렉시블 브리지 다이를 포함한 스택 패키지
KR20200143885A (ko) 서포팅 기판을 포함한 스택 패키지
TWI613771B (zh) 半導體封裝
US20050023666A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
US20080164620A1 (en) Multi-chip package and method of fabricating the same
TWI713165B (zh) 晶片封裝結構及其製造方法
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR100743653B1 (ko) 적층 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right