KR101236798B1 - 웨이퍼 레벨 적층형 반도체 패키지 제조 방법 - Google Patents

웨이퍼 레벨 적층형 반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR101236798B1
KR101236798B1 KR1020110013499A KR20110013499A KR101236798B1 KR 101236798 B1 KR101236798 B1 KR 101236798B1 KR 1020110013499 A KR1020110013499 A KR 1020110013499A KR 20110013499 A KR20110013499 A KR 20110013499A KR 101236798 B1 KR101236798 B1 KR 101236798B1
Authority
KR
South Korea
Prior art keywords
interposer
semiconductor chip
semiconductor
wafer level
chip
Prior art date
Application number
KR1020110013499A
Other languages
English (en)
Other versions
KR20120094182A (ko
Inventor
정동진
김인호
김재윤
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110013499A priority Critical patent/KR101236798B1/ko
Publication of KR20120094182A publication Critical patent/KR20120094182A/ko
Application granted granted Critical
Publication of KR101236798B1 publication Critical patent/KR101236798B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 도전수단을 갖는 인터포져를 웨이퍼 레벨의 칩 주변에 배치하여, 2개 이상의 패키지를 상하로 용이하게 적층할 수 있도록 한 웨이퍼 레벨 적층형 반도체 패키지 및 그 제조 방법에 관한 것이다.
즉, 본 발명은 관통 실리콘 비아가 형성된 보조 실리콘 칩 또는 인쇄회로기판 등과 같이 상하로 전기적 신호를 전달할 수 있는 인터포져를 구비하여, 웨이퍼 레벨의 각 반도체 칩 주변에 배치하고, 인터포져의 상면에 적층용 입출력단자를 부착하는 방식을 적용하여, 2개 이상의 패키지를 상하로 용이하게 적층할 수 있도록 한 웨이퍼 레벨 적층형 반도체 패키지 및 그 제조 방법을 제공하고자 한 것이다.

Description

웨이퍼 레벨 적층형 반도체 패키지 제조 방법{wafer level stack package and method for manufacturing the same}
본 발명은 웨이퍼 레벨 적층형 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 도전수단을 갖는 인터포져를 웨이퍼 레벨의 칩 주변에 배치하여, 2개 이상의 패키지를 상하로 용이하게 적층할 수 있도록 한 웨이퍼 레벨 적층형 반도체 패키지 및 그 제조 방법에 관한 것이다.
일반적으로서, 반도체 패키지는 전자기기에 탑재되는 CPU 및 메모리 등을 패키징하는 기술로서, 각종 전자기기의 경량화, 소형화, 고속화, 다기능화, 고성능화 및 높은 신뢰성 등을 충족시키기 위한 주요 기술중 하나이다.
반도체 패키지의 기본적인 구성을 보면, 리드프레임, 기판, 회로필름 등과 같은 기판과, 기판에 부착되는 반도체 칩과, 기판과 반도체 칩을 도전 가능하게 연결하는 도전성 연결수단과, 반도체 칩과 도전성 연결수단을 외부로부터 보호하기 위하여 감싸는 몰딩 컴파운드 수지와, 반도체 칩의 신호를 최종적으로 출력하도록 기판에 융착되는 입출력수단 등을 포함하여 구성된다.
최근에는 위와 같은 기본적인 구성을 포함하는 패키지에서 탈피하여, 고집적화를 요구하는 동시에 소형화 및 경박단소화를 추구함에 따라 웨이퍼 레벨에서 각 칩을 패키징하여 칩의 크기에 가깝게 제조하는 칩 스케일 패키징 기술이 적용되고 있다.
여기서, 칩 스케일 패키지(Chip Scale Package)중 하나인 종래의 팬 아웃 타입의 웨이퍼 레벨 패키지를 살펴보면 다음과 같다.
첨부한 도 4에 도시된 바와 같이, 종래의 팬 아웃 타입의 웨이퍼 레벨 패키지는 웨이퍼 레벨에서 개개 단위로 분리된 반도체 칩(10)과, 반도체 칩(10)의 신호 입출력을 위한 본딩패드가 형성된 저면을 제외한 상면 및 측면 등을 몰딩하는 몰딩 컴파운드 수지(12)와, 반도체 칩(10)의 본딩패드(11)로부터 원하는 위치까지 재배선 작업을 통해 연장 형성되는 재배선라인(14)과, 재배선라인(14)의 끝단에 형성된 볼랜드(16)에 부착되는 전자기기의 마더보드 탑재용 입출력단자(18)인 솔더볼을 포함하여 구성된다.
한편, 반도체 칩(10)의 크기가 계속 축소되는 추세에 따라, 반도체 칩(10)의 본딩패드에 직접 솔더볼과 같은 입출력단자(18)를 부착하는 경우에는 본딩패드와 본딩패드간의 간격을 의미하는 볼 피치와, 솔더볼의 직경을 의미하는 볼 사이즈도 함께 축소시켜야 하지만, 볼 피치와 볼 사이즈가 감소하게 되면, 표준화된 볼 레이아웃을 사용할 수 없게 되는 문제점이 있고, 또한 볼 사이즈가 너무 작아지면 솔더볼을 접합하는 공정에서도 접합력 저하 및 접촉 불량 등의 문제점이 발생된다.
이에, 상기와 같은 팬 아웃 타입 구조로서, 반도체 칩(10)의 본딩패드로부터 외곽방향의 원하는 위치까지 재배선 작업을 통해 재배선라인(14)을 형성하고, 이 재배선라인의 끝단에 볼랜드(16)를 형성함으로써, 반도체 칩의 크기가 줄어들더라도 볼랜드와 볼랜드 간의 간격인 볼 피치 및 볼랜드에 접합되는 솔더볼의 사이즈를 표준화된 볼 레이아웃에 맞게 적용할 수 있다.
그러나, 상기한 종래의 팬 아웃 타입의 웨이퍼 레벨 패키지를 다음과 같은 단점이 있다.
반도체 칩의 본딩패드가 형성된 저면을 제외한 상면 및 저면이 몰딩 컴파운드 수지로 감싸여지고, 반도체 칩의 전기적 신호를 입출력시키는 재배선라인 및 최종 입출력단자가 패키지의 저면에 구성됨에 따라, 고집적화를 위하여 패키지 자체를 적층 구성할 수 없는 단점이 있다.
즉, 반도체 패키지를 전자기기의 마더보드 등에 탑재시키기 위한 입출력단자인 솔더볼이 저면에만 구성되고, 패키지의 상면은 몰딩 컴파운드 수지로 감싸여진 상태이므로, 적층을 위한 솔더볼을 패키지의 상면에 구성할 수 없는 단점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 관통 실리콘 비아가 형성된 보조 실리콘 칩 또는 인쇄회로기판 등과 같이 상하로 전기적 신호를 전달할 수 있는 인터포져를 구비하여, 웨이퍼 레벨의 각 반도체 칩 주변에 배치하고, 인터포져의 상면에 적층용 입출력단자를 부착하는 방식을 적용하여, 2개 이상의 패키지를 상하로 용이하게 적층할 수 있도록 한 웨이퍼 레벨 적층형 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 반도체 칩과; 상기 반도체 칩의 주변에 이격 배치되는 것으로서, 상하방향으로 전기적 신호를 전달하는 도전수단이 형성된 인터포져와; 상기 인터포져의 상면을 통해 노출된 도전수단에 부착되는 적층용 입출력단자와; 상기 반도체 칩의 상면을 감싸는 동시에 반도체 칩과 인터포져 간의 사이 공간에 채워지며 몰딩되는 몰딩 컴파운드 수지와; 상기 반도체 칩의 본딩패드로부터 연장되되, 반도체 칩의 저면과, 인터포져의 저면과, 반도체 칩과 인터포져 사이에 채워진 몰딩 컴파운드 수지의 저면에 걸쳐 연장 형성되는 재배선라인과; 상기 재배선라인의 끝단에 형성된 볼랜드에 융착되는 전자기기 탑재용 입출력단자; 를 포함하여 구성된 것을 특징으로 하는 웨이퍼 레벨 적층형 반도체 패키지를 제공한다.
본 발명의 일 구현예에서, 상기 인터포져는 반도체 칩의 사방면에 인접 배치되거나, 반도체 칩의 양측면에 인접 배치되는 것을 특징으로 한다.
본 발명의 일 구현예에 따르면, 상기 인터포져는 도전수단으로서 관통 실리콘 비아가 형성된 실리콘 칩으로 채택되거나, 도전수단으로서 비아홀이 형성된 인쇄회로기판으로 채택된 것임을 특징으로 한다.
또한, 상기 적층용 입출력단자 및 전자기기 탑재용 입출력단자는 솔더볼로 채택된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 상면에 테이프가 부착된 캐리어를 제공하는 단계와; 웨이퍼 레벨에서 개개로 분리된 반도체 칩들을 테이프 위에 부착하되, 반도체 칩들 간의 간격을 일정한 간격으로 이격시키며 부착하는 단계와; 상하방향으로 전기적 신호를 전달하는 도전수단이 형성된 인터포져를 구비하여, 각 반도체 칩의 주변에 배치시키면서 테이프 위에 부착하는 단계와; 상기 인터포져의 상면을 통해 노출된 도전수단에 적층용 입출력단자를 융착시키는 단계와; 상기 반도체 칩들의 상면 및 적층용 입출력단자의 하단부가 몰딩 컴파운드 수지로 감싸여지는 동시에 각 반도체 칩과 인터포져 간의 사이 공간이 몰딩 컴파운드 수지로 채워지게 하는 몰딩 단계와; 상기 캐리어 및 테이프를 제거하는 단계와; 상기 반도체 칩의 본딩패드로부터 반도체 칩의 저면과, 인터포져의 저면과, 반도체 칩과 인터포져 사이에 채워진 몰딩 컴파운드 수지의 저면중 원하는 위치까지 재배선라인을 연장 형성시키는 재배선 작업 단계; 상기 재배선라인의 끝단에 형성된 볼랜드에 마더보드 탑재용 입출력단자를 융착시키는 단계; 를 포함하여 구성된 것을 특징으로 하는 웨이퍼 레벨 적층형 반도체 패키지 제조 방법을 제공한다.
본 발명의 다른 구현예에서, 상기 인터포져를 배치할 때, 반도체 칩의 사방면에 인접 배치시키거나, 반도체 칩의 양측면에 인접 배치시키는 것을 특징으로 한다.
본 발명의 따른 구현예는, 상기 인터포져의 중앙부를 상하로 소잉하여 개개의 반도체 패키지로 분리하는 싱귤레이션 단계를 더 포함하는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 기존의 적층이 불가능한 웨이퍼 레벨의 팬 아웃 패키지와 달리, 인터포져를 이용하여 적층 가능한 웨이퍼 레벨의 팬 아웃 패키지를 제공할 수 있다.
즉, 상하방향으로 전기적 신호를 전달할 수 있는 인터포져로서, 관통 실리콘 비아가 형성된 보조 실리콘 칩 또는 비아홀을 갖는 인쇄회로기판 등을 구비하여, 웨이퍼 레벨의 각 반도체 칩 주변에 배치한 다음, 적층 대상의 패키지가 도전 가능하게 연결되도록 인터포져의 상면에 노출된 도전수단에 적층용 입출력단자를 부착하는 방식을 적용함으로써, 웨이퍼 레벨의 팬 아웃 적층형 패키지를 제공할 수 있다.
도 1은 본 발명에 따른 웨이퍼 레벨 적층형 반도체 패키지 제조 방법을 설명하는 개략적 단면도,
도 2는 본 발명에 따른 웨이퍼 레벨 적층형 반도체 패키지를 나타내는 단면도,
도 3a 및 도 3b는 본 발명에 따른 웨이퍼 레벨 적층형 반도체 패키지의 구성중 인터포져의 배치 관계를 설명하는 평면도,
도 4는 종래의 반도체 패키지를 설명하는 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 상하방향으로 전기적 신호를 전달할 수 있는 인터포져를 구비하여 웨이퍼 레벨의 각 반도체 칩 주변에 배치하고, 인터포져의 상면에 적층용 입출력단자를 부착하여 적층 대상의 패키지를 도전 가능하게 적층시킬 수 있도록 함으로써, 웨이퍼 레벨의 적층형 팬 아웃 패키지를 제공하고자 한 것이다.
도 1 및 도 2를 참조하면, 상기 인터포져(20)는 상하방향으로 전기적 신호를 전달할 수 있도록 도전수단(22)이 형성된 것으로 채택된다.
바람직하게는, 상기 인터포져(20)로서 관통 실리콘 비아(22a)가 형성된 실리콘 칩(20a)을 사용하는 것이 좋고, 선택적으로 미도시되었지만 도전성 비아홀이 형성된 인쇄회로기판을 사용할 수 있다.
상기 인터포져(20)로서 채택되는 실리콘 칩(20a)은 웨이퍼 레벨의 반도체 칩과 동일한 재질이면서 상하방향으로 전기적 신호를 전달하는 다수개의 관통 실리콘 비아(22a)가 형성된다.
참고로, 상기 관통 실리콘 비아(22a)는 실리콘 칩(20a)에 상하방향으로 관통홀을 형성하고, 이 관통홀내에 도전성 충진재를 충진하여 이루어진 것이다.
여기서, 상기와 같이 구비된 인터포져를 이용하여 본 발명의 웨이퍼 레벨 팬 아웃 패키지를 제조하는 방법을 순서대로 설명하면 다음과 같다.
먼저, 도 1에서 보듯이 상면에 테이프(32)가 부착된 소정 면적의 캐리어(30)를 구비한다.
다음으로, 웨이퍼 상태에서 개개로 분리된 반도칩 칩(10)을 픽업 툴(미도시됨)을 이용하여 집어낸 다음, 픽업 툴이 캐리어(30)쪽으로 이송되어, 반도체 칩(10)을 테이프(32) 위에 부착시키는 동작이 이루어진다.
이때, 상기 캐리어(30)의 테이프(32) 위에 반도체 칩(10)들을 부착시킬 때, 반도체 칩(10)들 간의 간격이 일정한 간격으로 유지되도록 한다.
다음으로, 상기와 같이 도전수단(22)이 형성된 인터포져(20)를 구비하여, 각 반도체 칩(10)의 주변에 배치시키면서 테이프(32) 위에 부착하는 단계가 진행된다.
여기서, 본 발명의 이해를 돕기 위하여, 상기 인터포져(20)를 관통 실리콘 비아(22a)가 형성된 실리콘 칩(20a)으로 한정하여 설명하기로 한다.
상기 실리콘 칩(20)을 반도체 칩(10)의 주변에 배치시키면서 테이프(32) 위에 부착할 때, 적층 대상의 반도체 패키지가 갖는 신호 전달용 핀수를 고려하여 도 3a에 도시된 바와 같이 반도체 칩(10)의 사방면에 실리콘 칩(20a)을 배치하거나, 또는 도 3b에 도시된 바와 같이 반도체 칩(10)의 사방면중 선택된 양측면에만 실리콘 칩(20a)을 인접 배치시킬 수 있다.
즉, 적층 대상의 반도체 패키지가 갖는 신호 전달용 핀수가 많으면 반도체 칩(10)의 사방면에 실리콘 칩(20)을 인접 배치하고, 또는 적층 대상의 반도체 패키지가 갖는 신호 전달용 핀수가 적으면 반도체 칩(10)의 양측면에만 실리콘 칩(20a)을 인접 배치한다.
다음으로, 상기 인터포져(20)의 상면을 통해 노출된 도전수단(22) 즉, 실리콘 칩(20a)의 관통 실리콘 비아(22a)의 상면에 적층용 입출력단자(24)로서 솔더볼을 융착시키는 단계가 진행된다.
이어서, 몰딩 컴파운드 수지(12)에 의한 몰딩 단계가 진행된다.
즉, 상기 반도체 칩(10)들의 상면 및 적층용 입출력단자(24)의 하단부가 몰딩 컴파운드 수지(12)로 감싸여지도록 하고, 동시에 각 반도체 칩(10)과 인터포져(20) 간의 사이 공간이 몰딩 컴파운드 수지(12)로 채워지도록 하는 몰딩 단계가 진행된다.
이렇게 몰딩 단계가 종료되면, 상기 캐리어(30) 및 테이프(32)를 제거해줌으로써, 반도체 칩(10)의 본딩패드(11)가 존재하는 저면과, 실리콘 칩(20a)의 저면과, 반도체 칩(10)과 실리콘 칩(20a) 사이공간에 채워진 몰딩 컴파운드 수지(12)의 저면이 외부로 노출되는 상태가 된다.
다음으로, 상기 반도체 칩(10)의 본딩패드(11)로부터 원하는 위치까지 재배선라인(14, RDL: Redistribution layer)을 연장 형성시키는 재배선 작업이 진행된다.
즉, 도 1에 도시된 바와 같이 반도체 칩(10)의 본딩패드(11)로부터 반도체 칩(10)의 저면중 원하는 위치까지, 또 반도체 칩(10)의 본딩패드(11)로부터 인터포져(20)의 저면중 원하는 위치까지, 그리고 반도체 칩(10)의 본딩패드(11)로부터 몰딩 컴파운드 수지(12)의 저면중 원하는 위치까지 일종의 금속배선라인인 재배선라인(14)을 연장 형성시키는 재배선 작업이 진행된다.
도 2에서, 도면부호 40 및 42는 패시베이션 막으로서, 재배선라인(14)을 밀봉하면서 외부로부터의 기계적 충격, 수분, 각종 이물질 등이 재배선라인(14)으로 침투하는 것을 차단하는 기능을 하고, 동시에 서로 인접하는 재배선라인(14)간의 쇼트 현상을 방지하는 절연 역할을 하게 된다.
다음으로, 상기 재배선라인(14)의 끝단에 형성된 볼랜드(16)에 전자기기의 마더보드 등에 도전 가능하게 연결되는 마더보드 탑재용 입출력단자(18)로서 솔더볼을 융착시키는 단계가 진행된다.
최종적으로, 상기 인터포져(20)의 소잉라인 즉, 위에서 보았을 때 폭방향의 중앙부에서 길이방향을 따라 연장된 소잉라인을 따라, 블레이드와 같은 소잉수단을 이용하여 개개의 반도체 패키지로 분리하는 싱귤레이션 단계를 진행함으로써, 본 발명의 웨이퍼 레벨 적층형 팬 아웃 패키지가 완성된다.
즉, 상기와 같은 단계를 통하여, 반도체 칩(10) 및 이 반도체 칩(10)의 주변에 이격 배치된 인터포져(20)와, 인터포져(20)의 상면을 통해 노출된 도전수단(22)에 부착되는 적층용 입출력단자(24)와, 반도체 칩(10)의 상면을 감싸는 동시에 반도체 칩(10)과 인터포져(20) 간의 사이 공간에 채워지며 몰딩되는 몰딩 컴파운드 수지(12)와, 반도체 칩(10)의 본딩패드로부터 원하는 위치까지 연장 형성된 재배선라인(14)과, 재배선라인(14)의 끝단에 형성된 볼랜드(16)에 융착되는 전자기기 탑재용 입출력단자(18)를 포함하는 웨이퍼 레벨의 적층형 팬 아웃 반도체 패키지가 완성된다.
10 : 반도체 칩
11 : 본딩패드
12 : 몰딩 컴파운드 수지
14 : 재배선라인
16 : 볼랜드
18 : 탑재용 입출력단자
20 : 인터포져
20a : 실리콘 칩
22 : 도전수단
22a : 관통 실리콘 비아
24 : 적층용 입출력단자
30 : 캐리어
32 : 테이프

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 상면에 테이프(32)가 부착된 캐리어(30)를 제공하는 단계와;
    웨이퍼 레벨에서 개개로 분리된 반도체 칩(10)들을 테이프(32) 위에 부착하되, 반도체 칩(10)들 간의 간격을 일정한 간격으로 이격시키며 부착하는 단계와;
    상하방향으로 전기적 신호를 전달하는 도전수단(22)이 형성된 인터포져(20)를 구비하여, 각 반도체 칩(10)의 주변에 배치시키면서 테이프(32) 위에 부착하는 단계와;
    상기 인터포져(20)의 상면을 통해 노출된 도전수단(22)에 적층용 입출력단자(24)를 융착시키는 단계와;
    상기 반도체 칩(10)들의 상면 및 적층용 입출력단자(24)의 하단부가 몰딩 컴파운드 수지(12)로 감싸여지는 동시에 각 반도체 칩(10)과 인터포져(20) 간의 사이 공간이 몰딩 컴파운드 수지(12)로 채워지게 하는 몰딩 단계와;
    상기 캐리어(30) 및 테이프(32)를 제거하는 단계와;
    상기 반도체 칩(10)의 본딩패드(11)로부터 반도체 칩(10)의 저면과, 인터포져(20)의 저면과, 반도체 칩(10)과 인터포져(20) 사이에 채워진 몰딩 컴파운드 수지(12)의 저면중 원하는 위치까지 재배선라인(14)을 연장 형성시키는 재배선 작업 단계;
    상기 재배선라인(14)의 끝단에 형성된 볼랜드(16)에 마더보드 탑재용 입출력단자(18)를 융착시키는 단계;
    를 포함하여 구성된 것을 특징으로 하는 웨이퍼 레벨 적층형 반도체 패키지 제조 방법.
  7. 청구항 6에 있어서,
    상기 인터포져(20)를 배치할 때, 반도체 칩(10)의 사방면에 인접 배치시키거나, 반도체 칩(10)의 양측면에 인접 배치시키는 것을 특징으로 하는 웨이퍼 레벨 적층형 반도체 패키지 제조 방법.
  8. 청구항 6에 있어서,
    상기 인터포져(20)의 중앙부를 상하로 소잉하여 개개의 반도체 패키지로 분리하는 싱귤레이션 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 적층형 반도체 패키지 제조 방법.
KR1020110013499A 2011-02-16 2011-02-16 웨이퍼 레벨 적층형 반도체 패키지 제조 방법 KR101236798B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110013499A KR101236798B1 (ko) 2011-02-16 2011-02-16 웨이퍼 레벨 적층형 반도체 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110013499A KR101236798B1 (ko) 2011-02-16 2011-02-16 웨이퍼 레벨 적층형 반도체 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20120094182A KR20120094182A (ko) 2012-08-24
KR101236798B1 true KR101236798B1 (ko) 2013-02-25

Family

ID=46885136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110013499A KR101236798B1 (ko) 2011-02-16 2011-02-16 웨이퍼 레벨 적층형 반도체 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR101236798B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991245B2 (en) 2015-01-08 2018-06-05 Samsung Electronics Co., Ltd. Semiconductor packages with heat dissipation layers and pillars and methods for fabricating the same
US10658332B2 (en) 2018-08-28 2020-05-19 SK Hynix Inc. Stack packages including bridge dies
US10811359B2 (en) 2018-12-04 2020-10-20 SK Hynix Inc. Stack packages relating to bridge die
US10903131B2 (en) 2018-04-30 2021-01-26 SK Hynix Inc. Semiconductor packages including bridge die spaced apart from semiconductor die
US10903196B2 (en) 2018-04-30 2021-01-26 SK Hynix Inc. Semiconductor packages including bridge die
US10957627B2 (en) 2019-03-15 2021-03-23 SK Hynix Inc. Semiconductor packages including a bridge die
US10985106B2 (en) 2018-08-31 2021-04-20 SK Hynix Inc. Stack packages including bridge dies
US10991640B2 (en) 2019-01-25 2021-04-27 SK Hynix Inc. Semiconductor packages including bridge die
US11201140B2 (en) 2019-12-24 2021-12-14 SK Hynix Inc. Semiconductor packages including stacked sub-packages with interposing bridges
US11616051B2 (en) 2020-09-16 2023-03-28 Samsung Electronics Co., Ltd. Semiconductor package device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
KR101419597B1 (ko) * 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20140083657A (ko) * 2012-12-26 2014-07-04 하나 마이크론(주) 인터포저가 임베디드 되는 전자 모듈 및 그 제조방법
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
CN105118823A (zh) * 2015-09-24 2015-12-02 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构及封装方法
KR101944007B1 (ko) * 2015-12-16 2019-01-31 주식회사 네패스 반도체 패키지 및 그 제조방법
CN112420529B (zh) * 2020-11-27 2022-04-01 上海易卜半导体有限公司 封装件及形成封装件的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232333A (ja) * 2009-03-26 2010-10-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
KR20100119889A (ko) * 2008-06-03 2010-11-11 인텔 코오퍼레이션 범프리스 빌드 업 층(ｂｂｕｌ) 패키지를 사용하는 패키지 온 패키지
US20110024916A1 (en) * 2008-12-01 2011-02-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100119889A (ko) * 2008-06-03 2010-11-11 인텔 코오퍼레이션 범프리스 빌드 업 층(ｂｂｕｌ) 패키지를 사용하는 패키지 온 패키지
US20110024916A1 (en) * 2008-12-01 2011-02-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
JP2010232333A (ja) * 2009-03-26 2010-10-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991245B2 (en) 2015-01-08 2018-06-05 Samsung Electronics Co., Ltd. Semiconductor packages with heat dissipation layers and pillars and methods for fabricating the same
US10903131B2 (en) 2018-04-30 2021-01-26 SK Hynix Inc. Semiconductor packages including bridge die spaced apart from semiconductor die
US10903196B2 (en) 2018-04-30 2021-01-26 SK Hynix Inc. Semiconductor packages including bridge die
US10658332B2 (en) 2018-08-28 2020-05-19 SK Hynix Inc. Stack packages including bridge dies
US10985106B2 (en) 2018-08-31 2021-04-20 SK Hynix Inc. Stack packages including bridge dies
US10811359B2 (en) 2018-12-04 2020-10-20 SK Hynix Inc. Stack packages relating to bridge die
US10991640B2 (en) 2019-01-25 2021-04-27 SK Hynix Inc. Semiconductor packages including bridge die
US10957627B2 (en) 2019-03-15 2021-03-23 SK Hynix Inc. Semiconductor packages including a bridge die
US11201140B2 (en) 2019-12-24 2021-12-14 SK Hynix Inc. Semiconductor packages including stacked sub-packages with interposing bridges
US11616051B2 (en) 2020-09-16 2023-03-28 Samsung Electronics Co., Ltd. Semiconductor package device
US12087744B2 (en) 2020-09-16 2024-09-10 Samsung Electronics Co., Ltd. Semiconductor package device

Also Published As

Publication number Publication date
KR20120094182A (ko) 2012-08-24

Similar Documents

Publication Publication Date Title
KR101236798B1 (ko) 웨이퍼 레벨 적층형 반도체 패키지 제조 방법
CN108091615B (zh) 半导体封装件
US9502335B2 (en) Package structure and method for fabricating the same
US10916533B2 (en) Semiconductor package
KR101640076B1 (ko) 웨이퍼 레벨의 칩 적층형 패키지 및 이의 제조 방법
US9633869B2 (en) Packages with interposers and methods for forming the same
TWI496270B (zh) 半導體封裝件及其製法
US11676906B2 (en) Chip package and manufacturing method thereof
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
US10141233B2 (en) Electronic package and fabrication method thereof
US20180040550A1 (en) Method of fabricating electronic package
US7279785B2 (en) Stacked die package system
KR101368793B1 (ko) 반도체 패키지 및 그 제조 방법
KR101601388B1 (ko) 반도체 패키지 및 그 제조 방법
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
KR102084540B1 (ko) 반도체 패키지 및 그 제조방법
KR101494814B1 (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
KR101332859B1 (ko) 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법
US11676904B2 (en) Semiconductor package
US9601403B2 (en) Electronic package and fabrication method thereof
CN112908981A (zh) 半导体设备封装和其制造方法
KR102644598B1 (ko) 반도체 패키지
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
US11217517B2 (en) Semiconductor package with a trench portion
US20240040805A1 (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170209

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190212

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 8