JP5352146B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置およびその製造方法に関し、特に、配線基板に半導体チップをフリップチップ接続した半導体装置およびその製造方法に適用して有効な技術に関する。

配線基板の上面上に半導体チップをフリップチップ接続して、半導体チップのバンプ電極を配線基板の上面のランドに電気的に接続し、半導体チップのバンプ電極と配線基板のランドとの接続部をアンダーフィル樹脂で封止し、配線基板の裏面に半田ボールを接続することで、半導体パッケージ形態の半導体装置が製造される。

特開２００５−１２０３７号公報（特許文献１）には、多層配線基板におけるフリップチップ接続用の複数のランドが、複数種類のランド径からなるとともに、複数種類のピッチで設けられている技術が記載されている。
特開２００５−１２０３７号公報

本発明者の検討によれば、次のことが分かった。

高機能化や小型化に伴い、半導体チップの端子数は増加するものの、半導体チップの外形寸法は減少する傾向にある。このような半導体チップでは、半導体チップの主面の周辺部のみにバンプ電極を形成したのでは、端子数が不足するため、バンプ電極が半導体チップの主面全体にエリアアレイ状に配置される。半導体チップをフリップチップ実装する配線基板においては、半導体チップの複数のバンプ電極を配線基板の上面の複数のランドにそれぞれ接続するため、配線基板の上面におけるランドの配列は、半導体チップにおけるバンプ電極の配列に対応している。このため、半導体チップにおいて、バンプ電極が半導体チップの主面全体にエリアアレイ状に配置されている場合には、この半導体チップを実装する配線基板のランドの配列も、同様にエリアアレイ状となる。

配線基板の裏面には、外部端子としてバンプ電極が複数配置されているが、この配線基板の裏面のバンプ電極と配線基板の上面の各ランドとは、配線基板に設けた配線（引き出し用配線）やビアの内部に形成された配線（ビア配線）を介して電気的に接続する。このため、配線基板の上面にエリアアレイ状に配置した各ランドに引き出し用配線を接続し、配線基板の上面において、この引き出し用配線を、ランドがエリアアレイ状に配列した領域の外側にまで引き出す（引き回す）必要がある。

エリアアレイ状にランドが配列していると、ランド間に引き出し用配線を通さなければならないため、前記特許文献１のように、ランド間のピッチをある程度広げる必要がある。しかしながら、単に配線基板の表面層（１層目）の引き出し用配線だけで、全てのランドを、ランドがエリアアレイ状に配列した領域の外側に向かって引き出そうとすると、ランド間を通る引き出し用配線の本数が多くなるため、ランド間のピッチを大きくする必要が生じる。特に、エリアアレイ状の配列の最外周のランド間で、ランド間を通る引き出し用配線の本数が最大となり、エリアアレイ状の配列の最外周のランド間のピッチを、その間を通る複数本の引き出し配線が通れる分だけ広げることになる。これは、半導体チップの寸法や配線基板の外形寸法の大型化を招き、それによって、半導体装置の大型化（大面積化）を招いてしまう。

そこで、ランドの数が多くなっても半導体チップや配線基板の寸法の増大を抑制できるように、配線基板におけるランドの構成（配線レイアウト）を工夫することが望まれる。

本発明の目的は、半導体装置を小型化できる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

代表的な実施の形態による半導体装置は、配線基板上に半導体チップをフリップチップ接続した半導体装置であって、配線基板の上面にはフリップチップ接続用の複数の第１端子が設けられている。そして、配線基板の上面において、第１端子は、６列以上の列数で配列し、列の進行方向には等ピッチで配列するが、列間のピッチは等ピッチにはせず、ショートを招きやすい端子列では、隣接列間のピッチを大きくし、ショートが発生しにくい端子列では、隣接列間のピッチを小さくするものである。

また、他の代表的な実施の形態による半導体装置は、複数の第１端子が配置された第１主面を有する配線基板と、複数の第１電極が配置された第２主面を有しかつ前記配線基板の前記第１主面上に複数の突起状電極を介して搭載された半導体チップとを備えた半導体装置である。そして、前記半導体チップの前記複数の第１電極は、前記配線基板の前記複数の第１端子と前記複数の突起状電極を介してそれぞれ電気的に接続され、前記配線基板は、第１配線層および前記第１配線層よりも下層の第２配線層を含む複数の配線層を有し、前記複数の第１端子は前記第１配線層に設けられており、前記複数の第１端子は、６列以上の列数で配列し、列の進行方向には規則的に配列し、隣り合う列同士の配列はずれている。前記複数の第１端子は、前記第１配線層に設けられた第１の引き出し用配線が接続された第１種類の端子と、下に第１ビアが形成されかつ前記第１ビアを介して前記第２配線層に電気的に接続された第２種類の端子とを有し、６列以上で配列した前記複数の第１端子の列間のピッチは、第１の関係にある隣接列間のピッチよりも、第２の関係または第３の関係にある隣接列間のピッチの方が大きい。ここで、前記第１の関係にある隣接列では、前記第１の引き出し用配線が隣接する２つの列間で隣り合う前記第１端子の間を通っておらず、かつ、隣接する２つの列の少なくとも一方の列には前記第２種類の端子が無く、前記第２の関係にある隣接列では、前記第１の引き出し用配線が隣接する２つの列間で隣り合う前記第１端子の間を通っており、前記第３の関係にある隣接列では、隣接する２つの列の両方に前記第２種類の端子がある。

また、他の代表的な実施の形態による半導体装置は、第１主面、前記第１主面のチップ搭載領域に形成された複数の第１端子、前記第１主面とは反対側に位置する第１裏面、および前記第１裏面に形成された複数のランドを有する配線基板と、第２主面、前記第２主面に形成された複数の第１電極、および前記複数の第１電極上に形成された複数の突起状電極を有し、前記第２主面が前記配線基板の前記第１主面と対向するように、前記複数の突起状電極を介して前記配線基板の前記第１主面の前記チップ搭載領域に搭載された半導体チップとを含む半導体装置である。そして、前記複数の第１端子は、前記第１端子が列状に配列された第１端子群と、前記第１端子が列状に配列され、前記第１端子群よりも前記チップ搭載領域の内側に配置された第２端子群と、前記第１端子が列状に配列され、前記第２端子群よりも前記チップ搭載領域の内側に配置された第３端子群とを有している。前記第１端子群の前記第１端子が１列目端子に対応し、前記第２端子群の前記第１端子が２列目端子に対応し、前記第３端子群の前記第１端子が３列目端子に対応し、前記第２端子群における前記２列目端子は、前記第１端子群において隣接する前記１列目端子間に位置しており、前記第３端子群における前記３列目端子は、前記第２端子群において隣接する前記２列目端子間に位置している。前記第１端子群と前記第２端子群との距離は、前記第２端子群と前記第３端子群との距離よりも大きい。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

代表的な実施の形態によれば、半導体装置を小型化することができる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

（実施の形態１）
本発明の一実施の形態の半導体装置およびその製造方法（製造工程）を図面を参照して説明する。

図１は、本発明の一実施の形態である半導体装置１の断面図（全体断面図、側面断面図）、図２は、半導体装置１の上面図（平面図）、図３は、半導体装置１の下面図（裏面図）である。図２および図３のＡ１−Ａ１線における半導体装置１の断面が、図１にほぼ対応する。図４は、半導体装置１に用いられる半導体チップ３の平面図であり、配線基板２に対向する側の主面が示されている。図５は、半導体装置１に用いられている配線基板２の上面図（平面図）であり、半導体チップ３が搭載される側の主面（上面２ａ）が示されている。図６は、配線基板２の要部断面図である。なお、図５においても、図２および図３に示されるＡ１−Ａ１線に対応する位置に、Ａ１−Ａ１線を付してある。このため、図５のＡ１−Ａ１線における配線基板２の断面が、図１に示される半導体装置１における配線基板２の断面にほぼ相当する。

図１〜図３に示される本実施の形態の半導体装置１は、半導体パッケージ形態の半導体装置である。

図１〜図３に示されるように、本実施の形態の半導体装置１は、配線基板２と、配線基板２の上面２ａ上に搭載（配置）された半導体チップ３と、半導体チップ３と配線基板２との間を満たす樹脂部（アンダーフィル樹脂）４と、配線基板２の下面２ｂに設けられた複数の半田ボール（外部端子、バンプ電極、半田バンプ）５とを有している。

半導体チップ３は、その厚さと交差する平面形状が矩形（四角形）であり、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。

半導体チップ３の表面（半導体素子形成側の主面）には、複数のパッド電極（電極、表面電極）６が形成されており、これら複数のパッド電極６上に突起状の電極である複数のバンプ電極（突起電極、突起状電極）７がそれぞれ形成されている。半導体チップ３の各パッド電極６およびその上のバンプ電極７は、半導体チップ３の内部または表層部分に形成された半導体素子または半導体集積回路に、半導体チップ３の内部配線層などを介して電気的に接続されている。バンプ電極７は、突起状電極であり、半導体チップ３を配線基板２上にフリップチップ接続するための実装用電極として機能し、例えば半田バンプまたは金バンプからなる。なお、半導体チップ３において、パッド電極６（およびその上のバンプ電極７）が形成された側の主面を、半導体チップ３の表面と呼び、パッド電極６（およびその上のバンプ電極７）が形成された側の主面（すなわち表面）とは反対側の主面を、半導体チップ３の裏面と呼ぶものとする。

本実施の形態においては、パッド電極６およびその上のバンプ電極７は半導体チップ３の表面の周辺部（周縁部）のみに設けられているのではなく、図４に示されるように、半導体チップ３の表面全体にエリアアレイ状に配置されている。これにより、高機能化による半導体チップの端子数の増加と、半導体チップの小型化（小面積化）に対応することができる。

半導体チップ３は、配線基板２の上面２ａにフリップチップ実装されている。すなわち、半導体チップ３は、半導体チップ３の裏面（バンプ電極７形成側の主面とは反対側の主面）側が上方を向き、半導体チップ３の表面（バンプ電極７形成側の主面）が配線基板２の上面２ａに対向する向きで、複数のバンプ電極７を介して、配線基板２の上面２ａ（のチップ搭載領域３ａ）上に搭載（実装）されている。従って、半導体チップ３は配線基板２の上面２ａにフェイスダウンボンディングされている。

半導体チップ３の表面の複数のバンプ電極７は、配線基板２の上面２ａの複数のランド（端子、基板側端子、電極、導電性ランド部）８に、それぞれ接合（接続）されて電気的に接続されている。すなわち、半導体チップ３の表面の複数のパッド電極６は、配線基板２の上面２ａの複数のランド８に、バンプ電極７を介してそれぞれ接合（接続）されて電気的に接続されている。従って、半導体チップ３に形成された半導体集積回路は、パッド電極６およびバンプ電極７を介して配線基板２の上面２ａのランド８に電気的に接続されている。

半導体チップ３と配線基板２の上面２ａとの間に、アンダーフィル樹脂としての樹脂部４が充填されている。樹脂部４により、半導体チップ３と配線基板２との熱膨張率の差によるバンプ電極７への負担を緩衝することができる。樹脂部４は、例えばエポキシ樹脂またはシリコーン樹脂などの樹脂材料（例えば熱硬化性樹脂材料）からなり、フィラーを含有することもできる。樹脂部４のフィラーとしては、シリカなどを用いることができる。

配線基板２は、その厚さと交差する平面形状が矩形（四角形）であり、一方の主面である上面（表面）２ａと、上面２ａとは反対側の主面である下面（裏面）２ｂとを有している。図５に示されるように、配線基板２の上面２ａのうち、チップ搭載領域３ａには、半導体チップ３の表面におけるパッド電極６（およびその上のバンプ電極７）の配列に対応した配列で、複数のランド８が配列している。配線基板２の上面２ａのランドの配列を、半導体チップ３の表面のパッド電極６（およびその上のバンプ電極７）の配列と同じにすることで、半導体チップ３を配線基板２の上面２ａにフリップチップ実装して、半導体チップ３の表面の複数のパッド電極６と、配線基板２の上面２ａの複数のランド８とを、バンプ電極７を介してそれぞれ電気的に接続することができる。なお、チップ搭載領域３ａは、配線基板２の上面２ａのうち半導体チップ３を搭載した領域、すなわち、配線基板２の上面２ａのうち半導体チップ３と平面的に重なる領域に対応する。

配線基板２は、複数の絶縁体層（誘電体層）と、複数の配線層（導体層、導体パターン層）とを積層して一体化した多層配線基板（多層基板）であり、好ましくはビルドアップ法で作製することができる。配線基板２の上面２ａのランド８は、配線基板２の配線（後述する引き出し用配線９，３９，４９など）やビアの内部に形成された配線（ビア配線）を介して、配線基板２の下面２ｂの端子１０に電気的に接続されている。図６には、６つの配線層（導体層、導体パターン層、配線パターン）Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６と５つの絶縁体層（ここでは絶縁層１２ａ，１２ｂ、コア層１１および絶縁層１２ｃ，１２ｄ）とが交互に積層されて配線基板２が形成されているが、積層される絶縁体層および配線層の数はこれに限定されるものではなく、必要に応じて種々変更可能である。

例えば、図６に示されるように、ガラスエポキシ系樹脂などからなる絶縁性のコア層（基材層、絶縁層）１１の上面上に、コア層１１に近い側から順に、配線層Ｍ３、絶縁層（ビルドアップ層）１２ｂ、配線層Ｍ２、絶縁層（ビルドアップ層）１２ａおよび配線層Ｍ１が順に形成（積層）されている。また、コア層１１の下面上に、コア層１１に近い側から順に、配線層Ｍ４、絶縁層（ビルドアップ層）１２ｃ、配線層Ｍ５、絶縁層（ビルドアップ層）１２ｄおよび配線層Ｍ６が形成（積層）されている。従って、配線基板２において配線層Ｍ１〜Ｍ６は、上面２ａ側から下面２ｂ側に向かって、配線層Ｍ１、配線層Ｍ２、配線層Ｍ３、配線層Ｍ４、配線層Ｍ５および配線層Ｍ６の順に配置されている。配線層Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６は、例えば銅（Ｃｕ）などの金属層により形成されており、それぞれ必要に応じたパターンで形成されている。また、絶縁層（ビルドアップ層）１２ａ，１２ｂ，１２ｃ，１２ｄは、例えば樹脂材料などにより形成されている。

配線層（第１配線層）Ｍ１と配線層（第２配線層）Ｍ２とは、配線層Ｍ１，Ｍ２間の絶縁層１２ａに形成されたビア（第１ビア）Ｖ１を介して電気的に接続されている。また、配線層（第２配線層）Ｍ２と配線層（第３配線層）Ｍ３とは、配線層Ｍ２，Ｍ３間の絶縁層１２ｂに形成されたビア（第２ビア）Ｖ２を介して電気的に接続されている。また、配線層（第３配線層）Ｍ３と配線層（第４配線層）Ｍ４とは、配線層Ｍ３，Ｍ４間のコア層１１に形成されたビアＶ３を介して電気的に接続されている。また、配線層（第４配線層）Ｍ４と配線層（第５配線層）Ｍ５とは、配線層Ｍ４，Ｍ５間の絶縁層１２ｃに形成されたビアＶ４を介して電気的に接続されている。また、配線層（第５配線層）Ｍ５と配線層（第６配線層）Ｍ６とは、配線層Ｍ５，Ｍ６間の絶縁層１２ｄに形成されたビアＶ６を介して電気的に接続されている。

ここでビア（ビアＶ１〜Ｖ６）とは、絶縁層に形成された孔部（貫通孔）であるが、孔部の側壁上に導体膜(導体層、配線、ビア配線)が形成されているか、あるいは孔部内が導体膜(導体層、配線、ビア配線)で埋められており、孔部に、この導体膜(導体層、配線、ビア配線)を含めたものをビアと呼ぶものとする。従って、絶縁層に形成されたビアは、その絶縁層の上下両面の配線層（導体層）の間を、ビアを構成する孔部の側壁上または孔部内の導体膜(導体層、配線、ビア配線)を介して電気的に接続するように機能することができる。

配線基板２が有する複数の配線層Ｍ１〜Ｍ６のうちの最上層の配線層（第１配線層）Ｍ１により、上記複数のランド８と複数の引き出し用配線（第１の引き出し用配線）９とが配線基板２の上面２ａに形成されている。従って、ランド８と引き出し用配線９とは、配線層Ｍ１を構成する同種の導電体からなる。ランド８は、半導体チップ３のパッド電極６とバンプ電極７を介して接続するための端子（基板側端子、電極）、すなわちフリップチップ接続用の端子として機能する。引き出し用配線９は、その一端がランド８に一体的に接続されており、配線基板２の上面２ａにおいて、ランド８が密集して配列した領域の外部にランド８を引き出す（引き回す）ための配線として機能することができる。

配線基板２の最上層（上面２ａ側の最上層）には、絶縁層からなるソルダレジスト層（半田レジスト層、絶縁層、絶縁膜）ＳＲ１が形成されており、ランド８は、ソルダレジスト層ＳＲ１の開口部（後述の開口部３４に対応）から露出されている。一方、引き出し用配線９は、ソルダレジスト層ＳＲ１で覆われている。すなわち、配線基板２の上面２ａにおいて、絶縁層１２ａ上に、ランド８以外の配線層Ｍ１を覆うように、ソルダレジスト層ＳＲ１が形成されているが、ランド８はソルダレジスト層ＳＲ１の開口部（後述の開口部３４に対応）から露出されている。ソルダレジスト層ＳＲ１を設けることで、ランド８以外の配線層Ｍ１が露出して短絡するのを防止することができる。ソルダレジスト層ＳＲ１は、ランド８以外の配線層Ｍ１（引き出し用配線９を含む）の保護膜として機能することもできる。また、ランド８のソルダレジスト層ＳＲ１の開口部から露出される部分上にめっき膜を形成することもでき、これにより、ランド８とバンプ電極７との接合をより的確に行えるようになる。

また、配線基板２が有する複数の配線層Ｍ１〜Ｍ６のうちの最下層の配線層Ｍ６により、複数の端子（外部接続用端子、電極、ランド、導電性ランド部）１０が配線基板２の下面２ｂに形成されている。従って、端子１０は、配線層Ｍ６を構成する導電体からなる。端子１０は、半導体装置１の外部端子（外部接続用端子）としての半田ボール５を接続（配置）するための端子として機能する。配線基板２の最下層（下面２ｂ側の最上層）には、絶縁層からなるソルダレジスト層（半田レジスト層、絶縁層、絶縁膜）ＳＲ２が形成されており、端子１０は、ソルダレジスト層ＳＲ２の開口部から露出されている。また、端子１０のソルダレジスト層ＳＲ２の開口部から露出される部分上にめっき膜を形成することもでき、これにより、端子１０と半田ボール５との接合をより的確に行えるようになる。

配線基板２の下面２ｂにおいて、複数の端子１０は例えばアレイ状に配置されており、各端子１０には、バンプ電極として半田ボール（ボール電極、突起電極、突起状電極、電極、外部端子、外部接続用端子）５が接続（形成）されている。このため、配線基板２の下面２ｂに複数の半田ボール５が、例えばアレイ状に配置されている。半田ボール５は、半導体装置１の外部端子（外部接続用端子）として機能することができる。

半導体チップ３の各パッド電極６は、バンプ電極７を介して配線基板２の上面２ａの各ランド８に電気的に接続され、更に、配線基板の配線層Ｍ１〜Ｍ６およびビアＶ１〜Ｖ５を介して、配線基板２の下面２ｂの端子１０および端子１０に接続された半田ボール５に電気的に接続されている。

次に、本実施の形態の半導体装置の製造方法（製造工程）について説明する。

図７は、本実施の形態の半導体装置の製造工程を示す製造プロセスフロー図である。図８〜図１２は、本実施の形態の半導体装置の製造工程中の断面図であり、上記図１に対応する断面が示されている。

なお、本実施の形態では、複数の配線基板２（半導体装置領域２２）がアレイ状に繋がって形成された多数個取りの配線基板（配線基板母体）２１を用いて個々の半導体装置１を製造する。この配線基板２１は、上記配線基板２の母体であり、配線基板２１を後述する切断工程で切断し、各半導体装置領域（基板領域、単位基板領域、デバイス領域）２２に分離したものが半導体装置１の配線基板２に対応する。配線基板２１は、そこから１つの半導体装置１が形成される領域である半導体装置領域２２がマトリクス（行列）状に複数配列した構成を有しているが、図８〜図１２には、そのうちの一つの半導体装置領域２２にほぼ相当する領域の断面が示されている。

まず、配線基板２１と半導体チップ３を準備する（ステップＳ１）。図８に示されるように、ステップＳ１では、そこからそれぞれ半導体装置１が製造される単位基板領域である半導体装置領域（単位基板領域）２２を複数有する配線基板２１であって、上面２１ａと、上面２１ａの反対側の下面２１ｂとを有し、各半導体装置領域２２の上面２１ａに複数のランド８を、各半導体装置領域２２の下面２１ｂに複数の端子１０を有する配線基板２１が準備される。各半導体装置領域２２における配線基板２１の構成は、配線基板２と同じであり、後で詳細に説明するランド８や引き出し用配線９などの配置についても、配線基板２と同じである。

配線基板２１は、微細ピッチ配線に適合するようにビルドアップ法で製造することが好ましいが、それ以外にも、印刷法、シート積層法、セミアディティブ法、またはアディティブ法などを用いて製造することができる。

上述のように、半導体チップ３は、パッド電極６およびその上に設けられたバンプ電極７が半導体チップ３の表面全体にエリアアレイ状に配置されたものである。このため、半導体チップ３を製造するには、半導体ウエハにウエハ・プロセスを行った後、再配置配線形成工程（再配線工程）を行う。

ここでウエハ・プロセスは、前工程とも呼ばれ、一般的に、半導体ウエハの主面上または表層部分に種々の半導体素子または半導体集積回路を形成し、配線層（およびパッド電極）を形成し、表面保護膜を形成した後、半導体ウエハに形成された複数の半導体チップ領域の各々の電気的試験をプローブ等により行える状態にするまでの工程を言う。ウエハ・プロセスを行った段階では、半導体ウエハの各半導体チップ領域（後で半導体チップ３となる領域）の四辺近傍にその四辺に沿ってパッド電極が複数個並んで配置されている。

ウエハ・プロセスを行った後に、再配置配線形成工程を行うが、再配置配線（再配線）は、ウエハ・プロセスで形成した各半導体チップ領域のパッド電極と、半導体チップ領域を個片化して得られる半導体チップ３を配線基板２１上に実装するための実装電極（本実施の形態ではパッド電極６）とを電気的に接続する配線である。すなわち、再配置配線形成工程により、半導体ウエハの各半導体チップ領域のパッド電極を再配置配線を通じて半導体チップ領域の主面全体に引き出し（引き回し）、各半導体チップ領域の主面全体に実装電極（本実施の形態ではパッド電極６）をエリアアレイ状に配置する。後述する再配置配線５７（後述する図２５および図２６に示されている）は、ここで説明した再配置配線に対応するものである。また、再配置配線工程では、各パッド電極６上にバンプ電極７を形成する。その後、ダイシングなどにより半導体ウエハを各半導体チップ領域に分離（切断）して、個片化された半導体チップ３が得られる。

ステップＳ１においては、先に配線基板２１を準備してから半導体チップ３を準備しても、先に半導体チップ３を準備してから配線基板を準備しても、あるいは配線基板２１と半導体チップ３を同時に準備してもよい。

このように、ステップＳ１では、各半導体装置領域２２毎にランド８が配置された上面２１ａを有する配線基板２１と、複数のバンプ電極（突起状電極）７が配置された表面を有する半導体チップとが準備される。

ステップＳ１で配線基板２１と半導体チップ３を準備した後、フリップチップ接続工程を行って、図９に示されるように、配線基板２１の上面２１ａの各半導体装置領域２２上に、半導体チップ３を搭載する（ステップＳ２）。

ステップＳ２の半導体チップ３のフリップチップ接続工程では、半導体チップ３は、半導体チップ３の裏面側が上方を向き、半導体チップ３の表面側が下方（配線基板２１の上面２１ａ側）を向くように、フェイスダウンで配線基板２１の上面２１ａ上に配置され、半導体チップ３の複数のバンプ電極７が配線基板２１の上面２１ａの複数のランド８（バンプ電極７に接続すべきランド８）にそれぞれ対向するように位置合わせされる。ここで、上述したように、半導体チップ３の表面は、パッド電極６やバンプ電極７が形成された側の主面であり、半導体チップ３の裏面は、パッド電極６やバンプ電極７が形成された側とは反対側の主面である。そして、バンプ電極７が金バンプである場合には、半導体チップ３を配線基板２１側に加圧して、バンプ電極７を構成する金バンプを配線基板２１のランド８に押圧して（押し付けて）圧着する。この際、加熱しながら加圧することで、バンプ電極７をランド８に熱圧着することもできる。また、バンプ電極７が半田バンプである場合には、半田リフロー処理（熱処理）によりバンプ電極７を構成する半田バンプを溶融・再固化することで、バンプ電極７をランド８に接続（半田接続）する。

このように、ステップＳ２では、半導体チップ３を配線基板２１の上面２１ａ上に複数のバンプ電極（突起状電極）７を介して搭載し、半導体チップ３の複数のバンプ電極７を配線基板２１の複数のランド８にそれぞれ電気的に接続する。これにより、半導体チップ３の複数のパッド電極６が、複数のバンプ電極７を介して、配線基板２１の各半導体装置領域２２の複数のランド８にそれぞれ接続（接合）されて、電気的に接続される。

次に、図１０に示されるように、半導体チップ３と配線基板２１との間を満たすアンダーフィル樹脂としての樹脂部４を形成する（ステップＳ３）。

例えば、半導体チップ３と配線基板２１の上面２１ａとの間に樹脂材料（フィラーを含有することもできる）を充填（注入）し、加熱などによりこの樹脂材料を硬化することで、硬化した樹脂材料からなる樹脂部４を形成することができる。他の形態として、フリップチップ接続を行う前に配線基板２１の上面２１ａの各半導体装置領域２２のチップ搭載予定領域（後で半導体チップ３を搭載する領域）に予め樹脂材料（フィラーを含有することもできる）を塗布しておき、その後、フリップチップ接続で半導体チップ３のバンプ電極７を配線基板２１の上面２１ａのランド８に接続してから、この樹脂材料を硬化して樹脂部４を形成することもできる。

次に、図１１に示されるように、配線基板２１の下面２１ｂの端子１０に半田ボール５を接続（接合、形成）する（ステップＳ４）。

ステップＳ４の半田ボール５接続工程では、例えば、配線基板２１の下面２１ｂを上方に向け、配線基板２１の下面２１ｂの各半導体装置領域２２の複数の端子１０上にそれぞれ半田ボール５を配置（搭載）してフラックスなどで仮固定し、リフロー処理（半田リフロー処理、熱処理）を行って半田を溶融し、半田ボール５と配線基板２１の下面２１ｂの端子１０とを接合することができる。その後、必要に応じて洗浄工程を行い、半田ボール５の表面に付着したフラックスなどを取り除くこともできる。このようにして、半導体装置１の外部端子（外部接続用端子）としての半田ボール５が接合（形成）される。

なお、本実施の形態では、半導体装置１の外部端子として半田ボール５を接合する場合について説明したが、これに限定されるものではなく、例えば半田ボール５の代わりに印刷法などにより端子１０上に半田を供給して半導体装置１の半田からなる外部端子（バンプ電極、半田バンプ）を形成することもできる。この場合、配線基板２１の下面２１ｂの各半導体装置領域２２の複数の端子１０上にそれぞれ半田を供給してから、半田リフロー処理を行って、複数の端子１０上にそれぞれ半田からなる外部端子（バンプ電極、半田バンプ）を形成することができる。

また、メッキ処理を施すなどして、各端子１０上に外部端子（バンプ電極）を形成することもできる。

このように、ステップＳ４では、配線基板２１の下面２１ｂの各半導体装置領域２２の複数の端子１０に、それぞれ外部接続用端子（ここでは半田ボール５）を形成する。

次に、配線基板２１の切断を行う（ステップＳ５）。

ステップＳ５の切断工程により、図１２に示されるように、配線基板２１が各半導体装置領域２２間の切断領域に沿って切断されて、それぞれの半導体装置領域２２が個々の（個片化された）半導体装置１に切断分離（個片化）される。すなわち、配線基板２１が各半導体装置領域２２に切断されて分割され、各半導体装置領域２２から半導体装置１が形成される。ステップＳ５の切断工程によって各半導体装置領域２２に切断され分離（分割）された配線基板２１が上記配線基板２に対応する。

このようにして、半導体装置１が製造される。

次に、本実施の形態の半導体装置１に用いられている配線基板２について、より詳細に説明する。

図１３は、配線基板２の要部平面図であり、上記図５のチップ搭載領域３ａにおけるランド８の配列を拡大して示したものである。図１３では、ランド８のうち、後述の第１種類のランド８ａを白丸（白抜きの丸）で示し、第２種類のランド８ｂを黒丸（塗りつぶしの丸）で示してある。図１４は、図１３の部分拡大平面図であり、図１３中に示される実線で囲まれた領域３０の拡大図が示されている。図１４では、配線基板２の最上層のソルダレジスト層ＳＲ１を透視し、配線基板２の配線層Ｍ１〜Ｍ６のうちの最上層の配線層Ｍ１（ここではランド８および引き出し用配線９）のレイアウトが示されており、平面図であるが、理解を簡単にするために、配線層Ｍ１のパターン（ここではランド８および引き出し用配線９）にハッチングを付している。但し、図１４では、第１種類のランド８ａ同士は同じ向きのハッチングを付し、第２種類のランド８ｂ同士は同じ向きのハッチングを付し、第１種類のランド８ａと第２種類のランド８ｂとは、互いに逆向きのハッチングとされているが、実際には、第１種類のランド８ａと第２種類のランド８ｂと引き出し用配線９とは、同じ配線層Ｍ１により形成されているため、同じ導体材料で、同層に形成されている。また、第１種類のランド８ａと引き出し用配線９とは異なるハッチングを付して有るが、実際には、各第１種類のランド８ａとそれに接続された引き出し用配線９とは、一体的に形成されている。また、引き出し用配線９は、実際には、ソルダレジスト層ＳＲ１で覆われている。図１５は、配線基板２におけるランド８の配列の説明図である。図１５は、図１４に対応する領域のランド８の配列を取り出して示したものであり、平面図であるが、第１種類のランド８ａと第２種類のランド８ｂに図１４と同様のハッチングを付し、引き出し用配線９の図示は省略してある。図１６は、配線基板２の要部平面図であり、図５中に示される二点鎖線で囲まれた領域３０ａの拡大図が示されている。なお、図１６に示される領域（図５の領域３０ａ）は、図１４に示される領域（図１３の領域３０）を含むが、それよりも方向Ｘに広い領域が示されており、図１６の左端は、配線基板２の辺（端部）２ｃである。図１６でも、図１４と同様、配線基板２の最上層のソルダレジスト層ＳＲ１を透視し、配線基板２の配線層Ｍ１〜Ｍ６のうちの最上層の配線層Ｍ１（ここではランド８，８ｃ，８ｄおよび引き出し用配線９）のレイアウトが示されているが、ハッチングは付していない。

図４と図５および図１３とを比較すると分かるように、配線基板２の上面２ａ（より特定的にはチップ搭載領域３ａ）において、複数のランド（第１端子）８は、半導体チップ３の表面におけるパッド電極６の配置（すなわちパッド電極６上に形成されたバンプ電極７の配置）に対応した配置で配列している。すなわち、配線基板２の上面２ａ（より特定的にはチップ搭載領域３ａ）において、複数のランド８は、半導体チップ３の表面におけるパッド電極６の配列（すなわちバンプ電極７の配列）を転写したのと同様の配列を有している。これにより、半導体チップ３の各パッド電極６を配線基板２の各ランド８とバンプ電極７を介して対向配置させることができ、半導体チップ３の各パッド電極６と配線基板２の各ランド８をバンプ電極７を介して接続することができる。従って、半導体装置１において、互いに接続されたパッド電極６、バンプ電極７およびランド８は、平面的に重なる位置に配置されている。

上述のように、半導体チップ３は、パッド電極６およびその上に設けられたバンプ電極７が半導体チップ３の表面の周辺部（周縁部）のみに設けられているのではなく、図４に示されるように、半導体チップ３の表面全体にエリアアレイ状に配置されたものである。このため、図５および図１３に示されるように、配線基板２の上面２ａのチップ搭載領域３ａに、ランド８がエリアアレイ状に配置されている。

半導体チップ３のパッド電極６は、半導体装置１の外部端子に電気的に接続されている必要がある。このため、フリップチップ接続用の端子である配線基板２のランド８は、配線基板２の下面２ｂの端子１０（および端子１０上に形成される半田ボール５）に電気的に接続させる必要がある。

配線基板２の上面２ａでは、フリップチップ接続用の端子であるランド８は、チップ搭載領域３ａに密集して配列しているのに対して、配線基板２の下面２ｂでは、上面２ａにおいてランド８が配列する面積よりも広い面積に渡って、端子１０が配列している。すなわち、配線基板２の下面２ｂにおける端子１０の配列ピッチは、配線基板２の上面２ａにおけるランド８の配列ピッチよりも大きい。なお、各端子１０上に半田ボール５が接続されるため、配線基板２の下面２ｂにおける端子１０の配列は、上記図３に示される配線基板２の下面２ｂにおける半田ボール５の配列と同様である。

このため、配線基板２の上面２ａのランド８と下面２ｂの端子１０とは平面的に重なる位置には配置されていないため、配線基板２に設けられたビア（ここではビアＶ１〜Ｖ５）のみで配線基板２の上面２ａのランド８と下面２ｂの端子１０とを電気的に接続することはできない。従って、配線基板２の上面２ａのランド８を下面２ｂの端子１０に電気的に接続するには、配線層Ｍ１〜Ｍ６のうちの少なくとも１層以上に設けた引き出し用配線（配線パターン）で、ランド８を配線基板２の上面２ａおよび下面２ｂに平行な方向に引き回す（引き出す）必要がある。これには、次の２つの経路（第１の経路および第２の経路）がある。

第１の経路として、配線基板２の上面２ａにおいて、ランド８をランド８と同層の引き出し用配線９で、ランド８が密集して配列した領域（ランド配列領域）から離れた位置に引き出してから（引き回してから）、ランド配列領域から離れた位置で、ビアＶ１を介して配線層Ｍ１よりも下層の配線層Ｍ２に電気的に接続し、更にビアＶ２〜Ｖ５および配線層Ｍ３〜Ｍ６を介して、配線層Ｍ６からなる端子１０に電気的に接続する。この場合、配線層Ｍ１に設けられた引き出し用配線９を用いて引き回した上、更に、引き出し用配線９（配線層Ｍ１）よりも下層の配線層Ｍ２〜Ｍ６のうちの１層以上の配線パターン（引き出し用配線）を用いて引き回すこともできる。

また、第１の経路には、各ランド８からチップ搭載領域３ａの外側に向かって引き出し用配線９を延在させてからビアを介して下層の配線層に引き回した上で、配線層Ｍ６からなる端子１０に電気的に接続するものと、各ランド８からチップ搭載領域３ａの内側に向かって引き出し用配線９を延在させてからビアを介して下層の配線層に引き回した上で、配線層Ｍ６からなる端子１０に電気的に接続するものとがある。後述するように、第１列ａ１〜第３列ａ３の第１種類のランド８ａの引き出し方が前者に対応し、第４列ａ４以降の列の第１種類のランド８ａの引き出し方が後者に対応する。

第２の経路として、配線基板２の上面２ａにおいて、直接的に（すなわち引き出し用配線９を介さず）、ランド８を、そのランド８の下に設けたビアＶ１を介して、そのランド８（配線層Ｍ１）よりも下層の配線層Ｍ２に電気的に接続し、更にビアＶ２〜Ｖ５および配線層Ｍ３〜Ｍ６を介して、配線層Ｍ６からなる端子１０に電気的に接続する。この場合、ランド８には、ランド８と同層の配線層Ｍ１からなる引き出し用配線９は接続せず、ランド８の直下にビアＶ１を配置し、ランド８（配線層Ｍ１）よりも下層の配線層Ｍ２〜Ｍ６のうちの１層以上に設けられた引き出し用配線（配線パターン）を用いて、引き回すことになる。

このように、配線基板２において、ランド８は端子１０に電気的に接続する必要があるため、各ランド８に対して、上記第１の経路を適用して引き出し用配線９をランド８に接続するか、あるいは、上記第２の経路を適用してビアＶ１をランド８の直下に配置するかを、選択して設計している。

ここで、配線基板２の上面２ａのチップ搭載領域３ａに設けられた複数のランド８のうち、上記第１の経路を適用して引き出し用配線（第１の引き出し用配線）９を接続したランド８を、第１種類のランド（第１種類の端子）と称して符号８ａを付すものとし、上記第２の経路を適用してビア（第１ビア）Ｖ１を直下に配置したランド８を、第２種類のランド（第２種類の端子）と称して符合８ｂを付すものとする。従って、第２種類のランド８ｂは、いわゆるパッドオンビアである。上記第１の経路を適用して引き出し用配線９が接続された第１種類のランド（第１種類の端子）８ａの直下にはビアＶ１は形成されておらず、また、上記第２の経路を適用してその直下にビアＶ１が形成された第２種類のランド（第２種類の端子）８ｂには、引き出し用配線９は接続されていない。なお、引き出し用配線９およびランド８は、配線層Ｍ１に設けられた導体パターン（配線層Ｍ１のパターン）であり、第１種類のランド８ａとそれに接続された引き出し用配線９とは一体的に形成されている。

本実施の形態では、図５、図１３〜図１５に示されるように、配線基板２の上面２ａのチップ搭載領域３ａにおいて、フリップチップ接続用のランド８が複数形成されているが、複数のランド８は、チップ搭載領域３ａの各辺に沿って６列以上の列数で配列している。なお、配線基板２の上面２ａにおいて、複数のランド８の配列の列の進行方向は、チップ搭載領域３ａの各辺に平行な方向であり、すなわち、配線基板２上に搭載された半導体チップ３の各辺（側面）３ｂに平行な方向である。また、半導体チップ３の各辺３ｂと配線基板２の各辺２ｃが平行になるように半導体チップ３が配線基板２上に実装されているので、配線基板２の上面２ａにおいて、複数のランド８の配列の列の進行方向は、配線基板２の各辺（側面）２ｃに沿った（平行な）方向になる。

ここで、配線基板２の上面２ａのチップ搭載領域３ａにおいて、複数のランド８がｎ列（ｎは６以上の整数）で配列している場合、その列を、チップ搭載領域３ａの外周側から内周側（中央側）に向かう方向に順に、第１列、第２列、・・・、第ｎ列と呼ぶものとする。換言すれば、チップ搭載領域３ａに搭載された半導体チップ３の外周側から内周側（中央側）に向かう方向に順に、第１列、第２列、・・・、第ｎ列と呼ぶのである。

また、配線基板２の上面２ａのチップ搭載領域３ａに、複数のランド８（第１端子）が複数列で配列しているが、各列を、ランド８（第１端子）が列状に配列したランド群（端子群、端子列）とみなすことができる。すなわち、後述の第１列ａ１〜第９列ａ９のそれぞれを、ランド８（第１端子）が列状に配列したランド群（端子群、端子列）とみなすことができる。

図１４および図１５には、複数のランド８が、９列で配列している場合が示されている。すなわち、第１列（１列目端子群、第１端子群）ａ１、第２列（２列目端子群、第２端子群）ａ２、第３列（３列目端子群、第３端子群）ａ３、第４列（４列目端子群、第４端子群）ａ４、第５列（５列目端子群、第５端子群）ａ５、第６列（６列目端子群、第６端子群）ａ６、第７列（７列目端子群、第７端子群）ａ７、第８列（８列目端子群、第８端子群）ａ８および第９列（９列目端子群、第９端子群）ａ９の合計９列で配列している。図１４および図１５には、ランド８の配列の列（ここでは第１列ａ１〜第９列ａ９）の進行方向を方向Ｙで示し、方向Ｙに直交する方向を方向Ｘで示している。方向Ｙおよび方向Ｘは互いに直交するが、方向Ｙおよび方向Ｘのいずれも配線基板２の上面２ａに平行な方向である。従って、方向Ｙは、配線基板２上に搭載された半導体チップ３の辺（側面）に沿った（平行な）方向であり、また、チップ搭載領域３ａの辺に沿った（平行な）方向であり、また、配線基板２の辺（側面）に沿った（平行な）方向にも対応する。

第２列ａ２は第１列ａ１よりもチップ搭載領域３ａの内側に配置され、第３列ａ３は第２列ａ２よりもチップ搭載領域３ａの内側に配置され、第４列ａ４は第３列ａ３よりもチップ搭載領域３ａの内側に配置され、第５列ａ５は第４列ａ４よりもチップ搭載領域３ａの内側に配置されている。第６列ａ６は第５列ａ５よりもチップ搭載領域３ａの内側に配置され、第７列ａ７は第６列ａ６よりもチップ搭載領域３ａの内側に配置され、第８列ａ８は第７列ａ７よりもチップ搭載領域３ａの内側に配置され、第９列ａ９は第８列ａ８よりもチップ搭載領域３ａの内側に配置されている。

本実施の形態では、配線基板２におけるランド８の配列と引き出し用配線９のレイアウトを以下のように工夫している。

配線基板２の上面２ａに設けられた複数のランド８は、６列以上の列数（ここでは第１列ａ１〜第９列ａ９の９列）で配列され、各列（ここでは第１列ａ１〜第９列ａ９のそれぞれ）では、ランド８は列の進行方向（ここでは方向Ｙ）に等ピッチで規則的に配列しているが、隣り合う列同士の配列は、一致せずにずれている。すなわち、隣り合う列に属するランド８同士が、列の進行方向（方向Ｙ）と直交する方向（方向Ｘ）に見て重なっていない（一致していない、ずれている）。

具体的には、図１４および図１５に示されるように、第１列（１列目端子群）ａ１に属するランド（１列目端子）８と第２列（２列目端子群）ａ２に属するランド（２列目端子）８とは、列の進行方向（方向Ｙ）に直交する方向（方向Ｘ）に見て重なっていない。また、第２列（２列目端子群）ａ２に属するランド（２列目端子）８と第３列（３列目端子群）ａ３に属するランド（３列目端子）８とは、列の進行方向（方向Ｙ）に直交する方向（方向Ｘ）に見て重なっていない。また、第３列（３列目端子群）ａ３に属するランド（３列目端子）８と第４列（４列目端子群）ａ４に属するランド（４列目端子）８とは、列の進行方向（方向Ｙ）に直交する方向（方向Ｘ）に見て重なっていない。また、第４列（４列目端子群）ａ４に属するランド（４列目端子）８と第５列（５列目端子群）ａ５に属するランド（５列目端子）８とは、列の進行方向（方向Ｙ）に直交する方向（方向Ｘ）に見て重なっていない。また、第５列（５列目端子群）ａ５に属するランド（５列目端子）８と第６列（６列目端子群）ａ６に属するランド（６列目端子）８とは、列の進行方向（方向Ｙ）に直交する方向（方向Ｘ）に見て重なっていない。また、第６列（６列目端子群）ａ６に属するランド（６列目端子）８と第７列（７列目端子群）ａ７に属するランド（７列目端子）８とは、列の進行方向（方向Ｙ）に直交する方向（方向Ｘ）に見て重なっていない。また、第７列（７列目端子群）ａ７に属するランド（７列目端子）８と第８列（８列目端子群）ａ８に属するランド（８列目端子）８とは、列の進行方向（方向Ｙ）に直交する方向（方向Ｘ）に見て重なっていない。また、第８列（８列目端子群）ａ８に属するランド（８列目端子）８と第９列（９列目端子群）ａ９に属するランド（８列目端子）８とは、列の進行方向（方向Ｙ）に直交する方向（方向Ｘ）に見て重なっていない。

換言すれば、ランド８の６列以上（ここでは第１列ａ１〜第９列ａ９の９列）での配列において、列の進行方向（方向Ｙ）と直交する方向（方向Ｘ）に見て、各列に属するランド８の間に、その列の隣りの列に属するランド８が位置しているのである。具体的には、方向Ｘに見て、第１列ａ１のランド８の間に、その第１列ａ１の隣の第２列ａ２のランド８が位置し、第２列ａ２のランド８の間に、その第２列ａ２の隣の第３列ａ３のランド８が位置している。また、方向Ｘに見て、第３列ａ３のランド８の間に、その第３列ａ３の隣の第４列ａ４のランド８が位置し、第４列ａ４のランド８の間に、その第４列ａ４の隣の第５列ａ５のランド８が位置している。また、方向Ｘに見て、第５列ａ５のランド８の間に、その第５列ａ５の隣の第６列ａ６のランド８が位置し、第６列ａ６のランド８の間に、その第６列ａ６の隣の第７列ａ７のランド８が位置している。また、方向Ｘに見て、第７列ａ７のランド８の間に、その第７列ａ７の隣の第８列ａ８のランド８が位置し、第８列ａ８のランド８の間に、その第８列ａ８の隣の第９列ａ９のランド８が位置している。このため、ランド８が所謂、千鳥配列しているとみなすこともできる。これにより、ランド８の配置密度を高めるとともに、隣接するランド８間の距離を大きくすることができる。

更に換言すれば、方向Ｘに見て、第２列ａ２（第２端子群）におけるランド８（２列目端子）は、第１列ａ１（第１端子群）において隣接するランド８（１列目端子）間に位置しており、第３列ａ３（第３端子群）におけるランド８（３列目端子）は、第２列ａ２（第２端子群）において隣接するランド８（２列目端子）間に位置している、また、方向Ｘに見て、第４列ａ４（第４端子群）におけるランド８（４列目端子）は、第３列ａ３（第３端子群）において隣接するランド８（３列目端子）間に位置しており、第５列ａ５（第５端子群）におけるランド８（５列目端子）は、第４列ａ４（第４端子群）において隣接するランド８（４列目端子）間に位置しており、第６列ａ６（第６端子群）におけるランド８（６列目端子）は、第５列ａ５（第５端子群）において隣接するランド８（５列目端子）間に位置している。また、方向Ｘに見て、第７列ａ７（第７端子群）におけるランド８（７列目端子）は、第６列ａ６（第６端子群）において隣接するランド８（６列目端子）間に位置しており、第８列ａ８（第８端子群）におけるランド８（８列目端子）は、第７列ａ７（第７端子群）において隣接するランド８（７列目端子）間に位置している。また、方向Ｘに見て、第９列ａ９（第９端子群）におけるランド８（９列目端子）は、第８列ａ８（第８端子群）において隣接するランド８（８列目端子）間に位置している。

また、ランド８の６列以上（ここでは第１列ａ１〜第９列ａ９の９列）での配列において、各列におけるランド８は等ピッチ（同じピッチ）で配列しているが、更に、異なる列同士で、ランド８のピッチ（配列ピッチ、間隔）Ｐ１は同じである。

具体的には、第１列ａ１〜第９列ａ９のそれぞれにおいて、ランド８は等ピッチで配列している。更に、第１列ａ１におけるランド８のピッチＰ１と、第２列ａ２におけるランド８のピッチＰ１と、第３列ａ３におけるランド８のピッチＰ１と、第４列ａ４におけるランド８のピッチＰ１と、第５列ａ５におけるランド８のピッチＰ１と、第６列ａ６におけるランド８のピッチＰ１と、第７列ａ７におけるランド８のピッチＰ１と、第８列ａ８におけるランド８のピッチＰ１と、第９列ａ９におけるランド８のピッチＰ１とは同じである。なお、ランド８の６列以上（ここでは第１列ａ１〜第９列ａ９の９列）での配列において、各列におけるランド８のピッチＰ１は、図１５からも分かるように、同じ列に属するランド８の中心からランド８の中心までの距離に対応する。

換言すれば、第１列ａ１（第１端子群）において隣接するランド８（１列目端子）間の距離は、第２列ａ２（第２端子群）において隣接するランド８（２列目端子）間の距離、第３列ａ３（第３端子群）において隣接するランド８（３列目端子）間の距離、第４列ａ４（第４端子群）において隣接するランド８（４列目端子）間の距離、および第５列ａ５（第５端子群）において隣接するランド８（５列目端子）間の距離と同じである。更に、第１列ａ１（第１端子群）において隣接するランド８（１列目端子）間の距離は、第６列ａ６（第６端子群）において隣接するランド８（６列目端子）間の距離、第７列ａ７（第７端子群）において隣接するランド８（７列目端子）間の距離、第８列ａ８（第８端子群）において隣接するランド８（８列目端子）間の距離、および第９列ａ９（第９端子群）において隣接するランド８（９列目端子）間の距離とも同じである。

また、ランド８の６列以上（ここでは第１列ａ１〜第９列ａ９の９列）での配列において、隣り合う列同士の配列のずらし方は、半ピッチ（１／２ピッチ、すなわちＰ１／２）だけずらすことが好ましい。このため、各列のランド８の間の真ん中（中央）に、隣の列のランド８が位置することになる。これにより、ランド８の配置密度を高めるとともに、隣接するランド８間の距離を最大化することができる。

具体的には、方向Ｘに見て、第１列ａ１に属するランド８の間の真ん中に、その第１列ａ１の隣の第２列ａ２のランド８が位置している。また、方向Ｘに見て、第２列ａ２に属するランド８の間の真ん中に、その第２列ａ２の隣の第３列ａ３のランド８が位置している。また、方向Ｘに見て、第３列ａ３に属するランド８の間の真ん中に、その第３列ａ３の隣の第４列ａ４のランド８が位置している。また、方向Ｘに見て、第４列ａ４に属するランド８の間の真ん中に、その第４列ａ４の隣の第５列ａ５のランド８が位置している。また、方向Ｘに見て、第５列ａ５に属するランド８の間の真ん中に、その第５列ａ５の隣の第６列ａ６のランド８が位置している。また、方向Ｘに見て、第６列ａ６に属するランド８の間の真ん中に、その第６列ａ６の隣の第７列ａ７のランド８が位置している。また、方向Ｘに見て、第７列ａ７に属するランド８の間の真ん中に、その第７列ａ７の隣の第８列ａ８のランド８が位置している。また、方向Ｘに見て、第８列ａ８に属するランド８の間の真ん中に、その第８列ａ８の隣の第９列ａ９のランド８が位置している。

従って、ランド８の６列以上（ここでは第１列ａ１〜第９列ａ９の９列）での配列において、１つおきの列のランド８同士が、列の進行方向（方向Ｙ）と直交する方向（方向Ｘ）に見て重なっている（一致している）。具体的には、第１列ａ１に属するランド８と、第３列ａ３に属するランド８と、第５列ａ５に属するランド８と、第７列ａ７に属するランド８と、第９列ａ９に属するランド８とは、列の進行方向（方向Ｙ）に直交する方向（方向Ｘ）に見て重なっている（一致している）。また、第２列ａ２に属するランド８と、第４列ａ４に属するランド８と、第６列ａ６に属するランド８と、第８列ａ８に属するランド８とは、列の進行方向（方向Ｙ）に直交する方向（方向Ｘ）に見て重なっている（一致している）。

図１７は、ランド８の隣接関係の説明図であり、ランド８の６列以上（ここでは第１列ａ１〜第９列ａ９の９列）の配列のうち任意の３列（図１７では列ｂ１，ｂ２，ｂ３として示してある）を抽出して示したものである。なお、理解を簡単にするために、図１７では、第１種類のランド８ａと第２種類のランド８ｂとを区別せずに、単にランド８として示してある。

上述のように、ランド８の配列を、隣り合う列同士で半ピッチだけずらしているので、ある列のランド８に対して、そのランド８の最も近くに位置する他のランド８は、同じ列に属するランド８ではなく、その列の隣の列に属するランド８である。すなわち、あるランド８（ここではこれを図１７のランド３１として説明する）に対して最も近い位置にある他のランド８は、ランド３１が属する列ｂ２の隣の列ｂ１，ｂ３に属し、かつ列の進行方向（方向Ｙ）から見て斜め方向（すなわち図１７に示される隣接方向Ｚ１，Ｚ２）に隣接するランド３２ａ、ランド３２ｂ、ランド３２ｃまたはランド３２ｄである。これは、ランド８の配列においては、隣り合う列同士の配列が１／２ピッチずつずれているため、ランド８の隣接方向（最も近くに隣接する方向）は、列の進行方向（Ｙ方向）でも列の進行方向に直交する方向（Ｘ方向）でもなく、両方向（Ｙ方向およびＸ方向）の間の斜め方向（方向Ｚ１または方向Ｚ２）となるからである。

本願において、隣接する２つの列間で隣り合うランド（第１端子）８というときは、隣同士の列にそれぞれ属しかつ方向Ｚ１または方向Ｚ２に隣り合うランド８を意味するものとする。例えば、ランド３１とランド３２ａとは隣接する２つの列ｂ１，ｂ２間で隣り合い、ランド３１とランド３２ｂとは隣接する２つの列ｂ１，ｂ２間で隣り合い、ランド３１とランド３２ｃとは隣接する２つの列ｂ２，ｂ３間で隣り合い、ランド３１とランド３２ｄとは隣接する２つの列ｂ２，ｂ３間で隣り合っていることになる。

なお、ランド３１とランド３２ａとの間またはランド３１とランド３２ｂとの間を引き出し用配線９が通っていると、隣接する２つの列ｂ１，ｂ２は、後述する第２の関係を満たすものとなり、また、ランド３１とランド３２ｃとの間またはランド３１とランド３２ｄとの間を引き出し用配線９が通っていると、隣接する２つの列ｂ２，ｂ３は、後述する第２の関係を満たすものとなる。

方向Ｚ１，Ｚ２に隣接するランド８間の距離は、列間のピッチ（列間の距離）よりも大きくなるので、ランド８間に引き出し用配線９を通しやすくなる。ここで、方向Ｚ１および方向Ｚ２は、配線基板２の上面２ａに平行な方向であり、かつ方向Ｘおよび方向Ｙとなす角が概ね４５°であり、また、方向Ｚ１と方向Ｚ２とは互いに略直交する方向であるが、後述するようにランド８の列間のピッチが均等ではないため、列によっては、方向Ｘおよび方向Ｙとなす角が４５°から若干ずれる場合もある。

列の進行方向（Ｙ方向）および列の進行方向に直交する方向（Ｘ方向）の両方向の間の斜め方向（方向Ｚ１，Ｚ２）に隣接するランド８間の距離（最隣接距離、最近接距離）は、小さくしすぎると、ランド８と引き出し用配線９との間のショートを招きやすくなったり、あるいは後述のランド３８間のショートを招きやすくなり、逆に大きくしすぎると、ランド８の配置密度が低下して、多端子化に対応できなくなってしまう。

そこで、本実施の形態では、ランド８の配列の列間のピッチを等ピッチにはせず、ショートを招きやすいランド列では、隣接列間のピッチを大きくすることで、隣接する２つの列間で隣り合うランド８間の距離を大きくし、ショートが発生しにくいランド列では、隣接列間のピッチを小さくすることで、ショート防止と、ランド８の配置密度の向上とを両立させる。

このため、本実施の形態では、配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の配列において、ランド８の配列の列間のピッチを等ピッチにはせず、ランド８の列間のピッチは、後述の第１の関係にある隣接列間のピッチよりも、後述の第２の関係または第３の関係にある隣接列間のピッチの方が大きくなるように設計する。これら第１の関係、第２の関係および第３の関係について説明する。

図１８は、第１の関係にある隣接列の説明図である。図１９は、第２の関係にある隣接列の説明図である。図２０は、第３の関係にある隣接列の説明図である。図２１は、図１４の一部の領域を拡大した部分拡大平面図であり、第１種類のランド８ａおよびそれに接続された引き出し用配線９と第２種類のランド８ｂとが示されている。また、図２１には、第２種類のランド８ｂの下（直下）に位置するビアＶ１を介して電気的に接続されたランド３８の外形位置を、点線で示してある。図２２は、図２１と同じ領域の平面図であるが、ソルダレジスト層ＳＲ１で覆われている領域にハッチングを付したものである。図２２では、ハッチングを付した領域にソルダレジスト層ＳＲ１が形成されており、ソルダレジスト層ＳＲ１の下に位置する第１種類のランド８ａ、第２種類のランド８ｂおよび引き出し用配線９の外形位置を点線で示してある。

まず、第１の関係について説明する。本実施の形態では、ランド８の配列における隣接する２つの列において、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を引き出し用配線９が通っておらず、かつ、隣接する２つの列の少なくとも一方の列に、第２種類のランド８ｂ（すなわち下にビアＶ１を配置したランド８）が無い場合を、第１の関係にある隣接列と称するものとする。従って、第１の関係にある隣接列では、引き出し用配線９が、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を通っておらず、かつ、隣接する２つの列の少なくとも一方の列には、第２種類のランド８ｂが無い。なお、第１の関係において、隣接する２つの列の少なくとも一方の列には第２種類のランド８ｂが無いということは、隣接する２つの列の両方の列に第２種類のランド８ｂが全く無い場合（図１８の（ａ）の場合）と、隣接する２つの列の一方の列に第２種類のランド８ｂが全く無くかつ他方の列に第２種類のランド８ｂが存在する場合（図１８の（ｂ）の場合）とがあり得る。

図１８の（ａ），（ｂ）には、第１の関係を満たす隣接する２つの列ｃ１，ｃ２の例が示されている。図１８の（ａ），（ｂ）では、隣接する２つの列ｃ１，ｃ２間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を引き出し用配線９が通っていない。そして、図１８の（ａ）では、列ｃ１にも列ｃ２にも第２種類のランド８ｂが無く、図１８の（ｂ）では、列ｃ２には第２種類のランド８ｂが有るが、列（ランド８の配列領域の外側に近い側の列）ｃ１には第２種類のランド８ｂが無い。このため、隣接する２つの列ｃ１，ｃ２は、第１の関係を満たしている。

なお、図１８(ａ)は、例えば図１４における第２列（２列目端子群）ａ２と第３列（３列目端子群）ａ３との関係に対応し、図１８（ｂ）は、例えば図１４における第３列（３列目端子群）ａ３と第４列（４列目端子群）ａ４との関係に対応している。

次に、第２の関係について説明する。本実施の形態では、ランド８の配列における隣接する２つの列において、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を引き出し用配線９が通っている場合を、第２の関係にある隣接列と称するものとする。従って、第２の関係にある隣接列では、引き出し用配線９が、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を通っている。

図１９の（ａ），（ｂ）には、第２の関係を満たす隣接する２つの列ｄ１，ｄ２の例が示されている。図１９の（ａ），（ｂ）では、隣接する２つの列ｄ１，ｄ２間で隣り合うランド８の間を引き出し用配線９が通っている。図１９の構成をより具体的に説明すると、図１９の（ａ）では、列ｄ１に属するランド８（ここでは第１種類のランド８ａ）と、そのランド８と方向Ｚ２に隣接しかつ列ｄ２に属するランド８（ここでは第１種類のランド８ａ）との間を引き出し用配線９（ここでは図１９には示されない他の列のランド８に接続された引き出し用配線９）が通っている。また、図１９の（ｂ）では、列ｄ１に属するランド８（ここでは第１種類のランド８ａ）と、そのランド８と方向Ｚ２に隣接しかつ列ｄ２に属するランド８（ここでは第１種類のランド８ａまたは第２種類のランド８ｂ）との間を引き出し用配線９（ここでは図１９には示されない他の列のランド８に接続された引き出し用配線９）が通っている。このため、隣接する２つの列ｄ１，ｄ２は、第２の関係を満たしている。

なお、図１９(ａ)は、例えば図１４における第１列（１列目端子群）ａ１と第２列（２列目端子群）ａ２との関係に対応し、図１９（ｂ）は例えば図１４における第５列（５列目端子群）ａ５と第６列（６列目端子群）ａ６との関係に対応している（但し、図１４における第５列ａ５および第６列ａ６では、両列とも第１種類のランド８ａおよび第２種類のランド８ｂが混在している）。

次に、第３の関係について説明する。本実施の形態では、ランド８の配列における隣接する２つの列において、隣接する２つの列の両方の列に第２種類のランド８ｂ（すなわち下にビアＶ１を配置したランド８）が存在する（有る）場合を、第３の関係にある隣接列と称するものとする。従って、第３の関係にある隣接列では、隣接する２つの列の両方に第２種類のランド８ｂが存在する（有る）。なお、第３の関係において、隣接する２つ列の両方に第２種類のランド８ｂが存在するということは、次の３つの場合があり得る。すなわち、隣接する２つの列の両方の列が第２種類のランド８ｂのみで構成される場合と、隣接する２つの列の一方の列が第２種類のランド８ｂのみで構成されかつ他方の列が第２種類のランド８ｂおよび第１種類のランド８ａが混在して構成される場合と、隣接する２つの列の両方の列が第２種類のランド８ｂおよび第１種類のランド８ａが混在して構成される場合とがあり得る。

図２０の（ａ），（ｂ），（ｃ）には、第３の関係を満たす隣接する２つの列ｅ１，ｅ２の例が示されている。図２０の（ａ），（ｂ），（ｃ）では、列ｅ１にも列ｅ２にも第２種類のランド８ｂが存在する。図２０の（ａ）の構成をより具体的に説明すると、列ｅ１では第２種類のランド８ｂおよび第１種類のランド８ａが混在し、列ｅ２でも第２種類のランド８ｂおよび第１種類のランド８ａが混在している。図２０の（ｂ）の構成をより具体的に説明すると、列ｅ１では第２種類のランド８ｂおよび第１種類のランド８ａが混在し、列ｅ２では第２種類のランド８ｂのみが配列している。図２０の（ｃ）の構成をより具体的に説明すると、列ｅ１では第２種類のランド８ｂのみが配列し、列ｅ２でも第２種類のランド８ｂのみが配列している。このため、隣接する２つの列ｅ１，ｅ２は、第３の関係を満たしている。

なお、図２０(ａ)は、例えば図１４における第４列（４列目端子群）ａ４と第５列（５列目端子群）ａ５との関係に対応している。

上記第１の関係、第２の関係および第３の関係を比較すると分かるように、隣接列（隣接する２つの列）が第１の関係を満たす場合は、その隣接列は、第２の関係を満たすことができず、かつ第３の関係を満たすことができない。また、隣接列が第２の関係を満たす場合は、その隣接列は、第１の関係を満たすことができない。また、隣接列が第３の関係を満たす場合は、その隣接列は、第１の関係を満たすことができない。しかしながら、隣接列が第２の関係を満たす場合は、その隣接列は、第３の関係を満たす場合と第３の関係を満たさない場合とがあり得る。また、隣接列が第３の関係を満たす場合は、その隣接列は、第２の関係を満たす場合と第３の関係を満たさない場合とがあり得る。

ランド８の配列において、隣接する２つの列の関係によって、その隣接列でショートを招きやすい場合と招きにくい場合とがあり、隣接する２つの列が、上記第２の関係または第３の関係にある場合（上記第２の関係と第３の関係の一方または両方を満たす場合）には、上記第１の関係にある場合に比べて、ショートを招きやすい。その理由について説明する。

隣接する２つの列が第２の関係にある場合（例えば図１９の列ｄ１，ｄ２の場合）、すなわち、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を、引き出し用配線９が通っている場合には、ショートを招きやすい。この場合、隣接方向（最も近くに隣接する方向、ここでは方向Ｚ１または方向Ｚ２）に隣り合うランド８の間を引き出し用配線９が通るので、ランド８間の狭い隙間（間隔）を通る引き出し用配線９がランド８に接近しやすいため、ショートを招きやすいのである。

また、隣接する２つの列が第３の関係にある場合（例えば図２０の列ｅ１，ｅ２の場合）、すなわち、隣接する２つの列の両方の列に第２種類のランド８ｂが存在する場合、隣接する２つの列において、第２種類のランド８ｂが、隣接方向（最も近くに隣接する方向、ここでは方向Ｚ１または方向Ｚ２）で隣り合う箇所が生じ、この箇所の直下の配線層Ｍ２（ランド３８間）でショートを招きやすい。その理由は、次のようなものである。

各ランド８は、円形状の導体パターン（円形状の端子）である。詳細に説明すると、第１種類のランド８ａの平面形状は円形であり、第２種類のランド８ｂの平面形状も円形であり、例えば図２１にも示されるように、配線層Ｍ１に形成される第２種類のランド８ｂのランド径（直径）Ｒ２は、第１種類のランド８ａのランド径（直径）Ｒ１とほぼ同じ大きさ（Ｒ２≒Ｒ１）である。配線層Ｍ１に設けられた第２種類のランド８ｂは、その第２種類のランド８ｂの下（直下）に設けられたビアＶ１を介して、下層の配線層Ｍ２に設けられかつその第２種類のランド８ｂの下（直下）に位置するランド（端子、第２端子、電極、導電性ランド部）３８に電気的に接続されている。すなわち、配線層Ｍ１の第２種類のランド８ｂの下（直下）には、ビアＶ１および配線層Ｍ２のランド３８が配置されており、これら上下に重なる第２種類のランド８ｂ、ビアＶ１およびランド３８は互いに電気的に接続されている。図２１では、このランド３８の外形位置を、点線で示してある。配線層Ｍ１の第２種類のランド８ｂを、その直下のビアＶ１を介して、配線層Ｍ２のランド３８に電気的に接続することで、配線層Ｍ１よりも下層の配線層を用いて所定の位置（チップ搭載領域３ａの外側）まで、第２種類のランド８ｂに電気的に接続された配線（配線層Ｍ１よりも下層の配線層からなる引き出し配線）を引き出すことができる。なお、ランド３８の平面形状も円形である。

このため、ビア（ビア配線）Ｖ１を、配線層Ｍ２のランド３８の上（かつ配線層Ｍ１の第２種類のランド８ｂの下）に設ける必要がある。ここで、ビアＶ１を形成する際には、例えばレーザ光を照射させて絶縁層１２ａに孔を形成し、この孔の内部（側壁）に配線を形成することで、配線層Ｍ１と配線層Ｍ２との導通を図っている。ビアＶ１を形成する際、配線層Ｍ２のランド３８を狙ってレーザ光を照射して絶縁層１２ａに孔（ビアＶ１用の孔）を形成するが、位置精度を考慮すると、レーザ光が、配線層Ｍ２に設けたランド３８に対して確実に照射されるように（ビアＶ１用の孔がランド３８上に確実に位置するように）、配線層Ｍ２に形成されるランド３８のランド径（直径）Ｒ３を大きくしておくことが好ましい。一方、配線層Ｍ１の第２種類のランド８ｂに対しては、そのような制約がないため、配線層Ｍ１の第２種類のランド８ｂのランド径（直径）Ｒ２は大きくする必要は無い。このため、配線層Ｍ２のランド３８のランド径（直径）Ｒ３は、配線層Ｍ１の第２種類のランド８ｂのランド径（直径）Ｒ２よりも大きく（Ｒ３＞Ｒ２）しておくことが好ましい。従って、本実施の形態では、第１種類のランド８ａ、第２種類のランド８ｂおよびランド３８のそれぞれの平面形状は円形であるが、配線層Ｍ２のランド３８のランド径（直径）Ｒ３は、好ましくは、配線層Ｍ１の第２種類のランド８ｂのランド径（直径）Ｒ２よりも大きい（Ｒ３＞Ｒ２）。

図２０および図２１に示されるように、第２種類のランド８ｂが、隣接方向（方向Ｚ１または方向Ｚ２）で隣り合っていると、第２種類のランド８ｂの直下にランド３８が配置されていることにより、図２１にも示されるように、第２種類のランド８ｂの直下に位置するランド３８同士も、隣接方向（方向Ｚ１または方向Ｚ２）で隣り合うことになる。この場合、隣接方向（方向Ｚ１または方向Ｚ２）で隣り合う第２種類のランド８ｂ間の間隔がショートを生じない程度に広かったとしても、配線層Ｍ２のランド３８のランド径（直径）Ｒ３が配線層Ｍ１の第２種類のランド８ｂのランド径（直径）Ｒ２よりも大きい（Ｒ３＞Ｒ２）ことにより、隣接方向（方向Ｚ１または方向Ｚ２）で隣り合うランド３８同士が接近して接触しやすくなるため、ランド３８間のショートを招きやすくなる。

このため、隣接方向（最も近くに隣接する方向、ここでは方向Ｚ１または方向Ｚ２）に隣り合うランド８が、両方とも第２種類のランド８ｂであった場合には、第２種類のランド８ｂよりもランド３８の方がランド径が大きい（Ｒ３＞Ｒ２）ことから、配線層Ｍ２において、ランド３８同士が接近して接触しやすくなるため、たとえ配線層Ｍ１に形成される各ランド８の大きさがほぼ同じ（Ｒ２≒Ｒ１）であったとしても、ランド３８間のショートを招きやすいのである。一方、第１種類のランド８ａは引き出し用配線９で引き出しているため、第１種類のランド８ａの直下には、ビアＶ１およびランド３８は配置されておらず、配線層Ｍ１において隣接方向（方向Ｚ１または方向Ｚ２）に隣り合うランド８の少なくとも一方が第１種類のランド８ｂであった場合には、配線層Ｍ２におけるランド３８間のショートの問題は生じない。

このように、隣接する２つの列が、上記第２の関係または第３の関係にある場合（上記第２の関係と第３の関係の一方または両方を満たす場合）には、ショートを招きやすい。

それに対して、隣接する２つの列が第１の関係にある場合（例えば図１８の列ｃ１，ｃ２の場合）、隣接する２つの列において、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を引き出し用配線９が通っていないため、ランド８と引き出し用配線９とが接触しにくい。また、隣接する２つの列が第１の関係にある場合（例えば図１８の列ｃ１，ｃ２の場合）、隣接する２つの列の少なくとも一方の列には第２種類のランド８ｂが無いため、隣接する２つの列において、第２種類のランド８ｂが、隣接方向（最も近くに隣接する方向、ここでは方向Ｚ１または方向Ｚ２）で隣り合う箇所が生じない。このため、隣接する２つの列が第１の関係にある場合、配線層Ｍ２において、第２種類のランド８ｂの直下のランド３８（ランド８よりも大きな直径を有するランド３８）が、隣接方向（方向Ｚ１または方向Ｚ２）に隣り合うことが無いため、配線層Ｍ２（ランド３８間）におけるショートが生じにくい。

このように、隣接する２つの列が第２の関係または第３の関係にある場合には、ショートが生じやすく、隣接する２つの列が第１の関係にある場合には、ショートが生じにくい。このため、本実施の形態では、ショートが生じやすい第２の関係または第３の関係にある隣接列（隣接する２つの列）では、隣接列間のピッチを大きくする。これにより、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）間の距離が大きくなり、ランド８と引き出し用配線９との間のショートが生じにくくなる。また、隣接列間のピッチを大きくして、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）間の距離が大きくなると、配線層Ｍ２において隣接方向（方向Ｚ１または方向Ｚ２）に隣り合うランド３８間の距離も大きくなるため、ランド３８間のショートも生じにくくなる。一方、ショートが生じにくい第１の関係にある隣接列（隣接する２つの列）では、隣接列間のピッチを小さくする。これにより、ランド８の配置密度を高めることができる。

すなわち、本実施の形態では、配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の配列において、ランド８の配列の列間のピッチを等ピッチにはせず、ランド８の列間のピッチは、第１の関係にある隣接列間のピッチよりも、第２の関係または第３の関係にある隣接列間のピッチの方が大きくなるようにする。例えば、上記図１９に示される列ｄ１，ｄ２間のピッチＰ３を上記図１８に示される列ｃ１，ｃ２間のピッチＰ２よりも大きくし、上記図２０に示される列ｅ１，ｅ２間のピッチＰ４を、上記図１８に示される列ｃ１，ｃ２間のピッチＰ２よりも大きくする（すなわちＰ３＞Ｐ２，Ｐ４＞Ｐ２）。このように、チップ搭載領域３ａでのランドの配列において、列間のピッチ（列の間隔、列間の距離）を調整することで、ランド８の配置密度をできるだけ向上させながら、ランド８と引き出し用配線９との間のショートやランド３８間のショートの発生を防止することができる。このため、ショート防止とランド８の配置密度の向上とを両立させることができる。従って、半導体装置の多ピン化（多端子化）に対応することができ、また、半導体装置を小型化（小面積化）することができる。

なお、ランド８の配列における列間のピッチ（列の間隔、列間の距離）は、ある列に属するランド８の中心同士を結んだ仮想線と、その列の隣の列に属するランド８の中心同士を結んだ仮想線との間の距離に対応する。この仮想線は、図１８〜図２０では点線で示してある。

また、第２の関係にある隣接列では、引き出し用配線９が、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を通っているが、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を、引き出し用配線８が２本以上通っていないようにすることが好ましい。すなわち、本実施の形態では、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を通る引き出し用配線９の本数を１本以下に制限する。第２の関係にある隣接列では、隣接列間のピッチを大きくして引き出し用配線９とランド８の接触を防止しているが、隣接方向Ｚ１，方向Ｚ２に隣り合うランド８の間を通る引き出し用配線９の本数が多くなるほど、隣接列間のピッチを大きくする必要があるため、ランド８の配置密度が低下する可能性がある。このため、第２の関係にある隣接列において、隣接する２つの列間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を通る引き出し用配線９の本数を１本以下に制限することで、第２の関係にある隣接列での隣接列間のピッチの増加を抑制し、ショート防止とランド８の配置密度向上との両立を、より的確に実現できる。従って、半導体装置の多ピン化（多端子化）により的確に対応でき、また、半導体装置の小型化（小面積化）により有利となる。

また、チップ搭載領域３ａで６列以上で配列したランド８の配列において、同じ列内で列の進行方向（すなわち方向Ｙ）に隣り合うランド８の間（図１７で言えば、例えばランド３２ａとランド３２ｂとの間）を通る引き出し用配線９の本数は、最も外側の列（第１列ａ１）または最も内側の列（第９列ａ９）で最大となる。この本数があまり多くなっても、各列におけるランド８のピッチＰ１を大きくする必要が生じ、ランド８の配置密度が低下する可能性がある。このため、本実施の形態では、配線基板２の上面２ａのチップ搭載領域３ａにおいて、６列以上で配列した複数のランド８の同じ列内で列の進行方向（すなわち方向Ｙ）に隣り合うランド８の間を、引き出し用配線９が３本以上通っていないようにすることが好ましい。これにより、各列におけるランド８のピッチＰ１の増加を抑制でき、ランド８の配置密度を向上させることができる。従って、半導体装置の多ピン化（多端子化）により的確に対応でき、また、半導体装置の小型化（小面積化）により有利となる。

より具体的には、本実施の形態では、図１４に示されるように、第１列ａ１、第６列ａ６、第７列ａ７、第８列ａ８および第９列ａ９のそれぞれにおいて、同じ列内で方向Ｙ（すなわち列の進行方向）に隣り合うランド８の間を通っている引き出し用配線９の本数は２本とされている。第２列ａ２および第５列ａ５のそれぞれにおいて、同じ列内で方向Ｙ（すなわち列の進行方向）に隣り合うランド８の間を通っている引き出し用配線９の本数は１本とされている。第３列ａ３および第４列ａ４のそれぞれにおいて、同じ列内で方向Ｙ（すなわち列の進行方向）に隣り合うランド８の間を通っている引き出し用配線９の本数は０本とされている。

また、各列におけるランド８のピッチＰ１は、同じ列内で列の進行方向（すなわち方向Ｙ）に隣り合うランド８の間を引き出し用配線９が２本通るのに最低限必要なピッチ（ショートが発生することなく引き出し用配線９を２本通せる必要最低限のピッチ）に固定し、列間のピッチＰ１１〜Ｐ１８を上記第１〜第３の関係に応じて調整することで、ランド８の配置密度を高めることができる。

また、配線基板２の上面２ａにおいて、配線層Ｍ１はソルダレジスト層ＳＲ１で覆われており、引き出し用配線９は、このソルダレジスト層ＳＲ１によって完全に覆われているが、ランド８は、図２２に示されるように、ソルダレジスト層ＳＲ１に設けられた開口部３４から露出されている。ソルダレジスト層ＳＲ１の開口部３４は、各ランド８上に位置し、ランド８に平面的に内包されるような平面形状を有しており、好ましくは円形状である。このため、ランド８の開口部３４から露出する部分の平面形状も円形状である。第２種類のランド８ｂ上に配置されて第２種類のランド８ｂを露出する開口部３４（図２２の開口部３４ｂ）と、第１種類のランド８ａ上に配置されて第１種類のランド８ａを露出する開口部３４（図２２の開口部３４ａ）とは、ほぼ同じ大きさ（直径）を有している。すなわち、フリップチップ接続用のランド８を露出するソルダレジスト層ＳＲ１の開口部３４は、いずれも同じ大きさ（直径）を有している。従って、バンプ電極７の接続面積が、第１種類のランド８ａと第２種類のランド８ｂとで同じになるため、バンプ電極７毎の接続強度を均一化でき、接続強度の安定化を図ることができる。

このように隣接列の関係に着目してランド８の配列の列間のピッチを調整する設計思想（第１の関係にある隣接列間のピッチよりも、第２の関係または第３の関係にある隣接列間のピッチの方が大きくなるようにする）に加えて、本実施の形態では、更に以下のような工夫を行っている。

本実施の形態では、図１３〜図１５にも示されるように、配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の６列以上（ここでは第１列ａ１〜第９列ａ９の９列）での配列において、外周側の３列（ここでは第１列ａ１、第２列ａ２および第３列ａ３）には、第２種類のランド８ｂは無いようにしている。すなわち、外周側の３列（ここでは第１列ａ１〜第３列ａ３）に属するランド８は、第２種類のランド８ｂとはせずに、上記第１の経路を適用した第１種類のランド８ａとし、引き出し用配線９を接続している。このため、外周側の３列（第１列ａ１〜第３列ａ３）に属するランド８の直下には、ビアＶ１は形成されていない。そして、図１４にも示されるように、外周側の３列（第１列ａ１〜第３列ａ３）に属するランド８（第１種類のランド８ａ）に接続された引き出し用配線９は、第１種類のランド８ａから配線基板２の外周方向（チップ搭載領域３ａから離れる方向、チップ搭載領域３ａの外側に向かう方向）に延在している（引き出している）。

外周側の列に属するランド８ほど、引き出し用配線９で外周方向（チップ搭載領域３ａから離れる方向）に引き出しやすい。このため、上述のように、外周側の３列（第１列ａ１〜第３列ａ３）には、第２の経路を適用せず、第２種類のランド８ｂが無いようにし、引き出し用配線９で外周側の３列のランド８（第１種類のランド８ａ）を外周方向（チップ搭載領域３ａの外側に向かう方向）に引き出すことで、引き出し用配線９を効率よく引き回すことができる。

外周側の３列（第１列ａ１〜第３列ａ３）のランド８（第１種類のランド８ａ）に接続して外周方向に伸ばした（延在させた）引き出し用配線９は、図１６に示されるように、配線基板２の上面２ａのうちのチップ搭載領域３ａよりも外周側の領域（チップ搭載領域３ａの外側の領域）２ｄに配置されたランド（端子、基板側端子、電極、導電性ランド部）８ｃに接続される。すなわち、チップ搭載領域３ａに配置されかつ第１列ａ１〜第３列ａ３に属するランド８（第１種類のランド８ａ）と、チップ搭載領域３ａよりも外周側の領域２ｄに配置されたランド８ｃとの間を、引き出し用配線９で電気的に接続している。ランド８および引き出し用配線９と同様に、ランド８ｃも配線層Ｍ１により形成されているが、ランド８ｃはフリップチップ接続用の端子ではなく、ランド８ｃはソルダレジスト層ＳＲ１で覆われている。ランド８ｃは、ランド８ｃの下（直下）に配置されたビアＶ１を介して、配線層Ｍ２に電気的に接続され、更に、ビアＶ２〜Ｖ５および配線層Ｍ３〜Ｍ６を介して配線基板２の下面２ｂの端子１０およびその上に接続された半田ボール５に電気的に接続されている。

一方、チップ搭載領域３ａにおけるランド８の６列以上（ここでは第１列ａ１〜第９列ａ９の９列）での配列において、外周側の３列よりも内周側の列（第４列目以降の列、ここでは第４列ａ４〜第９列ａ９）には、第２種類のランド８ｂが存在している（有る）。すなわち、外周側の３列（第１列ａ１〜第３列ａ３）以外の列（第４列ａ４〜第９列ａ９）では、各ランド８に対して上記第１の経路または上記第２の経路を適用し、ランド８に引き出し用配線９を接続しているか、あるいは、ランド８の直下にビアＶ１を形成している。

外周側の３列よりも内周側の列（第４列目以降の列、ここでは第４列ａ４〜第９列ａ９）で、全てのランド８を第１種類のランド８ａにして引き出し用配線９を接続した場合には、ランド８間を通過する引き出し用配線９の本数が多くなりすぎ、ランド８間に引き出し用配線９を通しづらくなってしまう。

このため、ランド８の配列の列数が多い場合には、外周側の３列よりも内周側の列（第４列目以降の列、ここでは第４列ａ４〜第９列ａ９）では、各列に第２種類のランド８ｂが存在するようにすることが好ましい。これにより、ランド８間を通過する引き出し用配線９の本数を抑制することができ、ショート防止とランド８の配置密度向上との両立を、より的確に実現できるようになる。従って、外周側の３列よりも内周側の各列（第４列目以降の列、ここでは第４列ａ４〜第９列ａ９）では、第１種類のランド８ａと第２種類のランド８ｂとが混在する場合と、第１種類のランド８ａが存在せずに第２種類のランド８ｂのみで構成される場合とがあり得る。

上述のように、外周側の３列（第１列ａ１〜第３列ａ３）では、ランド８（第１種類のランド８ａ）を引き出し用配線９で外周方向に（すなわちチップ搭載領域３ａの外側に向かって）引き出している。このため、外周側の３列よりも内周側の列（第４列目以降の列、ここでは第４列ａ４〜第９列ａ９）に属する第１種類のランド８ａに接続された引き出し用配線９を、外周方向に引き出そうとすると、ランド８間を通過する引き出し用配線９の本数が多くなりすぎ、ランド８間に引き出し用配線９を通しづらくなってしまう。

それに対して、本実施の形態では、図１４にも示されるように、外周側の３列よりも内周側の列（第４列目以降の列、ここでは第４列ａ４〜第９列ａ９）に属する第１種類のランド８ａに接続された引き出し用配線９は、第１種類のランド８ａから配線基板２の内周方向（チップ搭載領域３ａの内周方向、チップ搭載領域３ａの内側に向かう方向）に延在している（引き出している）。これにより、外周側の３列よりも内周側の列（第４列目以降の列、ここでは第４列ａ４〜第９列ａ９）に属する第１種類のランド８ａに接続された引き出し用配線９を効率よく引き回すことができ、ランド８間を通過する引き出し用配線９の本数を抑制することができる。従って、ショート防止とランド８の配置密度向上との両立を、より的確に実現できる。

外周側の３列よりも内周側の列（第４列目以降の列、ここでは第４列ａ４〜第９列ａ９）に属する第１種類のランド８ａに接続して内周方向（すなわちチップ搭載領域３ａの内側に向かう方向）に伸ばした（延在させた）引き出し用配線９は、図１６に示されるように、チップ搭載領域３ａのうちのランド８が配列した領域よりも内周側（内側）の領域に配置されたランド（端子、基板側端子、電極、導電性ランド部）８ｄに接続される。すなわち、フリップチップ接続用のランド８のうちの外周側の３列よりも内周側の列（第４列目以降の列、ここでは第４列ａ４〜第９列ａ９）に属する第１種類のランド８ａと、チップ搭載領域３ａのうちのランド８が配列した領域よりも内周側（内側）の領域に配置されたランド８ｄとの間を、引き出し用配線９で電気的に接続している。ランド８および引き出し用配線９と同様に、ランド８ｄも配線層Ｍ１により形成されているが、ランド８ｄはフリップチップ接続用の端子ではなく、ランド８ｄはソルダレジスト層ＳＲ１で覆われている。ランド８ｄは、ランド８ｄの下（直下）に配置されたビアＶ１を介して、配線層Ｍ２に電気的に接続され、更に、ビアＶ２〜Ｖ５および配線層Ｍ３〜Ｍ６を介して配線基板２の下面２ｂの端子１０およびその上に接続された半田ボール５に電気的に接続されている。例えば、ランド８ｄの下（直下）に配置されたビアＶ１、配線Ｍ２のランド（後述のランド３８ｂと同様のランド）およびビアＶ２を介して、配線層Ｍ１のランド８ｄを配線層Ｍ３のランド（後述のランド４８と同様のランド）に電気的に接続し、この配線層Ｍ３のランドに後述の引き出し用配線４９と同様の引き出し用配線を接続して外周方向に引き出す（引き回す）ことができる。

従って、半導体装置１は、配線基板２の下面２ｂに配置されかつ配線基板２の上面２ａの複数のランド８にそれぞれ電気的に接続された複数の半田ボール（外部端子）５を有しており、ランド８のうちの第１種類のランド８ａは、引き出し用配線９を経由して半田ボール（外部端子）５に電気的に接続され、ランド８のうちの第２種類のランド８ｂは、ビアＶ１を経由して半田ボール（外部端子）５に電気的に接続されている。

第１列ａ１〜第９列ａ９のより具体的な構成を説明すると、図１４に示されるように、第１列ａ１、第２列ａ２および第３列ａ３の各列では、第２種類のランド８ｂを配列させずに、引き出し用配線９を接続した第１種類のランド８ａを配列させている。また、第４列ａ４、第５列ａ５、第６列ａ６および第７列ａ７の各列では、引き出し用配線９を接続した第１種類のランド８ａと、直下にビアＶ１を配置した第２種類のランド８ｂとを、列の進行方向（方向Ｙ）に交互に配列させている。また、第８列ａ８および第９列ａ９の各列では、第１種類のランド８ａを配列させずに、直下にビアＶ１を配置した第２種類のランド８ｂを配列させている。そして、第１列ａ１、第２列ａ２および第３列ａ３の第１種類のランド８ａに接続された引き出し用配線９は外周方向（チップ搭載領域３ａから離れる方向）に引き出し、第４列ａ４、第５列ａ５、第６列ａ６および第７列ａ７の第１種類のランド８ａに接続された引き出し用配線９は内周方向（チップ搭載領域３ａの内周または内側方向）に引き出している。

第１列ａ１と第２列ａ２には、第２種類のランド８ｂは無いが、引き出し用配線９が、第１列ａ１と第２列ａ２との間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を通っている。このため、第１列ａ１と第２列ａ２とは上記第２の関係にある。また、第２列ａ２と第３列ａ３には、第２種類のランド８ｂは無く、かつ、引き出し用配線９が、第２列ａ２と第３列ａ３との間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を通っていない。このため、第２列ａ２と第３列ａ３とは上記第１の関係にある。換言すれば、第１列ａ１のランド８（１列目端子）と第２列ａ２のランド８（２列目端子）との間（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８間）には、引き出し用配線９は形成されており、第２列ａ２のランド８（２列目端子）と第３列のランド８（３列目端子）との間（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８間）には、引き出し用配線９は形成されていないのである。

また、第４列ａ４には第２種類のランド８ｂが有るが、第３列ａ３には第２種類のランド８ｂは無く、かつ、引き出し用配線９が、第３列ａ３と第４列ａ４との間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を通っていない。このため、第３列ａ３と第４列ａ４とは上記第１の関係にある。換言すれば、第３列ａ１のランド８（３列目端子）と第４列ａ４のランド８（４列目端子）との間（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８間）には、引き出し用配線９は形成されていないのである。

また、第４列ａ４と第５列ａ５との間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を引き出し用配線９は通っていないが、第４列ａ４と第５列ａ５の両方の列に、第２種類のランド８ｂが存在している。このため、第４列ａ４と第５列ａ５とは上記第３の関係にある。

一方、第５列ａ５と第６列ａ６との間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を引き出し用配線９が通っており、かつ、第５列ａ５と第６列ａ６の両方の列に第２種類のランド８ｂが存在している。このため、第５列ａ５と第６列ａ６とは、上記第２の関係および上記第３の関係の両方を満たしている。また、第６列ａ６と第７列ａ７との間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を引き出し用配線９通っており、かつ、第６列ａ６と第７列ａ７の両方の列に第２種類のランド８ｂが存在している。このため、第６列ａ６と第７列ａ７とは、上記第２の関係および上記第３の関係の両方を満たしている。また、第７列ａ７と第８列ａ８との間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を引き出し用配線９が通っており、かつ、第７列ａ７と第８列ａ８の両方の列に第２種類のランド８ｂが存在している。このため、第７列ａ７と第８列ａ８とは、上記第２の関係および上記第３の関係の両方を満たしている。また、第８列ａ８と第９列ａ９との間で隣り合うランド８（すなわち方向Ｚ１または方向Ｚ２に隣接するランド８）の間を引き出し用配線９が通っており、かつ、第８列ａ８と第９列ａ９の両方の列に第２種類のランド８が存在している。このため、第８列ａ８と第９列ａ９とは、上記第２の関係および上記第３の関係の両方を満たしている。すなわち、第５列ａ５以降では、隣接列が上記第２の関係および上記第３の関係の両方を満たしている。

上述のように、配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の配列において、列間のピッチは、第１の関係にある隣接列間のピッチよりも、第２の関係または第３の関係にある隣接列間のピッチの方が大きくなるようにする。このため、第１の関係にある第２列ａ２と第３列ａ３間のピッチＰ１２及び第３列ａ３と第４列ａ４間のピッチＰ１３は、第２または第３の関係にある第１列ａ１と第２列ａ２間のピッチＰ１１、第４列ａ４と第５列ａ５間のピッチＰ１４、第５列ａ５と第６列ａ６間のピッチＰ１５、第６列ａ６と第７列ａ７間のピッチＰ１６、第７列ａ７と第８列ａ８間のピッチＰ１７、及び第８列ａ８と第９列ａ９間のピッチＰ１８よりも小さくしている。すなわち、Ｐ１２,Ｐ１３＜Ｐ１１，Ｐ１４，Ｐ１５，Ｐ１６，Ｐ１７，Ｐ１８となっている。換言すれば、第１の関係にある第２列ａ２と第３列ａ３との間のピッチＰ１２および第３列ａ３と第４列ａ４との間のピッチＰ１３は、それ以外の隣接列間のピッチよりも小さくしている。このようにすることで、ショート防止とランド８の配置密度向上との両立を図ることができる。

更に換言すれば、第１列ａ１（第１端子群）と第２列ａ２（第２端子群）との距離（ピッチＰ１１）は、第２列ａ２（第２端子群）と第３列ａ３（第３端子群）との距離（ピッチＰ１２）および第３列ａ３（第３端子群）と第４列ａ４（第４端子群）との距離（ピッチＰ１３）よりも大きい（Ｐ１１＞Ｐ１２，Ｐ１３）。また、第４列ａ４（第４端子群）と第５列ａ５（第５端子群）との距離（ピッチＰ１４）は、第２列ａ２（第２端子群）と第３列ａ３（第３端子群）との距離（ピッチＰ１２）および第３列ａ３（第３端子群）と第４列ａ４（第４端子群）との距離（ピッチＰ１３）よりも大きい（Ｐ１４＞Ｐ１２，Ｐ１３）。また、第５列ａ５（第５端子群）と第６列ａ６（第６端子群）との距離（ピッチＰ１５）は、第２列ａ２（第２端子群）と第３列ａ３（第３端子群）との距離（ピッチＰ１２）および第３列ａ３（第３端子群）と第４列ａ４（第４端子群）との距離（ピッチＰ１３）よりも大きい（Ｐ１５＞Ｐ１２，Ｐ１３）。また、第６列ａ６（第６端子群）と第７列ａ７（第７端子群）との距離（ピッチＰ１６）は、第２列ａ２（第２端子群）と第３列ａ３（第３端子群）との距離（ピッチＰ１２）および第３列ａ３（第３端子群）と第４列ａ４（第４端子群）との距離（ピッチＰ１３）よりも大きい（Ｐ１６＞Ｐ１２，Ｐ１３）。また、第７列ａ７（第７端子群）と第８列ａ８（第８端子群）との距離（ピッチＰ１７）は、第２列ａ２（第２端子群）と第３列ａ３（第３端子群）との距離（ピッチＰ１２）および第３列ａ３（第３端子群）と第４列ａ４（第４端子群）との距離（ピッチＰ１３）よりも大きい（Ｐ１７＞Ｐ１２，Ｐ１３）。また、第８列ａ８（第８端子群）と第９列ａ９（第９端子群）との距離（ピッチＰ１８）は、第２列ａ２（第２端子群）と第３列ａ３（第３端子群）との距離（ピッチＰ１２）および第３列ａ３（第３端子群）と第４列ａ４（第４端子群）との距離（ピッチＰ１３）よりも大きい（Ｐ１８＞Ｐ１２，Ｐ１３）。

図２３は、図１４と同じ領域における配線層Ｍ２のレイアウトを示す平面図であり、平面図であるが、理解を簡単にするために、配線層Ｍ２のパターン（ここではランド３８および引き出し用配線３９）にハッチングを付している。但し、図２３では、ランド３８のうちのランド３８ａ同士は同じ向きのハッチングを付し、ランド３８のうちのランド３８ｂ同士は同じ向きのハッチングを付し、ランド３８ａとランド３８ｂとは、互いに逆向きのハッチングとされている。実際には、ランド３８ａとランド３８ｂと引き出し用配線３９とは、同じ配線層Ｍ２により形成されているため、同じ導体材料で、同層に形成されている。また、ランド３８ａと引き出し用配線３９とは異なるハッチングを付してあるが、実際には、ランド３８ａとそれに接続された引き出し用配線３９とは、一体的に形成されている。図２４は、図１４と同じ領域における配線層Ｍ３のレイアウトを示す平面図であり、平面図であるが、理解を簡単にするために、配線層Ｍ３のパターン（ここではランド４８および引き出し用配線４９）にハッチングを付している。但し、図２４では、ランド４８と引き出し用配線４９とは異なるハッチングを付してあるが、実際には、ランド４８とそれに接続された引き出し用配線４９とは、同じ導体材料で、同層に一体的に形成されている。

配線層Ｍ１に設けられた第２種類のランド８ｂは、直下に設けられたビアＶ１を介して下層の配線層Ｍ２に設けられたランド（端子、第２端子、電極、導電性ランド部）３８に電気的に接続されている。一方、第１種類のランド８ａは引き出し用配線９で引き出している。このため、第２種類のランド８ｂの下（直下）には、ビアＶ１およびランド３８が配置されているが、第１種類のランド８ａの下（直下）には、ビアＶ１およびランド３８は配置されていない。配線層Ｍ２のランド３８には、配線層Ｍ２に設けられた引き出し用配線３９が接続されたランド３８ａと、直下に設けられたビアＶ２を介して更に下層の配線層Ｍ３に電気的に接続されたランド３８ｂとがある。すなわち、配線層Ｍ２のランド（第２端子）３８は、配線層Ｍ２に設けられた引き出し用配線（第２の引き出し用配線）３９が接続されたランド（第３種類の端子）３８ａと、下にビア（第２ビア）Ｖ２が形成されかつビアＶ２を介して配線層Ｍ２よりも下層の配線層Ｍ３に電気的に接続されたランド（第４種類の端子）３８ｂとを有している。ランド３８ａの直下には、ビアＶ２は配置されていない。

本実施の形態では、配線層Ｍ２での引き出し用配線３９の引き回しをしやすくするために、次のような工夫を行っている。

すなわち、図１４に示されるように、配線層Ｍ１において、第４列ａ４から３列以上（図１４では第４列ａ４〜第７列ａ７）に渡って、列の進行方向（方向Ｙ）に第１種類のランド８ａと第２種類のランド８ｂとを交互に配列させるとともに、列の進行方向（方向Ｙ）から斜め方向（方向Ｚ１または方向Ｚ２、図１４では方向Ｚ２）に第２種類のランド８ｂが並ぶようにしている。

第４列ａ４から３列以上に渡って列の進行方向から斜め方向（方向Ｚ１または方向Ｚ２、図１４では方向Ｚ２）に並んだ第２種類のランド８ｂは、配線層Ｍ２に設けられたランド３８ａにビアＶ１を介して電気的に接続され、このランド３８ａには、配線層Ｍ２に設けられた引き出し用配線３９が接続されている。そして、この引き出し用配線３９は、ランド３８ａから配線基板２の外周方向（チップ搭載領域３ａから離れる方向、チップ搭載領域３ａの外側に向かう方向）に延在している。

図１４に示されるように、第４列ａ４から３列以上に渡って、列の進行方向（方向Ｙ）に第１種類のランド８ａと第２種類のランド８ｂとを交互に配列させるとともに、列の進行方向から斜め方向（方向Ｚ１または方向Ｚ２）に第２種類のランド８ｂが並ぶようにすれば、図２３に示されるように、配線層Ｍ２において、ランド３８ａが並んで配置され、第１種類のランド８ａの下方では、ランド３８が配置されずに空いた領域になる。並んで配置されるランド３８ａに接続された引き出し用配線３９は、第１種類のランド８ａの下方の領域（ランド３８が配置されずに空いた領域）を使って外周方向（チップ搭載領域３ａの外側に向かう方向）に引き出すことができる。このため、配線層Ｍ２で引き出し用配線３９を引き回しやすくなる。従って、配線層Ｍ２において、ランド３８ａを引き出し用配線３９で効率よく引き出すことができ、配線基板２の配線層の層数を抑制しながら、フリップチップ接続用のランド８を、効率よく配線基板２の下面２ｂの端子１０に電気的に接続することができる。

配線層Ｍ２のランド３８（第２種類のランド８ｂがビアＶ１を介して電気的に接続されたランド３８）のうち、引き出し用配線３９が接続されなかったランド３８ｂは、そのランド３８ｂの直下に設けられたビアＶ２を介して配線層Ｍ３に設けられたランド（端子、電極、導電性ランド部）４８に電気的に接続されている。配線層Ｍ３のランド４８は、図２４に示されるように、配線層Ｍ３に設けられた引き出し用配線４９が接続され、この引き出し用配線４９によって引き出される（引き回される）。配線層Ｍ１では、第１種類のランド８ａを引き出し用配線９で引き出し、配線層Ｍ２では、ランド３８ａを引き出し用配線３９で引き出している。このため、配線層Ｍ２のランド３８ｂの下（直下）には、ビアＶ２および配線層Ｍ３のランド４８が配置されているが、配線層Ｍ１の第１種類のランド８ａの下（直下）には、ビアＶ２および配線層Ｍ３のランド４８は配置されておらず、かつ配線層Ｍ２のランド３８ａの下（直下）にも、ビアＶ２および配線層Ｍ３のランド４８は配置されていない。従って、フリップチップ接続用のランド８の総数に比べて、配線層Ｍ３のランド４８の総数はかなり少なく、配線層Ｍ３ではランド４８を引き出し用配線４９で比較的容易に引き出すことができる。また、配線層Ｍ３のランド４８のうち、引き出し用配線４９で引き出すことができないランド４８（すなわち引き出し用配線３９が接続されなかったランド４８）は、そのランド４８の直下に設けられたビアＶ３を介して配線層Ｍ４に設けられたランド（図示せず）に電気的に接続することもできる。

また、配線層Ｍ１のランド８の配列が９列よりも多い場合には、第１０列目以降（上記第９列ａ９よりも内周側の列に対応）のランド８は、第２種類のランド８ｂとして、ビアＶ１を介して配線層Ｍ２のランド３８に接続し、更にビアＶ２を介して配線層Ｍ３のランド４８に接続する。そして、これら第１０列目以降（上記第９列ａ９よりも内周側の列に対応）のランド８にビアＶ１、ランド３８ｂおよびビアＶ２を介して接続されたランド４８は、配線層Ｍ３の引き出し用配線４９を接続して引き出すか、あるいは、ビアＶ３を介して更に下層の配線層（配線層Ｍ４またはそれよりも下層の配線層）のランドに接続してその配線層の引き出し用配線で引き出せばよい。これにより、ランド８の列数の増加にも対応することができる。

図２５および図２６は、半導体チップ３の要部断面図である。図２５および図２６には、配線基板２（配線基板２１）に搭載（実装）される前の状態の半導体チップ３が示されている。

半導体チップ３を構成する半導体基板５１上には、半導体素子が形成されているが、図２５および図２６では、図面の簡略化のために、半導体基板５１上に半導体素子を形成した領域を、半導体素子形成領域５２として模式的に示してある。半導体素子形成領域５２上には、配線層５３，５４，５５と層間絶縁膜とが交互に形成されて多層配線構造が形成されているが、図２５および図２６では、多層配線構造を構成する層間絶縁膜を絶縁層５６で模式的に示してある。多層配線構造上には、再配置配線５７が形成されており、再配置配線５７上には、例えばポリイミド樹脂などからなる保護膜（表面保護膜、保護樹脂膜）５８が形成されている。保護膜５８には、再配置配線５７の一部を露出させる開口部５９が形成されており、保護膜５８の開口部５９から露出される再配置配線５７によりパッド電極６が形成される。パッド電極６上には、バンプ下地膜としてＵＢＭ（under bump metal）膜６０が形成され、ＵＢＭ膜６０上にバンプ電極７が形成されている。ＵＢＭ膜６０は、バンプ電極７とパッド電極６との密着性（接着性）の向上のために設けられており、例えばめっき法などで形成された金属膜からなる。従って、バンプ電極７は、パッド電極６上にＵＢＭ膜６０を介して形成されている。このように、半導体チップ３が構成されている。

図２５は、半導体チップ３の表面におけるバンプ電極７の配列の列の進行方向（半導体チップ３の辺３ｂに平行な方向）に沿った断面が示されており、図２６は、列の進行方向に垂直な方向（半導体チップ３の辺３ｂに対して直交する方向）に沿った断面が示されている。配線基板２におけるランド８の配列と同様に、半導体チップ３におけるバンプ電極７の配列も、隣り合う列同士の配列が半ピッチずれているため、図２６の断面には、１つおきの列のバンプ電極７しか現れないはずであるが、理解を簡単にするために、バンプ電極７ａが属する列と、バンプ電極７ｂが属する列との間の列に属するバンプ電極７ｃ（およびその下のパッド電極６の構造）を透視して点線で示してある。

上述のように、配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の配列において、各列ではランド８を等ピッチで配列しているが、列間のピッチを等ピッチにはせず、ランド８の列間のピッチは、上述の第１の関係にある隣接列間のピッチよりも、上述の第２の関係または第３の関係にある隣接列間のピッチの方が大きくなるように設計している。配線基板２の上面２ａにおけるフリップチップ接続用のランド８の配列は、半導体チップ３の表面におけるパッド電極６の配置（すなわちパッド電極６上に形成されたバンプ電極７の配置）に対応した配列を有しているため、半導体チップ３の表面におけるパッド電極６（バンプ電極７）の配列において、各列ではパッド電極６（バンプ電極７）を等ピッチで配列しているが、列間のピッチは等ピッチではない。

すなわち、図２５に示されるように、半導体チップ３の辺３ｂに平行な方向では、バンプ電極７は等ピッチで配列し、バンプ電極７間のピッチ（配列ピッチ、間隔）Ｐ２１は同じである。なお、配線基板２の上面２ａにおけるランド８の配列と、半導体チップ３の表面におけるバンプ電極７の配列は同じであるため、半導体チップ３の表面におけるバンプ電極７間のピッチＰ２１は、配線基板２の上面２ａにおけるランド８の上記ピッチＰ１に等しいものとなる（Ｐ２１＝Ｐ１）。

一方、図２６に示されるように、半導体チップ３の辺に対して直交する方向では、バンプ電極７の列間のピッチ（配列ピッチ、間隔）Ｐ２２は同じではない。なお、配線基板２の上面２ａにおけるランド８の配列と、半導体チップ３の表面におけるバンプ電極７の配列は同じであるため、半導体チップ３の表面におけるバンプ電極７の列間のピッチＰ２２は、配線基板２の上面２ａにおけるランド８の対応する列間のピッチ（上記ピッチＰ１１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５，Ｐ１６，Ｐ１７，Ｐ１８のいずれか）に等しいものとなる。

図２７は、配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の配列の説明図であり、上記図１３と同様のランド８の配列が示されている。

上述したように、配線基板２の上面２ａのチップ搭載領域３ａにおいて、フリップチップ接続用の複数のランド８を、チップ搭載領域３ａの各辺に沿って６列以上の列数で配列し、列の進行方向にはランド８を等ピッチに配列させるが、ランド８の配列の列間のピッチを等ピッチにはせず、ショートを招きやすいランド列では、隣接列間のピッチを大きくし、ショートが発生しにくいランド列では、隣接列間のピッチを小さくしている。このため、配線基板２の上面２ａのチップ搭載領域３ａにおいて、ランド８を６列以上で周回するように配列させると、周回の角の領域で配列がうまくいかなくなり、配列が複雑になってしまう。

このため、本実施の形態では、図２７に示されるように、配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の配列を複数のブロック（区域）、ここではブロック７１ａ，７１ｂ，７１ｃ，７１ｄに分け、各ブロック７１ａ，７１ｂ，７１ｃ，７１ｄでランド８を６列以上の列数で配列させている。各ブロック７１ａ，７１ｂ，７１ｃ，７１ｄは、チップ搭載領域３ａの各辺に沿って配置されている。各ブロック７１ａ，７１ｂ，７１ｃ，７１ｄにおけるランド８の配列の仕方および引き出し用配線９の引き出し方などは、上記図１４〜図２４を参照して説明した通りであるので、ここではその説明は省略する。

各ブロック７１ａ，７１ｂ，７１ｃ，７１ｄでのランド８の配列の列の進行方向は、そのブロックが主として含むチップ搭載領域３ａの辺に平行な方向である。すなわち、図２７において、ブロック７１ａでのランド８の配列の列の進行方向Ｙは、図２７に示される方向７３に平行な方向である。また、ブロック７１ｂでのランド８の配列の列の進行方向Ｙは、図２７に示される方向７２に平行な方向である。また、ブロック７１ｃでのランド８の配列の列の進行方向Ｙは、図２７に示される方向７３に平行な方向である。また、ブロック７１ｄでのランド８の配列の列の進行方向Ｙは、図２７に示される方向７２に平行な方向である。ここで、方向７２と方向７３とはチップ搭載領域３ａの辺に平行な方向であるが、方向７２と方向７３とは互いに直交する方向である。

ブロック７１ａ，７１ｃとブロック７１ｂ，７１ｄとでは列の進行方向が異なるため、ブロック７１ａとブロック７１ｂとの境界では、ランド８の配列が一致せず、ブロック７１ｂとブロック７１ｃとの境界では、ランド８の配列が一致せず、ブロック７１ｃとブロック７１ｄとの境界では、ランド８の配列が一致せず、ブロック７１ｄとブロック７１ａとの境界では、ランド８の配列が一致しない。配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の配列を複数のブロック７１ａ，７１ｂ，７１ｃ，７１ｄに分け、各ブロック７１ａ，７１ｂ，７１ｃ，７１ｄでランド８を上記図１４〜図２４を参照して説明したように配列させることで、チップ搭載領域３ａにランド８を効率よく配置させることができる。

また、配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の配列を複数のブロックに分ける分け方は、図２７のような分け方に限定されず、必要に応じて種々変更可能である。図２８〜図３０は、配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の配列を複数のブロック７１ａ，７１ｂ，７１ｃ，７１ｄに分ける分け方の例を示す説明図である。図２８は、上記図２７に対応する分け方であるが、図２９や図３０のようにチップ搭載領域３ａにおけるランド８の配列を複数のブロック７１ａ，７１ｂ，７１ｃ，７１ｄに分けることもできる。更に図２９〜図３０以外の分け方で、チップ搭載領域３ａにおけるランド８の配列を複数のブロックに分けることもできる。分けられた各ブロックには、上記図１４〜図２４を参照して説明したように、ランド８や引き出し用配線９を配置することができる。

また、本実施の形態では、配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の配列について、９列（第１列ａ１〜第９列ａ９）の場合について説明したが、９列以外の列数であっても、本実施の形態で説明したランド８および引き出し用配線９のレイアウトの設計思想を適用することができる。

ランド８の配列が５列以下の場合には、引き出すことが必要なランド８の数が少なく、ランド８間を通る引き出し配線の本数も少なくなるため、列間のピッチを等ピッチにしたとしても、ランド間やランドと引き出し用配線間のショートなどは生じにくい。しかしながら、ランド８の配列が６列以上の場合には、引き出すことが必要なランド８の数が多く、ランド８間を通る引き出し配線の本数も多くなるため、本実施の形態で説明したランド８および引き出し用配線９のレイアウトの設計思想を適用することで、ショート防止とランド８の配置密度の向上とを両立させることができる。

配線層Ｍ１のランド８の配列が９列よりも多い場合には、例えば、第１０列目以降（上記第９列ａ９よりも内周側の列に対応）のランド８を第２種類のランド８ｂとして、ビアＶ１を介して配線層Ｍ２のランド３８に接続することができる。また、配線層Ｍ１のランド８の配列が８列の場合には、例えば、上述した第１列ａ１〜第９列ａ９の９列の配列において、第４列ａ４〜第９列ａ９のうちのいずれか１列を省略した配列とすることができる。また、配線層Ｍ１のランド８の配列が７列の場合には、例えば、上述した第１列ａ１〜第９列ａ９の９列の配列において、第４列ａ４〜第９列ａ９のうちのいずれか２列を省略した配列とすることができる。また、配線層Ｍ１のランド８の配列が６列の場合には、例えば、上述した第１列ａ１〜第９列ａ９の９列の配列において、第４列ａ４〜第９列ａ９のうちのいずれか３列を省略した配列とすることができる。また、ランド８の配列が６列の場合には、第４列ａ４〜第６列ａ６の各ランド８を第１種類のランド８ａとして引き出し用配線９を接続し、この引き出し用配線９をチップ搭載領域３ａの内周方向に引き出すこともできる。

（実施の形態２）
図３１は、本実施の形態の半導体装置１ａの断面図（全体断面図、側面断面図）であり、上記実施の形態１の図１に対応するものである。図３２は、図３１の半導体装置１ａに用いられている配線基板２の上面図（平面図）であり、上記実施の形態１の図５に対応するものである。図３３は、配線基板２の要部平面図であり、上記実施の形態１の図１６に対応するものである。なお、上記図１６と同様、図３３においても、配線基板２の最上層のソルダレジスト層ＳＲ１を透視し、配線基板２の配線層Ｍ１〜Ｍ６のうちの最上層の配線層Ｍ１（ここではランド８，８ｃ，８ｄ，８ｅおよび引き出し用配線９）のレイアウトが示されている。なお、図３２のＡ２−Ａ２線における配線基板２の断面が、図３１に示される半導体装置１ａにおける配線基板２の断面にほぼ相当する。

本実施の形態の半導体装置１ａは、上記実施の形態１の半導体装置１に相当する半導体装置１ｂの上にＢＧＡ型の他の半導体装置１ｃを実装（搭載）した、いわゆるＰＯＰ（Package On Package）型の半導体装置である。すなわち、下側パッケージである半導体装置１ｂ上に上側パッケージである半導体装置１ｃを実装（搭載）して、本実施の形態の半導体装置１ａが形成されている。

まず、下側パッケージである半導体装置１ｂに用いられている配線基板２が、上記実施の形態１の半導体装置１に用いられている配線基板２と異なっている点について、以下に説明する。

すなわち、図３１〜図３３に示されるように、下側パッケージである半導体装置１ｂに用いられている配線基板２の上面２ａには、上側パッケージである半導体装置１ｃを実装するための端子である複数のランド（端子、基板側端子、電極、導電性ランド部）８ｅが形成されている。ランド８ｅは、配線基板２の上面２ａにおいて周辺部に沿って配置され、例えば２列で周回するように配列している。配線基板２の上面２ａにおけるランド８ｅの配列の列数は、必要に応じて変更可能である。配線基板２の上面２ａにおいて、ランド８ｅは、上記ソルダレジスト層ＳＲ１の開口部から露出されている。各ランド８ｅの平面形状は円形であるが、ランド８ｅの直径（ランド径）は、ランド８，８ｃ，８ｄの直径（ランド径）よりも大きい。これは、ランド８が半導体チップ３のバンプ電極７を接続するための端子であるのに対して、ランド８ｅは半導体装置１ｃの半田ボール８７を接続するための端子であり、半田ボール８７の寸法（大きさ）がバンプ電極７の寸法（大きさ）よりも大きいためである。

そして、配線基板２の上面２ａにおいて、チップ搭載領域３ａに配置されたランド８のうち、外周側の３列（第１列ａ１〜第３列ａ３）のランド８（第１種類のランド８ａ）に接続して外周方向に伸ばした（延在させた）引き出し用配線９は、図３３に示されるように、配線基板２の上面２ａのうちのチップ搭載領域３ａよりも外周側の領域２ｄに配置されたランド８ｃまたはランド８ｅのいずれかに接続される。すなわち、チップ搭載領域３ａに配置されかつ第１列ａ１〜第３列ａ３に属するランド８（第１種類のランド８ａ）と、チップ搭載領域３ａよりも外周側の領域２ｄに配置されたランド８ｃまたはランド８ｅとの間を、引き出し用配線９で電気的に接続している。ランド８，８ｃ，８ｄおよび引き出し用配線９と同様に、ランド８ｅも配線層Ｍ１により形成されている。配線基板２の上面２ａに設けられた複数のランド８ｅの中には、ランド８ｅの下（直下）に配置されたビアＶ１を介して配線層Ｍ２に電気的に接続され、更にビアＶ２〜Ｖ５および配線層Ｍ３〜Ｍ６を介して配線基板２の下面２ｂの端子１０に電気的に接続されたものと、ランド８ｅの下（直下）にビアＶ１が配置されずに配線基板２の下面２ｂの端子１０に接続されないものとがあり、必要に応じて配線基板２の上面２ａに配置されている。

下側パッケージである半導体装置１ｂに用いられている配線基板２の他の構成は、上記実施の形態１の半導体装置１に用いられている配線基板２と同様であるので、ここではその説明は省略する。従って、本実施の形態においても、配線基板２の上面２ａのチップ搭載領域３ａにおけるランド８の配列の仕方と、ランド８からの引き出し配線９の引き出し方は、上記実施の形態１と同様である。また、下側パッケージである半導体装置１ｂの構成は、上述した配線基板２の構成の相違点以外は、上記実施の形態１の半導体装置１と同様であるので、ここではその説明は省略する。

次に、上側パッケージである半導体装置１ｃの構成について、図３１を参照して説明する。

上側パッケージである半導体装置１ｃは、配線基板８１と、配線基板８１の上面８１ａ上に搭載された半導体チップ８２，８３と、各半導体チップ８２，８３の表面の複数の電極８２ａ，８３ａと配線基板８１の上面８１ａの複数の接続端子８４とを電気的に接続する複数のボンディングワイヤ８５と、半導体チップ８２，８３およびボンディングワイヤ８５を含む配線基板８１の上面８１ａを覆う封止樹脂８６とを有している。半導体装置１ｃの下面に相当する配線基板８１の下面８１ｂには、上側パッケージである半導体装置１ｃの外部端子（外部接続用端子）として複数の半田ボール（ボール電極、突起電極、半田バンプ）８７が設けられている。

上側パッケージである半導体装置１ｃにおいて、半導体チップ８２は配線基板８１の上面８１ａ上に接合材（図示せず）を介して搭載されて接合され、半導体チップ８３は半導体チップ８２上に接合材（図示せず）を介して搭載されて接合されている。半導体チップ８２の各電極（パッド電極）８２ａは、半導体チップ８２の内部または表層部分に形成された半導体素子または半導体集積回路に電気的に接続され、半導体チップ８３の各電極（パッド電極）８３ａは、半導体チップ８３の内部または表層部分に形成された半導体素子または半導体集積回路に電気的に接続されている。配線基板８１の下面８１ｂにおいて、複数の端子（ランド）８８が配置されており、各端子８８に半田ボール８７が接続（形成）されている。半導体チップ８２，８３の各電極８２ａ，８３ａは、ボンディングワイヤ８５および配線基板８１の導体層（接続端子８４を含む）などを介して、配線基板８１の下面８１ｂの端子８８および端子８８に接続された半田ボール８７に電気的に接続されている。

次に、本実施の形態の半導体装置１ａの構成について説明する。

半導体装置１ａは、下側パッケージである半導体装置１ｂ上に上側パッケージである半導体装置１ｃが配置され、上側パッケージである半導体装置１ｃの半田ボール８７が、下側パッケージである半導体装置１ｂの配線基板２の上面２ａのランド８ｅに接続（半田接続）されたものである。このため、上側パッケージである半導体装置１ｃの半田ボール８７は、下側パッケージである半導体装置１ｂの配線基板２の上面２ａのランド８ｅに接合（半田接続）されて電気的に接続されている。半導体装置１ｃの半田ボール８７は、半導体装置１ｂの配線基板２の上面２ａのランド８ｅに接合されるため、半導体装置１ｃの配線基板８１の下面８１ｂにおける端子８８（およびその上に接続された半田ボール８７）の配列は、半導体装置１ｂの配線基板２の上面２ａにおけるランド８ｅの配列に対応している。半導体装置１ａを製造するには、半導体装置１ｂおよび半導体装置１ｃを作製してから、半導体装置１ｃの半田ボール８７が半導体装置１ｂのランド８ｅに対向するように半導体装置１ｂ上に半導体装置１ｃを配置（搭載）し、半田リフロー処理を行って半導体装置１ｃの半田ボール８７を半導体装置１ｂの配線基板２の上面２ａのランド８ｅに接合（半田接続）すればよい。

半導体装置１ａにおいて、半導体チップ８２，８３の各電極８２ａ，８３ａは、ボンディングワイヤ８５、配線基板８１の導体層および半田ボール８７を介して配線基板２のランド８ｅに電気的に接続され、更に、配線基板２のビアＶ１〜Ｖ５および配線層Ｍ２〜Ｍ６を介して半田ボール５に電気的に接続されるか、あるいは配線基板２の引き出し用配線９およびランド８を介して半導体チップ３のバンプ電極７に電気的に接続されている。また、半導体装置１ａにおいて、半導体チップ３のバンプ電極７は、配線基板２のランド８に電気的に接続され、更に、配線基板２の配線層Ｍ１〜Ｍ６およびビアＶ１〜Ｖ５を介して半田ボール５に電気的に接続されるか、あるいは、配線基板２の引き出し用配線９およびランド８ｅと半田ボール８７と配線基板８１の導体層とボンディングワイヤ８５とを介して半導体チップ８２，８３の電極８２ａ，８３ａに電気的に接続されている。このため、半導体装置１ａでは、配線基板２のランド８、引き出し用配線９およびランド８ｅと、半田ボール８７と、配線基板８１の導体層と、ボンディングワイヤ８５とを介して、半導体チップ３の電極（パッド電極６またはバンプ電極７）と半導体チップ８２，８３の電極８２ａ，８３ａとの間を、必要に応じて電気的に接続することができる。

上記実施の形態１では、配線基板２の上面２ａの形成されたフリップチップ接続用のランド８を、配線基板２の下面２ｂに配置された半田ボール５に電気的に接続するにあたって、上述したように、ランド８の配列と引き出し用配線の引き出し方を工夫していた。それに対して、本実施の形態では、配線基板２の上面２ａの形成されたフリップチップ接続用のランド８を、配線基板２の下面２ｂに配置された半田ボール５と、配線基板２の上面２ａに配置された半田ボール８７とに電気的に接続する。このような場合であっても、上記実施の形態１で説明したようなランド８の配列と引き出し用配線の引き出し方を適用することで、上記実施の形態１と同様の効果を、本実施の形態でも得ることができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、配線基板に半導体チップをフリップチップ接続した半導体装置およびその製造方法に適用して有効である。

本発明の一実施の形態である半導体装置の断面図である。 本発明の一実施の形態である半導体装置の上面図である。 本発明の一実施の形態である半導体装置の下面図である。 本発明の一実施の形態である半導体装置に用いられる半導体チップの平面図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の上面図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の要部断面図である。 本発明の一実施の形態の半導体装置の製造工程を示す製造プロセスフロー図である。 本発明の一実施の形態の半導体装置の製造工程中の断面図である。 図８に続く半導体装置の製造工程中の断面図である。 図９に続く半導体装置の製造工程中の断面図である。 図１０に続く半導体装置の製造工程中の断面図である。 図１１に続く半導体装置の製造工程中の断面図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の要部平面図である。 図１３の部分拡大平面図である。 本発明の一実施の形態である半導体装置に用いられている配線基板におけるランドの配列の説明図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の要部平面図である。 ランドの隣接関係の説明図である。 第１の関係にある隣接列の説明図である。 第２の関係にある隣接列の説明図である。 第３の関係にある隣接列の説明図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の部分拡大平面図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の部分拡大平面図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の配線層のレイアウトを示す平面図である。 本発明の一実施の形態である半導体装置に用いられている配線基板の配線層のレイアウトを示す平面図である。 本発明の一実施の形態である半導体装置に用いられる半導体チップの要部断面図である。 本発明の一実施の形態である半導体装置に用いられる半導体チップの要部断面図である。 配線基板の上面のチップ搭載領域におけるランドの配列の説明図である。 配線基板の上面のチップ搭載領域におけるランドの配列を複数のブロックに分ける分け方の例を示す説明図である。 配線基板の上面のチップ搭載領域におけるランドの配列を複数のブロックに分ける分け方の例を示す説明図である。 配線基板の上面のチップ搭載領域におけるランドの配列を複数のブロックに分ける分け方の例を示す説明図である。 本発明の他の実施の形態である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置に用いられている配線基板の上面図である。 本発明の他の実施の形態である半導体装置に用いられている配線基板の要部平面図である。

符号の説明

１，１ａ，１ｂ，１ｃ 半導体装置
２ 配線基板
２ａ 上面
２ｂ 下面
２ｃ 辺
２ｄ 領域
３ 半導体チップ
３ａ チップ搭載領域
３ｂ 辺
４ 樹脂部
５ 半田ボール
６ パッド電極
７ バンプ電極
８，８ａ，８ｂ，８ｃ，８ｄ，８ｅ ランド
９ 引き出し用配線
１０ 端子
１１ コア層
１２ａ，１２ｂ，１２ｃ，１２ｄ 絶縁層
２１ 配線基板
２１ａ 上面
２１ｂ 下面
２２ 半導体装置領域
３０，３０ａ 領域
３１，３２ａ，３２ｂ，３２ｃ，３２ｄ ランド
３４，３４ａ，３４ｂ 開口部
３８，３８ａ，３８ｂ ランド
３９ 引き出し用配線
４８ ランド
４９ 引き出し用配線
５１ 半導体基板
５２ 半導体素子形成領域
５３，５４，５５ 配線層
５６ 絶縁層
５７ 再配置配線
５８ 保護膜
５９ 開口部
６０ ＵＢＭ膜
７１ａ，７１ｂ，７１ｃ，７１ｄ ブロック
８１ 配線基板
８１ａ 上面
８１ｂ 下面
８２，８３ 半導体チップ
８２ａ，８３ａ 電極
８４ 接続端子
８５ ボンディングワイヤ
８６ 封止樹脂
８７ 半田ボール
８８ 端子
ａ１，ａ２，ａ３，ａ４，ａ５，ａ６，ａ７，ａ８，ａ９ 列
ｂ１，ｂ２，ｂ３ 列
ｃ１，ｃ２ 列
ｄ１，ｄ２ 列
ｅ１，ｅ２ 列
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６ 配線層
Ｐ１，Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５，Ｐ１６，Ｐ１７，Ｐ１８，Ｐ２１，Ｐ２２ ピッチ
Ｒ１，Ｒ２ ランド径
ＳＲ１，ＳＲ２ ソルダレジスト層
Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５ ビア
Ｘ，Ｙ，Ｚ１，Ｚ２ 方向

Claims (4)

1. 第１主面、前記第１主面のチップ搭載領域に形成された複数の第１端子、前記第１主面とは反対側に位置する第１裏面、および前記第１裏面に形成された複数のランドを有する配線基板と、
   第２主面、前記第２主面に形成された複数の第１電極、および前記複数の第１電極上に形成された複数の突起状電極を有し、前記第２主面が前記配線基板の前記第１主面と対向するように、前記複数の突起状電極を介して前記配線基板の前記第１主面の前記チップ搭載領域に搭載された半導体チップと、
   を含み、
   前記複数の第１端子は、前記第１端子が列状に配列された第１端子群と、前記第１端子が列状に配列され、前記第１端子群よりも前記チップ搭載領域の内側に配置された第２端子群と、前記第１端子が列状に配列され、前記第２端子群よりも前記チップ搭載領域の内側に配置された第３端子群とを有し、
   前記第１端子群の前記第１端子が１列目端子に対応し、前記第２端子群の前記第１端子が２列目端子に対応し、前記第３端子群の前記第１端子が３列目端子に対応し、
   前記第２端子群における前記２列目端子は、前記第１端子群において隣接する前記１列目端子間に位置しており、
   前記第３端子群における前記３列目端子は、前記第２端子群において隣接する前記２列目端子間に位置しており、
   前記第１端子群と前記第２端子群との距離は、前記第２端子群と前記第３端子群との距離よりも大きく、
   前記第１端子群において隣接する前記１列目端子間の距離は、前記第２端子群において隣接する前記２列目端子間の距離と、前記第３端子群において隣接する前記３列目端子間の距離と同じであり、
   前記複数の第１端子には、複数の引き出し配線がそれぞれ接続されており、
   前記複数の引き出し配線のそれぞれは、前記１列目端子、前記２列目端子および前記３列目端子のそれぞれから前記チップ搭載領域の外側に向かって延在しており、
   前記１列目端子と前記２列目端子との間には、前記引き出し配線は形成されており、
   前記２列目端子と前記３列目端子との間には、前記引き出し配線は形成されていないことを特徴とする半導体装置。
2. 請求項１において、
   前記半導体チップの前記複数の第１電極は、前記配線基板の前記複数の第１端子と前記複数の突起状電極を介してそれぞれ電気的に接続され、
   前記複数の第１端子は、前記配線基板に形成された配線およびビアを介して、前記複数のランドとそれぞれ電気的に接続されていることを特徴とする半導体装置。
3. 請求項２において、
   前記複数の第１端子は、前記第１端子が列状に配列され、前記第３端子群よりも前記チップ搭載領域の内側に配置された第４端子群を更に有し、
   前記第４端子群の前記第１端子が４列目端子に対応し、
   前記第４端子群における前記４列目端子は、前記第３端子群において隣接する前記３列目端子間に位置しており、
   前記４列目端子は、前記配線基板に形成されたビアを介して前記ランドと電気的に接続されていることを特徴とする半導体装置。
4. 請求項３において、
   前記４列目端子に接続される前記引き出し配線は、前記チップ搭載領域の内側に向かって延在しており、
   前記４列目端子は、前記引き出し配線、および前記チップ搭載領域の内側に配置された前記ビアを介して、前記ランドと電気的に接続されていることを特徴とする半導体装置。

Images