JP2011146489A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011146489A JP2011146489A JP2010005403A JP2010005403A JP2011146489A JP 2011146489 A JP2011146489 A JP 2011146489A JP 2010005403 A JP2010005403 A JP 2010005403A JP 2010005403 A JP2010005403 A JP 2010005403A JP 2011146489 A JP2011146489 A JP 2011146489A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- wiring board
- signal
- bonding electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】フリップチップ接続タイプのBGAにおいて、多層配線基板の上面の外周部に配置された複数の信号用ボンディング電極2kが内側と外側に振り分けて引き出されており、内側に引き出された複数の信号用配線2uと接続する複数の信号用スルーホール2qが、複数の信号用ボンディング電極2kの電極列と複数のコア電源用ボンディング電極が配置された中央部との間の領域に配置されていることで、チップのパッドピッチを詰めることができ、前記多層配線基板の層数を増やすことなく、前記BGAのコストの低減化を図る。
【選択図】図13
Description
図1は本発明の実施の形態1の半導体装置の構造の一例を一部破断して示す斜視図、図2は図1に示す半導体装置の構造の一例を示す断面図、図3は図2のA部の構造の一例を拡大して示す部分拡大断面図、図4は図1に示す半導体装置に搭載される半導体チップの電極パッドの配列の一例を示す平面図である。また、図5は図1に示す半導体装置に組み込まれる配線基板の第1配線層(L1)のチップ下部付近の配線パターンの一例を示す平面図、図6は図1に示す半導体装置に組み込まれる配線基板の第2配線層(L2)のチップ下部付近の配線パターンの一例を示す平面図、図7は図1に示す半導体装置に組み込まれる配線基板の第3配線層(L3)のチップ下部付近の配線パターンの一例を示す平面図、図8は図1に示す半導体装置に組み込まれる配線基板の第4配線層(L4)のチップ下部付近の配線パターンの一例を示す平面図である。さらに、図9は図5のA部の構造の一例を拡大して示す部分拡大平面図、図10は図6のA部の構造の一例を拡大して示す部分拡大平面図、図11は図7のA部の構造の一例を拡大して示す部分拡大平面図、図12は図8のA部の構造の一例を拡大して示す部分拡大平面図、図13は図5のB部の構造の一例を拡大して示す部分拡大平面図である。また、図14は図1に示す半導体装置に搭載される半導体チップのパッド配置と基板構造の関係の一例を示すデータ図、図15は本発明の実施の形態1の半導体装置における周辺パッド用の配線基板のボンディング電極とバンプと半導体チップの電極パッドの位置関係の一例を拡大して示す部分拡大断面図と部分拡大平面図、図16は本発明の実施の形態1の半導体装置における中央パッド用の配線基板のボンディング電極の形状の一例を拡大して示す部分拡大平面図、図17は本発明の実施の形態1の半導体装置のフリップチップ接続部におけるバンプサイズと基板のボンディング電極の大きさの関係の一例を示す平面図、図18は本発明の実施の形態1の半導体装置のフリップチップ接続部におけるバンプサイズと基板のボンディング電極の大きさの関係の一例を示す平面図である。
図29は本発明の実施の形態2の半導体装置に組み込まれる配線基板の第1配線層(L1)のチップ下部付近の配線パターンの一例を示す平面図、図30は本発明の実施の形態2の半導体装置に組み込まれる配線基板の第2配線層(L2)のチップ下部付近の配線パターンの一例を示す平面図、図31は本発明の実施の形態2の半導体装置に組み込まれる配線基板の第3配線層(L3)のチップ下部付近の配線パターンの一例を示す平面図、図32は本発明の実施の形態2の半導体装置に組み込まれる配線基板の第4配線層(L4)のチップ下部付近の配線パターンの一例を示す平面図である。また、図33は図29のA部の構造の一例を拡大して示す部分拡大平面図、図34は図30のA部の構造の一例を拡大して示す部分拡大平面図、図35は図31のA部の構造の一例を拡大して示す部分拡大平面図、図36は図32のA部の構造の一例を拡大して示す部分拡大平面図、図37は本発明の実施の形態2の半導体装置に組み込まれる変形例の配線基板の構造の一例を拡大して示す部分拡大平面図である。
1a 主面
1b 裏面
1c 電極パッド
2 多層配線基板
2a 上面
2b 下面
2c ボンディング電極
2d スルーホール
2e 内部配線
2f ビルドアップ層
2g ソルダレジスト膜
2h コア層
2i ビアホール配線
2j ランド
2k 信号用ボンディング電極
2m コア電源用ボンディング電極
2n GND用ボンディング電極
2p IO電源用ボンディング電極
2q 信号用スルーホール
2r コア電源用スルーホール
2s GND用スルーホール
2t IO電源用スルーホール
2u 信号用配線
2v コア電源用配線
2w GND用配線
2x IO電源用配線
2y 第1領域
2z 第2領域
2ca 配線部
2cb メッキ層
2ga 開口部
2gb 絶縁膜
2gc 上面部
2va コア電源プレーン
2wa GNDプレーン
2xa IO電源プレーン
3 放熱樹脂
4 ヒートスプレッダ
5 半田ボール(外部端子)
6 アンダーフィル樹脂
7 スティフナリング
7a リング状テープ
7b 接着材
8 半田バンプ
9 BGA(半導体装置)
10 BGA(半導体装置)
11 金バンプ
12 積層用半田バンプ
13 BGA(半導体装置)
14 POP(半導体装置)
15 封止体
Claims (16)
- 上面と前記上面の反対側の下面とを備えた多層配線基板の前記上面に半導体チップがフリップチップ実装された半導体装置であって、
主面と前記主面の反対側の裏面とを備え、前記主面に複数の電極パッドが形成された前記半導体チップと、
前記上面において前記半導体チップの前記主面の周縁部に対応した第1領域に複数のボンディング電極が複数列で形成され、前記第1領域より内側の第2領域に複数の電源/GND用ボンディング電極がアレイ状に形成された前記多層配線基板と、
前記多層配線基板の前記下面に設けられた複数の外部端子と、
を有し、
前記多層配線基板の前記上面において前記第1領域に配置された前記複数のボンディング電極のうち複数の信号用ボンディング電極は、内側と外側に振り分けて引き出され、
前記信号用ボンディング電極から内側に引き出された複数の信号用配線は、それぞれスルーホールを介して他の層の配線部と電気的に接続され、
複数の前記スルーホールは、前記第1領域と前記第2領域の間の領域に配置されていることを特徴とする半導体装置。 - 請求項1において、前記多層配線基板は、コア層を有していないコアレス基板であることを特徴とする半導体装置。
- 請求項2において、前記スルーホールは、レーザー加工によって形成された貫通孔であることを特徴とする半導体装置。
- 請求項3において、前記内側に引き出された前記複数の信号用配線と前記スルーホールを介して電気的に接続された前記他の層の前記配線部は、前記他の層で外側に引き出されていることを特徴とする半導体装置。
- 請求項4において、前記多層配線基板の前記上面から前記下面に向かう方向の前記上面の次の配線層にGNDプレーンが形成されていることを特徴とする半導体装置。
- 請求項5において、前記多層配線基板の前記上面から前記下面に向かう方向の前記GNDプレーンが形成された前記配線層の次の配線層に電源プレーンが形成されていることを特徴とする半導体装置。
- 上面と前記上面の反対側の下面とを備えた多層配線基板の前記上面に半導体チップがフリップチップ実装された半導体装置であって、
主面と前記主面の反対側の裏面とを備え、前記主面に複数の電極パッドが形成された前記半導体チップと、
前記上面において前記半導体チップの前記主面の周縁部に対応した第1領域に複数のボンディング電極が2列で形成され、前記第1領域より内側の第2領域に複数の電源/GND用ボンディング電極がアレイ状に形成された前記多層配線基板と、
前記多層配線基板の前記下面に設けられた複数の外部端子と、
を有し、
前記多層配線基板の前記上面において前記第1領域に配置された前記複数のボンディング電極のうち複数の信号用ボンディング電極は、内側と外側に振り分けて引き出され、
前記信号用ボンディング電極から内側に引き出された複数の信号用配線は、それぞれスルーホールを介して他の層の配線部と電気的に接続され、
複数の前記スルーホールは、前記第1領域と前記第2領域の間の領域に配置されていることを特徴とする半導体装置。 - 請求項7において、前記第1領域に配置された前記複数のボンディング電極は、外側列と内側列の2列に形成され、前記外側列の前記信号用ボンディング電極に電気的に接続された前記信号用配線は外側に引き出され、前記内側列の前記信号用ボンディング電極に電気的に接続された前記信号用配線は内側に引き出されていることを特徴とする半導体装置。
- 請求項8において、前記第2領域に形成された前記複数の電源/GND用ボンディング電極のうちの電源用ボンディング電極は、コア電源用ボンディング電極であることを特徴とする半導体装置。
- 請求項9において、前記第1領域に配置された前記複数のボンディング電極は、複数のGND用ボンディング電極と複数のIO電源用ボンディング電極を含み、前記GND用ボンディング電極と電気的に接続されたGND用スルーホール及び前記IO電源用ボンディング電極と電気的に接続されたIO電源用スルーホールは、それぞれ前記第1領域と前記第2領域の間の領域に配置されていることを特徴とする半導体装置。
- 請求項10において、前記第1領域に配置された前記複数のボンディング電極は、千鳥配置されていることを特徴とする半導体装置。
- 請求項11において、前記多層配線基板は、コア層を有していないコアレス基板であることを特徴とする半導体装置。
- 請求項12において、前記スルーホールは、レーザー加工によって形成された貫通孔であることを特徴とする半導体装置。
- 請求項13において、前記内側に引き出された前記複数の信号用配線と前記スルーホールを介して電気的に接続された前記他の層の前記配線部は、前記他の層で外側に引き出されていることを特徴とする半導体装置。
- 請求項14において、前記多層配線基板の前記上面から前記下面に向かう方向の前記上面の次の配線層にGNDプレーンが形成されていることを特徴とする半導体装置。
- 請求項15において、前記多層配線基板の前記上面から前記下面に向かう方向の前記GNDプレーンが形成された前記配線層の次の配線層に電源プレーンが形成されていることを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010005403A JP5514560B2 (ja) | 2010-01-14 | 2010-01-14 | 半導体装置 |
US13/005,322 US8729709B2 (en) | 2010-01-14 | 2011-01-12 | Semiconductor device |
US14/249,097 US9171791B2 (en) | 2010-01-14 | 2014-04-09 | Semiconductor device |
US14/871,742 US9818679B2 (en) | 2010-01-14 | 2015-09-30 | Semiconductor device |
US15/714,801 US10134663B2 (en) | 2010-01-14 | 2017-09-25 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010005403A JP5514560B2 (ja) | 2010-01-14 | 2010-01-14 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014070736A Division JP2014123783A (ja) | 2014-03-31 | 2014-03-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011146489A true JP2011146489A (ja) | 2011-07-28 |
JP5514560B2 JP5514560B2 (ja) | 2014-06-04 |
Family
ID=44257914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010005403A Active JP5514560B2 (ja) | 2010-01-14 | 2010-01-14 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (4) | US8729709B2 (ja) |
JP (1) | JP5514560B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012248550A (ja) * | 2011-05-25 | 2012-12-13 | Kyocer Slc Technologies Corp | 配線基板 |
JP2013115062A (ja) * | 2011-11-24 | 2013-06-10 | Kyocer Slc Technologies Corp | 配線基板 |
JP2013115060A (ja) * | 2011-11-24 | 2013-06-10 | Kyocer Slc Technologies Corp | 配線基板 |
JP2020098923A (ja) * | 2020-02-03 | 2020-06-25 | 大日本印刷株式会社 | 貫通電極基板 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI414048B (zh) * | 2008-11-07 | 2013-11-01 | Advanpack Solutions Pte Ltd | 半導體封裝件與其製造方法 |
US8232643B2 (en) | 2010-02-11 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lead free solder interconnections for integrated circuits |
US9040837B2 (en) * | 2011-12-14 | 2015-05-26 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US11189537B2 (en) * | 2012-03-21 | 2021-11-30 | Infineon Technologies Ag | Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit |
CN102651325B (zh) * | 2012-04-27 | 2014-07-09 | 江阴长电先进封装有限公司 | 一种二维排布方式的无芯转接板封装方法 |
US9554453B2 (en) * | 2013-02-26 | 2017-01-24 | Mediatek Inc. | Printed circuit board structure with heat dissipation function |
US20140295623A1 (en) * | 2013-03-29 | 2014-10-02 | Kinsus Interconnect Technology Corp. | Method of packaging a chip and a substrate |
US8836098B1 (en) * | 2013-05-15 | 2014-09-16 | Freescale Semiconductor, Inc. | Surface mount semiconductor device with solder ball reinforcement frame |
US9159682B2 (en) * | 2013-09-08 | 2015-10-13 | Freescale Semiconductor, Inc. | Copper pillar bump and flip chip package using same |
JP2015082524A (ja) * | 2013-10-21 | 2015-04-27 | ソニー株式会社 | 配線基板、半導体装置 |
US9299651B2 (en) * | 2013-11-20 | 2016-03-29 | Bridge Semiconductor Corporation | Semiconductor assembly and method of manufacturing the same |
JP6352644B2 (ja) * | 2014-02-12 | 2018-07-04 | 新光電気工業株式会社 | 配線基板及び半導体パッケージの製造方法 |
US9449947B2 (en) * | 2014-07-01 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package for thermal dissipation |
JP6522980B2 (ja) * | 2015-02-18 | 2019-05-29 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6534312B2 (ja) * | 2015-07-31 | 2019-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20170170087A1 (en) * | 2015-12-14 | 2017-06-15 | Intel Corporation | Electronic package that includes multiple supports |
JP6674284B2 (ja) * | 2016-02-29 | 2020-04-01 | 株式会社フジクラ | 実装構造及びモジュール |
US10137789B2 (en) * | 2016-07-20 | 2018-11-27 | Ford Global Technologies, Llc | Signal pin arrangement for multi-device power module |
US10410940B2 (en) * | 2017-06-30 | 2019-09-10 | Intel Corporation | Semiconductor package with cavity |
TWI655739B (zh) * | 2018-04-19 | 2019-04-01 | 南亞電路板股份有限公司 | 封裝結構及其形成方法 |
US10424530B1 (en) * | 2018-06-21 | 2019-09-24 | Intel Corporation | Electrical interconnections with improved compliance due to stress relaxation and method of making |
JP7134077B2 (ja) * | 2018-11-26 | 2022-09-09 | ルネサスエレクトロニクス株式会社 | 半導体装置および電子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065300A (ja) * | 1996-08-22 | 1998-03-06 | Sony Corp | インタポーザ基板及びその製造方法 |
JPH11145328A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | フリップチップ実装用基板及びフリップチップ実装検査方法 |
JP2002299512A (ja) * | 2001-03-30 | 2002-10-11 | Nec Corp | 半導体装置及びその製造方法 |
JP2008047710A (ja) * | 2006-08-16 | 2008-02-28 | Sony Corp | 半導体基板、半導体装置およびこれらの製造方法 |
JP2009032918A (ja) * | 2007-07-27 | 2009-02-12 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と電子部品装置及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5313021A (en) * | 1992-09-18 | 1994-05-17 | Aptix Corporation | Circuit board for high pin count surface mount pin grid arrays |
US6177731B1 (en) * | 1998-01-19 | 2001-01-23 | Citizen Watch Co., Ltd. | Semiconductor package |
JP2000138313A (ja) * | 1998-10-30 | 2000-05-16 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6941537B2 (en) * | 2002-02-07 | 2005-09-06 | Intel Corporation | Standoff devices and methods of using same |
JP2003264256A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 半導体装置 |
KR101218011B1 (ko) * | 2003-11-08 | 2013-01-02 | 스태츠 칩팩, 엘티디. | 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법 |
JP2005340741A (ja) * | 2004-05-31 | 2005-12-08 | Renesas Technology Corp | 半導体装置 |
JP4559163B2 (ja) | 2004-08-31 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置用パッケージ基板およびその製造方法と半導体装置 |
JP2009105139A (ja) * | 2007-10-22 | 2009-05-14 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
KR101564070B1 (ko) * | 2009-05-01 | 2015-10-29 | 삼성전자주식회사 | 인쇄 회로 기판 및 이를 이용한 반도체 패키지 |
US8089148B1 (en) * | 2009-08-11 | 2012-01-03 | Amkor Technology, Inc. | Circuit board and semiconductor device having the same |
-
2010
- 2010-01-14 JP JP2010005403A patent/JP5514560B2/ja active Active
-
2011
- 2011-01-12 US US13/005,322 patent/US8729709B2/en active Active
-
2014
- 2014-04-09 US US14/249,097 patent/US9171791B2/en active Active
-
2015
- 2015-09-30 US US14/871,742 patent/US9818679B2/en active Active
-
2017
- 2017-09-25 US US15/714,801 patent/US10134663B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065300A (ja) * | 1996-08-22 | 1998-03-06 | Sony Corp | インタポーザ基板及びその製造方法 |
JPH11145328A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | フリップチップ実装用基板及びフリップチップ実装検査方法 |
JP2002299512A (ja) * | 2001-03-30 | 2002-10-11 | Nec Corp | 半導体装置及びその製造方法 |
JP2008047710A (ja) * | 2006-08-16 | 2008-02-28 | Sony Corp | 半導体基板、半導体装置およびこれらの製造方法 |
JP2009032918A (ja) * | 2007-07-27 | 2009-02-12 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と電子部品装置及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012248550A (ja) * | 2011-05-25 | 2012-12-13 | Kyocer Slc Technologies Corp | 配線基板 |
JP2013115062A (ja) * | 2011-11-24 | 2013-06-10 | Kyocer Slc Technologies Corp | 配線基板 |
JP2013115060A (ja) * | 2011-11-24 | 2013-06-10 | Kyocer Slc Technologies Corp | 配線基板 |
JP2020098923A (ja) * | 2020-02-03 | 2020-06-25 | 大日本印刷株式会社 | 貫通電極基板 |
JP7010314B2 (ja) | 2020-02-03 | 2022-01-26 | 大日本印刷株式会社 | 貫通電極基板 |
JP2022050595A (ja) * | 2020-02-03 | 2022-03-30 | 大日本印刷株式会社 | 貫通電極基板 |
JP7435635B2 (ja) | 2020-02-03 | 2024-02-21 | 大日本印刷株式会社 | 貫通電極基板 |
Also Published As
Publication number | Publication date |
---|---|
US9171791B2 (en) | 2015-10-27 |
US10134663B2 (en) | 2018-11-20 |
US9818679B2 (en) | 2017-11-14 |
US8729709B2 (en) | 2014-05-20 |
JP5514560B2 (ja) | 2014-06-04 |
US20180012831A1 (en) | 2018-01-11 |
US20140217582A1 (en) | 2014-08-07 |
US20160027723A1 (en) | 2016-01-28 |
US20110169170A1 (en) | 2011-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5514560B2 (ja) | 半導体装置 | |
US6731009B1 (en) | Multi-die assembly | |
US7968991B2 (en) | Stacked package module and board having exposed ends | |
JP4474431B2 (ja) | 半導体パッケージおよび該製造方法 | |
JP5352146B2 (ja) | 半導体装置 | |
JP5096683B2 (ja) | 半導体装置 | |
KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP2007053121A (ja) | 半導体装置、積層型半導体装置、及び配線基板 | |
JP2013236039A (ja) | 半導体装置 | |
JP2011066344A (ja) | 半導体装置および電子装置 | |
JP4494249B2 (ja) | 半導体装置 | |
JP5767695B2 (ja) | 半導体装置 | |
JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
US11101206B2 (en) | Semiconductor device and electronic device | |
JP7273654B2 (ja) | 半導体装置、その製造方法および電子装置 | |
US10008441B2 (en) | Semiconductor package | |
TWI576976B (zh) | 無核心層封裝結構 | |
JP6105773B2 (ja) | 半導体装置 | |
JP2014123783A (ja) | 半導体装置 | |
JP2011222901A (ja) | 半導体装置 | |
JP4503611B2 (ja) | 半導体装置及びその製造方法 | |
JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
JP2005228901A (ja) | 半導体装置 | |
JP5297445B2 (ja) | 半導体装置 | |
JP2010177530A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5514560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |