JP7435635B2 - 貫通電極基板 - Google Patents
貫通電極基板 Download PDFInfo
- Publication number
- JP7435635B2 JP7435635B2 JP2022003171A JP2022003171A JP7435635B2 JP 7435635 B2 JP7435635 B2 JP 7435635B2 JP 2022003171 A JP2022003171 A JP 2022003171A JP 2022003171 A JP2022003171 A JP 2022003171A JP 7435635 B2 JP7435635 B2 JP 7435635B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- layer
- manufacturing
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 495
- 239000010410 layer Substances 0.000 claims description 398
- 229920005989 resin Polymers 0.000 claims description 61
- 239000011347 resin Substances 0.000 claims description 61
- 125000006850 spacer group Chemical group 0.000 claims description 47
- 239000012790 adhesive layer Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 description 179
- 238000004519 manufacturing process Methods 0.000 description 133
- 238000005530 etching Methods 0.000 description 45
- 239000004065 semiconductor Substances 0.000 description 31
- 239000000463 material Substances 0.000 description 28
- 238000007747 plating Methods 0.000 description 24
- 239000010949 copper Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000011295 pitch Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 3
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000003550 marker Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- -1 silicon carbide nitride Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 229930182556 Polyacetal Natural products 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229920010524 Syndiotactic polystyrene Polymers 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- VYQRBKCKQCRYEE-UHFFFAOYSA-N ctk1a7239 Chemical compound C12=CC=CC=C2N2CC=CC3=NC=CC1=C32 VYQRBKCKQCRYEE-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920006324 polyoxymethylene Polymers 0.000 description 1
- 229920001955 polyphenylene ether Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
本発明は貫通電極基板の製造方法に関する。
近年、集積回路の高性能化に伴い、集積回路はより微細化・複雑化している。このような集積回路には、回路駆動のために必要な電源やロジック信号を外部装置から入力するための接続端子が配置されている。しかしながら、集積回路の微細化・複雑化によって集積回路上の接続端子は非常に狭いピッチで配置されており、外部装置の接続端子のピッチと比較して数倍から数十倍程度小さい。
上記のように、各々の接続端子のピッチが異なる集積回路と外部装置とを接続する場合に、接続端子のピッチを変換するための仲介基板となるインターポーザが使用される。インターポーザでは、基板の一方の面に配置された第１端子には集積回路が実装され、他方の面に配置された第２端子には外部装置が実装され、第１端子と第２端子とは当該基板を貫通する貫通電極によって接続されている。
また、インターポーザとしては、シリコン基板を使用した貫通電極基板であるＴＳＶ（Through-Silicon Via）やガラス基板を使用した貫通電極基板であるＴＧＶ（Through-Glass Via）が開発されている（例えば、特許文献１）。特に、ＴＧＶは、例えば４．５世代と呼ばれる、ガラス基板の縦横サイズが７３０ｍｍ×９２０ｍｍの大型のガラス基板を使用して製造することができるため、製造コストを下げることができる点で有利である。
ここで、基板上に多層配線構造体のような構造物を形成するためには成膜プロセス、フォトリソグラフィプロセス、加工プロセスなど多くのプロセスを要する。これらのプロセスに対して、基板には一定以上の剛性が求められるため、プロセスに耐え得るだけの剛性を確保できる基板の板厚が必要である。一方、基板に貫通孔を形成するプロセスにおいて、孔径に対する孔の深さ（アスペクト比）には制限があり、板厚が厚い基板に貫通孔を形成することは困難である。したがって、例えば特許文献１では、基板に有底孔を形成した後に、有底孔を形成した面とは逆側の面から基板を薄板化する、又は、基板の表裏面から加工を行うなど、貫通孔を形成するためには複数回基板を加工する工程が必要があった。
しかし、上記のように、貫通孔を形成するために複数回基板を加工する工程を行うと、工程数が増えて製造期間が長くなるだけでなく、各工程における不良発生の確率が上昇するため、歩留まりが低下する。また、基板を薄板化するためには、剛性を保つために回路を形成する基板に支持基板を貼り付ける必要があり、支持基板の貼り付け工程及び剥離工程がさらに必要になり、さらに製造期間が長くなり、歩留まりが低下する。
本発明は、上記実情に鑑み、工程数を低減することができ、製造期間が短く歩留まりが向上する貫通電極基板の製造方法を提供することを目的とする。
本発明の一実施形態に係る貫通電極基板の製造方法は、第１基板に変質層を形成し、第１基板上に、変質層に接する第１配線層と絶縁層を介して第１配線層に接続する第２配線層とを有する多層配線構造体を形成し、第２配線層に接する第１バンプを介して、電子回路を有するチップを多層配線構造体に実装し、チップの第１バンプとは反対側に接着層を介して第２基板を貼り付け、第１基板の多層配線構造体とは反対側から第１エッチングで第１基板を薄板化し、第１基板の多層配線構造体とは反対側から第２エッチングで変質層を選択的に除去し、第１基板を貫通して第１配線層を露出する貫通孔を形成し、第１配線層に接続する第２バンプを形成する。
上記の貫通電極基板の製造方法によれば、チップなどの外部装置の支持基板である第２基板を利用して多層配線構造体が形成された第１基板を薄板化することができるため、薄板化のための支持基板の貼り付け・剥離工程を省略することができる。また、第１基板の貫通孔を形成したい領域に変質層を形成し、多層配線構造体を形成した後に変質層を除去することで、多層配線構造体を加工されていない平坦な基板上に形成することができる。
また、別の態様において、第２基板は、チップが形成された第３基板よりも熱伝導率が高くてもよい。
上記の貫通電極基板の製造方法によれば、チップなどの外部装置の放熱板である第２基板を利用して多層配線構造体が形成された第１基板を薄板化することができるため、薄板化のための支持基板の貼り付け・剥離工程を省略することができる。
また、別の態様において、第１エッチングのエッチング条件と第２エッチングのエッチング条件とは同一のエッチング条件であってもよい。
上記の貫通電極基板の製造方法によれば、第１基板の貫通孔を形成したい領域に第１基板よりもエッチングレートの早い変質層を形成しておくことで、第１基板の薄板化と貫通孔の形成を同一プロセスで行うことができる。
また、別の態様において、チップが実装された多層配線構造体の第１領域よりも外周側に位置する第２領域において、多層配線構造体と第２基板との間隔を保持するスペーサをさらに形成してもよい。
上記の貫通電極基板の製造方法によれば、多層配線構造体が形成された第１基板と第２基板とをスペーサがない構造に比べて強固に固定することができる。したがって、第１基板の薄板化の工程において、薄板化の面内均一性を向上させることができる。
また、別の態様において、多層配線構造体とスペーサとの間に、第１バンプと同じ工程で第３バンプをさらに形成してもよい。
上記の貫通電極基板の製造方法によれば、第３バンプが形成された高さの分スペーサの高さを低くできるため、スペーサに使用する材料を低減することができる。また、スペーサ形成の際に、第３バンプをアライメントマーカとして利用することができる。
本発明の一実施形態に係る貫通電極基板の製造方法は、第１基板に有底孔を形成し、第１基板の表面の一部及び有底孔の内部に第１電極を形成し、第１基板上に、第１電極に接する第１配線層と絶縁層を介して第１配線層に接続する第２配線層とを有する多層配線構造体を形成し、第２配線層に接する第１バンプを介して、電子回路を有するチップを多層配線構造体に実装し、チップの第１バンプとは反対側に接着層を介して第２基板を貼り付け、第１基板の多層配線構造体とは反対側から第１基板を薄板化し、第１基板を貫通して第１電極を露出する貫通孔を形成し、第１電極に接続する第２バンプを形成する。
上記の貫通電極基板の製造方法によれば、チップなどの外部装置の支持基板である第２基板を利用して多層配線構造体が形成された第１基板を薄板化することができるため、薄板化のための支持基板の貼り付け・剥離工程を省略することができる。
また、別の態様において、第２基板は、チップが形成された第３基板よりも熱伝導率が高くてもよい。
上記の貫通電極基板の製造方法によれば、チップなどの外部装置の放熱板を利用して多層配線構造体が形成された基板を薄板化することができるため、薄板化のための支持基板の貼り付け・剥離工程を省略することができる。
また、別の態様において、第１基板上及び第１電極上に有底孔を覆うフィルム状の第１フィルム状樹脂を貼り付け、第１フィルム状樹脂に第１電極を露出する第１開口部を形成し、第１配線層は、第１開口部を介して第１電極に接続されてもよい。
上記の貫通電極基板の製造方法によれば、第１フィルム状樹脂で基板に形成された有底孔を覆うことで、有底孔によって形成された段差を緩和することができる。
また、別の態様において、第１基板の薄板化された側に貫通孔を覆うフィルム状の第２フィルム状樹脂を貼り付け、第２フィルム状樹脂に第１電極を露出する第２開口部を形成し、第２バンプは、第２開口部を介して第１電極に接続されてもよい。
上記の貫通電極基板の製造方法によれば、第２フィルム状樹脂で基板に形成された貫通孔を覆うことで、貫通孔によって形成された段差を緩和することができる。
また、別の態様において、第１基板の薄板化された側に第１電極に接続された第２電極を形成し、第２フィルム状樹脂は、第１基板の薄板化された側及び第２電極上に貫通孔を覆うように貼り付けられてもよい。
上記の貫通電極基板の製造方法によれば、第２開口部は第２電極を露出するように設けられればよいため、第２電極のパターンを調整することで第２開口部のアライメント精度を緩くすることができる。
また、別の態様において、チップが実装された多層配線構造体の第１領域よりも外周側に位置する第２領域において、多層配線構造体と第２基板との間隔を保持するスペーサをさらに形成してもよい。
上記の貫通電極基板の製造方法によれば、多層配線構造体が形成された第１基板と第２基板とをスペーサがない構造に比べて強固に固定することができる。したがって、第１基板の薄板化の工程において、薄板化の面内均一性を向上させることができる。
また、別の態様において、多層配線構造体とスペーサとの間に、第１バンプと同じ工程で第３バンプをさらに形成してもよい。
上記の貫通電極基板の製造方法によれば、第３バンプが形成された高さの分スペーサの高さを低くできるため、スペーサに使用する材料を低減することができる。また、スペーサ形成の際に、第３バンプをアライメントマーカとして利用することができる。
本発明の一実施形態に係る貫通電極基板の製造方法は、第１基板を準備し、第１基板上に、第１配線層と絶縁層を介して第１配線層に接続する第２配線層とを有する多層配線構造体を形成し、第２配線層に接する第１バンプを介して、電子回路を有するチップを多層配線構造体に実装し、チップの第１バンプとは反対側に接着層を介して第２基板を貼り付け、第１基板の多層配線構造体とは反対側から第１基板を薄板化し、第１配線層及び絶縁層を露出させ、第１配線層に接続する第２バンプを形成する。
上記の貫通電極基板の製造方法によれば、チップなどの外部装置の支持基板である第２基板を利用して多層配線構造体が形成された第１基板を薄板化することができるため、薄板化のための支持基板の貼り付け・剥離工程を省略することができる。また、多層配線構造体を形成した後に第１配線層及び絶縁層を露出させるため、加工されていない平坦な基板上に多層配線構造体を形成することができる。
また、別の態様において、第２基板は、チップが形成された第３基板よりも熱伝導率が高くてもよい。
上記の貫通電極基板の製造方法によれば、チップなどの外部装置の放熱板である第２基板を利用して多層配線構造体が形成された第１基板を薄板化することができるため、薄板化のための支持基板の貼り付け・剥離工程を省略することができる。
また、別の態様において、チップが実装された多層配線構造体の第１領域よりも外周側に位置する第２領域において、多層配線構造体と第２基板との間隔を保持するスペーサをさらに形成してもよい。
上記の貫通電極基板の製造方法によれば、多層配線構造体が形成された第１基板と第２基板とをスペーサがない構造に比べて強固に固定することができる。したがって、第１基板の薄板化の工程において、薄板化の面内均一性を向上させることができる。
また、別の態様において、多層配線構造体とスペーサとの間に、第１バンプと同じ工程で第３バンプをさらに形成してもよい。
上記の貫通電極基板の製造方法によれば、第３バンプが形成された高さの分スペーサの高さを低くできるため、スペーサに使用する材料を低減することができる。また、スペーサ形成の際に、第３バンプをアライメントマーカとして利用することができる。
本発明によれば、工程数を低減することができ、製造期間が短く歩留まりが向上する貫通電極基板の製造方法を提供することができる。
〈実施形態１〉
以下、本発明の実施形態１に係る貫通電極基板の構造及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。また、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、第１基板と第２基板との上下関係が図示と逆になるように配置されてもよい。また、以下の説明で基板の第１面及び第２面は基板の特定の面を指すものではなく、基板の表面方向又は裏面方向を特定するもので、つまり基板に対する上下方向を特定するための名称である。
以下、本発明の実施形態１に係る貫通電極基板の構造及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。また、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、第１基板と第２基板との上下関係が図示と逆になるように配置されてもよい。また、以下の説明で基板の第１面及び第２面は基板の特定の面を指すものではなく、基板の表面方向又は裏面方向を特定するもので、つまり基板に対する上下方向を特定するための名称である。
［貫通電極基板の構成］
図１を用いて、本発明の実施形態１に係る貫通電極基板の構成について詳細に説明する。実施形態１では、第１基板１００の一方の面（第１面１０１側）には、多層配線構造体１９９、チップ２３０、２３２などの外部装置、及び外部装置の放熱板としても機能する第２基板２００が配置され、第１基板１００の他方の面（第２面１０２）には、多層配線構造体１９９に接続された第２バンプ１１５が配置された構造について説明する。ただし、この構造に限定されず、例えば、第１基板１００の下面にも多層配線構造体、外部装置、及び放熱板が配置されていてもよい。また、多層配線構造体にはトランジスタ、抵抗素子、容量素子、ダイオード素子、及びコイルなどの素子が含まれていてもよい。
図１を用いて、本発明の実施形態１に係る貫通電極基板の構成について詳細に説明する。実施形態１では、第１基板１００の一方の面（第１面１０１側）には、多層配線構造体１９９、チップ２３０、２３２などの外部装置、及び外部装置の放熱板としても機能する第２基板２００が配置され、第１基板１００の他方の面（第２面１０２）には、多層配線構造体１９９に接続された第２バンプ１１５が配置された構造について説明する。ただし、この構造に限定されず、例えば、第１基板１００の下面にも多層配線構造体、外部装置、及び放熱板が配置されていてもよい。また、多層配線構造体にはトランジスタ、抵抗素子、容量素子、ダイオード素子、及びコイルなどの素子が含まれていてもよい。
図１は、本発明の一実施形態に係る貫通電極基板の概要を示す断面図である。図１に示すように、本発明の実施形態１に係る貫通電極基板１０は、第１面１０１及び第１面１０１とは反対側の第２面１０２を有し、第１面１０１と第２面１０２とを貫通する貫通孔１２０が設けられた第１基板１００と、貫通孔１２０の内部に配置され、第１面１０１と第２面１０２とを接続する貫通電極１１０とを有する。
また、貫通電極基板１０は、第１基板１００の第１面１０１上に配置され、貫通電極１１０に接続された第１配線層１３０と、第１配線層１３０上に配置され、開口部１３７が設けられた絶縁層１３９と、絶縁層１３９上に配置され、開口部１３７を介して第１配線層１３０に接続された第１導電層１４２及び第２導電層１４４を含む配線層１４０と、配線層１４０上に配置され、開口部１４７が設けられた絶縁層１４９と、絶縁層１４９上に配置され、開口部１４７を介して配線層１４０に接続された第１導電層１５２及び第２導電層１５４を含む配線層１５０と、配線層１５０上に配置され、開口部１５７が設けられた絶縁層１５９と、絶縁層１５９上に配置され、開口部１５７を介して配線層１５０に接続された第１導電層１６２及び第２導電層１６４を含む第２配線層１６０と、第２配線層１６０上に配置され、開口部１６７が設けられた絶縁層１６９と、を有する。ここで、第１配線層１３０から第２配線層１６０まで配置された複数の配線層及び複数の絶縁層を多層配線構造体１９９という。また、第１配線層１３０、配線層１４０、１５０、及び第２配線層１６０の最小加工寸法はＬ／Ｓ（ライン／スペース）＝２／２μｍである。
また、貫通電極基板１０は、開口部１６７を介して第２配線層１６０に接続された第１バンプ２１０を介して実装された、電子回路を有するチップ２３０、２３２と、チップ２３０、２３２の第１バンプ２１０とは反対側に接着層２４０を介して貼り付けられた第２基板２００と、チップ２３０、２３２が実装された領域に対応する多層配線構造体１９９の第１領域２０１よりも外周側に位置する第２領域２０２において、多層配線構造体１９９と第２基板２００との間隔を保持するスペーサ２２０と、を有する。
［貫通電極基板の製造方法］
図２乃至図１６を用いて、本発明の実施形態１に係る貫通電極基板の製造方法を説明する。図２乃至図１６において、図１に示す要素と同じ要素には同一の符号を付した。ここで、貫通電極基板としてガラス基板を使用した場合の製造方法について説明する。
図２乃至図１６を用いて、本発明の実施形態１に係る貫通電極基板の製造方法を説明する。図２乃至図１６において、図１に示す要素と同じ要素には同一の符号を付した。ここで、貫通電極基板としてガラス基板を使用した場合の製造方法について説明する。
図２は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１基板内部にレーザ光を照射する工程を示す断面図である。図２では、フェムト秒レーザを第１基板１００に照射することで、貫通孔１２０を形成したい領域の第１基板１００の材質を変化させる。ここで、光源３００から出射されたレーザ光３０１は第１基板１００の第１面１０１側から入射され、第１基板１００の内部の貫通孔１２０を形成したい領域で焦点を結ぶ。レーザ光３０１が焦点を結んだ位置では、高いエネルギーが第１基板１００に供給され、第１基板１００の材質が変化して変質層１０３が形成される。
図２では、変質層１０３は、第１基板１００の第１面１０１に対して直交する方向に矩形に形成された製造方法を例示したが、この製造方法に限定されない。例えば、貫通孔１２０の側壁が基板の表面に直交する面に対して傾斜するように変質層１０３を形成してもよい。より具体的には、第１基板１００の第１面１０１から基板内部に向かって、貫通孔１２０の径が小さくなるように、断面図において台形になるように変質層１０３を形成してもよい。第１基板１００の深さ方向に変質層１０３の径が変化するように変質層１０３を形成する場合、レーザ光３０１の焦点サイズを変化させながら光源３００の焦点深度を板厚方向に走査すればよい。
図３は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１基板内部に変質層を形成する工程を示す断面図である。変質層１０３は所望の貫通孔の形状に合わせて、適宜形状を変更することができる。実施形態１の製造方法では、第１基板１００を第２面１０２側から薄板化して変質層１０３の底側を露出させ、露出した変質層１０３をエッチングすることで貫通孔を形成するため、図２及び図３では、変質層１０３が第１基板１００の板厚方向全てに形成されていない（つまり、有底孔の形状に変質層１０３が形成される）方法を例示した。一方で、第１基板１００を薄板化する工程を設けずに、変質層１０３をエッチングする工程だけで貫通孔１２０を形成する場合は、基板を板厚方向に全て変質させてもよい。ここで、変質層１０３の領域が後の貫通孔の径の大きさになるため、所望の貫通孔の径の大きさに合わせて変質層の径の大きさを調整すればよい。
図４は、本発明の一実施形態に係る貫通電極基板の製造方法において、変質層上に第１配線層を形成する工程を示す断面図である。図４に示すように、第１基板１００上に、変質層１０３に接する第１配線層１３０を形成する。第１配線層１３０は、ＰＶＤ（Physical Vapor Deposition）法（真空蒸着法およびスパッタリング法等）、ＣＶＤ（Chemical Vapor Deposition）法、又はめっき法によって形成することができる。また、第１配線層１３０は、単層で形成してもよく、又は積層で形成してもよい。
第１配線層１３０を積層で形成する場合は、上記の形成方法を複数組み合わせることができる。例えば、スパッタリング法で第１導電層を形成した後に、第１導電層をシード層としてめっき法で第２導電層を形成することができ、第１導電層及び第２導電層によって積層の第１配線層１３０を形成することができる。ここで、第１基板１００には変質層１０３は形成されているが、第１基板１００の第１面１０１には有底孔などの凹凸が形成されていないため、第１配線層１３０の形成に対する制約はほとんどない。
図５は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１配線層上に絶縁層を形成する工程を示す断面図である。図５に示すように、第１基板１００の第１面１０１上及び第１配線層１３０上に絶縁層１３９を形成する。ここで、絶縁層１３９は第１配線層１３０のパターン端部を覆うように基板の全面に形成され、第１配線層１３０の一部を露出する開口部１３７が設けられる。絶縁層１３９は、ＣＶＤ法を用いた無機絶縁層又は塗布法を用いた有機絶縁層によって形成することができる。また、絶縁層１３９は、単層で形成してもよく、又は積層で形成してもよい。
絶縁層１３９を積層で形成する場合は、目的に応じて異なる性質を有する材料を形成することができる。例えば、第１配線層１３０の材料としてＣｕ等の熱拡散しやすい材料が用いられた場合、絶縁層１３９を第１無機絶縁層、第２無機絶縁層、及び有機絶縁層の性質の異なる層の積層構造を用いることができる。第１無機絶縁層としては、Ｃｕの熱拡散を抑制する性質の層を第１配線層１３０上にＣＶＤ法で形成することができる。また、第２無機絶縁層としては、第１無機絶縁層よりも有機絶縁層との密着性が良好な層を第１無機絶縁層上にＣＶＤ法で形成することができる。また、有機絶縁層としては、第１配線層１３０のパターンによって形成された段差を緩和又は平坦化し、誘電率が低い層を上記の第２無機絶縁層上に塗布法で形成することができる。ここで、有機絶縁層として、感光性樹脂又は非感光性樹脂を使用することができる。
図６は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１配線層上及び絶縁層上にシード層を形成する工程を示す断面図である。図６に示すように、絶縁層１３９上及び開口部１３７の底部で露出された第１配線層１３０上に、後に第１導電層１４２となるシード層３２５を形成する。シード層３２５は、ＰＶＤ法又はＣＶＤ法等により形成することができる。シード層３２５に使用する材料は、後にシード層３２５上に形成するめっき層３２６と同じ材質を選択することができる。シード層３２５は、後の工程でめっき層３２６を形成する際に、電解めっき法におけるシードとして用いられる。ここで、シード層３２５は、好ましくは２０ｎｍ以上１μｍ以下の膜厚で形成するとよい。また、シード層３２５は、より好ましくは１００ｎｍ以上３００ｎｍ以下の膜厚で形成するとよい。
図７は、本発明の一実施形態に係る貫通電極基板の製造方法において、シード層上にレジストマスクを形成する工程を示す断面図である。図７に示すように、シード層３２５上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン３２９を形成する。レジストパターン３２９は、少なくとも図１に示す配線層１４０のパターンが形成される領域を露出するように形成される。
図８は、本発明の一実施形態に係る貫通電極基板の製造方法において、レジストマスクから露出したシード層上にめっき層を形成する工程を示す断面図である。図８に示すように、レジストパターン３２９を形成後、シード層３２５に通電して電解めっき法を行い、レジストパターン３２９から露出しているシード層３２５上に、図１に示す配線層１４０のパターンが形成される領域にめっき層３２６を形成する。
図９は、本発明の一実施形態に係る貫通電極基板の製造方法において、シード層上のレジストマスクを除去する工程を示す断面図である。図９に示すように、めっき層３２６を形成した後に、レジストパターン３２９を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
図１０は、本発明の一実施形態に係る貫通電極基板の製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。図１０に示すように、レジストパターン３２９によって覆われ、上にめっき層３２６が形成されなかった領域のシード層３２５を除去（エッチング）することで、各々の配線を電気的に分離する。シード層３２５のエッチングによって、めっき層３２６の表面もエッチングされて薄膜化するため、この薄膜化の影響を考慮してめっき層３２６の膜厚を設定することが好ましい。この工程におけるエッチングとしては、ウェットエッチングやドライエッチングを使用することができる。この工程によって、シード層３２５から形成された第１導電層１４２及びめっき層３２６から形成された第２導電層１４４が形成され、配線層１４０が形成される。
図１１は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１配線層上に多層配線構造を形成する工程を示す断面図である。図１０に示した構造に対して、図５乃至図１０に示す工程を繰り返すことで配線層１４０上に絶縁層１４９を介して配線層１５０（第１導電層１５２及び第２導電層１５４の積層構造）を形成し、配線層１５０上に絶縁層１５９を介して第２配線層１６０（第１導電層１６２及び第２導電層１６４の積層構造）を形成する。また、第２配線層１６０上に、チップ２３０、２３２の外部端子に対応する位置に開口部１６７が設けられた絶縁層１６９を形成する。つまり、図４乃至図１１に示す工程によって、第１基板１００上に、第１配線層１３０と、複数の絶縁層及び複数の配線層を介して第１配線層１３０に電気的に接続する第２配線層１６０と、を有する多層配線構造体１９９を形成する。
図１２は、本発明の一実施形態に係る貫通電極基板の製造方法において、多層配線構造体上に第１バンプを介して電子回路を有するチップを実装する工程を示す断面図である。図１２に示すように、開口部１６７を介して第２配線層１６０に接する第１バンプ２１０を形成する。第１バンプ２１０は、チップ２３０、２３２の外部端子に対応する位置に設けられる。また、ロジック回路、メモリ回路などの電子回路を有するチップ２３０、２３２を第１バンプ２１０を介して多層配線構造体１９９に実装する。ここで、チップ２３０、２３２は、第３基板と、第３基板上に形成された電子回路と、を含んでいる。チップ２３０、２３２の外部端子が第３基板の電子回路が形成された面側に配置されている場合、外部端子が第１バンプ２１０と接触するように、フェイスダウン方式で実装される。
図１３は、本発明の一実施形態に係る貫通電極基板の製造方法において、スペーサを形成する工程を示す断面図である。図１３に示すように、チップ２３０、２３２が配置された領域の外周側において、絶縁層１６９上にスペーサ２２０を形成する。換言すると、スペーサ２２０は、チップ２３０、２３２が実装された多層配線構造体１９９の第１領域２０１よりも外周側に位置する第２領域２０２において、多層配線構造体１９９と図１に示す第２基板２００との間隔を保持する。
ここで、スペーサ２２０は、スペーサ２２０の高さがチップ２３０、２３２の高さ（第３基板の裏面の高さ）と略同一の高さになるように形成される。スペーサ２２０はディップ法などによって、第２領域２０２の必要な領域にだけ形成することができる。ここで、図１３では、第２領域２０２は第１基板１００の外周に対応しているが、この例に限定されない。例えば、スペーサ２２０をチップ２３０とチップ２３２との間の領域に形成してもよい。また、スペーサ２２０は第１領域２０１の外周を囲むように連続的に形成されていてもよい。一方、スペーサ２２０は第２領域２０２において、離散的に形成されていてもよい。
図１４は、本発明の一実施形態に係る貫通電極基板の製造方法において、チップの裏面側に第２基板を貼り付ける工程を示す断面図である。図１４に示すように、チップ２３０、２３２の第１バンプ２１０とは反対側に接着層２４０を介して第２基板２００を貼り付ける。
ここで、接着層２４０は、第２基板２００を貼り付けた後の工程に対する耐熱性を有している。例えば、接着層２４０は、図１に示す貫通電極１１０及び第２バンプ１１５のリフロ―温度に対する耐熱性を有していてもよい。より具体的には、接着層２４０は２５０℃以上の耐熱性を有していてもよい。ここで、接着層２４０が耐熱性を有するとは、熱処理によって接着層２４０の形状変化又は物性変化が発生しないことを意味する。
また、第２基板２００は、熱伝導率が高い材質を用いることができる。例えば、第２基板２００は、チップ２３０、２３２が形成された第３基板よりも熱伝導率が高くてもよい。より具体的には、第２基板２００として金属板を用いることができる。上記の金属板として、特に銅板などの熱伝導率が高い金属板を第２基板２００として用いることができる。ここで、熱収縮による内部応力の発生を抑制するために、第２基板２００として、第２基板２００の熱膨張係数はチップ２３０、２３２が形成された第３基板の熱膨張係数と近い材質を用いることができる。
また、スペーサ２２０が第１領域２０１の外周を囲むように連続的に形成されている場合、第１基板１００（多層配線構造体１９９）、第２基板２００、及びスペーサ２２０によって密閉された空間に不活性ガスが充填されていてもよい。又は、当該空間が真空状態又は減圧状態となっていてもよい。
図１５は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１基板を裏面側から薄板化する工程を示す断面図である。図１５に示すように、第１基板１００の多層配線構造体１９９とは反対の第２面１０２側から、第１エッチングで第１基板１００を薄板化する。第１エッチングは、例えばウェットエッチングやＣＭＰ（Chemical Mechanical Polishing）を用いることができる。ここで、図１５では、第１エッチングによって変質層１０３が露出されるまで第１基板１００を薄板化する製造方法を例示したが、この製造方法に限定されず、第１エッチングは変質層１０３が露出するまで第１基板１００を薄板化しなくてもよい。つまり、薄板化後の第１基板１００の板厚が変質層１０３の深さよりも厚くなるように第１エッチングを行ってもよい。この場合、第１エッチングとして、ダイシング法や研削法を用いることができる。つまり、第１エッチングとして、高速で基板を薄板化することが可能な荒削りを用いることができる。
薄板化にウェットエッチングを使用する場合、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）、界面活性剤添加バッファードフッ酸（ＬＡＬ）などを使用することができる。エッチングに使用する薬液は基板の材質によって適宜選択することができる。また、薄板化にＣＭＰを使用する場合、研磨剤として酸化セリウム（セリア）を使用することができる。セリアを使用したＣＭＰは、ガラスや酸化シリコンを高速研磨することができる。セリアは、機械的な研磨作用だけでなく、水と共に作用して化学的に酸化シリコンを研磨する作用を有し、高い研磨速度を得ることができる。
図１６は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１基板の裏面側から変質層を選択的に除去する工程を示す断面図である。図１６に示すように、第１エッチングと同様に、第１基板１００の多層配線構造体１９９とは反対側から、第２エッチングで変質層１０３を選択的に除去し、第１基板１００を貫通して第１配線層１３０を露出する貫通孔１２０を形成する。第２エッチングは、ウェットエッチングを使用することができる。ここで、第２エッチングは、第１エッチングと同じエッチング条件であってもよく、第１エッチングとは異なるエッチング条件であってもよい。第２エッチングを第１エッチングと同じ条件で処理する場合、第１エッチング及び第２エッチングは連続して処理してもよい。つまり、第１エッチング及び第２エッチングは同一工程で行われ、一つのエッチング条件で第１基板１００の薄板化及び変質層１０３の選択エッチングによる貫通孔形成を行ってもよい。
そして、図１６に示す貫通孔１２０に、第１配線層１３０に接続する貫通電極１１０及び第２バンプ１１５を形成することで図１に示す貫通電極基板１０を形成することができる。ここで、貫通電極１１０及び第２バンプ１１５は同一工程で形成してもよく、異なる構成で形成してもよい。貫通電極１１０及び第２バンプ１１５を同一工程で形成する場合、第１配線層１３０をシード層とするめっき法によって形成してもよく、はんだめっき法などの方法で第１基板１００の第２面１０２側から形成してもよい。
［貫通電極基板の各部材の材質］
図１に示す貫通電極基板１０に含まれる各部材（各層）の材質について詳細に説明する。
図１に示す貫通電極基板１０に含まれる各部材（各層）の材質について詳細に説明する。
第１基板１００は、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの絶縁基板、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板を使用することができる。また、基板に使用する材料として、熱膨張係数が２×１０－６［／Ｋ］以上１７×１０－６［／Ｋ］以下の範囲の材料を使用することができる。また、これらが積層されたものであってもよい。薄板化する前の第１基板１００の厚さは、特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さの基板を使用することができる。第１基板１００の厚さは、より好ましくは、２００μｍ以上４００μｍ以下であるとよい。上記の基板の厚さの下限よりも基板が薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。また、上記の基板の厚さの上限よりも基板が厚くなると貫通孔の形成工程が長くなる。その影響で、製造工程が長期化し、製造コストも上昇してしまう。
第１配線層１３０及び第１導電層１４２、１５２、１６２は、下地の第１基板１００又は絶縁層１３９、１４９、１５９と密着性がよい導電材料を使用することができる。例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、第１導電層１４２、１５２、１６２の上に形成される第２導電層１４４、１５４、１６４が銅（Ｃｕ）を含む場合、第１導電層１４２、１５２、１６２は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。ここで、第１導電層１４２、１５２、１６２の厚さは、特に制限はないが、例えば、５０ｎｍ以上４００ｎｍ以下の範囲で適宜選択することができる。
第２導電層１４４、１５４、１６４は、第１導電層１４２、１５２、１６２との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。
絶縁層１３９、１４９、１５９、１６９は、無機絶縁層、有機絶縁層、又は無機絶縁層と有機絶縁層との積層構造を用いることができる。
無機絶縁層としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、シリコンカーバイト（ＳｉＣ）、窒化シリコンカーバイト（ＳｉＣＮ）、炭素添加シリコンオキサイド（ＳｉＯＣ）などを使用することができる。ここで、絶縁層１３９、１４９、１５９、１６９として、上記の無機絶縁層を単層で使用してもよく、積層で使用してもよい。
有機絶縁層としては、ポリイミド、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、ＢＴレジン、ＦＲ－４、ＦＲ－５、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。また、上記の樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。ここで、絶縁層１３９、１４９、１５９、１６９に使用する樹脂は、応力緩和を目的として、常温にて１×１０９［ｄｙｎｅ／ｃｍ２］以下のヤング率を有する樹脂を使用してもよい。
第１バンプ２１０及び第２バンプ１１５としては、高さや形状の均一性が高く、導電性が高い材料を用いることができる。例えば、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、はんだ等の金属またはこれらを用いた合金などから選択することができる。
接着層２４０としては、チップ２３０、２３２及び第２基板２００と十分な接着力を有し、熱伝導率が高い材料を用いることができる。
第２基板２００としては、熱伝導率が高い材料を用いることができる。例えば、Ｃｕを含む材料を用いることができる。
以上のように、実施形態１に係る貫通電極基板の製造方法によると、チップ２３０、２３２などの外部装置の支持基板である第２基板２００を利用して多層配線構造体１９９が形成された第１基板１００を薄板化することができるため、薄板化のための支持基板の貼り付け・剥離工程を省略することができる。また、第１基板１００の貫通孔１２０を形成したい領域に変質層１０３を形成し、多層配線構造体１９９を形成した後に変質層１０３を除去することで、多層配線構造体１９９加工されていない平坦な基板上に形成することができる。その結果、工程数を低減することができ、製造期間が短く歩留まりが向上する貫通電極基板の製造方法を提供することができる。
また、上記の第２基板２００として放熱板などのように熱伝導率が高い材質の基板を用いることで、チップ２３０、２３２の回路駆動によって発生する熱を効率よく外部に放出することができる。また、第１エッチングのエッチング条件と第２エッチングのエッチング条件とを同一のエッチング条件とすることで、第１基板１００の薄膜化と貫通孔１２０の形成とを１つの工程で行うことができる。
また、第２領域２０２にスペーサ２２０を形成することで、スペーサがない構造に比べて多層配線構造体が形成された第１基板と第２基板とを強固に固定することができる。したがって、第１基板の薄板化の工程において、薄板化の面内均一性を向上させることができる。また、第１基板１００、第２基板２００、及びスペーサ２２０によって密閉された空間に不活性ガスを充填する又は当該空間を真空状態若しくは減圧状態にすることで、第１バンプ２１０及びチップ２３０、２３２が酸素や水分と接触しにくくなるため、導電材料の酸化などによる高抵抗化の問題を抑制することができる。
〈実施形態１の変形例１〉
図１７は、本発明の一実施形態の変形例に係る貫通電極基板の概要を示す断面図である。図１７に示す実施形態１の変形例１に係る貫通電極基板１１は、図１に示す貫通電極基板１０と類似しているが、貫通電極基板１１はスペーサ２２０が配置された領域の断面構造が、チップ２３０、２３２が形成された領域における第１バンプ２１０が形成された領域の断面構造と同じ構造となっている点において、貫通電極基板１０と相違する。
図１７は、本発明の一実施形態の変形例に係る貫通電極基板の概要を示す断面図である。図１７に示す実施形態１の変形例１に係る貫通電極基板１１は、図１に示す貫通電極基板１０と類似しているが、貫通電極基板１１はスペーサ２２０が配置された領域の断面構造が、チップ２３０、２３２が形成された領域における第１バンプ２１０が形成された領域の断面構造と同じ構造となっている点において、貫通電極基板１０と相違する。
図１７に示すように、貫通電極基板１１は、多層配線構造体１９９とスペーサ２２０との間に、第１バンプ２１０と同じ工程で形成された第３バンプ２２２を有している。また、第３バンプ２２２が形成された第２領域２０２には、第１導電層１６２と同じ工程で形成された第１導電層２２４と、第２導電層１６４と同じ工程で形成された第２導電層２２６とを有している。そして、チップ２３０、２３２が配置された第１領域２０１における第２配線層１６０及び第１バンプ２１０が配置された領域の構造と同じように、第３バンプ２２２は絶縁層１６９に設けられた開口部２２７を介して第２導電層２２６に接している。
〈実施形態２〉
本発明の実施形態２に係る貫通電極基板の構造及びその製造方法について、図１８乃至図３３を参照しながら詳細に説明する。なお、実施形態２に係る貫通電極基板２０において、図１に示した貫通電極基板１０と同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
本発明の実施形態２に係る貫通電極基板の構造及びその製造方法について、図１８乃至図３３を参照しながら詳細に説明する。なお、実施形態２に係る貫通電極基板２０において、図１に示した貫通電極基板１０と同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
［貫通電極基板の構成］
図１８に示す貫通電極基板２０は、図１に示す貫通電極基板１０に類似しているが、貫通電極基板２０は、第１基板１００に設けられた貫通孔１２０に形成されたコンフォーマルな貫通電極３３０によって、第１基板１００の第１面１０１に形成された第１電極３３２と第２面１０２に形成された第２電極３３４とが接続されている点、第１基板１００の第１面１０１上に絶縁層として第１フィルム状樹脂３１０が形成され、第２面１０２上に絶縁層として第２フィルム状樹脂３２０が形成されている点、及び第１基板１００の第２面１０２側に形成された第２バンプ３５０と貫通電極３３０との接続構造において、貫通電極基板１０と相違する。
図１８に示す貫通電極基板２０は、図１に示す貫通電極基板１０に類似しているが、貫通電極基板２０は、第１基板１００に設けられた貫通孔１２０に形成されたコンフォーマルな貫通電極３３０によって、第１基板１００の第１面１０１に形成された第１電極３３２と第２面１０２に形成された第２電極３３４とが接続されている点、第１基板１００の第１面１０１上に絶縁層として第１フィルム状樹脂３１０が形成され、第２面１０２上に絶縁層として第２フィルム状樹脂３２０が形成されている点、及び第１基板１００の第２面１０２側に形成された第２バンプ３５０と貫通電極３３０との接続構造において、貫通電極基板１０と相違する。
ここで、第１基板１００の第２面１０２側に形成された第２バンプ３５０と貫通電極３３０との接続構造について、詳細に説明する。第１基板１００の第２面１０２側に形成された第２フィルム状樹脂３２０には、第２電極３３４を露出する第２開口部３２７及び貫通孔１２０に対応して設けられた開口部３２４が設けられている。つまり、貫通孔１２０は開口部３２４を介して外部につながっている。また、第１基板１００の第２面１０２側には、第２開口部３２７を介して第２電極３３４に接続された第１導電層３４２及び第２導電層３４４を含む配線層３４０が形成されている。そして、配線層３４０の下面には第２バンプ３５０が形成されている。
図１８では、第２バンプ３５０は配線層３４０を介して第２電極３３４に接続された構造を例示したが、この構造に限定されない。例えば、配線層３４０が配置されておらず、第２バンプ３５０が第２フィルム状樹脂３２０の第２開口部３２７に配置され、第２電極３３４と接する構造であってもよい。また、配線層３４０又は配線層３４０を配置しない場合の第２バンプ３５０と貫通電極３３０とを接触させることができれば、第２電極３３４を設けなくてもよい。
［貫通電極基板の製造方法］
図１９乃至図３３を用いて、本発明の実施形態２に係る貫通電極基板２０の製造方法を説明する。図１９乃至図３３において、図１に示す要素と同じ要素には同一の符号を付した。なお、貫通電極基板２０の製造方法は図１に示す貫通電極基板１０の製造方法と類似しているため、詳細な説明を省略し、貫通電極基板１０の製造方法とは異なる点について詳細に説明する。ここで、貫通電極基板としてガラス基板を使用した場合の製造方法について説明する。
図１９乃至図３３を用いて、本発明の実施形態２に係る貫通電極基板２０の製造方法を説明する。図１９乃至図３３において、図１に示す要素と同じ要素には同一の符号を付した。なお、貫通電極基板２０の製造方法は図１に示す貫通電極基板１０の製造方法と類似しているため、詳細な説明を省略し、貫通電極基板１０の製造方法とは異なる点について詳細に説明する。ここで、貫通電極基板としてガラス基板を使用した場合の製造方法について説明する。
図１９は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１基板に有底孔を形成する工程を示す断面図である。図１９に示すように、第１基板１００の第１面１０１側に有底孔１０５を形成する。有底孔１０５は、図２及び図３の工程と同様に、第１基板１００の有底孔１０５を形成したい領域に変質層を形成し、当該変質層を選択的にエッチングすることで形成することができる。
ここで、有底孔１０５を形成する方法として、第１基板１００の有底孔１０５を形成したい領域にレーザ光を照射して変質層を形成し、薬液によってウェットエッチングすることで有底孔を形成する方法を説明したが、この方法に限定されない。例えば、高出力のレーザを第１基板１００に照射し、基板を融解することで有底孔又は貫通孔を形成してもよい。例えば、ガラス基板を加工するレーザとしてはＣＯ２レーザなどを使用することができる。
図２０は、本発明の一実施形態に係る貫通電極基板の製造方法において、有底孔の内部に第１電極を形成する工程を示す断面図である。図２０に示すように、第１基板１００の第１面１０１側の表面の一部及び有底孔１０５の内部に第１電極３３２及び貫通電極３３０を形成する。第１電極３３２及び貫通電極３３０はＰＶＤ法、ＣＶＤ法、又はめっき法によって形成することができる。また、第１電極３３２及び貫通電極３３０は、単層で形成してもよく、又は積層で形成してもよい。ここで、第１電極３３２及び貫通電極３３０は同一プロセスで形成された連続した層であるが、説明の便宜上第１基板１００の第１面１０１上に形成された導電層を第１電極３３２と表現し、有底孔１０５の内部に形成された導電層を貫通電極３３０と表現しているに過ぎず、「第１電極３３２」と「貫通電極３３０」とを異なる部材として明確に区別するものではない。つまり、貫通電極を第１電極と表現してもよい。
図２１は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１基板上及び第１電極上に有底孔を覆う第１フィルム状樹脂を形成する工程を示す断面図である。図２１に示すように、第１基板１００及び第１電極３３２上に有底孔１０５を覆うフィルム状の第１フィルム状樹脂３１０を貼り付ける。ここで、フィルム状樹脂とは、１μｍ以上１００μｍ以下のフィルムであり、基板に形成する前からフィルム状となっている樹脂である。フィルム状樹脂は、シート状樹脂又はラミネート状樹脂ということもできる。フィルム状樹脂は、基板に形成する前からフィルム状の形態ととっているので、有底孔１０５上に形成しても樹脂が有底孔１０５内部にほとんど落ち込むことなく有底孔１０５の端部を覆って中空構造を形成する。
図２２は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１フィルム状樹脂に第１電極を露出する第１開口部を形成する工程を示す断面図である。図２２に示すように、第１フィルム状樹脂３１０に第１電極３３２を露出する第１開口部３１７を形成する。第１開口部３１７は、フォトリソグラフィ工程及びエッチング工程によって形成されてもよく、又はレーザ等のエネルギー線を用いて樹脂を昇華させることで形成されてもよい。
図２３は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１開口部を介して第１電極に接続される第１配線層を形成する工程を示す断面図である。図２３に示すように、第１フィルム状樹脂３１０上及び第１開口部３１７の底部で露出された第１電極３３２上に、第１導電層１３２及び第２導電層１３４を含む第１配線層１３０を形成する。換言すると、第１配線層１３０は、第１開口部３１７を介して第１電極３３２に接続される。
図２４は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１配線層上に多層配線構造を形成する工程を示す断面図である。図２４に示すように、図２３に示した構造に対して、図５乃至図１０に示す工程を繰り返すことで第１配線層１３０上に絶縁層１３９を介して配線層１５０（第１導電層１５２及び第２導電層１５４の積層構造）を形成し、配線層１５０上に絶縁層１５９を介して第２配線層１６０（第１導電層１６２及び第２導電層１６４の積層構造）を形成する。また、第２配線層１６０上に、チップ２３０、２３２の外部端子に対応する位置に開口部１６７が設けられた絶縁層１６９を形成する。つまり、第１基板１００上に、第１電極３３２に接する第１配線層１３０と、複数の絶縁層及び複数の配線層を介して第１配線層１３０に電気的に接続する第２配線層１６０と、を有する多層配線構造体１９９を形成する。
図２５は、本発明の一実施形態に係る貫通電極基板の製造方法において、チップの裏面側に第２基板を貼り付ける工程を示す断面図である。図２５に示すように、開口部１６７を介して第２配線層１６０に接し、ロジック回路、メモリ回路などの電子回路を有するチップ２３０、２３２の外部端子に対応する位置に設けられた第１バンプ２１０を形成し、第２配線層１６０に接する第１バンプ２１０を介してチップ２３０、２３２を多層配線構造体１９９に実装する。また、チップ２３０、２３２の第１バンプ２１０とは反対側に、接着層２４０を介して第２基板２００を貼り付ける。
図２６は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１基板を裏面側から薄板化する工程を示す断面図である。図２６に示すように、第１基板１００の多層配線構造体１９９とは反対の第２面１０２側から、第１基板１００を薄板化する。第１基板１００の薄板化の方法としては、ウェットエッチングやＣＭＰを使用することができる。第１基板１００の薄板化によって有底孔１０５の底部に形成された貫通電極３３０の一部を露出するまで第１基板１００を薄くする。
上記のように、第１基板１００の薄板化によって有底孔１０５の底部に形成された貫通電極３３０の一部を露出する工程において、貫通電極３３０は薄板化の処理に対するストッパの機能を有していてもよい。例えば、ＨＦを使用して薄板化を行う場合、貫通電極３３０としてＨＦにエッチングされない又はＨＦに対するエッチングレートが第１基板１００よりも低い材料を使用することができ、Ｔｉ、ＴｉＮ、Ｍｏ、ＭｏＮなどを使用することができる。
図２７は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１電極を除去して貫通孔を形成する工程を示す断面図である。図２７に示すように、図２６に示す貫通電極３３０のうち第１基板１００の第２面１０２よりも下方に突出した部分を除去する。貫通電極３３０の一部を除去する工程として、ドライエッチング、ウェットエッチング、又はＣＭＰを使用することができる。この工程によって、貫通電極３３０は、第１基板１００の第２面１０２と面位置になるようにエッチングされてもよく、又は第２面１０２に対して凹形状（上方に凹みを有する形状）となってもよく、又は第２面１０２に対して凸形状（下方に突出する形状）となってもよい。この工程によって、第１基板１００の第１面１０１と第２面１０２とを貫通して貫通電極３３０（又は第１電極）を露出する貫通孔が形成される。
図２８は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１電極に接続される導電層を形成する工程を示す断面図である。図２８に示すように、第１基板１００の第２面１０２側から貫通電極３３０（又は第１電極）に接続された導電層３３９を形成する。換言すると、第１基板１００の薄板化された側に貫通電極３３０（又は第１電極）に接続された導電層３３９を形成する。導電層３３９はＰＶＤ法、ＣＶＤ法、又はめっき法によって形成することができる。また、導電層３３９は、単層で形成してもよく、又は積層で形成してもよい。
図２９は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１電極に接続された第２電極を形成する工程を示す断面図である。図２９に示すように、図２９の導電層３３９をフォトリソグラフィ工程及びエッチング工程によって加工することで、第２電極３３４を形成する。換言すると、図２８及び図２９に示す工程によって、第１基板１００の薄板化された側に貫通電極３３０（又は第１電極）に接続された第２電極３３４を形成する。ここで第２電極３３４は、複数の貫通電極３３０の各々を電気的に分離するようなパターンに加工される。
図３０は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１基板上及び第２電極上に貫通孔を覆う第２フィルム状樹脂を形成する工程を示す断面図である。図３０に示すように、第２電極３３４が形成された第１基板１００の第２面１０２側、つまり第１基板１００の薄板化された側に第２電極３３４及び貫通孔１２０を覆うフィルム状の第２フィルム状樹脂３２０を貼り付ける。ここで、第２フィルム状樹脂３２０として、第１フィルム状樹脂３１０と同様のものを用いることができる。フィルム状樹脂は、基板に形成する前からフィルム状の形態ととっているので、貫通孔１２０上に形成しても樹脂が貫通孔１２０内部にほとんど落ち込むことなく貫通孔１２０の端部を覆って中空構造を形成する。
図３１は、本発明の一実施形態に係る貫通電極基板の製造方法において、第２フィルム状樹脂に第２電極を露出する第２開口部を形成する工程を示す断面図である。図３１に示すように、第２フィルム状樹脂３２０に第２電極３３４を露出する第２開口部３２７を形成する。第２開口部３２７は、フォトリソグラフィ工程及びエッチング工程によって形成されてもよく、又はレーザ等のエネルギー線を用いて樹脂を昇華させることで形成されてもよい。
図３２は、本発明の一実施形態に係る貫通電極基板の製造方法において、第２開口部を介して第２電極に接続される配線層を形成する工程を示す断面図である。図３２に示すように、第２フィルム状樹脂３２０の下及び第２開口部３２７の底部で露出された第２電極３３４の下に、第１導電層３４２及び第２導電層３４４を含む配線層３４０を形成する。配線層３４０は、図１８に示すように、第１基板１００の第２面１０２側に形成される第２バンプ３５０に対応する位置に設けられる。配線層３４０のパターンは、第２バンプ３５０を形成する際のアライメント精度及び第２バンプ３５０の径に応じて決められる。
図３３は、本発明の一実施形態に係る貫通電極基板の製造方法において、第２フィルム状樹脂に貫通孔に達する開口部を形成する工程を示す断面図である。図３３に示すように、第２フィルム状樹脂３２０の貫通孔１２０に対応する位置に、貫通孔１２０に達する開口部３２４が設けられている。図３３では、開口部３２４の径は貫通孔１２０の径と略同一である構造を例示したが、この構造に限定されない。例えば、開口部３２４の径は貫通孔１２０の径よりの大きくてもよく、逆に小さくてもよい。開口部３２４は、フォトリソグラフィ工程及びエッチング工程によって形成されてもよく、又はレーザ等のエネルギー線を用いて樹脂を昇華させることで形成されてもよい。
開口部３２４を介して貫通孔１２０と外部とがつながっていることで、例えば、貫通電極基板を構成する各部材から脱離するガスなどが貫通孔１２０内部に到達するような場合であっても、ガスは開口部３２４を介して外部に放出される。したがって、貫通孔１２０が他の部材で密閉されている場合に起きる、ガスが充満して貫通孔１２０内部の内圧が上昇し、破裂するような問題を回避することができる。
そして、図３３に示す配線層３４０（第２導電層３４４）に、第２バンプ３５０を形成することで図１８に示す貫通電極基板２０を形成することができる。ここで、第２バンプ３５０は、第２フィルム状樹脂３２０に設けられた第２開口部３２７において、配線層３４０を介して第２電極３３４に接続され、さらに貫通電極３３０を介して第１電極３３２に接続されている。換言すると、第２バンプ３５０は、第２開口部３２７を介して第１電極３３２に電気的に接続されている。ここで、第２バンプ３５０は、配線層３４０をシード層とするめっき法によって形成してもよく、はんだめっき法などの方法で第１基板１００の第２面１０２側から形成してもよい。
以上のように、実施形態２に係る貫通電極基板の製造方法によると、チップ２３０、２３２などの外部装置の支持基板である第２基板２００を利用して多層配線構造体１９９が形成された第１基板１００を薄板化することができるため、薄板化のための支持基板の貼り付け・剥離工程を省略することができる。
また、上記の第２基板２００として放熱板などのように熱伝導率が高い材質の基板を用いることで、チップ２３０、２３２の回路駆動によって発生する熱を効率よく外部に放出することができる。また、第１基板１００に形成された有底孔１０５を覆うように第１フィルム状樹脂３１０を貼り付けることで、有底孔１０５によって形成された段差を緩和することができる。また、同様に、第１基板１００に形成された貫通孔１２０を覆うように第２フィルム状樹脂３２０を貼り付けることで、貫通孔１２０によって形成された段差を緩和することができる。
また、第２領域２０２にスペーサ２２０を形成することで、多層配線構造体が形成された第１基板と第２基板とをスペーサがない構造に比べて強固に固定することができる。したがって、第１基板の薄板化の工程において、薄板化の面内均一性を向上させることができる。また、第１基板１００、第２基板２００、及びスペーサ２２０によって密閉された空間に不活性ガスを充填する又は当該空間を真空状態若しくは減圧状態にすることで、第１バンプ２１０及びチップ２３０、２３２が酸素や水分と接触しにくくなるため、導電材料の酸化による高抵抗化の問題を抑制することができる。また、貫通電極３３０に接続された第２電極３３４を配置することで、第２フィルム状樹脂３２０の第２開口部３２７は第２電極３３４を露出するように設けられればよいため、第２電極３３４のパターンを調整することで第２開口部３２７のアライメント精度を緩くすることができる。
〈実施形態３〉
本発明の実施形態３に係る貫通電極基板の構造及びその製造方法について、図３４乃至図４０を参照しながら詳細に説明する。なお、実施形態３に係る貫通電極基板３０において、図１に示した貫通電極基板１０と同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
本発明の実施形態３に係る貫通電極基板の構造及びその製造方法について、図３４乃至図４０を参照しながら詳細に説明する。なお、実施形態３に係る貫通電極基板３０において、図１に示した貫通電極基板１０と同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
［貫通電極基板の構成］
図３４に示す貫通電極基板３０は、図１に示す貫通電極基板１０に類似しているが、貫通電極基板３０は、第１基板１００が除去されている点において、貫通電極基板１０と相違する。
図３４に示す貫通電極基板３０は、図１に示す貫通電極基板１０に類似しているが、貫通電極基板３０は、第１基板１００が除去されている点において、貫通電極基板１０と相違する。
ここで、図３４では、第１配線層１３０及び絶縁層１３９の下に、第１配線層１３０を露出する開口部４１７が設けられた絶縁層４１０が配置されており、第２バンプ１１５は開口部４１７を介して第１配線層１３０に接続されている。図３４では、第１配線層１３０及び絶縁層１３９と第２バンプ１１５との間に絶縁層４１０が配置された構造を例示したが、この構造に限定されない。例えば、絶縁層４１０が配置されていなくてもよい。
［貫通電極基板の製造方法］
図３５乃至図４１を用いて、本発明の実施形態３に係る貫通電極基板３０の製造方法を説明する。図３５乃至図４１において、図１に示す要素と同じ要素には同一の符号を付した。なお、貫通電極基板３０の製造方法は図１に示す貫通電極基板１０の製造方法と類似しているため、詳細な説明を省略し、貫通電極基板１０の製造方法とは異なる点について詳細に説明する。ここで、貫通電極基板としてガラス基板を使用した場合の製造方法について説明する。
図３５乃至図４１を用いて、本発明の実施形態３に係る貫通電極基板３０の製造方法を説明する。図３５乃至図４１において、図１に示す要素と同じ要素には同一の符号を付した。なお、貫通電極基板３０の製造方法は図１に示す貫通電極基板１０の製造方法と類似しているため、詳細な説明を省略し、貫通電極基板１０の製造方法とは異なる点について詳細に説明する。ここで、貫通電極基板としてガラス基板を使用した場合の製造方法について説明する。
図３５は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１基板上に第１配線層を形成する工程を示す断面図である。図３５に示すように、第１基板１００を準備し、第１基板１００の第１面１０１側に、第１配線層１３０を形成する。
図３６は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１配線層上に絶縁層を形成する工程を示す断面図である。図３６に示すように、第１基板１００の第１面１０１上及び第１配線層１３０上に絶縁層１３９を形成する。ここで、絶縁層１３９は第１配線層１３０のパターン端部を覆うように基板の全面に形成される。また、絶縁層１３９には第１配線層１３０の一部を露出する開口部１３７が設けられる。絶縁層１３９は、ＣＶＤ法を用いた無機絶縁層又は塗布法を用いた有機絶縁層によって形成することができる。また、絶縁層１３９は、単層で形成してもよく、又は積層で形成してもよい。
図３７は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１配線層上に多層配線構造を形成する工程を示す断面図である。図３７に示すように図３６に示した構造に対して、図５乃至図１０に示す工程を繰り返すことで、第１配線層１３０上に絶縁層１３９を介して配線層１４０（第１導電層１４２及び第２導電層１４４の積層構造）を形成し、配線層１４０上に絶縁層１４９を介して配線層１５０（第１導電層１５２及び第２導電層１５４の積層構造）を形成し、配線層１５０上に絶縁層１５９を介して第２配線層１６０（第１導電層１６２及び第２導電層１６４の積層構造）を形成する。また、第２配線層１６０上に、チップ２３０、２３２の外部端子に対応する位置に開口部１６７が設けられた絶縁層１６９を形成する。つまり、上記の工程によって、第１基板１００上に、第１配線層１３０と、複数の絶縁層及び複数の配線層を介して第１配線層１３０に電気的に接続する第２配線層１６０と、を有する多層配線構造体１９９を形成する。
図３８は、本発明の一実施形態に係る貫通電極基板の製造方法において、チップの裏面側に第２基板を貼り付ける工程を示す断面図である。図３８に示すように、開口部１６７を介して第２配線層１６０に接し、ロジック回路、メモリ回路などの電子回路を有するチップ２３０、２３２の外部端子に対応する位置に設けられた第１バンプ２１０を形成し、第２配線層１６０に接する第１バンプ２１０を介してチップ２３０、２３２を多層配線構造体１９９に実装する。また、チップ２３０、２３２の第１バンプ２１０とは反対側に、接着層２４０を介して第２基板２００を貼り付ける。
図３９は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１基板を裏面側から薄板化する工程を示す断面図である。図３９に示すように、第１基板１００の多層配線構造体１９９とは反対の第２面１０２側から、第１基板１００を薄板化し、第１配線層１３０及び絶縁層１３９を露出させる。ここで、図３９では第１基板１００を薄板化し、第１基板１００が全て除去される製造方法を例示したが、この製造方法に限定されない。ここで、第１基板１００の薄板化は、少なくとも第１配線層１３０を露出すればよく、第１基板１００を全て除去する必要はない。
図４０は、本発明の一実施形態に係る貫通電極基板の製造方法において、第１配線層を露出する開口部を有する絶縁層を形成する工程を示す断面図である。図４０に示すように、露出された第１配線層１３０及び絶縁層１３９の下に絶縁層４１０を形成する。絶縁層４１０には図３４に示すように、第１配線層１３０及び第２バンプ１１５に対応する位置に開口部４１７が形成される。
そして、図４０に示す開口部４１７に、第２バンプ１１５を形成することで図３４に示す貫通電極基板３０を形成することができる。ここで、第２バンプ１１５は、開口部４１７を介して第１配線層１３０に接続されている。ここで、第２バンプ１１５は、第１配線層１３０をシード層とするめっき法によって形成してもよく、はんだめっき法などの方法で絶縁層４１０の開口部４１７に形成してもよい。
以上のように、実施形態３に係る貫通電極基板３０の製造方法によると、チップ２３０、２３２などの外部装置の支持基板である第２基板２００を利用して多層配線構造体１９９が形成された第１基板１００を薄板化することができるため、薄板化のための支持基板の貼り付け・剥離工程を省略することができる。また、多層配線構造体１９９を形成した後に第１配線層１３０及び絶縁層１３９を露出させるため、加工されていない平坦な第１基板１００上に多層配線構造体１９９を形成することができる。したがって、段差を平坦化するなどの余計な工程を追加する必要がなく、貫通電極基板を形成することができる。
また、上記の第２基板２００として放熱板などのように熱伝導率が高い材質の基板を用いることで、チップ２３０、２３２の回路駆動によって発生する熱を効率よく外部に放出することができる。また、第２領域２０２にスペーサ２２０を形成することで、多層配線構造体が形成された第１基板と第２基板とをスペーサがない構造に比べて強固に固定することができる。したがって、第１基板の薄板化の工程において、薄板化の面内均一性を向上させることができる。また、第１基板１００、第２基板２００、及びスペーサ２２０によって密閉された空間に不活性ガスを充填する又は当該空間を真空状態若しくは減圧状態にすることで、第１バンプ２１０及びチップ２３０、２３２が酸素や水分と接触しにくくなるため、導電材料の酸化による高抵抗化の問題を抑制することができる。
〈実施形態４〉
実施形態４においては、実施形態１乃至実施形態３における貫通電極基板を用いて製造される半導体装置について説明する。
実施形態４においては、実施形態１乃至実施形態３における貫通電極基板を用いて製造される半導体装置について説明する。
図４１は、本発明の実施形態４に係る半導体装置を示す図である。半導体装置１０００は、３つの貫通電極基板１３１０、１３２０、１３３０が積層され、例えば、ＤＲＡＭ等の半導体素子が形成されたＬＳＩ基板１４００に接続されている。貫通電極基板１３１０は、接続端子１５１１、１５１２を有している。これらの貫通電極基板１３１０、１３２０、１３３０はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子１５１２は、ＬＳＩ基板１４００の接続端子１５００とバンプ１６１０により接続されている。接続端子１５１１は、貫通電極基板１３２０の接続端子１５２２とバンプ１６２０により接続されている。貫通電極基板１３２０の接続端子１５２１と、貫通電極基板１３３０の接続端子１５３２と、についても、接続端子がバンプ１６３０により接続する。バンプ１６１０、１６２０、１６３０は、例えば、インジウム、銅、金等の金属を用いる。
なお、貫通電極基板を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。
図４２は、本発明の実施形態４に係る半導体装置の別の例を示す図である。図４２に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）１４１０、１４２０、および貫通電極基板１３００が積層され、ＬＳＩ基板１４００に接続されている。
半導体チップ１４１０と半導体チップ１４２０との間に貫通電極基板１３００が配置され、バンプ１６４０、１６５０により接続されている。ＬＳＩ基板１４００上に半導体チップ１４１０が載置され、ＬＳＩ基板１４００と半導体チップ１４２０とはワイヤ１７００により接続されている。この例では、貫通電極基板１３００は、複数の半導体チップを積層して３次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ１４１０を３軸加速度センサとし、半導体チップ１４２０を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板１３００に形成してもよい。
図４３は、本発明の実施形態４に係る半導体装置の別の例を示す図である。上記２つの例（図４１、図４２）は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である（２．５次元という場合もある）。図４３に示す例では、ＬＳＩ基板１４００には、６つの貫通電極基板１３１０、１３２０、１３３０、１３４０、１３５０、１３６０が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。
図４３の例では、ＬＳＩ基板１４００上に貫通電極基板１３１０、１３５０が接続され、貫通電極基板１３１０上に貫通電極基板１３２０、１３４０が接続され、貫通電極基板１３２０上に貫通電極基板１３３０が接続され、貫通電極基板１３５０上に貫通電極基板１３６０が接続されている。なお、図４２に示す例のように、貫通電極基板１３００を複数の半導体チップを接続するためのインターポーザとして用いても、このよう２次元と３次元との併用実装が可能である。例えば、貫通電極基板１３３０、１３４０、１３６０などが半導体チップに置き換えられてもよい。
上記のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１０、１１、２０、３０：貫通電極基板
１００：第１基板
１０１：第１面
１０２：第２面
１０３：変質層
１０５：有底孔
１１０：貫通電極
１１５、３５０：第２バンプ
１２０：貫通孔
１３０：第１配線層
１３２、１４２、１５２、１６２、２２４、３４２：第１導電層
１３４、１４４、１５４、１６４、２２６、３４４：第２導電層
１３７、１４７、１５７、１６７、２２７、３２４、４１７：開口部
１３９、１４９、１５９、１６９、４１０：絶縁層
１４０、１５０、３４０：配線層
１６０：第２配線層
１９９：多層配線構造体
２００：第２基板
２０１：第１領域
２０２：第２領域
２１０：第１バンプ
２２０：スペーサ
２２２：第３バンプ
３３９：導電層
２３０、２３２：チップ
２４０：接着層
３００：光源
３０１：レーザ光
３１０：第１フィルム状樹脂
３１７：第１開口部
３２０：第２フィルム状樹脂
３２５：シード層
３２６：めっき層
３２７：第２開口部
３２９：レジストパターン
３３０：貫通電極
３３２：第１電極
３３４：第２電極
１０００：半導体装置
１３００、１３１０、１３２０、１３３０、１３４０、１３５０、１３６０：貫通電極基板
１４００：ＬＳＩ基板
１４１０、１４２０：半導体チップ
１５００、１５１１、１５１２、１５２１、１５２２、１５３２：接続端子
１６１０、１６２０、１６３０、１６４０、１６５０：バンプ
１７００：ワイヤ
１００：第１基板
１０１：第１面
１０２：第２面
１０３：変質層
１０５：有底孔
１１０：貫通電極
１１５、３５０：第２バンプ
１２０：貫通孔
１３０：第１配線層
１３２、１４２、１５２、１６２、２２４、３４２：第１導電層
１３４、１４４、１５４、１６４、２２６、３４４：第２導電層
１３７、１４７、１５７、１６７、２２７、３２４、４１７：開口部
１３９、１４９、１５９、１６９、４１０：絶縁層
１４０、１５０、３４０：配線層
１６０：第２配線層
１９９：多層配線構造体
２００：第２基板
２０１：第１領域
２０２：第２領域
２１０：第１バンプ
２２０：スペーサ
２２２：第３バンプ
３３９：導電層
２３０、２３２：チップ
２４０：接着層
３００：光源
３０１：レーザ光
３１０：第１フィルム状樹脂
３１７：第１開口部
３２０：第２フィルム状樹脂
３２５：シード層
３２６：めっき層
３２７：第２開口部
３２９：レジストパターン
３３０：貫通電極
３３２：第１電極
３３４：第２電極
１０００：半導体装置
１３００、１３１０、１３２０、１３３０、１３４０、１３５０、１３６０：貫通電極基板
１４００：ＬＳＩ基板
１４１０、１４２０：半導体チップ
１５００、１５１１、１５１２、１５２１、１５２２、１５３２：接続端子
１６１０、１６２０、１６３０、１６４０、１６５０：バンプ
１７００：ワイヤ
Claims (6)
- 第１面と前記第１面とは反対側の第２面とを有し、前記第１面から第２面に向かう貫通孔を有する第１基板と、
前記貫通孔の側壁に沿って設けられた貫通電極と、
前記第１基板の前記第１面側に設けられた多層配線構造体であって、
前記第１基板上に設けられた第１配線層と、
前記第１配線層上に設けられた絶縁層と、
前記絶縁層上に設けられ、前記絶縁層を介して前記第１配線層に接続される第２配線層と、を有する多層配線構造体と、
前記第２配線層と接続され、電子回路を有するチップと、
前記チップと前記第２配線層とを接続する第１バンプと、
前記チップの前記多層配線構造体側とは反対側に配置された第２基板と、
前記第１基板の前記第２面側に設けられ、第１開口及び第２開口が設けられた絶縁層と、
前記絶縁層の下に設けられ、前記第２開口を介して前記貫通電極に接続された第３配線層と、
前記第３配線層の下に設けられ、前記第１配線層に電気的に接続された第２バンプと、を有し、
前記貫通電極は中空構造であり、
前記中空構造の中空部分は、前記第１開口を介して前記第１基板の前記第２面側の空間と連続している、貫通電極基板。 - 前記第１基板の前記第１面側に設けられた第１フィルム状樹脂をさらに有し、
前記中空構造の中空部分の前記第１面側の端部は、前記第１フィルム状樹脂によって覆われている、請求項１に記載の貫通電極基板。 - 前記絶縁層は、第２フィルム状樹脂であり、
前記第２フィルム状樹脂には、前記第１開口が設けられている、請求項２に記載の貫通電極基板。 - 前記チップが配置された領域の外周を囲むように連続的に設けられ、前記多層配線構造体と前記第２基板との間に設けられたスペーサをさらに有し、
前記チップ及び前記スペーサは、接着層を介して前記第２基板に接着されており、
前記接着層は、前記チップが設けられた領域から前記スペーサが設けられた領域まで連続している、請求項１乃至３のいずれか一に記載の貫通電極基板。 - 前記スペーサは、前記多層配線構造体に接している、請求項４に記載の貫通電極基板。
- 前記スペーサは、平面視において、前記第１配線層及び前記第２配線層の外周側に設けられ、前記多層配線構造体に含まれる導電層とは重ならない、請求項４又は５に記載の貫通電極基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022003171A JP7435635B2 (ja) | 2020-02-03 | 2022-01-12 | 貫通電極基板 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020016379A JP7010314B2 (ja) | 2020-02-03 | 2020-02-03 | 貫通電極基板 |
| JP2022003171A JP7435635B2 (ja) | 2020-02-03 | 2022-01-12 | 貫通電極基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020016379A Division JP7010314B2 (ja) | 2020-02-03 | 2020-02-03 | 貫通電極基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022050595A JP2022050595A (ja) | 2022-03-30 |
| JP7435635B2 true JP7435635B2 (ja) | 2024-02-21 |
Family
ID=71106886
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020016379A Active JP7010314B2 (ja) | 2020-02-03 | 2020-02-03 | 貫通電極基板 |
| JP2022003171A Active JP7435635B2 (ja) | 2020-02-03 | 2022-01-12 | 貫通電極基板 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020016379A Active JP7010314B2 (ja) | 2020-02-03 | 2020-02-03 | 貫通電極基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7010314B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359446A (ja) | 2001-05-31 | 2002-12-13 | Hitachi Ltd | 配線基板およびその製造方法 |
| JP2003101243A (ja) | 2001-09-25 | 2003-04-04 | Shinko Electric Ind Co Ltd | 多層配線基板および半導体装置 |
| JP2008288577A (ja) | 2007-04-18 | 2008-11-27 | Fujikura Ltd | 基板の処理方法、貫通配線基板及びその製造方法、並びに電子部品 |
| JP2011146489A (ja) | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | 半導体装置 |
| JP2014236188A (ja) | 2013-06-05 | 2014-12-15 | イビデン株式会社 | 配線板及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60106187A (ja) * | 1983-11-15 | 1985-06-11 | 松下電器産業株式会社 | 両面スルホ−ルフレキシブル印刷配線板 |
| JP3797761B2 (ja) * | 1997-09-11 | 2006-07-19 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置 |
| JPH11204940A (ja) * | 1998-01-16 | 1999-07-30 | Sumitomo Metal Smi Electron Devices Inc | 積層基板、ｂｇａ基板及び積層基板の製造方法 |
| US7105931B2 (en) | 2003-01-07 | 2006-09-12 | Abbas Ismail Attarwala | Electronic package and method |
| JP2007281292A (ja) | 2006-04-10 | 2007-10-25 | Olympus Corp | 半導体デバイスの実装構造 |
| JP4967537B2 (ja) | 2006-08-29 | 2012-07-04 | 大日本印刷株式会社 | センサーユニットおよびその製造方法 |
| JP5343969B2 (ja) | 2008-07-25 | 2013-11-13 | 日本電気株式会社 | 封止パッケージ、プリント回路基板、電子機器及び封止パッケージの製造方法 |
| JP6051577B2 (ja) | 2012-04-20 | 2016-12-27 | セイコーエプソン株式会社 | 電子デバイスおよび電子機器 |
| US8901732B2 (en) | 2013-03-12 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device package and method |
| JP6173781B2 (ja) | 2013-06-10 | 2017-08-02 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
-
2020
- 2020-02-03 JP JP2020016379A patent/JP7010314B2/ja active Active
-
2022
- 2022-01-12 JP JP2022003171A patent/JP7435635B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359446A (ja) | 2001-05-31 | 2002-12-13 | Hitachi Ltd | 配線基板およびその製造方法 |
| JP2003101243A (ja) | 2001-09-25 | 2003-04-04 | Shinko Electric Ind Co Ltd | 多層配線基板および半導体装置 |
| JP2008288577A (ja) | 2007-04-18 | 2008-11-27 | Fujikura Ltd | 基板の処理方法、貫通配線基板及びその製造方法、並びに電子部品 |
| JP2011146489A (ja) | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | 半導体装置 |
| JP2014236188A (ja) | 2013-06-05 | 2014-12-15 | イビデン株式会社 | 配線板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022050595A (ja) | 2022-03-30 |
| JP2020098923A (ja) | 2020-06-25 |
| JP7010314B2 (ja) | 2022-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6596906B2 (ja) | 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置 | |
| JP5099377B2 (ja) | 配線基板製造方法 | |
| TWI251314B (en) | Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment | |
| JP5568357B2 (ja) | 半導体装置及びその製造方法 | |
| JP4492196B2 (ja) | 半導体装置の製造方法、回路基板、並びに電子機器 | |
| JP5103854B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板および電子機器 | |
| JP2010157690A (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
| KR20120000690A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2016063114A (ja) | 貫通電極基板及びその製造方法 | |
| JP4967340B2 (ja) | 半導体装置、半導体装置の製造方法、及び電子機器 | |
| JP2013004576A (ja) | 半導体装置 | |
| JP4900508B2 (ja) | 貫通電極基板及びその製造方法 | |
| JP7435635B2 (ja) | 貫通電極基板 | |
| JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
| JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
| JP5655825B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板および電子機器 | |
| JP6658846B2 (ja) | 貫通電極基板 | |
| JP6435893B2 (ja) | 貫通電極基板の製造方法 | |
| JP6690142B2 (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ | |
| JP2016225360A (ja) | 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置 | |
| JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
| JP2019016733A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
| JP2017073413A (ja) | インターポーザ、インターポーザの製造方法、インターポーザを用いた半導体装置 | |
| JP4127095B2 (ja) | 半導体装置の製造方法 | |
| JP2019186352A (ja) | 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230801 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7435635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |