JP2002359446A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JP2002359446A JP2002359446A JP2001163641A JP2001163641A JP2002359446A JP 2002359446 A JP2002359446 A JP 2002359446A JP 2001163641 A JP2001163641 A JP 2001163641A JP 2001163641 A JP2001163641 A JP 2001163641A JP 2002359446 A JP2002359446 A JP 2002359446A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- hole
- wiring board
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 56
- 239000011521 glass Substances 0.000 claims abstract description 109
- 238000005488 sandblasting Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims description 425
- 239000004065 semiconductor Substances 0.000 claims description 133
- 238000000034 method Methods 0.000 claims description 129
- 238000007639 printing Methods 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 28
- 238000004544 sputter deposition Methods 0.000 claims description 23
- 230000008646 thermal stress Effects 0.000 claims description 22
- 239000002245 particle Substances 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 11
- 238000005507 spraying Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 243
- 239000011229 interlayer Substances 0.000 abstract description 38
- 238000007747 plating Methods 0.000 abstract description 31
- 239000010409 thin film Substances 0.000 abstract description 27
- 230000015572 biosynthetic process Effects 0.000 abstract description 26
- 238000009413 insulation Methods 0.000 abstract description 6
- 230000035882 stress Effects 0.000 description 98
- 239000010408 film Substances 0.000 description 84
- 229910000679 solder Inorganic materials 0.000 description 51
- 239000000463 material Substances 0.000 description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- 238000012545 processing Methods 0.000 description 37
- 229920005989 resin Polymers 0.000 description 37
- 239000011347 resin Substances 0.000 description 37
- 239000010703 silicon Substances 0.000 description 37
- 229910052710 silicon Inorganic materials 0.000 description 37
- 239000010949 copper Substances 0.000 description 32
- 229910052802 copper Inorganic materials 0.000 description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 25
- 230000008569 process Effects 0.000 description 25
- 229920001721 polyimide Polymers 0.000 description 23
- 239000004642 Polyimide Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 22
- 239000000919 ceramic Substances 0.000 description 21
- 239000011651 chromium Substances 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 13
- 238000011282 treatment Methods 0.000 description 13
- 239000003513 alkali Substances 0.000 description 12
- 229910052804 chromium Inorganic materials 0.000 description 11
- -1 for example Substances 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 11
- 239000000843 powder Substances 0.000 description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 238000001723 curing Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000010419 fine particle Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004576 sand Substances 0.000 description 8
- 239000000654 additive Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 7
- 230000002040 relaxant effect Effects 0.000 description 7
- 238000007650 screen-printing Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 229910020994 Sn-Zn Inorganic materials 0.000 description 4
- 229910009069 Sn—Zn Inorganic materials 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000009477 glass transition Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000011133 lead Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000000704 physical effect Effects 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000007822 coupling agent Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000000930 thermomechanical effect Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910020836 Sn-Ag Inorganic materials 0.000 description 2
- 229910020988 Sn—Ag Inorganic materials 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000006089 photosensitive glass Substances 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 230000009974 thixotropic effect Effects 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011859 microparticle Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003055 poly(ester-imide) Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- HUAUNKAZQWMVFY-UHFFFAOYSA-M sodium;oxocalcium;hydroxide Chemical compound [OH-].[Na+].[Ca]=O HUAUNKAZQWMVFY-UHFFFAOYSA-M 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000006058 strengthened glass Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0949—Pad close to a hole, not surrounding the hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】貫通孔を有する絶縁基板と、その絶縁基板の表
面に形成された薄膜配線層とを有する多層配線基板にお
いて、信頼性が高く、高密度配線可能な多層配線基板を
低コストに提供する。 【解決手段】ガラス基板１にサンドブラストにより貫通
孔１００を形成し、該ガラス基板の上に配線パターン１
２０および層間絶縁層１１０を形成し、該貫通孔１００
の内面にめっき配線１０１または導電性物質を充填し
て、多層配線基板を形成する。
面に形成された薄膜配線層とを有する多層配線基板にお
いて、信頼性が高く、高密度配線可能な多層配線基板を
低コストに提供する。 【解決手段】ガラス基板１にサンドブラストにより貫通
孔１００を形成し、該ガラス基板の上に配線パターン１
２０および層間絶縁層１１０を形成し、該貫通孔１００
の内面にめっき配線１０１または導電性物質を充填し
て、多層配線基板を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板およびそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】従来、貫通孔を有する多層配線基板とし
ては、セラミック配線基板が広く利用されていた。すな
わち、セラミック原料粉末をバインダーである有機樹脂
で結合したセラミック生シート（以下、グリーンシート
と称することもある）に貫通孔を加工した後、導体ペー
ストを用いてスクリーン印刷法で配線パターンを形成す
るとともに、各シートの配線パターンを接続する貫通孔
にも導体ペーストを充填する。そして、配線パターンを
形成したグリーンシートを所定枚数積み重ねて積層圧着
した後、焼成してセラミック配線基板を作成していた。
ては、セラミック配線基板が広く利用されていた。すな
わち、セラミック原料粉末をバインダーである有機樹脂
で結合したセラミック生シート（以下、グリーンシート
と称することもある）に貫通孔を加工した後、導体ペー
ストを用いてスクリーン印刷法で配線パターンを形成す
るとともに、各シートの配線パターンを接続する貫通孔
にも導体ペーストを充填する。そして、配線パターンを
形成したグリーンシートを所定枚数積み重ねて積層圧着
した後、焼成してセラミック配線基板を作成していた。
【０００３】
【発明が解決しようとする課題】しかし、上記セラミッ
ク配線基板は、その製造時において焼成および冷却とい
う工程を経る。この際にグリーンシートおよび導体ペー
ストからバインダーが脱離しながら積層圧着されるが、
それらの変形率が異なるため、微細な配線パターンでは
配線の変形が生じやすいという問題があった。また、圧
着終了後に焼結温度から冷却するが、その過程でもセラ
ミック基材と配線材がそれぞれ熱変形を起こすため、基
板全体の熱変形を計算することは困難であった。
ク配線基板は、その製造時において焼成および冷却とい
う工程を経る。この際にグリーンシートおよび導体ペー
ストからバインダーが脱離しながら積層圧着されるが、
それらの変形率が異なるため、微細な配線パターンでは
配線の変形が生じやすいという問題があった。また、圧
着終了後に焼結温度から冷却するが、その過程でもセラ
ミック基材と配線材がそれぞれ熱変形を起こすため、基
板全体の熱変形を計算することは困難であった。
【０００４】また、熱変形を予想すべく所定の計算を行
う場合には、配線パターンを変更する毎に計算が必要と
なる。配線パターンが微細化に伴って計算の精度が要求
されるため、熱変形を計算するための物性値の測定も高
精度が要求されると共に、その計算を実行するのに膨大
な時間を要し、１００マイクロメータを下回るような配
線パターンを形成することは必ずしも実用的であるとは
言えなかった。
う場合には、配線パターンを変更する毎に計算が必要と
なる。配線パターンが微細化に伴って計算の精度が要求
されるため、熱変形を計算するための物性値の測定も高
精度が要求されると共に、その計算を実行するのに膨大
な時間を要し、１００マイクロメータを下回るような配
線パターンを形成することは必ずしも実用的であるとは
言えなかった。
【０００５】また、セラミック基板は焼成時においてバ
インダーが揮発するため、セラミック基板の表面は凸凹
となり、そのままでは微細な配線パターンを形成するこ
とは困難であった。
インダーが揮発するため、セラミック基板の表面は凸凹
となり、そのままでは微細な配線パターンを形成するこ
とは困難であった。
【０００６】一方、コア基板を有する多層配線基板とし
て、ガラス基板またはシリコン基板も考えられていた
が、ガラス基板またはシリコン基板は基板が脆弱で、貫
通孔を有する多層配線基板としてはあまり用いられてい
なかった。
て、ガラス基板またはシリコン基板も考えられていた
が、ガラス基板またはシリコン基板は基板が脆弱で、貫
通孔を有する多層配線基板としてはあまり用いられてい
なかった。
【０００７】特願平８―５２７４８９（国際公開番号Ｗ
Ｏ／９７／０３４６０）には、半導体チップを実装する
ガラス基板が開示されている。しかし、ガラス基板は一
方の面に半導体チップを搭載するものであり、ガラス基
板の両面に絶縁層と導体層からなる配線層を形成するも
のではない。
Ｏ／９７／０３４６０）には、半導体チップを実装する
ガラス基板が開示されている。しかし、ガラス基板は一
方の面に半導体チップを搭載するものであり、ガラス基
板の両面に絶縁層と導体層からなる配線層を形成するも
のではない。
【０００８】特開平１０―２４２２０６には、露光・現
像プロセスを用いて、感光性ガラスに貫通孔を形成した
基板が開示されている。この基板は、ベアチップを搭載時
に、バーンイン時の検査基板としての機能と、プリント
回路基板等の基板に接続するためのインタポーザ（ベア
チップと外部端子との間をつなぐ材料）としての機能と
を兼ね備えることを目的とするものであるが、コア基板
の上に絶縁層と導体層からなる配線層が多層に形成され
たものではない。また、貫通孔をサンドブラストによっ
て形成することは開示されていない。
像プロセスを用いて、感光性ガラスに貫通孔を形成した
基板が開示されている。この基板は、ベアチップを搭載時
に、バーンイン時の検査基板としての機能と、プリント
回路基板等の基板に接続するためのインタポーザ（ベア
チップと外部端子との間をつなぐ材料）としての機能と
を兼ね備えることを目的とするものであるが、コア基板
の上に絶縁層と導体層からなる配線層が多層に形成され
たものではない。また、貫通孔をサンドブラストによっ
て形成することは開示されていない。
【０００９】特開平１１―２４３２６７には、貫通孔を
有する絶縁基板の上に配線が形成された配線基板が開示
されている。この絶縁基板は、ガラスセラミックス焼結
体等のセラミック焼結体によって形成されており、例え
ばセラミックグリーンシート（セラミック生シート）を
形成した後、前記セラミックグリーンシートに適当な打
ち抜き加工を施し、所定形状となすとともに高温で焼成
することによって製作されることが開示されている。ま
た、絶縁基板の表面、および貫通孔の内壁面に断線しに
くい配線を形成するために、例えば貫通孔の径は基板の
中心から両開口端に向って、順次広くなっている。該貫
通孔の形成方法としては、三角形状のドリルやレーザ加
工法等が開示されている。しかし、絶縁基板はガラスセ
ラミックであり、ガラス基板ではなく、また絶縁基板の
上に絶縁層と導体層からなる配線層が多層に形成された
ものではない。
有する絶縁基板の上に配線が形成された配線基板が開示
されている。この絶縁基板は、ガラスセラミックス焼結
体等のセラミック焼結体によって形成されており、例え
ばセラミックグリーンシート（セラミック生シート）を
形成した後、前記セラミックグリーンシートに適当な打
ち抜き加工を施し、所定形状となすとともに高温で焼成
することによって製作されることが開示されている。ま
た、絶縁基板の表面、および貫通孔の内壁面に断線しに
くい配線を形成するために、例えば貫通孔の径は基板の
中心から両開口端に向って、順次広くなっている。該貫
通孔の形成方法としては、三角形状のドリルやレーザ加
工法等が開示されている。しかし、絶縁基板はガラスセ
ラミックであり、ガラス基板ではなく、また絶縁基板の
上に絶縁層と導体層からなる配線層が多層に形成された
ものではない。
【００１０】本発明の目的は、高密度配線可能な配線基
板を低コストに提供することである。
板を低コストに提供することである。
【００１１】また、本発明の他の目的は、貫通孔を有す
る基板と、その基板の表面に形成された薄膜配線層とを
有する多層配線基板において、信頼性が高く、高密度配
線可能な配線基板を低コストに提供することである。
る基板と、その基板の表面に形成された薄膜配線層とを
有する多層配線基板において、信頼性が高く、高密度配
線可能な配線基板を低コストに提供することである。
【００１２】
【課題を解決するための手段】我々は、これまでの研究
開発により、高密度配線可能な配線基板を低コストに提
供するためには、表面平滑で熱膨張係数の小さなガラス
基板を用いた配線基板の構成およびその製造プロセスを
工夫することが重要であることを明らかにした。
開発により、高密度配線可能な配線基板を低コストに提
供するためには、表面平滑で熱膨張係数の小さなガラス
基板を用いた配線基板の構成およびその製造プロセスを
工夫することが重要であることを明らかにした。
【００１３】また、その配線基板を用いた電子装置、例
えばマルチチップモジュールの接続信頼性を向上させる
には、多層配線基板に応力を緩和する機構を持たせるこ
とが重要であることを明らかにした。上記目的を達成す
るために、本願において開示される発明のうち、代表的
なものの概要を簡単に説明すれば、次の通りである。ガ
ラス基板と、該ガラス基板の上に形成された配線および
絶縁層を含む多層配線層とを有する配線基板であって、
該ガラス基板は該ガラス基板の両面で電気的接続を取る
ための孔を有し、該孔はサンドブラストにより形成され
たものである。
えばマルチチップモジュールの接続信頼性を向上させる
には、多層配線基板に応力を緩和する機構を持たせるこ
とが重要であることを明らかにした。上記目的を達成す
るために、本願において開示される発明のうち、代表的
なものの概要を簡単に説明すれば、次の通りである。ガ
ラス基板と、該ガラス基板の上に形成された配線および
絶縁層を含む多層配線層とを有する配線基板であって、
該ガラス基板は該ガラス基板の両面で電気的接続を取る
ための孔を有し、該孔はサンドブラストにより形成され
たものである。
【００１４】また、貫通孔を備えた第一の基板と、該第
一の基板の一方の面に形成された第一の配線および第一
の絶縁層を有する第一の配線層と、該第一の基板の他方
の面に形成された第二の配線および第二の絶縁層を有す
る第二の配線層とを有する配線基板であって、該第一の
絶縁層と該第二の絶縁層の熱膨張係数が異なるものであ
る。
一の基板の一方の面に形成された第一の配線および第一
の絶縁層を有する第一の配線層と、該第一の基板の他方
の面に形成された第二の配線および第二の絶縁層を有す
る第二の配線層とを有する配線基板であって、該第一の
絶縁層と該第二の絶縁層の熱膨張係数が異なるものであ
る。
【００１５】また、貫通孔を備え、かつ熱膨張係数が約
３ppm/℃から約５ppm/℃である第一の基板と、該孔の開
口端の径が小さい方の該第一の基板の面に形成された第
一の配線および第一の絶縁層を有する第一の配線層と、
該孔の開口端の径が大きい方の該第一の基板の面に形成
された第二の配線および第二の絶縁層を有する第二の配
線層と、該第二の配線層の表面であって、かつ該第一の
基板の反対側に形成された第三の絶縁層を有する配線基
板であって、該第三の絶縁層は該配線基板と該配線基板
が実装される実装基板の間に生じる熱応力を緩和するも
のである。
３ppm/℃から約５ppm/℃である第一の基板と、該孔の開
口端の径が小さい方の該第一の基板の面に形成された第
一の配線および第一の絶縁層を有する第一の配線層と、
該孔の開口端の径が大きい方の該第一の基板の面に形成
された第二の配線および第二の絶縁層を有する第二の配
線層と、該第二の配線層の表面であって、かつ該第一の
基板の反対側に形成された第三の絶縁層を有する配線基
板であって、該第三の絶縁層は該配線基板と該配線基板
が実装される実装基板の間に生じる熱応力を緩和するも
のである。
【００１６】また、配線基板の製造方法であって、ガラ
ス基板の上に導体層および絶縁層を有する配線層を多層
に形成する工程と、該ガラス基板の一方の面に形成され
た配線層に第一の孔を形成する工程と、該第一の孔が形
成された位置から該ガラス基板にサンドブラストを行っ
て、該ガラス基板に第二の孔を形成する工程と、該第二
の孔の内壁面および該配線層の最表面に配線を形成する
工程を有するものである。
ス基板の上に導体層および絶縁層を有する配線層を多層
に形成する工程と、該ガラス基板の一方の面に形成され
た配線層に第一の孔を形成する工程と、該第一の孔が形
成された位置から該ガラス基板にサンドブラストを行っ
て、該ガラス基板に第二の孔を形成する工程と、該第二
の孔の内壁面および該配線層の最表面に配線を形成する
工程を有するものである。
【００１７】また、配線基板の製造方法であって、サン
ドブラストによりガラス基板に孔を形成する工程と、該
ガラス基板の少なくとも一方の面、および該孔の内壁面
に配線を形成する工程と、該ガラス基板および該ガラス
基板の上に形成された配線の上に、絶縁層および導体層
を含む多層配線層を形成する工程を有するものである。
ドブラストによりガラス基板に孔を形成する工程と、該
ガラス基板の少なくとも一方の面、および該孔の内壁面
に配線を形成する工程と、該ガラス基板および該ガラス
基板の上に形成された配線の上に、絶縁層および導体層
を含む多層配線層を形成する工程を有するものである。
【００１８】
【発明の実施の形態】以下、本発明の配線基板およびそ
れをコア基板に用いた多層配線基板について、図を参照
しながら実施の形態とともに詳細に説明する。なお、実
施の形態を説明するための全図において、同一の機能を
有するものは同一符号を付け、その繰り返しの説明は省
略する。
れをコア基板に用いた多層配線基板について、図を参照
しながら実施の形態とともに詳細に説明する。なお、実
施の形態を説明するための全図において、同一の機能を
有するものは同一符号を付け、その繰り返しの説明は省
略する。
【００１９】図1は、貫通孔１００を有する基板１（コ
ア基板１）に配線１２０を形成した配線基板の一部分の
断面図である。図２は貫通孔１００を有する基板１と多
層配線層３と応力緩和するための絶縁層５（応力緩和層
５）等を有する多層配線基板６の一部分を示す断面図で
ある。図３は、多層配線基板を用いた電子装置として、
多層配線基板６に半導体装置９（以下、半導体素子、半
導体チップということもある）等を実装したマルチチッ
プモジュールの一部分を示す断面図である。なお、図３
は図１２のａ―ａ’の断面図を示す。図４は、そのマル
チチップモジュールを実装基板（ユーザ基板）１０に実
装した様子を示す断面図である。図５は、マルチチップ
モジュールの一例の斜視図である。
ア基板１）に配線１２０を形成した配線基板の一部分の
断面図である。図２は貫通孔１００を有する基板１と多
層配線層３と応力緩和するための絶縁層５（応力緩和層
５）等を有する多層配線基板６の一部分を示す断面図で
ある。図３は、多層配線基板を用いた電子装置として、
多層配線基板６に半導体装置９（以下、半導体素子、半
導体チップということもある）等を実装したマルチチッ
プモジュールの一部分を示す断面図である。なお、図３
は図１２のａ―ａ’の断面図を示す。図４は、そのマル
チチップモジュールを実装基板（ユーザ基板）１０に実
装した様子を示す断面図である。図５は、マルチチップ
モジュールの一例の斜視図である。
【００２０】ここで、多層配線層３は複数の薄膜配線層
２からなり、その薄膜配線層２は配線１２０および層間
絶縁層１１０を有する。なお、配線１２０はビア内の配
線および配線パッドを含む。また、応力緩和層５は必ず
しも必要なく、必要に応じて形成すればよい。また、図
示していないが、多層配線層３および応力緩和層５の最
表面の各配線の間に絶縁層を形成してもよい。また、多
層配線基板６そのものは、外部接続端子、例えばはんだ
バンプ７を有する基板であってもいいし、有しない状態
の基板であってもよい。本実施例においては、基板１
（コア基板１、絶縁基板１ということもある）はガラス
基板またはシリコン基板を用いる。シリコンの素材その
ものは導電性（半導体〜導体）であるため、シリコン基
板を絶縁基板１として用いる場合には、その表面に絶縁
性の膜を形成する必要がある。
２からなり、その薄膜配線層２は配線１２０および層間
絶縁層１１０を有する。なお、配線１２０はビア内の配
線および配線パッドを含む。また、応力緩和層５は必ず
しも必要なく、必要に応じて形成すればよい。また、図
示していないが、多層配線層３および応力緩和層５の最
表面の各配線の間に絶縁層を形成してもよい。また、多
層配線基板６そのものは、外部接続端子、例えばはんだ
バンプ７を有する基板であってもいいし、有しない状態
の基板であってもよい。本実施例においては、基板１
（コア基板１、絶縁基板１ということもある）はガラス
基板またはシリコン基板を用いる。シリコンの素材その
ものは導電性（半導体〜導体）であるため、シリコン基
板を絶縁基板１として用いる場合には、その表面に絶縁
性の膜を形成する必要がある。
【００２１】ガラス基板またはシリコン基板は従来のセ
ラミック基板に比べ平滑性が優れているため、ガラス基
板またはシリコン基板上では従来のセラミック基板上よ
り微細に配線パターンを形成することができる。
ラミック基板に比べ平滑性が優れているため、ガラス基
板またはシリコン基板上では従来のセラミック基板上よ
り微細に配線パターンを形成することができる。
【００２２】また、ガラス基板またはシリコン基板の熱
膨張係数は約３ppm/℃から約５ppm/℃であり、従来のセ
ラミック基板と比べて基板の熱膨張が小さいため、熱膨
張による配線の短絡を防止でき、微細な配線を形成する
ことができる。さらに、ガラス基板またはシリコン基板
の熱膨張係数は、セラミック基板と比べて、基板に実装
される半導体素子（半導体チップ）のシリコンに近いた
め、ガラス基板またはシリコン基板と半導体装置の間で
は、基板と半導体素子の熱膨張係数の差から生じる応力
が小さく、多層配線基板と半導体装置の接続信頼性が向
上する。
膨張係数は約３ppm/℃から約５ppm/℃であり、従来のセ
ラミック基板と比べて基板の熱膨張が小さいため、熱膨
張による配線の短絡を防止でき、微細な配線を形成する
ことができる。さらに、ガラス基板またはシリコン基板
の熱膨張係数は、セラミック基板と比べて、基板に実装
される半導体素子（半導体チップ）のシリコンに近いた
め、ガラス基板またはシリコン基板と半導体装置の間で
は、基板と半導体素子の熱膨張係数の差から生じる応力
が小さく、多層配線基板と半導体装置の接続信頼性が向
上する。
【００２３】絶縁基板１としてシリコンを用いた場合に
は、熱膨張係数が約３ppm/℃で、半導体素子９と熱膨張
係数がほぼ等しいため、多層配線基板との間で熱応力が
実質的に生じない。
は、熱膨張係数が約３ppm/℃で、半導体素子９と熱膨張
係数がほぼ等しいため、多層配線基板との間で熱応力が
実質的に生じない。
【００２４】また、シリコン基板は熱伝導性に優れてい
るため、製造プロセスにおける熱工程での処理が均一に
なり、高歩留まりを得やすい。さらに、配線板として使
用する場合には、放熱特性の観点で有利である。
るため、製造プロセスにおける熱工程での処理が均一に
なり、高歩留まりを得やすい。さらに、配線板として使
用する場合には、放熱特性の観点で有利である。
【００２５】なお、シリコンの素材そのものは導電性
（半導体〜導体）であるため、シリコン基板を絶縁基板
として用いる場合には、その表面に絶縁性の膜を形成す
る必要がある。絶縁性の膜として、水蒸気中で加熱する
ことによって表面に形成できる熱酸化膜や、有機樹脂膜
などがある。
（半導体〜導体）であるため、シリコン基板を絶縁基板
として用いる場合には、その表面に絶縁性の膜を形成す
る必要がある。絶縁性の膜として、水蒸気中で加熱する
ことによって表面に形成できる熱酸化膜や、有機樹脂膜
などがある。
【００２６】絶縁基板１としてガラスを用いた場合に
は、シリコン基板に比べ、熱膨張係数は約５.０と若干
大きくなるが、半導体装置と多層配線基板との間で生じ
る熱応力は十分に小さい。また、シリコン基板に比べ、
材料の入手が容易で安価である。さらに、ガラスは絶縁
性を有するため、ガラス基板を絶縁基板として用いる場
合には、ガラス基板表面やその貫通孔内表面に導線性物
質を充填、または配線をめっき等により形成する場合
に、改めて絶縁膜を形成する必要が無く、製造工程が簡
略化できる。
は、シリコン基板に比べ、熱膨張係数は約５.０と若干
大きくなるが、半導体装置と多層配線基板との間で生じ
る熱応力は十分に小さい。また、シリコン基板に比べ、
材料の入手が容易で安価である。さらに、ガラスは絶縁
性を有するため、ガラス基板を絶縁基板として用いる場
合には、ガラス基板表面やその貫通孔内表面に導線性物
質を充填、または配線をめっき等により形成する場合
に、改めて絶縁膜を形成する必要が無く、製造工程が簡
略化できる。
【００２７】なお、本実施例に好適なガラスの組成とし
ては、ソーダガラス、低アルカリガラス、無アルカリガ
ラス、イオン強化ガラスなどがあるが、弾性率や線膨脹
係数などを考慮して適宜選択する。
ては、ソーダガラス、低アルカリガラス、無アルカリガ
ラス、イオン強化ガラスなどがあるが、弾性率や線膨脹
係数などを考慮して適宜選択する。
【００２８】半導体装置９と多層配線基板６の間の接続
信頼性を向上させる観点では、無アルカリガラスや低ア
ルカリガラスが好ましい。アルカリイオン含有量が少な
いガラスほど、一般には線膨脹係数が小さくなるためで
ある。すなわち、半導体装置のシリコンの線膨張係数は
約３ppm/℃と小さいため、アルカリイオン含有量が少な
いガラスほど絶縁基板と半導体装置の線膨張係数が近く
なり、半導体装置９と多層配線基板６の間の熱応力が小
さくなるからである。ただし、半導体装置９と多層配線
基板６との間の接続信頼性は、ガラス材質の特性だけで
はなく、両者の間の接続構造やアンダーフィル材の選択
にも依存しているので、それらをも考慮してガラス材質
を選択する。
信頼性を向上させる観点では、無アルカリガラスや低ア
ルカリガラスが好ましい。アルカリイオン含有量が少な
いガラスほど、一般には線膨脹係数が小さくなるためで
ある。すなわち、半導体装置のシリコンの線膨張係数は
約３ppm/℃と小さいため、アルカリイオン含有量が少な
いガラスほど絶縁基板と半導体装置の線膨張係数が近く
なり、半導体装置９と多層配線基板６の間の熱応力が小
さくなるからである。ただし、半導体装置９と多層配線
基板６との間の接続信頼性は、ガラス材質の特性だけで
はなく、両者の間の接続構造やアンダーフィル材の選択
にも依存しているので、それらをも考慮してガラス材質
を選択する。
【００２９】一方、半導体モジュール１０００全体と実
装基板１０との接続信頼性の観点では、アルカリ含有量
の大きなソーダガラスが好ましい。実装基板１０の線膨
張係数は１０から２０ppm/℃程度と大きいため、アルカ
リ含有量の大きなガラスほど、多層配線基板６と実装基
板１０との間の線膨脹係数差が小さく、熱応力が小さく
なるからである。ただし、本実施例においては多層配線
基板６と実装基板１０との間の接続信頼性は、ガラス材
質の特性だけではなく、多層配線基板６の表面に設けた
応力緩和層の材質、構造（厚み、面積など）にも依存し
ているので、これらをも考慮してガラス材質を選択す
る。
装基板１０との接続信頼性の観点では、アルカリ含有量
の大きなソーダガラスが好ましい。実装基板１０の線膨
張係数は１０から２０ppm/℃程度と大きいため、アルカ
リ含有量の大きなガラスほど、多層配線基板６と実装基
板１０との間の線膨脹係数差が小さく、熱応力が小さく
なるからである。ただし、本実施例においては多層配線
基板６と実装基板１０との間の接続信頼性は、ガラス材
質の特性だけではなく、多層配線基板６の表面に設けた
応力緩和層の材質、構造（厚み、面積など）にも依存し
ているので、これらをも考慮してガラス材質を選択す
る。
【００３０】半導体装置９と多層配線基板６との間の熱
膨張係数差と、多層配線基板６とそれを実装する実装基
板との間の熱膨張係数差とを両立させ、かつ価格なども
考慮すると、ソーダライムと無アルカリガラスの中間的
なアルカリイオン含有量である低アルカリガラスが好ま
しい。
膨張係数差と、多層配線基板６とそれを実装する実装基
板との間の熱膨張係数差とを両立させ、かつ価格なども
考慮すると、ソーダライムと無アルカリガラスの中間的
なアルカリイオン含有量である低アルカリガラスが好ま
しい。
【００３１】絶縁基板１の厚さは１００から１０００um
が望ましく、より好ましくは約３００から５００umであ
る。絶縁基板１の厚さが１０００um以上であると、貫通
孔加工のコストが増大して実用的ではないからである。
一方、１００um以下であると、基板の製造工程における
搬送などハンドリング性に劣る上、貫通孔１００を形成
した場合に絶縁基板１の強度が低下し、破損するおそれ
があるからである。
が望ましく、より好ましくは約３００から５００umであ
る。絶縁基板１の厚さが１０００um以上であると、貫通
孔加工のコストが増大して実用的ではないからである。
一方、１００um以下であると、基板の製造工程における
搬送などハンドリング性に劣る上、貫通孔１００を形成
した場合に絶縁基板１の強度が低下し、破損するおそれ
があるからである。
【００３２】この絶縁基板１は、サンドブラストにより
形成された貫通孔１００を有している。この貫通孔１０
０により、基板の両面に形成される配線を相互に接続
し、かつその接続を維持できる。サンドブラストでは、
図３１に示すように、ガラス基板上に耐サンドブラスト
性を有する膜を形成し（ａ）、該膜にフォトリソ技術を
用いて開口部を形成し（ｂ）、マスクとする。その後、
研磨粒子をマスク層に吹き付けることで（ｃ）、開口部
にあるガラスを微小単位で破砕しながら貫通孔を形成す
る（ｄ）。その後、マスクを除去することにより
（ｅ）、貫通孔を有する絶縁基板１が形成される。
形成された貫通孔１００を有している。この貫通孔１０
０により、基板の両面に形成される配線を相互に接続
し、かつその接続を維持できる。サンドブラストでは、
図３１に示すように、ガラス基板上に耐サンドブラスト
性を有する膜を形成し（ａ）、該膜にフォトリソ技術を
用いて開口部を形成し（ｂ）、マスクとする。その後、
研磨粒子をマスク層に吹き付けることで（ｃ）、開口部
にあるガラスを微小単位で破砕しながら貫通孔を形成す
る（ｄ）。その後、マスクを除去することにより
（ｅ）、貫通孔を有する絶縁基板１が形成される。
【００３３】加工条件にもよるが、サンドブラストによ
り貫通孔１００を形成すると、図１にも示すように、一
方の開口端と他方の開口端とで貫通孔１００の径が異な
ること多い。すなわち、フォトエッチング法またはレー
ザ加工では、径がほぼ一定の貫通孔１０１（スルーホー
ル）が形成されやすいのに対して、サンドブラストで
は、サンドブラストが開始された基板の表面（加工開始
面）からもう一方の基板の表面（加工終了面）に向っ
て、貫通孔１００の径の大きさは徐々に小さくなる。
り貫通孔１００を形成すると、図１にも示すように、一
方の開口端と他方の開口端とで貫通孔１００の径が異な
ること多い。すなわち、フォトエッチング法またはレー
ザ加工では、径がほぼ一定の貫通孔１０１（スルーホー
ル）が形成されやすいのに対して、サンドブラストで
は、サンドブラストが開始された基板の表面（加工開始
面）からもう一方の基板の表面（加工終了面）に向っ
て、貫通孔１００の径の大きさは徐々に小さくなる。
【００３４】このような形状になるのは、加工が進むに
つれて孔が深くなると加工粉体を搬送している空気の圧
力が低下（圧損）して加工粉体そのものの到達効率が低
下するからである。また、加工が進むにつれ、被加工物
であるガラスの破砕粉も発生し、この運動方向が加工粉
体とは逆であるために、加工粉体の運動エネルギーをう
ち消すような衝突も発生しやすくなるからである。な
お、両面からサンドブラストしさえすれば多層配線基板
６に形成した貫通孔の開口径を表裏で同じにすることも
可能である。ただし、その場合には加工終点の制御が必
要となる。
つれて孔が深くなると加工粉体を搬送している空気の圧
力が低下（圧損）して加工粉体そのものの到達効率が低
下するからである。また、加工が進むにつれ、被加工物
であるガラスの破砕粉も発生し、この運動方向が加工粉
体とは逆であるために、加工粉体の運動エネルギーをう
ち消すような衝突も発生しやすくなるからである。な
お、両面からサンドブラストしさえすれば多層配線基板
６に形成した貫通孔の開口径を表裏で同じにすることも
可能である。ただし、その場合には加工終点の制御が必
要となる。
【００３５】図6はサンドブラストによって形成された
貫通孔１００と、フォトエッチング法によって形成され
た貫通孔１０１を示したものである。サンドブラストに
より形成された貫通孔１００の壁面の極表面には、加工
原理そのものに由来する微小の凹凸が存在するため、貫
通孔１００の内壁面上の配線は強い密着強度が得られ
る。また、サンドブラストの加工条件を適宜選択して、
スパッタにより貫通孔１００の内面に給電膜が形成され
易くなるように壁面のテーパ角を調節することも容易で
ある。この結果として、給電膜の形成後に貫通孔１００
の内面にめっき配線を精密に形成できる。なお、テーパ
の角度を調節するには、加工が進むにつれてサンドブラ
ストに用いる粒子の粒径を変化させたり、風圧を調整す
るなどの方法がある。
貫通孔１００と、フォトエッチング法によって形成され
た貫通孔１０１を示したものである。サンドブラストに
より形成された貫通孔１００の壁面の極表面には、加工
原理そのものに由来する微小の凹凸が存在するため、貫
通孔１００の内壁面上の配線は強い密着強度が得られ
る。また、サンドブラストの加工条件を適宜選択して、
スパッタにより貫通孔１００の内面に給電膜が形成され
易くなるように壁面のテーパ角を調節することも容易で
ある。この結果として、給電膜の形成後に貫通孔１００
の内面にめっき配線を精密に形成できる。なお、テーパ
の角度を調節するには、加工が進むにつれてサンドブラ
ストに用いる粒子の粒径を変化させたり、風圧を調整す
るなどの方法がある。
【００３６】なお、図３２に示すように、両面からサン
ドブランドを行うことにより絶縁基板の中央から外部に
向って貫通孔の径が広がっていく形状としてもよい。こ
の場合、一方から貫通孔を開口する場合に比べ、貫通孔
形成までの時間が短縮されるため、開口端での貫通孔の
径は小さくすることができる。 また、図３３に示すように、貫通孔の形成開始面を異な
らせることにより、テーパの向きが逆方向の貫通孔を有
する絶縁基板を形成することができる。貫通孔のテーバ
の向きが全て同じ場合、応力により絶縁基板が反る場合
があるが、貫通孔のテーパの向きを異ならせると、絶縁
基板の反りを防止でき、その後絶縁基板上に微細配線を
形成することができる。 本実施例にかかる多層配線基板は、例えばマルチチップ
モジュールのインターポーザとして用いることができ
る。図４は、絶縁基板１の貫通孔１００の開口径が小さ
い面（基板の１次側）には、半導体装置９を搭載し、開
口径が大きい面（基板の２次側）は、半導体モジュール
を実装する実装基板１０に実装したものを示している。
これにより、基板の１次側では、半導体装置を狭ピッチ
に実装、接続できる。
ドブランドを行うことにより絶縁基板の中央から外部に
向って貫通孔の径が広がっていく形状としてもよい。こ
の場合、一方から貫通孔を開口する場合に比べ、貫通孔
形成までの時間が短縮されるため、開口端での貫通孔の
径は小さくすることができる。 また、図３３に示すように、貫通孔の形成開始面を異な
らせることにより、テーパの向きが逆方向の貫通孔を有
する絶縁基板を形成することができる。貫通孔のテーバ
の向きが全て同じ場合、応力により絶縁基板が反る場合
があるが、貫通孔のテーパの向きを異ならせると、絶縁
基板の反りを防止でき、その後絶縁基板上に微細配線を
形成することができる。 本実施例にかかる多層配線基板は、例えばマルチチップ
モジュールのインターポーザとして用いることができ
る。図４は、絶縁基板１の貫通孔１００の開口径が小さ
い面（基板の１次側）には、半導体装置９を搭載し、開
口径が大きい面（基板の２次側）は、半導体モジュール
を実装する実装基板１０に実装したものを示している。
これにより、基板の１次側では、半導体装置を狭ピッチ
に実装、接続できる。
【００３７】貫通孔１００の２次側開口径は、１００か
ら１０００umであり、絶縁基板１の厚みに対して１／１
０倍から１０倍程度となることが望ましい。２次側開口
径が絶縁基板１の厚みの約１０倍を越えると、絶縁基板
１のその部分における機械的強度、例えば抗折強度が保
てないからである。逆に、２次側開口径が絶縁基板１の
厚みの約１／１０より小さくなると、１次側にまで貫通
する孔を形成するためには、ほぼ９０度、少なくとも８
８度のテーパ角が必要となるので、貫通孔壁面への配線
形成が困難になりやすい。また、加工粉体が孔の奥にま
で到達しにくくなり、その結果としてサンドブラスト加
工の速度が遅くなるからである。
ら１０００umであり、絶縁基板１の厚みに対して１／１
０倍から１０倍程度となることが望ましい。２次側開口
径が絶縁基板１の厚みの約１０倍を越えると、絶縁基板
１のその部分における機械的強度、例えば抗折強度が保
てないからである。逆に、２次側開口径が絶縁基板１の
厚みの約１／１０より小さくなると、１次側にまで貫通
する孔を形成するためには、ほぼ９０度、少なくとも８
８度のテーパ角が必要となるので、貫通孔壁面への配線
形成が困難になりやすい。また、加工粉体が孔の奥にま
で到達しにくくなり、その結果としてサンドブラスト加
工の速度が遅くなるからである。
【００３８】さらに好ましくは、貫通孔の２次側開口径
は２００umから３００umであり、絶縁基板１の厚みに対
して約２／５倍から約１倍である。例えば、貫通孔１０
０の２次側開口直径が２５０umであるとき、貫通孔１０
０と千鳥の位置関係になるようにはんだバンプ７を配置
してやることによって、貫通孔内部の配線とはんだバン
プ７とを相互に接続するための配線のレイアウトも容易
である。
は２００umから３００umであり、絶縁基板１の厚みに対
して約２／５倍から約１倍である。例えば、貫通孔１０
０の２次側開口直径が２５０umであるとき、貫通孔１０
０と千鳥の位置関係になるようにはんだバンプ７を配置
してやることによって、貫通孔内部の配線とはんだバン
プ７とを相互に接続するための配線のレイアウトも容易
である。
【００３９】一方、１次側の開口径は５umから３００um
であり、より好ましくは１０umから１００umであり、絶
縁基板１の厚みの約１／５０から約１／５倍である。
であり、より好ましくは１０umから１００umであり、絶
縁基板１の厚みの約１／５０から約１／５倍である。
【００４０】多層配線基板６の１次側には半導体装置９
が搭載されるため、１次側の多層配線層３の配線は狭ピ
ッチが必要となり、開口径は小さい方が望ましい。すな
わち、貫通孔１００の１次側の開口径を小さくすると、
貫通孔の間により多くの配線チャンネルを通すことがで
き、その結果として、より層数の少ない薄膜配線層２で
配線の引き回しが可能になるからである。
が搭載されるため、１次側の多層配線層３の配線は狭ピ
ッチが必要となり、開口径は小さい方が望ましい。すな
わち、貫通孔１００の１次側の開口径を小さくすると、
貫通孔の間により多くの配線チャンネルを通すことがで
き、その結果として、より層数の少ない薄膜配線層２で
配線の引き回しが可能になるからである。
【００４１】図１乃至図４では、絶縁基板１の両面にお
いて電気的接続を可能とする貫通孔１００の内面には、
導電性材料（配線１０１）が存在している。例えば銅配
線１０１は、貫通孔１００の内面にスパッタ等により給
電膜、例えばＣｒ／Ｃｕを形成し、その後電気めっきに
より形成する。なお、銅配線１０１が形成された後に、
絶縁性の材料を充填してもよい。 また、絶縁基板１の両面間の電気的接続を取る方法とし
て、貫通孔１００の内面に配線を形成する以外に、ペー
スト印刷等により貫通孔１００を導電性材料で充填す
る、又ははんだ材料を溶融させて流し込むようにしても
よい。適切に選択した導電性材料を絶縁基板１に充填し
た場合は、貫通孔１００を有する絶縁基板１の強度を高
めることもできる。
いて電気的接続を可能とする貫通孔１００の内面には、
導電性材料（配線１０１）が存在している。例えば銅配
線１０１は、貫通孔１００の内面にスパッタ等により給
電膜、例えばＣｒ／Ｃｕを形成し、その後電気めっきに
より形成する。なお、銅配線１０１が形成された後に、
絶縁性の材料を充填してもよい。 また、絶縁基板１の両面間の電気的接続を取る方法とし
て、貫通孔１００の内面に配線を形成する以外に、ペー
スト印刷等により貫通孔１００を導電性材料で充填す
る、又ははんだ材料を溶融させて流し込むようにしても
よい。適切に選択した導電性材料を絶縁基板１に充填し
た場合は、貫通孔１００を有する絶縁基板１の強度を高
めることもできる。
【００４２】絶縁基板１の表面には、配線１２０とポリ
イミドやポリベンゾシクロブテン等の層間絶縁層１１０
等からなる薄膜配線層２が形成されており、各層間絶縁
層１１０（薄膜配線層２）は層間および線間の配線絶縁
が確保できる厚みが必要である。本願発明では、おおむ
ね約５〜５０umの範囲であるが、より好ましくは約１０
から２０umである。なお、層間絶縁層１１０は高耐熱性
樹脂であることが望ましい。
イミドやポリベンゾシクロブテン等の層間絶縁層１１０
等からなる薄膜配線層２が形成されており、各層間絶縁
層１１０（薄膜配線層２）は層間および線間の配線絶縁
が確保できる厚みが必要である。本願発明では、おおむ
ね約５〜５０umの範囲であるが、より好ましくは約１０
から２０umである。なお、層間絶縁層１１０は高耐熱性
樹脂であることが望ましい。
【００４３】図２乃至図４では、絶縁基板１の面のう
ち、貫通孔１００の開口部の径が小さい側（１次側）に
は２層の薄膜配線層２が形成され、貫通孔１００の開口
部の径が大きい側（２次側）には１層の薄膜配線層２が
形成されている。しかし、絶縁基板１の両面に形成され
る薄膜配線層２の層数は任意であり、当該半導体モジュ
ールの設計に応じて自由に設定できる。また、絶縁基板
１の２次側において、層間絶縁層を形成せず応力緩和層
のみ形成してもよい。
ち、貫通孔１００の開口部の径が小さい側（１次側）に
は２層の薄膜配線層２が形成され、貫通孔１００の開口
部の径が大きい側（２次側）には１層の薄膜配線層２が
形成されている。しかし、絶縁基板１の両面に形成され
る薄膜配線層２の層数は任意であり、当該半導体モジュ
ールの設計に応じて自由に設定できる。また、絶縁基板
１の２次側において、層間絶縁層を形成せず応力緩和層
のみ形成してもよい。
【００４４】本実施例においては、例えば、薄膜配線層
２は、一層ずつ形成して積層してもよい。すなわち、絶
縁基板１の上に配線パターンを形成し、その後層間絶縁
層１１０を形成する。その際、フォトリソグラフィ技術
を用い、セミアディティブめっきプロセスにより配線形
成すると配線高密度化が図れる。また、スクリーン印刷
などの方法を用いて配線形成しても構わない。そして、
必要に応じて形成された層間絶縁層１１０の上に配線パ
ターンを形成し、再び層間絶縁層１１０を形成する。
２は、一層ずつ形成して積層してもよい。すなわち、絶
縁基板１の上に配線パターンを形成し、その後層間絶縁
層１１０を形成する。その際、フォトリソグラフィ技術
を用い、セミアディティブめっきプロセスにより配線形
成すると配線高密度化が図れる。また、スクリーン印刷
などの方法を用いて配線形成しても構わない。そして、
必要に応じて形成された層間絶縁層１１０の上に配線パ
ターンを形成し、再び層間絶縁層１１０を形成する。
【００４５】本実施例では、絶縁基板１はガラス基板ま
たはシリコン基板であり、セラミック基板に比べ平滑性
があり、熱膨張係数が小さく、さらに半導体装置９と熱
膨張係数が近い。従って、基板上で微細な配線パターン
を形成することができる。具体的には、ガラス基板上の
配線ピッチは約２から２００umである。２００マイクロ
メータを越える配線ピッチでは、層数を効果的に低減で
きない。２マイクロメータ未満の配線ピッチでは、配線
の電気抵抗が大きくなってしまう。
たはシリコン基板であり、セラミック基板に比べ平滑性
があり、熱膨張係数が小さく、さらに半導体装置９と熱
膨張係数が近い。従って、基板上で微細な配線パターン
を形成することができる。具体的には、ガラス基板上の
配線ピッチは約２から２００umである。２００マイクロ
メータを越える配線ピッチでは、層数を効果的に低減で
きない。２マイクロメータ未満の配線ピッチでは、配線
の電気抵抗が大きくなってしまう。
【００４６】本実施例で用いられるガラス基板の熱膨張
係数は約5ppm/℃であり、一方ポリイミドやポリベンゾ
シクロブテン等の樹脂からなる層間絶縁層１１０の熱膨
張係数は数１０ppm/℃であるため、熱膨張係数の差から
熱応力が発生する。ガラス基板１と層間絶縁層１１０の
厚みの相対比を考慮せずに層間絶縁層１１０を作製する
と、配線パターンの粗密により、多層配線基板６の反り
やたわみが発生する。本実施例ではガラス基板の厚みが
層間絶縁層１１０の厚さの関係を３０倍から５０倍程度
の厚みとなるように調整しているので、多層配線基板６
の反りは小さく抑えられる。なお、層間絶縁層１１０と
して液晶性高分子を使用する場合には、熱膨張係数がポ
リイミドやポリベンゾシクロブテンと比べて小さいた
め、基板反りの抑制という観点では有利となる。
係数は約5ppm/℃であり、一方ポリイミドやポリベンゾ
シクロブテン等の樹脂からなる層間絶縁層１１０の熱膨
張係数は数１０ppm/℃であるため、熱膨張係数の差から
熱応力が発生する。ガラス基板１と層間絶縁層１１０の
厚みの相対比を考慮せずに層間絶縁層１１０を作製する
と、配線パターンの粗密により、多層配線基板６の反り
やたわみが発生する。本実施例ではガラス基板の厚みが
層間絶縁層１１０の厚さの関係を３０倍から５０倍程度
の厚みとなるように調整しているので、多層配線基板６
の反りは小さく抑えられる。なお、層間絶縁層１１０と
して液晶性高分子を使用する場合には、熱膨張係数がポ
リイミドやポリベンゾシクロブテンと比べて小さいた
め、基板反りの抑制という観点では有利となる。
【００４７】このように、ガラスまたはシリコン基板で
は、基板上に微細な配線パターンを形成することができ
る。さらに、ガラスまたはシリコン基板上には微細な配
線を形成できるため、絶縁基板１上の薄膜配線層２の層
数は従来のセラミック基板に比べて少なくでき、多層配
線基板を薄くできる。
は、基板上に微細な配線パターンを形成することができ
る。さらに、ガラスまたはシリコン基板上には微細な配
線を形成できるため、絶縁基板１上の薄膜配線層２の層
数は従来のセラミック基板に比べて少なくでき、多層配
線基板を薄くできる。
【００４８】続いて、薄膜配線層２の各層で配線の引回
しの一実施例を説明する。例えば、図２乃至図４の一次
側の２層からなる薄膜配線層２のうち、絶縁基板１のす
ぐ上に形成される配線（第一の配線）ではユーザ基板と
半導体装置９との信号をやり取りする信号配線を、１層
目の層間絶縁層の上に形成される第二の配線では電源線
またはグランド線を、２層目の層間絶縁層の上に形成さ
れる第３の配線は半導体装置９（ＬＳＩ）同士の信号の
やり取りを行う信号線として形成してもよい。このよう
に、多層配線層３を少なくとも２層構造とすることによ
り、３層の配線層を形成することができ、半導体装置９
とユーザ基板１０との信号線、半導体装置９同士の信号
配線、電源配線またはグランド配線を分けることがで
き、高速かつ微細な配線パターンを形成でき、また信号
の雑音等の防止にも効果がある。もちろん、配線パター
ンの制約等により、半導体装置９（ＬＳＩ）同士の信号
のやり取りする配線をすべてを２層目の層間絶縁層の上
に形成する必要はなく、半導体装置９（ＬＳＩ）同士の
信号のやり取りする配線が、他の配線層よりも多層配線
基板の最表面で多く行われていればよい。 あるいは、絶縁基板１のすぐ上に形成される配線（第一
の配線）では電源線またはグランド線を形成し、１層目
の層間絶縁層１１０の上に形成される第二の配線の中
に、ユーザ基板と半導体装置９との信号をやり取りする
信号配線と半導体装置９（ＬＳＩ）同士の信号のやり取
りを行う信号線とを一緒に配置して形成すれば、多層配
線層３を１層とすることができる。
しの一実施例を説明する。例えば、図２乃至図４の一次
側の２層からなる薄膜配線層２のうち、絶縁基板１のす
ぐ上に形成される配線（第一の配線）ではユーザ基板と
半導体装置９との信号をやり取りする信号配線を、１層
目の層間絶縁層の上に形成される第二の配線では電源線
またはグランド線を、２層目の層間絶縁層の上に形成さ
れる第３の配線は半導体装置９（ＬＳＩ）同士の信号の
やり取りを行う信号線として形成してもよい。このよう
に、多層配線層３を少なくとも２層構造とすることによ
り、３層の配線層を形成することができ、半導体装置９
とユーザ基板１０との信号線、半導体装置９同士の信号
配線、電源配線またはグランド配線を分けることがで
き、高速かつ微細な配線パターンを形成でき、また信号
の雑音等の防止にも効果がある。もちろん、配線パター
ンの制約等により、半導体装置９（ＬＳＩ）同士の信号
のやり取りする配線をすべてを２層目の層間絶縁層の上
に形成する必要はなく、半導体装置９（ＬＳＩ）同士の
信号のやり取りする配線が、他の配線層よりも多層配線
基板の最表面で多く行われていればよい。 あるいは、絶縁基板１のすぐ上に形成される配線（第一
の配線）では電源線またはグランド線を形成し、１層目
の層間絶縁層１１０の上に形成される第二の配線の中
に、ユーザ基板と半導体装置９との信号をやり取りする
信号配線と半導体装置９（ＬＳＩ）同士の信号のやり取
りを行う信号線とを一緒に配置して形成すれば、多層配
線層３を１層とすることができる。
【００４９】なお、多層配線層３を１層とするか、２層
以上必要となるかは、半導体装置９の論理規模やそのレ
イアウト、要求される高速信号特性などによって決ま
る。
以上必要となるかは、半導体装置９の論理規模やそのレ
イアウト、要求される高速信号特性などによって決ま
る。
【００５０】また、各層間絶縁層の上に形成する配線の
役割を変化させる場合、各層毎に配線幅や配線形状を変
えることも有効である。 本実施例では、ユーザ基板に実装される基板の２次側に
は、応力緩和層５が形成されている。絶縁基板１が低ア
ルカリガラスの場合、その線膨張係数は約５ppm/℃であ
り、一方半導体チップ９の線膨張係数は約３ppm/℃であ
り、半導体チップが搭載された半導体モジュール全体の
線膨張係数は、ほぼガラス基板の線膨脹係数に等しく約
５ppm/℃である。従って、絶縁基板１と半導体装置９の
間で生じる熱応力は小さい。
役割を変化させる場合、各層毎に配線幅や配線形状を変
えることも有効である。 本実施例では、ユーザ基板に実装される基板の２次側に
は、応力緩和層５が形成されている。絶縁基板１が低ア
ルカリガラスの場合、その線膨張係数は約５ppm/℃であ
り、一方半導体チップ９の線膨張係数は約３ppm/℃であ
り、半導体チップが搭載された半導体モジュール全体の
線膨張係数は、ほぼガラス基板の線膨脹係数に等しく約
５ppm/℃である。従って、絶縁基板１と半導体装置９の
間で生じる熱応力は小さい。
【００５１】一方、半導体モジュール１０００が実装さ
れる実装基板１０の線膨張係数は、約１０〜２０ppm/℃
である。なお、最も一般的なガラスエポキシ基板の場合
は約１５〜１８ppm/℃である。従って、半導体モジュー
ル１０００と実装基板１０の間で生じる熱応力は大き
い。厚膜の絶縁層５（応力緩和層）は、半導体チップ９
を搭載した半導体モジュール１０００と実装基板１０と
の熱膨張係数の差から生じる応力を緩和することができ
る。
れる実装基板１０の線膨張係数は、約１０〜２０ppm/℃
である。なお、最も一般的なガラスエポキシ基板の場合
は約１５〜１８ppm/℃である。従って、半導体モジュー
ル１０００と実装基板１０の間で生じる熱応力は大き
い。厚膜の絶縁層５（応力緩和層）は、半導体チップ９
を搭載した半導体モジュール１０００と実装基板１０と
の熱膨張係数の差から生じる応力を緩和することができ
る。
【００５２】この応力緩和層５の厚さは、応力緩和の観
点からは絶縁基板１の厚みに対して約１／１０から約１
／２程度の厚みであるか、あるいは絶縁基板の対角長さ
に対して約１/３００〜約１/２０であることが望まし
い。例えば、絶縁基板１の厚さが約１００マイクロメー
トルから約１０００マイクロメートルの場合は、応力緩
和層５の厚さは約１０から５００マイクロメートルが望
ましく、絶縁基板１の厚さが約３００マイクロメートル
から約５００マイクロメートルの場合は、約３０乃至２
５０マイクロメートルである。応力緩和層の厚さおよび
物性値については後述する。
点からは絶縁基板１の厚みに対して約１／１０から約１
／２程度の厚みであるか、あるいは絶縁基板の対角長さ
に対して約１/３００〜約１/２０であることが望まし
い。例えば、絶縁基板１の厚さが約１００マイクロメー
トルから約１０００マイクロメートルの場合は、応力緩
和層５の厚さは約１０から５００マイクロメートルが望
ましく、絶縁基板１の厚さが約３００マイクロメートル
から約５００マイクロメートルの場合は、約３０乃至２
５０マイクロメートルである。応力緩和層の厚さおよび
物性値については後述する。
【００５３】応力緩和層５は、絶縁基板１上にまたはマ
スクを用いてスクリーン印刷することにより形成される
が、スプレー塗布やディスペンス、カレンダーコートや
フォトリソグラフィ技術等を使用しても構わない。
スクを用いてスクリーン印刷することにより形成される
が、スプレー塗布やディスペンス、カレンダーコートや
フォトリソグラフィ技術等を使用しても構わない。
【００５４】例えば、応力緩和層５をマスク印刷（スク
リーン印刷）する場合、所望の位置に応力緩和層を形成
することができる。また、応力緩和層の端部で傾斜部が
形成することもできる。応力緩和層の材質等により、傾
斜部が形成されないようにすることもできるし、また傾
斜部の角度を制御することもできる。 一方、スタンピングで応力緩和層を形成する場合、スタ
ンピング用の型に応力緩和用の絶縁材料を塗布し、基板
上に応力緩和層の形状を転写するため絶縁材料硬化時の
端部の形状変化が生じない絶縁材料の選択が可能とな
る。この場合、印刷方式に比べ端部の形状が一定になり
易いという特徴がある。
リーン印刷）する場合、所望の位置に応力緩和層を形成
することができる。また、応力緩和層の端部で傾斜部が
形成することもできる。応力緩和層の材質等により、傾
斜部が形成されないようにすることもできるし、また傾
斜部の角度を制御することもできる。 一方、スタンピングで応力緩和層を形成する場合、スタ
ンピング用の型に応力緩和用の絶縁材料を塗布し、基板
上に応力緩和層の形状を転写するため絶縁材料硬化時の
端部の形状変化が生じない絶縁材料の選択が可能とな
る。この場合、印刷方式に比べ端部の形状が一定になり
易いという特徴がある。
【００５５】さらに、スプレー塗布やディスペンス方式
では、印刷マスクあるいはスタンピング金型を用いない
ため、応力緩和層形成時の形状に自由度あり、ノズル形
状を適当に選択すれば、印刷マスクやスタンピング金型
では形成し難い応力緩和層の形成が可能となる。また、
印刷方式やスタンピング方式に比べ、吹き付け量の調整
で応力緩和層の厚さを調整でき、厚さ調整の範囲も広く
なる。
では、印刷マスクあるいはスタンピング金型を用いない
ため、応力緩和層形成時の形状に自由度あり、ノズル形
状を適当に選択すれば、印刷マスクやスタンピング金型
では形成し難い応力緩和層の形成が可能となる。また、
印刷方式やスタンピング方式に比べ、吹き付け量の調整
で応力緩和層の厚さを調整でき、厚さ調整の範囲も広く
なる。
【００５６】半硬化あるいは未硬化の樹脂シートを貼り
付ける方式では、厚膜の応力緩和層の形成が可能となり
予めシート状の絶縁樹脂を用いるため、応力緩和層表面
の平坦性に優れるという特徴がある。
付ける方式では、厚膜の応力緩和層の形成が可能となり
予めシート状の絶縁樹脂を用いるため、応力緩和層表面
の平坦性に優れるという特徴がある。
【００５７】なお、これらの方法を単一で用いるのでは
なく、組み合せて応力緩和層を形成してもよいことはい
うまでもない。
なく、組み合せて応力緩和層を形成してもよいことはい
うまでもない。
【００５８】絶縁基板１と同じように、応力緩和層５の
両面においても電気的に接続をとる必要がある。そのた
めの１つの方法として、応力緩和層５にも貫通孔１００
が形成されている。この貫通孔１００は、サンドブラス
トのみならずレーザ加工、またはフォトエッチングなど
により形成される。応力緩和層５において電気的接続を
とる別の方法としては、図２９のように、配線基板の貫
通孔が形成されていないところに応力緩和層５を形成
し、その応力緩和層の表面（傾斜表面も含む）に密着し
て配線を形成するという方法がある。このように所定の
位置に応力緩和層を形成するには、メタルマスク等を用
いて印刷形成する、いわゆるスクリーン印刷が有効であ
る。 なお、応力緩和層５は多層配線基板６に必須の構成では
なく、半導体モジュール１０００とユーザ基板１０によ
って生じる熱応力が許容できる範囲であれば、多層配線
基板６に応力緩和層５を形成する必要はない。また、半
導体モジュール１０００とユーザ基板１０の熱応力が生
じたときに、応力緩和層５ではなくアンダーフィルを用
いて信頼性を確保してもよい。また、応力緩和層５を形
成した半導体モジュールであっても、ユーザがより高い
信頼性を望む場合はアンダーフィルを用いてもよいこと
はいうまでもない。
両面においても電気的に接続をとる必要がある。そのた
めの１つの方法として、応力緩和層５にも貫通孔１００
が形成されている。この貫通孔１００は、サンドブラス
トのみならずレーザ加工、またはフォトエッチングなど
により形成される。応力緩和層５において電気的接続を
とる別の方法としては、図２９のように、配線基板の貫
通孔が形成されていないところに応力緩和層５を形成
し、その応力緩和層の表面（傾斜表面も含む）に密着し
て配線を形成するという方法がある。このように所定の
位置に応力緩和層を形成するには、メタルマスク等を用
いて印刷形成する、いわゆるスクリーン印刷が有効であ
る。 なお、応力緩和層５は多層配線基板６に必須の構成では
なく、半導体モジュール１０００とユーザ基板１０によ
って生じる熱応力が許容できる範囲であれば、多層配線
基板６に応力緩和層５を形成する必要はない。また、半
導体モジュール１０００とユーザ基板１０の熱応力が生
じたときに、応力緩和層５ではなくアンダーフィルを用
いて信頼性を確保してもよい。また、応力緩和層５を形
成した半導体モジュールであっても、ユーザがより高い
信頼性を望む場合はアンダーフィルを用いてもよいこと
はいうまでもない。
【００５９】また、他の実施例として、絶縁基板の二次
側に応力を緩和するための絶縁層を特別に設けるのでは
なく、図７、図８に示すように、層間絶縁層１１０の材料
を変えることにより、多層配線基板６の厚さ方向で線膨
張係数を変化させることも可能である。すなわち、絶縁基
板１の１次側では、線膨張係数が小さい材料で層間絶縁
層を形成し、実装される半導体装置の線膨張係数に近づ
ける。一方、絶縁基板１の２次側では、線膨張係数が大
きい材質で層間絶縁層を形成し、実装される基板に線膨
張係数を近づける。特に、薄膜配線層２を一層ずつ形成
して積層する場合は、必要に応じて、容易に、薄膜配線
層の線膨張係数を変化させることができる。このように
形成することにより、応力緩和層５を特別設けなくて
も、多層配線基板により、半導体装置９と実装基板１０
の間の熱応力を緩和し、接続信頼性を確保することがで
きる。多層配線基板６の厚さ方向で線膨張係数を変化さ
せる場合は、多層配線基板のコア基板である絶縁基板１
はガラスまたはシリコン基板に限定されず、従来のセラ
ミック基板、メタルコア基板であってもよい。また、こ
の多層配線基板６の厚さ方向で、線膨張係数を変化させ
る場合は、貫通孔形成はサンドブラストのみならずレー
ザ加工、フォトリソエッチング加工であってもよい。
側に応力を緩和するための絶縁層を特別に設けるのでは
なく、図７、図８に示すように、層間絶縁層１１０の材料
を変えることにより、多層配線基板６の厚さ方向で線膨
張係数を変化させることも可能である。すなわち、絶縁基
板１の１次側では、線膨張係数が小さい材料で層間絶縁
層を形成し、実装される半導体装置の線膨張係数に近づ
ける。一方、絶縁基板１の２次側では、線膨張係数が大
きい材質で層間絶縁層を形成し、実装される基板に線膨
張係数を近づける。特に、薄膜配線層２を一層ずつ形成
して積層する場合は、必要に応じて、容易に、薄膜配線
層の線膨張係数を変化させることができる。このように
形成することにより、応力緩和層５を特別設けなくて
も、多層配線基板により、半導体装置９と実装基板１０
の間の熱応力を緩和し、接続信頼性を確保することがで
きる。多層配線基板６の厚さ方向で線膨張係数を変化さ
せる場合は、多層配線基板のコア基板である絶縁基板１
はガラスまたはシリコン基板に限定されず、従来のセラ
ミック基板、メタルコア基板であってもよい。また、こ
の多層配線基板６の厚さ方向で、線膨張係数を変化させ
る場合は、貫通孔形成はサンドブラストのみならずレー
ザ加工、フォトリソエッチング加工であってもよい。
【００６０】また、他の実施例として、図９、１０のよ
うに絶縁基板１を有さず、線膨張係数が異なる薄膜配線
層が積層された多層配線基板であってもよい。このよう
な構造にすれば、多層配線基板により、半導体装置９と
実装基板１０の間の熱応力を緩和し、接続信頼性を確保
することができ、さらに多層配線基板のコア基板である
絶縁基板１の厚さを省略できるため、より薄い多層配線
基板が実現できる。従って、かかる多層配線基板を用い
れば、より薄膜化した電子装置を実現できる。 この多層配線基板６の１次側には、ＬＳＩ等の半導体チ
ップを実装する。半導体装置９には、半導体チップ、Ｂ
ＧＡ、ＣＳＰ、ウエハーレベルＣＳＰなどの他、ＱＦ
Ｐ、TSOPなどのリードタイプの半導体装置も使用しても
良い。また、半導体装置９自身が、半導体装置とそれが
実装される基板との間に生じる応力を緩和する層を有す
るものであってもよい。
うに絶縁基板１を有さず、線膨張係数が異なる薄膜配線
層が積層された多層配線基板であってもよい。このよう
な構造にすれば、多層配線基板により、半導体装置９と
実装基板１０の間の熱応力を緩和し、接続信頼性を確保
することができ、さらに多層配線基板のコア基板である
絶縁基板１の厚さを省略できるため、より薄い多層配線
基板が実現できる。従って、かかる多層配線基板を用い
れば、より薄膜化した電子装置を実現できる。 この多層配線基板６の１次側には、ＬＳＩ等の半導体チ
ップを実装する。半導体装置９には、半導体チップ、Ｂ
ＧＡ、ＣＳＰ、ウエハーレベルＣＳＰなどの他、ＱＦ
Ｐ、TSOPなどのリードタイプの半導体装置も使用しても
良い。また、半導体装置９自身が、半導体装置とそれが
実装される基板との間に生じる応力を緩和する層を有す
るものであってもよい。
【００６１】なお、絶縁基板１にガラス基板またはシリ
コン基板を用いた場合は、半導体チップと絶縁基板との
間に生じる応力は小さい、または実質的に生じないが、
ユーザがより高い信頼性を望む場合は、図１１に示すよ
うに、半導体装置９とそれが実装される基板との間に絶
縁層５０（アンダーフィル層）を充填してもよい。 実装される半導体チップ９は、同種のものに限らず、例
えば図１２に示すように、異種の複数の半導体チップを
多層配線基板６上に実装してもよい。例えば、Ａはマイ
コン、Ｂはフラッシュメモリ、ＣはＤＲＡＭ、Ｄはコン
デンサ等の個別部品という組合せでもよい。図１１は図
１２の断面ａ―ａ’を表している。あるいは動作電圧の
異なる複数の半導体チップを組み合わせて使用すること
もできる。また、ＱＦＰやＣＳＰなどの半導体パッケー
ジや抵抗やコンデンサなどの受動部品を１つ以上含んで
いても構わない。なお、ここで使用される半導体チッ
プ、半導体パッケージ、受動部品は表面実装型であるこ
とが望ましい。異種の半導体チップを多層配線基板６上
に実装した場合は、異なる半導体チップ間を接続するた
めに必要な配線を多層配線層３の最上層で行い、下位の
配線層ではグランド配線または信号配線を形成するよう
にする。さらに、最終的にユーザ基板と電気的に接続す
る必要のある配線のみを絶縁基板１の貫通孔１００を通
じて接続するようにしてもよい。
コン基板を用いた場合は、半導体チップと絶縁基板との
間に生じる応力は小さい、または実質的に生じないが、
ユーザがより高い信頼性を望む場合は、図１１に示すよ
うに、半導体装置９とそれが実装される基板との間に絶
縁層５０（アンダーフィル層）を充填してもよい。 実装される半導体チップ９は、同種のものに限らず、例
えば図１２に示すように、異種の複数の半導体チップを
多層配線基板６上に実装してもよい。例えば、Ａはマイ
コン、Ｂはフラッシュメモリ、ＣはＤＲＡＭ、Ｄはコン
デンサ等の個別部品という組合せでもよい。図１１は図
１２の断面ａ―ａ’を表している。あるいは動作電圧の
異なる複数の半導体チップを組み合わせて使用すること
もできる。また、ＱＦＰやＣＳＰなどの半導体パッケー
ジや抵抗やコンデンサなどの受動部品を１つ以上含んで
いても構わない。なお、ここで使用される半導体チッ
プ、半導体パッケージ、受動部品は表面実装型であるこ
とが望ましい。異種の半導体チップを多層配線基板６上
に実装した場合は、異なる半導体チップ間を接続するた
めに必要な配線を多層配線層３の最上層で行い、下位の
配線層ではグランド配線または信号配線を形成するよう
にする。さらに、最終的にユーザ基板と電気的に接続す
る必要のある配線のみを絶縁基板１の貫通孔１００を通
じて接続するようにしてもよい。
【００６２】異なる半導体チップの組合せとしては、DR
AMとマイコン、DRAMとマイコンとDSP、DRAMとマイコン
とROM、DRAMとフラッシュメモリ、DRAMとSRAMとフラッ
シュメモリ、ASICとDRAMなどがある。例えば、カーナビ
ゲーションシステムではフラッシュ内蔵マイコンとASIC
とDRAMの組み合せなどが使われる。デジタルスチルカメ
ラやデジタルビデオカメラではマイコンとフラッシュメ
モリ、フラッシュ内蔵マイコンとDRAM、あるいはマイコ
ンとフラッシュメモリーとDRAMの組み合せなどが好適で
ある。低電力化のためにフラッシュメモリーが使用され
るが、フラッシュメモリーだけではメモリー容量が不足
する場合に、高集積DRAMを組み合わせる。必要に応じて
チップを積層してもかまわない。携帯端末、例えば、携
帯電話にはデジタルスチルカメラと同様の構成が使用さ
れるが、携帯電話ではデジタルスチルカメラよりも低消
費電力が要求されるため、一般に、フラシュメモリーの
容量をDRAMの容量と同等以上に設定することが多い。
AMとマイコン、DRAMとマイコンとDSP、DRAMとマイコン
とROM、DRAMとフラッシュメモリ、DRAMとSRAMとフラッ
シュメモリ、ASICとDRAMなどがある。例えば、カーナビ
ゲーションシステムではフラッシュ内蔵マイコンとASIC
とDRAMの組み合せなどが使われる。デジタルスチルカメ
ラやデジタルビデオカメラではマイコンとフラッシュメ
モリ、フラッシュ内蔵マイコンとDRAM、あるいはマイコ
ンとフラッシュメモリーとDRAMの組み合せなどが好適で
ある。低電力化のためにフラッシュメモリーが使用され
るが、フラッシュメモリーだけではメモリー容量が不足
する場合に、高集積DRAMを組み合わせる。必要に応じて
チップを積層してもかまわない。携帯端末、例えば、携
帯電話にはデジタルスチルカメラと同様の構成が使用さ
れるが、携帯電話ではデジタルスチルカメラよりも低消
費電力が要求されるため、一般に、フラシュメモリーの
容量をDRAMの容量と同等以上に設定することが多い。
【００６３】半導体素子９（半導体チップ）と多層配線
基板６は、バンプ３００等の外部接続端子により接続さ
れる。例えば、バンプ３００を有する半導体素子９を多
層配線基板６に実装し、リフローすることにより接続さ
れる。また、図３４に示すように、多層配線基板の１実
施例として、バンプ３００を多層配線基板６に形成して
おいてもよい。この場合には、いわゆるベアチップ（パ
ッケージされていない半導体素子）を多層配線基板に実
装することができる。
基板６は、バンプ３００等の外部接続端子により接続さ
れる。例えば、バンプ３００を有する半導体素子９を多
層配線基板６に実装し、リフローすることにより接続さ
れる。また、図３４に示すように、多層配線基板の１実
施例として、バンプ３００を多層配線基板６に形成して
おいてもよい。この場合には、いわゆるベアチップ（パ
ッケージされていない半導体素子）を多層配線基板に実
装することができる。
【００６４】バンプ３００には、金等の線材を超音波ボ
ンディング装置により凸型の形状を形成したものや、ス
ズ、鉛、銅、銀、ビスマス、亜鉛、インジウム等の金属
を単独あるいは２種類以上混合した合金をはんだバンプ
３００として用いることができる。さらに、銀や金等の
導電性材料を配合した樹脂をバンプ３００として用いる
ことも可能である。はんだバンプ３００は、はんだの微
粒子をロジン等からなる材料に配合し、適当なマスクを
用いて半導体装置の電極上に印刷し、その後はんだの溶
融温度以上に加熱してはんだを溶融させることにより形
成することもできる。導電性の粒子を配合した樹脂を用
いた場合も同様に、ペースト状の前記樹脂材料を適当な
マスクを用いて半導体装置の電極上に印刷し、加熱によ
り硬化あるいは半硬化状態とする方法によってもバンプ
形成が可能である。さらに、電極表面の酸化膜を除去し
適度な粘着性を有するフラックスを当該電極上に塗布
し、適当な粒子径のはんだボールをマスク等により該電
極上に整列し、リフロ炉等によりはんだの溶融温度以上
に加熱することによりバンプを形成することもできる。
これらは当然、外部接続端子７の形成にも適用すること
ができる。
ンディング装置により凸型の形状を形成したものや、ス
ズ、鉛、銅、銀、ビスマス、亜鉛、インジウム等の金属
を単独あるいは２種類以上混合した合金をはんだバンプ
３００として用いることができる。さらに、銀や金等の
導電性材料を配合した樹脂をバンプ３００として用いる
ことも可能である。はんだバンプ３００は、はんだの微
粒子をロジン等からなる材料に配合し、適当なマスクを
用いて半導体装置の電極上に印刷し、その後はんだの溶
融温度以上に加熱してはんだを溶融させることにより形
成することもできる。導電性の粒子を配合した樹脂を用
いた場合も同様に、ペースト状の前記樹脂材料を適当な
マスクを用いて半導体装置の電極上に印刷し、加熱によ
り硬化あるいは半硬化状態とする方法によってもバンプ
形成が可能である。さらに、電極表面の酸化膜を除去し
適度な粘着性を有するフラックスを当該電極上に塗布
し、適当な粒子径のはんだボールをマスク等により該電
極上に整列し、リフロ炉等によりはんだの溶融温度以上
に加熱することによりバンプを形成することもできる。
これらは当然、外部接続端子７の形成にも適用すること
ができる。
【００６５】バンプ３００と接続する半導体装置９に設
けた電極は、前工程と呼ばれる工程で形成されたアルミ
ニウムや銅の電極や、前工程の後さらにウエハーレベル
ＣＳＰのような電極から半導体装置表面に銅等の配線で
再配線を行った後に形成される電極を用いることが可能
である。この電極表面にニッケルや金等の表面処理を行
うことにより、バンプと電極表面のぬれ性を向上させた
り、後述する半導体モジュールを外部基板に搭載する等
の加熱工程においてバンプ材料が電極中に拡散しバンプ
と電極部の接合強度の低下を防止させることができる。
けた電極は、前工程と呼ばれる工程で形成されたアルミ
ニウムや銅の電極や、前工程の後さらにウエハーレベル
ＣＳＰのような電極から半導体装置表面に銅等の配線で
再配線を行った後に形成される電極を用いることが可能
である。この電極表面にニッケルや金等の表面処理を行
うことにより、バンプと電極表面のぬれ性を向上させた
り、後述する半導体モジュールを外部基板に搭載する等
の加熱工程においてバンプ材料が電極中に拡散しバンプ
と電極部の接合強度の低下を防止させることができる。
【００６６】バンプ３００がはんだバンプの場合、はん
だとして、Ｓｎ−Ｚｎ系、Ｓｎ−Ａｇ系、またはＳｎ−
Ａｇ−Ｃｕ系等のいわゆる鉛フリーはんだ、例えばＳｎ
-３.０Ａｇ−０.５Ｃｕを用いてもよい。 しかし、鉛フリーはんだは、従来使用されていた鉛はん
だに比べて固いため、半導体装置９と多層配線基板６と
の間で生じる熱応力をはんだバンプで緩和することが困
難である。 そこで、本実施例のように、絶縁基板１にガラスやシリ
コン基板を用いれば、発生する熱応力が小さくなり、鉛
フリーはんだを用いた場合であっても、半導体装置９と
多層配線基板６との接続信頼性を確保することができ
る。 また、層間絶縁層の物性値、例えば熱膨張係数や弾性係
数を多層配線基板の厚さ方向で変化させる、具体的に
は、一次側の最表面の層間絶縁層と、多層配線基板６に
実装される半導体チップ９との熱膨張係数と近づけて、
発生する熱応力を小さくすることにより、鉛フリーはん
だを用いた場合であっても、半導体装置９と多層配線基
板６との接続信頼性を確保することができる。 ところで、一次側の接続に用いられるはんだバンプの融
点は、二次側の接続にはんだを用いた場合には、二次側
のはんだよりも高くなくてはならない。すなわち、一次
側および二次側において、はんだ接続の温度を変化させ
て、温度階層を設けることが必要である。 例えば、半導体素子と多層配線基板の一次接続には高温
系鉛フリーはんだを、マルチチップモジュールと実装基
板１０との２次接続には低温系鉛フリーはんだを用いる
ことが望ましい。
だとして、Ｓｎ−Ｚｎ系、Ｓｎ−Ａｇ系、またはＳｎ−
Ａｇ−Ｃｕ系等のいわゆる鉛フリーはんだ、例えばＳｎ
-３.０Ａｇ−０.５Ｃｕを用いてもよい。 しかし、鉛フリーはんだは、従来使用されていた鉛はん
だに比べて固いため、半導体装置９と多層配線基板６と
の間で生じる熱応力をはんだバンプで緩和することが困
難である。 そこで、本実施例のように、絶縁基板１にガラスやシリ
コン基板を用いれば、発生する熱応力が小さくなり、鉛
フリーはんだを用いた場合であっても、半導体装置９と
多層配線基板６との接続信頼性を確保することができ
る。 また、層間絶縁層の物性値、例えば熱膨張係数や弾性係
数を多層配線基板の厚さ方向で変化させる、具体的に
は、一次側の最表面の層間絶縁層と、多層配線基板６に
実装される半導体チップ９との熱膨張係数と近づけて、
発生する熱応力を小さくすることにより、鉛フリーはん
だを用いた場合であっても、半導体装置９と多層配線基
板６との接続信頼性を確保することができる。 ところで、一次側の接続に用いられるはんだバンプの融
点は、二次側の接続にはんだを用いた場合には、二次側
のはんだよりも高くなくてはならない。すなわち、一次
側および二次側において、はんだ接続の温度を変化させ
て、温度階層を設けることが必要である。 例えば、半導体素子と多層配線基板の一次接続には高温
系鉛フリーはんだを、マルチチップモジュールと実装基
板１０との２次接続には低温系鉛フリーはんだを用いる
ことが望ましい。
【００６７】多層配線基板６の２次側には、ユーザ基板
１０との接続を取るため、外部接続端子７が形成されて
いる。外部接続端子７は、バンプ３００と同様に、はん
だボール以外にも、導電性の粒子を配合した樹脂などに
より構成しても良い。外部基板との接続方法によって
は、ボールや端子形成を行わずに使用しても良い。
１０との接続を取るため、外部接続端子７が形成されて
いる。外部接続端子７は、バンプ３００と同様に、はん
だボール以外にも、導電性の粒子を配合した樹脂などに
より構成しても良い。外部基板との接続方法によって
は、ボールや端子形成を行わずに使用しても良い。
【００６８】外部接続端子７として、はんだバンプを形
成した場合、隣り合うバンプ間の距離（バンプピッチ）
は５００umから８００um程度であるが、必然的にユーザ
基板の接続端子のピッチに制約されている。一般的に、
接続端子ピッチが狭くなるとユーザ基板の価格が増大す
るため、モジュール全体のコストを勘案して接続ピッチ
が決まっている。典型的な接続ピッチは前述の通り５０
０〜８００mm程度であるが、１０００mmを越える接続ピ
ッチとなる場合もある。バンプピッチにあわせてはんだ
バンプ７の直径を適宜選択するが、はんだバンプの直径
は最大でバンプピッチの約７０％の大きさとなる。
成した場合、隣り合うバンプ間の距離（バンプピッチ）
は５００umから８００um程度であるが、必然的にユーザ
基板の接続端子のピッチに制約されている。一般的に、
接続端子ピッチが狭くなるとユーザ基板の価格が増大す
るため、モジュール全体のコストを勘案して接続ピッチ
が決まっている。典型的な接続ピッチは前述の通り５０
０〜８００mm程度であるが、１０００mmを越える接続ピ
ッチとなる場合もある。バンプピッチにあわせてはんだ
バンプ７の直径を適宜選択するが、はんだバンプの直径
は最大でバンプピッチの約７０％の大きさとなる。
【００６９】外部接続端子７がはんだバンプの場合、は
んだとして、Ｓｎ−Ｚｎ系、Ｓｎ−Ａｇ系、またはＳｎ
−Ａｇ−Ｃｕ系等のいわゆる鉛フリーはんだ、例えばＳ
ｎ-３.０Ａｇ−０.５Ｃｕを用いてもよい。 上述したように、従来用いられていた鉛はんだに比べ、
鉛フリーはんだは固いので、鉛フリーはんだを用いた場
合は、マルチチップモジュールと実装基板１０との間で
生じる熱応力をはんだバンプ自身で緩和することが困難
である。 しかし、本実施例のように、応力緩和層を設けたり、マ
ルチチップモジュールの層間絶縁層の熱膨張係数を多層
配線基板の厚さ方向で変化させて、応力を緩和すること
により、鉛フリーはんだを用いた場合であっても、マル
チチップモジュールと実装基板１０との接続信頼性を確
保できる。 すなわち、本実施例における多層配線基板６は、半導体
チップのインターポーザとしての役割を果たすのみなら
ず、半導体装置９（半導体チップ、ＬＳＩ等）および多
層配線基板６と実装基板１０の間に生じる熱応力を緩和
する。さらに、応力緩和層等の手段により半導体モジュ
ール１０００とユーザ基板１０の間に生じる熱応力を緩
和することができれば、半導体モジュール１０００をユ
ーザ基板１０に実装する場合にアンダーフィルを充填す
る必要がなくなる。
んだとして、Ｓｎ−Ｚｎ系、Ｓｎ−Ａｇ系、またはＳｎ
−Ａｇ−Ｃｕ系等のいわゆる鉛フリーはんだ、例えばＳ
ｎ-３.０Ａｇ−０.５Ｃｕを用いてもよい。 上述したように、従来用いられていた鉛はんだに比べ、
鉛フリーはんだは固いので、鉛フリーはんだを用いた場
合は、マルチチップモジュールと実装基板１０との間で
生じる熱応力をはんだバンプ自身で緩和することが困難
である。 しかし、本実施例のように、応力緩和層を設けたり、マ
ルチチップモジュールの層間絶縁層の熱膨張係数を多層
配線基板の厚さ方向で変化させて、応力を緩和すること
により、鉛フリーはんだを用いた場合であっても、マル
チチップモジュールと実装基板１０との接続信頼性を確
保できる。 すなわち、本実施例における多層配線基板６は、半導体
チップのインターポーザとしての役割を果たすのみなら
ず、半導体装置９（半導体チップ、ＬＳＩ等）および多
層配線基板６と実装基板１０の間に生じる熱応力を緩和
する。さらに、応力緩和層等の手段により半導体モジュ
ール１０００とユーザ基板１０の間に生じる熱応力を緩
和することができれば、半導体モジュール１０００をユ
ーザ基板１０に実装する場合にアンダーフィルを充填す
る必要がなくなる。
【００７０】なお、本実施例に説明した半導体モジュー
ルであっても、ユーザがより高い信頼性を望む場合は、
半導体モジュールと実装基板１０（ユーザ基板）の間に
アンダーフィルを形成してもよいことはいうまでもな
い。アンダーフィルとして用いる樹脂は、エポキシ樹
脂、フェノール樹脂、シリコーン樹脂等を単独、あるい
は2種類以上混合したものに、二酸化珪素、酸化アルミ
ニウム等の充填材や、カップリング剤、着色剤、難燃剤
等を必要に応じて配合しても良い。
ルであっても、ユーザがより高い信頼性を望む場合は、
半導体モジュールと実装基板１０（ユーザ基板）の間に
アンダーフィルを形成してもよいことはいうまでもな
い。アンダーフィルとして用いる樹脂は、エポキシ樹
脂、フェノール樹脂、シリコーン樹脂等を単独、あるい
は2種類以上混合したものに、二酸化珪素、酸化アルミ
ニウム等の充填材や、カップリング剤、着色剤、難燃剤
等を必要に応じて配合しても良い。
【００７１】このように、半導体モジュールとして、貫
通孔を有するガラス基板またはシリコン基板を用いる
と、絶縁基板上に高密度に配線を形成できる。従って、
薄膜配線層の層数を少なくできるため、多層配線基板を
薄く形成でき、半導体モジュールを薄型化、小型化する
ことができる。
通孔を有するガラス基板またはシリコン基板を用いる
と、絶縁基板上に高密度に配線を形成できる。従って、
薄膜配線層の層数を少なくできるため、多層配線基板を
薄く形成でき、半導体モジュールを薄型化、小型化する
ことができる。
【００７２】また、薄膜配線層２の層数が少ないという
ことは、ＬＳＩ等の半導体チップ９からユーザ基板１０
への配線長が短くなるため、より高速な信号をやり取り
することができる。
ことは、ＬＳＩ等の半導体チップ９からユーザ基板１０
への配線長が短くなるため、より高速な信号をやり取り
することができる。
【００７３】また、このマルチチップモジュールを実装
した電気機器、例えば携帯電話等の携帯端末（情報送受
信端末）やパソコン、カーナビゲーション、デジタル／
アナログカメラまたはビデオ等をより小型化、高性能に
することができる。
した電気機器、例えば携帯電話等の携帯端末（情報送受
信端末）やパソコン、カーナビゲーション、デジタル／
アナログカメラまたはビデオ等をより小型化、高性能に
することができる。
【００７４】また、マルチチップモジュールは応力を緩
和する機構を有するため、このマルチチップモジュール
をユーザの基板に実装する場合に、アンダーフィルを省
略することも可能であり、電子装置を製造するユーザの
作業を軽減することも可能となる。
和する機構を有するため、このマルチチップモジュール
をユーザの基板に実装する場合に、アンダーフィルを省
略することも可能であり、電子装置を製造するユーザの
作業を軽減することも可能となる。
【００７５】続いて、多層配線基板６および半導体モジ
ュール１０００の製造方法の一例について説明する。本
実施例では、絶縁基板であるガラス又はシリコン基板に
応力緩和層となる厚膜の絶縁層を形成し、サンドブラス
トによって該絶縁層に貫通孔を形成している。
ュール１０００の製造方法の一例について説明する。本
実施例では、絶縁基板であるガラス又はシリコン基板に
応力緩和層となる厚膜の絶縁層を形成し、サンドブラス
トによって該絶縁層に貫通孔を形成している。
【００７６】基板１として、ガラスやシリコンを用いた
場合には、ウエハ状態で多層配線基板６を製作すること
も可能であるし、角型の薄板状で基板製作することも可
能である。
場合には、ウエハ状態で多層配線基板６を製作すること
も可能であるし、角型の薄板状で基板製作することも可
能である。
【００７７】図２８は、ガラス基板やシリコン基板３０
１を用いて多数個取りする状態を示す。ガラス基板やシ
リコン基板上に複数個のモジュール回路を形成し、所定
の半導体装置９（半導体チップ）、抵抗、コンデンサ等
を搭載し、外部接続端子となるはんだボールを搭載し、
さらに必要に応じて半導体装置と基板間を樹脂で充填す
る。その後、シリコンウエハのダイシングと同様な方法
により、各モジュール部分を個々に切り出し所望の半導
体装置を得ることが可能である。なお、下記では説明を
容易にするため、多層配線基板の一部の構造を用いて説
明する。 図１３は、本実施例にかかる製造方法をフローチャート
で表したものである。 なお、本実施例では、多層配線基板の二次側の外部接続
端子（二次側バンプ７）までを形成する工程を多層配線
基板の製造方法としているが、多層配線基板として出
荷、販売等する場合には、二次側バンプは必ずしも形成
されていなくてもよい。 図１４、図１５、図１６は本発明による多層配線板の製
造方法を説明した工程図である。
１を用いて多数個取りする状態を示す。ガラス基板やシ
リコン基板上に複数個のモジュール回路を形成し、所定
の半導体装置９（半導体チップ）、抵抗、コンデンサ等
を搭載し、外部接続端子となるはんだボールを搭載し、
さらに必要に応じて半導体装置と基板間を樹脂で充填す
る。その後、シリコンウエハのダイシングと同様な方法
により、各モジュール部分を個々に切り出し所望の半導
体装置を得ることが可能である。なお、下記では説明を
容易にするため、多層配線基板の一部の構造を用いて説
明する。 図１３は、本実施例にかかる製造方法をフローチャート
で表したものである。 なお、本実施例では、多層配線基板の二次側の外部接続
端子（二次側バンプ７）までを形成する工程を多層配線
基板の製造方法としているが、多層配線基板として出
荷、販売等する場合には、二次側バンプは必ずしも形成
されていなくてもよい。 図１４、図１５、図１６は本発明による多層配線板の製
造方法を説明した工程図である。
【００７８】まず、配線基板に用いられる絶縁基板１と
して、ガラス基板またはシリコン基板を用意する。必要
に応じ、表面や端面の整面処理や清浄化処理をおこなっ
ておく。適切な端面処理をおこなうことにより、製造上
の不良を低減できる。
して、ガラス基板またはシリコン基板を用意する。必要
に応じ、表面や端面の整面処理や清浄化処理をおこなっ
ておく。適切な端面処理をおこなうことにより、製造上
の不良を低減できる。
【００７９】なお、シリコンの素材そのものは導電性
（半導体〜導体）であるため、これを絶縁基板として用
いる場合には、その表面に絶縁性の膜を形成する必要が
ある。このような膜としては、例えば、水蒸気中で加熱
することによって表面に形成できる熱酸化膜や、有機樹
脂膜などがある。図１４、図１５、図１６では簡便化の
ために、シリコン基板の場合は、その表面に形成した絶
縁膜を一体化して絶縁基板１と表示している。
（半導体〜導体）であるため、これを絶縁基板として用
いる場合には、その表面に絶縁性の膜を形成する必要が
ある。このような膜としては、例えば、水蒸気中で加熱
することによって表面に形成できる熱酸化膜や、有機樹
脂膜などがある。図１４、図１５、図１６では簡便化の
ために、シリコン基板の場合は、その表面に形成した絶
縁膜を一体化して絶縁基板１と表示している。
【００８０】次に、図１４.aに示すように、絶縁基板１
の表面に配線１２０を形成する。配線形成は例えばセミ
アディティブ法を用いることができる。セミアディティ
ブ法で配線形成する場合、めっき種膜を成膜する前に絶
縁基板１の表面をスパッタエッチ等によって清浄化して
おくと良い。これにより、基板表面と配線との密着性を
確保できる。配線材料は導電性の観点から、Ｃｕ、Ａ
ｌ、Ａｇ、Ａｕがよいが、腐食性、マイグレーション耐
性、価格を考慮するとCuが望ましい。Cuは延性を有する
材料であるため、サンドブラスト加工のマスクとして使
用することもできる。
の表面に配線１２０を形成する。配線形成は例えばセミ
アディティブ法を用いることができる。セミアディティ
ブ法で配線形成する場合、めっき種膜を成膜する前に絶
縁基板１の表面をスパッタエッチ等によって清浄化して
おくと良い。これにより、基板表面と配線との密着性を
確保できる。配線材料は導電性の観点から、Ｃｕ、Ａ
ｌ、Ａｇ、Ａｕがよいが、腐食性、マイグレーション耐
性、価格を考慮するとCuが望ましい。Cuは延性を有する
材料であるため、サンドブラスト加工のマスクとして使
用することもできる。
【００８１】続いて、図１４.bに示すように、配線パタ
ーンの上に層間絶縁層１１０を形成する。層間絶縁層１
１０の厚みはおおむね約５〜５０umの範囲であるが、よ
り好ましくは約１０から２０umである。層間絶縁層１１
０としてはポリアミド樹脂、ポリイミド樹脂、ポリベン
ゾシクロブテン樹脂、ポリベンズオキサゾール樹脂等を
用いることができる。絶縁基板１上に薄膜配線層２を１
層ずつ形成する場合、その薄膜配線層の層数および層の
厚さは必要に応じて変化させることができる。各層を１
層ずつ形成することを利用して、配線層の厚さや層間絶
縁材料の厚さ、材質などを調整することにより、配線の
電気特性を向上させることも可能である。例えば、グラ
ンド層と信号層との間の絶縁層の絶縁材料Aと信号層の
線間の絶縁材料Bとで異なる誘電特性を有する材料を使
用することにより、グランド層と信号層、信号層同士の
電気的結合の強度を調節することができ、高速配線への
対応が可能となる。また、各層間絶縁層の材質を変える
ことにより、基板の厚さ方向で線膨張係数を変化させる
こともできる。 図１４.ｂでは、半導体チップが搭載される絶縁基板１
の面（１次側）には２層の配線層が形成されて、この半
導体モジュールが実装される面（２次側）には１層の配
線層が形成された場合を示す。なお、絶縁基板の１次側
と２次側で配線の形成方法を異ならせてもよい。すなわ
ち、絶縁基板の１次側には半導体チップが搭載されるた
め、狭ピッチの配線パターンが要求される。一方、絶縁
基板の２次側は実装基板（ユーザ基板）に接続されるた
め、１次側ほど狭ピッチの配線は要求されない。従っ
て、例えば狭ピッチが要求される１次側配線ではフォト
リソおよびめっきにより、２次側配線を印刷によって形
成してもよい。
ーンの上に層間絶縁層１１０を形成する。層間絶縁層１
１０の厚みはおおむね約５〜５０umの範囲であるが、よ
り好ましくは約１０から２０umである。層間絶縁層１１
０としてはポリアミド樹脂、ポリイミド樹脂、ポリベン
ゾシクロブテン樹脂、ポリベンズオキサゾール樹脂等を
用いることができる。絶縁基板１上に薄膜配線層２を１
層ずつ形成する場合、その薄膜配線層の層数および層の
厚さは必要に応じて変化させることができる。各層を１
層ずつ形成することを利用して、配線層の厚さや層間絶
縁材料の厚さ、材質などを調整することにより、配線の
電気特性を向上させることも可能である。例えば、グラ
ンド層と信号層との間の絶縁層の絶縁材料Aと信号層の
線間の絶縁材料Bとで異なる誘電特性を有する材料を使
用することにより、グランド層と信号層、信号層同士の
電気的結合の強度を調節することができ、高速配線への
対応が可能となる。また、各層間絶縁層の材質を変える
ことにより、基板の厚さ方向で線膨張係数を変化させる
こともできる。 図１４.ｂでは、半導体チップが搭載される絶縁基板１
の面（１次側）には２層の配線層が形成されて、この半
導体モジュールが実装される面（２次側）には１層の配
線層が形成された場合を示す。なお、絶縁基板の１次側
と２次側で配線の形成方法を異ならせてもよい。すなわ
ち、絶縁基板の１次側には半導体チップが搭載されるた
め、狭ピッチの配線パターンが要求される。一方、絶縁
基板の２次側は実装基板（ユーザ基板）に接続されるた
め、１次側ほど狭ピッチの配線は要求されない。従っ
て、例えば狭ピッチが要求される１次側配線ではフォト
リソおよびめっきにより、２次側配線を印刷によって形
成してもよい。
【００８２】図１７、図３５は、絶縁基板１上の２次側
の配線パターンを示したものである。図１７、図３５の
パッドの部分のうち、サンドブラストするときに研磨粒
子があたる部分を斜線で示している。このように、貫通
孔１００が形成される位置を取り巻くように銅パッドを
あらかじめ設けておくことにより、サンドブラストによ
って絶縁基板１の表面にマイクロクラックが生じにくく
することができ、絶縁基板の強度を維持することができ
る。
の配線パターンを示したものである。図１７、図３５の
パッドの部分のうち、サンドブラストするときに研磨粒
子があたる部分を斜線で示している。このように、貫通
孔１００が形成される位置を取り巻くように銅パッドを
あらかじめ設けておくことにより、サンドブラストによ
って絶縁基板１の表面にマイクロクラックが生じにくく
することができ、絶縁基板の強度を維持することができ
る。
【００８３】続いて、図１４.ｃでは、半導体モジュー
ルがユーザ基板に実装される絶縁基板１の面（２次側）
に、ステンシル印刷やフォトリソグラフィ等により厚膜
の絶縁層５を形成する。この絶縁層５は応力緩和層の役
割を果たし、半導体モジュールと実装基板１０の線膨張
係数の差から生じる熱応力を緩和することができる。な
お、所定の位置に精度良く絶縁層を形成したい場合は、
ステンシルマスクを用いてスクリーン印刷した後にレー
ザトリミングするなどの方法がある。
ルがユーザ基板に実装される絶縁基板１の面（２次側）
に、ステンシル印刷やフォトリソグラフィ等により厚膜
の絶縁層５を形成する。この絶縁層５は応力緩和層の役
割を果たし、半導体モジュールと実装基板１０の線膨張
係数の差から生じる熱応力を緩和することができる。な
お、所定の位置に精度良く絶縁層を形成したい場合は、
ステンシルマスクを用いてスクリーン印刷した後にレー
ザトリミングするなどの方法がある。
【００８４】次に、図１５.ａ、図１５.ｂの工程によ
り、絶縁基板１の両面の配線層を接続する貫通孔１００
を形成する。このとき、応力緩和層５と絶縁基板１は材
質（硬度）が異なり、サンドブラストによって、応力緩
和層５に貫通孔１００を形成することは困難である。従
って、レーザ加工等によって応力緩和層５に穴（窪み部
分）を形成し、その後サンドブラストによって絶縁基板
１に貫通孔１００を形成する。
り、絶縁基板１の両面の配線層を接続する貫通孔１００
を形成する。このとき、応力緩和層５と絶縁基板１は材
質（硬度）が異なり、サンドブラストによって、応力緩
和層５に貫通孔１００を形成することは困難である。従
って、レーザ加工等によって応力緩和層５に穴（窪み部
分）を形成し、その後サンドブラストによって絶縁基板
１に貫通孔１００を形成する。
【００８５】多層配線基板６に貫通孔１００を形成する
ためのマスクを形成する方法の代表例は次の通りであ
る。第１の方法は、フォトリソグラフィ技術を用いる方
法である。具体的には、サンドブラスト加工の際にマスク
となるブラストレジストを応力緩和層の上に成膜し、こ
のブラストレジストと応力緩和層をフォトリソグラフィ
技術により開孔する。この開孔されたブラストレジスト
は、サンドブラストにより、応力緩和層に貫通孔を形成
するためのマスクとなる。この方法では、ブラストレジ
ストと応力緩和層の両方を一括して開孔することができ
る。しかし、ブラストレジストおよび応力緩和層の両方
が感光性材料であることが条件である。 第２の方法は、レーザ加工を用いる方法である。具体的
には、第１の方法と同様に、ブラストレジストを応力緩
和層の上に成膜し、ブラストレジストと応力緩和層をレ
ーザ加工により一括で開孔する。第２の方法では、ブラ
ストレジスト及び応力緩和層の感光性有無に関わらず用
いることができる。また、この第２の方法で使用するブ
ラストレジストには解像特性が必ずしも必要ではないた
め、第１の方法と比べてブラスト耐性がより優れた材料
を選択できる。
ためのマスクを形成する方法の代表例は次の通りであ
る。第１の方法は、フォトリソグラフィ技術を用いる方
法である。具体的には、サンドブラスト加工の際にマスク
となるブラストレジストを応力緩和層の上に成膜し、こ
のブラストレジストと応力緩和層をフォトリソグラフィ
技術により開孔する。この開孔されたブラストレジスト
は、サンドブラストにより、応力緩和層に貫通孔を形成
するためのマスクとなる。この方法では、ブラストレジ
ストと応力緩和層の両方を一括して開孔することができ
る。しかし、ブラストレジストおよび応力緩和層の両方
が感光性材料であることが条件である。 第２の方法は、レーザ加工を用いる方法である。具体的
には、第１の方法と同様に、ブラストレジストを応力緩
和層の上に成膜し、ブラストレジストと応力緩和層をレ
ーザ加工により一括で開孔する。第２の方法では、ブラ
ストレジスト及び応力緩和層の感光性有無に関わらず用
いることができる。また、この第２の方法で使用するブ
ラストレジストには解像特性が必ずしも必要ではないた
め、第１の方法と比べてブラスト耐性がより優れた材料
を選択できる。
【００８６】第３の方法は、第１の方法と同様に、感光
性のブラストレジストを応力緩和層の上に成膜し、フォ
トリソグラフィにより、ブラストレジストに開孔パター
ンを形成する。次に、ブラストレジストの開孔部を通し
て応力緩和層をエッチングして応力緩和層５に穴（窪み
部分）を形成する。
性のブラストレジストを応力緩和層の上に成膜し、フォ
トリソグラフィにより、ブラストレジストに開孔パター
ンを形成する。次に、ブラストレジストの開孔部を通し
て応力緩和層をエッチングして応力緩和層５に穴（窪み
部分）を形成する。
【００８７】上記ブラストレジストは耐熱性および耐サ
ンドブラスト性を有することが必要であるが、その成膜
には、（１）耐サンドブラスト性を有する感光性樹脂を
薄膜配線層２上に塗布するか、（２）耐サンドブラスト
性を有する感光性樹脂をドライフィルム状としたものを
貼り付ける、などの方法がある。なお、貫通孔の開孔径
や孔ピッチ、およびその位置精度次第で、マスクのパタ
ーンをスクリーン印刷によって形成することも可能であ
る。その場合、必要に応じてフォトリソグラフィやレー
ザによる追加加工で位置精度、加工精度の微調整するこ
ともできる。
ンドブラスト性を有することが必要であるが、その成膜
には、（１）耐サンドブラスト性を有する感光性樹脂を
薄膜配線層２上に塗布するか、（２）耐サンドブラスト
性を有する感光性樹脂をドライフィルム状としたものを
貼り付ける、などの方法がある。なお、貫通孔の開孔径
や孔ピッチ、およびその位置精度次第で、マスクのパタ
ーンをスクリーン印刷によって形成することも可能であ
る。その場合、必要に応じてフォトリソグラフィやレー
ザによる追加加工で位置精度、加工精度の微調整するこ
ともできる。
【００８８】上記第１から第３などの方法により、図１
５.ａに示す形状となるが、このとき、形成された窪み
部分が絶縁基板１に達していてもよいが、必ずしも達し
ていなくても良い。
５.ａに示す形状となるが、このとき、形成された窪み
部分が絶縁基板１に達していてもよいが、必ずしも達し
ていなくても良い。
【００８９】続いて、図１５.ｂに示すように、同じマ
スクを用いて、その応力緩和層５の穴（窪み部分）に対
してサンドブラストを行い、絶縁基板１に貫通孔１００
を形成する。
スクを用いて、その応力緩和層５の穴（窪み部分）に対
してサンドブラストを行い、絶縁基板１に貫通孔１００
を形成する。
【００９０】貫通孔１００を形成する条件は、基板材質
の特性、特に基板の弾性率や破壊靭性に応じて適宜選択
する必要があるが、比重が2.0〜10.0でバルク材の曲げ
強度が0.1〜2.0GPaとなるような加工粒体を使用するこ
とが望ましい。加工粒体の粒径が大きくなるほど加工速
度は速くなりやすいが、逆に後述するマイクロクラック
やチッピングの問題が発生しやすい傾向がある。
の特性、特に基板の弾性率や破壊靭性に応じて適宜選択
する必要があるが、比重が2.0〜10.0でバルク材の曲げ
強度が0.1〜2.0GPaとなるような加工粒体を使用するこ
とが望ましい。加工粒体の粒径が大きくなるほど加工速
度は速くなりやすいが、逆に後述するマイクロクラック
やチッピングの問題が発生しやすい傾向がある。
【００９１】本実施例では、基板材質や貫通孔の加工寸
法（厚み、径）、所望の加工速度などを考慮して加工粉
体の粒径（＃）を決定するが、＃１５０〜＃２０００の
範囲であることが望ましい。本実施例では＃５００、＃
６００、＃７００、＃８００、＃９００、＃１０００、
＃１１００、＃１２００のいずれか、あるいはそれらを
適宜組み合わせて使用した。なお、加工粉体は循環・再
利用するが、使用している間に互いに衝突して破砕しあ
うので、粒径が上記範囲を維持するように適宜分球する
と良い。また、基板の貫通孔部分の破砕粉等も混入する
ので、必要に応じ、これを除去する。従って、本実施例
において貫通孔形成に使用するサンドブラストマシン
は、循環・再利用機構と、分球機構とを備えていること
が望ましい。加工粉体の循環・再利用や分球が貫通孔加
工と同時並行で自動的に運転されるように設定されてい
るサンドブラストマシンを使用すると実用的である。
法（厚み、径）、所望の加工速度などを考慮して加工粉
体の粒径（＃）を決定するが、＃１５０〜＃２０００の
範囲であることが望ましい。本実施例では＃５００、＃
６００、＃７００、＃８００、＃９００、＃１０００、
＃１１００、＃１２００のいずれか、あるいはそれらを
適宜組み合わせて使用した。なお、加工粉体は循環・再
利用するが、使用している間に互いに衝突して破砕しあ
うので、粒径が上記範囲を維持するように適宜分球する
と良い。また、基板の貫通孔部分の破砕粉等も混入する
ので、必要に応じ、これを除去する。従って、本実施例
において貫通孔形成に使用するサンドブラストマシン
は、循環・再利用機構と、分球機構とを備えていること
が望ましい。加工粉体の循環・再利用や分球が貫通孔加
工と同時並行で自動的に運転されるように設定されてい
るサンドブラストマシンを使用すると実用的である。
【００９２】なお、フォトエッチングやレーザ加工で応
力緩和層に孔を設けた場合、絶縁基板１の表面に樹脂加
工残さが残ることがあるが、絶縁基板１に行うサンドブ
ラスト加工の際に一緒に除去される。通常レーザ加工に
より樹脂に孔を形成すると、配線接続信頼性低下の原因
となる樹脂の残留（スミア）が形成され、化学処理等に
よるデスミア処理を行う工程が必要となる。本実施例の
製造工程では、レーザ加工で形成した窪み部分に対して
サンドブラストするため、サンドブラストの段階でスミ
アを除去することができ、化学的なデスミア処理を行う
必要がない。
力緩和層に孔を設けた場合、絶縁基板１の表面に樹脂加
工残さが残ることがあるが、絶縁基板１に行うサンドブ
ラスト加工の際に一緒に除去される。通常レーザ加工に
より樹脂に孔を形成すると、配線接続信頼性低下の原因
となる樹脂の残留（スミア）が形成され、化学処理等に
よるデスミア処理を行う工程が必要となる。本実施例の
製造工程では、レーザ加工で形成した窪み部分に対して
サンドブラストするため、サンドブラストの段階でスミ
アを除去することができ、化学的なデスミア処理を行う
必要がない。
【００９３】サンドブラストにより貫通孔１００を形成
すると、一方の開口端から他方の開口端で、貫通孔１０
０の径の大きさは異なるように形成されるが、このよう
にテーパを有することにより、スパッタや無電解めっき
等の成膜方法により貫通孔１００の内面に給電膜が形成
され易くなる。
すると、一方の開口端から他方の開口端で、貫通孔１０
０の径の大きさは異なるように形成されるが、このよう
にテーパを有することにより、スパッタや無電解めっき
等の成膜方法により貫通孔１００の内面に給電膜が形成
され易くなる。
【００９４】応力緩和層５が形成されていない絶縁基板
１の面（１次側）において、貫通孔１００が形成される
位置にあらかじめ銅配線を形成しておくと、サンドブラ
ストが絶縁基板１を貫通した後に、サンドブラストによ
って一次側の層間絶縁層１１０（薄膜配線層２）が削ら
れることを防止することができる。
１の面（１次側）において、貫通孔１００が形成される
位置にあらかじめ銅配線を形成しておくと、サンドブラ
ストが絶縁基板１を貫通した後に、サンドブラストによ
って一次側の層間絶縁層１１０（薄膜配線層２）が削ら
れることを防止することができる。
【００９５】貫通孔１００が形成された後、エッチング
等によりマスクを除去する。
等によりマスクを除去する。
【００９６】続いて、必要に応じて、貫通孔１００を形
成する過程で絶縁基板１の貫通孔１００周辺に生じたマ
イクロクラックを除去する。
成する過程で絶縁基板１の貫通孔１００周辺に生じたマ
イクロクラックを除去する。
【００９７】絶縁基板１に生じるマイクロクラックは、
大きく分けるといわゆるメディアンクラックとラテラル
クラックと呼ばれる２種類に分類される。メディアンク
ラックは貫通孔側壁面に対して深さ方向にのびているク
ラックであり、一方、ラテラルクラックは貫通孔側壁面
に対して沿面方向にのびるものである。
大きく分けるといわゆるメディアンクラックとラテラル
クラックと呼ばれる２種類に分類される。メディアンク
ラックは貫通孔側壁面に対して深さ方向にのびているク
ラックであり、一方、ラテラルクラックは貫通孔側壁面
に対して沿面方向にのびるものである。
【００９８】我々の実験によると、ラテラルクラックの
発生状況がサンドブラストによる貫通孔加工の能率に影
響を与えるものと推測され、ラテラルクラックが発生し
やすくなるような加工条件を選択することによりサンド
ブラストの加工能率が増大する。一方、メディアンクラ
ックは貫通孔壁面に対して深さ方向にのびており、我々
の実験によるとメディアンクラックが多くなるほど基板
強度、特に抗折強度が低下しやすい傾向があった。
発生状況がサンドブラストによる貫通孔加工の能率に影
響を与えるものと推測され、ラテラルクラックが発生し
やすくなるような加工条件を選択することによりサンド
ブラストの加工能率が増大する。一方、メディアンクラ
ックは貫通孔壁面に対して深さ方向にのびており、我々
の実験によるとメディアンクラックが多くなるほど基板
強度、特に抗折強度が低下しやすい傾向があった。
【００９９】従って、本実施例では、ラテラルクラック
が発生しやすく、メディアンクラックが発生しにくいよ
うなサンドブラスト条件を選定することが肝要である。
我々の実験によると、ラテラルクラックとメディアンク
ラックの発生比率は、（１）加工粒体の硬度、（２）加
工粒体の形状、（３）加工粒体の粒径、（４）加工粒体
が被加工物へ単位時間に衝突する回数、（５）加工粒体
が被加工物に衝突する角度、（６）加工粒体を搬送する
気体の圧力、等に依存していることがわかった。従っ
て、単位時間の衝突回数や衝突角度、搬送気体の圧力な
どを調整できるようなノズルを有しているブラストマシ
ンを使用すると良い。適切なブラストマシンと加工条件
を選ぶと加工能率と基板強度とを両立できる。
が発生しやすく、メディアンクラックが発生しにくいよ
うなサンドブラスト条件を選定することが肝要である。
我々の実験によると、ラテラルクラックとメディアンク
ラックの発生比率は、（１）加工粒体の硬度、（２）加
工粒体の形状、（３）加工粒体の粒径、（４）加工粒体
が被加工物へ単位時間に衝突する回数、（５）加工粒体
が被加工物に衝突する角度、（６）加工粒体を搬送する
気体の圧力、等に依存していることがわかった。従っ
て、単位時間の衝突回数や衝突角度、搬送気体の圧力な
どを調整できるようなノズルを有しているブラストマシ
ンを使用すると良い。適切なブラストマシンと加工条件
を選ぶと加工能率と基板強度とを両立できる。
【０１００】しかしながら、メディアンクラックが全く
発生させないようにすることは実用上困難であり、仮に
メディアンクラックを全く発生させなかったとしても、
ラテラルクラックを起点に亀裂進展すると基板強度が低
下して破損するおそれがあるため、貫通孔形成後にはマ
イクロクラックを除去する工程を入れておくことが望ま
しい。
発生させないようにすることは実用上困難であり、仮に
メディアンクラックを全く発生させなかったとしても、
ラテラルクラックを起点に亀裂進展すると基板強度が低
下して破損するおそれがあるため、貫通孔形成後にはマ
イクロクラックを除去する工程を入れておくことが望ま
しい。
【０１０１】我々の実験によると貫通孔壁面の最表面を
組成流動領域での機械加工や、化学的処理などで整面す
るなどの方法で貫通孔壁面の表面を除去してやれば、マ
イクロクラックが除去できる。あるいは、ガラス基板の
場合には、少なくとも貫通孔周囲を軟化〜溶融温度まで
加熱して自己融着させるなどの処理を施して、マイクロ
クラックを除去することもできる。貫通孔周囲を加熱す
る方法として、例えば、レーザーアニールなどの方法が
挙げられる。あるいは、ガラス基板全体を加熱してマイ
クロクラックを自己融着させた後にゆっくり冷却する
と、孔加工時にガラス基板内に蓄積されたひずみが開放
されるので、基板割れによる不良率を低下させることが
できる。
組成流動領域での機械加工や、化学的処理などで整面す
るなどの方法で貫通孔壁面の表面を除去してやれば、マ
イクロクラックが除去できる。あるいは、ガラス基板の
場合には、少なくとも貫通孔周囲を軟化〜溶融温度まで
加熱して自己融着させるなどの処理を施して、マイクロ
クラックを除去することもできる。貫通孔周囲を加熱す
る方法として、例えば、レーザーアニールなどの方法が
挙げられる。あるいは、ガラス基板全体を加熱してマイ
クロクラックを自己融着させた後にゆっくり冷却する
と、孔加工時にガラス基板内に蓄積されたひずみが開放
されるので、基板割れによる不良率を低下させることが
できる。
【０１０２】続いて、図１６に示すように、絶縁基板１
の１次側と２次側の配線層を電気的に接続するため、貫
通孔１００の内壁面および多層配線基板の最表面に配線
を形成する。
の１次側と２次側の配線層を電気的に接続するため、貫
通孔１００の内壁面および多層配線基板の最表面に配線
を形成する。
【０１０３】本実施例に好適な配線形成方法はいくつか
あげられる。以下には、その代表例を例示する。第１の
方法では、まず、貫通孔１００の内壁に給電膜をスパッ
タやＣＶＤ、蒸着などの方法により形成する。給電膜と
しては、例えばクロム／銅の多層膜が好ましいが、チタ
ン／銅の多層膜などめっき給電膜として公知慣用の膜構
成であればどれでも良い。ここで、クロムの機能は、基
板と銅との接着を確保することであり、その膜厚は、７
５ナノメートル程度であり、最大でも０．５マイクロメ
ートル程度である。一方、給電膜の銅の膜厚は０．５マ
イクロメートル程度、最大で１マイクロメートルであ
る。給電膜の形成後、絶縁基板１の表面にめっきレジス
トを成膜し、フォトリソグラフィ技術により、配線の逆
パターンとなるめっきマスクを形成した後、電気めっき
により給電膜の上に配線を形成する。レジスト除去、め
っき種膜除去を経て、配線間に絶縁膜（線間絶縁膜）を
形成する。なお図２は、基板最表面における配線間絶縁
膜（線間絶縁膜）の形成前の状態を示している。
あげられる。以下には、その代表例を例示する。第１の
方法では、まず、貫通孔１００の内壁に給電膜をスパッ
タやＣＶＤ、蒸着などの方法により形成する。給電膜と
しては、例えばクロム／銅の多層膜が好ましいが、チタ
ン／銅の多層膜などめっき給電膜として公知慣用の膜構
成であればどれでも良い。ここで、クロムの機能は、基
板と銅との接着を確保することであり、その膜厚は、７
５ナノメートル程度であり、最大でも０．５マイクロメ
ートル程度である。一方、給電膜の銅の膜厚は０．５マ
イクロメートル程度、最大で１マイクロメートルであ
る。給電膜の形成後、絶縁基板１の表面にめっきレジス
トを成膜し、フォトリソグラフィ技術により、配線の逆
パターンとなるめっきマスクを形成した後、電気めっき
により給電膜の上に配線を形成する。レジスト除去、め
っき種膜除去を経て、配線間に絶縁膜（線間絶縁膜）を
形成する。なお図２は、基板最表面における配線間絶縁
膜（線間絶縁膜）の形成前の状態を示している。
【０１０４】第２の方法は配線形成にサブトラクティブ
法を用いる。配線として、クロム／銅などからなる多層
膜をスパッタ成膜するところまでは第１の方法と同じで
あるが、その後、全面にめっきを施してから、絶縁基板
の表裏にエッチングレジストを成膜、フォトリソグラフ
ィ技術によりエッチングマスクパターンを形成する。エ
ッチングによって配線を形成した後、レジスト除去、線
間絶縁膜を形成する。
法を用いる。配線として、クロム／銅などからなる多層
膜をスパッタ成膜するところまでは第１の方法と同じで
あるが、その後、全面にめっきを施してから、絶縁基板
の表裏にエッチングレジストを成膜、フォトリソグラフ
ィ技術によりエッチングマスクパターンを形成する。エ
ッチングによって配線を形成した後、レジスト除去、線
間絶縁膜を形成する。
【０１０５】第３の方法では、貫通孔内部に導電性材料
を充填する。導電材料充填には、例えば、ペースト印刷
などが用いられる。なお、導電材料充填に先立って上記
２つの方法と同様に貫通孔内壁にスパッタ成膜してもよ
い。内壁表面にスパッタ膜を形成すると、（１）内壁表
面の平滑性向上による充填性の改善、（２）充填材と絶
縁基板との密着性向上、などの効果がある。
を充填する。導電材料充填には、例えば、ペースト印刷
などが用いられる。なお、導電材料充填に先立って上記
２つの方法と同様に貫通孔内壁にスパッタ成膜してもよ
い。内壁表面にスパッタ膜を形成すると、（１）内壁表
面の平滑性向上による充填性の改善、（２）充填材と絶
縁基板との密着性向上、などの効果がある。
【０１０６】その場合に成膜するスパッタ膜は、第１や
第２の方法と同様のクロム／銅の多層膜でもよいし、単
層膜でも構わない。導電性材料としてはんだを使用する
場合には、絶縁基板との密着性を確保するためのクロム
やチタンなどの膜とはんだの濡れ性を確保するための銅
やニッケル、金などの膜との積層膜であることが望まし
い。貫通孔内部の導電材料充填のあとは、セミアディテ
ィブ法かサブトラクティブ法によって基板表面に配線を
形成する。なお、配線パターンによっては、ペースト印
刷によって貫通孔充填と配線パターン形成とを一括で達
成できる場合もある。
第２の方法と同様のクロム／銅の多層膜でもよいし、単
層膜でも構わない。導電性材料としてはんだを使用する
場合には、絶縁基板との密着性を確保するためのクロム
やチタンなどの膜とはんだの濡れ性を確保するための銅
やニッケル、金などの膜との積層膜であることが望まし
い。貫通孔内部の導電材料充填のあとは、セミアディテ
ィブ法かサブトラクティブ法によって基板表面に配線を
形成する。なお、配線パターンによっては、ペースト印
刷によって貫通孔充填と配線パターン形成とを一括で達
成できる場合もある。
【０１０７】上記第１から第３の方法を単独、あるいは
適宜組み合わせて使用することで、基板の表裏を接続す
る貫通孔の導通配線と基板表面（２次側）の配線とを形
成する。基板表面の配線は、必要な層数積層するが、電
気抵抗の観点から銅配線であることが望ましい。また、
必要に応じて、密着信頼性、絶縁信頼性などの観点か
ら、銅の表面に異種金属を成膜することがある。
適宜組み合わせて使用することで、基板の表裏を接続す
る貫通孔の導通配線と基板表面（２次側）の配線とを形
成する。基板表面の配線は、必要な層数積層するが、電
気抵抗の観点から銅配線であることが望ましい。また、
必要に応じて、密着信頼性、絶縁信頼性などの観点か
ら、銅の表面に異種金属を成膜することがある。
【０１０８】なお、絶縁基板１がガラス基板の場合、ガ
ラスは絶縁性を有する素材であるため、貫通孔内壁に直
接接触するように配線等を形成しても問題はないが、密
着性や絶縁信頼性、耐マイグレーション性、耐湿性など
の観点から、貫通孔内壁面の表面を覆うように絶縁層を
形成してもよい。一方、絶縁基板１がシリコン基板の場
合には、シリコンが導電性を有しているため、配線基板
１の表裏を接続するための配線を形成するに先立って貫
通孔内壁面表面を覆うように絶縁層を設ける必要があ
る。
ラスは絶縁性を有する素材であるため、貫通孔内壁に直
接接触するように配線等を形成しても問題はないが、密
着性や絶縁信頼性、耐マイグレーション性、耐湿性など
の観点から、貫通孔内壁面の表面を覆うように絶縁層を
形成してもよい。一方、絶縁基板１がシリコン基板の場
合には、シリコンが導電性を有しているため、配線基板
１の表裏を接続するための配線を形成するに先立って貫
通孔内壁面表面を覆うように絶縁層を設ける必要があ
る。
【０１０９】以上の工程により、貫通孔１００を有する
多層配線基板６を形成することができる。このように多
層配線基板を多面取りできる状態で出荷してもよいし、
さらに多層配線基板をダイシングして個別化して出荷し
てもよい。多層配線基板をダイシングせずに出荷する場
合は、後の半導体チップ等を実装し、マルチチップモジ
ュールを形成した後にダイシングしてもよい。 図３に示すように、はんだバンプ等の外部接続端子３０
０や異方導電性シート（ＡＣＦ）を用いて、多層配線基
板６に半導体装置９およびコンデンサ等を実装し、半導
体モジュールを形成する。多層配線基板６の２次側に
は、この半導体モジュール１０００を実装基板１０に実
装するため外部接続端子、例えばはんだバンプ７（２次
接続用バンプ）を形成する。
多層配線基板６を形成することができる。このように多
層配線基板を多面取りできる状態で出荷してもよいし、
さらに多層配線基板をダイシングして個別化して出荷し
てもよい。多層配線基板をダイシングせずに出荷する場
合は、後の半導体チップ等を実装し、マルチチップモジ
ュールを形成した後にダイシングしてもよい。 図３に示すように、はんだバンプ等の外部接続端子３０
０や異方導電性シート（ＡＣＦ）を用いて、多層配線基
板６に半導体装置９およびコンデンサ等を実装し、半導
体モジュールを形成する。多層配線基板６の２次側に
は、この半導体モジュール１０００を実装基板１０に実
装するため外部接続端子、例えばはんだバンプ７（２次
接続用バンプ）を形成する。
【０１１０】例えば、まず、配線基板の１次側に半導体
装置９の外部端子ピッチに応じてはんだバンプ（１次側
バンプ）を形成する。バンプピッチは一般に約５０〜５
００umの範囲になることが多い。バンプサイズは前記バ
ンプピッチに対して約１５〜８０％、望ましくは、約３
０〜６５％になるように調整する。
装置９の外部端子ピッチに応じてはんだバンプ（１次側
バンプ）を形成する。バンプピッチは一般に約５０〜５
００umの範囲になることが多い。バンプサイズは前記バ
ンプピッチに対して約１５〜８０％、望ましくは、約３
０〜６５％になるように調整する。
【０１１１】続いて、形成された１次バンプを用いて、
多層配線基板６に半導体装置９を実装する。この１次側
バンプのピッチは約５０から５００um程度である。配線
基板６と半導体装置９とは線膨脹係数の差は小さいが、
必要に応じて、配線基板６と半導体装置９との間にアン
ダーフィル剤を充填したり、半導体装置９の上部にポッ
ティング材を塗布してもよい。バンプサイズが２００マ
イクロメータ以下という微少なバンプになると、バンプ
の体積が小さくなったことにより機械的強度が低下する
場合があるが、その場合にはアンダーフィル剤やポッテ
ィング材を単独あるいは組み合わせて使用することによ
って信頼性低下などの問題は起こらない。
多層配線基板６に半導体装置９を実装する。この１次側
バンプのピッチは約５０から５００um程度である。配線
基板６と半導体装置９とは線膨脹係数の差は小さいが、
必要に応じて、配線基板６と半導体装置９との間にアン
ダーフィル剤を充填したり、半導体装置９の上部にポッ
ティング材を塗布してもよい。バンプサイズが２００マ
イクロメータ以下という微少なバンプになると、バンプ
の体積が小さくなったことにより機械的強度が低下する
場合があるが、その場合にはアンダーフィル剤やポッテ
ィング材を単独あるいは組み合わせて使用することによ
って信頼性低下などの問題は起こらない。
【０１１２】そして、半導体モジュールを実装基板１０
に実装するためのバンプ７（２次側バンプ）を形成す
る。
に実装するためのバンプ７（２次側バンプ）を形成す
る。
【０１１３】これにより、半導体装置９（半導体チッ
プ）の配線と、一次側バンプ７が電気的に接続され、ま
た多層配線基板６によりファインピッチが実現される。
プ）の配線と、一次側バンプ７が電気的に接続され、ま
た多層配線基板６によりファインピッチが実現される。
【０１１４】なお、上記では半導体モジュールを実装基
板１０に実装するためのバンプ７（２次側バンプ）を一
次側のバンプ形成後に形成している。しかし、必要に応
じて、二次側バンプを形成後に、一次側バンプを形成し
てもよい。例えば、半導体装置９と多層配線基板６、半
導体モジュールと実装基板１０をともにはんだバンプで
形成する場合、はんだバンプ７（二次側バンプ）の融点
が、はんだバンプ３００（一次側バンプ）の融点よりも
低いときには、１次側接続の後で２次側接続を行なう。
つまり、はんだバンプ３００を形成し、半導体チップ９
を実装した後に、はんだバンプ７を形成して、半導体モ
ジュールを実装基板１０に実装するのがよい。
板１０に実装するためのバンプ７（２次側バンプ）を一
次側のバンプ形成後に形成している。しかし、必要に応
じて、二次側バンプを形成後に、一次側バンプを形成し
てもよい。例えば、半導体装置９と多層配線基板６、半
導体モジュールと実装基板１０をともにはんだバンプで
形成する場合、はんだバンプ７（二次側バンプ）の融点
が、はんだバンプ３００（一次側バンプ）の融点よりも
低いときには、１次側接続の後で２次側接続を行なう。
つまり、はんだバンプ３００を形成し、半導体チップ９
を実装した後に、はんだバンプ７を形成して、半導体モ
ジュールを実装基板１０に実装するのがよい。
【０１１５】また、図３では、半導体装置９は２つ記載
されているが、半導体装置9の数は任意であり、複数の
半導体装置９（半導体チップ等）を多層配線基板６に実
装し、いわゆるマルチチップモジュールを形成すること
もできることは言うまでもない。
されているが、半導体装置9の数は任意であり、複数の
半導体装置９（半導体チップ等）を多層配線基板６に実
装し、いわゆるマルチチップモジュールを形成すること
もできることは言うまでもない。
【０１１６】本実施例にかかる製造方法では、サンドブ
ラストにより貫通孔１００を開けるため、高コストな感
光性ガラスを基板材料として用いる必要はなく、低コス
トなガラス基板、シリコン基板を用いて配線基板および
多層配線基板を製造することができる。 また、絶縁基板１の二次側で、サンドブラストにより形
成される貫通孔１００の位置に、あらかじめ銅パッドを
形成することにより、絶縁基板１にマイクロクラックが
発生しにくくすることができる。
ラストにより貫通孔１００を開けるため、高コストな感
光性ガラスを基板材料として用いる必要はなく、低コス
トなガラス基板、シリコン基板を用いて配線基板および
多層配線基板を製造することができる。 また、絶縁基板１の二次側で、サンドブラストにより形
成される貫通孔１００の位置に、あらかじめ銅パッドを
形成することにより、絶縁基板１にマイクロクラックが
発生しにくくすることができる。
【０１１７】また、絶縁基板１の一次側で、サンドブラ
ストにより形成される貫通孔１００の位置に、あらかじ
め銅配線を形成することにより、層間絶縁層１１０が侵
食されることを防止できる。
ストにより形成される貫通孔１００の位置に、あらかじ
め銅配線を形成することにより、層間絶縁層１１０が侵
食されることを防止できる。
【０１１８】続いて、多層配線基板６の他の製造方法に
ついて説明する。図１８は、本実施例にかかる製造方法
をフローチャートで表したものである。第一の実施例と
主に異なるところは、絶縁基板１に形成する貫通孔１０
０の工程の順番である。
ついて説明する。図１８は、本実施例にかかる製造方法
をフローチャートで表したものである。第一の実施例と
主に異なるところは、絶縁基板１に形成する貫通孔１０
０の工程の順番である。
【０１１９】まず、第一の実施例と同様、配線基板に用
いられる絶縁基板１として、ガラス基板またはシリコン
基板を用意し、必要に応じ、表面や端面の整面処理や清
浄化処理、表面絶縁化処理をおこなっておく。
いられる絶縁基板１として、ガラス基板またはシリコン
基板を用意し、必要に応じ、表面や端面の整面処理や清
浄化処理、表面絶縁化処理をおこなっておく。
【０１２０】続いて、図１９.ａに示すように、第一の
実施例と同様にサンドブラストにより絶縁基板１にのみ
貫通孔１００を形成する。このサンドブラストにより、
絶縁基板１にはマイクロクラックが発生する。
実施例と同様にサンドブラストにより絶縁基板１にのみ
貫通孔１００を形成する。このサンドブラストにより、
絶縁基板１にはマイクロクラックが発生する。
【０１２１】続いて、絶縁基板１に発生したマイクロク
ラックを第一の実施例と同様の方法で除去する。
ラックを第一の実施例と同様の方法で除去する。
【０１２２】続いて、図１９.ｂに示すように、絶縁基
板１の貫通孔１００および絶縁基板１の上に配線１２０
を形成する。上記実施例１と同様にセミアディティブ法
やサブトラクティブ法などを用いて配線形成できる。
板１の貫通孔１００および絶縁基板１の上に配線１２０
を形成する。上記実施例１と同様にセミアディティブ法
やサブトラクティブ法などを用いて配線形成できる。
【０１２３】上記実施例１と異なる点は、貫通孔１００
内面および絶縁基板１の表裏（１次面、２次面）の３面
に給電膜を形成することである。給電膜は基板の両面か
ら同時に成膜しても良いし、１次面、２次面と片側ずつ
成膜しても良い。３面に同時形成するという観点からみ
ると、無電解めっき法が効率的である。スパッタにより
給電膜を形成する場合は、基板の表裏へ成膜、特に２次
面への給電膜の成膜と同時に貫通孔内壁への給電膜の形
成が達成できる。給電膜としては上記第１の実施例と同
様、例えば、クロム膜／銅の多層膜などがあげられる。
給電膜形成後の配線形成方法としては次の２通りの方法
がある。
内面および絶縁基板１の表裏（１次面、２次面）の３面
に給電膜を形成することである。給電膜は基板の両面か
ら同時に成膜しても良いし、１次面、２次面と片側ずつ
成膜しても良い。３面に同時形成するという観点からみ
ると、無電解めっき法が効率的である。スパッタにより
給電膜を形成する場合は、基板の表裏へ成膜、特に２次
面への給電膜の成膜と同時に貫通孔内壁への給電膜の形
成が達成できる。給電膜としては上記第１の実施例と同
様、例えば、クロム膜／銅の多層膜などがあげられる。
給電膜形成後の配線形成方法としては次の２通りの方法
がある。
【０１２４】第１の方法はセミアディティブプロセスで
ある。絶縁基板１の表裏（１次面および２次面）にめっ
きレジストを成膜し、フォトリソグラフィ技術により所
望のめっき配線の反転パターンとなるレジストパターン
を形成し、しかる後にめっきによって配線を形成する。
貫通孔上部のレジストを開口しておくことにより、貫通
孔１００内壁と基板の表裏とを一括してめっきできる。
常法通りのパターン分離工程で、貫通孔内壁配線と基板
表裏の配線とを一気にパターン分離できる。配線材料と
しては、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ等があげられ
る。
ある。絶縁基板１の表裏（１次面および２次面）にめっ
きレジストを成膜し、フォトリソグラフィ技術により所
望のめっき配線の反転パターンとなるレジストパターン
を形成し、しかる後にめっきによって配線を形成する。
貫通孔上部のレジストを開口しておくことにより、貫通
孔１００内壁と基板の表裏とを一括してめっきできる。
常法通りのパターン分離工程で、貫通孔内壁配線と基板
表裏の配線とを一気にパターン分離できる。配線材料と
しては、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ等があげられ
る。
【０１２５】第２の方法はサブトラクティブプロセスで
ある。常法通りのめっき処理により、貫通孔１００内壁
と基板の表裏とを一括してめっきできる。このめっき膜
の上にエッチングレジストを成膜し、フォトリソグラフ
ィ技術により所望の配線の反転パターンとなるレジスト
パターンを形成し、しかる後にエッチングによって配線
を分離する。配線材料は第１の方法と同様、Ｃｕ、Ａ
ｌ、Ａｇ、Ａｕ、Ｎｉ等である。
ある。常法通りのめっき処理により、貫通孔１００内壁
と基板の表裏とを一括してめっきできる。このめっき膜
の上にエッチングレジストを成膜し、フォトリソグラフ
ィ技術により所望の配線の反転パターンとなるレジスト
パターンを形成し、しかる後にエッチングによって配線
を分離する。配線材料は第１の方法と同様、Ｃｕ、Ａ
ｌ、Ａｇ、Ａｕ、Ｎｉ等である。
【０１２６】このように、本実施例では貫通孔１００内
壁と基板の表裏（１次面および２次面）の配線形成を一
括で処理できるため、露光、現像、めっきの工数を大き
く削減できる。
壁と基板の表裏（１次面および２次面）の配線形成を一
括で処理できるため、露光、現像、めっきの工数を大き
く削減できる。
【０１２７】続いて、図１９.ｃに示すように、貫通孔
１００に充填材を充填する。充填材は必ずしも導電性材
料である必要はなく、絶縁材料であっても良い。ペース
ト印刷などの簡便な充填方法で充填できるような充填性
の高い材料であることが望ましい。一度の印刷で貫通孔
１００に充填できない場合は、複数回印刷する必要があ
る。
１００に充填材を充填する。充填材は必ずしも導電性材
料である必要はなく、絶縁材料であっても良い。ペース
ト印刷などの簡便な充填方法で充填できるような充填性
の高い材料であることが望ましい。一度の印刷で貫通孔
１００に充填できない場合は、複数回印刷する必要があ
る。
【０１２８】図２１は実際にペースト印刷を５回行って
貫通孔１００を充填したときに、貫通孔１００の中央に
未充填の部分（以下、未充填ボイド２００という）が形
成された様子を示している。このような未充填ボイド２
００を内包するような絶縁基板では、製造プロセス中の
温度変化、例えば、絶縁膜成膜工程や半田付け工程など
での温度変化の度に、ボイド内の空気の膨張収縮が起こ
るため貫通孔内壁の配線の断線が起こりやすくなった
り、絶縁基板内部にひずみが集積して絶縁基板１の強度
が低下する恐れがある。また、第１回目の印刷工程で未
充填ボイド２００ができると、２回目以降の印刷時に、
ペーストへの圧力の一部がボイドの圧縮という形で逃げ
てしまうので、印刷圧が不足し、その結果完全な充填で
きなくなる。開口部の径が小さくなる絶縁基板１の１次
側端面付近では圧損が大きいので、印刷圧が不足した場
合には１次側端面付近で未充填部分２０１ができてしま
うこともある。
貫通孔１００を充填したときに、貫通孔１００の中央に
未充填の部分（以下、未充填ボイド２００という）が形
成された様子を示している。このような未充填ボイド２
００を内包するような絶縁基板では、製造プロセス中の
温度変化、例えば、絶縁膜成膜工程や半田付け工程など
での温度変化の度に、ボイド内の空気の膨張収縮が起こ
るため貫通孔内壁の配線の断線が起こりやすくなった
り、絶縁基板内部にひずみが集積して絶縁基板１の強度
が低下する恐れがある。また、第１回目の印刷工程で未
充填ボイド２００ができると、２回目以降の印刷時に、
ペーストへの圧力の一部がボイドの圧縮という形で逃げ
てしまうので、印刷圧が不足し、その結果完全な充填で
きなくなる。開口部の径が小さくなる絶縁基板１の１次
側端面付近では圧損が大きいので、印刷圧が不足した場
合には１次側端面付近で未充填部分２０１ができてしま
うこともある。
【０１２９】さらに、未充填ボイド２００を内包する貫
通孔の上部には、ポリイミドやポリベンゾシクロブテン
などの層間絶縁膜、線間絶縁膜を精密に成膜することが
困難となる。絶縁膜の硬化過程で加熱する際にボイドが
膨張し、その影響を受けて基板表面に存在していて硬化
途上にある絶縁層を変形させるためである。
通孔の上部には、ポリイミドやポリベンゾシクロブテン
などの層間絶縁膜、線間絶縁膜を精密に成膜することが
困難となる。絶縁膜の硬化過程で加熱する際にボイドが
膨張し、その影響を受けて基板表面に存在していて硬化
途上にある絶縁層を変形させるためである。
【０１３０】絶縁基板１の１次側端面付近で発生する未
充填部分２０１の上には、次の工程で形成される層間絶
縁層を平坦に形成することは困難である。その解決策の
一つとしては、未充填ボイドを貫通孔内に形成しないこ
とであり、それには貫通孔裏面から吸引しながらペース
ト印刷することが有効である。また揮発成分を含まない
材料もしくは揮発成分の含有量が少ない絶縁性物質でペ
ースト印刷したり、あるいは、ペースト印刷後に基板全
体を減圧してボイドを除去した後静水圧を作用させるな
どの処理が有効である。例えば絶縁性物質として無溶剤
ワニスが有効である。
充填部分２０１の上には、次の工程で形成される層間絶
縁層を平坦に形成することは困難である。その解決策の
一つとしては、未充填ボイドを貫通孔内に形成しないこ
とであり、それには貫通孔裏面から吸引しながらペース
ト印刷することが有効である。また揮発成分を含まない
材料もしくは揮発成分の含有量が少ない絶縁性物質でペ
ースト印刷したり、あるいは、ペースト印刷後に基板全
体を減圧してボイドを除去した後静水圧を作用させるな
どの処理が有効である。例えば絶縁性物質として無溶剤
ワニスが有効である。
【０１３１】他の解決策としては、絶縁基板１の上に配
線を形成するに先だって、導電性材料等を１次側端面付
近で発生する未充填部分２０１のくぼみに塗布すること
である。このようにすれば、未充填部分２０１があった
としても、絶縁基板１上は平坦になる。導電性材料とし
て銀ペーストなどを使用して、これを未充填部分２０１
のくぼみに印刷すればよい。
線を形成するに先だって、導電性材料等を１次側端面付
近で発生する未充填部分２０１のくぼみに塗布すること
である。このようにすれば、未充填部分２０１があった
としても、絶縁基板１上は平坦になる。導電性材料とし
て銀ペーストなどを使用して、これを未充填部分２０１
のくぼみに印刷すればよい。
【０１３２】続いて、図２０.ａに示すように、貫通孔
１００が充填された絶縁基板１に、配線１２０と層間絶
縁層１１０を有する薄膜配線層２からなる多層配線層３
を形成する。配線形成工程そのものは、前記第１の実施
例と本質的には同じである。
１００が充填された絶縁基板１に、配線１２０と層間絶
縁層１１０を有する薄膜配線層２からなる多層配線層３
を形成する。配線形成工程そのものは、前記第１の実施
例と本質的には同じである。
【０１３３】続いて、図２０.ｂに示すように、必要に
応じて、応力緩和層５を形成し、さらに応力緩和層５に
フォトエッチングまたはレーザ加工等により孔（ビアホ
ール）を形成する。応力緩和層５形成工程そのものは、
前記第１の実施例と本質的には同じである。
応じて、応力緩和層５を形成し、さらに応力緩和層５に
フォトエッチングまたはレーザ加工等により孔（ビアホ
ール）を形成する。応力緩和層５形成工程そのものは、
前記第１の実施例と本質的には同じである。
【０１３４】最後に、図２０.ｃに示すように、形成さ
れた多層配線層３および応力緩和層５の孔およびその表
面に配線を形成して、多層配線基板６を完成させる。
れた多層配線層３および応力緩和層５の孔およびその表
面に配線を形成して、多層配線基板６を完成させる。
【０１３５】多層配線基板６完成後のバンプ形成からモ
ジュール形成までの工程も前記第１の実施例と本質的に
同様である。本実施例によれば、絶縁基板１に絶縁性物
質を充填するため、貫通孔１００を充填しない場合に比
べ、絶縁基板１および多層配線基板６の強度は大きくな
る。
ジュール形成までの工程も前記第１の実施例と本質的に
同様である。本実施例によれば、絶縁基板１に絶縁性物
質を充填するため、貫通孔１００を充填しない場合に比
べ、絶縁基板１および多層配線基板６の強度は大きくな
る。
【０１３６】また、貫通孔１００内壁と基板の表裏（１
次面および２次面）の配線形成を一括で処理できるた
め、露光、現像、めっきの工程数を大きく削減できる。
次面および２次面）の配線形成を一括で処理できるた
め、露光、現像、めっきの工程数を大きく削減できる。
【０１３７】続いて、図２２および図２３を用いて、多
層配線基板６の他の製造方法について説明する。
層配線基板６の他の製造方法について説明する。
【０１３８】まず、第２の実施例と同様、配線基板に用
いられる絶縁基板１として、ガラス基板またはシリコン
基板を用意し、必要に応じ、表面や端面の整面処理や清
浄化処理、表面絶縁化処理をおこなっておく。
いられる絶縁基板１として、ガラス基板またはシリコン
基板を用意し、必要に応じ、表面や端面の整面処理や清
浄化処理、表面絶縁化処理をおこなっておく。
【０１３９】続いて、図２２.ａに示すように、サンド
ブラストにより、絶縁基板１に貫通孔１００を形成す
る。続いて、絶縁基板１に発生したマイクロクラックを
除去する。
ブラストにより、絶縁基板１に貫通孔１００を形成す
る。続いて、絶縁基板１に発生したマイクロクラックを
除去する。
【０１４０】続いて、図２２.ｂに示すように、絶縁基
板１の貫通孔１００および絶縁基板１の上に配線を形成
する。上記実施例１、実施例２と同様にセミアディティ
ブ法やサブトラクティブ法などを用いて配線形成でき、
貫通孔１００内面および絶縁基板１の表裏（１次面、２
次面）の３面に給電膜を形成する点も実施例２と同じで
ある。
板１の貫通孔１００および絶縁基板１の上に配線を形成
する。上記実施例１、実施例２と同様にセミアディティ
ブ法やサブトラクティブ法などを用いて配線形成でき、
貫通孔１００内面および絶縁基板１の表裏（１次面、２
次面）の３面に給電膜を形成する点も実施例２と同じで
ある。
【０１４１】実施例２と本実施例との違いは、絶縁基板
１の貫通孔１００への絶縁性物質充填と絶縁基板１上へ
の層間絶縁層１１０（薄膜配線層２）形成の順番にあ
る。実施例２では基板表面配線形成の 際には貫通孔１
００の１次側端は開口したままであり、その状態で貫通
孔内部を充填していた。一方、本実施例では、層間絶縁
層１１０（薄膜配線層２）の形成に先だって絶縁基板１
の1次側の開孔端を配線によって塞ぐ。貫通孔の径が小
さい場合にはめっき膜厚を厚くすれば、貫通孔の狭くな
っている方の開孔端（１次側開孔端）をめっき被膜で塞
ぐことができる。貫通孔開孔端を塞いだ後、多層配線層
３を形成する。
１の貫通孔１００への絶縁性物質充填と絶縁基板１上へ
の層間絶縁層１１０（薄膜配線層２）形成の順番にあ
る。実施例２では基板表面配線形成の 際には貫通孔１
００の１次側端は開口したままであり、その状態で貫通
孔内部を充填していた。一方、本実施例では、層間絶縁
層１１０（薄膜配線層２）の形成に先だって絶縁基板１
の1次側の開孔端を配線によって塞ぐ。貫通孔の径が小
さい場合にはめっき膜厚を厚くすれば、貫通孔の狭くな
っている方の開孔端（１次側開孔端）をめっき被膜で塞
ぐことができる。貫通孔開孔端を塞いだ後、多層配線層
３を形成する。
【０１４２】続いて、図２２.ｃに示すように、１次側
開孔端が塞がれた貫通孔１００を充填する。実施例１や
実施例２と同様、絶縁性物質をペースト印刷することに
よる充填でもよいし、導電性材料の充填でも良い。
開孔端が塞がれた貫通孔１００を充填する。実施例１や
実施例２と同様、絶縁性物質をペースト印刷することに
よる充填でもよいし、導電性材料の充填でも良い。
【０１４３】続いて、図２３.ａに示すように、実施例
１や実施例２と同様、必要に応じて、応力緩和層５を形
成し、さらに応力緩和層５にフォトエッチングまたはレ
ーザ加工等により孔を形成する。
１や実施例２と同様、必要に応じて、応力緩和層５を形
成し、さらに応力緩和層５にフォトエッチングまたはレ
ーザ加工等により孔を形成する。
【０１４４】最後に、図２３.ｂ形成された多層配線層
３および応力緩和層５の孔およびその表面に配線を形成
して、多層配線基板６を完成させる。
３および応力緩和層５の孔およびその表面に配線を形成
して、多層配線基板６を完成させる。
【０１４５】本実施例では、絶縁基板１上の二次側の配
線により、貫通孔１００の開口部を塞ぐため、多層配線
層３を形成した後に、絶縁基板１の貫通孔１００に絶縁
性物質を充填することができる。この結果、絶縁基板１
の１次側端面付近で発生しやすい未充填部分２０１の形
成を効果的に抑制できる。これにより、次の工程で形成
される層間絶縁層の平坦性を確保でき、高密度に配線を
形成することがさらに容易となる。
線により、貫通孔１００の開口部を塞ぐため、多層配線
層３を形成した後に、絶縁基板１の貫通孔１００に絶縁
性物質を充填することができる。この結果、絶縁基板１
の１次側端面付近で発生しやすい未充填部分２０１の形
成を効果的に抑制できる。これにより、次の工程で形成
される層間絶縁層の平坦性を確保でき、高密度に配線を
形成することがさらに容易となる。
【０１４６】続いて、配線基板および多層配線基板およ
びマルチチップモジュールの製造工程のうち、サンドブ
ラストによって貫通孔を加工した絶縁基板上に配線をめ
っき形成する工程について詳しく説明する。
びマルチチップモジュールの製造工程のうち、サンドブ
ラストによって貫通孔を加工した絶縁基板上に配線をめ
っき形成する工程について詳しく説明する。
【０１４７】サンドブラストにより形成された微細な貫
通孔の内壁面にスパッタや蒸着、CVDなどの方法で配線
を形成すると、貫通孔開孔端部付近あるいはその上部近
傍領域での配線断線や配線密着不良が発生しやすい。我
々の研究によると、サンドブラストにより形成された微
細な貫通孔を有する配線基板に接続信頼性が高い配線を
形成することが困難である理由が、サンドブラストによ
り形成された貫通孔の形状にその原因があることをつき
とめた。ここでは、Ｃｕ／Ｃｒなどの給電膜（めっき膜
形成のための下地膜）をスパッタにより形成し、その後
めっきにより銅（Ｃｕ）配線を形成する場合について説
明する。 図６はサンドブラストを用いて基板に開孔した貫通孔の
拡大写真を示しているが、図２４はその模式図を示す。
図６および図２４より明らかなように、絶縁基板のサン
ドブラストで砂を吹き付ける側（以下、２次側）の裏側
（１次側）の開孔先端部でくびれ形状になっていること
がわかる。すなわち、２次側の開口径をｄ１、１次側の
開口径をｄ３、１次側の開口径の直前をｄ２とすると、
ｄ１＞ｄ３＞ｄ２となっている。図６および図２４に示
すように、このくびれ形状は加工先端のわずか数マイク
ロメートル程度の大きさしかないが、給電膜の膜厚が１
マイクロメートル以下であることを考慮すると、数マイ
クロメートルのくびれ形状は給電膜の形成に大きな影響
を与える。
通孔の内壁面にスパッタや蒸着、CVDなどの方法で配線
を形成すると、貫通孔開孔端部付近あるいはその上部近
傍領域での配線断線や配線密着不良が発生しやすい。我
々の研究によると、サンドブラストにより形成された微
細な貫通孔を有する配線基板に接続信頼性が高い配線を
形成することが困難である理由が、サンドブラストによ
り形成された貫通孔の形状にその原因があることをつき
とめた。ここでは、Ｃｕ／Ｃｒなどの給電膜（めっき膜
形成のための下地膜）をスパッタにより形成し、その後
めっきにより銅（Ｃｕ）配線を形成する場合について説
明する。 図６はサンドブラストを用いて基板に開孔した貫通孔の
拡大写真を示しているが、図２４はその模式図を示す。
図６および図２４より明らかなように、絶縁基板のサン
ドブラストで砂を吹き付ける側（以下、２次側）の裏側
（１次側）の開孔先端部でくびれ形状になっていること
がわかる。すなわち、２次側の開口径をｄ１、１次側の
開口径をｄ３、１次側の開口径の直前をｄ２とすると、
ｄ１＞ｄ３＞ｄ２となっている。図６および図２４に示
すように、このくびれ形状は加工先端のわずか数マイク
ロメートル程度の大きさしかないが、給電膜の膜厚が１
マイクロメートル以下であることを考慮すると、数マイ
クロメートルのくびれ形状は給電膜の形成に大きな影響
を与える。
【０１４８】すなわち、このようなくびれ形状の最先端
部は不連続形状となっているため、貫通孔の内面にスパ
ッタやCVD、蒸着などの方法では給電膜の形成が不十分
になりやすい。従って、その箇所でめっきによる銅配線
が形成されにくくなる。特に、基板と配線との密着性を
確保するためにスパッタにより成膜するＣｒやＴｉなど
は回り込みが起こりにくい傾向がある。銅などの展性の
ある金属の場合には、スパッタ成膜でも数マイクロメー
トル程度は回り込むが、本来その下部に成膜されるべき
Ｃｒなどの密着膜が精度良く成膜されていないために、
配線密着不良が起こりやすくなっている。
部は不連続形状となっているため、貫通孔の内面にスパ
ッタやCVD、蒸着などの方法では給電膜の形成が不十分
になりやすい。従って、その箇所でめっきによる銅配線
が形成されにくくなる。特に、基板と配線との密着性を
確保するためにスパッタにより成膜するＣｒやＴｉなど
は回り込みが起こりにくい傾向がある。銅などの展性の
ある金属の場合には、スパッタ成膜でも数マイクロメー
トル程度は回り込むが、本来その下部に成膜されるべき
Ｃｒなどの密着膜が精度良く成膜されていないために、
配線密着不良が起こりやすくなっている。
【０１４９】我々の実験によると、貫通孔開孔端部付近
あるいはその上部近傍領域での配線断線や配線密着不良
が発生し易いのは、この配線密着不良に起因する現象で
あることがわかった。
あるいはその上部近傍領域での配線断線や配線密着不良
が発生し易いのは、この配線密着不良に起因する現象で
あることがわかった。
【０１５０】開孔先端部におけるくびれは、貫通孔壁面
に対して深さ方向に形成されていることが示していると
おり、サンドブラスト加工の際にできるメディアンクラ
ックによるものである。
に対して深さ方向に形成されていることが示していると
おり、サンドブラスト加工の際にできるメディアンクラ
ックによるものである。
【０１５１】本実施例では、開孔先端部におけるくびれ
形状を抑制するために、いくつかの方法を単独あるいは
適宜組み合わせて使用する。
形状を抑制するために、いくつかの方法を単独あるいは
適宜組み合わせて使用する。
【０１５２】第一の方法として、貫通孔を形成した後
に、くびれ形状が形成されている厚さまで基板を研磨あ
るいは研削して、くびれ形状を除去して平坦化する方法
がある。平坦化する方法としては、化学的機械的研磨
（ＣＭＰ：Chemical MechanicalPolishing）やラッピ
ングなどが有効である。くびれ形状が無くなった後に、
スパッタによりクロム膜を形成すれば、一方向からスパ
ッタを行っても、貫通孔の内面全体にクロム膜を形成す
ることができ、貫通孔の内面全体に正確に銅めっきを行
うことができる。
に、くびれ形状が形成されている厚さまで基板を研磨あ
るいは研削して、くびれ形状を除去して平坦化する方法
がある。平坦化する方法としては、化学的機械的研磨
（ＣＭＰ：Chemical MechanicalPolishing）やラッピ
ングなどが有効である。くびれ形状が無くなった後に、
スパッタによりクロム膜を形成すれば、一方向からスパ
ッタを行っても、貫通孔の内面全体にクロム膜を形成す
ることができ、貫通孔の内面全体に正確に銅めっきを行
うことができる。
【０１５３】第二の方法として、貫通孔が１次側の付近
まで形成されたときに、サンドブラストの風圧を弱め
る、もしくは粒子の径を小さくする方法がある。このよ
うに、風圧を弱める、もしくは砂の粒径を微細にするこ
とにより、メディアンクラック発生を抑制し、従って、
くびれ形状が形成されないか、あるいはくびれを小さく
することができる。
まで形成されたときに、サンドブラストの風圧を弱め
る、もしくは粒子の径を小さくする方法がある。このよ
うに、風圧を弱める、もしくは砂の粒径を微細にするこ
とにより、メディアンクラック発生を抑制し、従って、
くびれ形状が形成されないか、あるいはくびれを小さく
することができる。
【０１５４】第三の方法として、図２５に示すように、
基板の１次側に他の部材をあてがう、または１次側の基
板にフィルム等を貼り付け、貫通孔が基板に達した後
に、その部材またはフィルムを取り外す方法がある。こ
れにより、貫通孔の２次側表面近傍での見かけの剛性が
増大し、従って、メディアンクラックの発生が抑制され
る。基板の２次側にあてがうまたは貼付ける部材は、絶
縁基板１と同等あるいはそれ以上の曲げ弾性率を有する
材料であることが望ましいが、これに限定するわけでは
ない。また、１次側に隙間なく密着させることが望まし
い。例えば、貫通孔形成工程に先立って絶縁基板１の２
次側の表面にスパッタなどを用いて補強膜を設けても良
い。また、あてがう部材は、例えば基板の上に形成され
る配線であってもよい。第四の方法として、くびれ形状
が生じた状態のままで、基板の貫通孔にスパッタを行う
方法として、基板の１次側と２次側の両面からスパッタ
を行う方法がある。
基板の１次側に他の部材をあてがう、または１次側の基
板にフィルム等を貼り付け、貫通孔が基板に達した後
に、その部材またはフィルムを取り外す方法がある。こ
れにより、貫通孔の２次側表面近傍での見かけの剛性が
増大し、従って、メディアンクラックの発生が抑制され
る。基板の２次側にあてがうまたは貼付ける部材は、絶
縁基板１と同等あるいはそれ以上の曲げ弾性率を有する
材料であることが望ましいが、これに限定するわけでは
ない。また、１次側に隙間なく密着させることが望まし
い。例えば、貫通孔形成工程に先立って絶縁基板１の２
次側の表面にスパッタなどを用いて補強膜を設けても良
い。また、あてがう部材は、例えば基板の上に形成され
る配線であってもよい。第四の方法として、くびれ形状
が生じた状態のままで、基板の貫通孔にスパッタを行う
方法として、基板の１次側と２次側の両面からスパッタ
を行う方法がある。
【０１５５】第五の方法としては、図２６に示すよう
に、まず基板の２次方向からクロムのスパッタを行い、
つぎに基板を裏返して１次方向からクロムのスパッタを
行い、その状態でつぎに銅のスパッタを行い、最後に基
板をもう一度裏返して、基板の２次方向から銅のスパッ
タを行う方法がある。
に、まず基板の２次方向からクロムのスパッタを行い、
つぎに基板を裏返して１次方向からクロムのスパッタを
行い、その状態でつぎに銅のスパッタを行い、最後に基
板をもう一度裏返して、基板の２次方向から銅のスパッ
タを行う方法がある。
【０１５６】第四、第五の方法では、基板のくびれ形状
を除去することなしに、給電膜（Ｃｕ／Ｃｒ）を均一に
貫通孔の内部に形成することができる。
を除去することなしに、給電膜（Ｃｕ／Ｃｒ）を均一に
貫通孔の内部に形成することができる。
【０１５７】これらの方法を用いてめっき配線の形成を
行えば、サンドブラストにより形成された貫通孔に信頼
性の高い金属配線を形成することができる。
行えば、サンドブラストにより形成された貫通孔に信頼
性の高い金属配線を形成することができる。
【０１５８】なお、上記５つの方法は、サンドブラスト
によって形成された貫通孔にめっき配線を行う場合に有
効であり、貫通孔が形成される基板はガラスまたはシリ
コン基板に限定されるものではなく、公知慣用の基板材
料、例えばセラミック基板等に形成された貫通孔にめっ
き配線を行う場合にも有効である。
によって形成された貫通孔にめっき配線を行う場合に有
効であり、貫通孔が形成される基板はガラスまたはシリ
コン基板に限定されるものではなく、公知慣用の基板材
料、例えばセラミック基板等に形成された貫通孔にめっ
き配線を行う場合にも有効である。
【０１５９】続いて、上記実施例で説明した多層配線基
板に形成される絶縁層５（応力緩和層５）の物性値等に
ついて詳しく説明する。
板に形成される絶縁層５（応力緩和層５）の物性値等に
ついて詳しく説明する。
【０１６０】応力緩和層５の膜厚は、半導体モジュール
のサイズ、応力緩和層５の弾性率、絶縁基板１の厚さや
対角長さなどにも依存していて一概には断定できない
が、絶縁基板１の厚さを０．３〜０．５ｍｍとし、絶縁
基板１とその表面に形成される応力緩和層５とからなる
バイメタルモデルで応力シミュレーション実験を行なっ
たところ、許容できる応力緩和層５の膜厚範囲は、１０
乃至５００マイクロメートルが望ましく、更に好ましく
は３０乃至２５０マイクロメートルであることがわかっ
た。これは、絶縁基板１の厚みに対して約１／１０から
１／２程度の厚みに相当する。
のサイズ、応力緩和層５の弾性率、絶縁基板１の厚さや
対角長さなどにも依存していて一概には断定できない
が、絶縁基板１の厚さを０．３〜０．５ｍｍとし、絶縁
基板１とその表面に形成される応力緩和層５とからなる
バイメタルモデルで応力シミュレーション実験を行なっ
たところ、許容できる応力緩和層５の膜厚範囲は、１０
乃至５００マイクロメートルが望ましく、更に好ましく
は３０乃至２５０マイクロメートルであることがわかっ
た。これは、絶縁基板１の厚みに対して約１／１０から
１／２程度の厚みに相当する。
【０１６１】膜厚が３０マイクロメートルより小さくな
ると、所望の応力緩和を得ることができず、また膜厚が
２５０マイクロメートルを越えて厚くなると応力緩和層
５自身が持っている内部応力のために絶縁基板１の反り
が発生して基板が破損したり、配線が断線するおそれが
あるからである。
ると、所望の応力緩和を得ることができず、また膜厚が
２５０マイクロメートルを越えて厚くなると応力緩和層
５自身が持っている内部応力のために絶縁基板１の反り
が発生して基板が破損したり、配線が断線するおそれが
あるからである。
【０１６２】応力緩和層５は、絶縁基板１より大幅に小
さい弾性係数、例えば室温において０．１ＧＰａから１
０ＧＰａの弾性係数を有する樹脂材料により形成されて
いる。この範囲の弾性係数を有する応力緩和層５であれ
ば信頼性のある多層配線基板６を提供することができ
る。すなわち、０．１ＧＰaを下回る弾性係数の応力緩
和層５の場合、絶縁基板１そのものの重量を支えること
が困難になって半導体モジュール１０００として使用す
る際に特性が安定しないという問題が生じやすい。一
方、１０ＧＰaを越える弾性係数の応力緩和層５を使用
すると、応力緩和層５５自身が持っている内部応力のた
めに絶縁基板１の反りが発生し、絶縁基板１が割れるお
それがある。
さい弾性係数、例えば室温において０．１ＧＰａから１
０ＧＰａの弾性係数を有する樹脂材料により形成されて
いる。この範囲の弾性係数を有する応力緩和層５であれ
ば信頼性のある多層配線基板６を提供することができ
る。すなわち、０．１ＧＰaを下回る弾性係数の応力緩
和層５の場合、絶縁基板１そのものの重量を支えること
が困難になって半導体モジュール１０００として使用す
る際に特性が安定しないという問題が生じやすい。一
方、１０ＧＰaを越える弾性係数の応力緩和層５を使用
すると、応力緩和層５５自身が持っている内部応力のた
めに絶縁基板１の反りが発生し、絶縁基板１が割れるお
それがある。
【０１６３】ここで使用している応力緩和層５の形成用
の材料は、ペースト状のポリイミドであるがこれに必ず
しも限定されるわけではない。前記ペースト状のポリイ
ミドを使用する場合には、印刷塗布された後に加熱する
ことで硬化することが出来る。また、このペースト状の
ポリイミドは、ポリイミドの前駆体と溶媒およびその中
に分散した多数のポリイミドの微小粒子からなってい
る。微粒子としては、具体的には平均粒径１乃至２マイ
クロメートルであり、最大粒径が約１０マイクロメート
ルとなる粒度分布を有する微小粒子を使用した。本実施
例に用いられているポリイミドの前駆体は、硬化すると
ポリイミドの微小粒子と同一材料となるので、ペースト
状のポリイミドが硬化した際には、一種類の材料からな
る均一な応力緩和層５が形成されることとなる。本実施
例では、応力緩和層５の形成材料としてポリイミドを用
いたが、本実施例ではポリイミド以外にアミドイミド樹
脂、エステルイミド樹脂、エーテルイミド樹脂、シリコ
ーン樹脂、アクリル樹脂、ポリエステル樹脂、これらを
変性した樹脂などを用いることも可能である。ポリイミ
ド以外の樹脂を使用する場合には、上記ポリイミド微小
粒子表面に相溶性を付与する処理を施すか、あるいは、
上記ポリイミド微小粒子との親和性を向上するように樹
脂組成に変成を施すことが望ましい。
の材料は、ペースト状のポリイミドであるがこれに必ず
しも限定されるわけではない。前記ペースト状のポリイ
ミドを使用する場合には、印刷塗布された後に加熱する
ことで硬化することが出来る。また、このペースト状の
ポリイミドは、ポリイミドの前駆体と溶媒およびその中
に分散した多数のポリイミドの微小粒子からなってい
る。微粒子としては、具体的には平均粒径１乃至２マイ
クロメートルであり、最大粒径が約１０マイクロメート
ルとなる粒度分布を有する微小粒子を使用した。本実施
例に用いられているポリイミドの前駆体は、硬化すると
ポリイミドの微小粒子と同一材料となるので、ペースト
状のポリイミドが硬化した際には、一種類の材料からな
る均一な応力緩和層５が形成されることとなる。本実施
例では、応力緩和層５の形成材料としてポリイミドを用
いたが、本実施例ではポリイミド以外にアミドイミド樹
脂、エステルイミド樹脂、エーテルイミド樹脂、シリコ
ーン樹脂、アクリル樹脂、ポリエステル樹脂、これらを
変性した樹脂などを用いることも可能である。ポリイミ
ド以外の樹脂を使用する場合には、上記ポリイミド微小
粒子表面に相溶性を付与する処理を施すか、あるいは、
上記ポリイミド微小粒子との親和性を向上するように樹
脂組成に変成を施すことが望ましい。
【０１６４】上記列挙した樹脂のうち、イミド結合を有
する樹脂、例えばポリイミド、アミドイミド、エステル
イミド、エーテルイミド等では、イミド結合による強固
な骨格のおかげで熱機械的特性、例えば高温での強度な
どに優れ、その結果として、配線のためのめっき給電膜
形成方法の撰択肢が広がる。例えば、スパッタなどの高
温処理を伴うめっき給電膜形成方法を選択できる。シリ
コーン樹脂やアクリル樹脂、ポリエステル樹脂、アミド
イミド、エステルイミド、エーテルイミドなどイミド結
合以外の結合で縮合した部分がある樹脂の場合、熱機械
特性は若干劣るものの加工性や樹脂価格などの点で有利
な場合がある。例えば、ポリエステルイミド樹脂では、
一般にポリイミドよりも硬化温度が低いため扱いやす
い。
する樹脂、例えばポリイミド、アミドイミド、エステル
イミド、エーテルイミド等では、イミド結合による強固
な骨格のおかげで熱機械的特性、例えば高温での強度な
どに優れ、その結果として、配線のためのめっき給電膜
形成方法の撰択肢が広がる。例えば、スパッタなどの高
温処理を伴うめっき給電膜形成方法を選択できる。シリ
コーン樹脂やアクリル樹脂、ポリエステル樹脂、アミド
イミド、エステルイミド、エーテルイミドなどイミド結
合以外の結合で縮合した部分がある樹脂の場合、熱機械
特性は若干劣るものの加工性や樹脂価格などの点で有利
な場合がある。例えば、ポリエステルイミド樹脂では、
一般にポリイミドよりも硬化温度が低いため扱いやす
い。
【０１６５】応力緩和層５形成用の材料は、例えばエポ
キシ、フェノール、ポリイミド、シリコーン等の樹脂を
単独あるいは２種類以上配合し、これに各種界面との接
着性を改善するためのカップリング剤や着色剤等を配合
して用いることが可能である。
キシ、フェノール、ポリイミド、シリコーン等の樹脂を
単独あるいは２種類以上配合し、これに各種界面との接
着性を改善するためのカップリング剤や着色剤等を配合
して用いることが可能である。
【０１６６】本実施例では、これらの樹脂の中から価
格、熱機械特性などを総合的に勘案してこれらの樹脂を
適宜使い分ける。
格、熱機械特性などを総合的に勘案してこれらの樹脂を
適宜使い分ける。
【０１６７】ペースト状のポリイミド中にポリイミド微
小粒子を分散させることで材料の粘弾特性を調整するこ
とが可能となるため、印刷性に優れたペーストを使用す
ることが出来る。微小粒子の配合を調整することで、ペ
ーストのチキソトロピー特性を制御することが可能とな
るため、粘度の調整と組み合わせることで、印刷特性を
改善することが出来る。本願実施例で好適なペーストの
チクソトロピー特性は、回転粘度計を用いて測定した回
転数１rpmでの粘度と回転数１０rpmでの粘度の比から求
めた、いわゆるチクソトロピーインデックスが１．０か
ら１０．０の範囲にあることが望ましい。なお、チクソ
トロピーインデックスに温度依存性が現れるペーストの
場合、チクソトロピーインデックスが１．０から１０．
０の範囲になるような温度領域で印刷すると高成績が得
られる。
小粒子を分散させることで材料の粘弾特性を調整するこ
とが可能となるため、印刷性に優れたペーストを使用す
ることが出来る。微小粒子の配合を調整することで、ペ
ーストのチキソトロピー特性を制御することが可能とな
るため、粘度の調整と組み合わせることで、印刷特性を
改善することが出来る。本願実施例で好適なペーストの
チクソトロピー特性は、回転粘度計を用いて測定した回
転数１rpmでの粘度と回転数１０rpmでの粘度の比から求
めた、いわゆるチクソトロピーインデックスが１．０か
ら１０．０の範囲にあることが望ましい。なお、チクソ
トロピーインデックスに温度依存性が現れるペーストの
場合、チクソトロピーインデックスが１．０から１０．
０の範囲になるような温度領域で印刷すると高成績が得
られる。
【０１６８】必要となる応力緩和層５の膜厚が１回の印
刷および加熱硬化で形成されないときには、印刷及び材
料の硬化を複数回繰り返すことで所定の膜厚を得ること
ができる。例えば、固形分濃度３０乃至４０％のペース
トを用いて厚さ６５マイクロメートルのメタルマスクを
使用した場合、２回の印刷で硬化後の膜厚として約５０
マイクロメートルを得ることが出来る。
刷および加熱硬化で形成されないときには、印刷及び材
料の硬化を複数回繰り返すことで所定の膜厚を得ること
ができる。例えば、固形分濃度３０乃至４０％のペース
トを用いて厚さ６５マイクロメートルのメタルマスクを
使用した場合、２回の印刷で硬化後の膜厚として約５０
マイクロメートルを得ることが出来る。
【０１６９】さらに、応力緩和層５用材料の硬化温度は
１００℃から２５０℃までのものを用いる事が望まし
い。硬化温度がこれより低い場合、半導体モジュール製
造の工程内での管理が難しく、硬化温度がこれより高く
なると硬化冷却時の熱収縮で絶縁基板１の応力が増大す
る懸念があるからである。
１００℃から２５０℃までのものを用いる事が望まし
い。硬化温度がこれより低い場合、半導体モジュール製
造の工程内での管理が難しく、硬化温度がこれより高く
なると硬化冷却時の熱収縮で絶縁基板１の応力が増大す
る懸念があるからである。
【０１７０】硬化後の応力緩和層５はスパッタ、めっ
き、エッチングなどのさまざまな工程にさらされること
から、耐熱性、耐薬品性、耐溶剤性などの特性も要求さ
れる。具体的には、耐熱性としてそのガラス転位温度(T
g)が１５０℃超４００℃以下であることが望ましく、よ
り望ましくはTgが１８０℃以上、最も好ましくはTgが２
００℃以上である。図２７はガラス転移温度(Tg)と線膨
張係数の関係を示す実験結果である。これより、ガラス
転移温度(Tg)が２００℃以上であれば、クラックが発生
していないことが分かる。なお、工程中での様々な温度
処理における変形量を抑える観点から、Tｇ以下の領域
での線膨脹係数（α１）は小さいほど好ましい。具体的
には３ppm/℃に近いほどよい。一般に低弾性材料は線膨
脹係数が大きい場合が多いが、本実施例で好適な応力緩
和層５材料の線膨脹係数の範囲は３ppm/℃〜３００ppm/
℃の範囲であることが望ましい。より好ましくは３ppm/
℃〜２００ppm/℃の範囲であり、最も望ましい線膨脹係
数は３ppm/℃〜１５０ppm/℃の範囲である。線膨脹係数
が大きい場合には、前述した弾性係数が小さいことが望
ましい。より具体的には、弾性係数（GPa)と線膨脹係数
(ppm／℃)の積の値が特定の範囲にはいるようにすると
良い。この値の望ましい範囲は、基板のサイズや厚み、
実装形態によって変動するが、一般的には、この値がお
おむね、５０〜１０００の範囲に入っていることが望ま
しい。
き、エッチングなどのさまざまな工程にさらされること
から、耐熱性、耐薬品性、耐溶剤性などの特性も要求さ
れる。具体的には、耐熱性としてそのガラス転位温度(T
g)が１５０℃超４００℃以下であることが望ましく、よ
り望ましくはTgが１８０℃以上、最も好ましくはTgが２
００℃以上である。図２７はガラス転移温度(Tg)と線膨
張係数の関係を示す実験結果である。これより、ガラス
転移温度(Tg)が２００℃以上であれば、クラックが発生
していないことが分かる。なお、工程中での様々な温度
処理における変形量を抑える観点から、Tｇ以下の領域
での線膨脹係数（α１）は小さいほど好ましい。具体的
には３ppm/℃に近いほどよい。一般に低弾性材料は線膨
脹係数が大きい場合が多いが、本実施例で好適な応力緩
和層５材料の線膨脹係数の範囲は３ppm/℃〜３００ppm/
℃の範囲であることが望ましい。より好ましくは３ppm/
℃〜２００ppm/℃の範囲であり、最も望ましい線膨脹係
数は３ppm/℃〜１５０ppm/℃の範囲である。線膨脹係数
が大きい場合には、前述した弾性係数が小さいことが望
ましい。より具体的には、弾性係数（GPa)と線膨脹係数
(ppm／℃)の積の値が特定の範囲にはいるようにすると
良い。この値の望ましい範囲は、基板のサイズや厚み、
実装形態によって変動するが、一般的には、この値がお
おむね、５０〜１０００の範囲に入っていることが望ま
しい。
【０１７１】一方、熱分解温度（Td）は約３００℃以上
であることが望ましく、さらに望ましくは３５０℃以上
であればよい。TgやTdがこれらの値を下回っていると、
プロセス中での熱工程、例えばスパッタやスパッタエッ
チ工程で樹脂の変形、変質や分解が起こる危険性があ
る。耐薬品性の観点から言うと、３０％硫酸水溶液や１
０％水酸化ナトリウム水溶液への２４時間以上の浸漬で
変色、変形などの樹脂変質が起こらない事が望ましい。
耐溶剤性としては、溶解度パラメーター（ＳＰ値）が５
〜３０(cal/cm3)1/2となることが望ましい。応力緩和層
５用がベースレジンに幾つかの成分を変成してなる材料
である場合には、その組成の大部分が上記溶解度パラメ
ータの範囲にはいっていることが望ましい。より具体的
にいうと、溶解度パラメータ（ＳＰ値）が５未満あるい
は３０超である成分が５０重量％を越えて含有されてい
ないことが望ましい。
であることが望ましく、さらに望ましくは３５０℃以上
であればよい。TgやTdがこれらの値を下回っていると、
プロセス中での熱工程、例えばスパッタやスパッタエッ
チ工程で樹脂の変形、変質や分解が起こる危険性があ
る。耐薬品性の観点から言うと、３０％硫酸水溶液や１
０％水酸化ナトリウム水溶液への２４時間以上の浸漬で
変色、変形などの樹脂変質が起こらない事が望ましい。
耐溶剤性としては、溶解度パラメーター（ＳＰ値）が５
〜３０(cal/cm3)1/2となることが望ましい。応力緩和層
５用がベースレジンに幾つかの成分を変成してなる材料
である場合には、その組成の大部分が上記溶解度パラメ
ータの範囲にはいっていることが望ましい。より具体的
にいうと、溶解度パラメータ（ＳＰ値）が５未満あるい
は３０超である成分が５０重量％を越えて含有されてい
ないことが望ましい。
【０１７２】これらの耐薬品性や耐溶剤性が不十分だと
適用可能な製造プロセスが限定される場合があり、製造
原価低減の観点から好ましくないこともある。現実的に
は、これらの特性を満足する材料コストとプロセス自由
度とを総合的に勘案した上で、応力緩和層５用の材料を
決定すると良い。
適用可能な製造プロセスが限定される場合があり、製造
原価低減の観点から好ましくないこともある。現実的に
は、これらの特性を満足する材料コストとプロセス自由
度とを総合的に勘案した上で、応力緩和層５用の材料を
決定すると良い。
【０１７３】上記実施例においては、主にガラスおよび
シリコンからなる配線基板およびそれを用いた多層配線
基板、さらにそれを用いたマルチチップモジュールにつ
いて詳しく説明した。本実施例では、本発明に係る配線
基板および配線基板の製造方法を変位センサ等、加速度
や角速度を検出して運動している物体の位置や姿勢の制
御を行う装置およびその製造方法に用いた場合について
説明する。
シリコンからなる配線基板およびそれを用いた多層配線
基板、さらにそれを用いたマルチチップモジュールにつ
いて詳しく説明した。本実施例では、本発明に係る配線
基板および配線基板の製造方法を変位センサ等、加速度
や角速度を検出して運動している物体の位置や姿勢の制
御を行う装置およびその製造方法に用いた場合について
説明する。
【０１７４】図３０を用いて、本実施例にかかるマイク
ロセンサパッケージの製造方法を説明する。まず、デバ
イスウエハ４００の表面をエッチングする（図３０
（ａ））。続いて、デバイスウエハ４００を保護する第
一の基板、たとえばガラス基板等にエッチングされたデ
バイスウエハ４００を接合する（図３０（ｂ））。続い
て、デバイスウエハ４００を再びエッチングして、微細
な振動素子等のデバイスを形成する（図３０（ｃ））。
ロセンサパッケージの製造方法を説明する。まず、デバ
イスウエハ４００の表面をエッチングする（図３０
（ａ））。続いて、デバイスウエハ４００を保護する第
一の基板、たとえばガラス基板等にエッチングされたデ
バイスウエハ４００を接合する（図３０（ｂ））。続い
て、デバイスウエハ４００を再びエッチングして、微細
な振動素子等のデバイスを形成する（図３０（ｃ））。
【０１７５】続いて、デバイスウエハ４００を支持する
ガラス基板等の第二の基板４２０をエッチングして、窪
み部分を形成する（図３０（ｄ））。続いて、振動素子
等が形成されているデバイスウエハと第二の基板４２０
を接合する（図３０（ｅ））。
ガラス基板等の第二の基板４２０をエッチングして、窪
み部分を形成する（図３０（ｄ））。続いて、振動素子
等が形成されているデバイスウエハと第二の基板４２０
を接合する（図３０（ｅ））。
【０１７６】続いて、第一の基板４１０とデバイスウエ
ハ４１０を電気的に接続するため、サンドブラストによ
り第一の基板４１０に貫通孔４３０を形成する（図３０
（ｆ））。なお、第一の基板に貫通孔を形成するとき
に、後の個別化工程でダイシングする第一の基板の位置
に窪み（穴）を形成していてもよい。 続いて、第一の基板４１０とデバイスウエハ４００の電
気的に接続するために、第一の基板４１０の表面および
第一の基板４１０の貫通孔（コンタクトホール）４３０
の内側に、図１（ｇ）に示すような導体の金属を蒸着し
てパターニングして配線を形成する。
ハ４１０を電気的に接続するため、サンドブラストによ
り第一の基板４１０に貫通孔４３０を形成する（図３０
（ｆ））。なお、第一の基板に貫通孔を形成するとき
に、後の個別化工程でダイシングする第一の基板の位置
に窪み（穴）を形成していてもよい。 続いて、第一の基板４１０とデバイスウエハ４００の電
気的に接続するために、第一の基板４１０の表面および
第一の基板４１０の貫通孔（コンタクトホール）４３０
の内側に、図１（ｇ）に示すような導体の金属を蒸着し
てパターニングして配線を形成する。
【０１７７】最後に、第二のガラス基板４２０の上に形
成されているマイクロセンサ（マイクロジャイロ）をダ
イシングして、個別化する（図３０（ｈ））。これによ
り、マイクロセンサのパッケージが完成する。
成されているマイクロセンサ（マイクロジャイロ）をダ
イシングして、個別化する（図３０（ｈ））。これによ
り、マイクロセンサのパッケージが完成する。
【０１７８】なお、貫通孔内壁面の配線の形成をデバイ
スウエハに接合される前に行い、配線パターンが形成さ
れたパッケージ用基板をデバイスウエハに接合してもよ
い。この場合、貫通孔内壁面の配線の形成には、上記実
施例で説明したように、基板両面からスパッタを行って
もよい。また、サンドブラスト等により貫通孔を形成す
る場合には、上記説明したように貫通孔の開口端でくび
れ部分が形成されることがあるので、貫通孔形成後にパ
ッケージ用基板を研磨してもよい。 また、第一の基板４１０とデバイスウエハ４００および
第二の基板４２０とデバイスウエハ４３０との間に、第
一及び第二の基板とデバイスウエハの間に生じる熱応力
を緩和するための層を設けてもよい。
スウエハに接合される前に行い、配線パターンが形成さ
れたパッケージ用基板をデバイスウエハに接合してもよ
い。この場合、貫通孔内壁面の配線の形成には、上記実
施例で説明したように、基板両面からスパッタを行って
もよい。また、サンドブラスト等により貫通孔を形成す
る場合には、上記説明したように貫通孔の開口端でくび
れ部分が形成されることがあるので、貫通孔形成後にパ
ッケージ用基板を研磨してもよい。 また、第一の基板４１０とデバイスウエハ４００および
第二の基板４２０とデバイスウエハ４３０との間に、第
一及び第二の基板とデバイスウエハの間に生じる熱応力
を緩和するための層を設けてもよい。
【０１７９】本実施例では、デバイスウエハの上下に位
置する基板にガラスまたはシリコン基板を用いるため、
狭ピッチな配線を形成することができる。したがって、
マイクロジャイロをより小型にすることができる。ま
た、貫通孔をサンドブラストにより形成しているため、
貫通孔内の微小な凸凹により配線を形成する金属材料と
パッケージ用基板との密着性が増し、短絡等を防止する
ことができる。また、本実施例では、貫通孔のくびれ部
分が形成されない、または形成されたくびれ部分を研磨
して除去することにより、配線の短絡等の防止ができ
る。また、第一及び第二の基板とデバイスウエハの間に
生じる熱応力を緩和するための層を形成することによ
り、熱膨張係数の差によって熱応力が生じたとしても、
第一及び第二の基板とデバイスウエハの間の振動素子が
位置するキャビティ内の真空状態を保つことができる。
置する基板にガラスまたはシリコン基板を用いるため、
狭ピッチな配線を形成することができる。したがって、
マイクロジャイロをより小型にすることができる。ま
た、貫通孔をサンドブラストにより形成しているため、
貫通孔内の微小な凸凹により配線を形成する金属材料と
パッケージ用基板との密着性が増し、短絡等を防止する
ことができる。また、本実施例では、貫通孔のくびれ部
分が形成されない、または形成されたくびれ部分を研磨
して除去することにより、配線の短絡等の防止ができ
る。また、第一及び第二の基板とデバイスウエハの間に
生じる熱応力を緩和するための層を形成することによ
り、熱膨張係数の差によって熱応力が生じたとしても、
第一及び第二の基板とデバイスウエハの間の振動素子が
位置するキャビティ内の真空状態を保つことができる。
【０１８０】なお、変位センサ、慣性センサ、特に加速
度センサや回転角速度センサ（ジャイロスコープ、ヨー
レートセンサ）は、自動車の車両安定制御システム、エ
アバックシステム、ナビゲーションシステム、カメラや
小型ビデオカメラの手ぶれ防止などに必要なセンサとし
て用いられる。
度センサや回転角速度センサ（ジャイロスコープ、ヨー
レートセンサ）は、自動車の車両安定制御システム、エ
アバックシステム、ナビゲーションシステム、カメラや
小型ビデオカメラの手ぶれ防止などに必要なセンサとし
て用いられる。
【０１８１】以上、本発明に関し、実施の形態に基づき
具体的に説明したが、本発明は前記実施の形態に限定さ
れるものではなく、その趣旨を逸脱しない範囲で種々変
更可能である。
具体的に説明したが、本発明は前記実施の形態に限定さ
れるものではなく、その趣旨を逸脱しない範囲で種々変
更可能である。
【０１８２】
【発明の効果】本発明にかかる配線基板によれば、信頼
性が高く、高密度配線可能な配線基板を製造することが
できる。
性が高く、高密度配線可能な配線基板を製造することが
できる。
【図１】貫通孔を有する絶縁基板に配線を形成した配線
基板の断面図
基板の断面図
【図２】本発明に係る配線基板の一実施例を示す図
【図３】本発明に係る配線基板を有するマルチチップモ
ジュールの一実施例を示す図
ジュールの一実施例を示す図
【図４】半導体モジュールを実装基板に実装した様子を
示す図
示す図
【図５】本発明に係る半導体モジュールの一実施例を示
す斜視図
す斜視図
【図６】ガラス基板にサンドブラストとフォトエッチン
グによって形成した貫通孔を示す図
グによって形成した貫通孔を示す図
【図７】本発明に係る配線基板の一実施例を示す図
【図８】本発明に係る配線基板を有するマルチチップモ
ジュールを実装基板に実装した様子を示す図
ジュールを実装基板に実装した様子を示す図
【図９】本発明に係る配線基板の一実施例を示す図
【図１０】本発明に係る配線基板を有するマルチチップ
モジュールを実装基板に実装した様子を示す図
モジュールを実装基板に実装した様子を示す図
【図１１】本発明に係る配線基板を有するマルチチップ
モジュールの一実施例を示す図
モジュールの一実施例を示す図
【図１２】多層配線基板に実装される半導体チップの組
合せの一例を示す図
合せの一例を示す図
【図１３】本発明に係る配線基板の製造工程のフローチ
ャート図
ャート図
【図１４】本発明に係る配線基板の製造工程の一例を示
す図
す図
【図１５】本発明に係る配線基板の製造工程の一例を示
す図
す図
【図１６】本発明に係る配線基板の製造工程の一例を示
す図
す図
【図１７】配線とサンドブラストによる粒子があたる位
置の関係を示す図
置の関係を示す図
【図１８】本発明に係る配線基板の製造工程のフローチ
ャート図
ャート図
【図１９】本発明に係る配線基板の製造工程の一例を示
す図
す図
【図２０】本発明に係る配線基板の製造工程の一例を示
す図
す図
【図２１】貫通孔を充填したときに、未充填の部分が形
成された様子を示す図
成された様子を示す図
【図２２】本発明に係る配線基板の製造工程の一例を示
す図
す図
【図２３】本発明に係る配線基板の製造工程の一例を示
す図
す図
【図２４】サンドブラストにより基板に形成した貫通孔
の模式図
の模式図
【図２５】サンドブラストにより部材をあてがった絶縁
基板に形成した貫通孔を示す図
基板に形成した貫通孔を示す図
【図２６】基板の貫通孔へ配線を形成する方法を示す図
【図２７】ガラス転移温度(Tg)と線膨張係数の関係を示
す実験結果の図
す実験結果の図
【図２８】ガラス基板やセラミック基板を用いて配線基
板を多数個取りする状態を示す図
板を多数個取りする状態を示す図
【図２９】本発明に係る配線基板の一実施例を示す図
【図３０】ジャイロスコープの製造方法を示す図
【図３１】サンドブラスト法により基板に貫通孔を形成
する様子を示す図
する様子を示す図
【図３２】本発明に係る配線基板の一実施例を示す図
【図３３】本発明に係る配線基板の一実施例を示す図
【図３４】本発明に係る配線基板の一実施例を示す図
【図３５】配線とサンドブラストによる粒子があたる位
置の関係を示す図
置の関係を示す図
１…絶縁基板 ２…薄膜配線層 ３…多層配線層 ５…応力緩和層 ６…多層配線基板 ７…はんだバンプ ８…はんだバンプ ９…半導体装置（Ｌ
ＳＩ） １０…実装基板 ５０…アンダーフィル １００…貫通孔 １０１…貫通孔内の配線 １１０…層間絶縁層 １２０…配線 １０００…半導体モジュール
ＳＩ） １０…実装基板 ５０…アンダーフィル １００…貫通孔 １０１…貫通孔内の配線 １１０…層間絶縁層 １２０…配線 １０００…半導体モジュール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/00 Ｈ０５Ｋ 3/46 Ｎ 3/40 Ｚ 3/46 Ｈ０１Ｌ 23/12 Ｎ 23/14 Ｃ (72)発明者 宝蔵寺 裕之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 天明 浩之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 諫田 尚哉 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E317 AA25 BB01 BB12 CC31 CD01 GG14 5E346 AA02 AA12 AA15 AA43 CC10 CC16 CC32 DD03 DD17 DD24 DD32 DD33 DD44 EE33 FF07 FF17 GG15 GG17 GG22 GG25 GG26 HH25
Claims (18)
- 【請求項１】ガラス基板と、該ガラス基板の上に形成さ
れた配線および絶縁層を含む多層配線層とを有する配線
基板であって、該ガラス基板は該ガラス基板の両面で電
気的接続を取るための孔を有し、該孔はサンドブラスト
により形成されたものであることを特徴とする配線基
板。 - 【請求項２】ガラス基板と、該ガラス基板の上に形成さ
れた配線および絶縁層を含む多層配線層とを有する配線
基板であって、該ガラス基板は該ガラス基板の両面で電
気的接続を取るための複数の孔を有し、該孔は複数の開
口を有するマスクを備えた該ガラス基板に粒子を吹き付
け、該ガラス基板の一部を破砕して形成したものである
ことを特徴とする配線基板。 - 【請求項３】請求項１または２に記載の配線基板であっ
て、前記孔の内壁面には配線が形成され、かつ該孔には
絶縁性の材料が充填されていることを特徴とする配線基
板。 - 【請求項４】請求項１または２に記載の配線基板であっ
て、前記孔の内部には導電性の材料が充填されているこ
とを特徴とする配線基板。 - 【請求項５】請求項１または２に記載の配線基板であっ
て、該配線基板は外部接続端子を有し、かつ該外部接続
端子は鉛フリーであることを特徴とする配線基板。 - 【請求項６】貫通孔を備えた第一の基板と、該第一の基
板の一方の面に形成された第一の配線および第一の絶縁
層を有する第一の配線層と、該第一の基板の他方の面に
形成された第二の配線および第二の絶縁層を有する第二
の配線層とを有する配線基板であって、該第一の絶縁層
と該第二の絶縁層の熱膨張係数が異なることを特徴とす
る配線基板。 - 【請求項７】請求項６に記載の配線基板であって、前記
第一の絶縁層の熱膨張係数は該配線基板に実装される半
導体素子の熱膨張係数に近く、前記第二の絶縁層の熱膨
張係数は該配線基板が実装される実装基板の熱膨張係数
に近いことを特徴とする配線基板。 - 【請求項８】貫通孔を備え、かつ熱膨張係数が約３ppm/
℃から約５ppm/℃である第一の基板と、該孔の開口端の
径が小さい方の該第一の基板の面に形成された第一の配
線および第一の絶縁層を有する第一の配線層と、該孔の
開口端の径が大きい方の該第一の基板の面に形成された
第二の配線および第二の絶縁層を有する第二の配線層
と、該第二の配線層の表面であって、かつ該第一の基板
の反対側に形成された第三の絶縁層を有する配線基板で
あって、該第三の絶縁層は該配線基板と該配線基板が実
装される実装基板の間に生じる熱応力を緩和することを
特徴とする配線基板。 - 【請求項９】ガラス基板の上に導体層および絶縁層を有
する配線層を多層に形成する工程と、該ガラス基板の一
方の面に形成された配線層に第一の孔を形成する工程
と、該第一の孔が形成された位置から該ガラス基板にサ
ンドブラストを行って、該ガラス基板に第二の孔を形成
する工程と、該第二の孔の内壁面および該配線層の最表
面に配線を形成する工程を有することを特徴とする配線
基板の製造方法。 - 【請求項１０】請求項９に記載の配線基板の製造方法に
おいて、前記サンドブラストを前記ガラス基板の上に形
成された配線パッドがある位置に対して行うことを有す
ることを特徴とする配線基板の製造方法。 - 【請求項１１】請求項９に記載の配線基板の製造方法に
おいて、前記サンドブラストは、該サンドブラストが開
始される前記ガラス基板の面の裏面に形成された前記導
体層に向って行われることを有することを特徴とする配
線基板の製造方法。 - 【請求項１２】請求項９に記載の配線基板の製造方法に
おいて、前記第二の孔を形成する方法と前記第一の孔を
形成する方法は異なることを特徴とする配線基板の製造
方法。 - 【請求項１３】請求項９に記載の配線基板の製造方法に
おいて、前記絶縁層の少なくとも１層はマスクを用いて
印刷形成されたものであることを特徴とする配線基板。 - 【請求項１４】サンドブラストによりガラス基板に孔を
形成する工程と、該ガラス基板の少なくとも一方の面、
および該孔の内壁面に配線を形成する工程と、該ガラス
基板および該ガラス基板の上に形成された配線の上に、
絶縁層および導体層を含む多層配線層を形成する工程を
有することを特徴とする配線基板の製造方法。 - 【請求項１５】請求項１４に記載の配線基板の製造方法
において、前記孔を充填する工程を有することを特徴と
する配線基板の製造方法。 - 【請求項１６】請求項１４に記載の配線基板の製造方法
において、前記孔の内壁面に配線を形成する場合に、該
孔を形成した後、前記ガラス基板の他方の面を所望の厚
さまで研磨し、該孔の内壁面に配線を形成することを特
徴とする配線基板の製造方法。 - 【請求項１７】請求項１４に記載の配線基板の製造方法
において、前記孔の内壁面に配線を形成する場合に、前
記ガラス基板の一方の側からスパッタを行い第一の導電
性の膜を形成する工程と、該ガラス基板を裏返して、ス
パッタを行い第二の導電性の膜を形成する工程と、該第
二の導電性の膜上に第三の導電性の膜を形成する工程
と、該ガラス基板を裏返して第一の導電性の膜上に第四
の導電性の膜を形成する工程を有することを特徴とする
配線基板の製造方法。 - 【請求項１８】請求項９または１４に記載の配線基板の
製造方法において、前記ガラス基板に配線を形成した後
に、該ガラスを個別化する工程を有することを特徴とす
る配線基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163641A JP4012375B2 (ja) | 2001-05-31 | 2001-05-31 | 配線基板およびその製造方法 |
| PCT/JP2002/005162 WO2002100142A1 (fr) | 2001-05-31 | 2002-05-28 | Tableau de connexions et son procede de fabrication |
| TW091111588A TW550983B (en) | 2001-05-31 | 2002-05-30 | Wiring board and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163641A JP4012375B2 (ja) | 2001-05-31 | 2001-05-31 | 配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359446A true JP2002359446A (ja) | 2002-12-13 |
| JP4012375B2 JP4012375B2 (ja) | 2007-11-21 |
Family
ID=19006571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001163641A Expired - Fee Related JP4012375B2 (ja) | 2001-05-31 | 2001-05-31 | 配線基板およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4012375B2 (ja) |
| TW (1) | TW550983B (ja) |
| WO (1) | WO2002100142A1 (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004064163A1 (ja) * | 2003-01-08 | 2004-07-29 | Hamamatsu Photonics K.K. | 配線基板、及びそれを用いた放射線検出器 |
| WO2004064162A1 (ja) * | 2003-01-08 | 2004-07-29 | Hamamatsu Photonics K.K. | 配線基板、及びそれを用いた放射線検出器 |
| WO2004103039A1 (ja) * | 2003-05-19 | 2004-11-25 | Dai Nippon Printing Co., Ltd. | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 |
| WO2004110116A1 (ja) * | 2003-06-03 | 2004-12-16 | Hitachi Metals, Ltd. | 貫通電極付き基板の製造方法 |
| JP2005142312A (ja) * | 2003-11-06 | 2005-06-02 | Renesas Technology Corp | 半導体装置およびその製造方法ならびに配線基板の製造方法 |
| JP2006194753A (ja) * | 2005-01-14 | 2006-07-27 | Mitsubishi Electric Corp | 半導体容量式加速度センサの製造方法 |
| JP2006324271A (ja) * | 2005-05-17 | 2006-11-30 | Renesas Technology Corp | 半導体装置 |
| JP2007173276A (ja) * | 2005-12-19 | 2007-07-05 | Tdk Corp | Ｉｃ内蔵基板の製造方法 |
| JP2008051685A (ja) * | 2006-08-25 | 2008-03-06 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
| JP2009164153A (ja) * | 2007-12-28 | 2009-07-23 | Kyocera Kinseki Corp | 電子部品用基板の貫通穴埋め方法 |
| WO2010047228A1 (ja) * | 2008-10-21 | 2010-04-29 | 日本電気株式会社 | 配線基板およびその製造方法 |
| JP2010225955A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Ltd | インターポーザ |
| US8237056B2 (en) | 2008-11-12 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board having a stiffener |
| JP5105168B2 (ja) * | 2005-11-02 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
| US20130119555A1 (en) * | 2010-03-03 | 2013-05-16 | Georgia Tech Research Corporation | Through-Package-Via (TPV) Structures On Inorganic Interposer And Methods For Fabricating Same |
| JP2013225687A (ja) * | 2013-06-18 | 2013-10-31 | Fujikura Ltd | 貫通配線基板及びその製造方法 |
| WO2014038542A1 (ja) * | 2012-09-07 | 2014-03-13 | 株式会社フジクラ | 配線基板 |
| JP2015095590A (ja) * | 2013-11-13 | 2015-05-18 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
| WO2015146476A1 (ja) * | 2014-03-27 | 2015-10-01 | ソニー株式会社 | 実装用基板及びその製造方法、並びに、部品実装方法 |
| WO2015190236A1 (ja) * | 2014-06-10 | 2015-12-17 | 株式会社日立製作所 | チップモジュールおよび情報処理機器 |
| JP2017005205A (ja) * | 2015-06-15 | 2017-01-05 | シャープ株式会社 | 配線基板および配線基板の製造方法 |
| KR20170088013A (ko) * | 2016-01-21 | 2017-08-01 | 삼성디스플레이 주식회사 | 스트레쳐블 표시 장치 |
| WO2017130530A1 (ja) * | 2016-01-29 | 2017-08-03 | 株式会社ブイ・テクノロジー | 配線基板の配線修正装置、配線基板の製造方法、配線基板、および表示装置 |
| JP2017212337A (ja) * | 2016-05-25 | 2017-11-30 | 大日本印刷株式会社 | 貫通電極基板およびその製造方法 |
| JP2019179780A (ja) * | 2018-03-30 | 2019-10-17 | 住友大阪セメント株式会社 | 静電チャック装置の製造方法 |
| KR20200004596A (ko) | 2018-07-04 | 2020-01-14 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US10887986B2 (en) | 2018-12-04 | 2021-01-05 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
| WO2021182554A1 (ja) * | 2020-03-12 | 2021-09-16 | リンテック株式会社 | 保護膜形成用シート |
| JP2022050595A (ja) * | 2020-02-03 | 2022-03-30 | 大日本印刷株式会社 | 貫通電極基板 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009133886A1 (ja) * | 2008-04-28 | 2009-11-05 | 日本電気株式会社 | 多層配線基板、及びその製造方法 |
| TWI404468B (zh) * | 2011-06-03 | 2013-08-01 | 矽品精密工業股份有限公司 | 單層線路之封裝基板及其製法 |
| JP5846185B2 (ja) | 2013-11-21 | 2016-01-20 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
| US9917046B2 (en) | 2016-07-04 | 2018-03-13 | Unimicron Technology Corp. | Manufacturing method of a circuit board having a glass film |
| TWI612857B (zh) | 2016-07-05 | 2018-01-21 | 欣興電子股份有限公司 | 電路板元件 |
| JP6341245B2 (ja) | 2016-09-05 | 2018-06-13 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板および半導体装置 |
| JP2019204921A (ja) | 2018-05-25 | 2019-11-28 | 凸版印刷株式会社 | ガラス回路基板およびその製造方法 |
| JP7254930B2 (ja) | 2019-03-12 | 2023-04-10 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
| KR102396184B1 (ko) | 2019-03-12 | 2022-05-10 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 장치 |
| KR102537005B1 (ko) | 2019-03-12 | 2023-05-26 | 앱솔릭스 인코포레이티드 | 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법 |
| EP3910667A4 (en) | 2019-03-29 | 2022-10-26 | Absolics Inc. | PACKAGING GLASS SUBSTRATE FOR SEMICONDUCTORS, PACKAGING SUBSTRATE FOR SEMICONDUCTORS AND SEMICONDUCTOR DEVICES |
| KR102413117B1 (ko) | 2019-08-23 | 2022-06-24 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567878A (ja) * | 1991-09-06 | 1993-03-19 | Hitachi Ltd | 混成回路基板及びその製造方法 |
| KR0127666B1 (ko) * | 1992-11-25 | 1997-12-30 | 모리시다 요이찌 | 세라믹전자부품 및 그 제조방법 |
| JP3164751B2 (ja) * | 1995-06-08 | 2001-05-08 | 京セラ株式会社 | 多層薄膜配線基板 |
| JP2000024923A (ja) * | 1998-07-09 | 2000-01-25 | Seiko Epson Corp | 微細穴・溝加工方法 |
| JP2000100988A (ja) * | 1998-09-18 | 2000-04-07 | Sumitomo Metal Electronics Devices Inc | Ｐｇａパッケージ |
| JP2001036250A (ja) * | 1999-07-16 | 2001-02-09 | Mitsubishi Electric Corp | 多層配線基板の製造方法、多層配線基板およびそれを用いた半導体装置 |
| JP2001044597A (ja) * | 1999-07-29 | 2001-02-16 | Mitsubishi Gas Chem Co Inc | 炭酸ガスレーザー孔あけ性に優れた銅張板 |
| JP3622594B2 (ja) * | 1999-10-14 | 2005-02-23 | 三菱電機株式会社 | セラミックス基板の製造方法 |
-
2001
- 2001-05-31 JP JP2001163641A patent/JP4012375B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-28 WO PCT/JP2002/005162 patent/WO2002100142A1/ja active Application Filing
- 2002-05-30 TW TW091111588A patent/TW550983B/zh not_active IP Right Cessation
Cited By (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401523C (zh) * | 2003-01-08 | 2008-07-09 | 浜松光子学株式会社 | 配线基板以及使用该配线基板的放射线检测器 |
| WO2004064162A1 (ja) * | 2003-01-08 | 2004-07-29 | Hamamatsu Photonics K.K. | 配線基板、及びそれを用いた放射線検出器 |
| WO2004064163A1 (ja) * | 2003-01-08 | 2004-07-29 | Hamamatsu Photonics K.K. | 配線基板、及びそれを用いた放射線検出器 |
| US7326907B2 (en) | 2003-01-08 | 2008-02-05 | Hamamatsu Photonics K.K. | Wiring substrate and radiation detector using same |
| CN100407432C (zh) * | 2003-01-08 | 2008-07-30 | 浜松光子学株式会社 | 配线基板以及使用该配线基板的放射线检测器 |
| WO2004103039A1 (ja) * | 2003-05-19 | 2004-11-25 | Dai Nippon Printing Co., Ltd. | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 |
| KR100834591B1 (ko) * | 2003-05-19 | 2008-06-02 | 다이니폰 인사츠 가부시키가이샤 | 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판 |
| WO2004110116A1 (ja) * | 2003-06-03 | 2004-12-16 | Hitachi Metals, Ltd. | 貫通電極付き基板の製造方法 |
| JP2005142312A (ja) * | 2003-11-06 | 2005-06-02 | Renesas Technology Corp | 半導体装置およびその製造方法ならびに配線基板の製造方法 |
| JP2006194753A (ja) * | 2005-01-14 | 2006-07-27 | Mitsubishi Electric Corp | 半導体容量式加速度センサの製造方法 |
| JP4671699B2 (ja) * | 2005-01-14 | 2011-04-20 | 三菱電機株式会社 | 半導体容量式加速度センサの製造方法 |
| JP2006324271A (ja) * | 2005-05-17 | 2006-11-30 | Renesas Technology Corp | 半導体装置 |
| US8624121B2 (en) | 2005-11-02 | 2014-01-07 | Ibiden Co., Ltd. | Multilayer printed wiring board for semiconductor devices and method for manufacturing the board |
| JP5105168B2 (ja) * | 2005-11-02 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
| JP2007173276A (ja) * | 2005-12-19 | 2007-07-05 | Tdk Corp | Ｉｃ内蔵基板の製造方法 |
| JP2008051685A (ja) * | 2006-08-25 | 2008-03-06 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
| JP2009164153A (ja) * | 2007-12-28 | 2009-07-23 | Kyocera Kinseki Corp | 電子部品用基板の貫通穴埋め方法 |
| WO2010047228A1 (ja) * | 2008-10-21 | 2010-04-29 | 日本電気株式会社 | 配線基板およびその製造方法 |
| JPWO2010047228A1 (ja) * | 2008-10-21 | 2012-03-22 | 日本電気株式会社 | 配線基板およびその製造方法 |
| US8237056B2 (en) | 2008-11-12 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board having a stiffener |
| JP2010225955A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Ltd | インターポーザ |
| JP2013521663A (ja) * | 2010-03-03 | 2013-06-10 | ジョージア テック リサーチ コーポレイション | 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法 |
| US10672718B2 (en) | 2010-03-03 | 2020-06-02 | Georgia Tech Research Corporation | Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same |
| US20130119555A1 (en) * | 2010-03-03 | 2013-05-16 | Georgia Tech Research Corporation | Through-Package-Via (TPV) Structures On Inorganic Interposer And Methods For Fabricating Same |
| US9275934B2 (en) * | 2010-03-03 | 2016-03-01 | Georgia Tech Research Corporation | Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same |
| KR101825149B1 (ko) * | 2010-03-03 | 2018-02-02 | 조지아 테크 리서치 코포레이션 | 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법 |
| WO2014038542A1 (ja) * | 2012-09-07 | 2014-03-13 | 株式会社フジクラ | 配線基板 |
| JP5758548B2 (ja) * | 2012-09-07 | 2015-08-05 | 株式会社フジクラ | 配線基板 |
| US9814131B2 (en) | 2012-09-07 | 2017-11-07 | Fujikura Ltd. | Interconnection substrate |
| JP2013225687A (ja) * | 2013-06-18 | 2013-10-31 | Fujikura Ltd | 貫通配線基板及びその製造方法 |
| JP2015095590A (ja) * | 2013-11-13 | 2015-05-18 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
| JP2015188037A (ja) * | 2014-03-27 | 2015-10-29 | ソニー株式会社 | 実装用基板及びその製造方法、並びに、部品実装方法 |
| CN106105405A (zh) * | 2014-03-27 | 2016-11-09 | 索尼公司 | 安装板、其制造方法、以及安装元件的方法 |
| WO2015146476A1 (ja) * | 2014-03-27 | 2015-10-01 | ソニー株式会社 | 実装用基板及びその製造方法、並びに、部品実装方法 |
| CN106105405B (zh) * | 2014-03-27 | 2019-01-18 | 索尼半导体解决方案公司 | 安装板、其制造方法、以及安装元件的方法 |
| US9814139B2 (en) | 2014-03-27 | 2017-11-07 | Sony Semiconductor Solutions Corporation | Mounting substrate, manufacturing method for the same, and component mounting method |
| WO2015190236A1 (ja) * | 2014-06-10 | 2015-12-17 | 株式会社日立製作所 | チップモジュールおよび情報処理機器 |
| JP2017005205A (ja) * | 2015-06-15 | 2017-01-05 | シャープ株式会社 | 配線基板および配線基板の製造方法 |
| KR20170088013A (ko) * | 2016-01-21 | 2017-08-01 | 삼성디스플레이 주식회사 | 스트레쳐블 표시 장치 |
| KR102488076B1 (ko) | 2016-01-21 | 2023-01-13 | 삼성디스플레이 주식회사 | 스트레쳐블 표시 장치 |
| WO2017130530A1 (ja) * | 2016-01-29 | 2017-08-03 | 株式会社ブイ・テクノロジー | 配線基板の配線修正装置、配線基板の製造方法、配線基板、および表示装置 |
| JP2017212337A (ja) * | 2016-05-25 | 2017-11-30 | 大日本印刷株式会社 | 貫通電極基板およびその製造方法 |
| JP2019179780A (ja) * | 2018-03-30 | 2019-10-17 | 住友大阪セメント株式会社 | 静電チャック装置の製造方法 |
| KR20200004596A (ko) | 2018-07-04 | 2020-01-14 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US10887986B2 (en) | 2018-12-04 | 2021-01-05 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
| JP2022050595A (ja) * | 2020-02-03 | 2022-03-30 | 大日本印刷株式会社 | 貫通電極基板 |
| JP7435635B2 (ja) | 2020-02-03 | 2024-02-21 | 大日本印刷株式会社 | 貫通電極基板 |
| WO2021182554A1 (ja) * | 2020-03-12 | 2021-09-16 | リンテック株式会社 | 保護膜形成用シート |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4012375B2 (ja) | 2007-11-21 |
| WO2002100142A1 (fr) | 2002-12-12 |
| TW550983B (en) | 2003-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4012375B2 (ja) | 配線基板およびその製造方法 | |
| JP4092890B2 (ja) | マルチチップモジュール | |
| KR102550276B1 (ko) | 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법 | |
| JP4534062B2 (ja) | 半導体装置 | |
| CN108476585B (zh) | Pcb混合重分布层 | |
| WO2010024233A1 (ja) | 機能素子を内蔵可能な配線基板及びその製造方法 | |
| WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| KR20110083506A (ko) | 배선 기판, 그 제조 방법, 및 반도체 패키지 | |
| JP2002170921A (ja) | 半導体装置およびその製造方法 | |
| WO2003034488A1 (en) | Substrate and method for producing the same | |
| JP2022549632A (ja) | はんだ接合部間の架橋の防止 | |
| JP4603383B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
| JP4840245B2 (ja) | マルチチップモジュール | |
| JP4599121B2 (ja) | 電気中継板 | |
| JP2002016178A (ja) | 半導体装置およびその製造方法 | |
| JP2002204045A (ja) | 配線基板の製造方法 | |
| JP2018186121A (ja) | 半導体パッケージ基板、半導体パッケージ、および半導体装置 | |
| JP2016058483A (ja) | インターポーザー、半導体装置及び半導体装置の製造方法 | |
| JP5103948B2 (ja) | 電子部品および電子部品の製造方法 | |
| JP4561193B2 (ja) | 印刷配線板及び半導体装置 | |
| JP2002016198A (ja) | 半導体装置 | |
| JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
| JP6950795B2 (ja) | ガラス回路基板 | |
| JP2004006452A (ja) | 半導体装置 | |
| JP6828733B2 (ja) | インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070907 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |