JP5103948B2

JP5103948B2 - 電子部品および電子部品の製造方法

Info

Publication number: JP5103948B2
Application number: JP2007054750A
Authority: JP
Inventors: 佳彦今中; 政則上田; 良夫佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-03-05
Filing date: 2007-03-05
Publication date: 2012-12-19
Anticipated expiration: 2027-03-05
Also published as: JP2008218752A

Description

本発明は、エアロゾルによる成膜を用いて構成される電子部品、およびその製造方法に関する。

半導体チップなどの実装部品を実装する基板としては、例えばビルドアップ基板などの樹脂材料を用いて形成される基板が広く用いられている。ビルドアップ基板とは、いわゆるビルドアップ法を用いて形成される基板であり、フィルム上の樹脂材料が積層されて構成される基板である。

また、近年の半導体チップなどの実装部品は高密度化が進んでおり、これに伴って実装部品から外部に引き出される端子（電極パッド）も微細化が進んできている。例えば、ペリフェラルタイプの半導体チップでは、電極パッドの設置のピッチは５０μｍ程度であり、エリアバンプタイプの半導体チップでは電極パッドの設置のピッチは１００μｍ程度になっている。

このような実装部品の微細化に対応するために、実装部品と基板との間にインターポーザを配置し、実装部品から基板にかけて配線ルール寸法の連続性をもたせることが行われている。

図１は、基板上にインターポーザを介して実装部品（半導体チップ）が実装されてなる電子部品１０の構成を模式的に示した図である。図１を参照するに、例えばビルドアップ基板よりなる基板２０上にはインターポーザ４０が設置され、さらにインターポーザ４０に対して実装部品（半導体チップ）３０が実装されている。

上記の基板２０は、例えば樹脂材料よりなる絶縁層ｄ１〜ｄ３が積層されて形成され、絶縁層ｄ１〜ｄ３中に配線が埋設された構造を有している。また、インターポーザ４０は、樹脂材料またはＳｉ，ガラスなどの無機材料などにより構成され、インターポーザ４０と基板２０は、半田バンプなどの接続端子４１により接続され、また、インターポーザ４０と半導体チップ３０は、半田バンプなどの接続端子３１により接続される構造になっている。
特開平６−１１２２７１号公報特開昭６３−１２９６５５号公報特開平１１−２７４４０８号公報特開平１１−２５１１７２号公報

しかし、上記の電子部品では、インターポーザの上面側と下面側でそれぞれ半田バンプなどの接続端子を用いる構造となっているため、電子部品の構造が複雑となっており、また電子部品の製造工程も複雑となってしまう問題を有していた。また、半田バンプなどにより接続される部分が多くなると、基板と実装部品を接続する経路における電気的な抵抗値が大きくなってしまう。

また、接続端子がインターポーザの上面側と下面側の２箇所に設置されると、電子部品全体の厚さが厚くなってしまい、電子部品の薄型化・小型化が困難となってしまう問題があった。さらに、近年の微細化・高密度がされた実装部品を実装する場合には、インターポーザも多層化される場合があり、多層化される場合には特に絶縁層の膜厚が問題になる場合がある。

絶縁層の下限の膜厚は絶縁層の形成方法に大きく依存するが、例えば絶縁層を既存のセラミック材料の貼り合わせで形成する場合には絶縁層の薄型化は実質的に困難である。また、例えば、絶縁層を樹脂材料（ビルドアップ樹脂）で形成する場合には、一般的に用いられるフィルム状のビルドアップ樹脂材料は厚さが４０μｍ程度以上であり、薄型化には限界が生じていた。

また、近年の高性能の実装部品（半導体チップ）は放熱量が大きい場合があり、実装部品の昇温に伴う応力の発生が問題になる場合があった。例えば、おもにＳｉにより構成される半導体チップは、樹脂材料とは熱膨張率の差が大きく、インターポーザが樹脂材料により構成される場合には、上記の熱膨張率の違いによる応力によって接続端子が破断してしまう懸念があった。また、インターポーザが既存のセラミック材料により構成される場合にはインターポーザと基板の境界で接続端子が破断する懸念があり、また、セラミック材料の割れが発生してしまうケースも考えられ、電子部品の信頼性が低下してしまう問題が顕在化してしまう。

そこで、本発明では上記の問題を解決した新規で有用な電子部品および当該電子部品の製造方法を提供することを課題としている。

本発明の具体的な課題は、配線基板とインターポーザが積層される構造を有する電子部品であって、構造が単純であって信頼性が高い電子部品およびその製造方法を提供することである。

本発明の第１の観点では、上記の課題を、配線基板と、該配線基板上に設置されたインターポーザと、を有する電子部品であって、前記インターポーザは、エアロゾルの衝突により形成された絶縁層と、前記絶縁層に埋設された配線と、を有することを特徴とする電子部品により、解決する。

また、本発明の第２の観点では、上記の課題を、前記絶縁層に埋設される受動素子を形成する工程をさらに有し、前記受動素子を形成する工程は、前記絶縁層よりも誘電率の高い誘電層をエアロゾルの衝突により形成する工程を含むことを特徴とする請求項４記載の電子部品の製造方法により、解決する。

本発明によれば、配線基板とインターポーザが積層される構造を有する電子部品であって、構造が単純であって信頼性が高い電子部品およびその製造方法を提供することが可能となる。

本発明による電子部品は、配線基板と、該配線基板上に設置されたインターポーザと、を有する電子部品であって、前記インターポーザは、エアロゾルの衝突により形成された絶縁層と、前記絶縁層に埋設された配線と、を有することを特徴としている。

エアロゾルとは、気体中に浮遊する微小な粒子（微粒子）のことをいう。例えば、無機材料よりなる微粒子を所定のガス中に分散させ、微粒子が分散されたガスを搬送して成膜対象（例えば基板など）に衝突させることにより、成膜対象に無機材料よりなる膜を形成することができる。このような成膜方法をエアロゾルデポジション（ＡＳＤ）と呼ぶ場合がある。

本発明による電子部品では、上記のエアロゾルの衝突により形成された（エアロゾルデポジションにより形成された）絶縁層（以下エアロゾル絶縁層と呼ぶ）が配線基板上に形成され、当該絶縁層がインターポーザを構成していることが特徴である。

配線基板上に、エアロゾル絶縁層によりインターポーザが構成されると、基板とインターポーザの接続に、半田などの低融点金属よりなる接続端子を用いる必要がなくなる。このため、電子部品の構造が単純となり、また製造工程が単純となって電子部品の製造コストを低減することができる。また、基板とインターポーザを接続する経路における電気的な抵抗値を小さくすることができる。また、配線基板とインターポーザの間の接続端子を省略した構造とすることによって電子部品全体の厚さを薄くすることが可能となる。また、エアロゾル絶縁層は、既存の焼結セラミックやビルドアップ樹脂に比べて薄く形成することが容易であり、電子部品全体の薄型化・小型化がさらに容易となる効果を奏する。

また、エアロゾル絶縁層は、既存の焼結セラミックよりなる絶縁層と比較した場合に、絶縁層を構成する粒構造が微細である特徴を有している。また、当該粒構造を構成する粒子が、アンカー状に成膜対象（基板など）の表面に食い込む形状となっている。

このため、エアロゾル絶縁層は、焼結セラミックによる絶縁層に比べてサーマルショックなどの熱衝撃に対して耐性が高く、また、基板（成膜対象）に対して良好な密着性を有する。このため、構造が単純であって信頼性が高い電子部品を構成することができる。

また、インターポーザ上に実装される実装部品（半導体チップ）が発熱した場合であっても、上記の微細な粒構造とアンカー状の食い込みによって、絶縁層の破損や基板からの剥がれに対する耐性が良好であり、電子部品の信頼性を良好に維持することが可能である。

次に、上記の電子部品の具体低な構成の一例について、図面を用いて説明する。

図２は、本発明の実施例１による電子部品の構成を模式的に示した断面図である。図２を参照するに、本実施例による電子部品４００の概略は、例えばビルドアップ基板よりなる配線基板１００と、配線基板１００上に設置されたインターポーザ２００と、インタ−ポーザ２００上に実装された実装部品３００とを有する構成になっている。

まず、配線基板１００についてみると、配線基板１００は、例えばビルドアップ法により形成され、エポキシ系の樹脂材料（ビルドアップ樹脂）よりなる絶縁層１０１、１０２，１０３，１０４が順に積層されて構成されている。さらに、上記の積層された絶縁層のうち、最下層の絶縁層１０１を覆うようにソルダーレジストよりなる絶縁層１０５が、最上層の絶縁層１０４を覆うようにソルダーレジストよりなる絶縁層１０６がそれぞれ形成されている。

また、絶縁層１０１，１０２，１０３，１０４には、絶縁層１０１，１０２，１０３，１０４をそれぞれ貫通する方向に形成されるビアプラグ１０８、１１０，１１２，１１４がそれぞれ埋設されている。さらに、絶縁層１０１にはビアプラグ１０８，１１０に接続されるパターン配線１０９が、絶縁層１０２にはビアプラグ１１０，１１２に接続されるパターン配線１１１が、絶縁層１０４には、ビアプラグ１１２，１１４に接続されるパターン配線１１３がそれぞれ埋設されている。

さらに、絶縁層（ソルダーレジスト層）１０５に形成された開口部に対応する位置には、ビアプラグ１０８に接続される電極パッド（パターン配線）１０７が形成されている。例えば、電極パッド１０７には、半田などの低融点金属材料よりなる外部接続端子（半田バンプ）が形成されてもよい。電極パッド１０７に外部接続端子が形成されることで電子部品４００（配線基板１００）がマザーボードなどの実装対象に実装されることが容易となる。

一方で、絶縁層（ソルダーレジスト層）１０６に形成された開口部に対応する位置には、ビアプラグ１１４に接続される電極パッド（パターン配線）１１５が形成されている。例えば、電極パッド１１５には、配線基板１００上に設置されるインターポーザ２００に形成された配線（後述）が電気的に接続される。

次に、配線基板１００上に設置されるインターポーザ２００についてみると、インターポーザ２００は、配線基板１００上に、エアロゾル絶縁層２０１，２０２，２０３が順に積層されて構成されている。

また、エアロゾル絶縁層２０１には、エアロゾル絶縁層２０１を貫通するとともに電極パッド１１５に接続されるビアプラグ（配線）２０５が埋設されている。また、エアロゾル絶縁層２０２には、ビアプラグ２０５と接続される受動素子２０９と、受動素子２０９に接続されるビアプラグ２１０とが埋設されている。

例えば、受動素子２０９は、エアロゾル絶縁層２０１〜２０３より誘電率が高い誘電層２０７を有するキャパシタまたはフィルタよりなる。受動素子２０９は、誘電層２０７が下部電極２０６と上部電極２０８とで挟まれた構造となっている。下部電極２０６はビアプラグ２０５に接続され、上部電極２０８はビアプラグ２１０に接続されている。

また、エアロゾル絶縁層２０３には、ビアプラグ２１０に接続されるパターン配線（配線）２１１と、パターン配線２１１に接続されるビアプラグ（配線）２１２とが埋設されている。さらに、エアロゾル絶縁層２０３上には、ビアプラグ２１２に接続される電極パッド２１３が形成されており、インターポーザ２００が構成されている。

また、インターポーザ２００上には、例えば半導体チップ（ＬＳＩ）よりなる実装部品３００が実装されている。実装部品３００は、半田などの低融点金属により形成される接続端子（半田バンプ）３０１により、電極パッド２１３に電気的に接続されている。

上記の電子部品４００では、従来の電子部品に比べて、構造や製造方法が単純であり、さらに、薄型化・小型化が容易である特徴を有している。これは、エアロゾル絶縁層を用いたことで、インターポーザ２００と配線基板１００の間の接続端子を省略する構造が可能となっている為である。

また、エアロゾル絶縁層は、焼結セラミックよりなる絶縁層やビルドアップ絶縁層に比べて薄型化が容易であり、この点でも上記の電子部品４００は薄型化に有利である。例えば、従来のビルドアップ樹脂の厚さは４０μｍ程度以上であるのに対し、エアロゾル絶縁層は、厚さを５μｍ以下として形成することが容易である。

また、本実施例による電子部品４００では、インターポーザ２００と基板１００との物理的な接続は、エアロゾル絶縁層２０１の密着力により担保されている。また、インターポーザ２００と配線基板１００の電気的な接続は、エアロゾル絶縁層２０１に埋設された配線（ビアプラグ２０５）により行われている。

すなわち、上記の構造においては、インターポーザ２００と配線基板１００の物理的な接続がエアロゾル絶縁層の密着力により確保されるため、インターポーザ２００と配線基板１００との電気的な接続は構造上の接続と実質的に分離して行うことが可能となっている。

また、エアロゾル絶縁層２０１と、配線基板１００の表面（インターポーザ２００に面する側の表面）に形成される絶縁層１０６（エポキシ樹脂を主成分とするソルダーレジスト層）の間には、金属を主成分とする境界層２０４が形成されていることが好ましい。

例えば、エアロゾルによる成膜においては、成膜速度は成膜の対象となる材料（下地）に大きく依存する。例えば、成膜速度は、下地が樹脂材料の場合に比べて金属材料の場合に大きくなり、上記の境界層２０４を形成しておくことで良好な成膜速度でエアロゾル絶縁層２０１を形成することができる。

また、エアロゾル絶縁層２０１を形成する場合には、絶縁層１０６の開口部に対応する位置に形成されている、金属よりなる電極パッド１１５上にも形成される。このため、樹脂材料よりなる絶縁層１０６を金属よりなる境界層２０４で覆うことで、境界層２０４と電極パッド１１５上の成膜速度の差を小さくすることができる。また、境界層２０４と電極パッド１１５は同じ金属または同じ金属を主成分とするように構成されることが好ましい。また、境界層２０４を形成することで、境界層２０４の上（実装部品３００）を電磁的に遮蔽することが可能となる。また、境界層２０４は、エアロゾル絶縁層２０１〜２０３と同様にエアロゾルの衝突により形成してもよい。

また、上記のインターポーザ２００（エアロゾル絶縁層２０１〜２０３）には，例えばキャパシタもしくはフィルタなどの受動素子２０９を内蔵させることが容易であるため、受動素子２０９を実装部品３００の近傍に設置することが容易となる。この場合、受動素子２０９と実装部品３００との接続経路が短くなり、低インダクタンスで受動素子と実装部品を接続することが可能となる。また、受動素子を構成する誘電層を、エアロゾルの衝突によって形成してもよい。

次に、エアロゾル絶縁層の構造の詳細と基板との密着について図３を用いて説明する。

図３は、図２に示した電子部品４００の一部拡大図である。また、図３には、上記の拡大図のＡ部をさらに拡大して模式的に示した図（エアロゾル絶縁層２０１の拡大図）を併せて示してある。ただし、図３では、先に説明した部分には同一の符号を付し、説明を省略する（図３以下の図面、以下の文中においても同様）。

図３を参照するに、エアロゾル絶縁層２０１は、例えばＡｌ_２Ｏ_３などの金属酸化物の微粒子の衝突により形成され、エアロゾル絶縁層２０１は、扁平した微細な粒子２０１ａが積層されて構成されている。

また、エアロゾル絶縁層２０１の底部近傍の粒子２０１ａは、境界層２０４に一部が食い込む構造（いわゆるアンカー構造）となっており、このためにエアロゾル絶縁層２０１と配線基板１００の密着力が良好となっている。

また、エアロゾル絶縁層２０１を構成する粒子２０１ａは、従来の焼結セラミックを構成する粒子に比べて微細である特徴がある。例えば、従来の焼結セラミックを構成する粒子は、大きさが数μｍ程度であるのに対し、エアロゾル絶縁層を構成する粒子２０１ａは、大きさが数ｎｍ〜数十ｎｍ程度（実質的に１００ｎｍ以下の粒子）と小さくなっている。

このため、エアロゾル絶縁層は、焼結セラミックによる絶縁層に比べてサーマルショックなどの熱衝撃に対して耐性が高くなっている。また、応力に対する割れや破損の耐性が高く、このために、発熱量の大きい実装部品を実装する場合に信頼性の高い構造を構成することが可能となる。例えば、従来の焼結セラミックを用いて上記の電子部品４００と同様の構造を構成したとしても、本実施例による電子部品と同様の効果を得ることは実質的に困難である。

図４は、従来の電子部品の構成の一例と、その一部（Ｂ部）の拡大図を示したものである。図４を参照するに、本図に示す構造においては、基板上に設置されるインターポーザは、焼結セラミックよりなる絶縁層４５１、４５２が積層されて構成されている。また、絶縁層４５１にはビアプラグ４５５が、絶縁層４５２にはパターン配線４５６とビアプラグ４５７が埋設されている。また、インターポーザと配線基板は導電性接着剤４５１で接着され、ビアプラグ４５５と、配線基板側のビアプラグ４５４は導電性接着剤４５３で電気的に接続されている。

上記の構造においては、絶縁層４５１を構成する粒子４５１ａの大きさが数μｍ程度であり、エアロゾル絶縁層の場合に比べて大きく、熱衝撃や応力が加えられた場合の割れや破損が発生しやすくなっている。

また、導電性接着剤４５３は、樹脂材料４５３ｂに、金属材料（導電性材料）４５３ａが添加されて構成されている。すなわち、導電性接着剤４５３によって、インターポーザと配線基板の物理的な接続と電気的な接続の双方を行っている。しかし、導電性接着剤を用いた電気的な接続では、配線（プラグ）などの導電性材料による接続に比べて抵抗が大きくなってしまう問題がある。また、特に熱によって応力が係った場合に、絶縁層４５１と導電性接着剤４５３の界面での剥がれが発生する懸念が大きくなり、先に図２〜図３で示したエアロゾル絶縁層を用いた場合に比べて接続の信頼性の確保が困難となる。

次に、上記のエアロゾル絶縁層を形成するための成膜装置について説明する。図５は、エアロゾル絶縁層を形成するための成膜装置を模式的に示した図である。図５を参照するに、本図に示す成膜装置５００は、処理容器（成膜室）５０１と、処理容器５０１内に設置された、成膜が行われる被処理基板Ｓを保持する保持台５０２とを有している。また、処理容器５０１内は、ポンプなどの排気手段５１２によって排気ライン５１１から真空排気され、減圧状態とすることが可能になっている。

また、成膜の原料となる、例えばＡｌ_２Ｏ_３よりなる粉末（微粒子）Ｐが内部に保持される原料容器５０８は、振動機５０９に設置されている。振動機５０９は、原料容器５０８に振動（超音波）を加えるとともに加熱手段（図示せず）によって加熱することが可能となるように構成されている。

原料容器５０８には、内部を減圧状態とするための排気ライン５０６と、内部に酸素などのキャリアガスを導入するためのガスライン５０７が接続されている。ガスライン５０７にはガスタンク５１３が接続され、バルブ５１０を開放することで、キャリアガスが原料容器５０８内に導入される。

また、処理容器５０１内には、エアロゾルを噴射するためのノズル５０４が設置され、ノズル５０４には供給ライン５０５を介して原料容器５０８からエアロゾルが供給される構造になっている。

上記の成膜装置５００によって成膜を行う場合には、まず、原料容器５０８内の粉末Ｐに対して、振動機５０９によって振動（超音波）を加えて加熱することで粉末表面に付着した水分などを除去する。

次に、原料容器５０８に、ガスライン５０７からキャリアガスを導入して粉末Ｐをエアロゾル化する。エアロゾル化された粉末Ｐは、供給ライン５０５を介してノズル５０４から処理容器５０１内の基板Ｓ上に噴射され、成膜が行われる。また、成膜にあたって処理容器５０１内は排気ライン５１１から真空排気が行われて減圧状態とされていることが好ましい。

図６は、上記の成膜装置５００によって基板上に成膜されたエアロゾル絶縁層のＳＥＭ（走査型電子顕微鏡）写真である。図６では、基板上に、エアロゾルの衝突によって扁平した微細な粒子が積層されて、絶縁層が形成されている状態を確認することができる。

次に、図７Ａ〜図７Ｉを用いて、先に図２に示した電子部品４００の製造方法について手順を追って説明する。

まず、図７Ａに示す工程において、公知の方法（ビルドアップ法）を用いて、配線基板１００を形成する。例えば、ビルドアップ法では、熱硬化性または紫外線硬化性のエポキシ系の樹脂（ビルドアップ樹脂）を真空ラミネート法などで貼り合わせることで積層する。また、当該樹脂には、無電解メッキや電解メッキを組み合わせた、例えば公知のセミアディティブ法によってビアプラグやパターン配線を形成した。なお、ビアプラグ１０８，１１０，１１２，１１４，パターン配線１０９，１１１，１１３，電極パッド１０７，１１５は、例えばＣｕなどの金属材料により形成されるが、これに限定されず他の導電材料を用いて構成してもよい。

次に、図７Ｂに示す工程において、スパッタリング法によって、境界層２０４を形成した。この場合、スパッタリング法によって絶縁層１０６上（電極パッド１１５上）にＣｕよりなる層を形成した後、Ｃｕよりなる層のパターンエッチングによって境界層２０４を形成した。またリフトオフ法によって境界層２０４を形成してもよい。また、境界層２０４を、エアロゾルの衝突による成膜によって形成してもよい。

上記の境界層２０４を形成することによって、この後の工程においてエアロゾル絶縁層２０１を形成する場合の成膜速度を大きくすることができる。また、境界層２０４と電極パッド１１５上の成膜速度の差が小さくなるため、良好な均一性でエアロゾル絶縁層２０１を形成することができる。このため、境界層２０４と電極パッド１１５は同じ金属または同じ金属を主成分とするように構成されることが好ましい。

次に、図７Ｃに示す工程において、境界層２０４上と絶縁層１０６の開口部から露出する電極パッド１１５上に、エアロゾル絶縁層２０１を形成する。エアロゾル絶縁層２０１の形成は、先に図５で示した成膜装置５００を用いて以下のようにして行った。以下図５を参照しながら説明する。

まず、原料容器５０８内に平均粒径０．５μｍのＡｌ_２Ｏ_３よりなる粉末Ｐを充填し、さらに原料容器５０８に対して、振動機５０９によって振動（超音波）を加えて加熱することで真空脱気して、粉末表面に付着した水分などを除去した。

次に、原料容器５０８に、ガスライン５０７からキャリアガスとして高純度酸素ガス（ガス圧２ｋｇ／ｃｍ２，ガス流量４Ｌ／ｍｉｎ）を導入して粉末Ｐをエアロゾル化した。また、処理容器５０１内を排気ライン５１１から排気手段５１２によって排気し、圧力が１０Ｐａ以下とした。ここで、エアロゾル化された粉末Ｐを、供給ライン５０５を介してノズル５０４から減圧された処理容器５０１内の基板Ｓ上に噴射し、エアロゾル絶縁層の成膜を行った。また、絶縁層１０６上に形成されたエアロゾル絶縁層はエッチングにより除去し、エアロゾル絶縁層２０１を形成した。エアロゾル絶縁層２０１の膜厚は５μｍであり、表面粗さを示すＲａは０．０２μｍであった。

次に、図７Ｄに示す工程において、パターニングされたフォトレジスト層（図示せず）をマスクにしたウエットエッチング（フッ硝酸５％）により、エアロゾル絶縁層２０１にビアホールを形成し、当該ビアホールを埋設するビアプラグ２０５を形成した。ビアプラグ２０５は、まず無電界メッキによってＣｕよりなるシード層を形成した後、当該シード層上にＣｕよりなる層を電解メッキにより形成し、さらにＣｕよりなる層の不要な部分をエッチングにより除去することにより形成した。

次に、図７Ｅに示す工程において、ビアプラグ２０５に接続される下部電極２０６を形成した。下部電極２０６は、無電解メッキによってＣｕのシード層を形成した後、当該シード層上にＣｕの電解メッキによってＣｕよりなる層を形成し、さらにＣｕのパターンエッチングを行ってＣｕよりなる層の不要な部分を除去することで形成した。

次に、下部電極２０６上に、エアロゾルの衝突によって、ＢａＴｉＯ_３よりなる誘電層２０７を形成した。誘電層２０７を形成する場合には、エアロゾル絶縁層２０１を形成する場合と同様に成膜装置５００を用いて、原料の粉末をＡｌ_２Ｏ_３から、Ａｌ_２Ｏ_３より誘電率の高いＢａＴｉＯ_３粉末に変更して成膜を行った。

次に、図７Ｆに示す工程において、下部電極２０６を形成する場合と同様にして、誘電層２０７上にＣｕよりなる上部電極２０８を形成した。このようにして、下部電極２０６と上部電極２０８に誘電層２０７が挟まれてなる受動素子（キャパシタ）２０９を形成した。さらに、図７Ｂの工程で説明したエアロゾル絶縁層２０１を形成する場合と同様にして、受動素子２０９を覆うエアロゾル絶縁層２０２を形成した。

次に、図７Ｇに示す工程において、パターニングされたフォトレジスト層（図示せず）をマスクにしたウエットエッチング（フッ硝酸５％）により、エアロゾル絶縁層２０２にビアホールを形成し、当該ビアホールを埋設するビアプラグ２１０を形成した。ビアプラグ２１０は、まず無電界メッキによってＣｕよりなるシード層を形成した後、当該シード層上にＣｕよりなる層を電解メッキにより形成し、さらにＣｕよりなる層の不要な部分をエッチングにより除去することにより形成した。

次に、図７Ｈに示す工程において、下部電極２０６を形成する場合と同様にしてビアプラグ２１０に接続されるパターン配線２１１を形成した後、エアロゾル絶縁層２０１、２０２を形成する場合と同様にしてエアロゾル絶縁層２０３を形成した。さらに、ビアプラグ２０５を形成する場合と同様にして、絶縁層２０３にビアプラグ２１２を形成した。

次に、図７Ｉに示す工程において、ビアプラグ２１２上にＣｕよりなる電極パッド２１３を形成し、電子部品４００Ａを製造した。電子部品４００Ａは、配線基板１００上にインターポーザ２００が設置されてなる構造を有している。また、インターポーザ２００上に実装部品３００を実装することで、図２に示した電子部品４００を形成することができる。

上記の製造方法においては、インターポーザ２００と配線基板１００を接続端子により接続する工程がなく、製造工程が単純であるとともに信頼性が高い電子部品を製造することが容易である特徴を有している。また、エアロゾル絶縁層は、膜厚を薄く（例えば５μｍ以下）して形成することが容易であり、また膜厚の変更・調整も容易である。また、エアロゾルによる成膜であるために、絶縁膜中の成分を変更したり、もしくは様々な添加物を添加して絶縁膜の物性値を様々に制御することが容易である。

以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

例えば、図７Ｉに示した電子部品４００Ａに実装される実装部品３００は、半導体チップ（ＬＳＩ）に限定されるものではない。例えば、実装部品３００は、ＳＡＷ（表面弾性波）フィルタ、パワーアンプ、ＭＭＩＣ（ＭｉｃｒｏｗａｖｅＭｏｎｏｌｉｔｈｉｃＩＣ）などであってもよい。また、これらの実装部品と、インターポーザ２００に埋設される受動素子とを組み合わせて、様々な回路を構成することが可能である。

本発明によれば、配線基板とインターポーザが積層される構造を有する電子部品であって、構造が単純であって信頼性が高い電子部品およびその製造方法を提供することが可能となる。
（付記１）
配線基板と、該配線基板上に設置されたインターポーザと、を有する電子部品であって、
前記インターポーザは、
エアロゾルの衝突により形成された絶縁層と、
前記絶縁層に埋設された配線と、を有することを特徴とする電子部品。
（付記２）
前記絶縁層は、扁平した複数の粒子より構成されていることを特徴とする付記１記載の電子部品。
（付記３）
前記絶縁層は、前記配線基板上に形成されてなることを特徴とする付記１または２記載の電子部品。
（付記４）
前記絶縁層に、エアロゾルの衝突により形成された誘電層を有する受動素子が埋設されていることを特徴とする付記１乃至３のいずれか１項記載の電子部品。
（付記５）
前記受動素子は、キャパシタまたはフィルタであることを特徴とする付記４記載の電子部品。
（付記６）
前記インターポーザに実装される実装部品を有することを特徴とする付記１乃至５のいずれか１項記載の電子部品。
（付記７）
前記絶縁層は積層されるように複数形成され、前記配線とともに多層配線構造を構成していることを特徴とする付記１乃至６のいずれか１項記載の電子部品。
（付記８）
前記配線基板の表面の樹脂材料よりなる層と、前記絶縁層との間に、金属よりなる境界層を付加したことを特徴とする付記１乃至７のいずれか１項記載の電子部品。
（付記９）
前記絶縁層は金属酸化物を主成分とすることを特徴とする付記１乃至８のいずれか１項記載の電子部品。
（付記１０）
配線基板と、該配線基板上に設置されたインターポーザと、を有する電子部品の製造方法であって、
エアロゾルの衝突により、前記配線基板上に絶縁層を形成する工程と、
前記絶縁層に配線を形成する工程と、を有することを特徴とする電子部品の製造方法。
（付記１１）
前記絶縁層に埋設される受動素子を形成する工程をさらに有し、
前記受動素子を形成する工程は、
前記絶縁層よりも誘電率の高い誘電層をエアロゾルの衝突により形成する工程を含むことを特徴とする付記１０記載の電子部品の製造方法。
（付記１２）
前記配線基板の表面の樹脂材料よりなる層上に、金属よりなる境界層を形成する工程をさらに有し、前記絶縁層は前記境界層上に形成されることを特徴とする付記１０または１１記載の電子部品の製造方法。
（付記１３）
前記境界層はエアロゾルの衝突により形成されることを特徴とする付記１２記載の電子部品の製造方法。
（付記１４）
前記樹脂材料よりなる層に形成される開口部に対応する位置には前記配線基板の電極パッドが形成され、前記境界層は、前記金属パッドを構成する金属と主成分が同じとなるように形成されることを特徴とする付記１３記載の電子部品の製造方法。

従来の電子部品の構造の一例（その１）である。実施例１による電子部品の構成例である。図２の一部拡大図である。従来の電子部品の構造の一例（その２）である。エアロゾルを用いた成膜を行う成膜装置の一例である。エアロゾルを用いた成膜により形成された絶縁膜のＳＥＭ写真である。実施例２による電子部品の製造方法を示す図（その１）である。実施例２による電子部品の製造方法を示す図（その２）である。実施例２による電子部品の製造方法を示す図（その３）である。実施例２による電子部品の製造方法を示す図（その４）である。実施例２による電子部品の製造方法を示す図（その５）である。実施例２による電子部品の製造方法を示す図（その６）である。実施例２による電子部品の製造方法を示す図（その７）である。実施例２による電子部品の製造方法を示す図（その８）である。実施例２による電子部品の製造方法を示す図（その９）である。

符号の説明

１００配線基板
１０１，１０２，１０３，１０４，１０５，１０６絶縁層
１０７，１１５電極パッド
１０８，１１０，１１２，１１４ビアプラグ
１０９，１１１，１１３パターン配線
２００インターポーザ
２０１，２０２，２０３エアロゾル絶縁層
２０４境界層
２０５，２１０，２１２ビアプラグ
２０６下部電極
２０７誘電層
２０８上部電極
２０９受動素子
２１１パターン配線
２１３電極パッド
３００実装部品
３０１接続部

Claims

ビルドアップ配線基板と、該ビルドアップ配線基板上に設置されたインターポーザと、を有する電子部品であって、
前記インターポーザは、エアロゾルの衝突により形成された絶縁層と、前記絶縁層に埋設された配線と、を有し、
当該電子部品は、前記ビルドアップ配線基板の表面の樹脂材料よりなる層上に形成された、金属よりなる境界層をさらに有し、
前記絶縁層は、前記境界層上に形成されてなる、
ことを特徴とする電子部品。
前記絶縁層に、エアロゾルの衝突により形成された誘電層を有する受動素子が埋設されていることを特徴とする請求項１記載の電子部品。
ビルドアップ配線基板と、該ビルドアップ配線基板上に設置されたインターポーザと、を有する電子部品の製造方法であって、
前記ビルドアップ配線基板の表面の樹脂材料よりなる層上に、金属よりなる境界層を形成する工程と、
エアロゾルの衝突により、前記境界層上に前記インターポーザの絶縁層を形成する工程と、
前記絶縁層に配線を形成する工程と、を有することを特徴とする電子部品の製造方法。
前記絶縁層に埋設される受動素子を形成する工程をさらに有し、
前記受動素子を形成する工程は、
前記絶縁層よりも誘電率の高い誘電層をエアロゾルの衝突により形成する工程を含むことを特徴とする請求項３記載の電子部品の製造方法。