JP5258045B2 - 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法 - Google Patents

配線基板、配線基板を用いた半導体装置、及びそれらの製造方法 Download PDF

Info

Publication number
JP5258045B2
JP5258045B2 JP2008522666A JP2008522666A JP5258045B2 JP 5258045 B2 JP5258045 B2 JP 5258045B2 JP 2008522666 A JP2008522666 A JP 2008522666A JP 2008522666 A JP2008522666 A JP 2008522666A JP 5258045 B2 JP5258045 B2 JP 5258045B2
Authority
JP
Japan
Prior art keywords
metal film
wiring
layer
wiring board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008522666A
Other languages
English (en)
Other versions
JPWO2008001915A1 (ja
Inventor
克 菊池
新太郎 山道
秀哉 村井
琢央 船矢
健太郎 森
武彦 前田
広一 本多
健太 小川
純 塚野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Renesas Electronics Corp
Original Assignee
NEC Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Renesas Electronics Corp filed Critical NEC Corp
Priority to JP2008522666A priority Critical patent/JP5258045B2/ja
Publication of JPWO2008001915A1 publication Critical patent/JPWO2008001915A1/ja
Application granted granted Critical
Publication of JP5258045B2 publication Critical patent/JP5258045B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体素子を搭載する配線基板、配線基板に半導体素子を搭載した半導体装置及びそれらの製造方法に関し、特に高速伝送特性及び実装信頼性に優れた薄型の配線基板、その配線基板を用いた半導体装置、及びそれらの製造方法に関する。
近時、携帯機器に見られる通り、電子機器の急激な小型化、薄型化及び高密度化が進んでおり、また、半導体素子の高速化及び高機能化に伴う端子数の増加により、機器実装及び半導体素子実装に使用される配線基板において薄型化、軽量化及び高密度化等が求められている。
従来、配線基板としてはビルトアップ基板等のスルーホールを有する基板が一般的であるが、これらの基板は厚く、更に、スルーホールの存在により高速信号伝送に不向きであるという問題点がある。
一方、テープ基板等の薄型基板も使用されているが、その製法から、配線層が単層又は２層に限定されること及びテープ基材の伸縮が大きいためパターンの位置精度がビルドアップ基板より劣ることから、近時の高密度化の要求に応えることができないという問題点がある。
これらの問題点を解決すべく、特許文献１乃至特許文献３に、予め用意した支持基板上に配線構造体等を形成し、配線構造体形成後に支持基板を除去することによって、スルーホールを設けないコアレス基板を形成する方法が開示されている。
特開２００２−８３８９３号公報 特開２００２−１９８４６２号公報 特開２００６−０４９８１９号公報
しかしながら、特許文献１乃至特許文献３に開示された従来技術の配線基板には以下に示すような問題点がある。絶縁層に埋設される電極を、支持基板のエッチングにより露出させる際に、使用するエッチング液に可溶な電極材料を、使用するエッチング液に不溶な金属材料によって保護しているにもかかわらず、側壁からのエッチング液の浸透により電極がサイドエッチングされる。このサイドエッチングのため、最終的に形成できる配線パターンのサイズが制限され、要求される微細化及び高密度化に対応することが困難である。
本発明はかかる問題点に鑑みてなされたものであって、絶縁層に埋設されて形成される配線層の形状を工夫することにより製造工程におけるサイドエッチングを効果的に防止し、配線層の微細化及び高密度化に対応でき、信頼性が高い配線基板、配線基板を用いた半導体装置及びそれらの製造方法を提供することを目的とする。
本発明に係る配線基板は、絶縁層と、この絶縁層に相互に絶縁されて形成された複数個の配線層と、前記絶縁層内に形成され前記配線層間を接続する複数個のビアとを有し、前記配線層のうち、前記絶縁層の一面に形成された表面配線層は、前記一面に露出し且つ少なくとも側面の一部が前記絶縁層に接している第１金属膜と、前記絶縁層内に埋め込まれ前記第１金属膜に積層された第２金属膜とを有し、前記第１金属膜の端部は前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出しており、前記第１金属膜の表面は、前記絶縁層の前記一面よりも凹んだ位置にあり、前記第１金属膜が形成された位置の前記絶縁膜の凹みの側面は、前記第１金属膜の端部の位置と一致しており、前記第１金属膜と前記第２金属膜とが同じ材料からなることを特徴とする。
本発明に係る他の配線基板は、絶縁層と、この絶縁層に相互に絶縁されて形成された複数個の配線層と、前記絶縁層内に形成され前記配線層間を接続する複数個のビアとを有し、前記配線層のうち、前記絶縁層の一面に形成された表面配線層は、前記一面に露出している第１金属膜と、前記絶縁層内に埋め込まれ前記第１金属膜に積層された第２金属膜とを有し、前記第１金属膜の端部は前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出していることを特徴とする。
前記第１金属膜の表面は、前記絶縁層の前記一面よりも凹んだ位置にあってもよい。
前記第１金属膜が形成された位置の前記絶縁膜の凹みの側面は、前記第１金属膜の端部の位置と一致していてもよい。
前記第１金属膜が形成された位置の前記絶縁膜の凹みの側面は、前記第１金属膜の端部の位置よりも外側に位置していてもよい。また、前記絶縁膜の凹みの形状は、前記配線基板垂直方向に見て、前記第１金属膜の形状の相似形であると共に前記第１金属膜の形状よりも大きな形状を有していてもよい。
前記第１金属膜と前記第２金属膜とが同じ材料からなっていてもよい。
前記第１金属膜は、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金、ロジウム、錫及び半田材料からなる群から選択された１種類の金属又は複数種類の金属の積層体からなることが好ましい。
前記第２金属膜は、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金、ロジウム、錫及び半田材料からなる群から選択された１種類の金属又は複数種類の金属の積層体からなることが好ましい。
前記表面配線層のうち一部は、前記ビアが接続されていなくてもよい。
また、前記絶縁層の片面又は両面に金属枠が設けられていてもよい。
また、前記絶縁層の前記一面と反対側の面の上に第２の電極が設けられ、前記表面配線層の一部を第１の電極とし、前記絶縁層の片面又は両面に前記第１の電極及び前記第２の電極の一部又は全体が露出するように開口部を設けたソルダーレジストが設けられていることが好ましい。
本発明に係る配線基板は、上述の配線基板の前記一面に、前記一面側から順にエッチングバリア層と支持基板とが設けられていてもよい。
前記エッチングバリア層は、前記一面の全面に設けられていてもよい。
また、前記エッチングバリア層の端部の位置は、前記第１金属膜の端部の位置よりも前記第１金属膜の表面方向外側まで延出しているか又は前記第１金属膜の端部の位置と一致していてもよい。
前記支持基板は、導電性を有する材料又は導電性を有する材料が絶縁材料の表面に積層された複合材料からなることが好ましい。
また、前記エッチングバリア層は、前記支持基板の導電性を有する材料及び前記第１金属膜の材料と異なる材料からなることが好ましい。
前記絶縁層の前記一面と反対側の面の上に第２の電極が設けられ、前記第２の電極の一部又は全体が露出するように開口部を設けたソルダーレジストが設けられていることが好ましい。
本発明に係る半導体装置は、上述の配線基板に１又は複数個の半導体素子が接続されていることを特徴とする。
なお、前記半導体素子と前記配線基板とがフリップチップ接続及びワイヤーボンディング接続の少なくとも１つの接続方法によって接続されていることが好ましい。
本発明に係る配線基板の製造方法は、支持基板上にエッチングバリア層をパターニングして形成する工程と、前記エッチングバリア層上に第１金属膜を形成し、この第１金属膜上であって第１金属膜の外周より内側に前記第１の金属と同じ材料からなる第２金属膜を積層し、前記第１金属膜の端部が前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出するようにして表面配線層を形成する工程と、前記支持基板、前記エッチングバリア層及び前記表面配線層を覆う様に絶縁層を形成する工程と、前記絶縁層にビアを形成する工程と、前記絶縁層の上に第２の配線層を形成する工程と、前記支持基板及び前記エッチングバリア層を除去して前記第１金属膜の表面を前記絶縁層の一面よりも凹んだ位置に形成すると共に前記第１金属膜が形成された位置の前記絶縁膜の凹みの側面が前記第１金属膜の端部の位置と一致するように形成する工程と、を有することを特徴とする。
本発明に係る配線基板の他の製造方法は、支持基板上にエッチングバリア層を形成する工程と、前記エッチングバリア層上に第１金属膜を形成し、この第１金属膜上であって第１金属膜の外周より内側に第２金属膜を積層し、前記第１金属膜の端部が前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出するようにして表面配線層を形成する工程と、前記支持基板、前記エッチングバリア層及び前記表面配線層を覆う様に絶縁層を形成する工程と、前記絶縁層にビアを形成する工程と、前記絶縁層の上に第２の配線層を形成する工程と、を有することを特徴とする。
前記絶縁層を形成する工程の前に、前記第２金属膜をエッチングする工程を有していてもよい。
本発明に係る配線基板の他の製造方法は、支持基板上にエッチングバリア層を形成する工程と、前記エッチングバリア層上であって前記エッチングバリア層の外周より内側に第１金属膜を形成し、この第１金属膜上であって第１金属膜の外周より内側に第２金属膜を積層し、前記第１金属膜の端部が前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出するようにして表面配線層を形成する工程と、前記支持基板、前記エッチングバリア層及び前記表面配線層を覆う様に絶縁層を形成する工程と、前記絶縁層にビアを形成する工程と、前記絶縁層の上に第２の配線層を形成する工程と、を有することを特徴とする。
前記絶縁層の表面配線層が形成された面と反対側の面の上に第２電極を形成する工程と、前記第２電極の一部又は全体を露出するように開口部を設けてソルダーレジストを形成する工程と、を有していてもよい。
本発明に係る配線基板の他の製造方法は、支持基板の両面に対し、上述の配線基板の製造方法によって配線基板を形成し、前記支持基板を分割して２個の配線基板を得ることを特徴とする。
前記支持基板を除去する工程と、前記エッチングバリア層を除去する工程と、を有していてもよい。
前記支持基板を除去する工程において、前記支持基板を完全に除去してもよい。
前記支持基板を除去する工程において、前記支持基板の一部を残してもよい。
前記エッチングバリア層を除去する工程の後に、前記表面配線層の一部を電極とし、この電極の一部又は全体を露出するように開口部を設けてソルダーレジストを形成する工程を有することが好ましい。
本発明に係る半導体装置の製造方法は、上述の配線基板の製造方法により形成される配線基板上に半導体素子を搭載する工程を有することを特徴とする。
前記半導体素子を搭載する工程の後に、前記支持基板を除去する工程と、前記エッチングバリア層を除去する工程とを有することができる。
前記支持基板を除去する工程において、前記支持基板を完全に除去してもよい。
前記支持基板を除去する工程において、前記支持基板の一部を残してもよい。
前記表面配線層の一部を電極とし、前記エッチングバリア層を除去する工程の後に、前記電極の一部又は全体を露出するように開口部を設けてソルダーレジストを形成する工程を有することが好ましい。
本発明に係る半導体装置の製造方法は、前記半導体素子と前記配線基板とがフリップチップ接続及びワイヤーボンディング接続の少なくとも１つの接続方法によって接続することが好ましい。
本発明に係る配線基板の他の製造方法は、支持基板上にエッチングバリア層をパターニングして形成する工程と、前記エッチングバリア層上に第１金属膜を形成し、この第１金属膜上の内側に前記第１の金属と同じ材料からなる第２金属膜を積層して表面配線層を形成する工程と、前記第２金属膜をエッチングすることで、前記第１金属膜の端部を前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出させる工程と、前記支持基板、前記エッチングバリア層及び前記表面配線層を覆う様に絶縁層を形成する工程と、前記絶縁層にビアを形成する工程と、前記絶縁層の上に第２の配線層を形成する工程と、前記支持基板及び前記エッチングバリア層を除去して前記第１金属膜の表面を前記絶縁層の一面よりも凹んだ位置に形成すると共に前記第１金属膜が形成された位置の前記絶縁膜の凹みの側面が前記第１金属膜の端部の位置と一致するように形成する工程と、を有することを特徴とする。
本発明に係る配線基板の他の製造方法は、支持基板上にエッチングバリア層を形成する工程と、前記エッチングバリア層上に第１金属膜を形成し、この第１金属膜上の内側に第２金属膜を積層して表面配線層を形成する工程と、前記第２金属膜をエッチングすることで、前記第１金属膜の端部を前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出させる工程と、前記支持基板、前記エッチングバリア層及び前記表面配線層を覆う様に絶縁層を形成する工程と、前記絶縁層にビアを形成する工程と、前記絶縁層の上に第２の配線層を形成する工程と、を有することを特徴とする。
前記エッチングバリア層は、前記支持基板の全面に形成されてもよい。
本発明によれば、絶縁層の一面に表面を露出して形成された表面配線層が、絶縁層の一面側から第１金属膜と第２金属膜とが積層されて形成され、第１金属膜の端部が第２金属膜の端部よりも第２金属膜の表面方向外側まで延出していることにより、製造工程において第２金属膜のサイドエッチングを防ぐことができ、これにより、５０μｍ以下の微細配線を製造する場合であっても高歩留まりで配線基板を製造することができる。このため、今後、必要とされる１０μｍ以下の配線であっても安定した製造が実現できる。
また、第１金属膜及び第２の金属膜からなる表面配線層が表面を露出した状態で絶縁層に埋設されていることから、ワイヤーボンディング等の超音波を使用した接続に対しても、表面配線層が絶縁層より突出している構造よりも超音波の吸収（緩和）が少ないため、安定した接続が実現できる。
更にまた、表面配線層が絶縁層内に埋設されているため、半導体装置を別の基板等に搭載した際にかかる応力を配線基板全体で吸収することができるため、二次実装信頼性が向上する。
また、表面配線層のうち、絶縁層の一面に露出している第１金属膜を接続用の金属膜とし、第２金属膜を配線抵抗の低減用の金属膜にすることで、接続用の電極面積を大きく確保し、且つ、抵抗値の小さい第２金属膜では、隣接パターンとの距離をできる限り広く確保できるため、接続信頼性を向上させ、且つ、隣接パターン間のマイグレーション耐性を高めることができる。特に、マイグレーションが発生しやすい銅又は銀を第２金属膜に使用した際に、微細配線間でのマイグレーション発生時間を遅らせることができる。
更に、請求項２のように、第１金属膜の表面が、絶縁層の一面より凹んだ位置にある構造では、フリップチップ等の半田による半導体素子の接続時及び半田ボールを搭載するときに、リフロー時の半田流れを抑制するダムとしての効果が得られる。
また、本発明の配線基板の製造方法によれば、支持基板を使用することで、工程中での変形が抑制され、ハンドリング性が良く、更に、支持基板を使用しているために厚さが確保でき、薄い状態で作製するよりも各層の合わせ精度を高めることができる。
また、請求項２５のように、支持基板の両面に対し、配線基板を製造する方法によれば、１個の支持基板からの配線基板の取り数を倍増させることができ、製造コストを低減させることができる。
更にまた、本発明に係る半導体装置の製造方法によれば、配線基板の製造工程で使用する支持基板を除去する前に半導体素子を搭載するか又は完成した本発明に係る配線基板に対し半導体素子を搭載するかを選択することができる。配線基板の製造工程で使用する支持基板を除去する前に半導体素子を搭載する場合は、半導体素子の搭載精度が高く、５０μｍピッチ以下の狭ピッチに対応することができる。一方、支持基板を除去した状態の配線基板に搭載する場合であっても、薄型の半導体装置を実現することができる。また、半導体装置の製造工程中にハンドリング性の向上が必要であれば、支持基板を部分的に残すことで配線基板の剛性を維持することもできる。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。先ず、本発明の第１実施形態について説明する。図１は、本実施形態に係る配線基板１０１の模式的断面図、図２（ａ）乃至（ｆ）、図３（ａ）乃至（ｄ）及び図４（ａ）乃至（ｃ）は、本実施形態に係る配線基板１０１の製造方法の一例を段階的に示す模式的断面図、図５（ａ）乃至（ｈ）は、図３（ａ）の前の工程までの製造方法の他の一例を段階的に示す模式的断面図、図６（ａ）乃至（ｆ）は、図３（ａ）の前の工程までの製造方法の更に他の一例を段階的に示す模式的断面図、図７（ａ）乃至（ｈ）は、図３（ａ）の前の工程までの製造方法の更に他の一例を段階的に示す模式的断面図である。
図１に示すように、本実施形態に係る配線基板１０１は、第１金属膜１２が絶縁層１１に埋設された状態で、絶縁層１１の下面から表面を露出して設けられ、絶縁層１１内で第１金属膜１２上に第１金属膜１２の相似形を有し、第１金属膜１２よりも小さい面積を有する第２金属膜１３が設けられ、第１金属膜１２及び第２金属膜１３によって表面配線層として第１配線層１４が形成されている。そして、第１金属膜１２の端部は第２金属膜１２の端部よりも第２金属膜の表面方向外側まで延出している。また、絶縁層１１の表面上には配線層１７、電極１８及びソルダーレジスト１９が形成され、ソルダーレジスト１９の開口部から電極１８の表面が露出している。第１配線層１４と配線層１７とが絶縁層１１内に設けられたビアホール３４に導体が埋め込まれたビア１６によって電気的に接続され、これにより、本実施形態に係る配線基板１０１が構成されている。絶縁層１１の下面から表面を露出して設けられた第１配線層１４を配線基板下面側の電極とすることができる。
絶縁層１１は、例えば感光性又は非感光性の有機材料で形成されており、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（benzocyclobutene）、ＰＢＯ（polybenzoxazole）又はポリノルボルネン樹脂等、若しくは、ガラスクロス又はアラミド繊維等で形成された織布又は不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ又はポリノルボルネン樹脂等を含浸させた材料を使用することができる。特に、ポリイミド樹脂、ＰＢＯ、及び織布又は不織布を使用した材料は、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。本実施形態に係る配線基板１０１において、絶縁層１１としては、例えば、アラミド不織布にエポキシを含浸した材料を使用し、配線層１７上における厚さを５０μｍとすることができる。
絶縁層１１に設けられるビアホール３４は、絶縁層１１に感光性の材料でパターン解像度が高いものを使用する場合、ビア１６の断面形状に合わせてフォトリソグラフィーにより形成することができる。また絶縁層１１に非感光性の材料又は感光性の材料でパターン解像度が低いものを使用する場合、ビアホール３４は、レーザ加工法、ドライエッチング法又はブラスト法により形成することができる。また、ビア１６を形成する位置に予めめっきポストを形成した後に絶縁膜１１を形成し、研磨により絶縁膜１１表面を削ってめっきポストを露出させてビア１６を設ける方法によれば、絶縁層１１にビアホール３４を設けずにビア１６を設けることができる。
第１配線層１４は、第１金属膜１２と第２金属膜１３とから構成される。第１金属膜１２としては、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金、ロジウム、錫及び半田材料からなる群から選択された少なくとも１種を主たる材料とし、必要に応じて単層又は複数種の金属による積層構造としても良い。また、第２金属膜１３としては、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金、ロジウム、錫及び半田材料からなる群から選択された少なくとも１種を主たる材料とし、第１金属膜１２と同様に、必要に応じて単層又は複数種の金属による積層構造としても良い。また、第１金属膜１２と第２金属膜１３とが同一の材料により構成されても良い。例えば、本実施形態に係る配線基板１０１において、第１金属膜１２としては、厚さ８μｍのニッケル及び厚さ０．５μｍの金を、絶縁層１１の下面から露出する側が金となる順に積層して設けることができ、第２金属膜１３としては、厚さ１８μｍの銅を設けることができる。
第２金属膜１３の表面形状は、第１金属膜１２の表面形状の相似形であり、第１金属膜１２の端部は第２金属膜１２の端部よりも第２金属膜の表面方向外側まで延出している。
第２金属膜１３の外周は、第１金属膜１２の外周から０．１乃至５μｍ内側の位置に設けられていることが望ましく、更に好適には０．２乃至２μｍ内側の位置に設けられていることが望ましい。
配線層１７としては、銅、金、ニッケル、アルミニウム、銀及びパラジウムからなる群から選択された少なくとも１種を主たる材料とすることができるが、銅を使用することが、抵抗値及びコストの面で最も好適である。また、ニッケルは、絶縁材料等の他の材料との界面反応を防止でき、磁性体としての特性を活用したインダクタ又は抵抗配線として使用することができる。
本実施形態に係る配線基板１０１においては、配線層１７は、例えば銅により形成し、その厚さを例えば１８μｍとすることができる。配線層１７の形成方法としては、例えばサブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により形成することができる。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法又はＣＶＤ（Chemical Vapor Deposition）法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。
絶縁層１１内に設けられるビア１６は、絶縁層１１にビアホール３４を設けた後、ビアホール３４内に導電性の材料を電解めっき法、無電解めっき法、インクジェット法又は印刷法等により充填するか又はビアホール３４の壁面に追従させることで設けることができ、また、配線層１７を設けるときに同時にビアホール３４内に配線層形成用の導体を埋め込むことによって設けることもできる。
電極１８は、絶縁層１１上か又はビア１６上から絶縁層１１上にかけて設けられ、配線層１７又はビア１６を介して第１配線層１４に電気的に接続されている。電極１８としては、例えば複数個の金属の層が積層されたものとすることができ、例えば、この後の工程において半導体素子等を接続する際に、この電極１８の表面に形成される半田ボールの濡れ性又はボンディングワイヤーとの接続性を考慮して、電極１８の表面は、金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成することが好適である。
ソルダーレジスト１９は、配線基板１０１の表面回路保護及び難燃性の発現のために形成されるものである。ソルダーレジスト１９の材料としては、エポキシ系、アクリル系、ウレタン系又はポリイミド系の有機材料からなるものが使用でき、必要に応じて無機材料又は有機材料のフィラー等が添加されていても良い。本実施形態に係る配線基板１０１において、ソルダーレジスト１９は、例えば液状のエポキシ系のソルダーレジストを使用し、厚さ２５μｍで形成することができる。
また、図１に示す例では、ソルダーレジスト１９の開口部が電極１８の内側に位置して設けられているが、ソルダーレジスト１９の開口部が図示例よりも大きく、電極１８全体が露出するよう設けられていても良い。更に、電極１８は、ソルダーレジスト１９の開口部から露出した表面のみが金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成されていても良い。更にまた、ソルダーレジスト１９のパターンを形成した後に、その開口部を覆う様に電極１８のパターンを設けても良い。また、電極１８は配線層１７と同一の工程で設けられることもできる。本実施形態に係る配線基板１０１において、電極１８は、例えば、厚さ１８μｍの銅を設け、ソルダーレジスト１９の開口部から露出した表面にのみ、厚さ５μｍのニッケル及び厚さ０．５μｍの金を、最表面が金となる順に積層して設けることができる。ソルダーレジスト１９のパターンを形成した後に、その開口部を覆う様に電極１８のパターンを設けた構造としても良い。
次に、本実施形態に係る配線基板１０１の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
先ず、図２（ａ）に示すように、支持基板２１に対し、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化又は粗化等の処理を施す（ステップ１）。支持基板２１としては、導電性の材料又は表面に導電性の膜が形成された材料で、適度な剛性を有していることが望ましく、シリコン、サファイア又はＧａＡｓ等の半導体ウエハ材料若しくは金属、石英、ガラス、セラミック又はプリント板等を使用することができる。導電性の材料又は導電性の膜の材料は、金属、半導体材料及び所望の電気伝導度を有する有機材料からなる群の少なくとも１種を選択することができる。具体的には、支持基板２１として、例えば厚さ０．２５ｍｍの銅板を使用することができる。
次に、図２（ｂ）に示すように、支持基板２１の表面にエッチングバリア層２２を、電解めっき法、無電解めっき法、スパッタ法、蒸着法、ＣＶＤ法又は印刷法等により形成する（ステップ２）。エッチングバリア層２２は、支持基板２１又は支持基板２１表面に形成された導電性の膜をエッチング除去する際に、第１配線層１４のサイドエッチング等のダメージを防ぐために設けられるものであり、支持基板２１又は支持基板２１表面に形成された導電性の膜をエッチング除去するエッチング液に対して耐性を有する材料を選択する。例えば、エッチングバリア層２２は、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金及びロジウムからなる群から選択された少なくとも１種からなる材料を使用し、必要に応じて単層又は複数種の金属による積層構造としても良い。具体的には、例えば、厚さ３μｍのニッケルとすることができる。
次に、図２（ｃ）に示すように、エッチングバリア層２２上にめっきレジスト３２を、第１配線層１４が形成される部分に開口部を設けて形成する（ステップ３）。めっきレジスト３２の形成方法は、めっきレジスト３２が液状ならばスピンコート法、ダイコート法、カーテンコート法、アルファコート法又は印刷法等で積層し、めっきレジスト３２がドライフィルムであればラミネート法又はプレス法等で積層した後、乾燥等の処理を施して硬化させ、めっきレジスト３２が感光性であればフォトリソグラフィー法等により、また、非感光性であればレーザ加工法等によりパターニングすることができる。具体的には、例えば、厚さ３５μｍの感光性ドライフィルムレジストを使用し、フォトリソグラフィー法によりパターニングすることができる。
次に、図２（ｄ）に示すように、電解めっき法又は無電解めっき法により、めっきレジスト３２の開口部に第１金属膜１２、第２金属膜１３の順に積層膜を形成する（ステップ４）。
先ず、めっきレジスト３２の開口部において露出しているエッチングバリア層２２の表面上に第１金属膜１２を形成する。第１金属膜１２は、支持基板２１及びエッチングバリア層２２を除去した後に配線基板１０１の下面に残る金属膜であり、外部の電子部品等と接続するための電極として機能するものである。また、エッチングバリア層２２をエッチング除去する際に、第１金属膜１２として形成又は積層される金属材料及び第２金属膜のサイドエッチングを防ぐため、第１金属膜１２において、エッチングバリア層２２と接し、且つエッチングバリア層２２を覆う様に形成される金属材料は、エッチングバリア層２２のエッチング液に耐性を有する材料を使用する。第１金属膜１２としては、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金、ロジウム、錫及び半田材料からなる群から選択された少なくとも１種を主たる材料とし、必要に応じて単層又は複数種の金属による積層構造としても良い。具体的には、例えば、第１金属膜１２として厚さ８μｍのニッケル及び厚さ０．５μｍの金を、エッチングバリア層２２と接する側が金となる順に積層して設けることができる。
第１金属膜１２を形成した後、第１金属膜１２の露出した表面上に第２金属膜１３を形成する。第２金属膜１３は、支持基板２１及びエッチングバリア層２２を除去した後に第１金属膜１２と共に配線基板１０１の下面に残る金属膜であり、電気伝導の主体となるものである。第２金属膜１３としては、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金、ロジウム、錫及び半田材料からなる群から選択された少なくとも１種を主たる材料とし、第１金属膜１２と同様に、必要に応じて単層又は複数種の金属による積層構造としても良い。また、第１金属膜１２と第２金属膜１３とが同一の材料により構成されても良い。具体的には、例えば、第２金属膜１３として厚さ１８μｍの銅を設けることができる。
エッチングバリア層２２、第１金属膜１２及び第２金属膜１３は、夫々の目的に合わせて相互に関係した材料を適宜選ぶことができ、更に、夫々において、単層又は複数層の状態で形成することができる。
次に、図２（ｅ）に示すように、めっきレジスト３２を除去する（ステップ５）。このとき、第１金属膜１２及び第２金属膜１３の支持基板２１表裏面に水平な面の外周形状は同一である。
次に、図２（ｆ）に示すように、第２金属膜１３の表面形状が、第１金属膜１２の表面形状よりも小さくなるようにエッチングを行う（ステップ６）。このとき、第２金属膜１３の外周が、第１金属膜１２の外周より０．１乃至５μｍ内側の位置に、更に好適には０．２乃至２μｍ内側の位置になるようエッチングを施す。
第２金属膜１３のエッチング方法は、エッチングバリア層２２及び第１金属膜１２に使用されている材料が、このエッチング方法に耐性を有していること、及び、このエッチング方法によってエッチングレート差が生じ、第２金属膜１３がエッチングバリア層２２及び第１金属膜１２よりも速い速度でエッチングされることの組み合わせにおいて行うことができ、ウェットエッチング法、ドライエッチング法又はブラスト法等により行うことができる。第２金属膜１３のエッチングをウェットエッチング法により行う場合、エッチングされる第２金属膜１３の粒界腐食を進めて表面を粗化することもできる。第２金属膜１３の表面が粗化されることで、この後の工程で第２金属膜１３の上に積層される絶縁層１１との密着力を向上させることができる。具体的には、例えば、エッチングバリア層２２のニッケル並びに第１金属膜１２の金及びニッケルを溶解せず、第２金属膜１３の銅を溶解するエッチング液によりウェットエッチングすることができる。
次に、図３（ａ）に示すように、支持基板２１、エッチングバリア層２２、第１金属膜１２及び第２金属膜１３の表面を覆う様に絶縁層１１を形成する（ステップ７）。絶縁層１１は、例えば感光性又は非感光性の有機材料で形成することができ、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ又はポリノルボルネン樹脂等、若しくは、ガラスクロス又はアラミド繊維等で形成された織布又は不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ又はポリノルボルネン樹脂等を含浸させた材料を使用することができる。特に、ポリイミド樹脂、ＰＢＯ、及び織布又は不織布を使用した材料は、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。具体的には、例えば、アラミド不織布にエポキシを含浸した材料を使用し、配線層１７上における厚さを５０μｍとすることができる。
絶縁層１１は、その材料が液状ならばスピンコート法、ダイコート法、カーテンコート法、アルファコート法又は印刷法等で積層し、絶縁層１１の材料がドライフィルム、樹脂付き銅箔又はプリプレグ等であればラミネート法、プレス法又はこれらに真空雰囲気を追加した方法等で積層し、積層中又は積層後に乾燥等の熱処理を施して硬化させることによって形成することができる。
次に、図３（ｂ）に示すように、絶縁層１１にビアホール３４を形成する（ステップ８）。ビアホール３４は、絶縁層１１に感光性の材料でパターン解像度が高いものを使用した場合、ビアホール３４はフォトリソグラフィー法により形成することができる。また絶縁層１１に非感光性の材料又は感光性の材料でパターン解像度が低いものを使用した場合、ビアホール３４はレーザ加工法、ドライエッチング法又はブラスト法により形成することができる。また、ビア１６を形成する位置に予めめっきポストを形成した後に絶縁膜１１を形成し、研磨により絶縁膜１１表面を削ってめっきポストを露出させてビア１６を設ける方法によれば、絶縁層１１にビアホール３４を設けずにビア１６を設けることができる。具体的には、例えば、絶縁層１１としてアラミド不織布にエポキシを含浸した材料を使用し、レーザ加工法によってビアホール３４を設けることができる。
次に、図３（ｃ）に示すように、ビアホール３４内に導電性の材料を形成してビア１６とし、配線層１７と電極１８とを形成する（ステップ９）。ビア１６は、ビアホール３４内に導電性の材料を電解めっき法、無電解めっき法、インクジェット法又は印刷法等により充填するか又はビアホール３４の壁面に追従させることで設けることができる。また、配線層１７を設けるときに同時にビアホール内に配線層形成用の導体を埋め込むことによって設けることもできる。ビア１６の材料としては、銅、金、銀、錫、ニッケル及び半田材料等の金属材料又はこれらの合金を使用することができる。また、ビアホール３４内に導電性の材料を設ける前に、ビアホール３４の底部の残渣除去のため、ウェットエッチング法、ドライエッチング法又はこれらの組み合わせによるクリーニングを行っても良い。
配線層１７は、例えばサブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により形成することができる。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法又はＣＶＤ法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。具体的には、例えば、配線層１７は銅により形成することができ、その厚さは例えば１８μｍにすることができる。
電極１８は、絶縁層１１上か又はビア１６上から絶縁層１１上にかけて設けられ、配線層１７又はビア１６を介して第１配線層１４に電気的に接続されるものである。電極１８は、例えば複数個の金属の層を積層して形成することができ、具体的には、例えば、この後の工程において半導体素子等を接続する際に、この電極１８の表面に形成される半田ボールの濡れ性又はボンディングワイヤーとの接続性を考慮して、電極１８の表面は、金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成することができる。
次に、図３（ｄ）及び図４（ａ）に示すように、絶縁膜１１、配線層１７及び電極１８を覆うソルダーレジスト１９を形成し、このソルダーレジスト１９の所望の部位に開口部を設ける（ステップ１０）。ソルダーレジスト１９の材料としては、エポキシ系、アクリル系、ウレタン系又はポリイミド系の有機材料からなるものが使用でき、必要に応じて無機材料又は有機材料のフィラー等が添加されていても良い。ソルダーレジスト１９は、その材料が液状ならばスピンコート法、ダイコート法、カーテンコート法、アルファコート法又は印刷法等で積層し、ソルダーレジスト１９の材料がドライフィルム等であればラミネート法、プレス法又はこれらに真空雰囲気を追加した方法等で積層し、乾燥等の熱処理を施して硬化させることによって形成することができる。具体的には、例えば、液状のエポキシ系のソルダーレジストを使用し、厚さ２５μｍで形成することができる。
ソルダーレジスト１９の開口部は、ソルダーレジスト１９の材料が感光性の有機材料でパターン解像度が高いものである場合、フォトリソグラフィー法により形成することができる。またソルダーレジスト１９の材料が非感光性の材料又は感光性の材料でパターン解像度が低いものである場合、ソルダーレジスト１９の開口部は、レーザ加工法、ドライエッチング法又はブラスト法により形成することができる。
また、図３（ｄ）及び図４（ａ）に示す例では、ソルダーレジスト１９の開口部が電極１８の内側に位置して設けられているが、ソルダーレジスト１９の開口部が図示例よりも大きく、電極１８全体が露出するよう設けられていても良い。更に、電極１８を配線層１７と同一の工程で銅によって設け、ソルダーレジスト１９の開口部を形成した後に、ソルダーレジスト１９の開口部から露出した電極１８の表面に、金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金を設けることによって電極１８を形成することもできる。更にまた、ソルダーレジスト１９の開口部を形成した後に、その開口部を覆う様に電極１８のパターンを設けても良い。具体的には、例えば、配線層１７及び電極１８を、無電解銅めっきを給電層としたセミアディティブ法によって厚さ１８μｍの銅によって形成し、その後、ソルダーレジスト１９の開口部から露出した電極１８の表面にのみ、厚さ５μｍのニッケル及び厚さ０．５μｍの金を、最表面が金となる順に積層して設けることで電極１８を形成することができる。
次に、図４（ｂ）に示すように、支持基板２１を除去する（ステップ１１）。支持基板２１の除去方法は、ウェットエッチング法、ドライエッチング法又は研磨法等によって行うか又はこれらの組み合わせにより行うことができる。また、支持基板２１内に、低密着性を有し、剥離が容易である部分を設けていれば、この部分の除去を剥離により行っても良く、剥離後に、ウェットエッチング法、ドライエッチング法又は研磨法等のいずれかの処理を行うか又はこれらの組み合わせによる処理を行っても良い。また、ソルダーレジスト１９が形成されている面に、レジスト又はテープ材料による保護層を形成しても良い。
支持基板２１を除去する際、支持基板２１の除去方法がウェットエッチング法又はドライエッチング法である場合、特に、支持基板２１のエッチングすべき量が多く、更に、支持基板２１の表面積が大きいと、支持基板２１面内の除去速度が不均一となり、場所毎にエッチングバリア層２２のエッチング媒体との接触時間に違いが発生し、サイドエッチングの確実な防止が必要となる。
このとき、エッチングバリア層２２の端部が第１金属膜１２の端部よりも第１金属層１２の表面方向外側まで延出しているため、第１金属膜１２及び第２金属膜１３のサイドエッチングを効果的に防止することができ、安定した配線形成を確実に行うことができる。
次に、図４（ｃ）に示すように、エッチングバリア層２２を除去する（ステップ１２）。エッチングバリア層２２の除去方法は、ウェットエッチング法又はドライエッチング法等のいずれかの方法か又はこれらの組み合わせにより行う。エッチングバリア層２２は、除去すべき厚さを薄く設定することにより、第１金属膜１２にエッチングバリア層２２のエッチング媒体によりエッチングが発生する材料が含まれている場合でも、エッチング速度差による露出時間の差が小さく、サイドエッチングなどによる第１金属膜１２へのダメージの発生を抑制することができる。また、第２金属膜１３の外周が、第１金属膜１２より０．１乃至５μｍ内側の位置に、更に好適には０．２乃至２μｍ内側の位置に設けられているため、サイドエッチングなどによる第２金属膜１３へのダメージの発生を抑制することができる。
このとき、例えば、第２金属膜１３の外周が、第１金属膜１２の外周から０．１μｍ未満内側の位置に設けられている場合、第２金属膜１３がエッチングされてしまい、安定して配線基板を得ることが困難になる。また、第２金属膜１３と第１金属膜１２との形状差が５μｍよりも大きくなると、配線幅が１０μｍ以下の配線形成が不可能になり、配線基板の微細化及び高密度化が達成できなくなる。
以上のステップ１乃至１２を行うことにより、本実施形態に係る配線基板１０１を形成することができる。図２乃至４に示す例では、配線層が２層の例を示しているが、これに限定されず、図３（ａ）乃至（ｃ）に示すステップ７乃至９を繰り返すことで、絶縁層１１と配線層１７を交互に積層して３層以上の配線層を有する配線基板を形成することもできる。また、図３（ｄ）及び図４（ａ）に示すステップ１０において、ソルダーレジスト１９を設けず、この状態でステップ１１からを行い、ソルダーレジスト１９を設けない配線基板とすることもできる。
また、配線層１７が設けられる絶縁層（図示せず）に配線パターンとなる凹部を設けておき、無電解めっき法、スパッタ法又はＣＶＤ法等で給電層を形成した後、無電解めっき法又は電解めっき法により凹部を埋め込み、表面を研磨により整える方法によって配線層１７を形成することもできる。このとき、この絶縁層（図示せず）の上から図３（ｄ）及び図４（ａ）に示すステップ１０に示すようにソルダーレジストを設けても良いし、ソルダーレジスト１９を設けず、この状態でステップ１１からを行い、ソルダーレジスト１９を設けない配線基板とすることもできる。
次に、本実施形態に係る配線基板１０１の他の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
先ず、図５（ａ）乃至（ｃ）に示すステップ１乃至３については、上述の図２（ａ）乃至（ｃ）に示したステップ１乃至３と同様の処理を行う（ステップ１乃至３）。
次に、図５（ｄ）に示すように、電解めっき法又は無電解めっき法によりめっきレジスト３２の開口内部に第１金属膜１２を形成する。第１金属膜１２は、上述の図２（ｄ）に示すステップ４の第１金属膜１２の形成方法と同様の方法によって形成することができる。
次に、図５（ｅ）に示すように、めっきレジスト３２を除去する（ステップ５）。
次に、図５（ｆ）に示すように、第１金属膜１２の表面上に開口部を有するめっきレジスト３３を形成する（ステップ６）。めっきレジスト３３の形成方法は、めっきレジスト３３が液状ならばスピンコート法、ダイコート法、カーテンコート法、アルファコート法又は印刷法等で積層し、めっきレジスト３３がドライフィルムであればラミネート法又はプレス法等で積層した後、乾燥等の処理を施して硬化させ、めっきレジスト３３が感光性であればフォトリソグラフィー法等により、また、非感光性であればレーザ加工法等によりパターニングすることができる。具体的には、例えば、厚さ３５μｍの感光性ドライフィルムレジストを使用し、フォトリソグラフィー法によりパターニングすることができる。
このとき、めっきレジスト３３の開口部は、この開口部において露出している第１の金属膜１２の表面上に第２金属膜１３を形成するため、この開口部が、第１金属膜１２の外周より０．１乃至５μｍ内側の位置に、更に好適には０．２乃至２μｍ内側の位置になるよう形成する。
次に、図５（ｇ）に示すように、電解めっき法又は無電解めっき法により、めっきレジスト３３の開口部において露出している第１金属膜１２の表面上に第２金属膜１３を形成する（ステップ７）。第２金属膜１３は、上述の図２（ｄ）に示すステップ４の第２金属膜１３の形成方法と同様の方法によって形成することができる。
エッチングバリア層２２、第１金属膜１２及び第２金属膜１３は、夫々の目的に合わせて相互に関係した材料を適宜選ぶことができ、更に、夫々において、単層又は複数層の状態で形成することができる。
次に、図５（ｈ）に示すように、めっきレジスト３３を除去する（ステップ８）。このとき、ウェットエッチング法による前処理として、エッチングされる第２金属膜１３の粒界腐食を進めて表面を粗化することもできる。第２金属膜１３の表面が粗化されることで、この後の工程において積層される絶縁層１１との密着力を向上させることができる。
この後の工程は、図３及び４に示したステップ７乃至１２と同様の処理を行う。これにより、本実施形態に係る配線基板１０１を形成することができる。このとき、図３（ａ）乃至（ｃ）に示すステップ７乃至９を繰り返すことで、絶縁層１１と配線層１７を交互に積層して３層以上の配線層を有する配線基板を形成することもできる。
次に、本実施形態に係る配線基板１０１の更に他の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
先ず、図６（ａ）に示すステップ１については、上述の図２（ａ）に示したステップ１と同様の処理を行う（ステップ１）。
次に、図６（ｂ）に示すように、支持基板２１の表面上に、めっきレジスト３２を、エッチングバリア層２２及び第１配線層１４が形成される部分に開口部を設けて形成する（ステップ２）。めっきレジスト３２は、上述の図２（ｃ）に示すステップ３のめっきレジスト３２の形成方法と同様の方法によって形成することができる。
次に、図６（ｃ）に示すように、めっきレジスト３２をマスクとして、支持基板２１をウェットエッチング法、ドライエッチング法又はこれらの組み合わせによりエッチングして彫り込み３６を形成する（ステップ３）。この彫り込み３６は、深さを０．３乃至１０μｍとすることが好ましく、更に好適には０．５乃至３μｍの深さで形成する。彫り込み３６の深さを０．３μｍ未満で形成すると、通常のめっき工程の前処理で行われるめっきを施す金属の表面の酸化膜を除去するための酸処理との差異がなく、また、この彫り込み３６にエッチングバリア層２２用の金属を埋め込んだときに、エッチングバリア層２２によるバリア効果が発現せず、彫り込み３６の深さが１０μｍより大きい場合は、微細配線用のめっきレジスト３２の剥離が発生する可能性が高くなり安定した配線形成が困難になる。また、この彫り込み３６を、等方性を有するエッチングにより形成することで、実質的にエッチングバリア層２２が横方向に広がり、支持基板２１を除去する工程でのエッチングバリア層２２のバリア機能を向上させることができる。
次に、図６（ｄ）に示すように、電解めっき法又は無電解めっき法によりめっきレジスト３２の開口内部にエッチングバリア層２２、第１金属膜１２、第２金属膜１３の順に積層膜を形成する（ステップ４）。
エッチングバリア層２２は、図２（ｂ）に示すステップ２のエッチングバリア層２２と同様の材料によって同様に形成することができる。具体的には、彫り込み３６の深さを３μｍとし、エッチングバリア層２２としてニッケルを３μｍの厚さで形成し、これにより支持基板２１の表面とエッチングバリア層２２の表面とが同一面上に位置するよう設けることができる。
エッチングバリア層２２を形成した後、めっきレジスト３２の開口部から露出したエッチングバリア層２２の表面上に第１金属膜１２を形成する。第１金属膜１２は、上述の図２（ｄ）に示すステップ４の第１金属膜１２の形成方法と同様の方法によって形成することができる。具体的には、例えば、第１金属膜１２として厚さ８μｍのニッケル及び厚さ０．５μｍの金を、エッチングバリア層２２と接する側が金となる順に積層して設けることができる。
第１金属膜１２を形成した後、第１金属膜１２の露出した表面上に第２金属膜１３を形成する。第２金属膜１３は、上述の図２（ｄ）に示すステップ４の第２金属膜１３の形成方法と同様の方法によって形成することができる。具体的には、例えば、第２金属膜１３として厚さ１８μｍの銅を設けることができる。
エッチングバリア層２２、第１金属膜１２及び第２金属膜１３は、夫々の目的に合わせて相互に関係した材料を適宜選ぶことができ、更に、夫々において、単層又は複数層の状態で形成することができる。
次に、図６（ｅ）に示すように、めっきレジスト３２を除去する（ステップ５）。このとき、第１金属膜１２及び第２金属膜１３の支持基板２１表裏面に水平な面の外周形状は略同一である。
次に、図６（ｆ）に示すように、第２金属膜１３の表面形状が、第１金属膜１２の表面形状よりも小さくなるようにエッチングを行う（ステップ６）。このとき、第２金属膜１３の外周が、第１金属膜１２の外周より０．１乃至５μｍ内側の位置に、更に好適には０．２乃至２μｍ内側の位置になるようエッチングを施す。第２金属膜１３のエッチングは、上述の図２（ｆ）に示すステップ６の第２金属膜１３のエッチング方法と同様の方法によってエッチングすることができる。具体的には、例えば、エッチングバリア層２２のニッケル並びに第１金属膜１２の金及びニッケルを溶解せず、第２金属膜１３の銅を溶解するエッチング液によりウェットエッチングすることができる。
この後の工程は、図３及び４に示したステップ７乃至１２と同様の処理を行う。これにより、本実施形態に係る配線基板１０１を形成することができる。このとき、図３（ａ）乃至（ｃ）に示すステップ７乃至９を繰り返すことで、絶縁層１１と配線層１７を交互に積層して３層以上の配線層を有する配線基板を形成することもできる。また、予め支持基板にプレス法又はレーザ法等により彫り込み３６を設け、この彫り込み３６にエッチングバリア層２２用の金属を充填した支持基板を用意し、この支持基板を使用して図６（ｂ）に示すステップ２を行い、次に図６（ｄ）のステップ４に示す第１金属膜１３の形成から行うこともできる。
次に、本実施形態に係る配線基板１０１の更に他の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
先ず、図７（ａ）乃至（ｃ）に示すステップ１乃至３については、上述の図６（ａ）乃至（ｃ）に示したステップ１乃至３と同様の処理を行う（ステップ１乃至３）。
次に、図７（ｄ）に示すように、電解めっき法又は無電解めっき法によりめっきレジスト３２の開口内部にエッチングバリア層２２、第１金属膜１２の順に積層膜を形成する（ステップ４）。
エッチングバリア層２２は、図２（ｂ）に示すステップ２のエッチングバリア層２２と同様の材料によって同様に形成することができる。
エッチングバリア層２２を形成した後、めっきレジスト３２の開口部から露出したエッチングバリア層２２の表面上に第１金属膜１２を形成する。第１金属膜１２は、上述の図２（ｄ）に示すステップ４の第１金属膜１２の形成方法と同様の方法によって形成することができる。具体的には、例えば、第１金属膜１２として厚さ８μｍのニッケル及び厚さ０．５μｍの金を、エッチングバリア層２２と接する側が金となる順に積層して設けることができる。
次に、図７（ｅ）に示すように、めっきレジスト３２を除去する（ステップ５）。
次に、図７（ｆ）に示すように、第１金属膜１２の表面上に開口部を有するめっきレジスト３３を形成する（ステップ６）。めっきレジスト３３は、上述の図５（ｆ）に示すステップ６のめっきレジスト３３の形成方法と同様の方法によって形成することができる。具体的には、例えば、厚さ３５μｍの感光性ドライフィルムレジストを使用し、フォトリソグラフィー法によりパターニングすることができる。
このとき、めっきレジスト３３の開口部は、この開口部において露出している第１の金属膜１２の表面上に第２金属膜１３を形成するため、この開口部が、第１金属膜１２の外周より０．１乃至５μｍ内側の位置に、更に好適には０．２乃至２μｍ内側の位置になるよう形成する。
次に、図７（ｇ）に示すように、電解めっき法又は無電解めっき法により、めっきレジスト３３の開口部の開口部において露出している第１金属膜１２の表面上に第２金属膜１３を形成する（ステップ７）。第２金属膜１３は、上述の図２（ｄ）に示すステップ４の第２金属膜１３の形成方法と同様の方法によって形成することができる。具体的には、例えば、第２金属膜１３として厚さ１８μｍの銅を設けることができる。
エッチングバリア層２２、第１金属膜１２及び第２金属膜１３は、夫々の目的に合わせて相互に関係した材料を適宜選ぶことができ、更に、夫々において、単層又は複数層の状態で形成することができる。
次に、図７（ｈ）に示すように、めっきレジスト３２を除去する（ステップ８）。このとき、ウェットエッチング法による前処理として、エッチングされる第２金属膜１３の粒界腐食を進めて表面を粗化することもできる。第２金属膜１３の表面が粗化されることで、この後の工程において積層される絶縁層１１との密着力を向上させることができる。
この後の工程は、図３及び４に示したステップ７乃至１２と同様の処理を行う。これにより、本実施形態に係る配線基板１０１を形成することができる。このとき、図３（ａ）乃至（ｃ）に示すステップ７乃至９を繰り返すことで、絶縁層１１と配線層１７を交互に積層して３層以上の配線層を有する配線基板を形成することもできる。
本実施形態に係る配線基板１０１は、製造工程において、エッチングバリアとして機能するエッチングバリア層２２及び第１金属膜１２の外形を、サイドエッチングを防ぎたい第２金属膜１３の外形より大きくすることで、線幅５０μｍ以下の微細配線であっても高歩留まりで設けることができる。このため、今後、必要とされる線幅１０μｍ以下の配線であっても安定して製造することができる。
また、第１配線層１４のうち第１金属膜１２を接続用の金属膜とし、第２金属膜１３を配線抵抗の低減用の金属膜にすることで、接続用の電極面積を大きく確保し、且つ、抵抗値の低い第２金属膜では、隣接パターンとの距離を大きく確保できるため、接続信頼性を向上させ、且つ、隣接パターン間のマイグレーション耐性を高めることができる。特に、マイグレーションが発生し易い銅又は銀を第２金属膜１３に使用した際に、微細配線間でのマイグレーション発生時間を遅らせることができる。
また、本実施形態に係る配線基板１０１は、第１金属膜１２及び第２の金属膜１３からなる第１配線層１４が表面を露出した状態で絶縁層１１に埋設されていることから、ワイヤーボンディング等の超音波を使用した接続に対しても、配線層が絶縁層１１から突出している配線構造より超音波の吸収（緩和）が少なく、これにより超音波の減衰が少ないため、安定した接続が実現できる。更に、第１配線層１４が絶縁層１１内に埋設されているため、半導体装置を別の基板等に搭載した際にかかる応力を配線基板１０１全体で吸収することができるため、二次実装信頼性が向上する。
また、本実施形態の配線基板の製造方法によれば、支持基板２１を使用し、支持基板２１上に積層することによって配線基板を製造することで、製造工程中での変形が抑制され、ハンドリング性が良く、更に、支持基板２１を使用しているために厚さが確保でき、薄い状態で作製するよりも各層の合わせ精度を高めることができる。
次に、本発明の第２実施形態について説明する。図８は、本実施形態に係る配線基板１０２の模式的断面図、図９（ａ）乃至（ｅ）、図１０（ａ）乃至（ｄ）及び図１１（ａ）乃至（ｃ）は、本実施形態に係る配線基板１０２の製造方法の一例を段階的に示す模式的断面図、図１２（ａ）乃至（ｇ）は、図１１（ａ）の前の工程までの製造方法の他の一例を段階的に示す模式的断面図である。図８乃至１２において、図１乃至７と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の第１実施形態では、第１配線層１４が絶縁層１１に埋設された状態で表面を露出して設けられ、第１配線層１４の表面と絶縁層１１の下面とが同一面上に位置しているのに対し、本実施形態においては、第１金属膜１２の表面が絶縁層１１の下面よりも凹んだ位置にある点が異なり、それ以外は第１実施形態と同様の構造を有している。
図８に示すように、本実施形態に係る配線基板１０２は、第１金属膜１２が絶縁層１１に埋設され、第１金属膜１２の表面が絶縁層１１の下面よりも凹んだ位置で露出して設けられ、これにより絶縁層１１には凹みとして窪み１５が設けられている。また、第１金属膜が形成された位置の窪み１５の側面は第１金属膜１３の端部と一致している。また、絶縁層１１内で第１金属膜１２上に第１金属膜１２の相似形を有し、第１金属膜１２よりも小さい面積を有する第２金属膜１３が設けられ、第１金属膜１２及び第２金属膜１３によって第１配線層１４が形成されている。そして、第１金属膜１２の端部は第２金属膜１２の端部よりも第２金属膜の表面方向外側まで延出している。また、絶縁層１１の表面上には配線層１７、電極１８及びソルダーレジスト１９が形成され、ソルダーレジスト１９の開口部から電極１８の表面が露出している。第１配線層１４と配線層１７とが絶縁層１１内に設けられたビア１６によって電気的に接続され、これにより、本実施形態に係る配線基板１０２が構成されている。絶縁層１１の下面に、絶縁層１１の下面よりも内側に窪んだ位置に表面を露出して設けられている第１配線層１４を配線基板下面側の電極とすることができる。
絶縁層１１としては、上述の第１実施形態と同様の材料を使用することができる。例えば、本実施形態に係る配線基板１０２において、絶縁層１１としては、例えば、アラミド不織布にエポキシを含浸した材料を使用し、配線層１７上における厚さを５０μｍとすることができる。
第１配線層１４を構成する第１金属膜１２及び第２金属膜１３としては、上述の第１実施形態と同様の材料を使用することができる。例えば、本実施形態に係る配線基板１０２において、第１金属膜１２としては、厚さ８μｍのニッケル及び厚さ０．５μｍの金を、絶縁層１１の下面から露出する側が金となる順に積層して設けることができ、第２金属膜１３としては、厚さ１８μｍの銅を設けることができる。
第２金属膜１３の表面形状は、第１金属膜１２の表面形状の相似形であり、第１金属膜１２の端部は第２金属膜１２の端部よりも第２金属膜の表面方向外側まで延出している。
図８に示すように、第１金属膜が形成された位置の窪み１５の側面は第１金属膜１３の端部と一致している。また、第２金属膜１３の外周は、窪み１５及び第１金属膜１２の外周から０．１乃至５μｍ内側の位置に設けられていることが望ましく、更に好適には０．２乃至２μｍ内側の位置に設けられていることが望ましい。
絶縁層１１内に設けられるビア１６は、上述の第１実施形態と同様の材料を使用し、上述の第１実施形態と同様の製造方法によって設けることができる。
配線層１７は、上述の第１実施形態と同様の材料を使用し、上述の第１実施形態と同様の製造方法によって設けることができる。本実施形態に係る配線基板１０２において、配線層１７は、例えば銅により形成し、その厚さを例えば１８μｍとすることができる。
電極１８は、絶縁層１１上か又はビア１６上から絶縁層１１上にかけて設けられ、配線層１７又はビア１６を介して第１配線層１４に電気的に接続されている。電極１８は、上述の第１実施形態と同様の材料を使用して形成することができる。
ソルダーレジスト１９は、配線基板１０２の表面回路保護及び難燃性の発現のために形成されるものである。ソルダーレジスト１９としては、上述の第１実施形態と同様の材料を使用することができる。本実施形態に係る配線基板１０２において、ソルダーレジスト１９は、例えば液状のエポキシ系のソルダーレジストを使用し、厚さ２５μｍで形成することができる。
また、図８に示す例では、ソルダーレジスト１９の開口部が電極１８の内側に位置して設けられているが、ソルダーレジスト１９の開口部が図示例よりも大きく、電極１８全体が露出するよう設けられていても良い。更に、電極１８は、ソルダーレジスト１９の開口部から露出した表面のみが金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成されていても良い。更にまた、ソルダーレジスト１９のパターンを形成した後に、その開口部を覆う様に電極１８のパターンを設けた構造としても良い。
図８では、配線の層数が２層の例を示したが、これに限定されることなく、絶縁層１１と配線層１７を交互に積層して配線の層数が３層以上となる配線基板としても良い。また、ソルダーレジスト１９を設けない状態で配線基板とすることもできる。
次に、本実施形態に係る配線基板１０２の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
先ず、図９（ａ）及び（ｂ）に示すステップ１及び２については、上述の図６（ａ）及び（ｂ）に示したステップ１及び２と同様の処理を行う（ステップ１及び２）。
次に、図９（ｃ）に示すように、電解めっき法又は無電解めっき法によりめっきレジスト３２の開口内部にエッチングバリア層２２、第１金属膜１２、第２金属膜１３の順に積層膜を形成する（ステップ３）。
エッチングバリア層２２は、図２（ｂ）に示すステップ２のエッチングバリア層２２と同様の材料によって同様に形成することができる。
エッチングバリア層２２を形成した後、めっきレジスト３２の開口部から露出したエッチングバリア層２２の表面上に第１金属膜１２を形成する。第１金属膜１２は、上述の図２（ｄ）に示すステップ４の第１金属膜１２の形成方法と同様の方法によって形成することができる。具体的には、例えば、第１金属膜１２として厚さ８μｍのニッケル及び厚さ０．５μｍの金を、エッチングバリア層２２と接する側が金となる順に積層して設けることができる。
第１金属膜１２を形成した後、第１金属膜１２の露出した表面上に第２金属膜１３を形成する。第２金属膜１３は、上述の図２（ｄ）に示すステップ４の第２金属膜１３の形成方法と同様の方法によって形成することができる。具体的には、例えば、第２金属膜１３として厚さ１８μｍの銅を設けることができる。
エッチングバリア層２２、第１金属膜１２及び第２金属膜１３は、夫々の目的に合わせて相互に関係した材料を適宜選ぶことができ、更に、夫々において、単層又は複数層の状態で形成することができる。
次に、図９（ｄ）に示すように、めっきレジスト３２を除去する（ステップ４）。このとき、エッチングバリア層２２、第１金属膜１２及び第２金属膜１３の支持基板２１表裏面に水平な面の外周形状は同一である。
次に、図９（ｅ）に示すように、第２金属膜１３の表面形状が、第１金属膜１２の表面形状よりも小さくなるようにエッチングを行う（ステップ５）。このとき、第２金属膜１３の外周が、第１金属膜１２の外周より０．１乃至５μｍ内側の位置に、更に好適には０．２乃至２μｍ内側の位置になるようエッチングを施す。第２金属膜１３のエッチングは、上述の図２（ｆ）に示すステップ６の第２金属膜１３のエッチング方法と同様の方法によってエッチングすることができる。具体的には、例えば、エッチングバリア層２２のニッケル並びに第１金属膜１２の金及びニッケルを溶解せず、第２金属膜１３の銅を溶解するエッチング液によりウェットエッチングすることができる。
次に、図１０（ａ）に示すように、支持基板２１、エッチングバリア層２２、第１金属膜１２及び第２金属膜１３の表面を覆う様に絶縁層１１を形成する（ステップ６）。絶縁層１１は、上述の図３（ａ）に示すステップ７の絶縁層１１の形成方法と同様の形成方法によって形成することができる。具体的には、例えば、アラミド不織布にエポキシを含浸した材料を使用し、配線層１７上における厚さを５０μｍとすることができる。
次に、図１０（ｂ）に示すように、絶縁層１１にビアホール３４を形成する（ステップ７）。ビアホール３４は、上述の図３（ｂ）に示すステップ８のビアホール３４の形成方法と同様の形成方法によって形成することができる。具体的には、例えば、絶縁層１１としてアラミド不織布にエポキシを含浸した材料を使用し、レーザ加工法によってビアホール３４を設けることができる。
次に、図１０（ｃ）に示すように、ビアホール３４内に導電性の材料を形成してビア１６とし、配線層１７と電極１８を形成する（ステップ８）。ビア１６は、上述の図３（ｃ）に示すステップ８のビア１６の形成方法と同様の形成方法によって形成することができる。また、配線層１７についても同じく上述の図３（ｃ）に示すステップ８の配線層１７の形成方法と同様の形成方法によって形成することができる。具体的には、例えば、配線層１７は銅により形成することができ、その厚さは例えば１８μｍにすることができる。更に、電極１８についても同じく上述の図３（ｃ）に示すステップ８の電極１８の形成方法と同様の形成方法によって形成することができる。具体的には、例えば、半導体素子等を接続する際に、この電極１８の表面に形成される半田ボールの濡れ性又はボンディングワイヤーとの接続性を考慮して、電極１８の表面は、金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成することができる。
次に、図１０（ｄ）及び図１１（ａ）に示すように、絶縁膜１１、配線層１７及び電極１８を覆うソルダーレジスト１９を形成し、このソルダーレジスト１９の所望の部位に開口部を設ける（ステップ９）。ソルダーレジスト１９の形成方法は、上述の図３（ｄ）及び図４（ａ）に示すステップ１０のソルダーレジスト１９の形成方法と同様の形成方法によって形成することができる。具体的には、例えば、液状のエポキシ系のソルダーレジストを使用し、厚さ２５μｍで形成することができる。また、ソルダーレジスト１９の所望の部位に開口部を設ける方法は、上述の図３（ｄ）及び図４（ａ）に示すステップ１０のソルダーレジスト１９に開口部を設ける方法と同様の方法によって設けることができる。
また、図１０（ｄ）及び図１１（ａ）に示す例では、ソルダーレジスト１９の開口部が電極１８の内側に位置して設けられているが、ソルダーレジスト１９の開口部が図示例よりも大きく、電極１８全体が露出するよう設けられていても良い。更に、電極１８を配線層１７と同一の工程で銅によって設け、ソルダーレジスト１９の開口部を形成した後に、ソルダーレジスト１９の開口部から露出した電極１８の表面に、金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金を設けることによって電極１８を形成することもできる。更にまた、ソルダーレジスト１９の開口部を形成した後に、その開口部を覆う様に電極１８のパターンを設けても良い。具体的には、例えば、配線層１７及び電極１８を、無電解銅めっきを給電層としたセミアディティブ法によって厚さ１８μｍの銅によって形成し、その後、ソルダーレジスト１９の開口部から露出した電極１８の表面にのみ、厚さ５μｍのニッケル及び厚さ０．５μｍの金を、最表面が金となる順に積層して設けることで電極１８を形成することができる。
次に、図１１（ｂ）に示すように、支持基板２１を除去する（ステップ１０）。支持基板２１の除去方法は、上述の図４（ｂ）に示すステップ１１の支持基板２１の除去方法と同様の除去方法によって除去することができる。
支持基板２１を除去する際、支持基板２１の除去方法がウェットエッチング法又はドライエッチング法である場合、特に、支持基板２１のエッチングすべき量が多く、更に、支持基板２１の表面積が大きいと、支持基板２１面内の除去速度が不均一となり、場所毎にエッチングバリア層２２のエッチング媒体との接触時間に違いが発生し、サイドエッチングの確実な防止が必要となる。
このとき、エッチングバリア層２２の端部が第１金属膜１２の端部よりも第１金属膜１２の表面方向外側まで延出しているため、第１金属膜１２及び第２金属膜１３のサイドエッチングを効果的に防止することができ、安定した配線形成を確実に行うことができる。
次に、図１１（ｃ）に示すように、エッチングバリア層２２を除去する（ステップ１１）。エッチングバリア層２２の除去方法は、上述の図４（ｃ）に示すエッチングバリア層２２の除去方法と同様の除去方法によって除去することができる。エッチングバリア層２２は、除去すべき厚さを薄く設定することにより、第１金属膜１２にエッチングバリア層２２のエッチング媒体によりエッチングが発生する材料が含まれている場合でも、エッチング速度差による露出時間の差が小さく、サイドエッチングなどによる第１金属膜１２へのダメージの発生を抑制することができる。また、第２金属膜１３の外周が、第１金属膜１２より０．１乃至５μｍ内側の位置に、更に好適には０．２乃至２μｍ内側の位置に設けられているため、サイドエッチングなどによる第２金属膜１３へのダメージの発生を抑制することができる。
このとき、例えば、第２金属膜１３の外周が、第１金属膜１２の外周から０．１μｍ未満内側の位置に設けられている場合、第２金属膜１３がエッチングされてしまい、安定して配線基板を得ることが困難になる。また、第２金属膜１３と第１金属膜１２との形状差が５μｍよりも大きくなると、配線幅が１０μｍ以下の配線形成が不可能になり、配線基板の微細化及び高密度化が達成できなくなる。
以上のステップ１乃至１１を行うことにより、本実施形態に係る配線基板１０２を形成することができる。図９乃至１１に示す例では、配線層が２層の例を示しているが、これに限定されず、図１０（ａ）乃至（ｃ）に示すステップ６乃至８を繰り返すことで、絶縁層１１と配線層１７を交互に積層して３層以上の配線層を有する配線基板を形成することもできる。また、図１０（ｄ）及び図１１（ａ）に示すステップ９において、ソルダーレジスト１９を設けず、この状態でステップ１０からを行い、ソルダーレジスト１９を設けない配線基板とすることもできる。
また、配線層１７が設けられる絶縁層（図示せず）に配線パターンとなる凹部を設けておき、無電解めっき法、スパッタ法又はＣＶＤ法等で給電層を形成した後、無電解めっき法又は電解めっき法により凹部を埋め込み、表面を研磨により整える方法によって配線層１７を形成することもできる。このとき、この絶縁層（図示せず）の上から図３（ｄ）及び図４（ａ）に示すステップ１０に示すようにソルダーレジストを設けても良いし、ソルダーレジスト１９を設けず、この状態でステップ１１からを行い、ソルダーレジスト１９を設けない配線基板とすることもできる。
また、図１０（ｄ）及び図１１（ａ）に示す例では、ソルダーレジスト１９の開口部が電極１８の内側に位置して設けられているが、ソルダーレジスト１９の開口部が図示例よりも大きく、電極１８全体が露出するよう設けられていても良い。更に、電極１８を配線層１７と同一の工程で銅によって設け、ソルダーレジスト１９の開口部を形成した後に、ソルダーレジスト１９の開口部から露出した電極１８の表面に、金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金を設けることによって電極１８を形成することもできる。更にまた、ソルダーレジスト１９の開口部を形成した後に、その開口部を覆う様に電極１８のパターンを設けても良い。具体的には、例えば、配線層１７及び電極１８を、無電解銅めっきを給電層としたセミアディティブ法によって厚さ１８μｍの銅によって形成し、その後、ソルダーレジスト１９の開口部から露出した電極１８の表面にのみ、厚さ５μｍのニッケル及び厚さ０．５μｍの金を、最表面が金となる順に積層して設けることで電極１８を形成することができる。
また、図９（ｂ）に示すステップ２の工程の後、エッチングバリア層２２を形成する前に、めっきレジスト３２をマスクとして支持基板２１に０．５乃至３μｍの深さの彫り込みを形成してもよい。この場合は、エッチングバリア層２２を彫り込み深さより厚く析出させることで、最終的に形成される窪み１５を設けることができる。また、この彫り込みを形成することで、実質的にエッチングバリア層２２が横方向に広がり、支持基板２１を除去する工程でのバリア機能を向上させることができる。彫り込みの深さを０．５μｍ未満で形成すると、通常のめっき工程の前処理で行われるめっきを施す金属の表面の酸化膜を除去するための酸処理との差異がなく、彫り込みの深さが３μｍより大きい場合は、微細配線用のめっきレジスト３２の剥離が発生する可能性が高くなり安定した配線形成が困難になる。
次に、本実施形態に係る配線基板１０２の他の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
先ず、図１２（ａ）及び（ｂ）に示すステップ１及び２については、上述の図６（ａ）及び（ｂ）に示したステップ１及び２と同様の処理を行う（ステップ１及び２）。
次に、図１２（ｃ）に示すように、電解めっき法又は無電解めっき法によりめっきレジスト３２の開口内部にエッチングバリア層２２、第１金属膜１２の順に積層膜を形成する（ステップ３）。
エッチングバリア層２２は、図２（ｂ）に示すステップ２のエッチングバリア層２２と同様の材料によって同様に形成することができる。
エッチングバリア層２２を形成した後、めっきレジスト３２の開口部から露出したエッチングバリア層２２の表面上に第１金属膜１２を形成する。第１金属膜１２は、上述の図２（ｄ）に示すステップ４の第１金属膜１２の形成方法と同様の方法によって形成することができる。具体的には、例えば、第１金属膜１２として厚さ８μｍのニッケル及び厚さ０．５μｍの金を、エッチングバリア層２２と接する側が金となる順に積層して設けることができる。
次に、図１２（ｄ）に示すように、めっきレジスト３２を除去する（ステップ４）。
次に、図１２（ｅ）に示すように、第１金属膜１２の表面上に開口部を有するめっきレジスト３３を形成する（ステップ５）。めっきレジスト３３は、上述の図５（ｆ）に示すステップ６のめっきレジスト３３の形成方法と同様の方法によって形成することができる。具体的には、例えば、厚さ３５μｍの感光性ドライフィルムレジストを使用し、フォトリソグラフィー法によりパターニングすることができる。
このとき、めっきレジスト３３の開口部は、この開口部において露出している第１の金属膜１２の表面上に第２金属膜１３を形成するため、この開口部が、第１金属膜１２の外周より０．１乃至５μｍ内側の位置に、更に好適には０．２乃至２μｍ内側の位置になるよう形成する。
次に、図１２（ｆ）に示すように、電解めっき法又は無電解めっき法により、めっきレジスト３３の開口部の開口部において露出している第１金属膜１２の表面上に第２金属膜１３を形成する（ステップ６）。第２金属膜１３は、上述の図２（ｄ）に示すステップ４の第２金属膜１３の形成方法と同様の方法によって形成することができる。具体的には、例えば、第２金属膜１３として厚さ１８μｍの銅を設けることができる。
エッチングバリア層２２、第１金属膜１２及び第２金属膜１３は、夫々の目的に合わせて相互に関係した材料を適宜選ぶことができ、更に、夫々において、単層又は複数層の状態で形成することができる。
次に、図１２（ｇ）に示すように、めっきレジスト３２を除去する（ステップ７）。このとき、ウェットエッチング法による前処理として、エッチングされる第２金属膜１３の粒界腐食を進めて表面を粗化することもできる。第２金属膜１３の表面が粗化されることで、この後の工程において積層される絶縁層１１との密着力を向上させることができる。
この後の工程は、図１０及び１１に示したステップ６乃至１１と同様の処理を行う。これにより、本実施形態に係る配線基板１０２を形成することができる。このとき、図１０（ａ）乃至（ｃ）に示すステップ６乃至８を繰り返すことで、絶縁層１１と配線層１７を交互に積層して３層以上の配線層を有する配線基板を形成することもできる。
本実施形態に係る配線基板１０２は、第１金属膜１２及び第２の金属膜１３からなる第１配線層１４が表面を露出した状態で絶縁層１１の下面よりも凹んだ位置にあることから、フリップチップ等の半田による半導体素子の接続時及び半田ボールを搭載するときに、リフロー時の半田流れを抑制するダムとしての効果が得られる。更に、ワイヤーボンディング等の超音波を使用した接続に対しても、配線層が絶縁層１１から突出している配線構造より超音波の吸収（緩和）が少なく、これにより超音波の減衰が少ないため、安定した接続が実現できる。更に、第１配線層１４が絶縁層１１内に埋設されているため、半導体装置を別の基板等に搭載した際にかかる応力を配線基板１０２全体で吸収することができるため、二次実装信頼性が向上する。
次に、本発明の第３実施形態について説明する。図１３は、本実施形態に係る配線基板１０３の模式的断面図、図１４（ａ）乃至（ｈ）は、本実施形態に係る配線基板１０３の製造方法の一例を段階的に示す模式的断面図である。図１３及び１４において、図１乃至１２と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の第２実施形態では、窪み１５の側面が第１金属膜１３の端部と一致しているのに対し、本実施形態では窪み１５の側面が第１金属膜１２の端部の位置よりも外側に位置している点が異なり、それ以外は第１実施形態と同様の構造を有している。
図１３に示すように、本実施形態に係る配線基板１０３は、第１金属膜１２が絶縁層１１に埋設され、第１金属膜１２の表面が絶縁層１１の下面よりも凹んだ位置で露出して設けられ、これにより絶縁層１１には凹みとして窪み１５が設けられている。また、第１金属膜が形成された位置の窪み１５の側面は第１金属膜１３の端部の位置よりも外側に位置している。また、絶縁層１１内で第１金属膜１２上に第１金属膜１２の相似形を有し、第１金属膜１２よりも小さい面積を有する第２金属膜１３が設けられ、第１金属膜１２及び第２金属膜１３によって第１配線層１４が形成されている。そして、第１金属膜１２の端部は第２金属膜１２の端部よりも第２金属膜の表面方向外側まで延出している。また、絶縁層１１の表面上には配線層１７、電極１８及びソルダーレジスト１９が形成され、ソルダーレジスト１９の開口部から電極１８の表面が露出している。第１配線層１４と配線層１７とが絶縁層１１内に設けられたビア１６によって電気的に接続され、これにより、本実施形態に係る配線基板１０３が構成されている。絶縁層１１の下面に、絶縁層１１の下面よりも内側に窪んだ位置に表面を露出して設けられている第１配線層１４を配線基板下面側の電極とすることができる。
図１３に示すように、窪み１５の形状は、第１金属膜１２の表面形状の相似形で、第１金属膜１２の表面形状よりも大きい形状を有し、第１金属膜１２の外周は窪み１５の内部に位置している。
第１金属膜１２の外周は、窪み１５の外周から０．１乃至５μｍ内側の位置に設けられていることが望ましく、更に好適には０．２乃至２μｍ内側の位置に設けられていることが望ましい。また、第２金属膜１３の外周は、窪み１５及び第１金属膜１２の外周から０．１乃至５μｍ内側の位置に設けられていることが望ましく、更に好適には０．２乃至２μｍ内側の位置に設けられていることが望ましい。
次に、本実施形態に係る配線基板１０３の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
先ず、図１４（ａ）及び（ｂ）に示すステップ１及び２については、上述の図６（ａ）及び（ｂ）に示したステップ１及び２と同様の処理を行う（ステップ１及び２）。
次に、図１４（ｃ）に示すように、電解めっき法又は無電解めっき法によりめっきレジスト３２の開口内部にエッチングバリア層２２を形成する（ステップ３）。
エッチングバリア層２２は、図２（ｂ）に示すステップ２のエッチングバリア層２２と同様の材料によって同様に形成することができる。
次に、図１４（ｄ）に示すように、めっきレジスト３２を除去する（ステップ４）。
次に、図１４（ｅ）に示すように、エッチングバリア層２２の表面上に開口部を有するめっきレジスト３３を形成する（ステップ５）。めっきレジスト３３は、上述の図５（ｆ）に示すステップ６のめっきレジスト３３の形成方法と同様の方法によって形成することができる。具体的には、例えば、厚さ３５μｍの感光性ドライフィルムレジストを使用し、フォトリソグラフィー法によりパターニングすることができる。このとき、めっきレジスト３３の開口部は、この開口部において露出しているエッチングバリア層２２の表面上に第１の金属膜１２及び第２金属膜１３を形成するため、この開口部が、エッチングバリア層２２の外周より０．１乃至５μｍ内側の位置に、更に好適には０．２乃至２μｍ内側の位置になるよう形成する。開口部を設ける位置がエッチングバリア層２２の外周よりも０．１μｍ未満内側では、この後の支持基板２１の除去工程において、本来残るべき第１金属膜１２か又は第１金属膜１２及び第２金属膜１３の両方がエッチングされてしまい、安定して配線基板を得ることが困難になる。また、この形状差が５μｍよりも大きくなると、配線幅が１０μｍ以下の配線形成が不可能になり、配線基板の微細化や高密度化が達成できなくなる。
次に、図１４（ｆ）に示すように、電解めっき法又は無電解めっき法によりめっきレジスト３３の開口部内のエッチングバリア層２２表面上に第１金属膜１２と第２金属膜１３とを第１金属膜１２から順に形成する（ステップ７）。第１金属膜１２は、上述の図２（ｄ）に示すステップ４の第１金属膜１２の形成方法と同様の方法によって形成することができる。具体的には、例えば、第１金属膜１２として厚さ８μｍのニッケル及び厚さ０．５μｍの金を、エッチングバリア層２２と接する側が金となる順に積層して設けることができる。
第１金属膜１２を形成した後、第１金属膜１２の露出した表面上に第２金属膜１３を形成する。第２金属膜１３は、上述の図２（ｄ）に示すステップ４の第２金属膜１３の形成方法と同様の方法によって形成することができる。具体的には、例えば、第２金属膜１３として厚さ１８μｍの銅を設けることができる。
エッチングバリア層２２、第１金属膜１２及び第２金属膜１３は、夫々の目的に合わせて相互に関係した材料を適宜選ぶことができ、更に、夫々において、単層又は複数層の状態で形成することができる。
次に、図１４（ｇ）に示すように、めっきレジスト３３を除去する（ステップ８）。このとき、ウェットエッチング法による前処理として、エッチングされる第２金属膜１３の粒界腐食を進めて表面を粗化することもできる。第２金属膜１３の表面が粗化されることで、この後の工程において積層される絶縁層１１との密着力を向上させることができる。
次に、図１４（ｈ）に示すように、第２金属膜１３の表面形状が、第１金属膜１２の表面形状よりも小さくなるようにエッチングを行う（ステップ６）。このとき、第２金属膜１３の外周が、第１金属膜１２の外周より０．１乃至５μｍ内側の位置に、更に好適には０．２乃至２μｍ内側の位置になるようエッチングを施す。これにより、この後の工程でエッチングバリア層２２を除去する際に、サイドエッチングなどによる第２金属膜１３へのダメージの発生を抑制することができる。第２金属膜１３のエッチングは、上述の図２（ｆ）に示すステップ６の第２金属膜１３のエッチング方法と同様の方法によってエッチングすることができる。具体的には、例えば、エッチングバリア層２２のニッケル並びに第１金属膜１２の金及びニッケルを溶解せず、第２金属膜１３の銅を溶解するエッチング液によりウェットエッチングすることができる。このときに、第２金属膜１３の粒界腐食を進めて表面を粗化することもできる。
この後の工程は、図３及び４に示したステップ７乃至１２と同様の処理を行う。これにより、本実施形態に係る配線基板１０３を形成することができる。このとき、図３（ａ）乃至（ｃ）に示すステップ７乃至９を繰り返すことで、絶縁層１１と配線層１７を交互に積層して３層以上の配線層を有する配線基板を形成することもできる。
また、図１４（ｅ）に示すステップ５の工程の後、図１４（ｆ）に示すステップ６を行うときに、第１金属膜１３を形成した後に、めっきレジスト３３を除去し、第１金属膜１３表面上に開口部を有するめっきレジストを形成し、めっきレジストの開口部に電解めっき法又は無電解めっき法により第２金属膜１３を形成しても良い。この場合、めっきレジストを除去した後のウェットエッチング法による処理として、エッチングされる第２金属膜１３の粒界腐食を進めて表面を粗化することもできる。第２金属膜１３の表面が粗化されることで、この後の工程において積層される絶縁層１１との密着力を向上させることができる。
また、図１４（ｂ）に示すステップ２の工程の後、エッチングバリア層２２を形成する前に、めっきレジスト３２をマスクとして支持基板２１に０．５乃至３μｍの深さの彫り込みを形成してもよい。この場合は、エッチングバリア層２２を彫り込みの深さよりも厚く析出させることで、最終的に形成される窪み１５を設けることができる。この場合は、エッチングバリア層２２を彫り込み深さより厚く析出させることで、最終的に形成される窪み１５を設けることができる。また、この彫り込みを形成することで、実質的にエッチングバリア層２２が横方向に広がり、支持基板２１を除去する工程でのバリア機能を向上させることができる。彫り込みの深さを０．５μｍ未満で形成すると、通常のめっき工程の前処理で行われるめっきを施す金属の表面の酸化膜を除去するための酸処理との差異がなく、彫り込みの深さが３μｍより大きい場合は、微細配線用のめっきレジスト３２の剥離が発生する可能性が高くなり安定した配線形成が困難になる。
本実施形態に係る配線基板１０３は、上述の第２実施形態に係る配線基板１０２の効果に加え、製造工程において、エッチングバリア層２２が第１金属膜１２よりも大きく形成されるため、支持基板２１の除去工程におけるサイドエッチングをより効果的に防ぐことができ、安定した配線基板の形成が実現できる。
また、本実施形態に係る配線基板１０３は、この後の工程において、第１配線層１４を配線基板下面側の電極として半導体素子等を接続する際に、窪み１５の側面が第１金属膜１２の端部の位置よりも外側に位置していることにより、第１金属膜１２の表面全体に対し、半田ボールを接続することができるため、第２実施形態に係る配線基板１０２のように窪み１５の側面が第１金属膜１３の端部と一致している構造よりも、半田ボールの密着性をより高めることができる。
また、本実施形態に係る配線基板１０３は、この後の工程において、第１配線層１４を配線基板下面側の電極としてワイヤーによって半導体素子等と接続する際に、窪み１５の側面が第１金属膜１２の端部の位置よりも外側に位置していることにより、第２実施形態に係る配線基板１０２のように窪み１５の側面が第１金属膜１３の端部と一致している構造と比較して、開口部が大きいため、ワイヤーボンディング治具と絶縁層１１との干渉を防止することができる。
次に、本発明の第４実施形態について説明する。図１５は、本実施形態に係る配線基板１０４の模式的断面図、図１６（ａ）乃至（ｇ）は、本実施形態に係る配線基板１０４の製造方法の一例を段階的に示す模式的断面図である。図１５及び１６において、図１乃至１４と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の第３実施形態では、第１金属膜１２の端部が第２金属膜１２の端部よりも第２金属膜の表面方向外側まで延出しているのに対し、本実施形態では第１金属膜１２の端部の位置と第２金属膜１２の端部の位置とが一致している点が異なり、それ以外は第３実施形態と同様の構造を有している。
図１５に示すように、本実施形態に係る配線基板１０４は、第１金属膜１２が絶縁層１１に埋設され、第１金属膜１２の表面が絶縁層１１の下面よりも凹んだ位置で露出して設けられ、これにより絶縁層１１には凹みとして窪み１５が設けられている。また、第１金属膜が形成された位置の窪み１５の側面は第１金属膜１３の端部の位置よりも外側に位置している。また、絶縁層１１内で第１金属膜１２上に第２金属膜１３が設けられ、第１金属膜１２及び第２金属膜１３によって第１配線層１４が形成されている。そして、第１金属膜１２の端部の位置は第２金属膜１２の端部の位置は一致している。また、絶縁層１１の表面上には配線層１７、電極１８及びソルダーレジスト１９が形成され、ソルダーレジスト１９の開口部から電極１８の表面が露出している。第１配線層１４と配線層１７とが絶縁層１１内に設けられたビア１６によって電気的に接続され、これにより、本実施形態に係る配線基板１０４が構成されている。絶縁層１１の下面に、絶縁層１１の下面よりも内側に窪んだ位置に表面を露出して設けられている第１配線層１４を配線基板下面側の電極とすることができる。
図１５に示すように、窪み１５の形状は、第１金属膜１２の表面形状の相似形で、第１金属膜１２の表面形状よりも大きい形状を有し、第１金属膜１２の外周は窪み１５の内部に位置している。
第１金属膜１２の外周は、窪み１５の外周から０．１乃至５μｍ内側の位置に設けられていることが望ましく、更に好適には０．２乃至２μｍ内側の位置に設けられていることが望ましい。
次に、本実施形態に係る配線基板１０４の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
図１６（ａ）及び（ｇ）に示すステップ１乃至７については、上述の第３実施形態に係る配線基板１０３の製造方法と同様に、図１４（ａ）及び（ｇ）に示したステップ１乃至７と同様の処理を行う（ステップ１乃至７）。
この後の工程は、図３及び４に示したステップ７乃至１２と同様の処理を行う。これにより、本実施形態に係る配線基板１０４を形成することができる。このとき、図３（ａ）乃至（ｃ）に示すステップ７乃至９を繰り返すことで、絶縁層１１と配線層１７を交互に積層して３層以上の配線層を有する配線基板を形成することもできる。
また、図１６（ｂ）に示すステップ２の工程の後、エッチングバリア層２２を形成する前に、めっきレジスト３２をマスクとして支持基板２１に０．５乃至３μｍの深さの彫り込みを形成してもよい。この場合は、エッチングバリア層２２を彫り込みの深さよりも厚く析出させることで、最終的に形成される窪み１５を設けることができる。この場合は、エッチングバリア層２２を彫り込み深さより厚く析出させることで、最終的に形成される窪み１５を設けることができる。また、この彫り込みを形成することで、実質的にエッチングバリア層２２が横方向に広がり、支持基板２１を除去する工程でのバリア機能を向上させることができる。彫り込みの深さを０．５μｍ未満で形成すると、通常のめっき工程の前処理で行われるめっきを施す金属の表面の酸化膜を除去するための酸処理との差異がなく、彫り込みの深さが３μｍより大きい場合は、微細配線用のめっきレジスト３２の剥離が発生する可能性が高くなり安定した配線形成が困難になる。
本実施形態に係る配線基板１０４は、この後の工程において、第１配線層１４を配線基板下面側の電極として半導体素子等を接続する際に、窪み１５の側面が第１金属膜１２の端部の位置よりも外側に位置していることにより、第１金属膜１２の表面全体に対し、半田ボールを接続することができるため、半田ボールの密着性をより高めることができる。
また、本実施形態に係る配線基板１０４は、この後の工程において、第１配線層１４を配線基板下面側の電極としてワイヤーによって半導体素子等と接続する際に、窪み１５の側面が第１金属膜１２の端部の位置よりも外側に位置していることにより、絶縁層１１の開口部が大きいため、ワイヤーボンディング治具と絶縁層１１との干渉を防止することができる。
次に、本発明の第５実施形態について説明する。図１７は、本実施形態に係る配線基板１０５の模式的断面図、図１８（ａ）及び（ｂ）は、本実施形態に係る配線基板１０５の製造方法の一例を段階的に示す模式的断面図である。図１７及び１８において、図１乃至１６と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の第１実施形態では、配線基板１０１は絶縁層１１の上面だけにソルダーレジスト１９を有しているのに対し、本実施形態においては絶縁層１１の下面にもソルダーレジスト２０を有している点が異なり、それ以外は第１実施形態と同様の構造を有している。
図１７に示すように、本実施形態に係る配線基板１０５は、上述の第１実施形態に係る配線基板１０１の下面側においても、ソルダーレジスト２０が、第１配線層１４及び絶縁層１１を覆う様に、電極等の必要な部位が開口されて設けられている。
ソルダーレジスト２０の材料としては、エポキシ系、アクリル系、ウレタン系又はポリイミド系の有機材料からなるものが使用でき、必要に応じて無機材料又は有機材料のフィラー等が添加されていても良い。本実施形態に係る配線基板１０３において、ソルダーレジスト２０は、例えば液状のエポキシ系のソルダーレジストを使用し、厚さ１５μｍで形成することができる。
第１金属膜１２としては、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金、ロジウム、錫及び半田材料からなる群から選択された少なくとも１種を主たる材料とし、必要に応じて単層又は複数種の金属による積層構造としても良い。そして、ソルダーレジスト２０の開口部から露出する第１金属膜１２の最表面は、接続に適した銅、金、パラジウム、銀、アルミニウム、錫又は半田材料等のいずれの１種類の材料か又は複数種の金属からなる合金からなることが好ましい。
次に、本実施形態に係る配線基板１０５の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。先ず、図１８（ａ）に示すように、上述の第１実施形態に係る配線基板１０１（ステップ１）の下面に対し、図１８（ｂ）に示すように、第１配線層１４及び絶縁層１１を覆う様に、電極等の必要な部位を開口してソルダーレジスト２０を設ける（ステップ２）。ソルダーレジスト２０は、その材料が液状ならばスピンコート法、ダイコート法、カーテンコート法、アルファコート法又は印刷法等で積層し、ソルダーレジスト２０の材料がドライフィルム等であればラミネート法、プレス法又はこれらに真空雰囲気を追加した方法等で積層し、乾燥等の熱処理を施して硬化させることによって形成することができる。具体的には、例えば、液状のエポキシ系のソルダーレジストを使用し、厚さ１５μｍで形成することができる。
ソルダーレジスト２０の開口部は、ソルダーレジスト２０の材料が感光性の有機材料でパターン解像度が高いものである場合、フォトリソグラフィー法により形成することができる。またソルダーレジスト２０の材料が非感光性の材料又は感光性の材料でパターン解像度が低いものである場合、ソルダーレジスト２０の開口部は、レーザ加工法、ドライエッチング法又はブラスト法により形成することができる。
ソルダーレジスト２０を開口した後に、露出した第１配線層１４の表面に接続用の金属を形成することもできる。更に、ソルダーレジスト２０のパターンを形成した後に、その開口部を覆う様に電極のパターンを設けることもできる。更にまた、ソルダーレジスト２０をマスクとして、第１配線層１４の表面金属を除去して、接続用の金属を露出させることもできる。
また、配線基板１０１の製造方法の図６に示すステップ６又は図７に示すステップ８の状態から支持基板２１を除去し、エッチングバリア層２２を除去せずにソルダーレジスト２０を形成し、ソルダーレジスト２０をマスクとしてソルダーレジスト２０の開口部に露出しているエッチングバリア層２２を除去して、第１配線層１４を露出させることもできる。これにより露出した第１配線層１４の表面に接続用金属を形成してもよく、更には、ソルダーレジスト２０の開口部を覆う様に電極パターンを設けてもよい。また、本実施形態に係る配線基板１０５を配線基板として機能させる場合、配線基板１０５の表面側のソルダーレジスト１９を設けなくても良い。
また、本発明の第２実施形態に係る配線基板１０２の下面に対し、ソルダーレジスト２０を、第１配線層１４及び絶縁層１１を覆う様に、電極等の必要な部位を開口した状態で設けることもできる。
本実施形態に係る配線基板１０５は、上述の第１実施形態に係る配線基板１０１及び第２実施形態に係る配線基板１０２の効果に加え、配線基板下面側に行われるフリップチップ等の半田による半導体素子の接続又は半田ボールの搭載に対し、リフロー時の半田流れを抑制するダムとしての効果が確実に得られるとともに、第１配線層１４における配線密度の向上が達成できる。
例えば、上述の第２実施形態に係る配線基板１０２のように、配線基板下面側に窪み１５が設けられていたとしても、フリップチップ接続又は半田ボールを搭載する場合に配線の引き回しなどの都合から、この窪み１５による半田の流れ防止のダムとしての効果が見込めない場合においては、本実施形態のように絶縁層１１の下面側にもソルダーレジスト２０を設けることが好ましい。
ソルダーレジスト１９及び２０は、その材料による硬化収縮が大きい材料であるため、この硬化収縮による配線基板の変形が発生し易い。このため、ソルダーレジスト１９とソルダーレジスト２０とを絶縁層１１の上下面に有することで、硬化収縮のバランスを取ることが可能になり、配線基板１０５の反りを低減することができる。
次に、本発明の第６実施形態について説明する。図１９は、本実施形態に係る配線基板１０６の模式的断面図、図２０（ａ）は、第１実施形態に係る配線基板１０１の模式的底面図、図２０（ｂ）及び（ｃ）は本実施形態に係る配線基板１０６の模式的底面図、図２１（ａ）乃至（ｂ）は、本実施形態に係る配線基板１０６の製造方法の一例を段階的に示す模式的断面図である。図１９乃至２１において、図１乃至１８と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態においては、上述の第１実施形態に係る配線基板１０１に対し、絶縁層１１の下面の一部に金属枠３５が設けられている点が異なり、それ以外は第１実施形態と同様の構造を有している。
図１９に示すように、本実施形態に係る配線基板１０６は、上述の第１実施形態に係る配線基板１０１の下面側に金属枠３５が設けられている。金属枠３５は、配線基板の製造中及び完成後において、配線基板の剛性及びハンドリング性を維持するために設けられるものであり、ステンレス、鉄、ニッケル、銅及びアルミニウムからなる群から選択された少なくとも１種の材料によって形成される。
図２０（ａ）は、第１実施形態に係る配線基板１０１の模式的底面図である。この配線基板１０１は、複数個の半導体素子を搭載する様に該当パターンが面付けされているものを例として示しており、この配線基板１０１に対し、図２０（ｂ）に示すように、配線基板１０１の短手方向の外周にのみ金属枠３５を設けることもでき、また、図２０（ｃ）に示すように、配線基板１０１の短手方向の外周のみではなく、長手方向の外周にも金属枠３５を設けることもできる。
次に、本実施形態に係る配線基板１０６の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。先ず、図２１（ａ）に示すように、上述の第１実施形態に係る配線基板１０１の製造方法の図３（ｄ）及び図４（ａ）に示すステップ１０の工程の支持基板２１の下面に対し（ステップ１）、金属枠３５として残したい部位に有機材料、無機材料及び金属の少なくとも１種類からなるマスクを形成し、ウェットエッチング法、ドライエッチング法、ブラスト法又は研削法のいずれかの方法か又はこれらの組み合わせによりマスクが形成されていない部位における支持基板２１を除去する。除去した後に、必要であればマスクを除去する（ステップ２）。また、研削法によって金属枠３５を形成する場合は、マスクを形成しなくても良い。これにより、金属枠３５は、第１配線層１４が設けられている面の絶縁層１１表面に直接形成される。本実施形態に係る配線基板１０６においては、例えば、上述の方法によって、絶縁層１１表面に直接金属枠３５を設けることができる。例えば支持基板２１を０．２５ｍｍの厚さを有する銅であり、エッチングバリア層２２を３μｍの厚さを有するニッケルであるとすれば、この支持基板２１及びエッチングバリア層２２によって金属枠３５が形成される。
また、別体として金属枠３５を作製し、接着剤で絶縁層１１表面に貼り付けることで金属枠３５を設けることもできる。この場合は、配線基板の下面ではなく、ソルダーレジスト１９が設けられた表面に対して金属枠を設けることもでき、また、必要であれば、表裏の両面に金属枠３５を設けることもできる。
また、金属枠３５は、複数個の半導体素子を搭載する配線基板の外周部分に形成しても良く、半導体素子が搭載されるパターン部分に形成しても良い。
また、第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４及び第５実施形態に係る配線基板１０５に対し、同様に金属枠３５を設けることもできる。
本実施形態に係る配線基板１０６は、上述の第１実施形態に係る配線基板１０１、第２実施形態に係る配線基板１０２、第３実施形態に係る配線基板１０３、第４実施形態に係る配線基板１０４及び第５実施形態に係る配線基板１０５の効果に加え、金属枠３５により配線基板の剛性を得ることができるため、配線基板のハンドリング性及び反り形状の制御が容易になる。このため、配線基板の組立性及び実装信頼性の向上を実現することができる。
次に、本発明の第７実施形態について説明する。図２２は、本実施形態に係る配線基板１０７の模式的断面図である。図２２において、図１乃至２１と同一構成物には同一符号を付して、その詳細な説明は省略する。
図２２に示すように、本実施形態に係る配線基板１０７は、支持基板２１の表面全体にエッチングバリア層２２が設けられ、エッチングバリア層２２上に第１金属膜１２が設けられ、この第１金属膜１２上に第１金属膜１２の相似形を有し、第１金属膜１２よりも小さい面積を有する第２金属膜１３が設けられ、この第１金属膜１２と第２金属膜１３とによって第１配線層１４が形成されている。そして、第１金属膜１２の端部は第２金属膜１２の端部よりも第２金属膜の表面方向外側まで延出している。そして、エッチングバリア層２２及び第１配線層１３を覆う様に絶縁層１１が設けられている。また、絶縁層１１の表面上には配線層１７、電極１８及びソルダーレジスト１９が形成され、ソルダーレジスト１９の開口部から電極１８の表面が露出している。一部の第１配線層１４と配線層１７とが絶縁層１１内に設けられたビアホール３４に導体が埋め込まれたビア１６によって電気的に接続され、これにより、本実施形態に係る配線基板１０７が構成されている。
支持基板２１としては、導電性の材料からなるシート形状の箔又は板材、若しくは、絶縁材料又は剛性を有する金属材料の表面に導電性を有する材料を積層したものを使用することが好ましい。導電性の材料としては、金属材料では、ステンレス、鉄、ニッケル、銅、チタン、マンガン及びアルミニウムからなる群の少なくとも１種を選択することができる。また、伝導度が所望の特性であれば導電性を有する有機材料を選択することもできる。具体的には、支持基板２１として、例えば厚さ０．２５ｍｍの銅板を使用することができる。
絶縁層１１としては、上述の第１実施形態と同様の材料を使用することができる。例えば、本実施形態に係る配線基板１０６において、絶縁層１１としては、例えば、アラミド不織布にエポキシを含浸した材料を使用し、配線層１７上における厚さを５０μｍとすることができる。
エッチングバリア層２２としては、上述の第１実施形態と同様の材料を使用することができる。具体的には、例えば、厚さ３μｍのニッケルとすることができる。
第１配線層１４を構成する第１金属膜１２及び第２金属膜１３としては、上述の第１実施形態と同様の材料を使用することができる。例えば、本実施形態に係る配線基板１０６において、第１金属膜１２としては、厚さ８μｍのニッケル及び厚さ０．５μｍの金を、絶縁層１１の下面から露出する側が金となる順に積層して設けることができ、第２金属膜１３としては、厚さ１８μｍの銅を設けることができる。
また、第１配線層１４は、表面を露出して絶縁層１１内部に埋設されており、第２金属膜１３の表面形状は、第１金属膜１２の表面形状の相似形で、第１金属膜１２の表面形状よりも小さい形状を有し、第２金属膜１３の外周は第１金属膜１２の内部に位置している。
絶縁層１１内に設けられるビア１６は、絶縁層１１にビアホール３４を設けた後、ビアホール３４内に導電性の材料を電解めっき法、無電解めっき法、インクジェット法又は印刷法等により充填するか又はビアホール３４の壁面に追従させることで設けることができる。導電性の材料としては、上述の第１実施形態と同様の材料を使用することができる。
配線層１７は、上述の第１実施形態と同様の材料を使用し、上述の第１実施形態と同様の製造方法によって設けることができる。本実施形態に係る配線基板１０６において、配線層１７は、例えば銅により形成し、その厚さを例えば１８μｍとすることができる。本実施形態に係る配線基板１０６においては、一部の配線層１７はビア１６によって第１配線層１４と接続され、他方の配線層１７は第１配線層１４と接続されていない。
電極１８は、絶縁層１１上か又はビア１６上から絶縁層１１上にかけて設けられ、配線層１７又はビア１６を介して第１配線層１４に電気的に接続されている。電極１８は、上述の第１実施形態と同様の材料を使用して形成することができる。
ソルダーレジスト１９は、配線基板１０６の表面回路保護及び難燃性の発現のために形成されるものである。ソルダーレジスト１９としては、上述の第１実施形態と同様の材料を使用することができる。本実施形態に係る配線基板１０６において、ソルダーレジスト１９は、例えば液状のエポキシ系のソルダーレジストを使用し、厚さ２５μｍで形成することができる。
また、図２２に示す例では、ソルダーレジスト１９の開口部が電極１８の内側に位置して設けられているが、ソルダーレジスト１９の開口部が図示例よりも大きく、電極１８全体が露出するよう設けられていても良い。更に、電極１８は、ソルダーレジスト１９の開口部から露出した表面のみが金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成されていても良い。更にまた、ソルダーレジスト１９のパターンを形成した後に、その開口部を覆う様に電極１８のパターンを設けても良い。また、電極１８は配線層１７と同一の工程で設けられることもできる。本実施形態に係る配線基板１０６において、電極１８は、例えば、厚さ１８μｍの銅を設け、ソルダーレジスト１９の開口部から露出した表面にのみ、厚さ５μｍのニッケル及び厚さ０．５μｍの金を、最表面が金となる順に積層して設けることができる。また、ソルダーレジスト１９を設けない状態で配線基板とすることもできる。
次に、本実施形態に係る配線基板１０７の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
本実施形態に係る配線基板１０７は、上述の第１実施形態に係る配線基板１０１の製造方法の図２（ａ）乃至（ｆ）及び図３（ａ）に示すステップ１乃至７を行った後、一部の第１配線層１４に対し導体層１１にビアホール３４を形成し、このビアホール３４内に導電性の材料を電解めっき法、無電解めっき法、インクジェット法又は印刷法等により充填するか又はビアホール３４の壁面に追従させることで設けることができる。導電性の材料としては、上述の第１実施形態と同様の材料を使用することができる。
次に、図３（ｃ）及び（ｄ）に示すステップ９及び１０を行い、これにより、本実施形態に係る配線基板１０７が得られる。また、図３（ａ）に示すステップ７の前の工程までの製造方法は、上述の図５乃至７に示す製造方法のいずれかの製造方法を使用してもよい。
本実施形態に係る配線基板１０７は、絶縁層１１の表面上に形成された配線層１７の一部がビア１６によって第１配線層１４に接続されていることによって、エッチングバリア層２２及び支持基板２１の導電部をＧＮＤとして使用することができる。また、支持基板１２に放熱性の良い材料を使用した場合、効果的に放熱を行うことができる。
次に、本発明の第８実施形態について説明する。図２３は、本実施形態に係る配線基板１０８の模式的断面図である。図２３において、図１乃至２２と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の第７実施形態では、支持基板２１の表面全体にエッチングバリア層２２が設けられているのに対し、本実施形態においては、第１配線層１４の下面に接する部位において、第１金属膜１２と同一の形状か又は第１金属膜１２の相似形を有し、第１金属膜１２よりも大きい面積を有するエッチングバリア層２２が、支持基板２１に表面を露出して設けられている点が異なり、それ以外は第７実施形態と同様の構造を有している。
図２３に示すように、本実施形態に係る配線基板１０８は、支持基板２１の第１金属膜１２を設ける部位にエッチングバリア層２２が表面を露出して設けられ、エッチングバリア層２２上に第１金属膜１２が設けられ、この第１金属膜１２上に第１金属膜１２の相似形を有し、第１金属膜１２よりも小さい面積を有する第２金属膜１３が設けられ、この第１金属膜１２と第２金属膜１３とによって第１配線層１４が形成されている。そして、第１金属膜１２の端部は第２金属膜１２の端部よりも第２金属膜の表面方向外側まで延出している。そして、エッチングバリア層２２及び第１配線層１３を覆う様に絶縁層１１が設けられている。また、絶縁層１１の表面上には配線層１７、電極１８及びソルダーレジスト１９が形成され、ソルダーレジスト１９の開口部から電極１８の表面が露出している。一部の第１配線層１４と配線層１７とが絶縁層１１内に設けられたビアホール３４に導体が埋め込まれたビア１６によって電気的に接続され、これにより、本実施形態に係る配線基板１０８が構成されている。
支持基板２１は、上述の第７実施形態と同様の材料を使用することができる。具体的には、支持基板２１として、例えば厚さ０．２５ｍｍの銅板を使用することができる。
絶縁層１１としては、上述の第１実施形態と同様の材料を使用することができる。例えば、本実施形態に係る配線基板１０８において、絶縁層１１としては、例えば、アラミド不織布にエポキシを含浸した材料を使用し、配線層１７上における厚さを５０μｍとすることができる。
エッチングバリア層２２としては、上述の第１実施形態と同様の材料を使用することができる。
第１配線層１４を構成する第１金属膜１２及び第２金属膜１３としては、上述の第１実施形態と同様の材料を使用することができる。例えば、本実施形態に係る配線基板１０８において、第１金属膜１２としては、厚さ８μｍのニッケル及び厚さ０．５μｍの金を、絶縁層１１の下面から露出する側が金となる順に積層して設けることができ、第２金属膜１３としては、厚さ１８μｍの銅を設けることができる。
また、第１配線層１４は、表面を露出して絶縁層１１内部に埋設されており、第２金属膜１３の表面形状は、第１金属膜１２の表面形状の相似形で、第１金属膜１２の表面形状よりも小さい形状を有し、第２金属膜１３の外周は第１金属膜１２の内部に位置している。
絶縁層１１内に設けられるビア１６は、上述の第１実施形態と同様の材料を使用し、上述の第７実施形態と同様の製造方法によって設けることができる。
配線層１７は、上述の第１実施形態と同様の材料を使用し、上述の第１実施形態と同様の製造方法によって設けることができる。本実施形態に係る配線基板１０８において、配線層１７は、例えば銅により形成し、その厚さを例えば１８μｍとすることができる。本実施形態に係る配線基板１０８においては、一部の配線層１７はビア１６によって第１配線層１４と接続され、他方の配線層１７は第１配線層１４と接続されていない。
電極１８は、絶縁層１１上か又はビア１６上から絶縁層１１上にかけて設けられ、配線層１７又はビア１６を介して第１配線層１４に電気的に接続されている。電極１８は、上述の第１実施形態と同様の材料を使用して形成することができる。
ソルダーレジスト１９は、配線基板１０８の表面回路保護及び難燃性の発現のために形成されるものである。ソルダーレジスト１９としては、上述の第１実施形態と同様の材料を使用することができる。本実施形態に係る配線基板１０７において、ソルダーレジスト１９は、例えば液状のエポキシ系のソルダーレジストを使用し、厚さ２５μｍで形成することができる。
また、図２３に示す例では、ソルダーレジスト１９の開口部が電極１８の内側に位置して設けられているが、ソルダーレジスト１９の開口部が図示例よりも大きく、電極１８全体が露出するよう設けられていても良い。更に、電極１８は、ソルダーレジスト１９の開口部から露出した表面のみが金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成されていても良い。更にまた、ソルダーレジスト１９のパターンを形成した後に、その開口部を覆う様に電極１８のパターンを設けても良い。また、電極１８は配線層１７と同一の工程で設けられることもできる。本実施形態に係る配線基板１０８において、電極１８は、例えば、厚さ１８μｍの銅を設け、ソルダーレジスト１９の開口部から露出した表面にのみ、厚さ５μｍのニッケル及び厚さ０．５μｍの金を、最表面が金となる順に積層して設けることができる。また、ソルダーレジスト１９を設けない状態で配線基板とすることもできる。
次に、本実施形態に係る配線基板１０８の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
本実施形態に係る配線基板１０８は、上述の第１実施形態に係る配線基板１０１の製造方法の図６（ａ）乃至（ｆ）に示すステップ１乃至６又は図７（ａ）乃至（ｈ）に示すステップ１乃至８を行った後、図３（ａ）に示すステップ７を行い、次に一部の第１配線層１４に対し導体層１１にビアホール３４を形成し、このビアホール３４内に導電性の材料を電解めっき法、無電解めっき法、インクジェット法又は印刷法等により充填するか又はビアホール３４の壁面に追従させることで設けることができる。導電性の材料としては、上述の第１実施形態と同様の材料を使用することができる。
次に、図３（ｃ）及び（ｄ）に示すステップ９及び１０を行い、これにより、本実施形態に係る配線基板１０７が得られる。
また、彫り込み３６にエッチングバリア層２２を充填する方法は、電解めっき法又は無電解めっき法に限らず、スパッタ法、蒸着法又は印刷法等によって充填することもできる。具体的には、彫り込み３６の深さを３μｍとし、エッチングバリア層２２としてニッケルを３μｍの厚さで形成し、これにより支持基板２１の表面とエッチングバリア層２２の表面とが同一面上に位置するよう設けることができる。
本実施形態に係る配線基板１０８の動作及び作用は、上述の配線基板１０７の動作及び作用と同様である。
次に、本発明の第９実施形態について説明する。図２４は、本実施形態に係る配線基板１０９の模式的断面図である。図２４において、図１乃至２３と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の第７実施形態では、支持基板２１の表面全体にエッチングバリア層２２が設けられているのに対し、本実施形態においては、第１配線層１４の下面に接する部位において、第１金属膜１２と同一の形状か又は第１金属膜１２の相似形を有し、第１金属膜１２よりも大きい面積を有するエッチングバリア層２２が設けられている点が異なり、それ以外は第７実施形態と同様の構造を有している。
図２４に示すように、本実施形態に係る配線基板１０９は、支持基板２１の表面において、第１金属膜１２を設ける部位にエッチングバリア層２２が設けられ、エッチングバリア層２２上に第１金属膜１２が設けられ、この第１金属膜１２上に第１金属膜１２の相似形を有し、第１金属膜１２よりも小さい面積を有する第２金属膜１３が設けられ、この第１金属膜１２と第２金属膜１３とによって第１配線層１４が形成されている。そして、第１金属膜１２の端部は第２金属膜１２の端部よりも第２金属膜の表面方向外側まで延出している。そして、エッチングバリア層２２及び第１配線層１３を覆う様に絶縁層１１が設けられている。また、絶縁層１１の表面上には配線層１７、電極１８及びソルダーレジスト１９が形成され、ソルダーレジスト１９の開口部から電極１８の表面が露出している。一部の第１配線層１４と配線層１７とが絶縁層１１内に設けられたビアホール３４に導体が埋め込まれたビア１６によって電気的に接続され、これにより、本実施形態に係る配線基板１０９が構成されている。
図２４に示す図示例ではエッチングバリア層２２及び第１金属膜１２の支持基板２１表裏面に水平な面の外周形状は同一であるが、これに限らず、エッチングバリア層２２の外周形状が第１金属膜１２の外周形状よりも大きく、第１金属膜１２がエッチングバリア層２２の内側に位置していても良い。この場合は、第１金属膜１２と第２金属膜の外周形状が同一であっても良い。
支持基板２１は、上述の第７実施形態と同様の材料を使用することができる。具体的には、支持基板２１として、例えば厚さ０．２５ｍｍの銅板を使用することができる。
絶縁層１１としては、上述の第１実施形態と同様の材料を使用することができる。例えば、本実施形態に係る配線基板１０９において、絶縁層１１としては、例えば、アラミド不織布にエポキシを含浸した材料を使用し、配線層１７上における厚さを５０μｍとすることができる。
エッチングバリア層２２としては、上述の第１実施形態と同様の材料を使用することができる。
第１配線層１４を構成する第１金属膜１２及び第２金属膜１３としては、上述の第１実施形態と同様の材料を使用することができる。例えば、本実施形態に係る配線基板１０９において、第１金属膜１２としては、厚さ８μｍのニッケル及び厚さ０．５μｍの金を、絶縁層１１の下面から露出する側が金となる順に積層して設けることができ、第２金属膜１３としては、厚さ１８μｍの銅を設けることができる。
また、第１配線層１４は、表面を露出して絶縁層１１内部に埋設されており、第２金属膜１３の表面形状は、第１金属膜１２の表面形状の相似形で、第１金属膜１２の表面形状よりも小さい形状を有し、第２金属膜１３の外周は第１金属膜１２の内部に位置している。
絶縁層１１内に設けられるビア１６は、上述の第１実施形態と同様の材料を使用し、上述の第７実施形態と同様の製造方法によって設けることができる。
配線層１７は、上述の第１実施形態と同様の材料を使用し、上述の第１実施形態と同様の製造方法によって設けることができる。本実施形態に係る配線基板１０９において、配線層１７は、例えば銅により形成し、その厚さを例えば１８μｍとすることができる。本実施形態に係る配線基板１０９においては、一部の配線層１７はビア１６によって第１配線層１４と接続され、他方の配線層１７は第１配線層１４と接続されていない。
電極１８は、絶縁層１１上か又はビア１６上から絶縁層１１上にかけて設けられ、配線層１７又はビア１６を介して第１配線層１４に電気的に接続されている。電極１８は、上述の第１実施形態と同様の材料を使用して形成することができる。
ソルダーレジスト１９は、配線基板１０９の表面回路保護及び難燃性の発現のために形成されるものである。ソルダーレジスト１９としては、上述の第１実施形態と同様の材料を使用することができる。本実施形態に係る配線基板１０８において、ソルダーレジスト１９は、例えば液状のエポキシ系のソルダーレジストを使用し、厚さ２５μｍで形成することができる。
また、図２４に示す例では、ソルダーレジスト１９の開口部が電極１８の内側に位置して設けられているが、ソルダーレジスト１９の開口部が図示例よりも大きく、電極１８全体が露出するよう設けられていても良い。更に、電極１８は、ソルダーレジスト１９の開口部から露出した表面のみが金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成されていても良い。更にまた、ソルダーレジスト１９のパターンを形成した後に、その開口部を覆う様に電極１８のパターンを設けても良い。また、電極１８は配線層１７と同一の工程で設けられることもできる。本実施形態に係る配線基板１０９において、電極１８は、例えば、厚さ１８μｍの銅を設け、ソルダーレジスト１９の開口部から露出した表面にのみ、厚さ５μｍのニッケル及び厚さ０．５μｍの金を、最表面が金となる順に積層して設けることができる。また、ソルダーレジスト１９を設けない状態で配線基板とすることもできる。
次に、本実施形態に係る配線基板１０９の製造方法について説明する。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
本実施形態に係る配線基板１０９は、上述の第２実施形態に係る配線基板１０２の製造方法の図９（ａ）乃至（ｅ）に示すステップ１乃至５を行った後、図１０（ａ）に示すステップ６を行い、次に一部の第１配線層１４に対し導体層１１にビアホール３４を形成し、このビアホール３４内に導電性の材料を電解めっき法、無電解めっき法、インクジェット法又は印刷法等により充填するか又はビアホール３４の壁面に追従させることで設けることができる。導電性の材料としては、上述の第１実施形態と同様の材料を使用することができる。
次に、図１０（ｃ）及び（ｄ）に示すステップ８及び９を行い、これにより、本実施形態に係る配線基板１０９が得られる。また、図１０（ａ）に示すステップ６の前の工程までの製造方法は、上述の図１２、図１４、又は図１６に示す製造方法のいずれかの製造方法を使用してもよい。
本実施形態に係る配線基板１０９の動作及び作用は、上述の配線基板１０７の動作及び作用と同様である。
なお、上述の各実施形態に係る配線基板において、配線基板の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
更に、絶縁層１１の１層又は複数層を、誘電率が９以上である材料により構成し、この上下に位置する第１配線層１４、配線層１７又は電極１８の所望の位置に対向電極を形成することで回路のノイズフィルターの役割を果たすコンデンサを設けても良い。コンデンサを構成する誘電体材料としては、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
次に、本発明の第１０実施形態について説明する。本実施形態は、本発明に係る配線基板の製造方法の実施形態である。図２５（ａ）乃至（ｆ）及び図２６（ａ）乃至（ｄ）は、本発明に係る配線基板の製造方法の一例を段階的に示す模式的断面図である。図２５及び２６において、図１乃至２４と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る配線基板の製造方法は、支持基板２１の両面にエッチングバリア層２２、第１配線層１４、絶縁層１１、ビア１６、配線層１７、電極１８及びソルダーレジスト１９を形成した後、支持基板２１を分割する方法である。なお、各工程間においては、適宜洗浄及び熱処理を行うこととする。
先ず、図２５（ａ）に示すように、支持基板２１に対し、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化又は粗化等の処理を施す（ステップ１）。導電性の材料又は表面に導電性の膜が形成された材料で、適度な剛性を有していることが望ましく、シリコン、サファイア又はＧａＡｓ等の半導体ウエハ材料若しくは金属、石英、ガラス、セラミック又はプリント板等を使用することができる。導電性の材料又は導電性の膜の材料は、金属、半導体材料及び所望の電気伝導度を有する有機材料からなる群の少なくとも１種を選択することができる。また、後の工程で支持基板２１を分割するため、複数枚の材料を貼り合わせたもの又は冶具等により機械的に一体化させたもの等を支持基板２１として使用することもできる。また、支持基板２１表面の導電性の膜の界面又はそれ以外の部分に、密着力が他の界面よりも弱い剥離層を有するものを支持基板２１として使用することもできる。具体的には、例えば、厚さ０．００２ｍｍの薄銅箔が厚さ０．０１ｍｍの銅箔に接着された積層銅箔をプリント板の両面に積層した複合材料を支持基板２１として使用することができる。
次に、図２５（ｂ）に示すように、支持基板２１の表裏面にエッチングバリア層２２を、電解めっき法、無電解めっき法、スパッタ法、蒸着法、ＣＶＤ法又は印刷法等により形成する（ステップ２）。エッチングバリア層２２は、支持基板２１又は支持基板２１表面に形成された導電性の膜をエッチング除去する際に、第１配線層１４のサイドエッチング等のダメージを防ぐために設けられるものであり、支持基板２１又は支持基板２１表面に形成された導電性の膜をエッチング除去するエッチング液に対して耐性を有する材料を選択する。例えば、エッチングバリア層２２は、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金及びロジウムからなる群から選択された少なくとも１種からなる材料を使用し、必要に応じて単層又は複数種の金属による積層構造としても良い。具体的には、例えば、厚さ３μｍのニッケルとすることができる。
次に、図２５（ｃ）に示すように、エッチングバリア層２２上にめっきレジスト３２を第１配線層１４が形成される部分に開口部を設けて形成する（ステップ３）。めっきレジスト３２の形成方法は、めっきレジスト３２が液状ならばスピンコート法、ダイコート法、カーテンコート法、アルファコート法又は印刷法等で積層し、めっきレジスト３２がドライフィルムであればラミネート法又はプレス法等で積層した後、乾燥等の処理を施して硬化させ、めっきレジスト３２が感光性であればフォトリソグラフィー法等により、また、非感光性であればレーザ加工法等によりパターニングすることができる。具体的には、例えば、厚さ３５μｍの感光性ドライフィルムレジストを使用し、フォトリソグラフィー法によりパターニングすることができる。
次に、図２５（ｄ）に示すように、電解めっき法又は無電解めっき法により、めっきレジスト３２の開口部に第１金属膜１２、第２金属膜１３の順に積層膜を形成する（ステップ４）。
先ず、めっきレジスト３２の開口部において露出しているエッチングバリア層２２の表面上に第１金属膜１２を形成する。第１金属膜１２は、支持基板２１及びエッチングバリア層２２を除去した後に配線基板１０１の下面に残る金属膜であり、外部の電子部品等と接続するための電極として機能するものである。また、エッチングバリア層２２をエッチング除去する際に、第１金属膜１２として形成又は積層される金属材料及び第２金属膜のサイドエッチングを防ぐため、第１金属膜１２において、エッチングバリア層２２と接し、且つエッチングバリア層２２を覆う様に形成される金属材料は、エッチングバリア層２２のエッチング液に耐性を有する材料を使用する。第１金属膜１２としては、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金、ロジウム、錫及び半田材料からなる群から選択された少なくとも１種を主たる材料とし、必要に応じて単層又は複数種の金属による積層構造としても良い。具体的には、例えば、第１金属膜１２として厚さ８μｍのニッケル及び厚さ０．５μｍの金を、エッチングバリア層２２と接する側が金となる順に積層して設けることができる。
第１金属膜１２を形成した後、第１金属膜１２の露出した表面上に第２金属膜１３を形成する。第２金属膜１３は、支持基板２１及びエッチングバリア層２２を除去した後に第１金属膜１２と共に配線基板１０１の下面に残る金属膜であり、電気伝導の主体となるものである。第２金属膜１３としては、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金、ロジウム、錫及び半田材料からなる群から選択された少なくとも１種を主たる材料とし、第１金属膜１２と同様に、必要に応じて単層又は複数種の金属による積層構造としても良い。また、第１金属膜１２と第２金属膜１３とが同一の材料により構成されても良い。具体的には、例えば、第２金属膜１３として厚さ１８μｍの銅を設けることができる。
エッチングバリア層２２、第１金属膜１２及び第２金属膜１３は、夫々の目的に合わせて相互に関係した材料を適宜選ぶことができ、更に、夫々において、単層又は複数層の状態で形成することができる。
次に、図２５（ｅ）に示すように、めっきレジスト３２を除去する（ステップ５）。このとき、第１金属膜１２及び第２金属膜１３の支持基板２１表裏面に水平な面の外周形状は同一である。
次に、図２５（ｆ）に示すように、第２金属膜１３の表面形状が、第１金属膜１２の表面形状よりも小さくなるようにエッチングを行う（ステップ６）。このとき、第２金属膜１３の外周が、第１金属膜１２の外周より０．１乃至５μｍ内側の位置に、更に好適には０．２乃至２μｍ内側の位置になるようエッチングを施す。
第２金属膜１３のエッチング方法は、エッチングバリア層２２及び第１金属膜１２に使用されている材料が、このエッチング方法に耐性を有していること、及び、このエッチング方法によってエッチングレート差が生じ、第２金属膜１３がエッチングバリア層２２及び第１金属膜１２よりも速い速度でエッチングされることの組み合わせにおいて行うことができ、ウェットエッチング法、ドライエッチング法又はブラスト法等により行うことができる。第２金属膜１３のエッチングをウェットエッチング法により行う場合、エッチングされる第２金属膜１３の粒界腐食を進めて表面を粗化することもできる。第２金属膜１３の表面が粗化されることで、この後の工程で第２金属膜１３の上に積層される絶縁層１１との密着力を向上させることができる。具体的には、例えば、エッチングバリア層２２のニッケル並びに第１金属膜１２の金及びニッケルを溶解せず、第２金属膜１３の銅を溶解するエッチング液によりウェットエッチングすることができる。
次に、図２６（ａ）に示すように、支持基板２１、エッチングバリア層２２、第１金属膜１２及び第２金属膜１３の表面を覆う様に絶縁層１１を形成する（ステップ７）。絶縁層１１は、例えば感光性又は非感光性の有機材料で形成することができ、有機材料は、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ又はポリノルボルネン樹脂等、若しくは、ガラスクロス又はアラミド繊維等で形成された織布又は不織布にエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ又はポリノルボルネン樹脂等を含浸させた材料を使用することができる。特に、ポリイミド樹脂、ＰＢＯ、及び織布又は不織布を使用した材料は、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。具体的には、例えば、アラミド不織布にエポキシを含浸した材料を使用し、配線層１７上における厚さを５０μｍとすることができる。
絶縁層１１は、その材料が液状ならばスピンコート法、ダイコート法、カーテンコート法、アルファコート法又は印刷法等で積層し、絶縁層１１の材料がドライフィルム、樹脂付き銅箔又はプリプレグ等であればラミネート法、プレス法又はこれらに真空雰囲気を追加した方法等で積層し、積層中又は積層後に乾燥等の熱処理を施して硬化させることによって形成することができる。
次に、図２６（ｂ）に示すように、絶縁層１１にビアホール３４を形成する（ステップ８）。ビアホール３４は、絶縁層１１に感光性の材料でパターン解像度が高いものを使用した場合、ビアホール３４はフォトリソグラフィー法により形成することができる。また絶縁層１１に非感光性の材料又は感光性の材料でパターン解像度が低いものを使用した場合、ビアホール３４はレーザ加工法、ドライエッチング法又はブラスト法により形成することができる。また、ビア１６を形成する位置に予めめっきポストを形成した後に絶縁膜１１を形成し、研磨により絶縁膜１１表面を削ってめっきポストを露出させてビア１６を設ける方法によれば、絶縁層１１にビアホール３４を設けずにビア１６を設けることができる。具体的には、例えば、絶縁層１１としてアラミド不織布にエポキシを含浸した材料を使用し、レーザ加工法によってビアホール３４を設けることができる。
次に、図２６（ｃ）に示すように、ビアホール３４内に導電性の材料を形成してビア１６とし、配線層１７と電極１８とを形成する（ステップ９）。ビア１６は、ビアホール３４内に導電性の材料を電解めっき法、無電解めっき法、インクジェット法又は印刷法等により充填するか又はビアホール３４の壁面に追従させることで設けることができる。また、配線層１７を設けるときに同時にビアホール内に配線層形成用の導体を埋め込むことによって設けることもできる。ビア１６の材料としては、銅、金、銀、錫、ニッケル及び半田材料等の金属材料又はこれらの合金を使用することができる。また、ビアホール３４内に導電性の材料を設ける前に、ビアホール３４の底部の残渣除去のため、ウェットエッチング法、ドライエッチング法又はこれらの組み合わせによるクリーニングを行っても良い。
配線層１７は、例えばサブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により形成することができる。サブトラクティブ法は、基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき法、スパッタ法又はＣＶＤ法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっき法による金属を析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。具体的には、例えば、配線層１７は銅により形成することができ、その厚さは例えば１８μｍにすることができる。
電極１８は、絶縁層１１上か又はビア１６上から絶縁層１１上にかけて設けられ、配線層１７又はビア１６を介して第１配線層１４に電気的に接続されるものである。電極１８は、例えば複数個の金属の層を積層して形成することができ、具体的には、例えば、この後の工程において半導体素子等を接続する際に、この電極１８の表面に形成される半田ボールの濡れ性又はボンディングワイヤーとの接続性を考慮して、電極１８の表面は、金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金で形成することができる。
次に、図２６（ｄ）に示すように、絶縁膜１１、配線層１７及び電極１８を覆うソルダーレジスト１９を形成し、このソルダーレジスト１９の所望の部位に開口部を設ける（ステップ１０）。ソルダーレジスト１９の材料としては、エポキシ系、アクリル系、ウレタン系又はポリイミド系の有機材料からなるものが使用でき、必要に応じて無機材料又は有機材料のフィラー等が添加されていても良い。ソルダーレジスト１９は、その材料が液状ならばスピンコート法、ダイコート法、カーテンコート法、アルファコート法又は印刷法等で積層し、ソルダーレジスト１９の材料がドライフィルム等であればラミネート法、プレス法又はこれらに真空雰囲気を追加した方法等で積層し、乾燥等の熱処理を施して硬化させることによって形成することができる。具体的には、例えば、液状のエポキシ系のソルダーレジストを使用し、厚さ２５μｍで形成することができる。
ソルダーレジスト１９の開口部は、ソルダーレジスト１９の材料が感光性の有機材料でパターン解像度が高いものである場合、フォトリソグラフィー法により形成することができる。またソルダーレジスト１９の材料が非感光性の材料又は感光性の材料でパターン解像度が低いものである場合、ソルダーレジスト１９の開口部は、レーザ加工法、ドライエッチング法又はブラスト法により形成することができる。
また、図２６（ｄ）に示す例では、ソルダーレジスト１９の開口部が電極１８の内側に位置して設けられているが、ソルダーレジスト１９の開口部が図示例よりも大きく、電極１８全体が露出するよう設けられていても良い。更に、電極１８を配線層１７と同一の工程で銅によって設け、ソルダーレジスト１９の開口部を形成した後に、ソルダーレジスト１９の開口部から露出した電極１８の表面に、金、銀、銅、錫及び半田材料からなる群から選択された少なくとも１種の金属又は合金を設けることによって電極１８を形成することもできる。更にまた、ソルダーレジスト１９の開口部を形成した後に、その開口部を覆う様に電極１８のパターンを設けても良い。具体的には、例えば、配線層１７及び電極１８を、無電解銅めっきを給電層としたセミアディティブ法によって厚さ１８μｍの銅によって形成し、その後、ソルダーレジスト１９の開口部から露出した電極１８の表面にのみ、厚さ５μｍのニッケル及び厚さ０．５μｍの金を、最表面が金となる順に積層して設けることで電極１８を形成することができる。
図２６（ｄ）に示すステップ１０の工程の後に、支持基板２１を分割する。分割は、分割したい所望の位置をスライサー又はウォーターカッター等により切断することによって行う。また、支持基板２１が周辺のみを貼り合わせた状態のものであれば、貼り合わせた部分を切断することで分割する。更に、低密着力の界面を有する支持基板２１を使用した場合は、機械的に引き剥がすことで分割する。更にまた、冶具等で一体化したものを支持基板２１として使用した場合は、冶具を取り外すことで分割する。
支持基板２１を２個に分割した後に、上述の第１実施形態の製造方法の図４（ｂ）に示すステップ１１を行い、次に図４（ｃ）に示すステップ１２を行うことで第１実施形態に係る配線基板１０１を得ることができる。
本実施形態においては、第１実施形態に係る配線基板１０１の製造方法について説明しているが、本実施形態に係る配線基板の製造方法は、第２実施形態に係る配線基板１０２乃至第９実施形態に係る配線基板１０９の製造方法について適用することもできる。また、図２５及び２６に示す例では、配線層が２層の例を示しているが、これに限定されず、上述の第１実施形態に係る配線基板１０１の製造方法の図３（ａ）乃至（ｃ）に示すステップ７乃至９を繰り返すことで、絶縁層１１と配線層１７を交互に積層して３層以上の配線層を有する配線基板を形成することもできる。配線層１７が設けられる絶縁層（図示せず）に配線パターンとなる凹部を設けておき、無電解めっき法、スパッタ法又はＣＶＤ法等で給電層を形成した後、無電解めっき法又は電解めっき法により凹部を埋め込み、表面を研磨により整える方法によって配線層１７を形成することもできる。
本実施形態に係る配線基板の製造方法によれば、支持基板２１の両面に配線基板を製造することが可能であるため、１個の支持基板２１からの取り数を倍増させることができ、製造コストを低減させることができる。
次に、本発明の第１１実施形態について説明する。図２７は、本実施形態に係る半導体装置１１１の模式的断面図、図２８（ａ）及び（ｂ）は、本実施形態に係る半導体装置１１１の製造方法の一例を段階的に示す模式的断面図である。図２７及び２８において、図１乃至２６と同一構成物には同一符号を付して、その詳細な説明は省略する。
図２７に示すように、本実施形態に係る半導体装置１１１は、上述の第１実施形態に係る配線基板１０１の電極１８に、半導体素子２３が半田ボール２５を介してフリップチップ接続され、この接続部にアンダーフィル２６が充填されて構成されている。
半導体素子２３は、表面に接続電極２４が設けられ、この接続電極２４と配線基板１０１の電極１８とが半田ボール２５を介して電気的に接続されており、半導体素子２３と配線基板１０１との間の空間にアンダーフィル２６が充填されている。
半田ボール２５は、半田材料からなる微小ボールで、半導体素子２３の接続電極２４上にめっき法、ボール転写又は印刷法等により形成される。半田ボール２５の材料は、鉛錫の共晶半田又は鉛フリーの半田材料から適宜選択することができる。また、図２７及び２８に示す図示例では、半導体素子２３が半田ボール２５を介して配線基板１０１とフリップチップ接続されている例を示しているが、これに限定されず、金属バンプ、導電性ペースト、導電性の有機材料又は導電性フィラーを含有した有機材料等によって半導体素子２３と配線基板１０１とが電気的に接続されていても良い。
アンダーフィル２６はエポキシ系の材料から構成され、半導体素子２３が半田ボール２５により電極１８に接続された後で、充填される。アンダーフィル２６は、半導体素子２３と配線基板１０１との熱膨張率差によって半田ボール２５が破断することを防止するため、この熱膨張率差を低減させる目的で使用される。半田ボール２５が所望の信頼性を確保できる強度を有していれば、アンダーフィル２６は必ずしも充填する必要はない。
次に、本実施形態に係る半導体装置１１１の製造方法について説明する。
先ず、図２８（ａ）に示すように、配線基板１０１の電極１８に半田ボール２５を介して半導体素子２３を接続する（ステップ１）。半田ボール２５は、半導体素子２３の表面に設けられた接続電極２４上に印刷法、めっき法、ボール転写法又はインクジェット法等により形成する。また、配線基板１０１の電極１８上に同様の方法で半田ボール２５を形成しても良い。更に、接続電極２４上に半田ボール２５を形成した半導体素子２３を使用する場合は、電極１８上に予備半田を形成しても良い。半田ボール２５の接続にフラックスを使用した場合は、接続後にフラックス洗浄を行っても良い。
次に、図２８（ｂ）に示すように、半導体素子２３と配線基板１０１との間隙に、アンダーフィル２６を充填する（ステップ２）。これにより、本実施形態に係る半導体装置１１０が得られる。このとき、半田ボール２５が所望の信頼性を確保できる強度を有していれば、アンダーフィル２６は必ずしも充填する必要はない。
上述の本実施形態に係る半導体装置１１１の製造方法では、配線基板１０１に対し、半導体素子２３を搭載する例について説明したが、これに限定されず、上述の第１実施形態に係る配線基板１０１の製造方法において、支持基板２１を除去する前の工程において半導体素子２３を搭載してもよい。この場合は、半導体素子２３を搭載した後に、支持基板２１及びエッチングバリア層２２の除去工程を行うが、支持基板２１及びエッチングバリア層２２を除去する際に、半導体素子２３を保護するために、有機材料又は金属材料によるカバーを形成しても良く、更に、モールド樹脂により覆う構造としても良い。
図２７に示す図示例では、第１配線層１４に接続されているものは特に示していないが、外部端子として半田ボール又は金属製のピンが取り付けられていても良く、また、別の半導体素子又は電子部品を搭載しても良い。また、本実施形態に係る半導体装置１１１の半導体素子２３を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子２３の領域が開口されている枠体を貼り付けることができ、また、モールド樹脂により覆う構造にすることもできる。
本実施形態によれば、安定した微細な配線パターンを有する配線基板を有する半導体装置１１１が得られる。また、絶縁層１１内に埋設された第１配線層１４を外部端子とすることで、半導体装置１１１を別の基板等に搭載した際にかかる応力を配線基板全体で吸収することができるため、二次実装信頼性が向上する。
本実施形態に係る半導体装置１１１は、半導体素子２３を配線基板１０１に搭載する例について説明しているが、これに限定されず、上述の第２乃至第９実施形態に係る配線基板に対し半導体素子２３を搭載してもよい。第７乃至９実施形態に係る配線基板に対し半導体素子２３を搭載した場合は、支持基板２１で放熱を行うことができる。また、配線基板に搭載される半導体素子２３は１個に限らず、複数個の半導体素子２３を搭載することもでき、更にはコンデンサ及び抵抗等の部品を搭載することもできる。
次に、本発明の第１２実施形態について説明する。図２９は、本実施形態に係る半導体装置１１２の模式的断面図である。図２９において、図１乃至２８と同一構成物には同一符号を付して、その詳細な説明は省略する。
図２９に示すように、本実施形態に係る半導体装置１１２は、上述の第５実施形態に係る配線基板１０５の第１配線層１４に、半導体素子２３が半田ボール２５を介してフリップチップ接続され、この接続部にアンダーフィル２６が充填されて構成されている。
半導体素子２３は、表面に接続電極２４が設けられ、この接続電極２４と第１配線層１４とが半田ボール２５を介して電気的に接続されており、半導体素子２３と配線基板１０５との間の空間にアンダーフィル２６が充填されている。アンダーフィル２６はエポキシ系の材料から構成され、半導体素子２３が半田ボール２５により第１配線層１４に接続された後で、充填される。半田ボール２５が所望の信頼性を確保できる強度を有していれば、アンダーフィル２６は必ずしも充填する必要はない。また、図２９に示す図示例では、半導体素子２３が半田ボール２５を介して配線基板１０５とフリップチップ接続されている例を示しているが、これに限定されず、金属バンプ、導電性ペースト、導電性の有機材料又は導電性フィラーを含有した有機材料等によって半導体素子２３と配線基板１０５とが電気的に接続されていても良い。
本実施形態に係る半導体装置１１２は、半導体素子２３を配線基板１０５に搭載する例について説明しているが、これに限定されず、半田ボール２５との接続部分のみに第１配線層１４が設けられている場合及び半田の流れ量が制御できる場合等は、ソルダーレジスト２０はなくても良い。即ち、配線基板１０１乃至１０４又は配線基板１０６乃至１０９の第１配線層１４に半導体素子２３を搭載することができる。この場合、アンダーフィル２６と絶縁層１１との接着力が、ソルダーレジスト２０とアンダーフィル２６との接着力より高くなるため、半導体装置としての長期信頼性が向上する。
図２９に示す図示例では、電極１８に接続されているものは特に示していないが、外部端子として半田ボール又は金属製のピンが取り付けられていても良く、また、別の半導体素子又は電子部品を搭載しても良い。また、本実施形態に係る半導体装置１１１の半導体素子２３を搭載していない領域で、配線基板の剛性が不足している場合は、別途、半導体素子２３の領域が開口されている枠体を貼り付けることができ、また、モールド樹脂により覆う構造にすることもできる。
本実施形態によれば、半導体素子２３を搭載する面の平滑性が、電極１８が設けられた面よりも良好であるため、半導体素子２３の接続信頼性が良好であり、接続端子の狭ピッチ化に対応できる。
次に、本発明の第１３実施形態について説明する。図３０は、本実施形態に係る半導体装置１１３の模式的断面図、図２９（ａ）乃至（ｃ）は、本実施形態に係る半導体装置１１３の製造方法の一例を段階的に示す模式的断面図である。図３０及び３１において、図１乃至２９と同一構成物には同一符号を付して、その詳細な説明は省略する。
図３０に示すように、本実施形態に係る半導体装置１１３は、上述の第１実施形態に係る配線基板１０１のソルダーレジスト１９の表面の一部を覆う様に、表面に接続電極２８が設けられた半導体素子２７が接着剤３１を介して接着され、ワイヤー２９により半導体素子２７の接続電極２８と配線基板１０１の電極１８とが接続され、半導体素子２７及び配線基板１０１を覆う様にモールド樹脂３０により封止されて構成されている。
半導体素子２７は、表面に接続電極２８が設けられ、この接続電極２８と配線基板１０１の電極１８とがワイヤー２９によって電気的に接続されている。
ボンディング用のワイヤー２９は、主に金からなる材料からなり、半導体素子２７の接続電極２８と電極１８とを電気的に接続するものである。
モールド樹脂３０としては、エポキシ系の材料にシリカフィラーを混ぜた材料からなるものを使用することができ、半導体素子２７と接続部分の配線を覆う様に金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法等で設けることができる。
接着剤３１は、半導体素子２７の回路が形成されていない方の面に設けられ、エポキシ系、アクリル系又はポリイミド系等の有機材料若しくはＡｇペースト等を使用することができる。
次に、本実施形態に係る半導体装置１１３の製造方法について説明する。
先ず、図３１（ａ）に示すように、配線基板１０１のソルダーレジスト１９の表面の一部を覆う様に、表面に接続電極２８が設けられた半導体素子２７を、接着剤３１によって接着する（ステップ１）。接着剤３１は、半導体素子２７の回路が形成されていない方の面に形成するか又は配線基板１０１側に供給する。
次に、図３１（ｂ）に示すように、半導体素子２７の接続電極２８と配線基板１０１の電極１８とをボンディング用のワイヤー２９によって接続する（ステップ２）。
次に、図３１（ｃ）に示すように、モールド樹脂３０を、半導体素子２７及び配線基板１０１を覆う様に形成する（ステップ３）。モールド樹脂３０は、金型を使用したトランスファーモールディング法、圧縮形成モールド法又は印刷法等で設けることができる。これにより、本実施形態に係る半導体装置１１３が得られる。
上述の本実施形態に係る半導体装置１１３の製造方法では、配線基板１０１に対し、半導体素子２７を搭載する例について説明したが、これに限定されず、上述の第１実施形態に係る配線基板１０１の製造方法において、支持基板２１を除去する前の工程において半導体素子２７を搭載してもよい。この場合は、半導体素子２７を搭載し、モールド樹脂３０を形成した後に、支持基板２１とエッチングバリア層２２の除去工程を行う。
本実施形態に係る半導体装置１１３では、配線基板の第１配線層１４を有する側の面にソルダーレジスト２０を設けていない例を示したが、配線基板として第１配線層１４の保護及び反りの制御のために、ソルダーレジスト２０を設けても良い。また、配線基板として機能させる場合、配線層１７の面にあるソルダーレジスト１９を設けなくても良い。
また、図３０に示す図示例では、第１配線層１４に接続されているものは特に示していないが、外部端子として半田ボール又は金属製のピンが取り付けられていても良く、また、別の半導体素子又は電子部品を搭載しても良い。また、本実施形態に係る半導体装置１１２の配線基板の剛性が不足している場合は、別途、枠体を貼り付けることもできる。
本実施形態によれば、安定した微細な配線パターンを有する配線基板を有する半導体装置１１３が得られる。また、絶縁層１１内に埋設された第１配線層１４を外部端子とすることで、半導体装置１１３を別の基板等に搭載した際にかかる応力を配線基板全体で吸収することができるため、二次実装信頼性が向上する。また、半導体素子２７がモールド樹脂３０によって覆われていることから、半導体素子２７を保護することができる。更に、モールド樹脂３０を設けることで半導体装置１１３全体の剛性を向上させることができ、半導体装置全体の信頼性を向上させることができる。
本実施形態に係る半導体装置１１３は、半導体素子２７を配線基板１０１に搭載する例について説明しているが、これに限定されず、上述の第２乃至第９実施形態に係る配線基板に対し半導体素子２７を搭載してもよい。第７乃至９実施形態に係る配線基板に対し半導体素子２７を搭載した場合は、支持基板２１で放熱を行うことができる。また、配線基板に搭載される半導体素子２３は１個に限らず、複数個の半導体素子２３を搭載することもでき、更にはコンデンサ及び抵抗等の部品を搭載することもできる。
図３０に示す図示例では、配線基板１０１の半導体素子２７を搭載した面において、モールド樹脂３０が半導体素子２７を含めて配線基板１０１の全面を覆う構造となっているが、必ずしも配線基板１０１の全面を覆う必要はなく、配線基板１０１の面において半導体素子２７を含む一部をモールド樹脂３０が覆っている構造としても良い。
次に、本発明の第１４実施形態について説明する。図３２は、本実施形態に係る半導体装置１１４の模式的断面図である。図３２において、図１乃至３１と同一構成物には同一符号を付して、その詳細な説明は省略する。
図３２に示すように、本実施形態に係る半導体装置１１４は、上述の第１実施形態に係る配線基板１０１の下面に、表面に接続電極２８が設けられた半導体素子２７が接着剤３１を介して接着され、ワイヤー２９により半導体素子２７の接続電極２８と配線基板１０１の第１配線層１４とが接続され、半導体素子２７及び配線基板１０１を覆う様にモールド樹脂３０により封止されて構成されている。
ボンディング用のワイヤー２９は、主に金からなる材料からなり、半導体素子２７の接続電極２８と第１配線層１４とを電気的に接続するものである。
また、図３２に示す図示例では、電極１８に接続されているものは特に示していないが、外部端子として半田ボール又は金属製のピンが取り付けられていても良く、また、別の半導体素子又は電子部品を搭載しても良い。また、本実施形態に係る半導体装置１１４の配線基板の剛性が不足している場合は、別途、枠体を貼り付けることもできる。
本実施形態によれば、半導体素子２７を搭載する面の平滑性が電極１８の面が設けられた面よりも良好であるため、半導体素子２７の搭載精度及び表面平滑性が向上し、接続信頼性が良好であり、接続端子の狭ピッチ化に対応できる。
本実施形態に係る半導体装置１１４では、配線基板の第１配線層１４を有する側の面にソルダーレジスト２０を設けていない例を示したが、配線基板として第１配線層１４の保護及び反りの制御のために、ソルダーレジスト２０を設けても良い。また、配線基板として機能させる場合、配線層１７の面にあるソルダーレジスト１９を設けなくても良い。
また、図３２に示す図示例では、配線基板１０１の半導体素子２７を搭載した面において、モールド樹脂３０が半導体素子２７を含めて配線基板１０１の全面を覆う構造となっているが、必ずしも配線基板１０１の全面を覆う必要はなく、配線基板１０１の面において半導体素子２７を含む一部をモールド樹脂３０が覆っている構造としても良い。また、配線基板の配線の層数が２層の例を示したが、これに限定されることなく、配線の層数が３層以上となる配線基板に対して半導体素子２７を搭載することもできる。
なお、上述の各実施形態に係る半導体装置において、配線基板の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
更に、絶縁層１１の１層又は複数層を、誘電率が９以上である材料により構成し、この上下に位置する第１配線層１４、配線層１７又は電極１８の所望の位置に対向電極を形成することで回路のノイズフィルターの役割を果たすコンデンサを設けても良い。コンデンサを構成する誘電体材料としては、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料や磁性材料を混合した有機材料等を使用してもよい。
本発明に係る配線基板によれば、絶縁層１１中に表面を露出して形成された第１配線層１４が、絶縁層１１の下面側から第１金属膜１２と第２金属膜１３とが積層されて形成され、第１金属膜１２の端部が第２金属膜１２の端部よりも第２金属膜の表面方向外側まで延出して形成されていることにより、製造工程において第２金属膜１３のサイドエッチングを防ぐことができ、これにより、微細配線であっても高歩留まりで配線基板を製造することができる。
また、第１配線層１４のうち第１金属膜１２を接続用の金属膜とし、第２金属膜を配線抵抗の低減用の金属膜にすることで、接続用の電極面積を大きく確保し、且つ、抵抗値の低い第２金属膜では、隣接パターンとの距離を大きく確保できるため、接続信頼性を向上させ、且つ、隣接パターン間のマイグレーション耐性を高めることができる。特に、マイグレーションが発生し易い銅又は銀を第２金属膜に使用した際に、微細配線間でのマイグレーション発生時間を遅らせることができる。
また、第１配線層１４が表面を露出した状態で絶縁層１１内に埋設されているため、ワイヤーボンディングのように超音波を使用する接続に対しては、配線が絶縁層より突出して設けられている構造よりも超音波の吸収（緩和）が少ないため、安定した接続が実現できる。更に、第１配線層１４が表面を露出した状態で絶縁層１１内に埋設されているため、半導体装置を別の基板等に搭載した際にかかる応力を配線基板１０１全体で吸収することができ、二次実装信頼性が向上する。
また、第２実施形態及び第３実施形態に係る配線基板は、第１配線層１４の表面が、絶縁層１１の下面より窪んで内側に位置しているため、フリップチップ等の半田による半導体素子の接続及び半田ボールを搭載する際に、リフロー時の半田流れを抑制するダムとしての効果が得られる。
また、第４実施形態に係る配線基板は、窪み１５の側面が第１金属膜１２の端部の位置よりも外側に位置していることにより、この後の工程において、第１配線層１４を配線基板下面側の電極として半導体素子等を接続する際に、第１金属膜１２の表面全体に対し、半田ボールを接続することができるため、半田ボールの密着性をより高めることができる。
また、第４実施形態に係る配線基板は、窪み１５の側面が第１金属膜１２の端部の位置よりも外側に位置していることにより、この後の工程において、第１配線層１４を配線基板下面側の電極としてワイヤーによって半導体素子等と接続する際に、絶縁層１１の開口部が大きいため、ワイヤーボンディング治具と絶縁層１１との干渉を防止することができる。
また、本発明の配線基板の製造方法によれば、支持基板２１を使用し、支持基板２１上に積層することによって配線基板を製造することで、製造工程中での変形が抑制され、ハンドリング性が良く、更に、支持基板２１を使用しているために厚さが確保でき、薄い状態で作製するよりも各層の合わせ精度を高めることができる。
また、第１０実施形態に係る配線基板の製造方法によれば、支持基板２１の両面に配線基板を製造することが可能であるため、１個の支持基板２１からの取り数を倍増させることができ、製造コストを低減させることができる。
また、本発明の半導体装置の製造方法によれば、配線基板の製造工程で使用する支持基板２１を除去する前に半導体素子を搭載するか又は完成した本発明に係る配線基板に対し半導体素子を搭載するかを選択することができる。配線基板の製造工程で使用する支持基板２１を除去する前に半導体素子を搭載する場合は、半導体素子の搭載精度が高く、５０μｍピッチ以下の狭ピッチに対応することができる。一方、支持基板２１を除去した状態の配線基板に搭載する場合であっても、薄型の半導体装置を実現することができる。また、半導体装置の製造工程中にハンドリング性の向上が必要であれば、支持基板２１を部分的に残すことで配線基板の剛性を維持することもできる。
本発明の第１実施形態に係る配線基板１０１の模式的断面図である。 （ａ）乃至（ｆ）は、本発明の第１実施形態に係る配線基板１０１の製造方法の一例を段階的に示す模式的断面図である。 （ａ）乃至（ｄ）は、本発明の第１実施形態に係る配線基板１０１の製造方法の一例を段階的に示す模式的断面図である。 （ａ）乃至（ｃ）は、本発明の第１実施形態に係る配線基板１０１の製造方法の一例を段階的に示す模式的断面図である。 （ａ）乃至（ｈ）は、図３（ａ）の前の工程までの製造方法の他の一例を段階的に示す模式的断面図である。 （ａ）乃至（ｆ）は、図３（ａ）の前の工程までの製造方法の更に他の一例を段階的に示す模式的断面図である。 （ａ）乃至（ｈ）は、図３（ａ）の前の工程までの製造方法の更に他の一例を段階的に示す模式的断面図である。 本発明の第２実施形態に係る配線基板１０２の模式的断面図である。 （ａ）乃至（ｅ）は、本発明の第２実施形態に係る配線基板１０２の製造方法の一例を段階的に示す模式的断面図である。 （ａ）乃至（ｄ）は、本発明の第２実施形態に係る配線基板１０２の製造方法の一例を段階的に示す模式的断面図である。 （ａ）乃至（ｃ）は、本発明の第２実施形態に係る配線基板１０２の製造方法の一例を段階的に示す模式的断面図である。 （ａ）乃至（ｇ）は、図１１（ａ）の前の工程までの製造方法の他の一例を段階的に示す模式的断面図である。 本発明の第３実施形態に係る配線基板１０３の模式的断面図である。 （ａ）乃至（ｈ）は、本発明の第３実施形態に係る配線基板１０３の製造方法の一例を段階的に示す模式的断面図である。 本発明の第４実施形態に係る配線基板１０４の模式的断面図である。 （ａ）乃至（ｇ）は、本発明の第４実施形態に係る配線基板１０４の製造方法の一例を段階的に示す模式的断面図である。 本発明の第５実施形態に係る配線基板１０５の模式的断面図である。 （ａ）及び（ｂ）は、本発明の第５実施形態に係る配線基板１０５の製造方法の一例を段階的に示す模式的断面図である。 本発明の第５実施形態に係る配線基板１０６の模式的断面図である。 （ａ）は、本発明の第１実施形態に係る配線基板１０１の模式的底面図、（ｂ）及び（ｃ）は本発明の第６実施形態に係る配線基板１０６の模式的底面図である。 （ａ）乃至（ｂ）は、本発明の第６実施形態に係る配線基板１０６の製造方法の一例を段階的に示す模式的断面図である。 本発明の第７実施形態に係る配線基板１０７の模式的断面図である。 本発明の第８実施形態に係る配線基板１０８の模式的断面図である。 本発明の第９実施形態に係る配線基板１０９の模式的断面図である。 （ａ）乃至（ｆ）は、本発明の第１０実施形態に係る配線基板の製造方法の一例を段階的に示す模式的断面図である。 （ａ）乃至（ｄ）は、本発明の第１０実施形態に係る配線基板の製造方法の一例を段階的に示す模式的断面図である。 本発明の第１１実施形態に係る半導体装置１１１の模式的断面図である。 （ａ）及び（ｂ）は、本発明の第１１実施形態に係る半導体装置１１１の製造方法の一例を段階的に示す模式的断面図である。 本発明の第１２実施形態に係る半導体装置１１２の模式的断面図である。 本発明の第１３実施形態に係る半導体装置１１３の模式的断面図である。 （ａ）乃至（ｃ）は、本発明の第１３実施形態に係る半導体装置１１３の製造方法の一例を段階的に示す模式的断面図である。 本発明の第１４実施形態に係る半導体装置１１４の模式的断面図である。
符号の説明
１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８、１０９；配線基板
１１１、１１２、１１３、１１４；半導体装置
１１；絶縁層
１２；第１金属膜
１３；第２金属膜
１４；第１配線層
１５；窪み
１６；ビア
１７；配線層
１８；電極
１９、２０；ソルダーレジスト
２１；支持基板
２２；エッチングバリア層
２３、２７；半導体素子
２４、２８；接続電極
２５；半田ボール
２６；アンダーフィル
２９；ワイヤー
３０；モールド樹脂
３１；接着剤
３２、３３；めっきレジスト
３４；ビアホール
３５；金属枠
３６；彫り込み

Claims (40)

  1. 絶縁層と、この絶縁層に相互に絶縁されて形成された複数個の配線層と、前記絶縁層内に形成され前記配線層間を接続する複数個のビアとを有し、前記配線層のうち、前記絶縁層の一面に形成された表面配線層は、前記一面に露出し且つ少なくとも側面の一部が前記絶縁層に接している第１金属膜と、前記絶縁層内に埋め込まれ前記第１金属膜に積層された第２金属膜とを有し、前記第１金属膜の端部は前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出しており、前記第１金属膜の表面は、前記絶縁層の前記一面よりも凹んだ位置にあり、前記第１金属膜が形成された位置の前記絶縁膜の凹みの側面は、前記第１金属膜の端部の位置と一致しており、前記第１金属膜と前記第２金属膜とが同じ材料からなることを特徴とする配線基板。
  2. 絶縁層と、この絶縁層に相互に絶縁されて形成された複数個の配線層と、前記絶縁層内に形成され前記配線層間を接続する複数個のビアとを有し、前記配線層のうち、前記絶縁層の一面に形成された表面配線層は、前記一面に露出し且つ少なくとも側面の一部が前記絶縁層に接している第１金属膜と、前記絶縁層内に埋め込まれ前記第１金属膜に積層された第２金属膜とを有し、前記第１金属膜の端部は前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出していることを特徴とする配線基板。
  3. 前記第１金属膜の表面は、前記絶縁層の前記一面よりも凹んだ位置にあることを特徴とする請求項２に記載の配線基板。
  4. 前記第１金属膜が形成された位置の前記絶縁膜の凹みの側面は、前記第１金属膜の端部の位置と一致していることを特徴とする請求項３に記載の配線基板。
  5. 前記第１金属膜が形成された位置の前記絶縁膜の凹みの側面は、前記第１金属膜の端部の位置よりも外側に位置することを特徴とする請求項３に記載の配線基板。
  6. 前記絶縁膜の凹みの形状は、前記配線基板垂直方向に見て、前記第１金属膜の形状の相似形であると共に前記第１金属膜の形状よりも大きな形状を有していることを特徴とする請求項５に記載の配線基板。
  7. 前記第１金属膜と前記第２金属膜とが同じ材料からなることを特徴とする請求項２又は３に記載の配線基板。
  8. 前記第１金属膜は、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金、ロジウム、錫及び半田材料からなる群から選択された１種類の金属又は複数種類の金属の積層体からなることを特徴とする請求項２乃至５のいずれか１項に記載の配線基板。
  9. 前記第２金属膜は、金、銀、ニッケル、銅、アルミニウム、パラジウム、白金、ロジウム、錫及び半田材料からなる群から選択された１種類の金属又は複数種類の金属の積層体からなることを特徴とする請求項２乃至５のいずれか１項に記載の配線基板。
  10. 前記表面配線層のうち一部は、前記ビアが接続されていないことを特徴とする請求項１乃至６のいずれか１項に記載の配線基板。
  11. 前記絶縁層の片面又は両面に金属枠が設けられていることを特徴とする請求項１乃至６のいずれか１項に記載の配線基板。
  12. 前記絶縁層の前記一面と反対側の面の上に第２の電極が設けられ、前記表面配線層の一部を第１の電極とし、前記絶縁層の片面又は両面に前記第１の電極及び前記第２の電極の一部又は全体が露出するように開口部を設けたソルダーレジストが設けられていることを特徴とする請求項１乃至６のいずれか１項に記載の配線基板。
  13. 請求項１乃至６のいずれか１項に記載の配線基板の前記一面に、前記一面側から順にエッチングバリア層と支持基板とが設けられていることを特徴とする配線基板。
  14. 前記エッチングバリア層は、前記一面の全面に設けられていることを特徴とする請求項１３に記載の配線基板。
  15. 前記エッチングバリア層の端部の位置は、前記第１金属膜の端部の位置よりも前記第１金属膜の表面方向外側まで延出しているか又は前記第１金属膜の端部の位置と一致していることを特徴とする請求項１３に記載の配線基板。
  16. 前記支持基板は、導電性を有する材料か又は導電性を有する材料が絶縁材料の表面に積層された複合材料からなることを特徴とする請求項１３に記載の配線基板。
  17. 前記エッチングバリア層は、前記支持基板の導電性を有する材料及び前記第１金属膜の材料と異なる材料からなることを特徴とする請求項１３に記載の配線基板。
  18. 前記絶縁層の前記一面と反対側の面の上に第２の電極が設けられ、前記第２の電極の一部又は全体が露出するように開口部を設けたソルダーレジストが設けられていることを特徴とする請求項１３に記載の配線基板。
  19. 請求項１乃至６のいずれか１項に記載の配線基板に、１又は複数個の半導体素子が接続されていることを特徴とする半導体装置。
  20. 前記半導体素子と前記配線基板とがフリップチップ接続及びワイヤーボンディング接続の少なくとも１つの接続方法によって接続されていることを特徴とする請求項１９に記載の半導体装置。
  21. 支持基板上にエッチングバリア層をパターニングして形成する工程と、前記エッチングバリア層上に第１金属膜を形成し、この第１金属膜上であって第１金属膜の外周より内側に前記第１の金属と同じ材料からなる第２金属膜を積層し、前記第１金属膜の端部が前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出するようにして表面配線層を形成する工程と、前記支持基板、前記エッチングバリア層及び前記表面配線層を覆う様に絶縁層を形成する工程と、前記絶縁層にビアを形成する工程と、前記絶縁層の上に第２の配線層を形成する工程と、前記支持基板及び前記エッチングバリア層を除去して前記第１金属膜の表面を前記絶縁層の一面よりも凹んだ位置に形成すると共に前記第１金属膜が形成された位置の前記絶縁膜の凹みの側面が前記第１金属膜の端部の位置と一致するように形成する工程と、を有することを特徴とする配線基板の製造方法。
  22. 支持基板上にエッチングバリア層を形成する工程と、前記エッチングバリア層上に第１金属膜を形成し、この第１金属膜上であって第１金属膜の外周より内側に第２金属膜を積層し、前記第１金属膜の端部が前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出するようにして表面配線層を形成する工程と、前記支持基板、前記エッチングバリア層及び前記表面配線層を覆う様に絶縁層を形成する工程と、前記絶縁層にビアを形成する工程と、前記絶縁層の上に第２の配線層を形成する工程と、を有することを特徴とする配線基板の製造方法。
  23. 前記エッチングバリア層は、前記支持基板の全面に形成されることを特徴とする請求項２２に記載の配線基板の製造方法。
  24. 支持基板上にエッチングバリア層を形成する工程と、前記エッチングバリア層上であって前記エッチングバリア層の外周より内側に第１金属膜を形成し、この第１金属膜上であって第１金属膜の外周より内側に第２金属膜を積層し、前記第１金属膜の端部が前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出するようにして表面配線層を形成する工程と、前記支持基板、前記エッチングバリア層及び前記表面配線層を覆う様に絶縁層を形成する工程と、前記絶縁層にビアを形成する工程と、前記絶縁層の上に第２の配線層を形成する工程と、を有することを特徴とする配線基板の製造方法。
  25. 前記絶縁層の表面配線層が形成された面と反対側の面の上に第２電極を形成する工程と、前記第２電極の一部又は全体を露出するように開口部を設けてソルダーレジストを形成する工程と、を有することを特徴とする請求項２１、２２又は２４に記載の配線基板の製造方法。
  26. 支持基板の両面に対し、請求項２１、２２又は２４に記載の配線基板の製造方法によって配線基板を形成し、前記支持基板を分割して２個の配線基板を得ることを特徴とする配線基板の製造方法。
  27. 前記支持基板を除去する工程と、前記エッチングバリア層を除去する工程と、を有することを特徴とする請求項２２又は２４に記載の配線基板の製造方法。
  28. 前記支持基板を除去する工程において、前記支持基板を完全に除去することを特徴とする請求項２７に記載の配線基板の製造方法。
  29. 前記支持基板を除去する工程において、前記支持基板の一部を残すことを特徴とする請求項２７に記載の配線基板の製造方法。
  30. 前記エッチングバリア層を除去する工程の後に、前記表面配線層の一部を電極とし、この電極の一部又は全体を露出するように開口部を設けてソルダーレジストを形成する工程を有することを特徴とする請求項２７に記載の配線基板の製造方法。
  31. 請求項２２又は２４に記載の配線基板の製造方法により形成される配線基板上に半導体素子を搭載する工程を有することを特徴とする半導体装置の製造方法。
  32. 前記半導体素子を搭載する工程の後に、前記支持基板を除去する工程と、前記エッチングバリア層を除去する工程と、を有することを特徴とする請求項３１に記載の半導体装置の製造方法。
  33. 前記支持基板を除去する工程において、前記支持基板を完全に除去することを特徴とする請求項３２に記載の半導体装置の製造方法。
  34. 前記支持基板を除去する工程において、前記支持基板の一部を残すことを特徴とする請求項３２に記載の半導体装置の製造方法。
  35. 前記表面配線層の一部を電極とし、前記エッチングバリア層を除去する工程の後に、前記電極の一部又は全体を露出するように開口部を設けてソルダーレジストを形成する工程を有することを特徴とする請求項３２に記載の半導体装置の製造方法。
  36. 請求項２７に記載の配線基板の製造方法により形成される配線基板上に半導体素子を搭載する工程を有することを特徴とする半導体装置の製造方法。
  37. 前記半導体素子と前記配線基板とがフリップチップ接続及びワイヤーボンディング接続の少なくとも１つの接続方法によって接続することを特徴とする請求項３１に記載の半導体装置の製造方法。
  38. 支持基板上にエッチングバリア層をパターニングして形成する工程と、前記エッチングバリア層上に第１金属膜を形成し、この第１金属膜上の内側に前記第１の金属と同じ材料からなる第２金属膜を積層して表面配線層を形成する工程と、前記第２金属膜をエッチングすることで、前記第１金属膜の端部を前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出させる工程と、前記支持基板、前記エッチングバリア層及び前記表面配線層を覆う様に絶縁層を形成する工程と、前記絶縁層にビアを形成する工程と、前記絶縁層の上に第２の配線層を形成する工程と、前記支持基板及び前記エッチングバリア層を除去して前記第１金属膜の表面を前記絶縁層の一面よりも凹んだ位置に形成すると共に前記第１金属膜が形成された位置の前記絶縁膜の凹みの側面が前記第１金属膜の端部の位置と一致するように形成する工程と、を有することを特徴とする配線基板の製造方法。
  39. 支持基板上にエッチングバリア層を形成する工程と、前記エッチングバリア層上に第１金属膜を形成し、この第１金属膜上の内側に第２金属膜を積層して表面配線層を形成する工程と、前記第２金属膜をエッチングすることで、前記第１金属膜の端部を前記第２金属膜の端部よりも前記第２金属膜の表面方向外側まで延出させる工程と、前記支持基板、前記エッチングバリア層及び前記表面配線層を覆う様に絶縁層を形成する工程と、前記絶縁層にビアを形成する工程と、前記絶縁層の上に第２の配線層を形成する工程と、を有することを特徴とする配線基板の製造方法。
  40. 前記エッチングバリア層は、前記支持基板の全面に形成されることを特徴とする請求項３８又は３９に記載の配線基板の製造方法。
JP2008522666A 2006-06-30 2007-06-29 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法 Expired - Fee Related JP5258045B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008522666A JP5258045B2 (ja) 2006-06-30 2007-06-29 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006181257 2006-06-30
JP2006181257 2006-06-30
PCT/JP2007/063179 WO2008001915A1 (fr) 2006-06-30 2007-06-29 Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication
JP2008522666A JP5258045B2 (ja) 2006-06-30 2007-06-29 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013091206A Division JP2013150013A (ja) 2006-06-30 2013-04-24 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2008001915A1 JPWO2008001915A1 (ja) 2009-12-03
JP5258045B2 true JP5258045B2 (ja) 2013-08-07

Family

ID=38845675

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008522666A Expired - Fee Related JP5258045B2 (ja) 2006-06-30 2007-06-29 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP2013091206A Pending JP2013150013A (ja) 2006-06-30 2013-04-24 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013091206A Pending JP2013150013A (ja) 2006-06-30 2013-04-24 半導体装置

Country Status (4)

Country Link
US (2) US7911038B2 (ja)
JP (2) JP5258045B2 (ja)
CN (1) CN101507373A (ja)
WO (1) WO2008001915A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US7955953B2 (en) * 2007-12-17 2011-06-07 Freescale Semiconductor, Inc. Method of forming stacked die package
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
JP5269563B2 (ja) * 2008-11-28 2013-08-21 新光電気工業株式会社 配線基板とその製造方法
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8072764B2 (en) * 2009-03-09 2011-12-06 Apple Inc. Multi-part substrate assemblies for low profile portable electronic devices
KR101525158B1 (ko) * 2009-03-12 2015-06-03 삼성전자 주식회사 인쇄회로기판 조립체 및 그 제조방법
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
WO2011034075A1 (ja) * 2009-09-15 2011-03-24 株式会社 東芝 セラミックス回路基板及びその製造方法
JP5003812B2 (ja) 2009-12-10 2012-08-15 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US8528200B2 (en) * 2009-12-18 2013-09-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
KR101678052B1 (ko) * 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법
US8410604B2 (en) * 2010-10-26 2013-04-02 Xilinx, Inc. Lead-free structures in a semiconductor device
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR101222828B1 (ko) * 2011-06-24 2013-01-15 삼성전기주식회사 코어리스 기판의 제조방법
JP5795225B2 (ja) 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
US9679836B2 (en) 2011-11-16 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
TWI557855B (zh) 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
US8815706B2 (en) * 2012-01-20 2014-08-26 Infineon Technologies Ag Methods of forming semiconductor devices
WO2013132569A1 (ja) * 2012-03-05 2013-09-12 三菱電機株式会社 半導体装置
CN109920774A (zh) * 2012-03-26 2019-06-21 先进封装技术私人有限公司 用于半导体封装的多层基底
JP5580374B2 (ja) * 2012-08-23 2014-08-27 新光電気工業株式会社 配線基板及びその製造方法
JP5315447B2 (ja) * 2012-09-03 2013-10-16 新光電気工業株式会社 配線基板及びその製造方法
US9468108B2 (en) * 2012-09-07 2016-10-11 Abacus Finance Group LLC Method and structure for forming contact pads on a printed circuit board using zero under cut technology
JP5511922B2 (ja) * 2012-09-26 2014-06-04 新光電気工業株式会社 配線基板とその製造方法
US8866286B2 (en) * 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP5701333B2 (ja) * 2013-05-07 2015-04-15 新光電気工業株式会社 配線基板とその製造方法
TWI602483B (zh) * 2013-07-25 2017-10-11 Ｒ＆Ｄ電路公司 利用零底切技術形成印刷電路板上的接觸墊之方法及結構
JP2015039133A (ja) * 2013-08-19 2015-02-26 日本特殊陶業株式会社 パッケージ
TWI474449B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI474450B (zh) 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
CN205028884U (zh) * 2014-02-13 2016-02-10 群成科技股份有限公司 电子封装件与封装载板
CN104952839B (zh) * 2014-03-28 2018-05-04 恒劲科技股份有限公司 封装装置及其制作方法
TWI474417B (zh) * 2014-06-16 2015-02-21 Phoenix Pioneer Technology Co Ltd 封裝方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
KR102281452B1 (ko) 2014-11-20 2021-07-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
WO2016179273A1 (en) * 2015-05-04 2016-11-10 Eoplex Limited Lead carrier with print formed package components and conductive path redistribution structures
CN104952738A (zh) * 2015-07-15 2015-09-30 华进半导体封装先导技术研发中心有限公司 有机转接板的制作方法及基于转接板的封装结构
KR101706470B1 (ko) * 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
KR20170067426A (ko) 2015-12-08 2017-06-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
JP6741456B2 (ja) * 2016-03-31 2020-08-19 Fdk株式会社 多層回路基板
CN106206506A (zh) * 2016-08-08 2016-12-07 武汉华星光电技术有限公司 显示装置、端子以及端子的制备方法
JP6935539B2 (ja) * 2016-11-30 2021-09-15 新光電気工業株式会社 配線基板の製造方法
CN108257875B (zh) * 2016-12-28 2021-11-23 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
WO2023148840A1 (ja) * 2022-02-02 2023-08-10 キオクシア株式会社 半導体装置
CN117941072A (zh) * 2022-08-23 2024-04-26 京东方科技集团股份有限公司 线路板及制备方法、功能背板、背光模组、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253648A (ja) * 2003-02-20 2004-09-09 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
WO2006064863A1 (ja) * 2004-12-17 2006-06-22 Ibiden Co., Ltd. プリント配線板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3498732B2 (ja) 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2002196462A (ja) 2001-12-20 2002-07-12 Konica Corp ハロゲン化銀写真感光材料用自動現像機
JP2004228226A (ja) * 2003-01-21 2004-08-12 Gisei Rin 集積回路パッケージキャリア
JP4268434B2 (ja) 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
JP4409325B2 (ja) * 2003-09-25 2010-02-03 京セラ株式会社 配線基板及びその製造方法
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253648A (ja) * 2003-02-20 2004-09-09 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板
JP2006049819A (ja) * 2004-07-07 2006-02-16 Nec Corp 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
WO2006064863A1 (ja) * 2004-12-17 2006-06-22 Ibiden Co., Ltd. プリント配線板

Also Published As

Publication number Publication date
CN101507373A (zh) 2009-08-12
US20090315190A1 (en) 2009-12-24
US7911038B2 (en) 2011-03-22
US20110136298A1 (en) 2011-06-09
WO2008001915A1 (fr) 2008-01-03
JPWO2008001915A1 (ja) 2009-12-03
US8389414B2 (en) 2013-03-05
JP2013150013A (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
CN101533824B (zh) 配线板、半导体器件及制造配线板和半导体器件的方法
JP5378380B2 (ja) 半導体装置及びその製造方法
JP5267987B2 (ja) 半導体装置およびその製造方法
JP5392847B2 (ja) 配線基板、半導体装置及びそれらの製造方法
JP5003260B2 (ja) 半導体装置およびその製造方法
US8039756B2 (en) Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
JP5510323B2 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
WO2010041630A1 (ja) 半導体装置及びその製造方法
JP4921354B2 (ja) 半導体パッケージ及びその製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2002198462A (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP5548855B2 (ja) 配線基板及びその製造方法
CN102132639A (zh) 电子部件内置线路板及其制造方法
JP5029581B2 (ja) 半導体パッケージの製造方法
JP4819304B2 (ja) 半導体パッケージ
JP4597561B2 (ja) 配線基板およびその製造方法
JP5193332B2 (ja) 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2008047936A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20081212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5258045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees