JP2017108019A - 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 - Google Patents

配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2017108019A
JP2017108019A JP2015241424A JP2015241424A JP2017108019A JP 2017108019 A JP2017108019 A JP 2017108019A JP 2015241424 A JP2015241424 A JP 2015241424A JP 2015241424 A JP2015241424 A JP 2015241424A JP 2017108019 A JP2017108019 A JP 2017108019A
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
wiring layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015241424A
Other languages
English (en)
Other versions
JP2017108019A5 (ja
JP6584939B2 (ja
Inventor
渉 金田
Wataru Kaneda
渉 金田
清水　規良
Noriyoshi Shimizu
規良 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015241424A priority Critical patent/JP6584939B2/ja
Priority to US15/372,913 priority patent/US9780043B2/en
Publication of JP2017108019A publication Critical patent/JP2017108019A/ja
Publication of JP2017108019A5 publication Critical patent/JP2017108019A5/ja
Application granted granted Critical
Publication of JP6584939B2 publication Critical patent/JP6584939B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

【課題】樹脂破壊の発生を抑制できる配線基板を提供する。
【解決手段】配線基板２０は、熱硬化性樹脂を主成分とする絶縁性樹脂からなる絶縁層３０と、絶縁層３０の上面３０Ａに形成された凹部３０Ｙと、絶縁層３０から露出された上面３３Ａを有し、凹部３０Ｙに形成された配線層３３とを有する。配線基板２０は、絶縁層３０を厚さ方向に貫通し、絶縁層３０から露出された上端面３１Ａを有するビア配線３１と、ビア配線３１の上端面３１Ａ及び配線層３３の上面３３Ａに接するように、絶縁層３０の上面３０Ａに形成された配線層４０とを有する。配線基板２０は、感光性樹脂を主成分とする絶縁性樹脂からなり、配線層４０の一部を被覆し、配線層３３と配線層４０とによって形成される段差を被覆し、絶縁層３０の上面３０Ａに形成された絶縁層４１を有する。絶縁層３０の上面３０Ａと配線層３３の上面３３Ａとビア配線３１の上端面３１Ａとは研磨面である。
【選択図】図１

Description

本発明は、配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法に関するものである。
従来、半導体パッケージ同士を積層する構造として所謂パッケージオンパッケージ（ＰＯＰ：Package On Package）構造と呼ばれるものが知られている。このようなＰＯＰ構造の半導体装置において、配線層の高密度化を可能とする技術が提案されている（例えば、特許文献１参照）。例えば、下側の半導体パッケージとして、熱硬化性樹脂を積層した絶縁層を含む低密度配線層上に、感光性樹脂を積層した絶縁層を含む高密度配線層を形成し、その高密度配線層の最上層に形成されたパッドに半導体チップをフリップチップ実装した半導体パッケージが提案されている。この種の半導体装置では、高密度配線層の最上層にＰＯＰ用の接続パッドが形成され、その接続パッドに上側の半導体パッケージが積層接合される。
特許第５６６２５５１号公報
ところが、上述した半導体装置では、ＰＯＰ用の接続パッドが、機械的に脆い感光性樹脂の上に形成される。このため、半導体装置では、下側の半導体パッケージに上側の半導体パッケージを積層接合する際に接続パッドに外力が加わると、その接続パッドの荷重を受ける感光性樹脂にクラックなどの樹脂破壊が生じやすい。
本発明の一観点によれば、熱硬化性樹脂を主成分とする絶縁性樹脂からなる第１絶縁層と、前記第１絶縁層の上面に形成された凹部と、前記第１絶縁層から露出された上面を有し、前記凹部に形成された第１配線層と、前記第１絶縁層を厚さ方向に貫通し、前記第１絶縁層から露出された上端面を有するビア配線と、前記ビア配線の上端面及び前記第１配線層の上面に接するように、前記第１絶縁層の上面に形成された第２配線層と、感光性樹脂を主成分とする絶縁性樹脂からなり、前記第２配線層の一部を被覆するとともに、前記第１配線層と前記第２配線層とによって形成される段差を被覆し、前記第１絶縁層の上面に形成された第２絶縁層と、を有し、前記第１絶縁層の上面と前記第１配線層の上面と前記ビア配線の上端面とが研磨面であり、前記第１配線層と前記第２配線層の接続部は、前記第１配線層の上面と前記第２配線層の上面及び側面とによって形成される段差を有し、前記第２絶縁層は、前記段差を被覆するように形成されている。
本発明の一観点によれば、樹脂破壊の発生を抑制できるという効果を奏する。
第１実施形態の半導体パッケージを示す概略断面図。 第１実施形態の半導体パッケージの一部を示す概略平面図。 （ａ）〜（ｄ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）は、変形例の半導体パッケージの一部を示す概略平面図、（ｂ）は、変形例の半導体パッケージを示す概略断面図。 （ａ）は、変形例の半導体パッケージの一部を示す概略平面図、（ｂ）は、変形例の半導体パッケージの一部を示す概略断面図。 （ａ）は、変形例の半導体パッケージの一部を示す概略平面図、（ｂ）は、変形例の半導体パッケージの一部を示す概略断面図。 変形例の半導体パッケージの一部を示す概略平面図。 （ａ）は、変形例の半導体パッケージの一部を示す概略平面図、（ｂ）は、変形例の半導体パッケージの一部を示す概略断面図。 第２実施形態の半導体パッケージを示す概略断面図。 第２実施形態の半導体装置を示す概略断面図。 （ａ）、（ｂ）は、第２実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）、（ｂ）は、第２実施形態の半導体装置の製造方法を示す概略断面図。 変形例の半導体パッケージを示す概略断面図。 変形例の半導体装置を示す概略断面図。 変形例の半導体パッケージを示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から視ることを言い、「平面形状」とは、対象物を図１等の鉛直方向から視た形状のことを言う。
（第１実施形態）
以下、図１〜図１４に従って第１実施形態について説明する。
図１に示した半導体パッケージ１０は、例えば、パッケージオンパッケージ（ＰＯＰ）構造の半導体装置における下側の半導体パッケージである。この半導体パッケージ１０は、配線基板２０と、配線基板２０に実装された半導体チップ５０と、半導体チップ５０の一部を被覆する封止樹脂６０と、封止樹脂６０及び配線基板２０の一部の絶縁層を貫通する貫通孔６０Ｘとを有している。
配線基板２０は、配線構造２１と、配線構造２１の下側に積層されたソルダレジスト層２２と、配線構造２１の上側に積層された配線構造２３とを有している。
まず、配線構造２１の構造について説明する。
配線構造２１は、配線構造２３よりも配線密度の低い配線層が形成された低密度配線層である。この配線構造２１は、絶縁層３０と、絶縁層３０を厚さ方向に貫通するビア配線３１と、絶縁層３０の下面に形成された配線層３２と、絶縁層３０の上面３０Ａ側に埋め込まれた配線層３３とを有している。
ここで、絶縁層３０の材料としては、例えば、感光性樹脂よりも機械的強度（剛性や硬度等）の高い絶縁性樹脂を用いることができる。絶縁層３０の材料としては、例えば、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。例えば、絶縁層３０の材料としては、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（Liquid Crystal Polymer：ＬＣＰ）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。また、絶縁層３０の材料としては、例えば、補強材が含有されていない熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることもできる。絶縁層３０は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、絶縁層３０の材料としては、例えば、当該絶縁層３０の熱膨張係数（ＣＴＥ：Coefficient of Thermal Expansion）がソルダレジスト層２２及び封止樹脂６０の熱膨張係数と等しくなるように調整された絶縁性樹脂であることが好ましい。例えば、絶縁層３０の熱膨張係数は２０ｐｐｍ／℃以下になるように調整されていることが好ましい。なお、このような熱膨張係数は、例えば、フィラーの含有量などを変更することにより調整できる。また、絶縁層３０の厚さは、例えば、３０〜５０μｍ程度とすることができる。
絶縁層３０には、上面３０Ａの所要の箇所に開口し、当該絶縁層３０を厚さ方向に貫通して配線層３２の上面の一部を露出する貫通孔３０Ｘが形成されている。貫通孔３０Ｘは、図１において上側（配線構造２３側）から下側（配線層３２側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔３０Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。例えば、貫通孔３０Ｘの上側の開口端の開口径は５０〜１００μｍ程度とすることができる。
絶縁層３０の上面３０Ａは、凹凸が少ない平滑面（低粗度面）である。例えば、絶縁層３０の上面３０Ａは研磨面である。絶縁層３０の上面３０Ａは、例えば、貫通孔３０Ｘの内側面よりも表面粗度が小さくなっている。絶縁層３０の上面３０Ａの粗度は、表面粗さＲａ値で例えば１５〜４０ｎｍ程度となるように設定されている。また、貫通孔３０Ｘの内側面の粗度は、表面粗さＲａ値で例えば３００〜４００ｎｍ程度となるように設定されている。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
貫通孔３０Ｘ内には、配線層３２と接続されたビア配線３１が形成されている。このビア配線３１は、絶縁層３０を厚さ方向に貫通するように形成されている。本例のビア配線３１は、貫通孔３０Ｘ内に充填されている。このため、ビア配線３１は、貫通孔３０Ｘと同様に、上端面３１Ａが下端面よりも大きくなる略逆円錐台形状に形成されている。
ビア配線３１の上端面３１Ａは、絶縁層３０の上面３０Ａから露出されている。例えば、ビア配線３１の上端面３１Ａは、絶縁層３０の上面３０Ａと略面一に形成されている。ビア配線３１の上端面３１Ａは、絶縁層３０の上面３０Ａと同様に、凹凸が少ない平滑面（低粗度面）である。例えば、ビア配線３１の上端面３１Ａは研磨面である。ビア配線３１の上端面３１Ａの粗度は、表面粗さＲａ値で例えば１５〜４０ｎｍ程度となるように設定されている。なお、ビア配線３１の材料としては、例えば、銅や銅合金を用いることができる。
絶縁層３０の上面３０Ａには、所要の箇所に（ここでは、貫通孔３０Ｘが形成された領域よりも外側の領域に）、当該絶縁層３０の下面側に凹む複数の凹部３０Ｙが形成されている。各凹部３０Ｙは、絶縁層３０の上面３０Ａから絶縁層３０の厚さ方向の中途位置まで形成されている。すなわち、各凹部３０Ｙは、その底面が絶縁層３０の厚さ方向の中途に位置するように形成されている。なお、凹部３０Ｙの深さは、例えば、１０〜１５μｍ程度とすることができる。
各凹部３０Ｙ内には、配線層３３が形成されている。この配線層３３は、ＰＯＰ用の接続パッドを構成している。配線層３３は、絶縁層３０内に埋め込まれるように形成されている。すなわち、配線層３３は、凹部３０Ｙの底面上に形成され、その配線層３３の側面全面が凹部３０Ｙの側壁を構成する絶縁層３０によって覆われている。換言すると、絶縁層３０は、配線層３３の下面全面及び側面全面に接し、その配線層３３の下面全面及び側面全面を被覆するように形成されている。なお、配線層３３の厚さは、例えば、１０〜１５μｍ程度とすることができる。配線層３３のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。ここで、ラインアンドスペース（Ｌ／Ｓ）は、配線の幅と、隣り合う配線同士の間隔とを示す。
配線層３３の上面３３Ａは、絶縁層３０の上面３０Ａから露出されている。例えば、配線層３３の上面３３Ａは、絶縁層３０の上面３０Ａと略面一に形成されている。配線層３３の上面３３Ａは、絶縁層３０の上面３０Ａと同様に、凹凸が少ない平滑面（低粗度面）である。例えば、配線層３３の上面３３Ａは研磨面である。配線層３３の上面３３Ａの粗度は、表面粗さＲａ値で例えば１５〜４０ｎｍ程度となるように設定されている。なお、配線層３３の材料としては、例えば、銅や銅合金を用いることができる。
配線層３２は、ビア配線３１の下端面と接続するように、絶縁層３０の下面に形成されている。すなわち、配線層３２の上面の一部がビア配線３１の下端面と接しており、配線層３２とビア配線３１とが電気的に接続されている。換言すると、配線層３２とビア配線３１とは電気的に接続されているが、一体的ではなく、別体に形成されている。配線層３２の厚さは、例えば、１５〜３５μｍ程度とすることができる。配線層３２のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。なお、配線層３２の材料としては、例えば、銅や銅合金を用いることができる。
ソルダレジスト層２２は、以上説明した配線構造２１の最下層に形成された絶縁層３０の下面に、配線構造２１の最下層の配線層３２を被覆するように積層されている。このソルダレジスト層２２は、配線基板２０における最外層（ここでは、最下層）の絶縁層である。ソルダレジスト層２２の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。ソルダレジスト層２２は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、ソルダレジスト層２２の材料としては、例えば、当該ソルダレジスト層２２の熱膨張係数が絶縁層３０及び封止樹脂６０の熱膨張係数と等しくなるように調整された絶縁性樹脂であることが好ましい。例えば、ソルダレジスト層２２の熱膨張係数は２０ｐｐｍ／℃以下になるように調整されていることが好ましい。また、ソルダレジスト層２２の厚さは、例えば、３０〜５０μｍ程度とすることができる。
ソルダレジスト層２２には、最下層の配線層３２の一部を外部接続用パッドＰ１として露出させるための開口部２２Ｘが形成されている。この外部接続用パッドＰ１には、配線基板２０をマザーボード等の実装基板に実装する際に使用される外部接続端子９６（図１６参照）が接続されるようになっている。なお、必要に応じて、開口部２２Ｘから露出する配線層３２上に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、外部接続用パッドＰ１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、外部接続用パッドＰ１の表面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。なお、開口部２２Ｘから露出する配線層３２（あるいは、配線層３２上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
開口部２２Ｘ及び外部接続用パッドＰ１の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、開口部２２Ｘ及び外部接続用パッドＰ１の平面形状は、直径が１００〜１５０μｍ程度の円形状とすることができる。また、外部接続用パッドＰ１のピッチは、例えば、２００〜３００μｍ程度とすることができる。
次に、配線構造２３の構造について説明する。
配線構造２３は、配線構造２１の最上層に形成された絶縁層３０の上面３０Ａに積層された配線構造である。配線構造２３は、配線構造２１よりも配線密度の高い配線層が形成された高密度配線層である。
配線構造２３は、絶縁層３０の上面３０Ａに形成された配線層４０と、絶縁層４１と、配線層４２と、絶縁層４３と、配線層４４とが順に積層された構造を有している。
ここで、絶縁層４１，４３の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。これら絶縁層４１，４３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、配線層４０，４２，４４の材料としては、例えば、銅や銅合金を用いることができる。
配線層４０，４２，４４は、配線構造２１の配線層３２，３３よりも薄い配線層である。絶縁層３０，４１上に形成された配線層４０，４２の厚さは、例えば、１〜５μｍ程度とすることができる。絶縁層４３上に形成された配線層４４の厚さは、例えば、５〜１０μｍ程度とすることができる。配線層４０，４２，４４の配線幅及び配線間隔は、配線構造２１内の配線層３２，３３の配線幅及び配線間隔よりも小さい。配線層４０，４２，４４のラインアンドスペース（Ｌ／Ｓ）は、例えば、２μｍ／２μｍ〜３μｍ／３μｍ程度とすることができる。また、絶縁層４１，４３は、配線構造２１内の絶縁層３０よりも薄い絶縁層である。絶縁層４１，４３の厚さは、例えば、３〜１０μｍ程度とすることができる。
配線層４０は、ビア配線３１の上端面３１Ａと接続するように、絶縁層３０の上面３０Ａ上に形成されている。すなわち、配線層４０の下面の一部がビア配線３１の上端面３１Ａと接しており、配線層４０とビア配線３１とが電気的に接続されている。換言すると、配線層４０とビア配線３１とは電気的に接続されているが、一体的ではなく、別体に形成されている。
一部の配線層４０は、配線層３３の上面３３Ａの一部と接続するように、絶縁層３０の上面３０Ａ上に形成されている。そして、この配線層４０の下面の一部が配線層３３の上面３３Ａと接しており、配線層４０と配線層３３とが電気的に接続されている。このように、配線層４０と配線層３３とは、ビア配線等を介さずに直接接続されている。但し、配線層４０と配線層３３とは電気的に接続されているが、一体的ではなく、別体に形成されている。
次に、図２に従って、配線層４０と配線層３３との接続関係の一例を説明する。なお、図２に示した配線層４０は、その配線層４０のうち配線層３３と接続される部分とその周辺の構造のみを示している。
図２に示すように、配線層３３は、パッド３４と、配線層４０と接続されるパッド３５と、パッド３４とパッド３５とを接続する回路パターン３６とを有している。これらパッド３４とパッド３５と回路パターン３６とは一体に形成されている。
パッド３４は、例えば、配線基板２０の外周領域に設けられている。パッド３４は、ＰＯＰ用の接続パッドである。例えば、パッド３４は、そのパッド３４の上面の平面視略中央に、他の配線基板（半導体パッケージ）や半導体チップなどの電子部品と接続するための接続端子が接続される。このパッド３４は、例えば、平面視略円形状に形成されている。
パッド３５は、例えば、パッド３４の形成された外周領域よりも内側の領域に設けられている。パッド３５は、例えば、平面視略円形状に形成されている。回路パターン３６は、例えば、平面視略矩形状に形成されている。回路パターン３６は、平面方向（絶縁層３０の厚さ方向と断面視で直交する方向）に引き回されるように形成されている。例えば、回路パターン３６は、パッド３４からパッド３５に向かって平面方向に延出するように形成されている。本例の配線層３３では、回路パターン３６の一端部にパッド３４が形成され、回路パターン３６の他端部にパッド３５が形成されている。
配線層４０は、パッド４０Ａと、回路パターン４０Ｂとを有している。これらパッド４０Ａと回路パターン４０Ｂとは一体に形成されている。パッド４０Ａは、配線層３３のパッド３５と平面視で重なるように形成されている。また、本例のパッド４０Ａは、配線層３３の回路パターン３６の一部と平面視で重なるように形成されている。このパッド４０Ａの下面は、パッド３５の上面と回路パターン３６の上面の一部とに直接接続されている。これにより、パッド４０Ａ（配線層４０）とパッド３５及び回路パターン３６（配線層３３）とが電気的に接続されている。なお、本例のパッド４０Ａは、平面視略円形状に形成されている。
回路パターン４０Ｂは、例えば、パッド４０Ａから平面方向に延出するように形成されている。この回路パターン４０Ｂは、例えば、平面視略矩形状に形成されている。但し、回路パターン４０Ｂの幅は、回路パターン３６の幅よりも狭く形成されている。
本実施形態では、図１に示すように、配線層３３と配線層４０との接続部において、配線層４０の上面４０Ｔ及び側面４０Ｓと配線層３３の上面３３Ａとに沿って段差が形成されている。
絶縁層４１は、絶縁層３０の上面３０Ａに、配線層４０を被覆するように形成されている。絶縁層４１は、配線層４０の上面４０Ｔの一部と配線層４０の側面４０Ｓ全面とを被覆するように形成されている。また、絶縁層４１は、配線層４０から露出された配線層３３の上面３３Ａを被覆するように形成されている。このように、絶縁層４１は、配線層４０の上面４０Ｔ及び側面４０Ｓと配線層３３の上面３３Ａとに沿って形成される段差を被覆するように形成されている。
絶縁層４１には、所要の箇所に、当該絶縁層４１を厚さ方向に貫通して配線層４０の上面４０Ｔの一部を露出する貫通孔４１Ｘが形成されている。
配線層４２は、絶縁層４１の上面に形成されている。配線層４２は、配線層４０と電気的に接続されている。この配線層４２は、貫通孔４１Ｘ内に充填されたビア配線と、絶縁層４１の上面に形成された配線パターンとを有している。
絶縁層４３は、絶縁層４１の上面に、配線層４２を被覆するように形成されている。絶縁層４３には、所要の箇所に、当該絶縁層４３を厚さ方向に貫通して配線層４２の上面の一部を露出する貫通孔４３Ｘが形成されている。
ここで、貫通孔４１Ｘ，４３Ｘは、図１において上側（配線層４４側）から下側（配線構造２１側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔４１Ｘ，４３Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる略逆円錐台形状に形成されている。貫通孔４１Ｘ，４３Ｘの上側の開口端の開口径は、例えば、５〜１０μｍ程度とすることができる。
配線層４４は、絶縁層４３の上面４３Ａに形成されている。配線層４４は、貫通孔４３Ｘ内に充填されたビア配線と、絶縁層４３の上面４３Ａから上方に突出する接続端子Ｐ２とを有している。接続端子Ｐ２は、例えば、絶縁層４３の上面４３Ａから上方に延びるように形成された柱状の接続端子（金属ポスト）である。接続端子Ｐ２の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、接続端子Ｐ２の平面形状は、直径が２０〜２５μｍ程度の円形状とすることができる。接続端子Ｐ２のピッチは、例えば、４０〜５０μｍ程度とすることができる。この接続端子Ｐ２は、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、必要に応じて、接続端子Ｐ２の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。この表面処理層としては、例えば、外部接続用パッドＰ１上に形成される表面処理層と同様のものを用いることができる。
以上説明した配線基板２０に半導体チップ５０がフリップチップ実装されている。すなわち、半導体チップ５０の回路形成面（ここでは、下面）に配設された接続端子５１を、接合部材５２を介して配線基板２０の接続端子Ｐ２に接合することにより、半導体チップ５０は、接続端子５１及び接合部材５２を介して配線層４４と電気的に接続されている。
半導体チップ５０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ５０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板２０に複数の半導体チップ５０を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板２０に搭載するようにしてもよい。なお、半導体チップ５０の厚さは、例えば、２００〜３００μｍ程度とすることができる。
接続端子５１としては、例えば、金属ポストを用いることができる。この接続端子５１は、半導体チップ５０の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子５１は、例えば、円柱状に形成されている。接続端子５１の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子５１としては、金属ポストの他に、例えば金バンプを用いることもできる。
接合部材５２は、接続端子５１に接合されるとともに、配線層４４に接合されている。接合部材５２としては、例えば、錫（Ｓｎ）層や鉛（Ｐｂ）フリーはんだのはんだめっきを用いることができる。はんだめっきの材料としては、例えば、Ｓｎ−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系の鉛フリーはんだを用いることができる。
封止樹脂６０は、半導体チップ５０を封止するように配線基板２０の最上層の絶縁層４３の上面４３Ａに積層されている。封止樹脂６０は、半導体チップ５０の回路形成面（ここでは、下面）及び側面を被覆するとともに、絶縁層４３の上面４３Ａ、接続端子Ｐ２、接続端子５１及び接合部材５２を被覆するように形成されている。本例の封止樹脂６０は、半導体チップ５０の回路形成面とは反対側の裏面（ここでは、上面）を露出するように形成されている。封止樹脂６０の上面は、例えば、半導体チップ５０の裏面と略面一になるように形成されている。
封止樹脂６０の材料としては、例えば、感光性樹脂よりも機械的強度（剛性や硬度等）の高い絶縁性樹脂を用いることができる。封止樹脂６０の材料としては、例えば、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。封止樹脂６０の材料としては、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。封止樹脂６０としては、例えば、モールド樹脂を用いることができる。また、封止樹脂６０の材料としては、例えば、当該封止樹脂６０の熱膨張係数が絶縁層３０及びソルダレジスト層２２の熱膨張係数と等しくなるように調整された絶縁性樹脂であることが好ましい。例えば、封止樹脂６０の熱膨張係数は２０ｐｐｍ／℃以下になるように調整されていることが好ましい。また、封止樹脂６０の厚さは、例えば、３００〜４００μｍ程度とすることができる。
半導体パッケージ１０には、封止樹脂６０と配線構造２３の全ての絶縁層４１，４３とを厚さ方向に貫通して、配線層３３の上面３３Ａの一部を露出する貫通孔６０Ｘが形成されている。貫通孔６０Ｘは、例えば図２に示した配線層３３のパッド３４の上面の一部を露出するように形成されている。この貫通孔６０Ｘは、図１において上側（封止樹脂６０の上面側）から下側（配線層３３側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔６０Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも小さくなる略逆円錐台形状に形成されている。例えば、貫通孔６０Ｘの上側の開口端の開口径は３００〜５００μｍ程度とすることができる。なお、貫通孔６０Ｘの形状は、これに限らず、例えば、下側の開口端の開口径が上側の開口端の開口径と等しくなる形状としてもよい。
ここで、貫通孔６０Ｘの底部に露出する配線層３３（パッド３４）は、ＰＯＰ用の接続パッドとなる。そして、このＰＯＰ用の接続パッドとなる配線層３３（パッド３４）が、熱硬化性樹脂からなる絶縁層３０に埋め込まれている。このため、半導体パッケージ１０に他の半導体パッケージが積層接合される際に、配線層３３にかかる力を、機械的強度の高い熱硬化性樹脂からなる絶縁層３０で受けることができる。これにより、配線層３３に外力が加わることによって絶縁層３０にクラック等の樹脂破壊が発生することを抑制できる。なお、必要に応じて、貫通孔６０Ｘから露出する配線層３３（パッド３４）の表面に表面処理層を形成するようにしてもよい。この表面処理層としては、例えば、外部接続用パッドＰ１上に形成される表面処理層と同様のものを用いることができる。
次に、半導体パッケージ１０の製造方法について説明する。以下の説明では、１つの半導体パッケージ１０を拡大して説明するが、実際には１つの基板上に複数の半導体パッケージ１０となる部材を一括して作製した後、個々の半導体パッケージ１０に個片化される。
図３（ａ）に示すように、支持基板１００を準備する。支持基板１００としては、例えば、金属板や金属箔を用いることができる。本例の支持基板１００としては、３５〜７０μｍ程度の支持体銅箔に剥離層を介して２〜５μｍ程度の極薄銅箔が貼り合わされた銅箔を用いる。
次に、支持基板１００の上面に、その支持基板１００の上面全面を被覆する金属膜１０１を形成する。例えば、支持基板１００の極薄銅箔の上面に金属膜１０１を形成する。金属膜１０１は、例えば、スパッタ法、電解めっき法や蒸着法を用いて形成することができる。金属膜１０１の材料としては、支持基板１００をエッチング除去する際にストッパ層となる導電材料を用いることができる。また、金属膜１０１の材料としては、後工程で形成される配線層３３に対して選択的にエッチング除去することのできる導電材料を用いることができる。このような金属膜１０１の材料としては、例えば、チタン（Ｔｉ）、Ｎｉ、クロム（Ｃｒ）、Ｓｎなどの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。本例の金属膜１０１の材料としてはＮｉを用いる。金属膜１０１の厚さは、例えば、１０〜５０ｎｍ程度とすることができる。
続いて、金属膜１０１の上面に、その金属膜１０１の上面全面を被覆するシード層１０２を形成する。シード層１０２は、例えば、スパッタ法、電解めっき法や無電解めっき法を用いて形成することができる。シード層１０２の材料としては、例えば、銅や銅合金を用いることができる。シード層１０２の厚さは、例えば、１００〜５００ｎｍ程度とすることができる。
次いで、図３（ｂ）に示す工程では、シード層１０２の上面に、開口パターン１０３Ｘを有するレジスト層１０３を形成する。開口パターン１０３Ｘは、配線層３３（図１参照）の形成領域に対応する部分のシード層１０２の上面を露出するように形成される。レジスト層１０３の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層１０３の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層１０２の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン１０３Ｘを有するレジスト層１０３を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１０３を形成することができる。
続いて、レジスト層１０３をめっきマスクとして、シード層１０２をめっき給電層に利用する電解めっき法（ここでは、電解銅めっき法）を施すことにより、レジスト層１０３の開口パターン１０３Ｘから露出されたシード層１０２の上面に金属層１０４を形成する。
続いて、図３（ｃ）に示す工程では、図３（ｂ）に示したレジスト層１０３を剥離液（例えば、有機アミン系剥離液、苛性ソーダ、アセトンやエタノールなど）により除去する。
次いで、図３（ｄ）に示す工程では、金属層１０４をエッチングマスクとして、不要なシード層１０２をエッチング（例えば、ウェットエッチング）により除去する。ウェットエッチングのエッチング液としては、例えば、硫酸過水液（硫酸と過酸化水素水の混合水溶液）などの酸性水溶液を用いることができる。本工程により、金属膜１０１の上面に、シード層１０２と金属層１０４とによって構成される配線層３３が形成される。
次に、図４（ａ）に示す工程では、金属膜１０１の上面に、配線層３３の上面全面及び側面全面を被覆する絶縁層３０を形成する。例えば、絶縁層３０の材料としてフィルム状の絶縁性樹脂を用いる場合には、金属膜１０１の上面にフィルム状の絶縁性樹脂をラミネートする。但し、この工程では、フィルム状の絶縁性樹脂の熱硬化は行わず、半硬化状態にしておく。また、絶縁層３０の材料として液状又はペースト状の絶縁性樹脂を用いる場合には、金属膜１０１の上面に液状又はペースト状の絶縁性樹脂を、印刷法やスピンコート法等により塗布する。その後、塗布した液状又はペースト状の絶縁性樹脂をプリベークして半硬化状態にする。
続いて、半硬化状態の絶縁層３０上に、支持基板１０５を形成する。支持基板１０５としては、例えば、金属板や金属箔を用いることができる。本例の支持基板１０５としては、３５〜７０μｍ程度の支持体銅箔に剥離層を介して２〜５μｍ程度の極薄銅箔が貼り合わされた銅箔を用いる。例えば、半硬化状態の絶縁層３０上に、支持基板１０５（銅箔）を熱圧着によりラミネートする。例えば、支持基板１０５の極薄銅箔が絶縁層３０に接するように、支持基板１０５を半硬化状態の絶縁層３０上にラミネートする。その後、半硬化状態の絶縁層３０を１７０℃程度の温度雰囲気でキュア（熱硬化処理）を行うことにより硬化させる。このとき、絶縁層３０の硬化に伴って、絶縁層３０が支持基板１０５及び金属膜１０１に接着される。また、本工程により、絶縁層３０に配線層３３を収容する凹部３０Ｙが形成され、その凹部３０Ｙの底面上に配線層３３が形成される。
次いで、支持基板１００を除去する。例えば、支持基板１００の支持体銅箔を極薄銅箔から機械的に剥離する。このとき、支持体銅箔と極薄銅箔との間には剥離層が介在されており、支持体銅箔と極薄銅箔との間の接着力は弱いため、支持体銅箔を極薄銅箔から容易に剥離することができる。その後、金属膜１０１上に残った極薄銅箔を、塩化第二鉄水溶液、塩化第二銅水溶液や過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去する。このとき、金属膜１０１は、支持基板１００の極薄銅箔をエッチングする際のエッチングストッパ層として機能する。本工程により、図４（ｂ）に示すように、金属膜１０１の表面が外部に露出される。なお、図４（ｂ）において、同図に示す構造体は図４（ａ）とは上下反転して描かれている。
続いて、金属膜１０１を除去する。例えば、金属膜１０１の材料としてＴｉを用いる場合には、四フッ化炭素（ＣＦ４）等のエッチングガスを用いたドライエッチングや、水酸化カリウム（ＫＯＨ）系のエッチング液を用いたウェットエッチングにより、配線層３３（Ｃｕ層）に対して選択的にエッチングして金属膜１０１を除去する。このとき、配線層３３及び絶縁層３０が、金属膜１０１をエッチングする際のエッチングストッパ層として機能する。本工程により、図４（ｃ）に示すように、絶縁層３０の上面３０Ａと配線層３３の上面３３Ａとが外部に露出される。
次に、図４（ｄ）に示す工程では、支持基板１０５の上面の一部が露出されるように絶縁層３０の所定箇所に貫通孔３０Ｘを形成する。貫通孔３０Ｘは、例えば、ＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。次いで、貫通孔３０Ｘをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔３０Ｘの底部に露出する支持基板１０５の露出面に付着した樹脂スミアを除去する。このデスミア処理により、貫通孔３０Ｘの内側面及び絶縁層３０の上面３０Ａが粗化される。
次に、図５（ａ）に示す工程では、貫通孔３０Ｘの内面を含む絶縁層３０の表面全面と貫通孔３０Ｘに露出する支持基板１０５の上面全面と配線層３３の上面３３Ａとを被覆するシード層（図示略）を形成し、そのシード層を給電層とする電解めっきを施す。例えば、シード層を無電解銅めっき法により形成し、そのシード層を給電層とする電解銅めっき法を施す。これにより、貫通孔３０Ｘを充填するとともに、絶縁層３０の上面３０Ａ全面及び配線層３３の上面３３Ａ全面を被覆する導電層１０６が形成される。
続いて、例えばＣＭＰ法（Chemical Mechanical Polishing）等により、絶縁層３０の上面３０Ａから突出する導電層１０６を研磨するとともに、配線層３３の上面３３Ａの一部と粗化面である絶縁層３０の上面３０Ａの一部とを研磨する。これにより、図５（ｂ）に示すように、貫通孔３０Ｘ内に充填されたビア配線３１が形成され、そのビア配線３１の上端面３１Ａと絶縁層３０の上面３０Ａと配線層３３の上面３３Ａとが略面一になるように形成される。また、絶縁層３０の上面３０Ａの一部を研磨することにより、絶縁層３０の上面３０Ａが平滑化される。例えば、研磨前における絶縁層３０の上面３０Ａの粗度が表面粗さＲａ値で３００〜４００ｎｍ程度であるのに対し、研磨により絶縁層３０の上面３０Ａの粗度を表面粗さＲａ値で１５〜４０ｎｍ程度とすることができる。換言すると、本工程では、絶縁層３０の上面３０Ａが平滑化される（例えば、表面粗さＲａ値で１５〜４０ｎｍ程度となる）ように、絶縁層３０の上面３０Ａが研磨される。なお、貫通孔３０Ｘの内側面は粗面化された状態のままであるため、絶縁層３０の上面３０Ａは貫通孔３０Ｘの内側面よりも表面粗度が小さくなる。本工程の研磨により、絶縁層３０の上面３０Ａとビア配線３１の上端面３１Ａと配線層３３の上面３３Ａとが研磨面となる。
次に、図５（ｃ）に示す工程では、絶縁層３０の上面３０Ａ全面とビア配線３１の上端面３１Ａ全面と配線層３３の上面３３Ａとを被覆するようにシード層１０７を形成する。このシード層１０７は、例えば、スパッタ法や無電解めっき法により形成することができる。例えば、本工程では、絶縁層３０の上面３０Ａが平滑面であるため、その上面３０Ａに対してスパッタ法によりシード層１０７を均一に形成することができ、シード層１０７の上面を平滑に形成することができる。例えば、スパッタ法によりシード層１０７を形成する場合には、まず、絶縁層３０の上面３０Ａとビア配線３１の上端面３１Ａと配線層３３の上面３３Ａとを被覆するように、それら上面３０Ａ，３３Ａ及び上端面３１Ａ上にチタン（Ｔｉ）をスパッタリングにより堆積させてＴｉ層を形成する。その後、Ｔｉ層上に銅をスパッタリングにより堆積させてＣｕ層を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層１０７を形成することができる。なお、Ｔｉ層の厚さは例えば１０〜５０ｎｍ程度とすることができ、Ｃｕ層の厚さは例えば１００〜５００ｎｍ程度とすることができる。このように、シード層１０７の下層にＴｉ層（密着層）を形成することにより、絶縁層３０とシード層１０７との密着性を向上させることができる。なお、Ｔｉ層を窒化チタン（ＴｉＮ）からなるＴｉＮ層に変更し、ＴｉＮ層とＣｕ層からなる２層構造のシード層１０７を形成するようにしてもよい。ここで、チタンや窒化チタンは、絶縁層３０との密着性が銅よりも高く、銅よりも耐腐食性の高い金属である。
また、無電解めっき法によりシード層１０７を形成する場合には、例えば、無電解銅めっき法によりＣｕ層（１層構造）からなるシード層１０７を形成することができる。
次いで、図５（ｄ）に示す工程では、シード層１０７上に、所定の箇所に開口パターン１０８Ｘを有するレジスト層１０８を形成する。開口パターン１０８Ｘは、配線層４０（図１参照）の形成領域に対応する部分のシード層１０７を露出するように形成される。このため、開口パターン１０８Ｘの一部は、配線層３３の上面３３Ａの一部と平面視で重なるように形成される。レジスト層１０８の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。レジスト層１０８の材料としては、例えば、レジスト層１０３（図３（ｂ）参照）と同様の材料を用いることができる。また、レジスト層１０８は、レジスト層１０３と同様の方法により形成することができる。本工程において、シード層１０７の上面が平滑面になっているため、そのシード層１０７上に形成されるレジスト層１０８にパターニング欠陥が生じることを抑制できる。すなわち、レジスト層１０８に開口パターン１０８Ｘを高精度に形成することができる。
次に、レジスト層１０８をめっきマスクとして、シード層１０７の上面に、そのシード層１０７をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層１０８の開口パターン１０８Ｘから露出されたシード層１０７の上面に電解めっき法（ここでは、電解銅めっき法）を施すことにより、そのシード層１０７の上面に金属層１０９（電解めっき金属層）を形成する。なお、金属層１０９の厚さは、例えば、２〜５μｍ程度とすることができる。
続いて、図６（ａ）に示す工程では、図５（ｄ）に示したレジスト層１０８を例えばアルカリ性の剥離液により除去する。
次いで、金属層１０９をエッチングマスクとして、不要なシード層１０７をエッチングにより除去する。例えば、シード層１０７がＴｉ層／Ｃｕ層からなる場合には、まず、硫酸過水系のエッチング液を用いたウェットエッチングによりＣｕ層を除去する。その後、例えば、ＣＦ４等のエッチングガスを用いたドライエッチングや、ＫＯＨ系のエッチング液を用いたウェットエッチングにより、Ｔｉ層を除去する。本工程により、図６（ｂ）に示すように、ビア配線３１の上端面３１Ａと配線層３３の上面３３Ａの一部とに接触されたシード層１０７と、そのシード層１０７上に形成された金属層１０９とからなる配線層４０が絶縁層３０の上面３０Ａに形成される。このように、配線層４０は、セミアディティブ法によって形成される。また、配線層４０とビア配線３１と配線層３３とは別工程で形成されるため、配線層４０とビア配線３１と配線層３３とは一体的に形成されていない。なお、これ以降の図６（ｃ）〜図９（ｃ）では、シード層１０７と金属層１０９の図示を省略し、配線層４０として図示する。
次に、図６（ｃ）に示す工程では、絶縁層３０の上面３０Ａ上に、配線層４０の上面４０Ｔの一部を露出する貫通孔４１Ｘを有する絶縁層４１を形成する。このとき、絶縁層４１は、配線層４０の上面４０Ｔ及び側面４０Ｓと配線層３３の上面３３Ａとに沿って形成された段差を被覆するように形成されている。
例えば、絶縁層４１として樹脂フィルムを用いる場合には、絶縁層３０の上面３０Ａに樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層４１を形成する。また、絶縁層３０の上面３０Ａに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層４１を形成する。
なお、このような感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層４１の上面の粗度は、例えば、表面粗さＲａ値で２〜１０ｎｍ程度とすることができる。すなわち、絶縁層４１の上面は、貫通孔３０Ｘの内側面よりも表面粗度が低く、且つ絶縁層３０の上面３０Ａ（研磨面）よりも表面粗度が小さい。
次いで、図６（ｄ）に示す工程では、図５（ｃ）〜図６（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔４１Ｘに充填されたビア配線と、そのビア配線を介して配線層４０と電気的に接続され、絶縁層４１の上面に積層された配線パターンとを有する配線層４２を形成する。
次に、図７（ａ）に示す工程では、図６（ｃ）に示した工程と同様に、絶縁層４１上に、配線層４２の上面の一部を露出する貫通孔４３Ｘを有する絶縁層４３を形成する。続いて、図５（ｃ）〜図６（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔４３Ｘに充填されたビア配線と、そのビア配線を介して配線層４２と電気的に接続され、絶縁層４３の上面４３Ａに積層された接続端子Ｐ２とを有する配線層４４を形成する。なお、必要に応じて、接続端子Ｐ２の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。
以上の製造工程により、絶縁層３０の上面３０Ａに配線構造２３が形成される。
図７（ｂ）に示す工程では、まず、回路形成面に形成された接続端子５１と、その接続端子５１の下面に形成された接合部材５２とを有する半導体チップ５０を準備する。続いて、接続端子Ｐ２上に、半導体チップ５０の接続端子５１をフリップチップ接合する。例えば、接合部材５２がはんだ層である場合には、接続端子Ｐ２と接続端子５１とを位置合わせした後に、リフロー処理を行って接合部材５２（はんだ層）を溶融させ、接続端子５１を接続端子Ｐ２に電気的に接続する。
次に、図７（ｃ）に示す工程では、絶縁層４３の上面４３Ａに、半導体チップ５０を封止する封止樹脂６０を形成する。封止樹脂６０は、例えば、半導体チップ５０の側面及び回路形成面を被覆し、接続端子５１及び接合部材５２の表面を被覆するように形成される。本例では、半導体チップ５０の裏面を露出するように封止樹脂６０が形成される。これに限らず、半導体チップ５０の裏面を被覆するように封止樹脂６０を形成してもよい。
例えば、封止樹脂６０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図７（ｂ）に示した構造体を金型内に収容し、その金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることで、封止樹脂６０を形成する。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
続いて、図８（ａ）に示す工程では、半導体チップ５０及び封止樹脂６０を上面側から薄化する。例えば、バックグラインド等によって、封止樹脂６０の上面と半導体チップ５０の裏面（ここでは、上面）とを研削することにより、半導体チップ５０及び封止樹脂６０を薄化する。薄化前の半導体チップ５０の厚さが例えば７００〜１０００μｍ程度であるのに対し、薄化により半導体チップ５０の厚さを例えば２００〜３００μｍ程度とすることができる。本工程により、封止樹脂６０の上面と半導体チップ５０の裏面とが略面一に形成される。
次いで、図４（ｂ）に示した工程と同様に、支持基板１０５を除去する。このとき、支持基板１０５の極薄銅箔をウェットエッチングにより除去する際に、ビア配線３１（Ｃｕ層）の下端面もエッチングされる。そこで、本工程では、ビア配線３１におけるエッチング量が例えば０．５μｍ以下となるように、エッチング条件（エッチング液の組成等）が調整されている。例えば、エッチング液として、エッチングレートが遅いエッチング液が選択される。本工程により、図８（ｂ）に示すように、絶縁層３０の下面とビア配線３１の下端面とが外部に露出される。
次に、図８（ｃ）に示す工程では、絶縁層３０の下面全面とビア配線３１の下端面全面とを被覆するシード層（図示略）を形成し、そのシード層を給電層とする電解めっきを施す。例えば、シード層を無電解銅めっき法により形成し、そのシード層を給電層とする電解銅めっき法を施す。これにより、絶縁層３０の下面全面とビア配線３１の下端面全面とを被覆する金属層１１０が形成される。
続いて、金属層１１０の下面に、レジスト層１１１を形成する。レジスト層１１１は、配線層３２（図１参照）に対応する部分の金属層１１０の下面を被覆するように形成される。レジスト層１１１の材料としては、例えば、次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。レジスト層１１１の材料としては、例えば、レジスト層１０３（図３（ｂ）参照）と同様の材料を用いることができる。また、レジスト層１１１は、レジスト層１０３と同様の方法により形成することができる。
次いで、レジスト層１１１をエッチングマスクとして金属層１１０をエッチングし、金属層１１０をパターニングする。これにより、図９（ａ）に示すように、絶縁層３０の下面に、ビア配線３１の下端面と接する配線層３２が形成される。本工程のエッチング処理に用いられるエッチング液としては、例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液、塩化アンモニウム銅水溶液などのエッチング液を用いることができる。本例では、配線層３２をサブトラクティブ法により形成したが、セミアディティブ法等の別の配線形成方法により配線層３２を形成してもよい。
以上の製造工程により、配線構造２３の下面に配線構造２１が形成される。
次に、図９（ｂ）に示す工程では、配線層３２の下面の一部を露出させるための開口部２２Ｘを有するソルダレジスト層２２を、絶縁層３０の下面に積層する。このソルダレジスト層２２は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層２２の開口部２２Ｘから配線層３２の下面の一部が外部接続用パッドＰ１として露出される。なお、必要に応じて、外部接続用パッドＰ１上に表面処理層を形成するようにしてもよい。
続いて、図９（ｃ）に示す工程では、封止樹脂６０と絶縁層４１，４３とを厚さ方向に貫通し、配線層３３の上面３３Ａの一部を露出する貫通孔６０Ｘを形成する。例えば、貫通孔６０Ｘは、ＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。次いで、貫通孔６０Ｘをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔６０Ｘの底部に露出する配線層３３の露出面に付着した樹脂スミアを除去する。
以上の製造工程により、図１に示した半導体パッケージ１０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）熱硬化性樹脂を主成分とする絶縁性樹脂からなる絶縁層３０の上面３０Ａに凹部３０Ｙを形成し、その凹部３０ＹにＰＯＰ用の接続パッドとなる配線層３３（パッド３４）を形成した。このため、配線層３３を有する半導体パッケージ１０に別の半導体パッケージを接合する際に配線層３３にかかる荷重を、機械的強度の高い熱硬化性樹脂からなる絶縁層３０で受けることができる。これにより、配線層３３に外力が加わった際に絶縁層３０にクラック等の樹脂破壊が発生することを好適に抑制することができる。
（２）配線層３３を、絶縁層３０の上面３０Ａに形成された凹部３０Ｙに収容し、絶縁層３０に埋め込むようにした。これにより、絶縁層３０の上面３０Ａに配線層３３を形成する場合に比べて、配線基板２０及び半導体パッケージ１０全体を薄型化することができる。
また、配線層３３は、別の半導体パッケージを接合する際や貫通孔６０Ｘを形成する際に大きな負荷がかかる。このため、配線層３３は、大きな負荷に耐えられる厚さが必要である。本実施形態では、配線層３３を絶縁樹脂の厚さが厚く設定された絶縁層３０に埋め込むようにしたため、配線層３３を容易に厚く形成することができる。
（３）配線層３３の側面全面及び下面全面を被覆するように絶縁層３０を形成した。このため、絶縁層３０の上面３０Ａに配線層３３を形成する場合に比べて、配線層３３と絶縁層３０との界面を増加させることができる。これにより、例えば配線層３３と絶縁層３０との熱膨張係数の相違に起因する熱応力を分散させることができ、１箇所に集中する応力を減少させることができる。この結果、配線層３３と絶縁層３０との界面にクラックが発生することを好適に抑制できる。
（４）絶縁層３０の上面３０Ａとビア配線３１の上端面３１Ａと配線層３３の上面３３Ａとを研磨面とし、それら上面３０Ａ，３３Ａ及び上端面３１Ａを絶縁層３０の貫通孔３０Ｘの内側面よりも平滑な面とした。このため、例えばスパッタ法により、絶縁層３０の上面３０Ａに金属膜（例えば、シード層１０７）を均一に形成することができる。したがって、粗化面にシード層１０７を形成する場合に比べて、シード層１０７を薄く形成することができる。さらに、絶縁層３０の上面３０Ａは凹凸の少ない平滑面であるため、絶縁層３０の上面３０Ａが凹凸の大きい粗化面である場合に比べて、シード層１０７をエッチング除去する際の残渣の発生を抑制することができる。これらにより、絶縁層３０の上面３０Ａに積層される配線層の微細化が進んだ場合であっても、その配線層の微細化に容易に対応することができる。
（５）絶縁層４１の熱膨張係数とソルダレジスト層２２の熱膨張係数と封止樹脂６０の熱膨張係数とが等しくなるように調整した。これにより、例えば配線構造２３を中心とした上下の物性値（熱膨張係数等）のバランスが良好となる。すなわち、半導体パッケージ１０を上下方向（積層方向）に見たときに、配線構造２３を中心とした物性値の分布が上下対称に近づく。このため、半導体パッケージ１０に反りやうねりが発生することを好適に抑制することができる。
（６）配線構造２３の最下層の配線層４０を、ＰＯＰ用の配線層３３の上面３３Ａと接するように、絶縁層３０の上面３０Ａに形成した。すなわち、配線層４０と配線層３３とを、ビア配線等を介さずに直接接続するようにした。これにより、配線層４０と配線層３３との接続態様の自由度を向上させることができる。
例えば図１０（ａ）に示すように、配線層４０の下面を、配線層３３のパッド３４の上面全面と接するように形成することもできる。この場合の貫通孔６０Ｘは、図１０（ｂ）に示すように、例えば、封止樹脂６０と絶縁層４１，４３と配線層４０とを厚さ方向に貫通するように形成される。このとき、図１１（ａ）及び図１１（ｂ）に示すように、貫通孔６０Ｘの底部において、配線層４０（パッド４０Ａ）の一部が貫通孔６０Ｘ内に突出していてもよい。例えば、この場合の配線層４０は、貫通孔６０Ｘの底部において、貫通孔６０Ｘ内にリング状に突出するように形成される。このため、図１１（ｂ）に示すように、貫通孔６０Ｘから配線層４０の一部が露出される。これら図１０及び図１１に示した例では、図２に示したパッド３５や、図１０（ａ）及び図１１（ａ）に示した回路パターン３６を省略することが可能となるため、配線基板２０の小型化に貢献することができる。また、貫通孔６０Ｘ内に貫通電極が形成される場合には、その貫通電極と配線層４０とを直接接続させることもできる。
また、図１２〜図１４に示すように、配線層４０のパッド４０Ａ（図１１参照）を省略し、配線層４０の回路パターン４０Ｂの下面を、配線層３３の上面と接するように形成することもできる。例えば、配線層４０（回路パターン４０Ｂ）の下面を、配線層３３のパッド３４，３５及び回路パターン３６のいずれかの上面の一部と接するように形成することができる。この場合には、回路パターン３６よりも幅の狭い回路パターン４０Ｂの一部と配線層３３とが接触されるため、その接触面積は小さくなる。但し、平面形状の大きいパッド４０Ａ（図１１参照）を省略できるため、配線基板２０の小型化に貢献することができる。
例えば、図１２（ａ）及び図１２（ｂ）に示すように、配線層４０（回路パターン４０Ｂ）の下面を、配線層３３のパッド３４の上面の一部と接するように形成してもよい。本変形例の配線層４０は、その一部が貫通孔６０Ｘの底部に露出されている。但し、貫通孔６０Ｘの底部に配線層４０が露出されていなくてもよい。なお、この場合には、図２に示したパッド３５や図１２（ａ）に示した回路パターン３６を省略することもできる。
また、図１３に示すように、配線層４０（回路パターン４０Ｂ）の下面を、配線層３３のパッド３５の上面の一部と接するように形成することもできる。
あるいは、図１４（ａ）及び図１４（ｂ）に示すように、配線層４０（回路パターン４４０Ｂ）の下面を、配線層３３の回路パターン３６の上面の一部と接するように形成することもできる。例えば図１４（ａ）に示すように、回路パターン３６を横断するように回路パターン４０Ｂを形成し、その横断する部分で回路パターン４０Ｂの下面と回路パターン３６の上面とを接続してもよい。なお、この場合には、図２に示したパッド３５を省略することもできる。
以上説明したように、ビア配線等を介さずに配線層４０と配線層３３とを直接接続したことにより、配線層４０と配線層３３との接続態様を種々の接続態様から選択することができる。
（第２実施形態）
以下、図１５〜図１８に従って第２実施形態を説明する。先の図１〜図１４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１５に示すように、半導体パッケージ１０Ａでは、接続パッドＰ３となる配線層６２と配線層３３とを電気的に接続する貫通電極６１が貫通孔６０Ｘに充填されている。この貫通電極６１は、封止樹脂６０と絶縁層４１，４３とを厚さ方向に貫通するように形成されている。
封止樹脂６０の上面には、貫通電極６１を介して配線層３３と電気的に接続された配線層６２が形成されている。配線層６２は、例えば、貫通電極６１と一体に形成されている。このとき、配線層６２は、他の半導体パッケージ７０（図１６参照）と電気的に接続される接続パッドＰ３として機能する。このように、半導体パッケージ１０Ａでは、ＰＯＰ用の配線層３３（パッド３４）が、貫通電極６１及び配線層６２（接続パッドＰ３）を介して、他の配線基板（半導体パッケージ）や半導体チップなどの電子部品と電気的に接続される。
なお、必要に応じて、接続パッドＰ３の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。この表面処理層としては、例えば、外部接続用パッドＰ１上に形成される表面処理層と同様のものを用いることができる。
接続パッドＰ３は、例えば、平面視でペリフェラル状に配置されている。各接続パッドＰ３の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、各接続パッドＰ３の平面形状は、直径が３００〜５００μｍ程度の円形状とすることができる。
次に、図１６に従って、半導体装置１１の構造について説明する。
半導体装置１１は、半導体パッケージ１０Ａと、その半導体パッケージ１０Ａに接合された半導体パッケージ７０と、半導体パッケージ１０Ａ，７０間に形成された封止樹脂９５と、外部接続端子９６とを有している。
半導体パッケージ７０は、配線基板７１と、その配線基板７１にフリップチップ実装された１つ又は複数の半導体チップ８０と、配線基板７１と半導体チップ８０との間に形成されたアンダーフィル樹脂８２とを有している。
配線基板７１は、コア基板７２と、コア基板７２に設けられた貫通電極７３と、最下層の配線層７４と、最上層の配線層７５と、ソルダレジスト層７６，７７とを有している。コア基板７２は、配線基板７１の厚さ方向の中心付近に設けられている。コア基板７２には、所要の箇所（図１６では２箇所）に、コア基板７２の上面７２Ａから下面７２Ｂまでを貫通する貫通孔７２Ｘが設けられている。貫通孔７２Ｘ内には、コア基板７２を厚さ方向に貫通する貫通電極７３が形成されている。
コア基板７２の下面７２Ｂには配線層７４が形成され、コア基板７２の上面７２Ａには配線層７５が形成されている。これら配線層７４，７５は貫通電極７３を介して相互に電気的に接続されている。ソルダレジスト層７６は、配線層７４の一部を覆うようにコア基板７２の下面７２Ｂに積層されている。ソルダレジスト層７６には、配線層７４の一部を接続パッドＰ５として露出させるための開口部７６Ｘが形成されている。この接続パッドＰ５は、半導体パッケージ１０Ａに形成された接続パッドＰ３の各々に対向するように設けられている。
一方、ソルダレジスト層７７は、配線層７５の一部を覆うようにコア基板７２の上面７２Ａに積層されている。ソルダレジスト層７７には、配線層７５の一部を接続パッドＰ６として露出させるための開口部７７Ｘが形成されている。
半導体チップ８０は、その回路形成面（図１６では、下面）に配設されたバンプ８１を接続パッドＰ６に接合することにより、バンプ８１を介して配線層７５と電気的に接続されている。アンダーフィル樹脂８２は、配線基板７１と半導体チップ８０との隙間を充填するように設けられている。
半導体パッケージ１０Ａの接続パッドＰ３上には、はんだボール９０が接合されている。はんだボール９０は、半導体パッケージ１０Ａと半導体パッケージ７０との間に介在して設けられ、その一端が接続パッドＰ３に接合され、他端が接続パッドＰ５に接合されている。はんだボール９０は、半導体パッケージ１０Ａと半導体パッケージ７０とを接続（接合）する接続端子として機能する。
このように、半導体パッケージ１０Ａと半導体パッケージ７０とがはんだボール９０を介して積層接合され、ＰＯＰ構造の半導体装置１１が形成されている。
半導体パッケージ１０Ａと半導体パッケージ７０との間の空間には、封止樹脂９５が充填されている。この封止樹脂９５によって、半導体パッケージ７０が半導体パッケージ１０Ａに対して固定されるとともに、配線基板２０に実装された半導体チップ５０が封止される。すなわち、封止樹脂９５は、半導体パッケージ１０Ａと半導体パッケージ７０とを接着する接着剤として機能するとともに、半導体チップ５０を保護する保護層として機能する。さらに、封止樹脂９５を設けたことにより、半導体装置１１全体の機械的強度を高めることができる。
なお、封止樹脂９５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、封止樹脂９５としては、例えば、モールド樹脂やアンダーフィル材を用いることができる。
外部接続端子９６は、配線基板２０の外部接続用パッドＰ１上に形成されている。この外部接続端子９６は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子９６としては、例えば、はんだボールやリードピンを用いることができる。なお、本例では、外部接続端子９６として、はんだボールを用いている。
次に、図１７に従って、半導体パッケージ１０Ａの製造方法について説明する。この半導体パッケージ１０Ａの製造方法は、図９（ｃ）に示した工程の後に以下の工程を実施する。
次に、図１７（ａ）に示す工程では、図５（ｃ）に示した工程と同様に、貫通孔６０Ｘの内面を含む封止樹脂６０の表面全面と、貫通孔６０Ｘから露出する配線層３３の上面３３Ａ全面と、半導体チップ５０の裏面全面とを被覆するシード層１１２を形成する。シード層１１２は、例えば、スパッタ法や無電解めっき法により形成することができる。シード層１１２としては、例えば、２層構造（Ｔｉ層／Ｃｕ層）や１層構造（Ｃｕ層）のシード層を採用することができる。
続いて、図５（ｄ）に示す工程と同様に、シード層１１２上に、配線層６２（図１５参照）の形成領域に対応する部分のシード層１１２を露出する開口パターン１１３Ｘを有するレジスト層１１３を形成する。次いで、レジスト層１１３をめっきマスクとして、シード層１１２をめっき給電層に利用する電解めっき法（ここでは、電解銅めっき法）を施す。これにより、シード層１１２よりも内側の貫通孔６０Ｘを充填する金属層１１４が形成され、金属層１１４上及びシード層１１２上に金属層１１５が形成される。続いて、レジスト層１１３を例えばアルカリ性の剥離液により除去した後に、金属層１１５をマスクとして不要なシード層１１２をエッチングにより除去する。これにより、図１７（ｂ）に示すように、貫通孔６０Ｘの内側面を被覆するシード層１１２と金属層１１４とによって構成された貫通電極６１が貫通孔６０Ｘ内に形成される。また、封止樹脂６０の上面に形成されたシード層１１２と金属層１１５とによって構成され、接続パッドＰ３として機能する配線層６２が封止樹脂６０上に形成される。
以上の製造工程により、図１５に示した半導体パッケージ１０Ａを製造することができる。
次に、図１８に従って、半導体装置１１の製造方法について説明する。
まず、図１８（ａ）に示す工程では、配線基板７１を準備する。続いて、半導体パッケージ１０Ａの接続パッドＰ３上又は配線基板７１の接続パッドＰ５上に、はんだボール９０を搭載（接合）する。例えば、接続パッドＰ５上に、適宜フラックスを塗布した後、はんだボール９０を搭載し、２３０〜２６０℃程度の温度でリフローして固定する。その後、フラックスを塗布した場合には、表面を洗浄してフラックスを除去する。次いで、半導体パッケージ１０Ａの上方に、はんだボール９０が搭載された配線基板７１を位置決めし、接続パッドＰ３上にはんだボール９０を接合する。具体的には、まず、接続パッドＰ３に適宜フラックスを塗布する。その後、配線基板７１を、はんだボール９０を間に挟んだ状態で半導体パッケージ１０Ａの上に配置し、それら半導体パッケージ１０Ａ及び配線基板７１をリフロー炉で２３０〜２６０℃程度の温度で加熱する。これにより、はんだボール９０が溶融し、はんだボール９０が接続パッドＰ３に接合される。これにより、はんだボール９０を介して接続パッドＰ３と接続パッドＰ５とが電気的に接続されるとともに、はんだボール９０を介して配線基板７１が半導体パッケージ１０Ａ上に固定される。
ここで、本工程において半導体パッケージ１０Ａの接続パッドＰ３に印加される荷重は、半導体チップ５０をフリップチップ実装する際に接続端子Ｐ２に印加される荷重よりも大きくなる。このため、接続パッドＰ３及び配線層３３の荷重を受ける絶縁層にクラック等の樹脂破壊が発生しやすくなる。これに対し、本実施形態では、感光性樹脂よりも機械的強度の高い封止樹脂６０上に接続パッドＰ３が形成され、感光性樹脂よりも機械的強度の高い絶縁層３０に配線層３３が形成されている。このため、配線基板７１を接合する際に接続パッドＰ３及び配線層３３にかかる荷重を、機械的強度の高い封止樹脂６０及び絶縁層３０で受けることができる。これにより、半導体パッケージ１０Ａの上に配線基板７１を接合する際に、封止樹脂６０及び絶縁層３０にクラック等の樹脂破壊が発生することを好適に抑制できる。
次に、図１８（ｂ）に示す工程では、図７（ｃ）に示した工程と同様に、半導体パッケージ１０Ａと配線基板７１との間の空間を充填するように封止樹脂９５を形成する。この封止樹脂９５によって、半導体パッケージ１０Ａと配線基板７１とが強固に固定される。
続いて、配線基板７１の接続パッドＰ６上に、半導体チップ８０のバンプ８１をフリップチップ接合する。その後、フリップチップ接合された半導体チップ８０と配線基板７１との間に、アンダーフィル樹脂８２を充填し、そのアンダーフィル樹脂８２を硬化する。
以上の製造工程により、半導体パッケージ７０が製造され、その半導体パッケージ７０が半導体パッケージ１０Ａ上に積層接合されたことになる。
その後、半導体パッケージ１０Ａの外部接続用パッドＰ１上に外部接続端子９６（図１６参照）を形成する。以上の製造工程により、図１６に示した半導体装置１１を製造することができる。
以上説明した本実施形態によれば、第１実施形態の（１）〜（６）の効果に加えて以下の効果を奏することができる。
（７）感光性樹脂を主成分とする絶縁層４１よりも機械特性の高い封止樹脂６０の上面に接続パッドＰ３を形成し、別の半導体パッケージ７０を接続パッドＰ３と貫通電極６１を介してＰＯＰ用の配線層３３（パッド３４）に電気的に接続するようにした。このため、半導体パッケージ１０Ａの接続パッドＰ３に別の半導体パッケージ７０を接合する際にＰＯＰ用の配線層３３（パッド３４）にかかる荷重を、絶縁層３０だけでなく、機械的強度の高い封止樹脂６０でも受けることができる。これにより、配線層３３（パッド３４）にかかる荷重を封止樹脂６０にも分散することができ、配線層３３（パッド３４）に外力が加わった際に絶縁層３０にクラック等の樹脂破壊が発生することを更に抑制することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図１０〜図１４に示した変形例の半導体パッケージ１０に、貫通孔６０Ｘ内に充填された貫通電極６１と、封止樹脂６０の上面に形成された配線層６２とを設けるようにしてもよい。
・上記第２実施形態では、接続パッドＰ３となる配線層６２と配線層３３とを電気的に接続する貫通電極６１を、貫通孔６０Ｘを充填するように形成した。
これに限らず、例えば図１９に示すように、貫通孔６０Ｘの内面（貫通孔６０Ｘの内側面及び貫通孔６０Ｘの底部に露出する配線層３３の上面３３Ａ）に沿って形成された貫通電極６３を介して、接続パッドＰ３と配線層３３とを電気的に接続するようにしてもよい。このとき、図中右側に示すように、貫通孔６０Ｘの内側面に形成された部分よりも、貫通孔６０Ｘの底部に形成された部分が厚くなるように貫通電極６３を形成してもよい。なお、この場合の接続パッドＰ３（配線層６２）は、封止樹脂６０の上面に、例えば平面視略環状（リング状）に形成される。
・図２０に示すように、配線層３３（パッド３４）に、他の半導体パッケージ１２０に形成された接続端子１２１を接続するようにしてもよい。これにより、半導体パッケージ１０上に、半導体パッケージ１２０が積層接合される。このとき、配線層３３（パッド３４）と接続端子１２１との間に、導電性接着剤やはんだ層等が介在していてもよい。なお、半導体パッケージ１２０としては、半導体チップが搭載された配線基板でも良いし、機能素子でもよい。
・上記各実施形態の配線構造２１における配線層３２、ビア配線３１及び絶縁層３０の層数や配線の取り回しなどは様々に変形・変更することが可能である。例えば、絶縁層３０の下面に配線層と絶縁層とを複数層積層するようにしてもよい。
例えば図２１に示すように、配線構造２１において、絶縁層３０の下面に、配線層３２と、絶縁層１３４と、配線層１３５と、絶縁層１３６と、配線層１３７とを順に積層するようにしてもよい。この場合のソルダレジスト層２２は、配線構造２１の最下層の配線層１３７の一部を被覆するように、配線構造２１の最下層の絶縁層１３６の下面に積層される。そして、ソルダレジスト層２２には、最下層の配線層１３７の一部を外部接続用パッドＰ１として露出させるための開口部２２Ｘが形成されている。
・上記各実施形態の配線構造２３における配線層４０，４２，４４及び絶縁層４１，４３の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記各実施形態では、半導体チップ５０の裏面を露出するように封止樹脂６０を形成した。これに限らず、半導体チップ５０の裏面を被覆するように封止樹脂６０を形成してもよい。
・上記各実施形態の半導体パッケージ１０，１０Ａでは、配線基板２０に半導体チップ５０を実装するようにした。これに限らず、例えば、半導体チップ５０の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの電子部品を配線基板２０に実装するようにしてもよい。
・また、半導体チップ５０、チップ部品及び水晶振動子などの電子部品の実装の形態（例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記第２実施形態の半導体装置１１における封止樹脂９５を省略してもよい。
・上記第２実施形態では、半導体パッケージ１０Ａと半導体パッケージ７０とを接続する接続端子としてはんだボール９０を用いるようにした。これに限らず、例えば、柱状の接続端子である金属ポストや、スプリング性を有した接続端子（スプリング接続端子）等を、半導体パッケージ１０と半導体パッケージ７０とを接続する接続端子として用いるようにしてもよい。
・上記第２実施形態の配線基板７１において、最外層の配線層７４，７５よりも内層の構造については特に限定されない。すなわち、配線基板７１は、少なくとも、最外層の配線層７４，７５が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、最外層の配線層７４，７５よりも内層の構造については特に限定されない。例えば、コア基板７２の上面７２Ａ及び下面７２Ｂに、所要数の配線層と絶縁層とを積層するようにしてもよい。あるいは、配線基板７１を、コア基板７２を含まないコアレス基板としてもよい。
・上記各実施形態の半導体パッケージ１０，１０Ａ，７０に形成された貫通孔の断面形状は特に限定されない。例えば、半導体パッケージ１０，１０Ａ，７０に形成された貫通孔をストレート形状（断面視略矩形状）に形成するようにしてもよい。
・上記各実施形態では、図８（ｂ）に示した工程において支持基板１０５を除去した後に、絶縁層３０の下面に配線層３２を形成した。これに限らず、例えば、絶縁層３０の下面に形成された支持基板１０５を除去せずに、その支持基板１０５をパターニングして配線層３２を形成するようにしてもよい。
・上記各実施形態の半導体パッケージ１０，１０Ａの製造方法において、半導体チップ５０及び封止樹脂６０を上面側から薄化する工程を省略してもよい。
・上記各実施形態の半導体パッケージ１０，１０Ａの製造方法において、貫通孔６０Ｘは、封止樹脂６０を形成した後であればいつ形成してもよい。例えば、半導体チップ５０及び封止樹脂６０を上面側から薄化した直後に、その薄化後の封止樹脂６０と絶縁層４３，４１とを厚さ方向に貫通する貫通孔６０Ｘを形成するようにしてもよい。
・上記各実施形態の半導体パッケージ１０，１０Ａの製造方法において、ソルダレジスト層２２は、最下層の配線層３２を形成した後であればいつ形成してもよい。例えば、貫通電極６１及び配線層６２を形成した後にソルダレジスト層２２を形成するようにしてもよい。
・上記第２実施形態及び上記各変形例では、半導体パッケージ１０，１０Ａ上に、半導体パッケージ７０，１２０を積層接合するようにした。これに限らず、例えば、半導体パッケージ７０，１２０の代わりに半導体チップ等の電子部品を、半導体パッケージ１０，１０Ａの接続パッドＰ３に接続するようにしてもよい。電子部品としては、例えば、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子等を挙げることができる。
・上記各実施形態並びに各変形例は適宜組み合わせてもよい。
１０，１０Ａ 半導体パッケージ
１１ 半導体装置
２０ 配線基板
２１ 配線構造
２２ ソルダレジスト層（最外絶縁層）
２３ 配線構造
３０ 絶縁層
３０Ｘ 貫通孔
３０Ｙ 凹部
３１ ビア配線
３２ 配線層
３３ 配線層
４０ 配線層
４１ 絶縁層
４２ 配線層
４３ 絶縁層（最上層の絶縁層）
４４ 配線層（最上層の配線層）
５０ 半導体チップ
６０ 封止樹脂
６０Ｘ 貫通孔
６１ 貫通電極
６２ 配線層
７０ 半導体パッケージ
９０ はんだボール（接続端子）
Ｐ２ 接続端子（パッド）
Ｐ３ 接続パッド

Claims (12)

  1. 熱硬化性樹脂を主成分とする絶縁性樹脂からなる第１絶縁層と、
    前記第１絶縁層の上面に形成された凹部と、
    前記第１絶縁層から露出された上面を有し、前記凹部に形成された第１配線層と、
    前記第１絶縁層を厚さ方向に貫通し、前記第１絶縁層から露出された上端面を有するビア配線と、
    前記ビア配線の上端面及び前記第１配線層の上面に接するように、前記第１絶縁層の上面に形成された第２配線層と、
    感光性樹脂を主成分とする絶縁性樹脂からなり、前記第２配線層の一部を被覆するとともに、前記第１絶縁層の上面に形成された第２絶縁層と、を有し、
    前記第１絶縁層の上面と前記第１配線層の上面と前記ビア配線の上端面とが研磨面であり、
    前記第１配線層と前記第２配線層の接続部は、前記第１配線層の上面と前記第２配線層の上面及び側面とによって形成される段差を有し、
    前記第２絶縁層は、前記段差を被覆するように形成されていることを特徴とする配線基板。
  2. 前記第２配線層と前記第２絶縁層とを含み、感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層と配線層とを複数層有する配線構造と、
    前記ビア配線の下端面に接するように、前記第１絶縁層の下面に形成された第３配線層と、
    感光性樹脂を主成分とする絶縁性樹脂からなり、前記第３配線層の一部を被覆するように前記第１絶縁層の下面に形成された最外絶縁層と、を有し、
    前記配線構造の最上層の配線層は、電子部品と接続されるパッドを有することを特徴とする請求項１に記載の配線基板。
  3. 熱硬化性樹脂を主成分とする絶縁性樹脂からなる第１絶縁層と、
    前記第１絶縁層の上面に形成された凹部と、
    前記第１絶縁層から露出された上面を有し、前記凹部に形成された第１配線層と、
    前記第１絶縁層を厚さ方向に貫通し、前記第１絶縁層から露出された上端面を有するビア配線と、
    感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層と配線層とを複数層有し、前記第１絶縁層の上面に積層された配線構造と、
    前記配線構造の最上層の配線層に接続された電子部品と、
    前記電子部品を封止する封止樹脂と、を有し、
    前記配線構造は、
    前記ビア配線の上端面及び前記第１配線層の上面に接するように、前記第１絶縁層の上面に形成された第２配線層と、
    感光性樹脂を主成分とする絶縁性樹脂からなり、前記第２配線層の一部を被覆するとともに、前記第１絶縁層の上面に形成された第２絶縁層と、を有し、
    前記第１絶縁層の上面と前記第１配線層の上面と前記ビア配線の上端面とが研磨面であり、
    前記第１配線層と前記第２配線層の接続部は、前記第１配線層の上面と前記第２配線層の上面及び側面とによって形成される段差を有し、
    前記第２絶縁層は、前記段差を被覆するように形成されていることを特徴とする半導体パッケージ。
  4. 前記封止樹脂と前記配線構造の絶縁層とを厚さ方向に貫通して、前記第１配線層の上面の一部を露出する貫通孔を有することを特徴とする請求項３に記載の半導体パッケージ。
  5. 前記貫通孔内に形成され、前記第１配線層と接続された貫通電極と、
    前記封止樹脂の上面に形成され、前記貫通電極を介して前記第１配線層と接続された接続パッドと、を有することを特徴とする請求項４に記載の半導体パッケージ。
  6. 前記電子部品は、前記最上層の配線層にフリップチップ実装された半導体チップであり、
    前記封止樹脂は、前記半導体チップの回路形成面及び側面を被覆し、前記半導体チップの回路形成面とは反対側の裏面を露出するように形成され、
    前記封止樹脂の上面と前記半導体チップの裏面とは面一になるように形成されていることを特徴とする請求項３〜５のいずれか一項に記載の半導体パッケージ。
  7. 前記ビア配線の下端面に接するように、前記第１絶縁層の下面に形成された第３配線層と、
    感光性樹脂を主成分とする絶縁性樹脂からなり、前記第３配線層の一部を被覆するように前記第１絶縁層の下面に形成された最外絶縁層と、を有し、
    前記第１絶縁層の熱膨張係数と前記封止樹脂の熱膨張係数と前記最外絶縁層の熱膨張係数とが等しくなるように調整されていることを特徴とする請求項３〜６のいずれか一項に記載の半導体パッケージ。
  8. 請求項４〜７のいずれか一項に記載の半導体パッケージと、
    前記半導体パッケージの上に接続端子を介して積層された他の半導体パッケージと、
    を有することを特徴とする半導体装置。
  9. 熱硬化性樹脂を主成分とする絶縁性樹脂からなる第１絶縁層と、前記第１絶縁層の上面に形成された凹部と、前記第１絶縁層から露出された上面を有し、前記凹部に形成された第１配線層とを有する構造体を支持基板上に形成する工程と、
    前記第１絶縁層を厚さ方向に貫通する貫通孔を形成する工程と、
    前記貫通孔を充填するとともに、前記第１絶縁層の上面及び前記第１配線層の上面を被覆する導電層を形成する工程と、
    前記第１絶縁層の上面から突出した前記導電層と前記第１絶縁層の上面の一部と前記第１配線層の上面の一部とを研磨することにより、前記第１絶縁層の上面に露出する上端面を有するビア配線を前記貫通孔内に形成する工程と、
    前記第１絶縁層の上面に、前記ビア配線の上端面及び前記第１配線層の上面と接する第２配線層を形成する工程と、
    前記第１絶縁層の上面に、前記第２配線層の一部を被覆するとともに、前記第１配線層の上面と前記第２配線層の上面及び側面とによって形成される段差を被覆するように、感光性樹脂を主成分とする絶縁性樹脂からなる第２絶縁層を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  10. 熱硬化性樹脂を主成分とする絶縁性樹脂からなる第１絶縁層と、前記第１絶縁層の上面に形成された凹部と、前記第１絶縁層から露出された上面を有し、前記凹部に形成された第１配線層とを有する構造体を支持基板上に形成する工程と、
    前記第１絶縁層を厚さ方向に貫通する貫通孔を形成する工程と、
    前記貫通孔を充填するとともに、前記第１絶縁層の上面及び前記第１配線層の上面を被覆する導電層を形成する工程と、
    前記第１絶縁層の上面から突出した前記導電層と前記第１絶縁層の上面の一部と前記第１配線層の上面の一部とを研磨することにより、前記第１絶縁層の上面に露出する上端面を有するビア配線を前記貫通孔内に形成する工程と、
    前記第１絶縁層の上面に、感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層と配線層とを複数層有する配線構造を積層する工程と、
    前記配線構造の最上層の配線層に電子部品を接続する工程と、
    前記配線構造の最上層の絶縁層の上面に、前記電子部品を封止する封止樹脂を形成する工程と、を有し、
    前記配線構造を積層する工程は、
    前記第１絶縁層の上面に、前記ビア配線の上端面及び前記第１配線層の上面と接する第２配線層を形成する工程と、
    前記第１絶縁層の上面に、前記第２配線層の一部を被覆するとともに、前記第１配線層の上面と前記第２配線層の上面及び側面とによって形成される段差を被覆するように、感光性樹脂を主成分とする絶縁性樹脂からなる第２絶縁層を形成する工程と、を有することを特徴とする半導体パッケージの製造方法。
  11. 前記封止樹脂及び前記電子部品を上面側から薄化する工程と、
    薄化後の前記封止樹脂と前記配線構造の絶縁層とを厚さ方向に貫通し、前記第１配線層の上面の一部を露出する貫通孔を形成する工程と、
    を有することを特徴とする請求項１０に記載の半導体パッケージの製造方法。
  12. 前記支持基板を除去する工程と、
    前記第１絶縁層の下面に、前記ビア配線の下端面と接する第３配線層を形成する工程と、
    前記第１絶縁層の下面に、感光性樹脂を主成分とする絶縁性樹脂からなり、前記第３配線層の一部を被覆する最外絶縁層を形成する工程と、
    を有することを特徴とする請求項１０又は１１に記載の半導体パッケージの製造方法。
JP2015241424A 2015-12-10 2015-12-10 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 Active JP6584939B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015241424A JP6584939B2 (ja) 2015-12-10 2015-12-10 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US15/372,913 US9780043B2 (en) 2015-12-10 2016-12-08 Wiring board, semiconductor package, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015241424A JP6584939B2 (ja) 2015-12-10 2015-12-10 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法

Publications (3)

Publication Number Publication Date
JP2017108019A true JP2017108019A (ja) 2017-06-15
JP2017108019A5 JP2017108019A5 (ja) 2018-11-08
JP6584939B2 JP6584939B2 (ja) 2019-10-02

Family

ID=59020190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015241424A Active JP6584939B2 (ja) 2015-12-10 2015-12-10 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法

Country Status (2)

Country Link
US (1) US9780043B2 (ja)
JP (1) JP6584939B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818736B1 (en) * 2017-03-03 2017-11-14 Tdk Corporation Method for producing semiconductor package
KR102069659B1 (ko) 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
TWI642333B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
US10314171B1 (en) * 2017-12-29 2019-06-04 Intel Corporation Package assembly with hermetic cavity
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
TWI690253B (zh) * 2018-11-06 2020-04-01 鈺橋半導體股份有限公司 具有應力調節件之互連基板、其覆晶組體及其製作方法
JP2020161732A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
US11462501B2 (en) * 2019-10-25 2022-10-04 Shinko Electric Industries Co., Ltd. Interconnect substrate and method of making the same
JP2021150567A (ja) 2020-03-23 2021-09-27 キオクシア株式会社 半導体装置及びその製造方法
KR20220007410A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
KR20220086924A (ko) 2020-12-17 2022-06-24 삼성전기주식회사 인쇄회로기판
US20230124933A1 (en) * 2021-10-14 2023-04-20 Advanced Semiconductor Engineering, Inc. Electronic package structure
US11961808B2 (en) * 2021-10-14 2024-04-16 Advanced Semiconductor Engineering, Inc. Electronic package structure with reinforcement element
CN114062076A (zh) * 2021-11-04 2022-02-18 九江德福科技股份有限公司 一种用于铜箔晶体分析的样品制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP2003197849A (ja) * 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2008166464A (ja) * 2006-12-28 2008-07-17 Toppan Printing Co Ltd 配線基板及びその製造方法
US20120032340A1 (en) * 2010-08-06 2012-02-09 Stats Chippac, Ltd. Semiconductor Die and Method of Forming FO-WLCSP Vertical Interconnect Using TSV and TMV
JP2014131034A (ja) * 2012-12-28 2014-07-10 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板
US20150235915A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Design for Semiconductor Packages and Method of Forming Same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5941735B2 (ja) * 2012-04-10 2016-06-29 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP5662551B1 (ja) 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197849A (ja) * 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP2008166464A (ja) * 2006-12-28 2008-07-17 Toppan Printing Co Ltd 配線基板及びその製造方法
US20120032340A1 (en) * 2010-08-06 2012-02-09 Stats Chippac, Ltd. Semiconductor Die and Method of Forming FO-WLCSP Vertical Interconnect Using TSV and TMV
JP2014131034A (ja) * 2012-12-28 2014-07-10 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板
US20150235915A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Design for Semiconductor Packages and Method of Forming Same

Also Published As

Publication number Publication date
US20170170130A1 (en) 2017-06-15
US9780043B2 (en) 2017-10-03
JP6584939B2 (ja) 2019-10-02

Similar Documents

Publication Publication Date Title
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9520352B2 (en) Wiring board and semiconductor device
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US9627308B2 (en) Wiring substrate
JP6375159B2 (ja) 配線基板、半導体パッケージ
US10892216B2 (en) Wiring substrate and semiconductor device
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
US11430725B2 (en) Wiring board and method of manufacturing the same
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
KR20150004749A (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
JP2019041041A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2017050313A (ja) プリント配線板及びプリント配線板の製造方法
JP2016111297A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6612189B2 (ja) 配線基板、半導体装置、および、配線基板の製造方法
JP2017050312A (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190904

R150 Certificate of patent or registration of utility model

Ref document number: 6584939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150