JP7289620B2 - 配線基板、積層型配線基板、半導体装置 - Google Patents

配線基板、積層型配線基板、半導体装置 Download PDF

Info

Publication number
JP7289620B2
JP7289620B2 JP2018174247A JP2018174247A JP7289620B2 JP 7289620 B2 JP7289620 B2 JP 7289620B2 JP 2018174247 A JP2018174247 A JP 2018174247A JP 2018174247 A JP2018174247 A JP 2018174247A JP 7289620 B2 JP7289620 B2 JP 7289620B2
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
insulating
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018174247A
Other languages
English (en)
Other versions
JP2020047735A (ja
Inventor
浩志 種子田
由香里 千野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018174247A priority Critical patent/JP7289620B2/ja
Priority to US16/554,829 priority patent/US10905005B2/en
Publication of JP2020047735A publication Critical patent/JP2020047735A/ja
Application granted granted Critical
Publication of JP7289620B2 publication Critical patent/JP7289620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板、積層型配線基板、半導体装置に関する。
従来より、微細配線構造（配線密度が高い配線層を有する構造）を備えた配線基板が知られている。一例として、ベース基板上に微細配線構造が形成された配線基板が挙げられる（例えば、特許文献１参照）。又、他の例として、補強部材が入った熱硬化性樹脂を用いたコアレスのベース基板上に、感光性樹脂を用いた微細配線構造を形成した配線基板が挙げられる（例えば、特許文献２参照）。
しかし、ベース基板上に微細配線構造を形成した配線基板では、作製が難しい微細配線構造の形成を最後に行うため、そこで不良が発生すると、そこまでの工程がすべて無駄になるという問題がある。
又、ベース基板上に微細配線構造を形成した配線基板では、ベース基板が熱硬化性樹脂を有し、微細配線構造が感光性樹脂を有する場合があるが、一般的に感光性樹脂の熱膨張係数は熱硬化性樹脂の熱膨張係数よりも大きい。加えて、一般的に感光性樹脂の硬化温度は熱硬化性樹脂の硬化温度よりも高いため、感光性樹脂層が常温に戻った時の収縮力は熱硬化性樹脂が常温に戻った時の収縮力よりも大きくなる傾向にある。そのため、配線基板の反りが問題となる。
そこで、ベース基板上に微細配線構造を形成した配線基板に代えて、別々に作製したベース基板と、配線密度が高い配線層を有する配線基板（微細配線基板とする）とを、後で接合した構造の積層型配線基板が提案されている（例えば、特許文献３参照）。
特開２０１６－２２５４１５号公報 特開２０１７－１５７６６６号公報 特開２０１５－０５０３１４号公報
しかしながら、別々に作製したベース基板と微細配線基板とを後で接合する場合、微細配線基板の剛性が低いため、ベース基板に微細配線基板を実装する際のハンドリングが非常に難しいという問題がある。特に、微細配線基板が大きく反っていると、ベース基板への実装が難しくなる。
本発明は、上記の点に鑑みてなされたものであり、配線密度が高い配線層を有し、かつ剛性が高く反りが小さい配線基板を提供することを目的とする。
本配線基板は、第１配線層と、前記第１配線層を被覆する第１絶縁層と、前記第１絶縁層の一方の面に形成された、前記第１配線層よりも配線密度が高くかつ前記第１配線層よりも薄い第２配線層と、前記第１絶縁層の一方の面に形成された、前記第２配線層を被覆する第２絶縁層と、を有し、前記第１絶縁層は、前記第１配線層に近い側に位置する補強部材を有していない第１層と、前記第１層上に積層された補強部材を有している第２層と、前記第２層上に積層された補強部材を有していない第３層と、を含み、前記第１層及び前記第２層は、何れも非感光性の熱硬化性樹脂を主成分とし、前記第１層の熱膨張係数は、前記第２層の熱膨張係数よりも高く、前記第２絶縁層は、感光性樹脂を主成分とし、前記第２配線層は、前記第１絶縁層の一方の面に直接形成されて前記第１配線層と電気的に接続された配線を含み、前記配線は、前記第１絶縁層を貫通するビア配線を介して、前記第１配線層と電気的に接続され、前記ビア配線は、前記第１配線層と接続する部分の面積よりも前記第２配線層と接続する部分の面積の方が大きいことを要件とする。
開示の技術によれば、配線密度が高い配線層を有し、かつ剛性が高く反りが小さい配線基板を提供できる。
第１の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 第１の実施の形態の変形例１に係る配線基板を例示する断面図である。 第１の実施の形態の応用例１に係る積層型配線基板を例示する断面図である。 第１の実施の形態の応用例２に係る積層型配線基板を例示する断面図である。 第１の実施の形態の応用例３に係る半導体装置を例示する断面図である。 実施例１のシミュレーション結果を示すグラフである。 実施例２のシミュレーション結果を示すグラフである。 実施例３のシミュレーション結果を示すグラフである。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する断面図である。
図１を参照するに、第１の実施の形態に係る配線基板１は、配線層１１と、絶縁層１２と、配線層１３と、配線層１４と、絶縁層１５と、配線層１６と、絶縁層１７と、配線層１８と、絶縁層１９と、配線層２０と、はんだ層２１と、接着層２２とを有する。配線基板１の平面形状は、例えば、４０ｍｍ角の正方形状とすることができる。但し、これには限定されず、配線基板１は任意の平面形状とすることができる。
なお、本実施の形態では、便宜上、配線基板１の配線層２０側を上側又は一方の側、接着層２２側を下側又は他方の側とする。又、各部位の配線層２０側の面を一方の面又は上面、接着層２２側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１２の上面１２ａの法線方向から視ることを指し、平面形状とは対象物を絶縁層１２の上面１２ａの法線方向から視た形状を指すものとする。
配線層１１は、最下層の配線層であり、絶縁層１２に被覆されている。配線層１１は、例えば、平面形状が直径１５０μｍ程度の円形のパッドであるが、配線パターンを含んでいてもよい。隣接する配線層１１の間隔は、例えば、２００μｍ程度とすることができる。配線層１１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１１の厚さＴ１１は、例えば、１０～２０μｍ程度とすることができる。なお、配線層１１は、他の配線基板（ベース基板等）と電気的に接続するための外部接続端子（パッド）として機能する。
絶縁層１２は、配線層１１を被覆している。絶縁層１２は、配線層１１に近い側に位置する第１層１２１と、第１層１２１の上面に積層された第２層１２２とを含んでいる。
第１層１２１は、非感光性の熱硬化性樹脂を主成分とし、補強部材を有していない絶縁層である。『非感光性の熱硬化性樹脂を主成分とし』とは、熱硬化性樹脂以外にフィラー等の他の成分を含有してもよいことを意味する。例えば、第１層１２１は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
第１層１２１に用いる非感光性の熱硬化性樹脂としては、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等を挙げることができる。第１層１２１の厚さＴ１２１は、例えば、１５～３０μｍ程度とすることができる。第１層１２１の熱膨張係数（ＣＴＥ）は、第２層１２２の熱膨張係数よりも高く、例えば、２０～３０ｐｐｍ／℃程度とすることができる。
第１層１２１は、配線層１１を被覆している。第１層１２１は、配線層１１の側面のみを被覆してもよいが、配線層１１の上面及び側面を被覆していることが好ましい。言い換えれば、第１層１２１の厚さＴ１２１は、配線層１１の厚さＴ１１よりも薄くてもよいが、配線層１１の厚さＴ１１よりも厚いことが好ましい。配線層１１の下面は、第１層１２１の下面から露出しており、第１層１２１の下面と配線層１１の下面とは、例えば、面一とすることができる。
後述のように、第２層１２２は補強部材１２８を有しているため、樹脂の埋め込み性が悪い。樹脂の埋め込み性が悪い絶縁層で配線層を埋め込もうとすると、絶縁層内にボイドが発生するおそれがある。そこで、第１層１２１の厚さＴ１２１を配線層１１の厚さＴ１１よりも厚くして、配線層１１を補強部材を有していない第１層１２１で埋め込むことが好ましい。配線層１１を補強部材を有していない埋め込み性が良好な第１層１２１で埋め込むことによりボイドが発生することを抑制できる。
第２層１２２は、非感光性の熱硬化性樹脂を主成分とし、補強部材１２８を有している絶縁層であり、第１層１２１よりも剛性が高い。第２層１２２は、補強部材１２８に非感光性の熱硬化性樹脂を含浸させた構成とすることができる。第２層１２２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
第２層１２２に用いる非感光性の熱硬化性樹脂としては、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等を挙げることができる。第２層１２２の厚さＴ１２２は、例えば、３０～５０μｍ程度とすることができる。第２層１２２の熱膨張係数は、第１層１２１の熱膨張係数よりも低く、例えば、１６ｐｐｍ／℃以下程度とすることができる。
補強部材１２８としては、例えば、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布等を用いることができる。
なお、第１層１２１と第２層１２２に用いる熱硬化性樹脂の種類や厚さは独立に決定することができる。つまり、第１層１２１と第２層１２２には、同一の熱硬化性樹脂を用いてもよいし、異なる熱硬化性樹脂を用いてもよい。又、第１層１２１と第２層１２２とは、同一の厚さであってもよいし、異なる厚さであってもよい。又、第１層１２１と第２層１２２の何れか一方がフィラーを含有してもよいし、双方がフィラーを含有してもよい。又、双方がフィラーを含有する場合、フィラーの種類や含有量は同一としてもよいし、異なっていてもよい。
配線層１１の下面には、はんだ層２１が形成されている。はんだ層２１の材料としては、例えば、ＳｎＢｉはんだ等を用いることができる。はんだ層２１の厚さは、例えば、１５～２５μｍ程度とすることができる。はんだ層２１は、絶縁層１２の下面１２ｂ（第１層１２１の下面）に形成された接着層２２に被覆されている。接着層２２の材料としては、例えば、エポキシ系の絶縁性樹脂等を用いることができる。接着層２２の厚さは、例えば、２５～３０μｍ程度とすることができる。なお、はんだ層２１及び接着層２２は、配線基板１の必須の構成要素ではなく、必要なときに形成すればよい。
配線層１３は、絶縁層１２に埋設されたビア配線である。より詳しくは、配線層１３は、絶縁層１２（第１層１２１及び第２層１２２）を貫通し配線層１１の上面を露出するビアホール１２ｘ内に充填されたビア配線であり、配線層１１と電気的に接続されている。ビアホール１２ｘは、絶縁層１５側に開口されている開口部の径が配線層１１の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール１２ｘの開口部の径は、例えば６０～７０μｍ程度とすることができる。
ビア配線である配線層１３の上面は、絶縁層１２の上面１２ａ（第２層１２２の上面）から露出している。配線層１３の上面は、例えば、絶縁層１２の上面１２ａと面一とすることができる。配線層１３の上面（第２層１２２側の端面）は、配線層１４の下面と直接接合されている。又、配線層１３の下面（第１層１２１側の端面）は、絶縁層１２内で配線層１１と直接接合されている。配線層１３の材料は、例えば、配線層１１と同様とすることができる。
なお、本実施の形態では、配線層１３は、絶縁層１２のビアホール１２ｘに形成されたビア配線のみからなる。言い換えれば、配線層１３には、絶縁層１２の上面１２ａに一体的に形成される配線パターンはない。配線層１３と配線層１４は、電気的には接続されているが、一体的ではない。具体的には、後述する製造方法において、配線層１４をセミアディティブ法で形成した場合には、配線層１３の上面と配線層１４の下面の境界にはシード層が介在する。このような構造とする理由は、後述の配線層１４として高密度の配線パターン（例えば、ライン／スペースが３μｍ／３μｍ程度）を形成するためである。詳しくは、配線基板１の製造方法の項で説明する。
配線層１４は、絶縁層１２の上面１２ａに形成されている。配線層１４は、絶縁層１２の上面１２ａに直接形成されており、配線層１３を介して配線層１１と電気的に接続された配線（配線パターンやパッド）を含んでいる。すなわち、配線層１４の下面の一部は、配線層１３の上面と接しており、両者は電気的に接続されている。配線層１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１４は、複数の導体層が積層された積層膜であってもよい。配線層１４は、配線層１１よりも配線密度が高く（ライン／スペースが狭く）、かつ配線層１１よりも薄い。本明細書では、ライン／スペースが８μｍ／８μｍ以下の配線層を配線密度が高い配線層とする。配線層１４のライン／スペースは、例えば、１μｍ／１μｍ～３μｍ／３μｍ程度とすることができる。配線層１４の厚さＴ１４は、例えば、１～３μｍ程度とすることができる。
なお、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペースが２μｍ／２μｍと記載されていた場合、配線幅が２μｍで隣り合う配線同士の間隔が２μｍであることを表す。
絶縁層１５は、感光性の絶縁性樹脂を主成分とする絶縁層である。『感光性の絶縁性樹脂を主成分とする』とは、感光性の絶縁性樹脂以外にフィラー等の他の成分を含有してもよいことを意味する。例えば、絶縁層１５は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
絶縁層１５は、絶縁層１２の上面１２ａに、配線層１４を被覆するように形成されている。絶縁層１５に用いる感光性の絶縁性樹脂としては、例えば、フェノール系樹脂やポリイミド系樹脂等を挙げることができる。絶縁層１５の厚さは、例えば５～１０μｍ程度とすることができる。
配線層１６は、絶縁層１５の一方の側に形成されており、配線層１４と電気的に接続されている。配線層１６は、絶縁層１５を貫通し配線層１４の上面を露出するビアホール１５ｘ内に充填されたビア配線、及び絶縁層１５の上面に形成された配線パターンを含んでいる。ビアホール１５ｘは、絶縁層１７側に開口されている開口部の径が配線層１４の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール１５ｘの開口部の径は、例えば１０～２０μｍ程度とすることができる。配線層１６の材料、配線層１６を構成する配線パターンの厚さは、例えば、配線層１４と同様とすることができる。
なお、配線層１６のライン／スペースは、例えば、１μｍ／１μｍ～３μｍ／３μｍ程度とすることができるが、配線層１４よりも更にライン／スペースを狭くすることが可能である。すなわち、絶縁層１２の上面１２ａは研磨された面であり、絶縁層１２の下面１２ｂよりも平滑である。しかし、感光性の絶縁性樹脂を主成分とする絶縁層１５の上面は、非感光性の熱硬化性樹脂を主成分とする絶縁層１２の上面１２ａよりも更に平滑である。そのため、配線層１６のライン／スペースは、配線層１４のライン／スペースよりも狭くすることができる。例えば、配線層１４のライン／スペースを３μｍ／３μｍ、配線層１６のライン／スペースを１μｍ／１μｍとすることができる。後述の配線層１８及び２０についても同様である。
絶縁層１７は、絶縁層１５の一方の面に、配線層１６を被覆するように形成されている。絶縁層１７の材料や厚さは、例えば、絶縁層１５と同様とすることができる。絶縁層１７は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層１８は、絶縁層１７の一方の側に形成されており、配線層１６と電気的に接続されている。配線層１８は、絶縁層１７を貫通し配線層１６の上面を露出するビアホール１７ｘ内に充填されたビア配線、及び絶縁層１７の上面に形成された配線パターンを含んでいる。ビアホール１７ｘは、絶縁層１９側に開口されている開口部の径が配線層１６の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール１７ｘの開口部の径は、例えば１０～２０μｍ程度とすることができる。配線層１８の材料、配線層１８を構成する配線パターンの厚さは、例えば、配線層１４と同様とすることができる。配線層１８を構成する配線パターンのライン／スペースは、例えば、配線層１６と同様とすることができる。
絶縁層１９は、絶縁層１７の一方の面に、配線層１８を被覆するように形成されている。絶縁層１９の材料や厚さは、例えば、絶縁層１５と同様とすることができる。絶縁層１９は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層２０は、絶縁層１９の一方の側に形成されている。配線層２０は、絶縁層１９を貫通し配線層１８の上面を露出するビアホール１９ｘ内に充填されたビア配線、及び絶縁層１９の上面から突出するパッドを含んでいる。ビアホール１９ｘは、パッド側に開口されている開口部の径が配線層１８の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール１９ｘの開口部の径は、例えば１０～２０μｍ程度とすることができる。
配線層２０の材料は、例えば、配線層１４と同様とすることができる。配線層２０の厚さ（絶縁層１９の上面から突出するパッド部分も含む）は、例えば、１０μｍ程度とすることができる。配線層２０を構成するパッドの平面形状は、例えば、直径が２０～３０μｍ程度の円形とすることができる。配線層２０を構成するパッドのピッチは、例えば、４０～５０μｍ程度とすることができる。なお、配線層２０を構成するパッドは、半導体チップ等の電子部品と電気的に接続するために使用することができる。
なお、配線層２０を構成するパッドの表面（上面のみ、又は、上面及び側面）に表面処理層（図示せず）を形成してもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、配線層２０を構成するパッドの表面（上面のみ、又は、上面及び側面）に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層を形成してもよい。
なお、各絶縁層の熱膨張係数は、例えば、フィラーの含有量や絶縁性樹脂の組成等により所定値に調整できる。但し、感光性樹脂を主成分とする絶縁層では、フィラーの含有量が多くなると露光が不可能となるため、含有可能なフィラーの量には制限（上限）がある。従って、感光性樹脂を主成分とする絶縁層の熱膨張係数は、非感光性の熱硬化性樹脂を主成分とする絶縁層の熱膨張係数よりも大きくなる傾向がある。フィラーとしては、前述のシリカ（ＳｉＯ２）以外に、例えば、カオリン（Ａｌ２Ｓｉ２Ｏ５（ＯＨ４））、タルク（Ｍｇ３Ｓｉ４Ｏ１０（ＯＨ２））、アルミナ（Ａｌ２Ｏ３）等を用いてもよい。又、これらを混在させてもよい。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２～図７は、第１の実施の形態に係る配線基板の製造工程を例示する図である。なお、ここでは、１つの配線基板を作製する工程の例を示すが、配線基板となる複数の部分を作製し、その後個片化して各配線基板とする工程としてもよい。
まず、図２（ａ）に示す工程では、支持体１００を準備する。支持体１００は、例えば、両面に銅箔１０２が形成されたコア基板１０１の両側に、プリプレグ１０３及びキャリア付き銅箔１０４を順次積層した構造である。コア基板１０１は、例えば、厚さが０．７ｍｍ程度のガラスエポキシ基板であり、銅箔１０２の厚さは、例えば、７～５０μｍ程度とすることができる。プリプレグ１０３は、例えば、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等を予めガラス繊維やアラミド繊維等の織布や不織布に含浸させたものである。
キャリア付き銅箔１０４は、例えば銅からなる厚さ１０～５０μｍ程度の厚箔（キャリア箔）１０４ｂ上に、剥離層（図示せず）を介して、例えば銅からなる厚さ１．５～５μｍ程度の薄箔１０４ａが剥離可能な状態で貼着された構造を有する。厚箔１０４ｂは、薄箔１０４ａの取り扱いを容易にするための支持材として設けられている。厚箔１０４ｂは、プリプレグ１０３により、コア基板１０１の銅箔１０２と接着されている。薄箔１０４ａは、支持体１００の両側の最外層に配置されている。
なお、上記の支持体１００の構造は一例であり、これには限定されない。例えば、支持体１００において、コア基板１０１に代えて、複数のプリプレグ１０３が積層された積層体を用いてもよい。又、支持体１００は、ガラス基板や金属基板等の両側に、剥離層を介してキャリア付き銅箔１０４を配置した構造としてもよい。
次に、図２（ｂ）に示す工程では、上側のキャリア付き銅箔１０４の上面（薄箔１０４ａの上面）の全体に感光性のレジスト層５００を形成し、レジスト層５００を露光及び現像し、配線層１１を形成する部分を露出する開口部５００ｘを形成する。同様に、下側のキャリア付き銅箔１０４の下面（薄箔１０４ａの下面）の全体に感光性のレジスト層５１０を形成し、レジスト層５１０を露光及び現像し、配線層３１を形成する部分を露出する開口部５１０ｘを形成する。レジスト層５００及び５１０としては、例えば、ドライフィルムレジストを用いることができる。開口部５００ｘと開口部５１０ｘとは、支持体１００を介して互いに対向する位置に形成される。そして、上側のキャリア付き銅箔１０４を給電層とする電解めっき法により、開口部５００ｘ内に露出するキャリア付き銅箔１０４の上面に電解めっき層である配線層１１を形成する。同様に、下側のキャリア付き銅箔１０４を給電層とする電解めっき法により、開口部５１０ｘ内に露出するキャリア付き銅箔１０４の下面に電解めっき層である配線層３１を形成する。配線層１１の材料や厚さは、前述の通りである。配線層３１の材料や厚さは、例えば、配線層１１と同様とすることができる。
次に、図２（ｃ）に示す工程では、レジスト層５００及び５１０を剥離する。次に、図２（ｄ）に示す工程では、上側のキャリア付き銅箔１０４の上面の全体に配線層１１を被覆する感光性のレジスト層５２０を形成し、下側のキャリア付き銅箔１０４の下面の全体に配線層３１を被覆する感光性のレジスト層５３０を形成する。レジスト層５２０及び５３０としては、例えば、ドライフィルムレジストを用いることができる。そして、レジスト層５２０を露光及び現像し、上側のキャリア付き銅箔１０４の外周部を露出する開口部５２０ｘを形成する。又、レジスト層５３０を露光及び現像し、下側のキャリア付き銅箔１０４の外周部を露出する開口部５３０ｘを形成する。開口部５２０ｘと開口部５３０ｘとは、支持体１００を介して互いに対向する位置に形成される。
次に、図３（ａ）に示す工程では、図２（ｄ）に示す開口部５２０ｘ内に露出する上側のキャリア付き銅箔１０４、及び図２（ｄ）に示す開口部５３０ｘ内に露出する下側のキャリア付き銅箔１０４をエッチングにより除去する。これにより、支持体１００の一方の側の外周部に上側のプリプレグ１０３の上面が露出し、支持体１００の他方の側の外周部に下側のプリプレグ１０３の下面が露出する。その後、レジスト層５２０及び５３０を剥離する。なお、支持体１００の一方の側及び他方の側の外周部に各々プリプレグ１０３を露出させるのは、各々のプリプレグ１０３と絶縁層１２及び３２とがキャリア付き銅箔１０４を介さずに直接接する領域を設けることで、両者の密着性を向上するためである。
次に、図３（ｂ）に示す工程では、上側のプリプレグ１０３の上面に、上側のキャリア付き銅箔１０４及び配線層１１を被覆する絶縁層１２を形成する。又、下側のプリプレグ１０３の下面に、下側のキャリア付き銅箔１０４及び配線層３１を被覆する絶縁層３２を形成する。
具体的には、例えば、非感光性の熱硬化性樹脂を主成分とし、補強部材を有していない半硬化状態のフィルム状の絶縁性樹脂を準備する。そして、上側のプリプレグ１０３の上面に、この絶縁性樹脂を、キャリア付き銅箔１０４及び配線層１１を被覆するようにラミネートし、加熱及び加圧しながら硬化させて第１層１２１を形成する。
次に、非感光性の熱硬化性樹脂を主成分とし、補強部材１２８を有している半硬化状態のフィルム状の絶縁性樹脂を準備する。そして、第１層１２１の上面に、この絶縁性樹脂をラミネートし、加熱及び加圧しながら硬化させて第２層１２２を形成し、第１層１２１上に第２層１２２が積層された絶縁層１２とする。第１層１２１及び第２層１２２の材料や厚さ、熱膨張係数等は、前述の通りである。
同様にして、下側のプリプレグ１０３の下面に、第１層３２１上に補強部材３２８を有する第２層３２２が積層された絶縁層３２を形成する。第１層３２１及び第２層３２２の材料や厚さ、熱膨張係数等は、第１層１２１及び第２層１２２と同様とすることができる。
なお、上記の工程は一例である。例えば、非感光性の熱硬化性樹脂を主成分とし、補強部材を有していない半硬化状態の絶縁性樹脂上に、非感光性の熱硬化性樹脂を主成分とし、補強部材１２８を有している半硬化状態の絶縁性樹脂を積層した多層フィルムを用いてもよい。この場合、上側のプリプレグ１０３の上面に、半硬化状態の多層フィルムを、キャリア付き銅箔１０４及び配線層１１を被覆するようにラミネートし、加熱及び加圧しながら硬化させて第１層１２１上に第２層１２２が積層された絶縁層１２とすることができる。絶縁層３２についても、同様の多層フィルムにより形成することができる。
次に、図３（ｃ）に示す工程では、絶縁層１２に、絶縁層１２を貫通し配線層１１の上面を露出させるビアホール１２ｘを形成する。同様に、絶縁層３２に、絶縁層３２を貫通し配線層３１の下面を露出させるビアホール３２ｘを形成する。ビアホール１２ｘ及び３２ｘは、例えば、ＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等を用いたレーザ加工法により形成できる。ビアホール１２ｘ及び３２ｘを形成後、デスミア処理を行い、ビアホール１２ｘ及び３２ｘの底部に各々露出する配線層１１及び３１の表面に付着した樹脂残渣を除去することが好ましい。
次に、図４（ａ）～図４（ｃ）に示す工程では、配線層１３及び３３を形成する。配線層１３及び３３は、例えば、セミアディティブ法を用いて形成できる。具体的には、まず、図４（ａ）に示すように、ビアホール１２ｘの内壁を含む絶縁層１２の表面及びビアホール１２ｘ内に露出する配線層１１の表面に、無電解めっき法やスパッタ法によりシード層１３１を形成する。同様に、ビアホール３２ｘの内壁を含む絶縁層３２の表面及びビアホール３２ｘ内に露出する配線層３１の表面に、無電解めっき法やスパッタ法によりシード層３３１を形成する。シード層１３１及び３３１としては、例えば、厚さ１００～３５０ｎｍ程度の銅層を用いることができる。又、シード層１３１及び３３１として、厚さ２０～５０ｎｍ程度のチタン層と厚さ１００～３００ｎｍ程度の銅層をこの順番で積層した積層膜を用いてもよい。シード層１３１及び３３１の下層にチタン層を形成することにより、絶縁層１２と配線層１３との密着性及び絶縁層３２と配線層３３との密着性を向上できる。チタンに代えて、窒化チタン等を用いても構わない。なお、チタンや窒化チタンは、銅よりも耐腐食性の高い金属である。
次に、図４（ｂ）に示すように、シード層１３１の上面の全体に感光性のレジスト層５４０を形成し、レジスト層５４０を露光及び現像し、配線層１３を形成する部分を露出する開口部５４０ｘを形成する。同様に、シード層３３１の下面の全体に感光性のレジスト層５５０を形成し、レジスト層５５０を露光及び現像し、配線層３３を形成する部分を露出する開口部５５０ｘを形成する。レジスト層５４０及び５５０としては、例えば、ドライフィルムレジストを用いることができる。開口部５４０ｘと開口部５５０ｘとは、支持体１００を介して互いに対向する位置に形成される。そして、シード層１３１を給電層とする電解めっき法により、開口部５４０ｘ内に露出するシード層１３１の上面に電解めっき層１３２（例えば、銅層）を形成する。同様に、シード層３３１を給電層とする電解めっき法により、開口部５５０ｘ内に露出するシード層３３１の下面に電解めっき層３３２（例えば、銅層）を形成する。
次に、図４（ｃ）に示すように、レジスト層５４０を剥離した後、電解めっき層１３２をマスクにして、電解めっき層１３２に覆われていない部分のシード層１３１をエッチングにより除去する。これにより、シード層１３１上に電解めっき層１３２が積層された配線層１３が形成される。同様に、レジスト層５５０を剥離した後、電解めっき層３３２をマスクにして、電解めっき層３３２に覆われていない部分のシード層３３１をエッチングにより除去する。これにより、シード層３３１上に電解めっき層３３２が積層された配線層３３が形成される。
ここまでの工程により、支持体１００を中心として絶縁層及び配線層が上下対称に配置された層構造が形成される。このような上下対称の層構造とすることにより、支持体１００の上下で物性値（弾性率や熱膨張係数）のバランスがとれるため、配線基板１の製造工程の途中の構造体に反りが発生することを抑制できる。なお、下側の層構造は配線基板として製品化される部分ではないが、下側の層構造も配線基板１として完成させ、製品化してもよい。又、配線基板１の製造工程の途中の構造体の反りが問題とならない場合には、支持体１００の下側には層構造を形成しなくてもよい。
次に、図５（ａ）に示す工程では、配線層１３の上面側を研磨して絶縁層１２の上面１２ａ及びビアホール１２ｘ内を充填する配線層１３の上面を露出させ、ビアホール１２ｘ内に充填されたビア配線である配線層１３を形成する。配線層１３の研磨には、例えば、ＣＭＰ法（chemical mechanical polishing法）等を用いることができる。配線層１３の上面は、例えば、絶縁層１２の上面１２ａと面一とすることができる。
配線層１３を研磨する際、絶縁層１２の上面１２ａの一部を同時に研磨して除去してもよい。配線層１３と共に絶縁層１２の上面１２ａを研磨し、絶縁層１２の上面１２ａの一部を除去することにより、絶縁層１２の上面１２ａの粗度を研磨前より小さくできる。つまり、絶縁層１２の上面１２ａの平滑度を向上できる。絶縁層１２の上面１２ａの粗度はＣＭＰ法を実行する前（研磨前）は、例えば、Ｒａ３００～４００ｎｍ程度であり、ＣＭＰ法を実行することによりＲａ１５～４０ｎｍ程度とすることができる。このように、絶縁層１２の上面１２ａの粗度を低減して平滑度を向上することにより、後工程において、微細配線（配線密度が高い配線層）の形成が可能となる。なお、絶縁層１２の下面１２ｂの粗度は、例えば、Ｒａ１８０～２８０ｎｍ程度である。
次に、図５（ｂ）に示す工程では、配線層１４を形成する。配線層１４は、配線層１３や３３と同様に、例えば、セミアディティブ法を用いて形成できる。具体的には、まず、配線層１３の上面及び絶縁層１２の上面１２ａを連続的に被覆するように、無電解めっき法やスパッタ法によりシード層を形成する。なお、シード層の形成に無電解めっき法を用いてもよいが、スパッタ法を用いる方が薄い膜を形成できるので、配線層の高密度化に対してはスパッタ法を用いる方が有利である。
そして、シード層の上面の全体に感光性のレジスト層を形成し、レジスト層を露光及び現像し、配線層１４を形成する部分を露出する開口部を形成する。そして、シード層を給電層とする電解めっき法により、開口部内に露出するシード層の上面に電解めっき層を形成する。そして、レジスト層を剥離した後、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された配線層１４が形成される。配線層１４の材料や厚さ、ライン／スペース等は、前述の通りである。なお、配線層１４は、シード層上に電解めっき層が積層された構造となるが、図５等において、シード層と電解めっき層との区別は省略されている（他の配線層についても同様に省略する場合がある）。
次に、図５（ｃ）に示す工程では、配線層１４を被覆するように、絶縁層１２の上面１２ａに液状又はペースト状の感光性の絶縁性樹脂を塗布後、硬化しない程度の温度で加熱して半硬化状態の絶縁層１５を形成する。絶縁層１５の材料や厚さは、前述の通りである。次に、図６（ａ）に示す工程では、例えば、フォトリソグラフィ法によりビアホール１５ｘを形成後、絶縁層１５を硬化温度以上に加熱して硬化させる。感光性の絶縁性樹脂を主成分とする絶縁層１５の上面は、絶縁層１２の上面１２ａよりも更に平滑となる。絶縁層１５の上面の粗度は、例えば、Ｒａ２～６ｎｍ程度とすることができる。
次に、図６（ｂ）に示す工程では、図５（ｂ）～図６（ａ）と同様の工程を繰り返して配線層１６、絶縁層１７、配線層１８、及び絶縁層１９を形成し、その後、図５（ｂ）の工程と同様にして配線層２０を形成する。配線層１６、絶縁層１７、配線層１８、絶縁層１９、及び配線層２０の材料や厚さは、前述の通りである。必要に応じ、配線層２０を構成するパッドの表面（上面のみ、又は、上面及び側面）に前述の表面処理層を形成してもよい。
次に、図６（ｃ）に示す工程では、図６（ｂ）に示す構造体の外周部をダイシングブレード等を用いて切断する。切断は、絶縁層１２と上側のプリプレグ１０３とが直接接している領域、及び絶縁層３２と下側のプリプレグ１０３とが直接接している領域を除去するように行う。これにより、図７（ａ）に示すように、厚箔１０４ｂと薄箔１０４ａとが接している部分を容易に剥離することが可能となる。すなわち、支持体１００の主要部分を容易に除去できる。
次に、図７（ｂ）に示す工程では、図７（ａ）に示す支持体１００の主要部分を除去した構造体（図７（ａ）で傾斜して図示している部分）から薄箔１０４ａを除去する。薄箔１０４ａは、例えば、ウェットエッチングにより除去できる。これにより、絶縁層１２の下面１２ｂに配線層１１の下面が露出する。絶縁層１２の下面１２ｂと配線層１１の下面とは、例えば、面一とすることができる。
次に、図７（ｃ）に示す工程では、配線層１１の下面にスクリーン印刷等によりはんだ層２１を形成する。はんだ層２１の材料や厚さは、前述の通りである。そして、絶縁層１２の下面１２ｂに、はんだ層２１を被覆する接着層２２を形成する。接着層２２は、例えば、絶縁層１２の下面１２ｂに、はんだ層２１を被覆するように、ＮＣＦ（Non Conductive Film）と称される絶縁性の熱硬化性樹脂のフィルムをラミネートし、加熱して硬化させることで形成できる。以上の工程により、配線基板１が完成する。なお、はんだ層２１及び接着層２２は、配線基板１の必須の構成要素ではなく、必要なとき（例えば、配線基板１をベース基板上に実装する直前）に形成すればよい。
このように、配線基板１は、配線層１１と、配線層１１よりも配線密度が高くかつ配線層１１よりも薄い配線層１４とを有している。そして、配線層１４の下層となる絶縁層１２は、配線層１１に近い側に位置する補強部材を有していない第１層１２１と、第１層１２１上に積層された補強部材１２８を有している第２層１２２とを含んでいる。そして、第１層１２１及び第２層１２２は、何れも非感光性の熱硬化性樹脂を主成分とし、第１層１２１の熱膨張係数は第２層１２２の熱膨張係数よりも高い。
配線基板１が補強部材１２８を有している第２層１２２を含むことにより、配線基板１の剛性を高めることができる。
又、仮に第１層１２１を設けていない配線基板１Ｘ（他の層構成は配線基板１と同じ）を考えた場合、熱をかけた後常温に戻すと、配線基板１Ｘは、配線層１１側が凸となる方向に反ろうとする。例えば、図７（ａ）に示すように支持体１００の主要部分を除去した後に反ろうとする。しかし、配線基板１では、第２層１２２の下層に、第２層１２２よりも熱膨張係数が高い第１層１２１を設けているため、熱をかけた後常温に戻すと、第１層１２１が第２層１２２よりも収縮する。第１層１２１が第２層１２２よりも収縮することにより、配線層１１側が凸となる方向の反りに対抗する力が働くため、支持体１００を除去した後においても、配線基板１の反りを抑制することができる。
又、第１層１２１は補強部材を有していないため、配線層１１の埋め込み性が悪化することを防止できる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは配線層１１を被覆する絶縁層の層構造が異なる例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図８は、第１の実施の形態の変形例１に係る配線基板を例示する断面図である。図８を参照するに、配線基板１Ａは、絶縁層１２が絶縁層１２Ａに置換された点が、配線基板１（図１参照）と相違する。
絶縁層１２Ａは、第１層１２１と、第１層１２１の上面に積層された第２層１２２と、第２層１２２の上面に積層された第３層１２３とを備えている。第３層１２３は、第１層１２１と同様に、非感光性の熱硬化性樹脂を主成分とし、補強部材を有していない絶縁層である。但し、第３層１２３は、第１層１２１よりも剛性が低い。
第３層１２３に用いる非感光性の熱硬化性樹脂は、例えば、第１層１２１に用いる非感光性の熱硬化性樹脂として例示した材料の中から適宜選択することができる。第１層１２１と第３層１２３とが同一の熱硬化性樹脂を主成分とする場合は、第３層１２３の厚さＴ１２３を第１層１２１の厚さＴ１２１よりも薄くすることで、第３層１２３の剛性を第１層１２１の剛性よりも低くできる。第１層１２１と第３層１２３とを異なる材料から形成し、かつ厚さの関係を適宜調整することで、第３層１２３の剛性を第１層１２１の剛性より低くしてもよい。
絶縁層１２Ａを作製するには、例えば、図２（ａ）～図３（ａ）と同様の工程を実行後、図３（ｂ）に示す工程で、非感光性の熱硬化性樹脂を主成分とし、補強部材を有していない半硬化状態のフィルム状の絶縁性樹脂を準備する。そして、第１層１２１上に第２層１２２を積層した後、第２層１２２の上面に、この絶縁性樹脂をラミネートし、加熱及び加圧しながら硬化させて第３層１２３を形成する。更に、図３（ｃ）～図４（ｃ）と同様の工程を実行後、図５（ａ）に示す工程で、配線層１３の上面側を研磨する際に、絶縁層１２の第３層１２３の上面側を同時に研磨して、第３層１２３を所望の厚さにすればよい。配線層１３の上面側を研磨する際に、絶縁層１２の第３層１２３の上面側を同時に研磨して、第３層１２３を全て除去することで、第１の実施の形態に係る絶縁層１２を作製することも可能である。
なお、図３（ｂ）に示す工程で、非感光性の熱硬化性樹脂を主成分とし補強部材を有していない半硬化状態の絶縁性樹脂、非感光性の熱硬化性樹脂を主成分とし補強部材１２８を有している半硬化状態の絶縁性樹脂、及び非感光性の熱硬化性樹脂を主成分とし補強部材を有していない半硬化状態の絶縁性樹脂を順次積層した多層フィルムを用いてもよい。この場合、上側のプリプレグ１０３の上面に、半硬化状態の多層フィルムを、キャリア付き銅箔１０４及び配線層１１を被覆するようにラミネートする。そして、半硬化状態の多層フィルムを加熱及び加圧しながら硬化させて第１層１２１上に第２層１２２及び第３層１２３が順次積層された絶縁層１２Ａとすることができる。
このように、配線基板１Ａにおいて、絶縁層１２Ａは、第２層１２２上に積層された補強部材を有していない第３層１２３を含んでおり、第３層１２３は第１層１２１よりも剛性が低い。
前述のように、樹脂の埋め込み性の観点から、第１層１２１の厚さＴ１２１は配線層１１の厚さＴ１１よりも厚いことが好ましい。しかし、第１層１２１を厚くすると、第１層１２１側の収縮力が大きくなり、配線層１１側が凹となる方向に反ってしまう場合がある。その場合、第２層１２２の第１層１２１とは反対側に、第１層１２１よりも剛性が低い第３層１２３を設けることにより、配線層１１側が凹となる方向の反りを抑制することができる。
第３層１２３は第２層１２２上に積層後、上面側を研磨することで、容易に厚さを調整することができる。例えば、研磨後に数μｍ程度まで薄くすることも可能である。
第３層１２３の上面には、配線層１１よりも配線密度の高い配線層１４が形成される。そのため、研磨後の第３層１２３の上面は、できるだけ平滑であることが好ましい。第３層１２３を補強部材を有していない層とすることにより、研磨後の第３層１２３の上面を平滑化することが容易となる。
第３層１２３と第１層１２１とが同一の熱硬化性樹脂を主成分とする場合は、第３層１２３の剛性を第１層１２１より低くするために厚さのファクターのみを考慮すればよいため、剛性を容易に調整することができる。
〈第１の実施の形態の応用例１〉
第１の実施の形態の応用例１は、第１の実施の形態に係る配線基板をベース基板上に実装した積層型配線基板の例を示す。なお、第１の実施の形態の応用例１において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図９は、第１の実施の形態の応用例１に係る積層型配線基板を例示する断面図である。図９を参照するに、積層型配線基板３は、ベース基板２上に配線基板１が実装された多層配線基板である。
ベース基板２は、コア層５０の両面に配線層及び絶縁層が積層された多層配線基板であり、例えば、周知のビルドアップ工法により作製できる。ベース基板２の有する各配線層は、配線基板１の配線層１４、１６、１８、２０に比べて配線密度が低い（ライン／スペースが広い）。ベース基板２の有する各配線層のライン／スペースは、例えば、２０μｍ／２０μｍ程度とすることができる。
ベース基板２において、コア層５０の一方の面には、配線層５２と、絶縁層５３と、配線層５４と、絶縁層５５と、配線層５６と、ソルダーレジスト層５７と、配線層５８とが順次積層されている。又、コア層５０の他方の面には、配線層６２と、絶縁層６３と、配線層６４と、絶縁層６５と、配線層６６と、ソルダーレジスト層６７とが順次積層されている。
コア層５０としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層５０として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂やポリイミド系樹脂等を含浸させた基板等を用いてもよい。コア層５０の厚さは、例えば、６０～４００μｍ程度とすることができる。コア層５０には、コア層５０を厚さ方向に貫通する貫通孔５０ｘが設けられている。貫通孔５０ｘの平面形状は例えば円形である。
配線層５２は、コア層５０の一方の面に形成されている。又、配線層６２は、コア層５０の他方の面に形成されている。配線層５２と配線層６２とは、貫通孔５０ｘ内に形成された貫通配線５１により電気的に接続されている。配線層５２及び６２は、各々所定の平面形状にパターニングされている。配線層５２及び６２、並びに貫通配線５１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層５２及び６２の厚さは、例えば、１０～３０μｍ程度とすることができる。なお、配線層５２と配線層６２と貫通配線５１とは一体に形成されたものであってもよい。
絶縁層５３は、コア層５０の一方の面に配線層５２を覆うように形成されている。絶縁層５３の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂を主成分とする絶縁性樹脂等を用いることができる。絶縁層５３の厚さは、例えば３０～４０μｍ程度とすることができる。絶縁層５３は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
配線層５４は、絶縁層５３の一方の側に形成されている。配線層５４は、絶縁層５３を貫通し配線層５２の上面を露出するビアホール５３ｘ内に充填されたビア配線、及び絶縁層５３の上面に形成された配線パターンを含んでいる。配線層５４を構成する配線パターンは、ビア配線を介して、配線層５２と電気的に接続されている。ビアホール５３ｘは、絶縁層５５側に開口されている開口部の径が配線層５２の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層５４の材料や配線パターンの厚さは、例えば、配線層５２と同様とすることができる。
絶縁層５５は、絶縁層５３の上面に配線層５４を覆うように形成されている。絶縁層５５の材料や厚さは、例えば、絶縁層５３と同様とすることができる。絶縁層５５は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
配線層５６は、絶縁層５５の一方の側に形成されている。配線層５６は、絶縁層５５を貫通し配線層５４の上面を露出するビアホール５５ｘ内に充填されたビア配線、及び絶縁層５５の上面に形成された配線パターンを含んでいる。配線層５６を構成する配線パターンは、ビア配線を介して、配線層５４と電気的に接続されている。ビアホール５５ｘは、ソルダーレジスト層５７側に開口されている開口部の径が配線層５４の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層５６の材料や配線パターンの厚さは、例えば、配線層５２と同様とすることができる。
ソルダーレジスト層５７は、絶縁層５５の上面に、配線層５６を覆うように形成されている。ソルダーレジスト層５７は、例えば、エポキシ系樹脂やアクリル系樹脂等の感光性樹脂等から形成することができる。ソルダーレジスト層５７の厚さは、例えば１５～３５μｍ程度とすることができる。
配線層５８は、ソルダーレジスト層５７の一方の側に形成されている。配線層５８は、ソルダーレジスト層５７を貫通し配線層５６の上面を露出するビアホール５７ｘ内に充填されたビア配線、及びソルダーレジスト層５７の上面に形成されたパッドを含んでいる。配線層５８を構成するパッドは、ビア配線を介して、配線層５６と電気的に接続されている。ビアホール５７ｘは、配線基板１側に開口されている開口部の径が配線層５６の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。配線層５８の材料や配線パターンの厚さは、例えば、配線層５２と同様とすることができる。配線層５８のを構成するパッドの平面形状は、例えば、円形とすることができる。必要に応じ、配線層５８を構成するパッドの表面（上面のみ、又は、上面及び側面）に前述の表面処理層を形成してもよい。
絶縁層６３は、コア層５０の他方の面に配線層６２を覆うように形成されている。絶縁層６３の材料や厚さは、例えば、絶縁層５３と同様とすることができる。絶縁層６３は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
配線層６４は、絶縁層６３の他方の側に形成されている。配線層６４は、絶縁層６３を貫通し配線層６２の下面を露出するビアホール６３ｘ内に充填されたビア配線、及び絶縁層６３の下面に形成された配線パターンを含んでいる。配線層６４を構成する配線パターンは、ビア配線を介して、配線層６２と電気的に接続されている。ビアホール６３ｘは、絶縁層６５側に開口されている開口部の径が配線層６２の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。配線層６４の材料や厚さは、例えば、配線層５２と同様とすることができる。
絶縁層６５は、絶縁層６３の下面に配線層６４を覆うように形成されている。絶縁層６５の材料や厚さは、例えば、絶縁層５３と同様とすることができる。絶縁層６５は、シリカ（ＳｉＯ２）等のフィラーを含有することができる。
配線層６６は、絶縁層６５の他方の側に形成されている。配線層６６は、絶縁層６５を貫通し配線層６４の下面を露出するビアホール６５ｘ内に充填されたビア配線、及び絶縁層６５の下面に形成された配線パターンを含んでいる。配線層６６を構成する配線パターンは、ビア配線を介して、配線層６４と電気的に接続されている。ビアホール６５ｘは、ソルダーレジスト層６７側に開口されている開口部の径が配線層６４の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。配線層６６の材料や厚さは、例えば、配線層５２と同様とすることができる。
ソルダーレジスト層６７は、絶縁層６５の下面に、配線層６６を覆うように形成されている。ソルダーレジスト層６７の材料や厚さは、例えば、ソルダーレジスト層５７と同様とすることができる。ソルダーレジスト層６７は、開口部６７ｘを有し、開口部６７ｘ内には配線層６６の下面の一部が露出している。開口部６７ｘの平面形状は、例えば、円形とすることができる。開口部６７ｘ内に露出する配線層６６は、マザーボード等の実装基板（図示せず）と電気的に接続するためのパッドとして用いることができる。必要に応じ、開口部６７ｘ内に露出する配線層６６下面に前述の表面処理層を形成してもよい。
配線基板１は、ベース基板２上に実装されている。具体的には、配線基板１の外部接続端子である配線層１１と、ベース基板２の外部接続端子である配線層５８とが、溶融後硬化したはんだ層２１により接合されている。そして、溶融後硬化した接着層２２は、配線基板１の下面（絶縁層１２の下面）とベース基板２の上面（ソルダーレジスト層５７の上面）との間に充填されると共に、配線基板１の側面の一部を被覆し、配線基板１とベース基板２とを接着している。
ベース基板２の上面（ソルダーレジスト層５７の上面）の外周部には、スティフナ―７０が固着されている。スティフナ―７０は、例えば平面形状が枠状であり、積層型配線基板３全体の強度を補強すると共に、積層型配線基板３をマザーボード等に実装する際に生じる反りを低減するために設けられている。スティフナ―７０の材料としては、例えば、ＳＵＳ３０４（ＣｒとＮｉを主成分とするステンレス鋼：０．０８Ｃ－１８Ｃｒ－８Ｎｉ）等を用いことができる。スティフナ―７０の材料として、銅や銅合金等の金属板や、ガラスエポキシ基板等の樹脂板を用いてもよい。スティフナ―７０は、必要に応じて設けることができる。
このように、配線密度の低い配線層を有するベース基板２上に配線密度の高い配線層を有する配線基板１を実装することで、半導体チップを搭載可能な積層型配線基板３を容易に作製することができる。
又、配線基板１は反りが小さいため、配線基板１の各々の配線層１１とそれに対向するベース基板２の配線層５８との距離のばらつきが少ない。そのため、配線層１１と配線層５８の、はんだ層２１を介しての接続信頼性を向上できる。
〈第１の実施の形態の応用例２〉
第１の実施の形態の応用例２は、第１の実施の形態に係る配線基板をベース基板上に実装した積層型配線基板の他の例を示す。なお、第１の実施の形態の応用例２において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図１０は、第１の実施の形態の応用例２に係る積層型配線基板を例示する断面図である。図１０を参照するに、積層型配線基板３Ａは、ベース基板２がベース基板２Ａに置換された点が、積層型配線基板３（図９参照）と相違する。
ベース基板２Ａでは、ソルダーレジスト層５７に内周側を露出する開口部５７ｙが設けられている。そして、開口部５７ｙ内に露出する配線層５６の上面において、配線基板１の配線層１１と対向する位置に、銅等からなるパッド５９が形成されている。配線基板１の外部接続端子である配線層１１と、ベース基板２Ａの外部接続端子であるパッド５９とは、溶融後硬化したはんだ層２１により接合されている。
又、溶融後硬化した接着層２２は、配線基板１の下面（絶縁層１２の下面）とベース基板２Ａの上面（開口部５７ｙ内に露出する絶縁層５５の上面）との間に充填されると共に、配線基板１の側面の一部を被覆し、配線基板１とベース基板２Ａとを接着している。
このように、配線基板１を実装するベース基板において、配線基板１の配線層１１と接合される部分の構造は、特に限定されず、任意の構造とすることができる。
〈第１の実施の形態の応用例３〉
第１の実施の形態の応用例３では、第１の実施の形態の応用例１に係る積層型配線基板に半導体チップを搭載した半導体装置の例を示す。なお、第１の実施の形態の応用例３において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図１１は、第１の実施の形態の応用例３に係る半導体装置を例示する断面図である。図１１を参照するに、半導体装置５は、図９に示す積層型配線基板３と、半導体チップ８０と、バンプ９０と、アンダーフィル樹脂９５とを有する。積層型配線基板３には、複数の半導体チップ８０がフリップチップ実装されている。
半導体チップ８０は、例えば、シリコン等からなる薄板化された半導体基板８１に半導体集積回路（図示せず）等が形成されたものである。半導体基板８１の回路形成面には、半導体集積回路（図示せず）と電気的に接続された電極パッド８２が形成されている。
半導体チップ８０の電極パッド８２は、バンプ９０を介して、積層型配線基板３の配線層２０と電気的に接続されている。アンダーフィル樹脂９５は、半導体チップ８０の回路形成面と配線基板１の上面との間に充填され、半導体チップ８０の側面を被覆している。バンプ９０は、例えば、はんだバンプである。はんだバンプの材料としては、例えば、ＳｎＢｉはんだ等を用いることができる。
各々の半導体チップ８０は、同一の大きさであっても異なる大きさであってもよい。又、各々の半導体チップ８０は、同一の機能であっても異なる機能であってもよい。半導体チップ８０の機能の一例としては、メモリ（ＤＲＡＭ等）やロジック（ＣＰＵ等）が挙げられる。又、積層型配線基板３には１つ又は２つの半導体チップ８０が実装されてもよいし、４つ以上の半導体チップ８０が実装されてもよい。
このように、第１の実施の形態の応用例１に係る積層型配線基板３に半導体チップ８０を搭載することにより、半導体装置５を実現できる。半導体チップ８０は、配線密度の高い配線層を有する配線基板１に実装されるため、半導体チップ８０同士を配線密度が高い配線パターンにより容易に信号接続することが可能となる。なお、積層型配線基板３に代えて、積層型配線基板３Ａを用いてもよい。
〈反りのシミュレーション〉
［実施例１］
図１の構造を有する配線基板（配線基板Ａとする）について、加熱後常温に戻したときの反りのシミュレーションを実行した。具体的には、配線基板Ａの平面形状は３１ｍｍ×４４ｍｍの矩形状とした。第２層１２２の厚さＴ１２２は３０μｍに固定した。そして、第１層１２１の厚さＴ１２１を５μｍ、１０μｍ、１５μｍ、２０μｍ、２５μｍ、３０μｍに変えた場合の配線基板Ａの反りのシミュレーションを実行した。又、比較例として、第１層１２１を有していない配線基板（配線基板Ｘとする）についても、反りのシミュレーションを実行した。
シミュレーション結果を表１及び図１２に示す。表１及び図１２に示すように、比較例（第１層１２１の厚さ＝０μｍ）の場合には、配線基板Ｘに配線層１１側が凸となる方向の反りが生じ、反り量は７．１ｍｍであった。なお、ここでいう反り量とは、配線基板Ａの下面の中心と配線基板Ａの下面の頂点との厚さ方向の距離である。
これに対し、５μｍ厚の第１層１２１を設けた場合には、配線基板Ａに配線基板Ｘと同様に配線層１１側が凸となる方向の反りが残るものの、反り量は４．５ｍｍに低減された。第１層１２１を厚くしていくと配線基板Ａの反り量は更に低減し、第１層１２１が１０μｍ厚の場合の反り量は２．３ｍｍ、１５μｍ厚の場合の反り量は０．７ｍｍとなった。第１層１２１が２０μｍ厚の場合には、配線基板Ａの反りの方向が配線層１１側が凹となる方向に変わり、反り量は０．６ｍｍであった。第１層１２１を更に厚くしていくと配線層１１側が凹となる方向の反り量は増加し、第１層１２１が２５μｍ厚の場合の反り量は１．５ｍｍ、３０μｍ厚の場合の反り量は２．２ｍｍであった。
このように、第２層１２２の下層に、第２層１２２よりも熱膨張係数が高い第１層１２１を適切な厚さで設けることで、配線基板Ａの反りを抑制できることが確認された。これは、前述のように、配線基板Ａに熱をかけた後常温に戻すと、第１層１２１が第２層１２２よりも収縮することにより、配線層１１側が凸となる方向の反りに対抗する力が働くためである。
Figure 0007289620000001
 ［実施例２］
図８の構造を有する配線基板（配線基板Ｂとする）について、加熱後常温に戻したときの反りのシミュレーションを実行した。具体的には、配線基板Ｂの平面形状は３１ｍｍ×４４ｍｍの矩形状とした。第１層１２１の厚さＴ１２１は２５μｍに固定し、第２層１２２の厚さＴ１２２は３０μｍに固定した。そして、第３層１２３の厚さＴ１２３を０μｍ、５μｍ、１０μｍ、１５μｍ、２０μｍ、２５μｍ、３０μｍに変えた場合の配線基板Ｂの反りのシミュレーションを実行した。第１層１２１と第３層１２３には同一材料を用いた。なお、第３層１２３の厚さＴ１２３が０μｍの場合は、実施例１の配線基板Ａと同じ構造となる。
シミュレーション結果を表２及び図１３に示す。表２及び図１３に示すように、第３層１２３の厚さが０μｍの場合には、配線基板Ｂに配線層１１側が凸となる方向の反りが生じ、反り量は１．５ｍｍであった（実施例１のＮＯ．６の結果と同じ）。
これに対し、５μｍ厚の第３層１２３を設けた場合には、配線基板Ｂに配線層１１側が凹となる方向の反りが残るものの、反り量は０．４ｍｍに低減された。第３層１２３を厚くしていくと、配線基板Ｂの反りの方向が配線層１１側が凸となる方向に変わり、第３層１２３が１０μｍ厚の場合の反り量は０．５ｍｍであった。第３層１２３を更に厚くしていくと配線層１１側が凸となる方向の反り量は増加し、第３層１２３が１５μｍ厚の場合の反り量は１．１ｍｍ、２０μｍ厚の場合の反り量は１．６ｍｍ、２５μｍ厚の場合の反り量は２．０ｍｍ、３０μｍ厚の場合の反り量は２．２ｍｍであった。
このように、第２層１２２の上層に、第１層１２１よりも剛性が低い第３層１２３を適切な厚さで設けることで、配線基板Ｂの反りを抑制できることが確認された。これは、前述のように、配線基板Ｂに熱をかけた後常温に戻すと、第３層１２３が第１層１２１とは反対側の反りを生じるように収縮することにより、配線層１１側が凹となる方向の反りに対抗する力が働くためである。特に、樹脂の埋め込み性の観点から第１層１２１の厚さをある程度以上に厚くした場合に、第３層１２３の厚さを調整することで、配線層１１側が凹となる方向の反りを抑制できる点で好適である。
Figure 0007289620000002
 ［実施例３］
図８の構造を有する配線基板について、加熱後常温に戻したときの反りのシミュレーションを実行した。実施例３では、第１層１２１の厚さＴ１２１を３０μｍに固定した以外は、実施例２と同様の条件でシミュレーションを実行した。
シミュレーション結果を表３及び図１４に示す。表３及び図１４に示すように、第１層１２１の厚さが実施例２より更に厚い３０μｍになった場合でも、第３層１２３の厚さを厚くする方向に調整することで、配線層１１側が凹となる方向の反りを抑制できることが確認された。又、第１層１２１の厚さが実施例３より更に厚くなった場合でも、第３層１２３の厚さを厚くする方向に調整することで、配線層１１側が凹となる方向の反りを抑制できることが容易に理解できる。
Figure 0007289620000003
 以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、上記実施の形態では、配線基板１を搭載するベース基板２やベース基板２Ａをビルドアップ工法により製造されたコア層を備える配線基板としたが、配線基板１を搭載する配線基板はこれには限定されない。配線基板１を搭載する配線基板は、例えば、ビルドアップ工法により製造されたコアレスの配線基板であってもよいし、シリコン基板やセラミック基板を含む他の様々な配線基板であってもよい。
１、１Ａ 配線基板
２、２Ａ ベース基板
３、３Ａ 積層型配線基板
５ 半導体装置
１１、１３、１４、１６、１８、２０、３１、３３ 配線層
１２、１２Ａ、１５、１７、１９、３２ 絶縁層
１２ａ 上面
１２ｂ 下面
１２ｘ、１５ｘ、１７ｘ、１９ｘ、３２ｘ ビアホール
２１ はんだ層
２２ 接着層
５０ コア層
５０ｘ 貫通孔
５１ 貫通配線
５２、５４、５６、５８、６２、６４、６６ 配線層
５３、５５、６３、６５ 絶縁層
５３ｘ、５５ｘ、５７ｘ、６３ｘ、６５ｘ ビアホール
５７、６７ ソルダーレジスト層
５７ｙ、６７ｘ 開口部
５９ パッド
８０ 半導体チップ
８１ 半導体基板
８２ 電極パッド
９０ バンプ
９５ アンダーフィル樹脂
１００ 支持体
１０１ コア基板
１０２ 銅箔
１０３ プリプレグ
１０４ キャリア付き銅箔
１０４ａ 薄箔
１０４ｂ 厚箔
１２１、３２１ 第１層
１２２、３２２ 第２層
１２３ 第３層
１２８ 補強部材
１３１、３３１ シード層
１３２、３３２ 電解めっき層

Claims (11)

  1. 第１配線層と、
    前記第１配線層を被覆する第１絶縁層と、
    前記第１絶縁層の一方の面に形成された、前記第１配線層よりも配線密度が高くかつ前記第１配線層よりも薄い第２配線層と、
    前記第１絶縁層の一方の面に形成された、前記第２配線層を被覆する第２絶縁層と、を有し、
    前記第１絶縁層は、前記第１配線層に近い側に位置する補強部材を有していない第１層と、前記第１層上に積層された補強部材を有している第２層と、
    前記第２層上に積層された補強部材を有していない第３層と、を含み、
    前記第１層及び前記第２層は、何れも非感光性の熱硬化性樹脂を主成分とし、
    前記第１層の熱膨張係数は、前記第２層の熱膨張係数よりも高く、
    前記第２絶縁層は、感光性樹脂を主成分とし、
    前記第２配線層は、前記第１絶縁層の一方の面に直接形成されて前記第１配線層と電気的に接続された配線を含み、
    前記配線は、前記第１絶縁層を貫通するビア配線を介して、前記第１配線層と電気的に接続され、
    前記ビア配線は、前記第１配線層と接続する部分の面積よりも前記第２配線層と接続する部分の面積の方が大きい配線基板。
  2. 前記第３層は、非感光性の熱硬化性樹脂を主成分とし、前記第１層よりも剛性が低い請求項１に記載の配線基板。
  3. 前記第３層は、前記第１層と同一の熱硬化性樹脂を主成分とし、かつ前記第１層よりも薄い請求項２に記載の配線基板。
  4. 前記第３層の一方の面は、前記第１層の他方の面よりも平滑である請求項１乃至３の何れか一項に記載の配線基板。
  5. 前記第３層の一方の面は、研磨された面である請求項４に記載の配線基板。
  6. 前記第２絶縁層の一方の面に形成された、前記第１配線層よりも配線密度が高くかつ前記第１配線層よりも薄い第３配線層と、
    前記第２絶縁層の一方の面に形成された、前記第３配線層を被覆する第３絶縁層と、を有し、
    前記第３絶縁層は、感光性樹脂を主成分とし、
    前記第２絶縁層の一方の面は、前記第３層の一方の面よりも更に平滑である請求項４又は５に記載の配線基板。
  7. 前記第１絶縁層にはビア配線が埋設され、
    前記ビア配線の一方の端面は、前記第１絶縁層の一方の面から露出し、前記第２配線層と直接接合されており、
    前記ビア配線の他方の端面は、前記第１絶縁層内で前記第１配線層と直接接合されている請求項１乃至６の何れか一項に記載の配線基板。
  8. 前記第１配線層は、外部接続端子であり、
    前記第１配線層の他方の面は、前記第１層の他方の面から露出している請求項１乃至７の何れか一項に記載の配線基板。
  9. 前記第１配線層の他方の面に、はんだ層が形成され、
    前記はんだ層は、前記第１層の他方の面に形成された接着層に被覆されている請求項８に記載の配線基板。
  10. ベース基板と、
    前記ベース基板上に実装された請求項１乃至９の何れか一項に記載の配線基板と、を有し、
    前記第１配線層と、前記ベース基板の外部接続端子とが接合された積層型配線基板。
  11. 請求項１０に記載の積層型配線基板と、
    前記積層型配線基板の前記配線基板上に実装された半導体チップと、を有する半導体装置。
JP2018174247A 2018-09-18 2018-09-18 配線基板、積層型配線基板、半導体装置 Active JP7289620B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018174247A JP7289620B2 (ja) 2018-09-18 2018-09-18 配線基板、積層型配線基板、半導体装置
US16/554,829 US10905005B2 (en) 2018-09-18 2019-08-29 Wiring board, laminated wiring board, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018174247A JP7289620B2 (ja) 2018-09-18 2018-09-18 配線基板、積層型配線基板、半導体装置

Publications (2)

Publication Number Publication Date
JP2020047735A JP2020047735A (ja) 2020-03-26
JP7289620B2 true JP7289620B2 (ja) 2023-06-12

Family

ID=69773623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018174247A Active JP7289620B2 (ja) 2018-09-18 2018-09-18 配線基板、積層型配線基板、半導体装置

Country Status (2)

Country Link
US (1) US10905005B2 (ja)
JP (1) JP7289620B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581278B2 (en) * 2020-10-19 2023-02-14 Micron Technology, Inc. Semiconductor device and method of forming the same
WO2022153433A1 (ja) * 2021-01-14 2022-07-21 昭和電工マテリアルズ株式会社 配線層付き基板の製造方法、配線層付き基板、半導体装置の製造方法、及び、半導体装置
US11978699B2 (en) * 2021-08-19 2024-05-07 Texas Instruments Incorporated Electronic device multilevel package substrate for improved electromigration preformance
KR20240098231A (ko) * 2022-12-20 2024-06-28 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149941A (ja) 2011-12-22 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2016149517A (ja) 2015-02-10 2016-08-18 新光電気工業株式会社 配線基板及びその製造方法
JP2017157666A (ja) 2016-03-01 2017-09-07 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2018026437A (ja) 2016-08-09 2018-02-15 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100477891C (zh) * 2003-01-16 2009-04-08 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP5990421B2 (ja) * 2012-07-20 2016-09-14 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
JP2015050314A (ja) 2013-08-31 2015-03-16 イビデン株式会社 結合型プリント配線板及びその製造方法
JP6170832B2 (ja) * 2013-12-20 2017-07-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
JP6566726B2 (ja) 2015-05-28 2019-08-28 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP6584939B2 (ja) * 2015-12-10 2019-10-02 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6594264B2 (ja) * 2016-06-07 2019-10-23 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149941A (ja) 2011-12-22 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2016149517A (ja) 2015-02-10 2016-08-18 新光電気工業株式会社 配線基板及びその製造方法
JP2017157666A (ja) 2016-03-01 2017-09-07 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2018026437A (ja) 2016-08-09 2018-02-15 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2020047735A (ja) 2020-03-26
US20200092993A1 (en) 2020-03-19
US10905005B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7289620B2 (ja) 配線基板、積層型配線基板、半導体装置
JP6169955B2 (ja) 配線基板及びその製造方法
JP6133227B2 (ja) 配線基板及びその製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
US9148952B2 (en) Wiring board
JP6375159B2 (ja) 配線基板、半導体パッケージ
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US9997474B2 (en) Wiring board and semiconductor device
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
JP2007150002A (ja) 半導体ｉｃ内蔵基板及びその製造方法
JP6761064B2 (ja) 配線基板及びその製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
US9961767B2 (en) Circuit board and method of manufacturing circuit board
JP7148278B2 (ja) 配線基板及びその製造方法
JP2023033839A (ja) 配線基板、半導体装置及び配線基板の製造方法
US11729914B2 (en) Wiring board
JP2020150114A (ja) 配線基板及びその製造方法
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2022172626A (ja) 配線基板及びその製造方法
JP2023028871A (ja) 配線基板及びその製造方法
JP2016154195A (ja) 多層配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230124

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230201

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230531

R150 Certificate of patent or registration of utility model

Ref document number: 7289620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150