JP6761064B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6761064B2
JP6761064B2 JP2019019117A JP2019019117A JP6761064B2 JP 6761064 B2 JP6761064 B2 JP 6761064B2 JP 2019019117 A JP2019019117 A JP 2019019117A JP 2019019117 A JP2019019117 A JP 2019019117A JP 6761064 B2 JP6761064 B2 JP 6761064B2
Authority
JP
Japan
Prior art keywords
insulating film
layer
wiring
insulating
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019019117A
Other languages
English (en)
Other versions
JP2019083340A (ja
Inventor
一宏 大島
一宏 大島
啓晴 柳沢
啓晴 柳沢
小林 和弘
和弘 小林
深瀬 克哉
克哉 深瀬
健 宮入
健 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of JP2019083340A publication Critical patent/JP2019083340A/ja
Application granted granted Critical
Publication of JP6761064B2 publication Critical patent/JP6761064B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Description

本発明は、配線基板及びその製造方法に関する。
従来、配線層と絶縁層とが交互に積層され、配線層同士が絶縁層を貫通するビアホールを介して接続された所謂ビルドアップ配線基板が知られている。このような配線基板において、絶縁層が補強部材を有していない場合には、配線基板としての強度が弱くなるおそれがある。そのため、最外の絶縁層として、補強部材に絶縁性樹脂を含浸させた所謂プリプレグを用い、配線基板としての強度を確保している(例えば、特許文献1参照)。
特許第4108643号
しかしながら、絶縁層としてプリプレグを用いると、最外の絶縁層を薄くした場合に、ガラスクロス等の補強部材が最外の絶縁層に埋め込まれた配線層と接触し、絶縁信頼性を低下させる問題があった。
又、プリプレグは溶融粘度が高く樹脂の埋め込み性が十分ではないため、最外の絶縁層に埋め込まれた配線層が微細な場合には、配線層間に樹脂が十分に埋め込まれずにボイド等が発生し、絶縁信頼性を低下させる問題があった。
本発明は、上記の点に鑑みてなされたものであり、強度を確保すると共に絶縁信頼性を向上させた配線基板を提供することを課題とする。
本配線基板は、第1絶縁膜の一方の面に第2絶縁膜が積層され、前記第1絶縁膜の他方の面が外部に露出する絶縁層と、前記第1絶縁膜に埋め込まれ、所定面が前記第1絶縁膜の他方の面から露出する第1配線層と、前記第2絶縁膜の前記第1絶縁膜の一方の面と接する面の反対面に形成された配線パターン、及び前記絶縁層を貫通し前記配線パターンと前記第1配線層とを接続するビア配線、を含む第2配線層と、を有し、前記絶縁層には前記第1配線層と前記ビア配線のみが埋め込まれ、前記第1絶縁膜内及び前記第2絶縁膜内には電子部品が内蔵されていなく、前記第1絶縁膜は、前記第1配線層の側面と、前記所定面の反対面を被覆し、前記ビア配線は、前記第2絶縁膜及び前記第1絶縁膜を貫通し、前記所定面の反対面に接続され、前記第1絶縁膜は樹脂のみから構成され、前記第1絶縁膜は熱硬化性樹脂であり、前記第2絶縁膜は補強部材に樹脂を含浸させた構成とされ、前記ビア配線は、前記絶縁層を貫通して前記第1配線層を露出するビアホール内に形成され、前記ビア配線は、前記ビアホール内で前記第2絶縁膜と接触し、前記ビアホール内には、前記補強部材が露出していることを要件とする。
開示の技術によれば、強度を確保すると共に絶縁信頼性を向上させた配線基板を提供できる。
第1の実施の形態に係る配線基板を例示する図(その1)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態に係る配線基板の製造工程を例示する図(その2)である。 第1の実施の形態に係る配線基板を例示する図(その2)である。 第1の実施の形態の変形例1に係る配線基板を例示する断面図である。 第1の実施の形態の変形例1に係る配線基板の製造工程を例示する図である。 第1の実施の形態の変形例2に係る配線基板を例示する断面図(その1)である。 第1の実施の形態の変形例2に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態の変形例2に係る配線基板の製造工程を例示する図(その2)である。 第1の実施の形態の変形例2に係る配線基板を例示する断面図(その2)である。 第2の実施の形態に係る配線基板を例示する断面図である。 第2の実施の形態に係る配線基板の製造工程を例示する図である。 応用例1に係る半導体パッケージを例示する断面図である。 応用例2に係る半導体パッケージを例示する断面図である。 第3の実施の形態に係る配線基板を例示する断面図である。 第3の実施の形態に係る配線基板の製造工程を例示する図(その1)である。 第3の実施の形態に係る配線基板の製造工程を例示する図(その2)である。 応用例3に係る半導体パッケージを例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第1の実施の形態〉
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する図であり、図1(a)は断面図、図1(b)は部分底面図である。
図1を参照するに、第1の実施の形態に係る配線基板1は、配線層10と、絶縁層20と、配線層40と、ソルダーレジスト層50及び60とを有するコアレスのビルドアップ配線基板である。
なお、本実施の形態では、便宜上、配線基板1のソルダーレジスト層50側を上側又は一方の側、ソルダーレジスト層60側を下側又は他方の側とする。又、各部位のソルダーレジスト層50側の面を一方の面又は上面、ソルダーレジスト層60側の面を他方の面又は下面とする。但し、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をソルダーレジスト層50の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層50の一方の面の法線方向から視た形状を指すものとする。
配線基板1において、第1配線層である配線層10は、半導体チップとの接続端子となる複数のパッド10aと、パッド10aと接続された配線パターン10bとを含んでいる。なお、主として、ソルダーレジスト層60の開口部60xから露出している部分がパッド10aであり、ソルダーレジスト層60に被覆されている部分が配線パターン10bである。しかし、配線パターン10bの一部がソルダーレジスト層60の開口部60xから露出してもよい。配線層10の材料としては、例えば、銅(Cu)等を用いることができる。配線層10の厚さは、例えば、1〜35μm程度とすることができる。
絶縁層20は、第1絶縁膜21と、第1絶縁膜21の上面(一方の面)に積層された第2絶縁膜22とを備えている。第1絶縁膜21は最外の絶縁層であり、第1絶縁膜21の下面(他方の面)の一部は配線基板1の外部に露出している。本実施の形態では、第1絶縁膜21の下面が半導体チップを搭載するチップ搭載面である。第1絶縁膜21は、絶縁性樹脂のみから構成されている。なお、本願において『絶縁性樹脂のみから構成されている』とは、補強部材を含有していないことを意味し、フィラー等の添加物の含有を妨げるものではない。
第1絶縁膜21は、配線層10を被覆している。より詳しくは、第1絶縁膜21は、配線層10の側面及び上面を被覆している。言い換えれば、配線層10は第1絶縁膜21に埋め込まれ、下面が第1絶縁膜21の下面から露出している。第1絶縁膜21の下面と配線層10の下面とは、例えば、面一とすることができる。
第1絶縁膜21に用いる絶縁性樹脂としては、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等を挙げることができる。第1絶縁膜21に用いる絶縁性樹脂は、例えば、熱硬化性樹脂とすることができる。第1絶縁膜21の厚さは、例えば、1〜100μm程度とすることができる。第1絶縁膜21は、シリカ(SiO)等のフィラーを含有しても構わない。
第2絶縁膜22は、補強部材30に絶縁性樹脂を含浸させた構成とされている。なお、本願において『補強部材に絶縁性樹脂を含浸させた構成とされている』とは、絶縁膜が少なくとも補強部材及び絶縁性樹脂を有していることを意味し、フィラー等の添加物の含有を妨げるものではない。
補強部材30としては、例えば、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布等を用いることができる。第2絶縁膜22に用いる絶縁性樹脂としては、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等を挙げることができる。第2絶縁膜22に用いる絶縁性樹脂は、例えば、熱硬化性樹脂とすることができる。第2絶縁膜22の厚さは、例えば、15〜200μm程度とすることができる。第2絶縁膜22は、シリカ(SiO)等のフィラーを含有しても構わない。
なお、第1絶縁膜21と第2絶縁膜22に用いる絶縁性樹脂の種類や厚さは独立に決定することができる。つまり、第1絶縁膜21と第2絶縁膜22には、同一の絶縁性樹脂を用いてもよいし、異なる絶縁性樹脂を用いてもよい。又、第1絶縁膜21と第2絶縁膜22とは、同一の厚さであってもよいし、異なる厚さであってもよい。又、第1絶縁膜21と第2絶縁膜22の何れか一方がフィラーを含有してもよいし、双方がフィラーを含有してもよい。又、双方がフィラーを含有する場合、フィラーの種類や含有量は同一としてもよいし、異なっていてもよい。なお、第1絶縁膜21と第2絶縁膜22の何れについても、絶縁性樹脂の種類や厚さ、フィラーの種類や含有量等を調整し、CTE(熱膨張係数)を15ppm/℃以下にすることにより、配線基板1の反りを抑制可能となる。
第2配線層である配線層40は、絶縁層20上に形成されている。配線層40は、絶縁層20(第2絶縁膜22及び第1絶縁膜21)を貫通し配線層10の上面を露出するビアホール20x内に充填されたビア配線、及び第2絶縁膜22の上面に形成された配線パターンを含んで構成されている。ビアホール20xは、ソルダーレジスト層50側に開口されている開口部の径が配線層10の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。
配線層40は、ビアホール20xの底部に露出した配線層10と電気的に接続されている。配線層40の材料としては、例えば、銅(Cu)等を用いることができる。配線層40を構成する配線パターンの厚さは、例えば1〜35μm程度とすることができる。
ソルダーレジスト層50は、第2絶縁膜22の上面に、配線層40を被覆するように形成されている。ソルダーレジスト層50は開口部50xを有し、開口部50xの底部には配線層40の一部が露出している。開口部50xの底部に露出する配線層40は、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして機能する。ソルダーレジスト層50の材料としては、例えば、感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を用いることができる。ソルダーレジスト層50の厚さは、例えば5〜40μm程度とすることができる。
必要に応じ、開口部50xから露出する配線層40の上面に金属層を形成してもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。又、金属層の形成に代えて、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施してもよい。なお、OSP処理により形成される表面処理層は、アゾール化合物やイミダゾール化合物等からなる有機被膜である。
ソルダーレジスト層60は、第1絶縁膜21の下面に、配線層10を被覆するように形成されている。ソルダーレジスト層60は開口部60xを有し、開口部60xの底部には配線層10のパッド10aが主に露出している。ソルダーレジスト層60の材料としては、例えば、感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を用いることができる。ソルダーレジスト層60の厚さは、例えば5〜40μm程度とすることができる。必要に応じ、開口部60xから露出する配線層10の下面に前述の金属層を形成したり、酸化防止処理を施したりしてもよい。
なお、配線層10のパッド10aは、数μm〜10数μm程度の間隔で隣接するため、ソルダーレジスト層60に、各パッド10aの下面を個別に露出する複数の開口部を設けることは困難である。そこで、本実施の形態では、ソルダーレジスト層60に、配線層10の全パッド10aの下面を一括で露出する1つの開口部60xを設けている。もちろん、パッド10aが狭ピッチでなければ、ソルダーレジスト層60に、各パッド10aの下面を個別に露出する複数の開口部を設けてもよい。
[第1の実施の形態に係る配線基板の製造方法]
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図2及び図3は、第1の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体上に1個ずつ配線基板を作製し支持体を除去する工程としてもよい。
まず、図2(a)に示す工程では、上面が平坦面である支持体300を準備し、支持体300の上面に配線層10を形成する。支持体300としては、金属板や金属箔等を用いることができるが、本実施の形態では、支持体300として銅箔を用いる例を示す。支持体300の厚さは、例えば18〜100μm程度とすることができる。
配線層10を形成するには、まず、支持体300の上面に、配線層10を形成する部分に開口部を備えたレジスト層(例えば、ドライフィルムレジスト等)を形成する。そして、支持体300をめっき給電層に利用する電解めっき法等により、レジスト層の開口部内に露出する支持体300の上面に配線層10を形成する。その後、レジスト層を除去する。配線層10の材料や厚さは、前述の通りである。
次に、図2(b)に示す工程では、例えば、支持体300の上面に配線層10の上面及び側面を被覆するように熱硬化性のエポキシ系絶縁性樹脂等をラミネートし、Bステージ状態(半硬化状態)の第1絶縁膜21を形成する。第1絶縁膜21は、絶縁性樹脂のみから構成されている。この工程では、第1絶縁膜21の硬化は行わない。
なお、配線層10を形成する工程で、ドライフィルムレジスト等のレジスト層に代えて、感光性の永久絶縁膜を使用してもよい。この場合には、永久絶縁膜の開口部に配線層10を形成後、永久絶縁膜を除去することなく、そのまま第1絶縁膜21として使用することができる。
次に、図2(c)に示す工程では、例えば、第1絶縁膜21の上面に熱硬化性のエポキシ系絶縁性樹脂等をラミネートし、Bステージ状態(半硬化状態)の第2絶縁膜22を積層する。第2絶縁膜22は補強部材30に絶縁性樹脂を含浸させた構造の所謂プリプレグである。補強部材30の材料は、前述の通りである。第1絶縁膜21の上面に第2絶縁膜22を積層後、第1絶縁膜21及び第2絶縁膜22を所定温度に加熱して硬化させ、絶縁層20を作製する。必要に応じて、加圧しながら加熱してもよい。
ここで、樹脂のみからなる第1絶縁膜21の溶融粘度に比較し、補強部材30を含む第2絶縁膜22の溶融粘度は高くなる。本実施の形態では、配線層10は比較的溶融粘度の低い第1絶縁膜21に被覆されているため、配線層10の配線密度が高い場合や、配線層10の残銅率が高い場合であっても、配線層10同士の隙間に、溶融した絶縁性樹脂が入り込む。そのため、配線層10を比較的溶融粘度の高い補強部材入りの絶縁膜で被覆した場合のように、絶縁性樹脂の埋め込みが不十分でボイドが発生する問題が生じ難い。なお、残銅率とは、絶縁層表面に占める配線層の面積の割合である。
又、一般に、配線層が補強部材と接触すると、補強部材に沿ってマイグレーションが発生する場合がある。例えば、補強部材としてガラスクロスを用いた場合、ガラスクロスの繊維に沿ってマイグレーションが発生し、隣接する配線パターン同士が短絡するおそれがある。配線基板1では、配線層10が補強部材と接触するおそれがないため、マイグレーションの発生を抑制可能となり、配線基板1の絶縁信頼性を向上できる。
特に、配線基板1では、最外の配線層10はパッド10aのみから構成されているのではなく、パッド10aと配線パターン10bとを含んでいる。そのため、残銅率が場所により大きく異なる場合があるが、そのような場合でも比較的溶融粘度の低い第1絶縁膜21により配線層10同士の隙間を十分に埋め込むことが可能となる。
次に、図2(d)に示す工程では、絶縁層20に、絶縁層20(第2絶縁膜22及び第1絶縁膜21)を貫通し配線層10の上面を露出させるビアホール20xを形成する。ビアホール20xは、例えばCOレーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成したビアホール20xは、ソルダーレジスト層50が形成される側に開口されている開口部の径が配線層10の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となる。ビアホール20xをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール20xの底部に露出する配線層10の上面に付着した絶縁層20の樹脂残渣を除去することが好ましい。
なお、第1絶縁膜21と第2絶縁膜22に異なる樹脂を用いていたり、夫々のフィラー含有量を変えていたりする場合がある。この場合には、第2絶縁膜22にレーザを照射する段階と、第2絶縁膜22が貫通して第1絶縁膜21にレーザを照射する段階で、レーザの照射条件等を変更しても構わない。第1絶縁膜21と第2絶縁膜22との境界部において、ビアホール20xの内壁面に段差等を生じさせないためである。或いは、デスミア処理の条件を調整することで、ビアホール20xの内壁面の形状を制御することも可能である。
次に、図3(a)に示す工程では、絶縁層20上に配線層40を形成する。配線層40は、ビアホール20x内に充填されたビア配線、及び絶縁層20の上面に形成された配線パターンを含んで構成される。配線層40は、ビアホール20xの底部に露出した配線層10と電気的に接続される。配線層40の材料としては、例えば銅(Cu)等を用いることができる。配線層40は、セミアディティブ法やサブトラクティブ法等の各種の配線層形成方法を用いて形成できる。
次に、図3(b)に示す工程では、絶縁層20上に配線層40を被覆するソルダーレジスト層50を形成する。ソルダーレジスト層50は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を、配線層40を被覆するように絶縁層20上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂やアクリル系絶縁性樹脂等を、配線層40を被覆するように絶縁層20上にラミネートすることにより形成してもよい。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することで開口部50xを形成する(フォトリソグラフィ法)。これにより、開口部50xを有するソルダーレジスト層50が形成される。なお、予め開口部50xを形成したフィルム状の絶縁性樹脂を、配線層40を被覆するように絶縁層20上にラミネートしても構わない。なお、ソルダーレジスト層50の材料として、非感光性の絶縁性樹脂を用いてもよい。この場合には、絶縁層20上にソルダーレジスト層50を形成して硬化させた後、例えばCOレーザ等を用いたレーザ加工法や、アルミナ砥粒等の研磨剤を用いたブラスト処理により開口部50xを形成できる。又は、スクリーン印刷により、開口部50xを有するソルダーレジスト層50を形成してもよい。
これにより、配線層40の一部が開口部50x内に露出する。開口部50x内に露出する配線層40は、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして機能する。必要に応じ、開口部50xの底部に露出する配線層40の上面に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、前述の通りである。又、開口部50xの底部に露出する配線層40の上面に、OSP処理等の酸化防止処理を施してもよい。なお、ソルダーレジスト層50を形成する工程は、支持体300の除去後であってもよい。この場合、ソルダーレジスト層50とソルダーレジスト層60を同時に形成するとよい。
次に、図3(c)に示す工程では、図3(b)に示す支持体300を除去した後、絶縁層20の下面に、配線層10のパッド10aを主に露出する開口部60xを備えたソルダーレジスト層60を形成する。銅箔である支持体300は、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。ソルダーレジスト層60は、ソルダーレジスト層50と同様の方法で形成できる。必要に応じ、開口部60xから露出する配線層10の下面に金属層を形成したり、酸化防止処理を施したりしてもよい。なお、前述のように、配線層10のパッド10aは数μm〜10数μm程度の間隔で隣接するため、本実施の形態では、一例として、ソルダーレジスト層60に、配線層10の全パッド10aの下面を一括で露出する1つの開口部60xを設けている。
図3(c)に示す工程の後、図3(c)に示す構造体をスライサー等により切断位置Cで切断して個片化することにより、複数の配線基板1(図1参照)が完成する。必要に応じ、ソルダーレジスト層50の開口部50x内に露出する配線層40上や、ソルダーレジスト層60の開口部60x内に露出する配線層10上に、はんだボール等の外部接続端子を設けたり、チップキャパシタ等の電子部品を搭載したりしてもよい。又、切断前の構造体に外部接続端子を設けたり電子部品を搭載したりし、その後、構造体を切断して個片化する工程としてもよい。
このように、第1の実施の形態に係る配線基板1では、最外の配線層10が、樹脂のみからなり比較的溶融粘度の低い第1絶縁膜21に埋め込まれている。そのため、配線層10の配線密度が高い場合や、配線層10の残銅率が高い場合であっても、絶縁性樹脂の埋め込みが不十分でボイドが発生する問題が生じ難く、又、配線層10が補強部材と接触するおそれもない。その結果、配線基板1の絶縁信頼性を向上できる。
又、絶縁層20は、樹脂のみからなる第1絶縁膜21と補強部材を備えた第2絶縁膜22との2層構造であるため、絶縁層20全体の強度は従来のプリプレグと同程度であり、配線基板1としての強度を確保できる。
又、従来のように、補強部材を備えた絶縁膜を用いて配線層を埋め込むと、補強部材を備えた絶縁膜では埋め込みに使用できる樹脂の量が少ないため、絶縁膜の上面に凹凸が生じやすく、絶縁膜の上面に配線層を形成することが困難となる。これに対し、本実施の形態では、補強部材を備えた第2絶縁膜22は第1絶縁膜21上に形成され、第2絶縁膜22の樹脂は配線層10の埋め込みには使用されないため、第2絶縁膜22の上面は平坦面となる。従って、第2絶縁膜22の上面に容易に配線層40を形成できる。
又、第1絶縁膜21と第2絶縁膜22の特性は任意に設定できるため、設計自由度を向上できる。例えば、第1絶縁膜21として配線層10との密着性に優れた樹脂を選択したり、絶縁性の高い樹脂(耐マイグレーション性が高い樹脂)を選択したり、溶融粘度の特に低い樹脂を選択したりすることが可能となる。これらは、何れも配線基板1の絶縁信頼性の向上に寄与できる。或いは、フィラー含有量等により、第1絶縁膜21と第2絶縁膜22のCTEを個別に調整できるため、配線基板1全体での反りを低減することが容易となる。
又、本実施の形態では、配線層10の側面だけではなく、配線層10の上面も樹脂のみからなる第1絶縁膜21で被覆されている。そのため、配線層10と第2絶縁膜22内の補強部材30との距離を十分に確保できるため、特に吸湿したときの絶縁信頼性を向上することができる。
なお、支持体300と配線層10とが同じ金属(例えば、銅等)からなる場合、図3(c)の工程で支持体300を除去した際に、配線層10の下面がエッチングされ、配線層10の下面が第1絶縁膜21の下面よりも窪んだ状態になる場合がある。この場合、図4に示す配線基板1Aの構造となる。配線基板1Aも配線基板1と同等の性能である。
又、配線基板1の製造工程を以下のように変形してもよい。例えば、図2(c)の工程において、第1絶縁膜21の上面に、銅箔付きのプリプレグを積層し、第2絶縁膜22を形成してもよい。この場合、プリプレグの片面全面に銅箔が積層されており、銅箔を上面として、第1絶縁膜21の上面にプリプレグを積層する。又は、第1絶縁膜21の上面に、プリプレグと共に銅箔を積層して、第2絶縁膜22を形成してもよい。
この結果、図2(c)において、第1絶縁膜21、第2絶縁膜22、銅箔がこの順に積層された状態となる。その後、図2(d)の工程において、銅箔ごとレーザ加工を施し、絶縁層20にビアホール20xを形成する。次いで、図3(a)の工程において、セミアディティブ法やサブトラクティブ法により、配線層40を形成する。この際、銅箔は配線層40の一部として残る。
又、配線基板1の製造工程を以下のように変形してもよい。例えば、図2(c)の工程において、第1絶縁膜21の上面に、プリプレグと共にプライマー層付き銅箔を積層し、第2絶縁膜22を形成してもよい。
この結果、図2(c)において、第1絶縁膜21、第2絶縁膜22、プライマー層、銅箔がこの順に積層された状態となる。その後、銅箔を除去する。次いで、図2(d)の工程において、プライマー層ごとレーザ加工を施し、絶縁層20にビアホール20xを形成する。次いで、図3(a)の工程において、セミアディティブ法やサブトラクティブ法により、配線層40を形成する。この際、プライマー層は絶縁層20の一部として残る。なお、プライマー層の材料等は、後述の第3絶縁膜23と同様とすることができる。
〈第1の実施の形態の変形例1〉
第1の実施の形態の変形例1では、配線層10の上面が第1絶縁膜21から露出する例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図5は、第1の実施の形態の変形例1に係る配線基板を例示する断面図である。図5を参照するに、第1の実施の形態の変形例1に係る配線基板2は、配線層10の上面が第1絶縁膜21から露出している点が配線基板1(図1参照)と相違する。
つまり、配線基板2では、第1絶縁膜21は、配線層10の側面のみを被覆している。第1絶縁膜21の下面と配線層10の下面とは、例えば、面一とすることができる。又、第1絶縁膜21の上面と配線層10の上面とは、例えば、面一とすることができる。言い換えれば、第1絶縁膜21の厚さは、配線層10の厚さと同一とすることができる。又、配線層10の上面は第2絶縁膜22により被覆されており、配線層40を構成するビア配線は、第2絶縁膜22のみを貫通するビアホール20xを介して、配線層10の上面に接続されている。
配線基板2を作製するには、まず、第1の実施の形態の図2(a)及び図2(b)に示す工程を実行し、支持体300の上面に配線層10及び第1絶縁膜21を形成する。或いは、以下のようにして、配線層10及び第1絶縁膜21を形成してもよい。まず、支持体300の上面に、例えばエポキシ系の感光性の絶縁性樹脂を設け、感光性の絶縁性樹脂を露光及び現像によりパターニングして配線層10を形成する部分に支持体300の上面を露出する開口部を形成する。これにより、開口部を有する第1絶縁膜21が作製される。そして、支持体300をめっき給電層に利用する電解めっき法等により、第1絶縁膜21の開口部内に露出する支持体300の上面に電解めっきを析出させ、配線層10を形成する。
その後、図6(a)に示す工程では、半硬化状態の第1絶縁膜21を平坦面を有する板等により支持体300側に押圧し、第1絶縁膜21の上面と配線層10の上面とを面一とする。或いは、配線層10よりも上側の部分の第1絶縁膜21を研磨して、第1絶縁膜21の上面と配線層10の上面とを面一としてもよい。
次に、図6(b)に示す工程では、図2(c)に示す工程と同様にして、第1絶縁膜21の上面にBステージ状態(半硬化状態)の第2絶縁膜22を積層する。そして、第1絶縁膜21の上面に第2絶縁膜22を積層後、第1絶縁膜21及び第2絶縁膜22を所定温度に加熱して硬化させる。必要に応じて、加圧しながら加熱してもよい。この工程では、図2(c)に示す工程とは異なり、配線層10の上面は、第2絶縁膜22により被覆される。
次に、図6(c)に示す工程では、図2(d)に示す工程と同様にして、配線層10の上面を露出させるビアホール20xを形成する。但し、本実施の形態では、配線層10の上面は第2絶縁膜22により被覆されているため、第2絶縁膜22のみを貫通するビアホール20xを形成する。つまり、第1絶縁膜21には、ビアホール20xは形成されない。そのため、第1絶縁膜21と第2絶縁膜22の両方にビアホール20xを形成する場合のように、レーザの照射条件の変更やデスミア処理の条件の調整等を考慮する必要がなく、簡易な製造工程とすることができる。
その後、第1の実施の形態の図3(a)〜図3(c)に示す工程を実行し、更に、作製された構造体をスライサー等により個片化することにより、複数の配線基板2(図5参照)が完成する。必要に応じ、ソルダーレジスト層50の開口部50x内に露出する配線層40上や、ソルダーレジスト層60の開口部60x内に露出する配線層10上に、はんだボール等の外部接続端子を設けたり、チップキャパシタ等の電子部品を搭載したりしてもよい。又、切断前の構造体に外部接続端子を設けたり電子部品を搭載したりし、その後、構造体を切断して個片化する工程としてもよい。
〈第1の実施の形態の変形例2〉
第1の実施の形態の変形例2では、配線層10の上面が第1絶縁膜21から突出する例を示す。なお、第1の実施の形態の変形例2において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図7は、第1の実施の形態の変形例2に係る配線基板を例示する断面図である。図7を参照するに、第1の実施の形態の変形例2に係る配線基板3は、配線層10の上面が第1絶縁膜21の上面から第2絶縁膜22内に突出している点が配線基板1(図1参照)と相違する。
つまり、配線基板3では、第1絶縁膜21は、配線層10の側面の下側のみを被覆している。第1絶縁膜21の下面と配線層10の下面とは、例えば、面一とすることができる。又、配線層10の側面の上側と、配線層10の上面は、第2絶縁膜22により被覆されている。
配線基板3を作製するには、まず、図8に示す工程を実行する。図8に示す工程では、第1絶縁膜21と第2絶縁膜22を予め積層したBステージ状態(半硬化状態)の絶縁層20を準備しておく。又、図8に示す工程と並行して、第1の実施の形態の図2(a)に示す工程を実行して、支持体300の上面に配線層10を形成しておく。
そして、第1絶縁膜21を支持体300側に向けて、支持体300の上面に配線層10を被覆するように絶縁層20を貼り付け(ラミネートし)、第1絶縁膜21及び第2絶縁膜22を所定温度に加熱して硬化させる。必要に応じて、加圧しながら加熱してもよい。第1絶縁膜21の厚さを予め配線層10よりも薄くしておくことにより、図8の下側に示すように、配線層10の上面が第1絶縁膜21から突出した構造とすることができる。但し、配線層10の突出量は、配線層10の上面が補強部材30と接することがない程度の量に設定する必要がある。
なお、図8に示す工法では、第1絶縁膜21の厚さを適宜調整することにより、図1の構造や図5の構造の配線基板を作製することもできる。又、第1絶縁膜21の厚さによっては、図1の構造、図5の構造、及び図7の構造が1つの配線基板内に混在する場合もあり得るが、そのような構造でも問題となる点はない。
又、図8の絶縁層20に代えて、図9(a)に示す3層構造の絶縁層20Aを用いてもよい。絶縁層20Aは、絶縁層20の第2絶縁膜22上に更に第3絶縁膜23を積層した構造である。第3絶縁膜23は、補強部材を有していない絶縁膜であり、プライマー層とも称される。
第2絶縁膜22のような補強部材30を有する絶縁膜では、補強部材30の存在により、第2絶縁膜22の上面に無電解めっきが析出し難い場合がある。この場合、セミアディティブ法等の無電解めっきを用いる配線層形成方法を採用できない。そこで、図9(a)では、第2絶縁膜22の上面に第3絶縁膜23を積層して、無電解めっきの析出を可能としている。これにより、例えばセミアディティブ法による配線層形成が可能となる。
第3絶縁膜23の材料としては、例えば、第2絶縁膜22と同じ材料系の絶縁性樹脂を、無電解めっきが析出し易いように組成調整したものを用いることができる。第3絶縁膜23の厚さは、例えば、1〜10μm程度とすることができる。
図9(a)に示すように、第1絶縁膜21を支持体300側に向けて、支持体300の上面に配線層10を被覆するように絶縁層20Aを貼り付け(ラミネートし)、第1絶縁膜21、第2絶縁膜22及び第3絶縁膜23を所定温度に加熱して硬化させる。必要に応じて、加圧しながら加熱してもよい。第1絶縁膜21の厚さを予め配線層10よりも薄くしておくことにより、図9(a)の下側に示すように、配線層10の上面が第1絶縁膜21から突出した構造とすることができる。
その後、第1の実施の形態の図2(d)及び図3(a)と同様の工程を実行することにより、図9(b)に示すように、配線層40を形成できる。配線層40をセミアディティブ法で形成する場合には、まず、無電解めっき法により、ビアホール20xの底部に露出した配線層10の上面、及びビアホール20xの内壁面を含む絶縁層20A上に銅(Cu)等からなるシード層を形成する。更に、シード層上に配線層40に対応する開口部を備えたレジスト層を形成する。
そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅(Cu)等からなる配線層を形成する。続いて、レジスト層を除去した後に、配線層をマスクにして、配線層に覆われていない部分のシード層をエッチングにより除去する。これにより、絶縁層20A上にビアホール20x内に充填されたビア配線、及び絶縁層20A上(第3絶縁膜23上)に形成された配線パターンを含む配線層40が形成される。
図9(b)の工程の後、第1の実施の形態の図3(b)及び図3(c)に示す工程を実行し、更に、作製された構造体をスライサー等により個片化することにより、図10に示す配線基板3Aが複数個完成する。必要に応じ、ソルダーレジスト層50の開口部50x内に露出する配線層40上や、ソルダーレジスト層60の開口部60x内に露出する配線層10上に、はんだボール等の外部接続端子を設けたり、チップキャパシタ等の電子部品を搭載したりしてもよい。又、切断前の構造体に外部接続端子を設けたり電子部品を搭載したりし、その後、構造体を切断して個片化する工程としてもよい。
なお、他の実施の形態においても、第2絶縁膜22上に第3絶縁膜23を積層することにより、セミアディティブ法を用いた配線層形成を行ってもよい。つまり、図1に示す配線基板1、図4に示す配線基板1A、図5に示す配線基板2、後述の図11に示す配線基板4において、絶縁層20に代えて絶縁層20Aを用いてもよい。
〈第2の実施の形態〉
第2の実施の形態では、3層構造の配線基板の例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図11は、第2の実施の形態に係る配線基板を例示する断面図である。図11を参照するに、第2の実施の形態に係る配線基板4は、配線層40とソルダーレジスト層50との間に、絶縁層70及び配線層80が挿入されている点が配線基板1(図1参照)と相違する。
絶縁層70は、絶縁層20の上面に、配線層40を被覆するように形成されている。絶縁層70の材料としては、例えば、エポキシ系絶縁性樹脂等を用いることができる。絶縁層70は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層70の厚さは、例えば15〜35μm程度とすることができる。
なお、絶縁層70として、第1絶縁膜21及び第2絶縁膜22を含む積層体を用いてもよい。この場合は、第1絶縁膜21及び第2絶縁膜22を含む積層体である絶縁層20上に、第1絶縁膜21及び第2絶縁膜22を含む積層体である絶縁層70が積層された構造となる。或いは、絶縁層70は、補強部材を有してもよい。この場合、絶縁層70を構成する絶縁性樹脂や補強部材の材質として、第2絶縁膜22及び補強部材30と同様のものを使用できる。
第3配線層である配線層80は、絶縁層70上に形成されている。配線層80は、絶縁層70を貫通し配線層40の上面を露出するビアホール70x内に充填されたビア配線、及び絶縁層70の上面に形成された配線パターンを含んで構成されている。ビアホール70xは、ソルダーレジスト層50側に開口されている開口部の径が配線層40の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。
配線層80は、ビアホール70xの底部に露出した配線層40と電気的に接続されている。配線層80の材料としては、例えば、銅(Cu)等を用いることができる。配線層80を構成する配線パターンの厚さは、例えば1〜35μm程度とすることができる。
ソルダーレジスト層50は、絶縁層70の上面に、配線層80を被覆するように形成されている。ソルダーレジスト層50は開口部50xを有し、開口部50xの底部には配線層80の一部が露出している。開口部50xの底部に露出する配線層80は、他の配線基板や半導体パッケージ、半導体チップ等と電気的に接続されるパッドとして機能する。ソルダーレジスト層50の材料や厚さは、前述の通りである。
配線基板4を作製するには、まず、第1の実施の形態の図2(a)〜図3(a)に示す工程を実行する。その後、図12(a)に示す工程では、絶縁層20上に配線層40を被覆するように、例えば熱硬化性を有するフィルム状のエポキシ系絶縁性樹脂等をラミネートする。或いは、絶縁層20上に配線層40を被覆するように、例えば熱硬化性を有する液状又はペースト状のエポキシ系絶縁性樹脂等をスクリーン印刷、スピンコート法等により塗布する。そして、ラミネート又は塗布した絶縁性樹脂を押圧しつつ、硬化温度以上に加熱して硬化させ、絶縁層70を作製する。必要に応じて、加圧しながら加熱してもよい。
次に、図12(b)に示す工程では、第1の実施の形態の図2(d)に示す工程と同様にして、絶縁層70に、絶縁層70を貫通し配線層40の上面を露出させるビアホール70xを形成する。ビアホール70xをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール70xの底部に露出する配線層40の上面に付着した絶縁層20の樹脂残渣を除去することが好ましい。
次に、図12(c)に示す工程では、第1の実施の形態の図3(a)に示す工程と同様にして、絶縁層70上に配線層80を形成する。その後、第1の実施の形態の図3(b)及び図3(c)に示す工程を実行し、更に、作製された構造体をスライサー等により個片化することにより、複数の配線基板4(図11参照)が完成する。必要に応じ、ソルダーレジスト層50の開口部50x内に露出する配線層80上や、ソルダーレジスト層60の開口部60x内に露出する配線層10上に、はんだボール等の外部接続端子を設けたり、チップキャパシタ等の電子部品を搭載したりしてもよい。又、切断前の構造体に外部接続端子を設けたり電子部品を搭載したりし、その後、構造体を切断して個片化する工程としてもよい。
このように、配線層40上に絶縁層70及び配線層80を積層することで、3層構造の配線基板4を実現できる。配線層40上に絶縁層及び配線層を必要数交互に積層し、4層構造以上の配線基板とすることも可能である。この際、配線層40上に積層する1つ又は2つ以上の絶縁層として、第1絶縁膜21及び第2絶縁膜22を含む積層体を用いることにより、絶縁信頼性を更に高めることができる点で好適である。
〈配線基板の応用例1〉
配線基板の応用例1では、第1の実施の形態及び第2の実施の形態に係る配線基板に半導体チップが搭載(フリップチップ実装)された半導体パッケージの例を示す。なお、配線基板の応用例1において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図13(a)及び図13(b)は、応用例1に係る半導体パッケージを例示する断面図である。図13(a)を参照するに、半導体パッケージ5は、図1に示す配線基板1と、半導体チップ100と、バンプ110と、アンダーフィル樹脂120と、バンプ130とを有する。半導体パッケージ5において、配線基板1の第1絶縁膜21側が半導体チップ100が搭載されるチップ搭載面となり、配線基板1のソルダーレジスト層50側が外部接続端子が形成される外部接続端子面となる。
半導体チップ100は、例えば、シリコン等からなる薄板化された半導体基板(図示せず)上に半導体集積回路(図示せず)等が形成されたものである。半導体基板(図示せず)には、半導体集積回路(図示せず)と電気的に接続された電極パッド(図示せず)が形成されている。
バンプ110は、半導体チップ100の電極パッド(図示せず)と、配線基板1のソルダーレジスト層60の開口部60xから露出する配線層10とを電気的に接続している。アンダーフィル樹脂120は、半導体チップ100と配線基板1(第1絶縁膜21)との間に充填されている。バンプ130は、ソルダーレジスト層50の開口部50xの底部に露出する配線層40の上面に形成された外部接続端子である。バンプ130は、例えば、他の配線基板(マザーボード等)や他の半導体パッケージ等と電気的に接続される。バンプ110及び130は、例えば、はんだバンプである。はんだバンプの材料としては、例えばPbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。
このように、第1の実施の形態に係る配線基板1に半導体チップを搭載することにより、半導体パッケージ5を実現できる。又、図13(b)に示す半導体パッケージ6のように、第2の実施の形態に係る配線基板4に半導体チップを搭載することにより、半導体パッケージ6を実現してもよい。もちろん、配線基板1や4に代えて、配線基板1A、2、3、又は3Aを用いることも可能である。
なお、第1絶縁膜21として、アンダーフィル樹脂120との相性の良い樹脂を選定することで、アンダーフィル樹脂120の充填性を高めることができる。
なお、図13の例では、配線層10側に半導体チップ100を搭載し、配線層40又は80にバンプ130を設ける例を示したが、配線層40又は80側に半導体チップ100を搭載し、配線層10にバンプ130を設けてもよい。
〈配線基板の応用例2〉
配線基板の応用例2では、半導体パッケージ上に更に他の半導体パッケージが搭載された所謂POP(Package on package)構造の半導体パッケージの例を示す。なお、配線基板の応用例2において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図14は、応用例2に係る半導体パッケージを例示する断面図である。図14を参照するに、半導体パッケージ7は、配線基板4を含む第1の半導体パッケージ上に、配線基板1を含む第2の半導体パッケージが搭載された構造である。
第1の半導体パッケージにおいて、配線基板4の絶縁層20側に、バンプ220を介して半導体チップ210が実装され、ソルダーレジスト層50の開口部50xから露出する配線層80にはバンプ130が形成されている。又、第2の半導体パッケージにおいて、配線基板1の絶縁層20側に、バンプ260を介して半導体チップ250が実装され、バンプ280を介してチップコンデンサ270が実装されている。
第1の半導体パッケージと第2の半導体パッケージとは、銅コアボール231の周囲をはんだ232で覆った構造のはんだボール230を介して接続されている。より詳しくは、第1の半導体パッケージを構成する配線基板4の配線層10と、第2の半導体パッケージを構成する配線基板1の配線層40とが、はんだボール230を介して接続されている。
はんだボール230は、第1の半導体パッケージと第2の半導体パッケージとを接続(接合)する接合材として機能すると共に、両パッケージ間の距離(離間距離)を規定値に保持するスペーサとしても機能する。つまり、はんだ232が接合材として機能し、銅コアボール231がスペーサとして機能する。なお、はんだボール230の高さは、半導体チップ210の厚さとバンプ220の厚さとを合算した高さよりも高く設定されている。
配線基板1と配線基板4との間の空間には、封止樹脂240が充填されている。封止樹脂240の充填によって、配線基板1が配線基板4に対して固定されると共に、配線基板4に実装された半導体チップ210が封止される。すなわち、封止樹脂240は、第1の半導体パッケージと第2の半導体パッケージとを接着する接着剤として機能すると共に、半導体チップ210を保護する保護層として機能する。又、封止樹脂240を設けることにより、半導体パッケージ7全体の機械的強度を高めることができる。
このように、第1の実施の形態に係る配線基板1や第2の実施の形態に係る配線基板4を用いて、能動部品(半導体チップ210等)や受動部品(チップコンデンサ270)を搭載したPOP構造の半導体パッケージ7を実現できる。もちろん、配線基板1や4に代えて、配線基板1A、2、3、又は3Aを用いることも可能である。
〈第3の実施の形態〉
第3の実施の形態では、微細配線を有する配線基板の例を示す。なお、第3の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
[第3の実施の形態に係る配線基板の構造]
まず、第3の実施の形態に係る配線基板の構造について説明する。図15は、第3の実施の形態に係る配線基板を例示する断面図である。図15を参照するに、第3の実施の形態に係る配線基板8は、配線基板1(図1参照)の絶縁層20上に絶縁層410、配線層420、絶縁層430、配線層440、絶縁層450、配線層460を順次積層した構造である。なお、図15では、配線層10、絶縁層20等が図1とは上下を反転した状態で描かれている。
絶縁層410、430、及び450の厚さは、絶縁層20の厚さよりも薄く形成されている。又、配線層420及び440を構成する配線パターンの厚さは、配線層10及び40を構成する配線パターンの厚さよりも薄く形成されている。配線層420及び440を構成する配線パターンは、配線層10及び40を構成する配線パターンよりも高密度(微細配線)である。なお、絶縁層450上に、配線層460を構成するパッドを露出するソルダーレジスト層を設けてもよい。
配線基板8において、配線層10の他方の面と絶縁層20の他方の面(第1絶縁膜21の他方の面)は研磨されて平坦面とされている。絶縁層410は、配線層10の他方の面と絶縁層20の他方の面が形成する平坦面に形成されている。絶縁層410の材料としては、例えば、エポキシ系樹脂やフェノール系樹脂等を主成分とする感光性の絶縁性樹脂(熱硬化性)を用いることができる。絶縁層410は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層410の厚さは、例えば、3〜30μm程度とすることができる。
配線層420は、絶縁層410の他方の側に形成されている。配線層420は、ビアホール410x内に充填されたビア配線、及び絶縁層410の他方の面に形成された配線パターンを含んで構成されている。ビアホール410xは、絶縁層430側に開口されている開口部の径が配線層10の他方の面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。配線層420は、ビアホール410xを介して、配線層10と電気的に接続されている。配線層420の材料としては、例えば、銅(Cu)等を用いることができる。配線層420を構成する配線パターンの厚さは、例えば、1〜3μm程度とすることができる。
絶縁層430は、絶縁層410の他方の面に、配線層420を被覆するように形成されている。絶縁層430の材料や厚さは、例えば、絶縁層410と同様とすることができる。
配線層440は、絶縁層430の他方の側に形成されている。配線層440は、ビアホール430x内に充填されたビア配線、及び絶縁層430の他方の面に形成された配線パターンを含んで構成されている。ビアホール430xは、絶縁層450側に開口されている開口部の径が配線層420の他方の面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。配線層440は、ビアホール430xを介して、配線層420と電気的に接続されている。配線層440の材料や配線層440を構成する配線パターンの厚さは、例えば、配線層420と同様とすることができる。
絶縁層450は、絶縁層430の他方の面に、配線層440を被覆するように形成されている。絶縁層450の材料や厚さは、例えば、絶縁層410と同様とすることができる。
配線層460は、絶縁層450の他方の側に形成されている。配線層460は、ビアホール450x内に充填されたビア配線、及び絶縁層450の他方の面から突出するパッド(ポスト)を含んで構成されている。ビアホール450xは、配線基板8の外側に開口されている開口部の径が配線層440の他方の面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。配線層460は、ビアホール450xを介して、配線層440と電気的に接続されている。
配線層460の材料は、例えば、配線層420と同様とすることができる。配線層460の厚さ(絶縁層450の他方の面から突出するパッド部分も含む)は、例えば、10μm程度とすることができる。配線層460を構成するパッドの平面形状は、例えば、直径が20〜30μm程度の円形とすることができる。配線層460を構成するパッドのピッチは、例えば、40〜50μm程度とすることができる。配線層460を構成するパッドは、半導体チップ等と電気的に接続されるパッドとして機能する。なお、配線層460を構成するパッドの表面(上面のみ、又は上面及び側面)に前述の金属層を形成したり、酸化防止処理を施したりしてもよい。
[第3の実施の形態に係る配線基板の製造方法]
次に、第3の実施の形態に係る配線基板の製造方法について説明する。図16及び図17は、第3の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体上に1個ずつ配線基板を作製し支持体を除去する工程としてもよい。
まず、図16(a)に示す工程では、図2(a)〜図3(b)と同様の工程を実行し、支持体300上に配線層10、絶縁層20、配線層40、及びソルダーレジスト層50を形成する。
次に、図16(b)に示す工程では、図3(c)に示す工程と同様にして、図16(a)に示す支持体300を除去する。ここで、支持体300と配線層10とが同じ金属(例えば、銅等)からなる場合、配線層10の他方の面がエッチングされ、配線層10の他方の面が第1絶縁膜21の他方の面よりも窪んだ状態になる。
次に、図16(c)に示す工程では、図16(b)に示す構造体の絶縁層20の他方の面(第1絶縁膜21の他方の面)をCMP法(chemical mechanical polishing法)等を用いて研磨する。この際、配線層10の他方の面の一部を同時に研磨してもよい。これにより、配線層10の他方の面と絶縁層20の他方の面とは平坦面(面一)となる。なお、絶縁層20の第1絶縁膜21は絶縁性樹脂のみから構成されており、ガラスクロス等の補強部材を含有していないため、ガラスクロス等の補強部材が表面から突出するおそれがなく平坦化することが容易である。
次に、図17(a)に示す工程では、配線層10の他方の面と絶縁層20の他方の面が形成する平坦面に絶縁層410を形成する。そして、絶縁層410に、絶縁層410を貫通し配線層10の他方の面を露出するビアホール410xを形成する。絶縁層410の材料としては、例えば、エポキシ系樹脂やフェノール系樹脂等を主成分とする感光性の絶縁性樹脂(熱硬化性)を用いることができる。
具体的には、例えば、配線層10の他方の面と絶縁層20の他方の面が形成する平坦面に、液状又はペースト状の絶縁性樹脂をスピンコート法等により塗布し、加熱して硬化させ、絶縁層410を形成する。そして、絶縁層410を露光及び現像し、ビアホール410xを形成する(フォトリソグラフィ法)。このように、絶縁層410の材料として感光性の絶縁性樹脂を用いることにより、フォトリソグラフィ法によりビアホール410xを形成できるため、微細配線の形成に好適である。なお、図17(a)〜図17(c)は、図16(a)〜図16(c)に対して上下が反転して描かれている。
次に、図17(b)に示す工程では、絶縁層410の他方の側に、例えば、セミアディティブ法等により配線層420を形成する。次に、図17(c)に示す工程では、図17(a)及び図17(b)に示す工程を繰り返し、絶縁層410の他方の側に絶縁層430、配線層440、絶縁層450、及び配線層460を順次積層する。
図17(c)の工程の後、図17(c)に示す構造体をスライサー等により個片化することにより、図15に示す配線基板8が複数個完成する。必要に応じ、配線層460を構成するパッドの表面(上面のみ、又は上面及び側面)に前述の金属層を形成したり、酸化防止処理を施したりしてもよい。又、絶縁層450の他方の面に、配線層460を構成するパッドを露出するソルダーレジスト層を設けてもよい。
このように、第3の実施の形態に係る配線基板8では、配線層10の他方の面と絶縁層20の他方の面(第1絶縁膜21の他方の面)は研磨されて平坦面とされている。そのため、その上に形成される絶縁層410、430、及び450の他方の面も平坦面となる。その結果、絶縁層410、430、及び450の各平坦面に微細な配線層420、440、及び460を容易に形成することができる。
〈配線基板の応用例3〉
配線基板の応用例3では、第3の実施の形態に係る配線基板に半導体チップが搭載(フリップチップ実装)された半導体パッケージの例を示す。なお、配線基板の応用例3において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図18は、応用例3に係る半導体パッケージを例示する断面図である。図18を参照するに、半導体パッケージ9は、図15に示す配線基板8と、半導体チップ100と、はんだバンプ140と、アンダーフィル樹脂120と、バンプ130とを有する。半導体パッケージ9において、配線基板8の絶縁層450側が半導体チップ100が搭載されるチップ搭載面となり、配線基板8のソルダーレジスト層50側が外部接続端子が形成される外部接続端子面となる。
はんだバンプ140は、半導体チップ100の電極パッド(図示せず)と、配線基板8の配線層460を構成するパッドとを電気的に接続している。なお、半導体チップ100は銅ピラーを有していてもよい。はんだバンプ140の材料としては、例えばPbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。
アンダーフィル樹脂120は、半導体チップ100と配線基板8(絶縁層450)との間に充填されている。バンプ130は、ソルダーレジスト層50の開口部50xの底部に露出する配線層40の表面に形成された外部接続端子である。
このように、第3の実施の形態に係る配線基板8に半導体チップ100を搭載することにより、半導体パッケージ9を実現できる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、上記の実施の形態等では、第1絶縁膜21の下面と配線層10の下面(露出面)とが面一である例や、配線層10の下面が第1絶縁膜21の下面よりも窪んだ位置にある例を示した。しかし、配線層10の下面は第1絶縁膜21の下面よりも突出した位置にあってもよい。
又、支持体300として、銅以外に、ニッケル、クロム、鉄等、銅からなる配線層10とは異なるエッチング液で除去可能な金属箔や金属板を用いてもよい。この場合、配線層10の下面が第1絶縁膜21の下面と面一となる。
又、配線層10と同じ金属からなる支持体300の上面に、配線層10と異なる金属からなるエッチングバリア層を設けてもよい。例えば、配線層10及び支持体300が共に銅である場合、支持体300の上面全面に、電解めっき法等により、ニッケル、クロム、鉄等からなるエッチングバリア層を形成する。その後、エッチングバリア層上に配線層10、絶縁層20等を順次積層する。そして、支持体300をエッチングで除去し、次いで、エッチングバリア層を(配線層10をエッチングしないエッチング液を用いて)エッチングで除去し、配線基板が完成する。この場合も、配線層10の下面が第1絶縁膜21の下面と面一となる。
1、2、3、4、8 配線基板
5、6、7、9 半導体パッケージ
10、40、80、420、440、460 配線層
10a パッド
10b 配線パターン
20、20A、70、410、430、450 絶縁層
20x、70x、410x、430x、450x ビアホール
21 第1絶縁膜
22 第2絶縁膜
23 第3絶縁膜
30 補強部材
50、60 ソルダーレジスト層
50x、60x 開口部
100、210、250 半導体チップ
110、130、220、260、280 バンプ
120 アンダーフィル樹脂
140 はんだバンプ
230 はんだボール
231 銅コアボール
232 はんだ
240 封止樹脂
270 チップコンデンサ
300 支持体

Claims (7)

  1. 第1絶縁膜の一方の面に第2絶縁膜が積層され、前記第1絶縁膜の他方の面が外部に露出する絶縁層と、
    前記第1絶縁膜に埋め込まれ、所定面が前記第1絶縁膜の他方の面から露出する第1配線層と、
    前記第2絶縁膜の前記第1絶縁膜の一方の面と接する面の反対面に形成された配線パターン、及び前記絶縁層を貫通し前記配線パターンと前記第1配線層とを接続するビア配線、を含む第2配線層と、を有し、
    前記絶縁層には前記第1配線層と前記ビア配線のみが埋め込まれ、
    前記第1絶縁膜内及び前記第2絶縁膜内には電子部品が内蔵されていなく、
    前記第1絶縁膜は、前記第1配線層の側面と、前記所定面の反対面を被覆し、
    前記ビア配線は、前記第2絶縁膜及び前記第1絶縁膜を貫通し、前記所定面の反対面に接続され、
    前記第1絶縁膜は樹脂のみから構成され、
    前記第1絶縁膜は熱硬化性樹脂であり、
    前記第2絶縁膜は補強部材に樹脂を含浸させた構成とされ、
    前記ビア配線は、前記絶縁層を貫通して前記第1配線層を露出するビアホール内に形成され、
    前記ビア配線は、前記ビアホール内で前記第2絶縁膜と接触し
    前記ビアホール内には、前記補強部材が露出している配線基板。
  2. 前記第1配線層は、パッド及び配線パターンを有し、
    前記第1絶縁膜の他方の面に、複数の前記パッドの所定面を一括で露出する開口部を備えたソルダーレジスト層が積層されている請求項記載の配線基板。
  3. 前記第1絶縁膜の他方の面は、半導体チップを搭載するチップ搭載面である請求項1又は2記載の配線基板。
  4. 前記第2配線層の配線パターンを被覆するように、前記第2絶縁膜に積層された他の絶縁層と、
    前記他の絶縁層に積層され、前記第2配線層の配線パターンと接続される第3配線層と、を有する請求項1乃至の何れか一項記載の配線基板。
  5. 支持体の上面に第1配線層を形成する工程と、
    前記支持体の上面に、前記第1配線層の上面及び側面を被覆するように、樹脂のみから構成された半硬化状態の第1絶縁膜を形成する工程と、
    前記第1絶縁膜上に、補強部材に樹脂を含浸させた構成とされた半硬化状態の第2絶縁膜を積層する工程と、
    前記第1絶縁膜及び前記第2絶縁膜を硬化させ、前記第1絶縁膜上に前記第2絶縁膜が積層された絶縁層を作製する工程と、
    前記絶縁層を貫通して前記第1配線層の上面を露出するビアホールを形成する工程と、
    前記第2絶縁膜上に形成された配線パターン、及び前記ビアホール内に形成され、前記配線パターンと前記第1配線層とを接続するビア配線、を含む第2配線層を形成する工程と、を有し、
    前記第1絶縁膜は熱硬化性樹脂であり、
    前記第2配線層を形成する工程では、前記ビア配線は、前記第2絶縁膜及び前記第1絶縁膜を貫通し、前記第1配線層の上面に接続され、
    前記絶縁層には前記第1配線層と前記ビア配線のみが埋め込まれ、前記第1絶縁膜内及び前記第2絶縁膜内には電子部品が内蔵されていない配線基板の製造方法。
  6. 支持体の上面に第1配線層を形成する工程と、
    樹脂のみから構成された半硬化状態の第1絶縁膜、及び前記第1絶縁膜上に積層された、補強部材に樹脂を含浸させた構成とされた半硬化状態の第2絶縁膜、を有する絶縁層を準備する工程と、
    前記第1絶縁膜を前記支持体側に向けて、前記支持体の上面に前記第1絶縁膜が前記第1配線層の上面及び側面を被覆するように前記絶縁層を貼り付け、前記絶縁層を硬化させる工程と、
    前記絶縁層を貫通して前記第1配線層の上面を露出するビアホールを形成する工程と、
    前記第2絶縁膜上に形成された配線パターン、及び前記ビアホール内に形成され、前記配線パターンと前記第1配線層とを接続するビア配線、を含む第2配線層を形成する工程と、を有し、
    前記第1絶縁膜は熱硬化性樹脂であり、
    前記第2配線層を形成する工程では、前記ビア配線は、前記第2絶縁膜及び前記第1絶縁膜を貫通し、前記第1配線層の上面に接続され、
    前記絶縁層には前記第1配線層と前記ビア配線のみが埋め込まれ、前記第1絶縁膜内及び前記第2絶縁膜内には電子部品が内蔵されていない配線基板の製造方法。
  7. 前記支持体を除去する工程を有する請求項又は記載の配線基板の製造方法。
JP2019019117A 2015-02-10 2019-02-05 配線基板及びその製造方法 Active JP6761064B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015024770 2015-02-10
JP2015024770 2015-02-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015101245A Division JP6532750B2 (ja) 2015-02-10 2015-05-18 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019083340A JP2019083340A (ja) 2019-05-30
JP6761064B2 true JP6761064B2 (ja) 2020-09-23

Family

ID=56688447

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015101245A Active JP6532750B2 (ja) 2015-02-10 2015-05-18 配線基板及びその製造方法
JP2019019117A Active JP6761064B2 (ja) 2015-02-10 2019-02-05 配線基板及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015101245A Active JP6532750B2 (ja) 2015-02-10 2015-05-18 配線基板及びその製造方法

Country Status (1)

Country Link
JP (2) JP6532750B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7069561B2 (ja) * 2017-04-10 2022-05-18 昭和電工マテリアルズ株式会社 積層板の製造方法、プリント配線板の製造方法、及び半導体パッケージの製造方法
JP2018182003A (ja) * 2017-04-10 2018-11-15 日立化成株式会社 多層プリント配線板及び半導体パッケージ
TWI644598B (zh) * 2017-04-21 2018-12-11 南亞電路板股份有限公司 電路板結構及其形成方法
JP7221601B2 (ja) * 2018-06-11 2023-02-14 新光電気工業株式会社 配線基板、配線基板の製造方法
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
JP7266454B2 (ja) 2019-04-25 2023-04-28 新光電気工業株式会社 配線基板、積層型配線基板、及び配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133696A (ja) * 1984-12-03 1986-06-20 日立化成工業株式会社 配線板の製造法
JP2007234988A (ja) * 2006-03-02 2007-09-13 Epson Toyocom Corp 半導体素子の実装基板及び実装方法
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
US8692364B2 (en) * 2009-08-07 2014-04-08 Nec Corporation Semiconductor device and method for manufacturing the same
WO2012172792A1 (ja) * 2011-06-17 2012-12-20 住友ベークライト株式会社 プリント配線板および製造方法

Also Published As

Publication number Publication date
JP2016149517A (ja) 2016-08-18
JP2019083340A (ja) 2019-05-30
JP6532750B2 (ja) 2019-06-19

Similar Documents

Publication Publication Date Title
JP6761064B2 (ja) 配線基板及びその製造方法
JP6133227B2 (ja) 配線基板及びその製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6169955B2 (ja) 配線基板及びその製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US9997474B2 (en) Wiring board and semiconductor device
US10720392B2 (en) Wiring substrate
KR20150004749A (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
US10779406B2 (en) Wiring substrate
US20210202361A1 (en) Wiring board and method of manufacturing the same
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2018125349A (ja) 半導体装置及びその製造方法
US9961767B2 (en) Circuit board and method of manufacturing circuit board
JP2019192886A (ja) 配線基板及び配線基板の製造方法
JP7289620B2 (ja) 配線基板、積層型配線基板、半導体装置
JP6671256B2 (ja) 配線基板及びその製造方法
JP7148278B2 (ja) 配線基板及びその製造方法
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2008205071A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2019016683A (ja) 配線基板及びその製造方法、半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200528

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200528

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200605

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200903

R150 Certificate of patent or registration of utility model

Ref document number: 6761064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150