JP2019016683A - 配線基板及びその製造方法、半導体パッケージ - Google Patents

配線基板及びその製造方法、半導体パッケージ Download PDF

Info

Publication number
JP2019016683A
JP2019016683A JP2017132683A JP2017132683A JP2019016683A JP 2019016683 A JP2019016683 A JP 2019016683A JP 2017132683 A JP2017132683 A JP 2017132683A JP 2017132683 A JP2017132683 A JP 2017132683A JP 2019016683 A JP2019016683 A JP 2019016683A
Authority
JP
Japan
Prior art keywords
pad
layer
insulating layer
wiring board
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017132683A
Other languages
English (en)
Inventor
経塚　正宏
Masahiro Kyozuka
正宏 経塚
貴彦 木曽
Takahiko Kiso
貴彦 木曽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017132683A priority Critical patent/JP2019016683A/ja
Priority to US16/014,110 priority patent/US20190013263A1/en
Publication of JP2019016683A publication Critical patent/JP2019016683A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】半導体パッケージ用の配線基板を小型化する。【解決手段】本配線基板の製造方法は、半導体チップを実装するための第１パッド、及び前記第１パッドの周辺部に配置された第２パッド、を一方の側に備えたコア基板を準備する工程と、前記コア基板の一方の側に、前記第１パッドを被覆し、前記第２パッドを露出する保護層を形成する工程と、前記保護層の側面の少なくとも前記コア基板側、及び前記第２パッドを被覆し、前記保護層の上面を露出する絶縁層を形成する工程と、前記絶縁層を貫通して前記第２パッドと電気的に接続し、前記絶縁層の上面から部分的に露出する外部接続端子を形成する工程と、前記保護層を除去する工程と、を有する。【選択図】図３

Description

本発明は、配線基板及びその製造方法、半導体パッケージに関する。
近年、半導体パッケージが搭載される電子機器の小型化が進んでいる。これに伴い、半導体パッケージ用の配線基板に対し、更なる小型化が要求されている。
半導体パッケージ用の配線基板としては、例えば、コア基板上に絶縁層や配線層を積層した積層体を形成し、積層体の一部に半導体チップを実装するためのキャビティを形成した構造が知られている。
キャビティは、例えば、コア基板上の絶縁層や配線層の積層体の一部に、レーザを用いて平面視で枠状の切れ目を形成し、切れ目の内側の積層体を除去することで形成することができる（例えば、特許文献１参照）。
特開２０１５−１０６６１５号公報
しかしながら、キャビティの形成にレーザを用いる場合には、レーザが照射される部分の絶縁層がダメージを受けないようにするために、レーザが照射される枠状の部分にレーザ受け用の導体パターンを形成する必要がある。そのため、配線基板の小型化を実現し難いという問題があった。
本発明は、上記の点に鑑みてなされたものであり、半導体パッケージ用の配線基板を小型化することを課題とする。
本配線基板の製造方法は、半導体チップを実装するための第１パッド、及び前記第１パッドの周辺部に配置された第２パッド、を一方の側に備えたコア基板を準備する工程と、前記コア基板の一方の側に、前記第１パッドを被覆し、前記第２パッドを露出する保護層を形成する工程と、前記保護層の側面の少なくとも前記コア基板側、及び前記第２パッドを被覆し、前記保護層の上面を露出する絶縁層を形成する工程と、前記絶縁層を貫通して前記第２パッドと電気的に接続し、前記絶縁層の上面から部分的に露出する外部接続端子を形成する工程と、前記保護層を除去する工程と、を有することを要件とする。
開示の技術によれば、半導体パッケージ用の配線基板を小型化できる。
第１の実施の形態に係る配線基板を例示する図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 比較例に係る配線基板の製造工程を例示する図（その１）である。 比較例に係る配線基板の製造工程を例示する図（その２）である。 比較例に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。 第２の実施の形態に係る半導体パッケージを例示する図である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する図であり、図１（ｂ）は平面図、図１（ａ）は図１（ｂ）のＡ−Ａ線に沿う断面図である。
図１を参照するに、第１の実施の形態に係る配線基板１は、コア基板１０と、絶縁層２１と、外部接続端子２２と、ソルダーレジスト層２３とを有している。又、コア基板１０は、絶縁層１１と、配線層１２及び１３と、貫通配線１４と、ソルダーレジスト層１５及び１６とを有している。
なお、本実施の形態では、便宜上、配線基板１のソルダーレジスト層２３側を上側又は一方の側、ソルダーレジスト層１６側を下側又は他方の側とする。又、各部位のソルダーレジスト層２３側の面を一方の面又は上面、ソルダーレジスト層１６側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１１の一方の面１１ａの法線方向から視ることを指し、平面形状とは対象物を絶縁層１１の一方の面１１ａの法線方向から視た形状を指すものとする。
以下、配線基板１の各構成要素について詳説する。なお、図１の例では、配線基板１の平面形状は矩形状であるが、これには限定されず、配線基板１は任意の平面形状とすることができる。
コア基板１０は、他の層を形成するための基体となる部分である。図１の例では、コア基板１０は配線層１２及び１３を有する２層配線基板であるが、絶縁層１１内に他の配線層（内層）を有する多層配線基板（例えば、ビルドアップ配線基板等）としてもよい。
絶縁層１１は、例えば、エポキシ系樹脂、フェノール系樹脂、ポリイミド系樹脂、又はシアネート系樹脂等を主成分とする感光性の絶縁性樹脂（例えば、熱硬化性）により形成することができる。絶縁層１１は、例えば、エポキシ系樹脂、フェノール系樹脂、ポリイミド系樹脂、又はシアネート系樹脂等を主成分とする非感光性の絶縁性樹脂（例えば、熱硬化性）により形成してもよい。又、絶縁層１１は、ガラスクロス等の補強部材を有してもよい。又、絶縁層１１は、補強部材として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布を有してもよい。又、絶縁層１１は、シリカやアルミナ等のフィラーを有してもよい。絶縁層１１の厚さは、要求仕様に応じて適宜決定できるが、例えば、７０〜４００μｍ程度とすることができる。
絶縁層１１には、複数の貫通孔１１ｘが形成されている。貫通孔１１ｘの平面形状は、例えば、円形とすることができる。貫通孔１１ｘ内には、貫通配線１４が形成されている。貫通配線１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
配線層１２は、絶縁層１１の一方の面１１ａに形成されている。配線層１２は、パッド１２ａ（第１パッド）と、パッド１２ｂ（第２パッド）とを含んでいる。パッド１２ａは、配線基板１に半導体チップを搭載した半導体パッケージ（後述の図８参照）を作製する際に、半導体チップを実装するためのパッドである。パッド１２ｂは、外部接続端子２２が形成されるパッドであり、例えば、パッド１２ａの周辺部に配置されている。
パッド１２ａは、半導体チップと電気的に接続するため、微細に形成されており、例えば、直径が３０μｍ程度の円形とすることができる。パッド１２ａのピッチは、例えば、４０μｍ程度とすることができる。パッド１２ａは、例えば、エリアアレイ状に配置することができる。パッド１２ｂは、例えば、直径が１１０μｍ程度の円形とすることができる。パッド１２ｂのピッチは、例えば、１５０μｍ程度とすることができる。
配線層１３は、絶縁層１１の他方の面１１ｂに形成されている。配線層１２と配線層１３とは、貫通配線１４を介して適宜電気的に接続することができる。配線層１２及び１３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２及び１３は、複数の金属層の積層構造であっても構わない。配線層１２及び１３の厚さは、例えば、１５〜３５μｍ程度とすることができる。
ソルダーレジスト層１５は、絶縁層１１の一方の面１１ａに、配線層１２を被覆するように形成されている絶縁部材である。ソルダーレジスト層１５は、パッド１２ａ及びパッド１２ｂを選択的に露出している。具体的には、ソルダーレジスト層１５は、開口部１５ｘを有し、開口部１５ｘ内にはパッド１２ａの上面が露出している。又、ソルダーレジスト層１５は、開口部１５ｙを有し、開口部１５ｙ内にはパッド１２ｂの上面が露出している。
開口部１５ｘ内に露出するパッド１２ａの上面や、開口部１５ｙ内に露出するパッド１２ｂの上面に、表面処理層（図示せず）を形成してもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、開口部１５ｘ内に露出するパッド１２ａの上面や、開口部１５ｙ内に露出するパッド１２ｂの上面に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層を形成してもよい。ＯＳＰ処理の場合には、例えば、表面処理層として、アゾール化合物やイミダゾール化合物等からなる有機被膜が形成される。
ソルダーレジスト層１６は、絶縁層１１の他方の面１１ｂに、配線層１３を被覆するように形成されている。ソルダーレジスト層１６は、開口部１６ｘを有し、開口部１６ｘ内には配線層１３の下面が露出している。開口部１６ｘ内に露出する配線層１３の下面に、前述の表面処理層（図示せず）を形成してもよい。
ソルダーレジスト層１５及び１６の材料としては、例えば、エポキシ系樹脂、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂（例えば、熱硬化性）を用いることができる。ソルダーレジスト層１５及び１６は、シリカやアルミナ等のフィラーを含有しても構わない。
なお、ソルダーレジスト層１５は、パッド１２ａやパッド１２ｂの外周側を被覆して中央部を開口部内に露出するように設けてもよいし、パッド１２ａやパッド１２ｂを完全に露出するように設けてもよい。パッド１２ａやパッド１２ｂを完全に露出する場合、パッド１２ａや１２ｂの側面とソルダーレジスト層１５の側面（開口部の内壁面）とが接するようにソルダーレジスト層１５を設けてもよい。或いは、パッド１２ａや１２ｂの側面とソルダーレジスト層１５の側面（開口部の内壁面）との間に隙間ができるようにソルダーレジスト層１５を設けてもよい。ソルダーレジスト層１６やソルダーレジスト層２３についても同様である。
絶縁層２１は、コア基板１０を構成するソルダーレジスト層１５の上面の周辺部に枠状に形成されている。絶縁層２１は、例えば、絶縁層１１と同様の絶縁性樹脂から形成することができる。絶縁層２１は、例えば、絶縁層１１と同様の補強部材やフィラーを有してもよい。絶縁層２１の厚さは、要求仕様に応じて適宜決定できるが、例えば、５０〜１６０μｍ程度とすることができる。
絶縁層２１には、ソルダーレジスト層１５の上面及びパッド１２ａの上面を露出する開口部２１ｘ（キャビティ）が形成されている。つまり、絶縁層２１は、開口部２１ｘを囲むように枠状に形成されている。開口部２１ｘの平面形状は、例えば矩形とすることができる。
開口部２１ｘの内壁面のコア基板１０側の縁辺は、ソルダーレジスト層１５の上面と接している（図１（ａ）のＢ部）。なお、開口部２１ｘの内壁面のコア基板１０側の縁辺と接する部分のソルダーレジスト層１５は、絶縁層１１の一方の面１１ａに直接形成されており、導体パターン等を被覆していない（図１（ａ）のＢ部の下側）。但し、ソルダーレジスト層１５は形成しなくてもよく、ソルダーレジスト層１５を形成しない場合には、開口部２１ｘの内壁面のコア基板１０側の縁辺は絶縁層１１の一方の面１１ａと接する。このように、開口部２１ｘの内壁面のコア基板１０側の縁辺は、必ず絶縁部材と接し、配線層１２や他の導体パターン等の導電部材とは接しない。
絶縁層２１には、ソルダーレジスト層１５の開口部１５ｙと連通する開口部２１ｙが形成されている。開口部２１ｙ内には、パッド１２ｂの上面が露出している。開口部２１ｙの平面形状は、例えば開口部１５ｙと同じ大きさの円形とすることができる。
外部接続端子２２は、開口部１５ｙ内及び開口部２１ｙ内に露出するパッド１２ｂの上面に形成されている。外部接続端子２２は、開口部１５ｙ及び２１ｙを充填するビア配線２２ａと、ビア配線２２ａと一体に形成され開口部２１ｙの周囲の絶縁層２１の上面に延伸するパッド２２ｂとを含んでいる。すなわち、外部接続端子２２は、絶縁層２１を貫通してパッド１２ｂと電気的に接続し、絶縁層２１の上面から部分的に露出している。外部接続端子２２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。外部接続端子２２を構成するパッド２２ｂの厚さは、例えば、１０〜２５μｍ程度とすることができる。
ソルダーレジスト層２３は、絶縁層２１の上面に形成されている。ソルダーレジスト層２３は、絶縁層２１の開口部２１ｘと連通する開口部２３ｘを有している。開口部２３ｘ内には、ソルダーレジスト層１５の上面及びパッド１２ａの上面が露出している。開口部２３ｘの平面形状は、例えば開口部２１ｘと同じ大きさの矩形とすることができる。又、ソルダーレジスト層２３は、開口部２３ｙを有し、開口部２３ｙ内には外部接続端子２２のパッド２２ｂの上面が露出している。開口部２３ｙの平面形状は、例えば、円形とすることができる。開口部２３ｙ内に露出するパッド２２ｂの上面に、前述の表面処理層（図示せず）を形成してもよい。
開口部２３ｙ内に露出するパッド２２ｂは、例えば、平面視において、開口部２３ｘの周囲に（半導体チップが実装される領域の周囲に）、ペリフェラル状に配置することができる。パッド２２ｂは、複数列としてもよい。パッド２２ｂは、半導体パッケージと電気的に接続される所謂ＰＯＰパッド（Package On Package用のパッド）として使用することができる。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２及び図３は、第１の実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程の例を示すが、単品の配線基板を作製する工程としてもよい。
まず、図２（ａ）に示す工程では、周知の方法によりコア基板１０を作製する。例えば、レーザ加工法やドリル加工法等により絶縁層１１に貫通孔１１ｘを形成し、無電解めっき法や電解めっき法等により、貫通孔１１ｘ内に銅等の導電材料を充填して貫通配線１４を形成する。そして、例えば、サブトラクティブ法やセミアディティブ法等の各種配線形成方法により、絶縁層１１の一方の面１１ａに配線層１２を選択的に形成し、絶縁層１１の他方の面１１ｂに配線層１３を選択的に形成する。
そして、例えば、絶縁層１１の一方の面１１ａに感光性樹脂を塗布又はラミネートし、その後露光及び現像して、開口部１５ｘ及び１５ｙを備えたソルダーレジスト層１５を形成する。同様に、例えば、絶縁層１１の他方の面１１ｂに感光性樹脂を塗布又はラミネートし、その後露光及び現像して、開口部１６ｘを備えたソルダーレジスト層１６を形成する。
なお、一点鎖線で示すＣは、個片化された複数の配線基板を作製する際の切断位置を示している。すなわち、切断位置Ｃの間の領域が最終的に個々の配線基板１となる領域である。
次に、図２（ｂ）に示す工程では、コア基板１０の一方の側に、パッド１２ａを被覆し、パッド１２ｂを露出する保護層３００を形成する。保護層３００の平面形状や厚さは、後工程で実装される半導体チップと同等にすることが好ましい。保護層３００としては、例えば、後工程に含まれる加熱工程での加熱温度（例えば、２００℃〜３００℃程度）以上の耐熱性を有し、かつ硬化後でも特定の液体に対して溶解性を有する材料を選択する。ここで、特定の液体とは、パッド１２ａを形成する金属を溶解せずに、保護層３００のみを溶解できる液体である。
保護層３００は、パッド１２ａを被覆する接着剤層を含む構造とすることができるが、本実施の形態では、一例として、保護層３００は接着剤層のみから形成されている。保護層３００（＝接着剤層）としては、例えば、ポリエステル系やポリビニールアルコール系の樹脂フィルムを用いることができる。
保護層３００を形成するには、例えば、半硬化状態の保護層３００を準備し、チップ搭載機を用いて、配線基板１となる各領域（切断位置Ｃの間の領域）において、パッド１２ａを被覆するように搭載する。そして、例えば、保護層３００をコア基板１０側に加圧しながら所定温度に加熱して硬化させる。
保護層３００を形成することにより、例えば、図２（ｃ）の工程で、絶縁層２１を加熱して硬化する際に、加熱によりパッド１２ａが機械的なダメージ（熱応力等）や化学的なダメージ（熱酸化等）を受けることを防止できる。又、図３（ａ）の工程で、シード層をエッチングにより除去する際に、エッチング液によりパッド１２ａが化学的なダメージ（浸食等）を受けることを防止できる。
次に、図２（ｃ）に示す工程では、保護層３００の周辺部に位置するソルダーレジスト層１５の上面に、パッド１２ｂを被覆するように、絶縁層２１を枠状に形成する。絶縁層２１は、例えば、矩形状の開口部２１ｘを予め形成したフィルム状の絶縁性樹脂を、ソルダーレジスト層１５の上面の周辺部に、保護層３００の上面を露出するようにラミネートし、所定温度に加熱して硬化させることで形成できる。或いは、液状又はペースト状の絶縁性樹脂を塗布後硬化させて、絶縁層２１を形成してもよい。なお、保護層３００の上面に絶縁層２１に含まれる樹脂の残渣が付着してもよい。
絶縁層２１は、保護層３００の側面の少なくともコア基板１０側、及びパッド１２ｂを被覆し、保護層３００の上面を露出するように形成する。この場合には、保護層３００の上面は、絶縁層２１の上面から突出してもよい。但し、絶縁層２１は、保護層３００の側面の全体を被覆し、絶縁層２１の上面が保護層３００の上面から突出するように形成してもよい。又、絶縁層２１は、保護層３００の側面の全体を被覆し、絶縁層２１の上面が保護層３００の上面と略面一となるように形成してもよい。
次に、図２（ｄ）に示す工程では、開口部１５ｙと連通してパッド１２ｂの上面を露出する開口部２１ｙを形成する。開口部２１ｙは、例えば、レーザ加工法により形成することができる。
次に、図３（ａ）に示す工程では、開口部１５ｙ内及び開口部２１ｙ内に露出するパッド１２ｂの上面に外部接続端子２２を形成する。すなわち、絶縁層２１を貫通してパッド１２ｂと電気的に接続し、絶縁層２１の上面から部分的に露出する外部接続端子２２を形成する。外部接続端子２２を形成するには、例えば、無電解めっき法又はスパッタ法により、保護層３００の上面、絶縁層２１の上面、開口部１５ｙ及び２１ｙの内壁面、開口部１５ｙ及び２１ｙ内に露出するパッド１２ｂの上面に銅等からなるシード層（図示せず）を連続的に形成する。更に、シード層上に外部接続端子２２のパッド２２ｂの形状に対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層を給電層に利用した電解めっき法により、開口部１５ｙ内、開口部２１ｙ内、及びレジスト層の開口部内に銅（Ｃｕ）等からなる電解めっき層（図示せず）を形成する。
続いて、レジスト層を除去した後に、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、開口部１５ｙ及び２１ｙを充填するビア配線２２ａと、ビア配線２２ａと一体に形成され開口部２１ｙの周囲の絶縁層２１の上面に延伸するパッド２２ｂとを含む外部接続端子２２が形成される。なお、この場合、外部接続端子２２は、シード層上に電解めっき層が積層された構造となるが、各図において、シード層の図示は省略されている。
次に、図３（ｂ）に示す工程では、ソルダーレジスト層２３を形成する。ソルダーレジスト層２３を形成するには、例えば、液状又はペースト状の絶縁性樹脂を、スクリーン印刷法、ロールコート法、又は、スピンコート法等により、保護層３００の上面、絶縁層２１の上面、並びにパッド２２ｂの上面及び側面を被覆するように塗布する。或いは、フィルム状の絶縁性樹脂を、保護層３００の上面、絶縁層２１の上面、並びにパッド２２ｂの上面及び側面を被覆するようにラミネートしてもよい。そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することで、ソルダーレジスト層２３に、絶縁層２１の開口部２１ｘと連通して保護層３００の上面を露出する開口部２３ｘ、及びパッド２２ｂ上面を露出する開口部２３ｙを形成する（フォトリソグラフィ法）。
次に、図３（ｃ）に示す工程では、保護層３００以外の部分を保護するレジスト層３７０及び３８０を形成する。具体的には、まず、ソルダーレジスト層２３の上面及び開口部２３ｙ内に露出するパッド２２ｂの上面を被覆し、開口部２３ｘ内に保護層３００の上面を露出するように、例えば、ドライフィルムレジストをラミネートしてレジスト層３７０を形成する。又、ソルダーレジスト層１６の下面及び開口部１６ｘ内に露出する配線層１３の下面を被覆するように、例えば、ドライフィルムレジストをラミネートしてレジスト層３８０を形成する。
次に、図３（ｄ）に示す工程では、保護層３００を除去する。例えば、保護層３００としてポリエステル系のフィルム材料を用いた場合には、ケトン、アセトン、又は水酸化トリメチルアニリニウム等の溶剤により除去できる。この際、パッド１２ａが銅により形成されている場合には、銅はケトン、アセトン、又は水酸化トリメチルアニリニウム等の溶剤には溶解しないため、パッド１２ａが溶剤によりダメージを受けることはない。なお、保護層３００を除去することにより、絶縁層２１に、パッド１２ａを露出する枠状の開口部２１ｘが形成され、開口部２１ｘの内壁面のコア基板１０側の縁辺は、ソルダーレジスト層１５の上面と接する。
図３（ｄ）に示す工程の後、図３（ｄ）に示す構造体を、スライサー等を用いて切断位置Ｃで切断することにより、個片化された複数の配線基板１（図１参照）が完成する。
次に、比較例を交えながら、配線基板１が有する特有の効果について説明する。図４〜図６は、比較例に係る配線基板の製造工程を例示する図である。まず、図４（ａ）及び図４（ｂ）に示すコア基板１００を準備する。コア基板１００は、配線層１２が、パッド１２ａ及び１２ｂと、導体パターン１２ｃを含む点と、ソルダーレジスト層１５が形成されていない点が、コア基板１０（図２（ａ）参照）と相違する。導体パターン１２ｃは、平面視において、パッド１２ａを囲むように枠状に形成されている。なお、図４（ｂ）では、便宜上、導体パターン１２ｃを梨地模様で示している。
次に、図５（ａ）に示すように、絶縁層１１の上面１１ａに、パッド１２ａの全部及び導体パターン１２ｃの内周側を被覆し、導体パターン１２ｃの外周側及びパッド１２ｂを露出するように、平面形状が矩形の剥離層１１０を形成する。そして、図５（ｂ）に示すように、絶縁層１１の上面１１ａに、剥離層１１０、導体パターン１２ｃの外周側、及びパッド１２ｂを被覆する絶縁層２１を形成する。
次に、図５（ｃ）に示すように、絶縁層２１に開口部２１ｙを形成し、開口部２１ｙを充填するビア配線２２ａと、ビア配線２２ａと一体に形成され開口部２１ｙの周囲の絶縁層２１の上面に延伸するパッド２２ｂとを含む外部接続端子２２を形成する。
次に、図５（ｄ）に示すように、絶縁層２１の上面を露出する開口部２３ｘ及びパッド２２ｂの上面を露出する開口部２３ｙを備えたソルダーレジスト層２３を形成する。開口部２３ｘは、剥離層１１０の上面を被覆する部分の絶縁層２１の上面を露出するように、平面視において剥離層１１０の上面と略同一形状の矩形に形成される。
次に、図６（ａ）に示すように、絶縁層２１の上面側からレーザ光を照射し、導体パターン１２ｃ上の絶縁層２１及び剥離層１１０を除去し、導体パターン１２ｃの上面に至る枠状の切れ目２１ｚを形成する。剥離層１１０は、全て切れ目２１ｚの内側に位置する。そして、図６（ｂ）に示すように、切れ目２１ｚの内側に位置する絶縁層２１及び剥離層１１０を除去する。
これにより、切れ目２１ｚの内側に、パッド１２ａを露出するキャビティが形成され、キャビティの内壁面のコア基板１００側の縁辺は、導体パターン１２ｃの上面と接する。キャビティ内は、半導体チップをフリップチップ実装する領域となる。
このように、比較例に係る配線基板の製造方法では、キャビティを形成するためにレーザ光を用いるため、絶縁層１１にダメージを与えない目的で、レーザ光を照射する位置に、予め枠状の導体パターン１２ｃを形成している。仮に、導体パターン１２ｃを設けないとすると、レーザ光を照射した位置の絶縁層１１に凹部等が形成され、絶縁層１１の上面が平坦ではなくなる。このような絶縁層１１のダメージを防ぐため、導体パターン１２ｃを形成する領域を確保する必要性が生じ、配線基板の横方向（積層方向に垂直な方向）の大きさが大きくなってしまう。
これに対して、第１の実施の形態に係る配線基板１では、キャビティの形成にレーザを用いないので、導体パターン１２ｃに相当するパターンを設ける必要がない。そのため、導体パターン１２ｃに相当するパターンを形成する領域を確保する必要性が生じず、配線基板を小型化することができる。
なお、配線基板１では、コア基板１０の絶縁部材（ソルダーレジスト層１５等）の上面の、開口部２１ｘの内壁面のコア基板１０側の縁辺と接する部分は、平坦である（凹部等は形成されていない）。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは構造が異なる保護層を設ける例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図７は、第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。第１の実施の形態の図２（ａ）〜図３（ｃ）に示す工程に代えて、図７に示す工程としてもよい。まず、図７（ａ）に示す工程では、半導体チップ接続用のパッド１２ａを保護する保護層３１０を形成する。保護層３１０は、例えば、パッド１２ａを被覆する接着剤層３１１、及び接着剤層３１１上に設けられた金属層３１２を含む積層構造とすることができる。保護層３１０の平面形状や厚さは、後工程で実装される半導体チップと同等にすることが好ましい。
接着剤層３１１としては、例えば、後工程に含まれる加熱工程での加熱温度（例えば、２００℃〜３００℃程度）以上の耐熱性を有し、かつ硬化後でも特定の液体に対して溶解性を有する材料を選択する。接着剤層３１１としては、例えば、ポリエステル系の樹脂フィルムを用いることができる。金属層３１２としては、例えば、銅、アルミニウム、又は鉄等を用いることができる。
保護層３１０を作製するには、まず、未硬化のフィルム状の接着剤層３１１上に金属層３１２が積層された積層体を作製し、積層体をパッド１２ａを被覆できる所定形状に予め切断し、多数の保護層３１０を形成しておく。そして、例えば、チップ搭載機を用いて、配線基板１となる各領域（切断位置Ｃの間の領域）において、パッド１２ａを被覆するように搭載することができる。そして、例えば、保護層３１０をコア基板１０側に加圧しながら所定温度に加熱して接着剤層３１１を硬化させる。
次に、図７（ｂ）に示す工程では、図２（ｃ）に示す工程と同様にして、保護層３１０の周辺部に位置するソルダーレジスト層１５の上面に、パッド１２ｂを被覆するように、絶縁層２１を枠状に形成する。なお、保護層３１０の金属層３１２の上面に絶縁層２１の残渣が付着してもよい。
次に、図７（ｃ）に示す工程では、図２（ｄ）〜図３（ａ）に示す工程と同様にして、開口部１５ｙと連通してパッド１２ｂの上面を露出する開口部２１ｙを形成し、開口部１５ｙ内及び開口部２１ｙ内に露出するパッド１２ｂの上面に外部接続端子２２を形成する。そして、図３（ｂ）に示す工程と同様にして、絶縁層２１の開口部２１ｘと連通して保護層３１０の上面を露出する開口部２３ｘ、及びパッド２２ｂ上面を露出する開口部２３ｙを備えたソルダーレジスト層２３を形成する。更に、図３（ｃ）に示す工程と同様にして、保護層３１０以外の部分を保護するレジスト層３７０及び３８０を形成する。
次に、図７（ｄ）に示す工程では、保護層３１０の金属層３１２を除去する。金属層３１２を除去するには、例えば、金属層３１２の上面に付着した絶縁層２１に含まれる樹脂の残渣をサンドブラストやプラズマ等により除去後、金属層３１２をエッチングにより除去する。なお、絶縁層２１に含まれる樹脂の残渣を除去するのは、エッチング液と金属層３１２との接触面積を増やすためである。例えば、金属層３１２が銅から形成されている場合には、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。なお、接着剤層３１１は、金属層３１２のエッチング液には溶解しない。
図７（ｄ）に示す工程の後、図３（ｄ）に示す工程と同様にして図７（ｄ）に示す構造体から接着剤層３１１を除去し、更に、スライサー等を用いて切断位置Ｃで切断することにより、個片化された複数の配線基板１（図１参照）が完成する。
このように、保護層３００に代えて、接着剤層３１１上に金属層３１２を積層した保護層３１０を用いてもよい。この場合にも、第１の実施の形態と同様に、保護層３１０を形成することにより、加熱によりパッド１２ａが機械的なダメージ（熱応力等）や化学的なダメージ（熱酸化等）を受けることや、エッチング液によりパッド１２ａが化学的なダメージを受けることを防止できる。
又、金属層３１２を設けたことにより、保護層３１０は保護層３００よりも機械的強度が高くなるため、配線基板１の各製造工程中の構造体に反りが発生することを防止できる。その結果、完成した配線基板１の反りを低減することができる。
なお、配線基板１は、個片化前の図３（ｄ）に示す状態を完成状態としてもよい。この場合は、個片化前の配線基板１が出荷され、配線基板１の入手者が個片化前の配線基板１の各々に半導体チップを実装後、個片化して複数の半導体パッケージを作製することができる。
〈第２の実施の形態〉
第２の実施の形態では、配線基板に半導体チップを搭載した半導体パッケージの例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［第２の実施の形態に係る半導体パッケージの構造］
まず、第２の実施の形態に係る半導体パッケージの構造について説明する。図８は、第２の実施の形態に係る半導体パッケージを例示する図であり、図８（ｂ）は平面図、図８（ａ）は図８（ｂ）のＡ−Ａ線に沿う断面図である。
図８を参照するに、第２の実施の形態に係る半導体パッケージ２は、配線基板１と、アンダーフィル樹脂３０と、半導体チップ４０と、接合部５０とを有している。
半導体パッケージ２において、半導体チップ４０は、配線基板１の連通する開口部２１ｘ及び２３ｘ内（キャビティ内）にフェースダウン状態でフリップチップ実装されている。半導体チップ４０は、例えば、シリコン等からなる薄板化された半導体基板４１に半導体集積回路（図示せず）等が形成されたものである。半導体基板４１には、半導体集積回路（図示せず）と電気的に接続された複数の電極パッド４２が形成されている。なお、開口部２１ｘ及び２３ｘの内壁面と、半導体チップ４０の側面との間に隙間があってもよい。
半導体チップ４０の各々の電極パッド４２は、配線基板１の各々のパッド１２ａと平面視で重複する位置に形成されている。各々の電極パッド４２は、接合部５０を介して、対向する位置に配置されたパッド１２ａと電気的に接続されている。接合部５０は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、又はＳｎとＡｇとＣｕの合金等を用いることができる。
開口部２１ｘ内に露出するソルダーレジスト層１５の上面と、半導体チップ４０の下面（回路形成面）との間（互いに対向する部分）には、電極パッド４２及び接合部５０を被覆するアンダーフィル樹脂３０が充填されている。アンダーフィル樹脂３０としては、例えば、熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。半導体チップ４０の上面は、開口部２３ｘ内に露出している。半導体チップ４０の上面（裏面）と、外部接続端子２２の上面は、例えば、面一とすることができる。
ソルダーレジスト層１６の開口部１６ｘ内に露出する配線層１３の下面には、バンプ６０が形成されている。バンプ６０は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、又はＳｎとＡｇとＣｕの合金等を用いることができる。バンプ６０は、マザーボード等の実装基板と接続するための外部接続端子として使用することができる。
［第２の実施の形態に係る半導体パッケージの製造方法］
次に、第２の実施の形態に係る半導体パッケージの製造方法について説明する。図９は、第２の実施の形態に係る半導体パッケージの製造工程を例示する図である。なお、本実施の形態では、個片化前の配線基板に半導体チップを実装後、個片化して各半導体パッケージとする工程の例を示すが、単品の配線基板に半導体チップを実装して半導体パッケージを作製する工程としてもよい。
まず、図９（ａ）に示す工程では、配線基板１を準備し、パッド１２ａを被覆するように、開口部２１ｘ内に液状又はペースト状のアンダーフィル樹脂３０を塗布する。或いは、Ｂステージ状態（半硬化状態）であるフィルム状のアンダーフィル樹脂３０をラミネートしてもよい。
次に、図９（ｂ）に示す工程では、配線基板１の連通する開口部２１ｘ及び２３ｘ内にフェースダウン状態で半導体チップ４０をフリップチップ実装する。具体的には、例えば、各々の電極パッド４２に接合部５０が形成された半導体チップ４０を準備し、チップ搭載機を用いて、半導体チップ４０の接合部５０側をアンダーフィル樹脂３０の上面と対向させて配置する。
そして、アンダーフィル樹脂３０及び接合部５０を所定の温度に加熱した状態で、半導体チップ４０をアンダーフィル樹脂３０側に押圧する。これにより、接合部５０がアンダーフィル樹脂３０を突き抜けてパッド１２ａと接する。その後、アンダーフィル樹脂３０及び接合部５０を硬化させることで、接合部５０がパッド１２ａと接合される。又、ソルダーレジスト層１５の上面と半導体チップ４０の下面との間に、電極パッド４２及び接合部５０を被覆するように、アンダーフィル樹脂３０が充填される。
なお、アンダーフィル樹脂３０の量や、半導体チップ４０を実装する際の押圧力を調整することにより、半導体チップ４０の上面と外部接続端子２２の上面とを面一とすることができる。
次に、図９（ｃ）に示す工程では、ソルダーレジスト層１６の開口部１６ｘ内に露出する配線層１３の下面にバンプ６０を形成する。具体的には、例えば、開口部１６ｘ内に露出する配線層１３の下面にフラックスを塗布する。そして、はんだボールを搭載し、所定温度でリフローし、その後、表面を洗浄してフラックスを除去することによりバンプ６０を形成できる。或いは、ソルダーレジスト層１６の下面に、バンプ６０を形成する領域を露出するレジスト層を形成し、レジスト層から露出する領域にはんだペーストを印刷する。そして、所定温度でリフローし、その後、表面を洗浄してフラックスを除去することによりバンプ６０を形成してもよい。
図９（ｃ）に示す工程の後、図９（ｃ）に示す構造体を、スライサー等を用いて切断位置Ｃで切断することにより、個片化された複数の半導体パッケージ２（図８参照）が完成する。なお、図９（ｃ）の工程は、適宜なタイミングで実施することができる。例えば、図９（ａ）の工程と図９（ｂ）の工程との間に、図９（ｃ）の工程を実施してもよい。
このように、配線基板１に半導体チップ４０を搭載した半導体パッケージ２を実現できる。配線基板１は、導体パターン１２ｃに相当するパターンがなく小型化されているため、半導体パッケージ２も小型化することができる。
又、配線基板１の製造工程では、半導体チップ４０の電極パッド４２と接続されるパッド１２ａが保護層３００や３１０で保護されており、パッド１２ａは機械的ダメージや化学的ダメージがない状態に保たれている。そのため、パッド１２ａと電極パッド４２との接続信頼性を向上できる。特に、保護層３１０を用いた場合には、配線基板１の反りが抑制されるため、パッド１２ａと電極パッド４２との接続信頼性を一層向上できる。
又、図９（ａ）の工程よりも前に、予め配線基板１の電気試験を実施しておくことで、良品の配線基板１のみに半導体チップ４０を実装し、半導体パッケージ２を作製することができる。そのため、不良の配線基板に半導体チップを実装して半導体チップを無駄にすることを防止可能となり、半導体パッケージの製造コストを抑制できる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１ 配線基板
２ 半導体パッケージ
１０ コア基板
１１ 絶縁層
１１ａ 絶縁層１１の一方の面
１１ｂ 絶縁層１１の他方の面
１１ｘ 貫通孔
１２、１３ 配線層
１２ａ、１２ｂ、２２ｂ パッド
１４ 貫通配線
１５、１６ ソルダーレジスト層
１５ｘ、１５ｙ、１６ｘ、２１ｘ、２１ｙ、２３ｘ、２３ｙ 開口部
２１ 絶縁層
２２ 外部接続端子
２２ａ ビア配線
２３ ソルダーレジスト層
３０ アンダーフィル樹脂
４０ 半導体チップ
４１ 半導体基板
４２ 電極パッド
５０ 接合部
６０ バンプ
３００、３１０ 保護層
３１１ 接着剤層
３１２ 金属層

Claims (8)

  1. 半導体チップを実装するための第１パッド、及び前記第１パッドの周辺部に配置された第２パッド、を一方の側に備えたコア基板を準備する工程と、
    前記コア基板の一方の側に、前記第１パッドを被覆し、前記第２パッドを露出する保護層を形成する工程と、
    前記保護層の側面の少なくとも前記コア基板側、及び前記第２パッドを被覆し、前記保護層の上面を露出する絶縁層を形成する工程と、
    前記絶縁層を貫通して前記第２パッドと電気的に接続し、前記絶縁層の上面から部分的に露出する外部接続端子を形成する工程と、
    前記保護層を除去する工程と、を有する配線基板の製造方法。
  2. 前記保護層は、前記第１パッドを被覆する接着剤層を含み、
    前記第１パッドは金属から形成され、
    前記保護層を除去する工程では、前記接着剤層を溶解し前記金属を溶解しない液体を用いて前記接着剤層を除去する請求項１に記載の配線基板の製造方法。
  3. 前記保護層は、前記第１パッドを被覆する接着剤層、及び前記接着剤層上に設けられた金属層、を含み、
    前記第１パッドは金属から形成され、
    前記保護層を除去する工程では、前記金属層をエッチングで除去後、前記接着剤層を溶解し前記金属を溶解しない液体を用いて前記接着剤層を除去する請求項１に記載の配線基板の製造方法。
  4. 前記絶縁層は樹脂を含み、
    前記金属層をエッチングで除去する前に、前記金属層の表面に付着した前記樹脂の残渣を除去する請求項３に記載の配線基板の製造方法。
  5. 前記保護層を除去する工程では、
    前記絶縁層に、前記第１パッドを露出する枠状の開口部が形成され、
    前記開口部の内壁面の前記コア基板側の縁辺は、前記コア基板の絶縁部材の上面と接する請求項１乃至４の何れか一項に記載の配線基板の製造方法。
  6. 前記コア基板は、前記第１パッド及び前記第２パッドを選択的に露出するソルダーレジスト層を有し、
    前記絶縁部材は前記ソルダーレジスト層である請求項５に記載の配線基板の製造方法。
  7. 半導体チップを実装するための第１パッド、前記第１パッドの周辺部に配置された第２パッド、並びに前記第１パッド及び前記第２パッドを選択的に露出するソルダーレジスト層、を一方の側に備えたコア基板と、
    前記ソルダーレジスト層の上面に形成され、前記第１パッドを露出する開口部を備え、前記第２パッドを被覆する枠状の絶縁層と、
    前記絶縁層を貫通して前記ソルダーレジスト層から露出する前記第２パッドと電気的に接続し、前記絶縁層の上面から部分的に露出する外部接続端子と、を有し、
    前記コア基板は、第２絶縁層を有し、
    前記第１パッド、前記第２パッド、及びは、前記ソルダーレジスト層は、前記第２絶縁層の一方の面に直接形成され、
    前記開口部の内壁面の前記コア基板側の縁辺は、前記ソルダーレジスト層の上面と接している配線基板。
  8. 請求項７に記載の配線基板と、
    電極パッドを備え、前記配線基板の前記開口部内に実装された半導体チップと、を有し、
    前記電極パッドは、接合部を介して前記第１パッドと電気的に接続されている半導体パッケージ。
JP2017132683A 2017-07-06 2017-07-06 配線基板及びその製造方法、半導体パッケージ Pending JP2019016683A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017132683A JP2019016683A (ja) 2017-07-06 2017-07-06 配線基板及びその製造方法、半導体パッケージ
US16/014,110 US20190013263A1 (en) 2017-07-06 2018-06-21 Wiring board and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017132683A JP2019016683A (ja) 2017-07-06 2017-07-06 配線基板及びその製造方法、半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2019016683A true JP2019016683A (ja) 2019-01-31

Family

ID=64903429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017132683A Pending JP2019016683A (ja) 2017-07-06 2017-07-06 配線基板及びその製造方法、半導体パッケージ

Country Status (2)

Country Link
US (1) US20190013263A1 (ja)
JP (1) JP2019016683A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US20160172292A1 (en) * 2014-12-16 2016-06-16 Mediatek Inc. Semiconductor package assembly

Also Published As

Publication number Publication date
US20190013263A1 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
KR101968957B1 (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP7046639B2 (ja) 配線基板及びその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP6532750B2 (ja) 配線基板及びその製造方法
JP2019149438A (ja) 配線基板及びその製造方法
US10080292B2 (en) Wiring board
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法
JP2018032661A (ja) プリント配線板およびその製造方法
JP6689691B2 (ja) 配線基板及びその製造方法
JP2014220402A (ja) 半導体パッケージ基板の製造方法
JP2019016683A (ja) 配線基板及びその製造方法、半導体パッケージ
JP2010123632A (ja) 電子部品内蔵配線基板の製造方法