JP2014220402A - 半導体パッケージ基板の製造方法 - Google Patents

Abstract

【課題】支持基板上に半導体パッケージ基板を積層する過程で銅ポストを形成することで、支持基板から剥離後にフォトリソ工程やめっき工程を実施する必要がない半導体パッケージ基板の製造方法を提供することを課題とする。【解決手段】半導体パッケージ基板１４の初期の積層段階で銅ポストが表裏同時に形成し、支持基板４からの剥離後、感光性材料で犠牲層を形成したのちフォトリソによって銅ポストを形成することをせずに、支持基板４から剥離した後に残された下地金属層３をフラッシュエッチングし、第１絶縁層５から露出している第１ビアに対して、表面めっきを施すことで、第１絶縁層５をめっきレジストの代替として利用して工程数を減らした銅ポスト形成を実現する。【選択図】図５

Description

本発明は、半導体パッケージ基板の製造方法に関する。

近年、高度情報化時代を迎え、情報通信技術が急速に発達し、それに伴って各種半導体素子の高密度化が図られている。その結果、半導体パッケージにおいてもその基板の実装面積がますます狭小化し、チップ／パッケージ面積比が１に近づいている。上記のような実装面積の低減や半導体素子の電極の増加に対応するには、フリップチップ実装（ＦＣ実装）が適していると言われている。ＦＣ実装プロセスにおいて、半導体素子側の電極と半導体素子が実装される半導体パッケージ基板に配置されているフリップチップバンプ（ＦＣバンプ）を接合した後、両者間に生じる約数十μｍのギャップに対して、毛細管現象を用いアンダーフィルを充填する方法（ＣＵＦ工法）や半導体パッケージ基板の上にあらかじめ樹脂を塗布した状態で半導体素子を搭載する方法（ＰＡＭ工法）が一般に知られている。

これは、熱衝撃による半導体素子と半導体パッケージ基板の熱膨張係数の差から生じる応力が、半導体素子と半導体パッケージ基板間に形成された電極に集中するのを防ぐため、封止樹脂全体に応力を分散させることを目的の１つとして行っているものである。アンダーフィルや樹脂などを充填する対策を実施していないＦＣ実装部と比較して接続信頼性が飛躍的に向上することが知られている。

半導体パッケージ基板上にＦＣバンプを形成する手法として従来からはんだバンプが用いられている。主要なはんだバンプ形成技術については、スクリーン印刷法とはんだボール搭載法がある。
スクリーン印刷法では、メタルマスクを介して、フラックス入りのはんだペーストを印刷しバンプ形成を行う。しかしながらスクリーン印刷法では、ＦＣバンプピッチが１５０μｍ以下になると、はんだ量のばらつきが大きくなり、リフロー時に生じるブリッジなどの短絡問題が生じ、実装の歩留まりが低下する問題がある。また、はんだボール搭載法に関しては、ツールのメタルマスクの微細化の限界があることから、狭ピッチ化を進める上で、銅ポスト工法が有利であるとされている。

狭ピッチＦＣバンプ形成方法としては、他にはんだめっき工法、スーパーソルダー法、スーパージャフィット法、ＰＰＳ法などが一般的に知られている。しかしながら、はんだめっき工法では、めっき時の電流密度の不均一によるバンプ高さのばらつきや、工程数の増加などの品質的な問題、その他の工法ではライセンス料などコスト的な問題があり、解決すべき点が多い。

半導体パッケージ基板上に銅ポストを形成する従来技術について、図１を用いて説明する。
まず半導体パッケージ基板の最外配線層上にソルダーレジストの開口部２０を設け（図１（ａ）参照）、無電解銅めっき１６を施したのち（図１（ｂ）参照）、ドライフィルムレジスト１７をラミネートし（図１（ｃ）参照）、フォトリソを行って形成したドライフィルムレジスト１７の開口部に電解銅めっきを行うことにより銅ポスト１８を形成する（図１（ｄ）参照）。ドライフィルムレジスト１７を剥離した後、露出した無電解銅めっき１６をフラッシュエッチングして除去し、Ｓｎめっきなどの表面処理めっき１９を行う方法がとられている（図１（ｅ）参照）。

従来技術として例えば、電子部品が実装される半導体パッケージ基板として、まず絶縁性基板の表裏に剥離可能な配線パターンを形成した支持基板の上に、所望のビルドアップ配線層を形成した後、ビルドアップ配線層を支持基板から剥離してコア層を持たないコアレスタイプの配線基板を得る技術が特許文献１に開示されている。しかしながら、上記の方法で銅ポストを形成するには、支持基板からの剥離後、感光性材料であるドライフィルムのラミネートや露光、現像、感光性材料の剥離といった工程を通し、その感光性材料が最終的には半導体パッケージ基板には残留しない犠牲層となることになり工程数が増加する。また、剥離面側に微細な銅ポストを均一に形成するには、めっきやエッチングラインにおいて、支持基板から剥離後の薄い基板の反りをコントロールしなければならないといった課題がある。

特開２００９−３２９１８号公報

上記の課題を解決するため、本発明は、支持基板上に半導体パッケージ基板を積層する過程で銅ポストを形成することで、支持基板から剥離後にフォトリソ工程やめっき工程を実施する必要がない半導体パッケージ基板の製造方法を提供することを課題とする。

上記の課題を解決する手段として、請求項１に記載の発明は、半導体パッケージ基板の製造方法であって、
ビルドアップ層をその表裏面に形成するための支持基板を製造する工程と、
前記支持基板の上に絶縁層を形成する工程と、
前記絶縁層に層間接続に使用するビアを形成するためのビアホールを形成する工程と、
前記絶縁層と前記ビアホールを含む全面に導体層を形成する工程と、
前記導体層をパターニングする工程と、
前記絶縁層を形成する工程とビアを形成する工程と導体層を形成する工程と導体層をパターニングする工程とをこの順に必要回数だけ繰返してビルドアップ層を形成する工程と、
最上層のビア上に外部接続パッドを形成する工程と、
前記外部接続パッドと最表面の絶縁層を被覆するソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層をパターニングする工程と、
前記支持基板と前記ビルドアップ層と前記ソルダーレジスト層とを、前記支持基板の周縁部の内側で切断する工程と、
前記ソルダーレジスト層を含むビルドアップ層として形成された半導体パッケージ基板を前記支持基板から剥離する工程と、を備えてなり、
前記支持基板を製造する工程は、支持基板の支持体となる支持基材の表裏面に前記支持基材より面積の小さいキャリア金属層とキャリア金属層より面積の大きい極薄金属層からなる下地金属層をこの順に積層し、前記支持基材と前記キャリア金属層は接着させ、前記下地金属層は、前記キャリア金属層の外側で前記支持基材と接着させる工程からなり、
前記支持基板の周縁部の内側で切断する工程は、前記支持基板と前記ビルドアップ層と前記ソルダーレジスト層とを、キャリア金属層の内側で切断することを特徴とする半導体パッケージ基板の製造方法である。

請求項２に記載の発明は、前記支持基材がプリプレグであることを特徴とする請求項１に記載の半導体パッケージ基板の製造方法である。

請求項３に記載の発明は、前記支持基材が金属板であることを特徴とする請求項１に記載の半導体パッケージ基板の製造方法である。

請求項４に記載の発明は、前記ソルダーレジスト層を含むビルドアップ層として形成された半導体パッケージ基板を前記支持基板から剥離する工程により露出した前記下地金属層をフラッシュエッチングによって除去することで露出した前記ビアと前記外部接続パッドに、表面めっきを行うことを特徴とする請求項１〜３のいずれかに記載の半導体パッケージ基板の製造方法である。

請求項５に記載の発明は、前記支持基板に最も近い絶縁層の厚さは、２０μｍ以上に形成することを特徴とする請求項１〜４のいずれかに記載の半導体パッケージ基板の製造方法である。

請求項６に記載の発明は、前記支持基板に最も近い絶縁層に用いる樹脂について、ガラス転移点以下での線膨張係数α１が２０±１０ｐｐｍ／℃およびガラス転移点以上での線膨張係数α２が１００±１０ｐｐｍ／℃であるエポキシ樹脂を使用することを特徴とする請求項１〜５のいずれかに記載の半導体パッケージ基板の製造方法である。

本発明によれば、半導体パッケージ基板の初期の積層段階で銅ポストが表裏同時に形成されることから、従来、支持基板からの剥離後、感光性材料で犠牲層を形成したのちフォトリソによって銅ポストを形成することをせずに、支持基板から剥離した後に残された下地金属層をフラッシュエッチングし、第１絶縁層５から露出している銅部に対して、表面処理めっきを施すことで、第１絶縁層５をめっきレジストの代替として利用できるため工程数を減らした銅ポスト形成が実現できる。

従来の銅ポスト形成方法の一例を示す概略断面図であり（ａ）は半導体パッケージ基板の最外配線層上にソルダーレジストの開口部が形成された状況、（ｂ）は（ａ）の表面に無電解銅めっきを施した状況、（ｃ）は（ｂ）の表面にドライフィルムレジストをラミネートした状況、（ｄ）は（ｃ）のドライフィルムレジストを、フォトリソを用いて必要な部分に開口部を設け、更に電解銅めっきによりその開口部に銅ポストを形成した状況、（ｅ）は、（ｄ）のドライフィルムレジストを剥離除去してから、銅ポストに表面処理めっきを行った状況、をそれぞれ示している。 本発明に使用する支持基板の一例を示す概略断面図であり、（ａ）はプリプレグの表裏面にそれより小さい形状のキャリア金属層を積層した状況、（ｂ）は更に表裏面にキャリア金属層より薄く、キャリア金属層より大きく、プリプレグと同等の大きさの下地金属層を積層した状況、を示している。 （ａ）〜（ｃ）は、本発明の支持基板を用いた半導体パッケージ基板のＦＣ実装面の積層工程を示す。 （ａ）、（ｂ）は、本発明の半導体パッケージ基板の積層工程を示す。 （ａ）〜（ｃ）は、本発明の支持基板を用いた半導体パッケージ基板の支持基板からの分離工程を示す。 （ａ）、（ｂ）は、本発明の半導体パッケージ基板の支持基板から分離した後の表面処理工程を示す。

本発明の実施の形態について、図面を用いて詳細に説明する。
（１）支持基板の作製
図２（ａ）に示すように、フォトリソ工程やめっき工程での処理を行う際に折れ曲がらない程度の十分な剛性を備えた平板を支持基材１として使用し、その表裏面に接着層を介してキャリア金属層２を接着する。更にその上に下地金属層３を積層し、下地金属層３が支持基材１の周辺部で接する部分のみを接着層を介してキャリア金属層２と接着する（図２（ａ）および（ｂ）参照）。このようにして支持基板４を作製することができる。

また、支持基材１としてはガラスクロスやガラス不織布などに熱硬化性樹脂などの樹脂を含浸させることにより形成されるプリプレグを用いることもできる。プリプレグは半硬化状態のエポキシ樹脂などの熱硬化性樹脂をガラスクロスなどに含浸させ、溶剤を乾燥させることによって固化させてシート状にしたものである。そのプリプレグの両面にキャリア金属層２と下地金属層３を積層し、熱プレスすることで支持基板４を得ることができる。

キャリア金属層２としては例えば１〜５０μｍの銅箔、下地金属層３は厚さ１〜３μｍの極薄銅箔、を使用することができる。これらの材料としては銅箔に限定する必要はなく、極薄金属箔または極薄金属層を使用することが出来る。また予めキャリア金属層２に極薄銅箔または極薄金属層を形成したものを使用することができる。またこれらの材料のサイズとしては、支持基材≒下地金属層＞キャリア金属層となる面積関係を満たすことにより、支持基材１より一回り小さい下地金属層３の外周部で、キャリア金属層２と支持基材１とが接着層を介して接着した状態とすることができ、支持基板４が形成される（図２（ｂ）参照）。

支持基材１としてプリプレグを使用する場合は、図２（ｂ）の状態で、１５０℃〜２５０℃の真空雰囲気中でプレスすることによって、キャリア金属層２の全面および下地金属層３の外周部がプリプレグと接着する。以上により、支持基板４が形成される。

下地金属層２は、銅ポストを形成する段階で電解めっきのシード層として用いるものであり、最終的に半導体パッケージ基板を支持基板４から剥離した後、銅ポスト形成時にフラッシュエッチングを行うことで、外部接続パッド１２に大きなダメージを与えずに除去できる厚さとする。例えば、下地金属層２の厚さが１μｍ、外部接続パッド１２の厚さが５μｍとすると、フラッシュエッチングにより、下地金属層２の厚さ１μｍを全てエッチング除去する間に、外部接続パッド１２は、４μｍまで厚さが減少するが、元の厚さに対して８割が残っている状況であり、外部接続パッドとしての機能は確保していると言える。

（２）第１絶縁樹脂層の形成
次に、支持基板４の表裏面に防湿と応力緩和を目的とした第１絶縁層５を形成し、熱硬化する。次に第１絶縁層５にレーザーによってフィルドビアを形成するためのビアホールとなる開口を形成し、下地金属層３をめっきの給電層として電解めっきを行い、ＦＣバンプとなる第１ビア６を形成する（図３（ａ）参照）。ここで第１ビアとは、支持基板４に最も近い層に形成されたフィルドビアを指す。第１絶縁層５は、半導体パッケージ基板のＦＣ側の最外層となるため、防湿性に優れ、実装時や熱サイクルなどの負荷が加わる際に半導体素子と半導体パッケージ基板との接合部に生じる熱応力を緩和できる半導体パッケージの封止樹脂と同等の素材であることが好ましい。十分な防湿性のためには、第１絶縁層５の厚さは、２０μｍ以上であることが望ましい。また該第１絶縁層５には、例えばエポキシ樹脂に無機フィラーが含有されており、材料物性としては、エポキシ樹脂のガラス転移点以下での線膨張係数α１が２０±１０ｐｐｍ／℃、エポキシ樹脂のガラス転移点以上での線膨張係数α２が１００±１０ｐｐｍ／℃であり、半導体素子の線膨張率を３ｐｐｍ／℃とした場合、後述の第２絶縁層と同等の数値か、それ以下が好ましく、ＣＵＦ工法で用いるアンダーフィルに近い物性を持つものとすることが好ましい。

（３）配線層の多層化
次に、図３（ｂ）に示すように第１絶縁層５を被覆する形で、該表面に第２絶縁層７を形成する。これには、エポキシ系やポリイミド系樹脂などを使用することができる。
次に、図３（ｃ）に示すように第２絶縁層７に対してレーザー加工によって、第１ビア６を露出する形でフィルドビアを形成するためのビアホールとなる開口を形成する。その後、図４（ａ）に示すように、電解めっきによって第２ビア８と導体層を形成し、フォトリソによってその導体層をパターンニングすることで配線層９を形成する。ここで、第２ビアとは、支持基板４に２番目に近い層に形成されたフィルドビアを指す。図４（ｂ）に示すように、上記の工程を必要回数繰り返すことにより、支持基板４上にフィルドビアによって電気的に接続された配線層と絶縁層を積層して行き、ビルドアップ層２１を形成する。このようにしてフィルドビアが積層されて形成されることにより、銅ポストが形成される。ビルドアップ層２１の最上部のビアは、外部接続パッド１２となる。

（４）支持基板からの剥離
図５（ａ）に示すように最外層の配線や外部接続パッド１２と絶縁層を被覆する形で、ソルダーレジスト１３を形成し、パターンニングする。パターンニングの方法としては、感光性ソルダーレジストを用いて、露光現像によって外部接続パッド１２を形成することが可能である。

次に、図５（ｂ）に示すように支持基板４の両面に形成された半導体パッケージ基板１４をキャリア金属層２の外周部の少し内側で切断することで、図５（ｃ）に示すように、支持基板４とビルドアップ層２１を剥離することにより、下地金属層３を含めた半導体パッケージ基板１４とキャリア金属層２を含んだ支持基板４とに分離することができる。

（５）表面めっき
次いで、図６（ａ）に示すように、支持基板４から分離した半導体パッケージ基板１４に対してフラッシュエッチングを行うことにより、下地金属層３を除去する。外部接続パッド１２はフラッシュエッチングによってエッチングされ影響を受けるが、下地金属層３は厚さが薄い（１〜３μｍ）ため、外部接続パッド１２は一部がエッチング除去されるが、大部分は残留するため、エッチングの影響を小さくすることができる。そのため、第１絶縁層５から第１ビア６が露出する形態となり、第１絶縁層５側の第１ビア６とソルダーレジスト側の外部接続パッド１２に対して、半田めっきなどの表面めっき１５を施す。このとき、表面に露出した第１絶縁層５とソルダーレジスト１３は、めっきレジストの役割を果たすものとなる。これより、第１ビア６と第２ビア８は、防湿および応力緩和を目的とする第１絶縁層５に内蔵された形の銅ポストとして形成され、また外部接続用パッド１２とＦＣバンプ接合用の第１ビア６が形成された半導体パッケージ基板１４が作製される。

以上のように、本発明によれば、支持基板４を有した状態で、銅ポストを形成できるため、基板の反りなどに影響されることなく、半導体素子接続用の狭ピッチ銅ポストを効率的、かつ面内ばらつきが小さく、均一に形成できる。
さらに、半導体パッケージ基板を支持基板から分離したのちに、銅ポストを形成する犠牲層の形成工程を不要とできるため、工程を削減でき、結果としてコストダウンにつなげることができる。

１：プリプレグ
２：キャリア金属層
３：下地金属層
４：支持基板
５：第１絶縁層
６：第１ビア
７：第２絶縁層
８：第２ビア
９：配線層
１０：絶縁層
１１：ビア
１２：外部接続パッド
１３：ソルダーレジスト
１４：半導体パッケージ基板
１５：表面めっき
１６：無電解Ｃｕめっき
１７：ドライフィルムレジスト
１８：銅ポスト
１９：表面めっき
２０：ソルダーレジストの開口部
２１：ビルドアップ層

Claims (6)

1. 半導体パッケージ基板の製造方法であって、
   ビルドアップ層をその表裏面に形成するための支持基板を製造する工程と、
   前記支持基板の上に絶縁層を形成する工程と、
   前記絶縁層に層間接続に使用するフィルドビアを形成するためのビアホールを形成する工程と、
   前記絶縁層と前記ビアホールを含む全面に導体層を形成する工程と、
   前記導体層をパターニングする工程と、
   前記絶縁層を形成する工程とフィルドビアを形成するためのビアホールを形成する工程と導体層を形成する工程と導体層をパターニングする工程とをこの順に必要回数だけ繰返すことによりビルドアップ層を形成する工程と、
   最上層のフィルドビア上に外部接続パッドを形成する工程と、
   前記外部接続パッドと最表面の絶縁層を被覆するソルダーレジスト層を形成する工程と、
   前記ソルダーレジスト層をパターニングする工程と、
   前記支持基板と前記ビルドアップ層と前記ソルダーレジスト層とを、前記支持基板の周縁部の内側で切断する工程と、
   前記ソルダーレジスト層を含むビルドアップ層として形成された半導体パッケージ基板を前記支持基板から剥離する工程と、を備えてなり、
   前記支持基板を製造する工程は、前記支持基板の支持体となる支持基材の表裏面に前記支持基材より小さい面積のキャリア金属層とキャリア金属層より面積の大きい極薄金属層からなる下地金属層をこの順に積層し、前記支持基材と前記キャリア金属層は接着させ、前記下地金属層は、前記キャリア金属層の外側で前記支持基材と接着させる工程からなり、
   前記支持基板の周縁部の内側で切断する工程は、前記支持基板と前記ビルドアップ層と前記ソルダーレジスト層とを、キャリア金属層の内側で切断することを特徴とする半導体パッケージ基板の製造方法。
2. 前記支持基材がプリプレグであることを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
3. 前記支持基材が金属板であることを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
4. 前記ソルダーレジスト層を含むビルドアップ層として形成された半導体パッケージ基板を前記支持基板から剥離する工程により露出した前記下地金属層をフラッシュエッチングによって除去することで露出した前記ビアと前記外部接続パッドに、表面めっきを行うことを特徴とする請求項１〜３のいずれかに記載の半導体パッケージ基板の製造方法。
5. 前記支持基板に最も近い絶縁層の厚さは、２０μｍ以上に形成することを特徴とする請求項１〜４のいずれかに記載の半導体パッケージ基板の製造方法。
6. 前記支持基板に最も近い絶縁層に用いる樹脂について、ガラス転移点以下での線膨張係数α１が２０±１０ｐｐｍ／℃およびガラス転移点以上での線膨張係数α２が１００±１０ｐｐｍ／℃であるエポキシ樹脂を使用することを特徴とする請求項１〜５のいずれかに記載の半導体パッケージ基板の製造方法。

Images