JP2009016377A - 多層配線板及び多層配線板製造方法 - Google Patents

多層配線板及び多層配線板製造方法 Download PDF

Info

Publication number
JP2009016377A
JP2009016377A JP2007172935A JP2007172935A JP2009016377A JP 2009016377 A JP2009016377 A JP 2009016377A JP 2007172935 A JP2007172935 A JP 2007172935A JP 2007172935 A JP2007172935 A JP 2007172935A JP 2009016377 A JP2009016377 A JP 2009016377A
Authority
JP
Japan
Prior art keywords
insulating base
substrate
chip
multilayer
wiring circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007172935A
Other languages
English (en)
Inventor
Shoji Ito
彰二 伊藤
Masahiro Okamoto
誠裕 岡本
Satoru Nakao
知 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2007172935A priority Critical patent/JP2009016377A/ja
Publication of JP2009016377A publication Critical patent/JP2009016377A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】簡便且つコストがかからない工法によって作製することが可能で、ＩＣチップを基板内に空隙なく内蔵し、且つ、両面に実装が可能な多層配線板を提供する。
【解決手段】ＩＣチップ２０と、第１絶縁基材１０の片面に第１配線回路１１が配置され、第１絶縁基材１０の他面側では第１配線回路１１とＩＣチップ２０とが電気的に接続されているＩＣ接続片面基板１と、絶縁基材３０，４０の各面には配線回路３１，４１が配置されており、ＩＣチップ２０の外形より大きな開口が施され、開口の位置にＩＣチップ２０を配置する多層基板２と、第２絶縁基材５０の片面に第２配線回路５１が配置され、第２絶縁基材５０の他面側では第２配線回路５１と多層基板２の配線回路４１とが電気的に接続されているバンプ接続片面基板５と、第１絶縁基材１０と第２絶縁基材５０との間に充填され、ＩＣチップ２０を封止する層間接着剤７０とを備える。
【選択図】図１

Description

本発明は、多層配線板及び多層配線板製造方法に関し、特に、パッケージ基板等に使用される多層配線板及び多層配線板製造方法に関する。
ウエハプロセスで製造される素子からの信号伝達および素子への給電を外部から行うため、素子と外部の回路または機器を電気的に接続するパッケージ基板が使われている。従来のパッケージ基板には、図４に示すように、個片化された集積回路（ＩＣ）チップ１００を、再配線層１１２が形成されたＩＣチップ１００よりも大きな基板１１０上に搭載し、金ワイヤ１１４などで接続しているものが用いられている。また、図５に示すように、ベアチップのＩＣチップ１００に金属バンプ１２０を形成し、異方性導電接着剤１２４を用いて、再配線層１２２が形成された基板に実装するパッケージ方法も採用されている。しかしながら、近年の携帯電子機器の多機能化に伴い、半導体デバイスにも更なる小型化が要求されており、その多くはＩＣの高集積化よりもパッケージの小型化に焦点が当てられている。
近年、実装技術において、小型化、薄品化、軽量化が可能であり高信頼性、低コストを特徴とするパッケージング製法であるウエハレベル・チップ・スケール・パッケージ（ＷＬＣＳＰ）の研究開発や実用化が活発に行われている。ＷＬＣＳＰは、図６に示すように、シリコンウエハを土台としてＩＣチップ１００上に直接配線をビルドアップ法で形成するものある。ＷＬＣＳＰにおいては、製造工程中にシリコンウエハをチップ切断することなくＩＣ絶縁層１３０、再配線層１３２、封止樹脂層１３４、はんだバンプ１３６を形成し、ウエハのまま一括してパッケージまでを行い、最終工程においてウエハのダイシングを行うため、切断した半導体チップの大きさがそのままパッケージの大きさとなり、ＷＬＣＳＰ技術を用いれば、実装基板に対して最小の投影面積を有する半導体パッケージを得ることができる。しかし、実装基板の端子ピッチのルールによってパッケージ上に配置できる端子数が制限されるため、ＷＬＣＳＰの適用はピン数の少ない素子に限定される。
ＷＬＣＳＰの上記制約を拡大する技術としてエンベデッド・ウエハレベル・パッケージ（ＥＷＬＰ）技術がある（例えば、特許文献１参照）。ＥＷＬＰは、図７に示すように、ウエハレベルの再配線では端子ピッチを大幅に拡大せず、ダイシングしたＩＣチップ１００を樹脂板（絶縁樹脂１４０及び埋め込み材１４２）に埋め込んでウエハレベルの再配線層１４４と樹脂板１４０，１４２の表面を同一平面とし、ビルドアップ配線１４６をＷＬＣＳＰの範囲から樹脂板１４０，１４２の表面に拡大して形成するため、端子の配置に必要な面積を確保することができるパッケージ基板の技術である。ＥＷＬＰの場合もビルドアップ技術のみによる配線を持つため、パッケージ基板全体の配線密度は極めて高いものとなる。
しかし、ＥＷＬＰ技術ではコスト増、作製期間の長期化といった問題があったために、図８に示すように、より簡便な工法によるＩＣチップの内蔵化形態が提案されている（例えば、特許文献２参照）。
しかしながら、特許文献２で提案された構造の場合、ＩＣチップ１００を基板内に内蔵し、且つ、基板表面にも部品を実装する構造を得ることができない。基板表面には配線が施されているが、本基板を別基板に実装するためのはんだバンプが基板表面に形成されているため部品を実装することができない。そして、基板裏面には、配線が施されていないため部品を実装することができない。
また、特許文献２で提案された構造と類似構造として、両面基板を最表層に載置する構造も提案されている（例えば、特許文献３参照）。特許文献３で提案された構造では、基板の両面への配線が可能となるが、両面基板を最表層に載置した場合では、ＩＣチップの電極とは反対側の面と両面基板との間に接着剤を添加することができないので、ＩＣチップと両面基板との間に空隙ができてしまう。ＩＣチップと両面基板との間に空隙ができることにより、加熱する環境試験において空隙内の空気が膨張する力で層間が剥離してしまう問題がある。
特開２００４−９５８３６号公報 特願２００６−１２５７２８号公報 ＷＯ２００４／０７３３７０号公報
本発明は、簡便且つコストがかからない工法によって作製することが可能で、ＩＣチップを基板内に空隙なく内蔵し、且つ、両面に実装が可能な多層配線板及び多層配線板製造方法を提供することを目的とする。
本願発明の一態様によれば、ＩＣチップと、第１絶縁基材の片面に第１配線回路が配置され、第１絶縁基材の他面側では第１配線回路と導通する導電性ペーストビアによってＩＣチップと電気的に接続されているＩＣ接続片面基板と、絶縁基材の各面にはそれぞれが導通している配線回路が配置されており、ＩＣチップの外形より大きな開口が絶縁基材を貫通して施され、開口の位置にＩＣチップを配置する多層基板と、第２絶縁基材の片面に第２配線回路が配置され、第２絶縁基材の他面側では第２配線回路と導通する導電性ペーストビアによって多層基板の配線回路と電気的に接続されており、第１絶縁基材と第２絶縁基材との間に多層基板が位置するように設けられたバンプ接続片面基板と、第１絶縁基材と第２絶縁基材との間に充填され、ＩＣチップを封止する層間接着剤とを備える多層配線板であることを要旨とする。
本願発明の他の態様によれば、第１絶縁基材の片面に第１配線回路が配置され、第１絶縁基材の他面側では第１配線回路と導通する導電性ペーストビアを有するＩＣ接続片面基板を用意する工程と、ＩＣ電極パット、ＩＣ絶縁層、ＩＣ再配線層を備えるＩＣチップを用意し、ＩＣ再配線層と導電性ペーストビアの仮留めを行う工程と、絶縁基材の各面にはそれぞれが導通している配線回路が配置されており、ＩＣチップの外形より大きな開口が絶縁基材を貫通して施された多層基板を用意する工程と、第２絶縁基材の片面に第２配線回路が配置され、第２絶縁基材の他面側では第２配線回路と導通する導電性ペーストビアを有するバンプ接続片面基板を用意する工程と、多層基板は開口の位置にＩＣチップを配置し、バンプ接続片面基板は第１絶縁基材と第２絶縁基材との間に多層基板が位置するように配置し、ＩＣ接続片面基板、多層基板及びバンプ接続片面基板を一括で加熱加圧して多層化する工程とを含む多層配線板製造方法であることを要旨とする。
本発明によれば、簡便且つコストがかからない工法によって作製することが可能で、ＩＣチップを基板内に空隙なく内蔵し、且つ、両面に実装が可能な多層配線板及び多層配線板製造方法を提供することができる。
以下に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
（多層配線板）
本発明の実施の形態に係る多層配線板は、図１に示すように、ＩＣチップ２０と、第１絶縁基材１０の片面に第１配線回路１１が配置され、第１絶縁基材１０の他面側では第１配線回路１１と導通する導電性ペーストビア１５によってＩＣチップ２０と電気的に接続されているＩＣ接続片面基板１と、絶縁基材３０，４０の各面にはそれぞれが導通している配線回路３１，４１が配置されており、ＩＣチップ２０の外形より大きな開口が絶縁基材３０，４０を貫通して施され、開口の位置にＩＣチップ２０を配置する多層基板２と、第２絶縁基材５０の片面に第２配線回路５１が配置され、第２絶縁基材５０の他面側では第２配線回路５１と導通する導電性ペーストビア５５によって多層基板２の配線回路４１と電気的に接続されており、第１絶縁基材１０と第２絶縁基材５０との間に多層基板２が位置するように設けられたバンプ接続片面基板５と、第１絶縁基材１０と第２絶縁基材５０との間に充填され、ＩＣチップ２０を封止する層間接着剤７０とを備える。
第１絶縁基材１０及び第２絶縁基材５０としては、例えばポリイミド（ＰＩ）フィルム、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレンナフタレート（ＰＥＮ）フィルム、液晶ポリマー等のプラスチックフィルムを用いることができる。第１絶縁基材１０及び第２絶縁基材５０の厚さは、２５μｍ、１２．５μｍ、８μｍ、６μｍ等を採用することができる。
第１配線回路１１及び第２配線回路５１は、第１絶縁基材１０及び第２絶縁基材５０上に形成された導体の回路パターンである。第１配線回路１１及び第２配線回路５１を形成する方法としては、銅箔にポリイミドワニスを塗布してワニスを硬化させるキャスティング法により作製された片面銅張板（ＣＣＬ）をパターン加工して形成する方法がある。第１配線回路１１及び第２配線回路５１を形成する他の方法としては、第１絶縁基材１０及び第２絶縁基材５０上にシード層をスパッタしてメッキにより銅を成長させたＣＣＬや、第１絶縁基材１０及び第２絶縁基材５０上に圧延銅箔または電解銅箔等を貼り合わせたＣＣＬをパターン加工して形成する方法もある。第１配線回路１１及び第２配線回路５１には、銅箔以外の金属箔を導体として使うことも可能である。第１配線回路１１及び第２配線回路５１の厚さは、３５μｍ、１８μｍ、１２μｍ、９μｍ等を採用することができる。
導電性ペーストビア１５，３５，５５は、導電性ペーストにより形成される。導電性ペーストビア１５，３５，５５に用いられる導電性ペーストとしては、ニッケル（Ｎｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫（Ｓｎ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、鉛（Ｐｂ）から選択される少なくとも１種類の低融点金属粒子を含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストを用いる。
多層基板２は、片面基板３と、両面基板４とを備え、ＩＣチップ２０の外形から例えば５０μｍの遊びを持つような開口を有する。片面基板３は、絶縁基材３０の片面に配線回路３１が配置され、絶縁基材３０の他面側では配線回路３１と導通する導電性ペーストビア３５によって配線回路４１と電気的に接続されている。両面基板４は、両面に配線回路４１が配置され、それぞれの配線回路４１が導通されている。導電性ペーストビア３５は、配線回路３１と配線回路４１とを接続して導通を得ている。両面基板４は、スルーホールタイプのポリイミド両面基板や、片側の銅箔とポリイミドに穴を施し、穴の開いていない銅箔の裏面とメッキによって導通を得るいわゆるレーザービアホールタイプ、メッキではなく導電性ペーストによって導通を得るタイプ等の両面基板を適用することが可能である。配線回路３１，４１は、第１配線回路１１及び第２配線回路５１と同様の方法で形成することができ、同様の材料を用いることができる。配線回路３１，４１の厚さは、３５μｍ、１８μｍ、１２μｍ、９μｍ等を採用することができる。
層間接着剤７０には、エポキシ系やアクリル系の熱硬化性フィルム接着剤、及び熱可塑性ポリイミド等の熱可塑性接着剤を用いることができる。
（多層配線板製造方法）
以下に、本発明の実施の形態に係る多層配線板製造方法を図２及び図３を参照しながら説明する。
（イ）まず、図２（ａ）に示すように、ポリイミド樹脂フィルムからなる第１絶縁基材１０の片面に導電層となる銅箔１１が設けてあるＣＣＬを用意する。用意したＣＣＬはフォトリソグラフィ技術により、第１配線回路１１の回路パターンを形成する。具体的には、銅箔１１上にエッチングレジストを形成した後に、塩化第二鉄を主成分とするエッチャントを用いて、化学エッチングをすることにより、図２（ｂ）に示すような、第１配線回路１１の回路パターンを形成して、ＩＣ接続片面基板１とする。ここでは、ＣＣＬとして、２５μｍ厚のポリイミド樹脂フィルムからなる第１絶縁基材１０に、１２μｍ厚の銅箔１１が張り合わされているものを使用した。また、銅のエッチャントとしては、塩化第二鉄を主成分とするものに限らず、塩化第二銅を主成分とするエッチャントを用いてもよい。
（ロ）次に、図２（ｃ）に示すように、第１絶縁基材１０の第１配線回路１１を形成した面とは反対側の面に、接着剤１２及び樹脂フィルム１３を加熱圧着により貼り合わせる。接着剤１２には、２５μｍ厚のエポキシ系熱硬化性フィルム接着材を使用し、樹脂フィルム１３には、２５μｍ厚のポリイミドフィルムを使用した。加熱圧着には真空ラミネータを用い、減圧下の雰囲気中にて、接着剤１２の硬化温度以下の温度で、０．３ＭＰａの圧力でプレスして貼りあわせた。なお、接着剤１２は、エポキシ系の熱硬化性フィルム接着材に限定されることはなく、アクリル系などの接着材も使用できるし、熱可塑性ポリイミドなどに代表される熱可塑性接着材であってもよい。また、接着剤１２は、必ずしもフィルム状でなくともよく、ワニス状の樹脂を塗布して用いてもよい。また、樹脂フィルム１３としては、第１絶縁基材１０と同様の材料を用いることができ、紫外線（ＵＶ）照射によって接着や剥離が可能なフィルムを使用することもできる。なお、第１絶縁基材１０として、熱可塑性を有する樹脂または半硬化状態の熱硬化樹脂からなる接着性を有するものを用いれば、接着剤１２を貼り合わせる必要はない。
（ハ）次に、図２（ｄ）に示すように、前述の第１絶縁基材１０、接着剤１２、及び樹脂フィルム１３に、ＹＡＧレーザを用いて、直径１００μｍのビアホール１４ａを成形するとともに、第１配線回路１１には、直径３０μｍ程度の小孔１４ｂを開ロする。そして、ＣＦ4及びＯ2混合ガスによるプラズマデスミア処理を施した後に、図２（ｅ）に示すように、スクリーン印刷法により、ビアホール１４ａ及び小孔１４ｂに導電性ペーストを充填して導電性ペーストビア１５とし、樹脂フィルム１３を剥離する。このとき、印刷充填した導電性ペーストからなる導電性ペーストビア１５の先端は、剥離した樹脂フィルム１３の厚さ分だけ、接着剤１２の表面より突出し、突起を形成している。なお、ビアホール１４ａ及び小孔１４ｂの形成のために使用するレーザは、ＹＡＧレーザの他に、炭酸ガスレーザ、エキシマレーザなどを使用することもできる。また、ドリル加工や化学的なエッチングによって、ビアホール１４ａ及び小孔１４ｂを形成してもよい。プラズマデスミア処理は、使用するガスの種類が、ＣＦ4及びＯ2の混合ガスに限定されることはなく、Ａｒなど、その他の不活性ガスを使用することもできる。また、ドライ処理ではなく、薬液を用いたウェットデスミア処理でもよい。
（ニ）次に、図２（ｆ）に示すように、ＩＣ電極パット２１、ＩＣ絶縁層２２、ＩＣ再配線層２３を備えるＩＣチップ２０を用意する。そして、ＩＣチップ２０を、半導体チップ用マウンタで位置合わせして、接着剤１２及び導電性ペーストビア１５をなす導電性ペーストの硬化温度以下で加熱し、ＩＣ再配線層２３と導電性ペーストビア１５の仮留めを行う。
（ホ）次に、図３（ｇ）に示すように、ＩＣ接続片面基板１を形成した工程と同様の工程で、絶縁基板３０、配線回路３１、接着剤３２、導電性ペーストビア３５を備える片面基板３を形成する。そして、片面基板３には、ＩＣチップ２０の外形から例えば５０μｍの遊びを持つような開口を更に形成する。また、一般的なスルーホール６０によって導通を得るスルーホールタイプのポリイミド両面基板であり、両面にはそれぞれが導通する配線回路４１が配置された両面基板４を形成する。そして、両面基板４には、片面基板３と同様にＩＣチップ２０の外形から５０μｍの遊びを持つような開口を形成する。更に、ＩＣ接続片面基板１を形成した工程と同様の工程で、第２絶縁基材５０、第２配線回路５１、接着剤５２、導電性ペーストビア５５を備えたバンプ接続片面基板５を形成する。片面基板３、両面基板４、及びバンプ接続片面基板５はそれぞれ、図３（ｇ）に示すように、ＩＣ接続片面基板１の接着剤１２側から順にパターン（図示せず）を用いて位置合わせして配置し、加熱することで仮留めをしながら積層させる。
（ヘ）次に、図３（ｈ）に示すように、図３（ｇ）で示した積層体を、真空キュアプレス機を用いて、１ｋＰａ以下の減圧雰囲気中で加熱圧着し、一括で多層化する。このとき、接着剤１２、３２，４２，５２を硬化させて、絶縁基材同士の接着及び絶縁基材とＩＣチップ２０との接着をする層間接着剤７０とし、同時に、導電性ペーストビア１５，３５，５５をなす導電性ペーストの硬化が行われる。なお、ここで「硬化」とは、熱硬化（架橋反応）のみならず、加熱により軟化した材料が冷えて硬化する場合も含んでいる。更に、加熱加圧により層間接着剤７０がＩＣチップ２０と片面基板３及び両面基板４の開口の隙間に流出し、ＩＣチップ２０は層間接着剤７０によって封止される構造となる。ここで、再配線層の一部となる配線付き基材１，３，５として、予め回路形成がなされた片面ＣＣＬを用い、また、層間接続に印刷充填した導電性ペーストによる導電性ペーストビア１５，３５，５５を使用することにより、全ての工程においてめっき工程を排除することができ、従来のビルドアップ方式に比べて、生産時間を大幅に短縮することができる。さらに、各層を構成する基材は、予め作成されているため、各工程で発生する不良品をその都度排除することができ、歩留まりの累積を避けることが可能となる。層間接続用の導電性ペーストには、例えば、特開２０００−４９４６０公報に記載されているように、層間接着材の硬化温度程度の低温で合金化する組成のものを適用することで、導電性ペースト内の金属粒子同士、また、銅の接続パッドと導電性ペースト内の金属粒子とが拡散接合し、バルクの金属やめっきによる層間接続と同等の接続信頼性を確保することができる。
（ト）次に、図３（ｉ）及び図３（ｊ）に示すように、図３（ｈ）で示した多層板に、ソルダレジスト７１及びはんだバンプ７２を形成する。ソルダレジスト７１は、液状の感光性樹脂をスクリーン印刷し、パターンを露光した後に現像し形成する。はんだバンプ７２は、はんだペーストをパターン印刷し、リフローすることにより、ボール状に形成する。そして、図３（ｊ）に示すように、ＩＣ接続片面基板１上に形成したソルダレジスト７１にＩＣチップ８０を搭載し、第１配線回路１１とＩＣ電極パット８１とを金ワイヤ８２等で接続する。以上の工程により、本発明の実施の形態に係る多層配線板が得られる。
本発明の実施の形態に係る多層配線板によれば、ＩＣチップ２０を多層配線板内に層間接着剤７０によって空隙なく内蔵されるので、加熱された環境においても空気が膨張することによって層間が剥離するということがない。更に、ＩＣチップ２０は、多層配線板内に層間接着剤７０によって固着・封入されるので、ＩＣチップ２０に接触する接着材の適度な弾性により、ＩＣチップ２０に対して周囲の材料から及ぼされる熱応力などを緩和する作用が生じる。
また、本発明の実施の形態に係る多層配線板によれば、多層基板２を用いることで両面にＩＣチップ８０等の様々な部品を実装することができる。
また、本発明の実施の形態に係る多層配線板製造方法は、簡便且つコストがかからない工法で、高精細な部品を実装した多層配線板を製造することができる。
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
例えば、実施の形態においては、多層基板２の両面基板４を一枚で記載したが、両面基板４の枚数は複数であってもよい。両面基板４を増減させることで、ＩＣチップ２０の厚さ分をカバーする多層基板２とすることができる。
また、実施の形態においては、多層基板２は、片面基板３と、両面基板４とを備えると記載したが、片面基板３はなくてもよい。
この様に、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
本発明の実施の形態に係る多層配線板の模式的断面図である。 本発明の実施の形態に係る多層配線板の製造方法を示す工程断面図（その１）である。 本発明の実施の形態に係る多層配線板の製造方法を示す工程断面図（その２）である。 従来のプリント配線板の構成を示す断面図（その１）である。 従来のプリント配線板の構成を示す断面図（その２）である。 従来のプリント配線板の構成を示す断面図（その３）である。 多層の再配線層を有する従来の多層配線板の構成を示す断面図（その１）である。 多層の再配線層を有する従来の多層配線板の構成を示す断面図（その２）である。
符号の説明
１…ＩＣ接続片面基板
２…多層基板
３…片面基板
４…両面基板
５…バンプ接続片面基板
１０…第１絶縁基材
１１…第１配線回路
１２，３２，５２…接着剤
１３…樹脂フィルム
１４ａ…ビアホール
１４ｂ…小孔
１５，３５，５５…導電性ペーストビア
２０，８０…ＩＣチップ
２１，８１…ＩＣ電極パット
２２…ＩＣ絶縁層
２３…ＩＣ再配線層
３０，４０…絶縁基板
３１，４１…配線回路
５０…第２絶縁基材
５１…第２配線回路
６０…スルーホール
７０…層間接着剤
７１…ソルダレジスト
７２…バンプ
８２…金ワイヤ

Claims (6)

  1. ＩＣチップと、
    第１絶縁基材の片面に第１配線回路が配置され、前記第１絶縁基材の他面側では前記第１配線回路と導通する導電性ペーストビアによって前記ＩＣチップと電気的に接続されているＩＣ接続片面基板と、
    絶縁基材の各面にはそれぞれが導通している配線回路が配置されており、前記ＩＣチップの外形より大きな開口が前記絶縁基材を貫通して施され、前記開口の位置に前記ＩＣチップを配置する多層基板と、
    第２絶縁基材の片面に第２配線回路が配置され、前記第２絶縁基材の他面側では前記第２配線回路と導通する導電性ペーストビアによって前記多層基板の配線回路と電気的に接続されており、前記第１絶縁基材と前記第２絶縁基材との間に前記多層基板が位置するように設けられたバンプ接続片面基板と、
    前記第１絶縁基材と前記第２絶縁基材との間に充填され、前記ＩＣチップを封止する層間接着剤
    とを備えることを特徴とする多層配線板。
  2. 前記多層基板は、両面に配線回路が配置され、それぞれの前記配線回路が導通されている両面基板を備えることを特徴とする請求項１に記載の多層配線板。
  3. 前記多層基板は、絶縁基材の片面に前記配線回路が配置され、前記絶縁基材の他面側では前記配線回路と導通する導電性ペーストビアによって前記両面基板の配線回路と電気的に接続されている片面基板を更に備えることを特徴とする請求項２に記載の多層配線板。
  4. 第１絶縁基材の片面に第１配線回路が配置され、前記第１絶縁基材の他面側では前記第１配線回路と導通する導電性ペーストビアを有するＩＣ接続片面基板を用意する工程と、
    ＩＣ電極パット、ＩＣ絶縁層、ＩＣ再配線層を備えるＩＣチップを用意し、前記ＩＣ再配線層と前記導電性ペーストビアの仮留めを行う工程と、
    絶縁基材の各面にはそれぞれが導通している配線回路が配置されており、前記ＩＣチップの外形より大きな開口が前記絶縁基材を貫通して施された多層基板を用意する工程と、
    第２絶縁基材の片面に第２配線回路が配置され、前記第２絶縁基材の他面側では前記第２配線回路と導通する導電性ペーストビアを有するバンプ接続片面基板を用意する工程と、
    前記多層基板は開口の位置に前記ＩＣチップを配置し、前記バンプ接続片面基板は前記第１絶縁基材と前記第２絶縁基材との間に前記多層基板が位置するように配置し、前記ＩＣ接続片面基板、前記多層基板及び前記バンプ接続片面基板を一括で加熱加圧して多層化する工程
    とを含むことを特徴とする多層配線板製造方法。
  5. 前記多層基板を用意する工程は、
    両面に配線回路が配置され、それぞれの前記配線回路が導通されている両面基板を用意する工程と、
    絶縁基材の片面に前記配線回路が配置され、前記絶縁基材の他面側では前記配線回路と導通する導電性ペーストビアによって前記両面基板の配線回路と電気的に接続されている片面基板を用意する工程
    とを含むことを特徴とする請求項４に記載の多層配線板製造方法。
  6. 前記加熱加圧して多層化する工程は、層間接着剤が前記ＩＣチップと前記多層基板の開口の隙間に流出し、前記ＩＣチップが前記層間接着剤によって封止されることを特徴とする請求項４又は５に記載の多層配線板製造方法。
JP2007172935A 2007-06-29 2007-06-29 多層配線板及び多層配線板製造方法 Pending JP2009016377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007172935A JP2009016377A (ja) 2007-06-29 2007-06-29 多層配線板及び多層配線板製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007172935A JP2009016377A (ja) 2007-06-29 2007-06-29 多層配線板及び多層配線板製造方法

Publications (1)

Publication Number Publication Date
JP2009016377A true JP2009016377A (ja) 2009-01-22

Family

ID=40356978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007172935A Pending JP2009016377A (ja) 2007-06-29 2007-06-29 多層配線板及び多層配線板製造方法

Country Status (1)

Country Link
JP (1) JP2009016377A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2213176A2 (en) 2009-01-28 2010-08-04 Rheon Automatic Machinery Co., Ltd. Food Dough Extending Method and Apparatus
JP2013115327A (ja) * 2011-11-30 2013-06-10 Fujikura Ltd 部品内蔵基板及びその製造方法
KR20170121671A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
KR20180000655A (ko) * 2016-06-23 2018-01-03 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
CN108831875A (zh) * 2018-08-10 2018-11-16 付伟 滤波器芯片内嵌且电极外设的封装结构及其制作方法
US10192844B2 (en) 2016-06-23 2019-01-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
CN113498633A (zh) * 2020-01-21 2021-10-12 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0743639A (ja) * 1993-07-28 1995-02-14 Fuji Photo Optical Co Ltd ステレオ光学装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0743639A (ja) * 1993-07-28 1995-02-14 Fuji Photo Optical Co Ltd ステレオ光学装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2213176A2 (en) 2009-01-28 2010-08-04 Rheon Automatic Machinery Co., Ltd. Food Dough Extending Method and Apparatus
JP2013115327A (ja) * 2011-11-30 2013-06-10 Fujikura Ltd 部品内蔵基板及びその製造方法
KR20170121671A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
KR102016492B1 (ko) * 2016-04-25 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
KR20180000655A (ko) * 2016-06-23 2018-01-03 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
US10192844B2 (en) 2016-06-23 2019-01-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US10340245B2 (en) 2016-06-23 2019-07-02 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
KR102005349B1 (ko) * 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
CN108831875A (zh) * 2018-08-10 2018-11-16 付伟 滤波器芯片内嵌且电极外设的封装结构及其制作方法
CN108831875B (zh) * 2018-08-10 2024-03-05 浙江熔城半导体有限公司 滤波器芯片内嵌且电极外设的封装结构及其制作方法
CN113498633A (zh) * 2020-01-21 2021-10-12 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法

Similar Documents

Publication Publication Date Title
JP4592751B2 (ja) プリント配線基板の製造方法
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP4073945B1 (ja) 多層配線基板の製造方法
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP5167516B1 (ja) 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
JP2005216935A (ja) 半導体装置およびその製造方法
JP2010245280A (ja) 配線基板の製造方法及び配線基板
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
US9699921B2 (en) Multi-layer wiring board
JP2008263188A (ja) 回路基板の製造方法
JP2009146940A (ja) 積層配線基板及びその製造方法
JP4870501B2 (ja) 電子部品内蔵基板の製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP2008192878A (ja) 多層配線基板及びその製造方法
TW201431454A (zh) 電路板及其製作方法
JP2002009440A (ja) 複合配線基板
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011