JP2008192878A - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2008192878A JP2008192878A JP2007026540A JP2007026540A JP2008192878A JP 2008192878 A JP2008192878 A JP 2008192878A JP 2007026540 A JP2007026540 A JP 2007026540A JP 2007026540 A JP2007026540 A JP 2007026540A JP 2008192878 A JP2008192878 A JP 2008192878A
- Authority
- JP
- Japan
- Prior art keywords
- fin
- wiring
- bumps
- wiring board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
- H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09245—Crossing layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1327—Moulding over PCB locally or completely
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】高密度配線を可能とし、積層時に多少の位置ずれ等があった場合でも基板間の電気的な接続を確保すること。
【解決手段】多層配線基板40は、それぞれ両面に形成された配線パターンを含む配線層を有した少なくとも2枚の配線基板10,20を備える。各配線基板間の対向する側の面の配線パターン12a,22a上の所要の箇所に、それぞれ平面的に見たときに細長い形状を呈し、かつ、互いに交差するような位置関係となるように形成された1対のフィン状バンプ14,24が形成され、該1対のフィン状バンプは電気的に接続されて基板間接続端子CPを構成する。さらに、各配線基板10,20間に絶縁層30が形成され、各配線基板10,20の外側の配線層13,23の所定の箇所に画定されたパッド部分を除いて全面を覆うように保護膜31,32が形成されている。
【選択図】図1
【解決手段】多層配線基板40は、それぞれ両面に形成された配線パターンを含む配線層を有した少なくとも2枚の配線基板10,20を備える。各配線基板間の対向する側の面の配線パターン12a,22a上の所要の箇所に、それぞれ平面的に見たときに細長い形状を呈し、かつ、互いに交差するような位置関係となるように形成された1対のフィン状バンプ14,24が形成され、該1対のフィン状バンプは電気的に接続されて基板間接続端子CPを構成する。さらに、各配線基板10,20間に絶縁層30が形成され、各配線基板10,20の外側の配線層13,23の所定の箇所に画定されたパッド部分を除いて全面を覆うように保護膜31,32が形成されている。
【選択図】図1
Description
本発明は、半導体素子等のチップ部品を搭載するのに供される配線基板を製造する技術に係り、特に、高密度化に適応された多層構造を有する多層配線基板及びその製造方法に関する。
複数の配線基板を各基板間にプリプレグ等の絶縁性接着層を介在させて積層し、多層構造の配線基板を作製する場合、各配線基板上に形成された配線パターン間を相互に接続する方法として、従来より、様々な手法/技術が用いられている。例えば、図7(a)に示すように、それぞれ両面に配線パターンが形成された2枚の配線基板1,2を各基板間に絶縁層(プリプレグ)3を介在させて積層した後、この積層基板の所要の箇所に機械ドリル加工等によりスルーホールTHを形成し、このスルーホールTH内に電解めっきを施す(導体層を形成する)ことで、この導体層を介して各配線基板上の配線パターンを相互に接続する方法がある。また、他の方法としては、B2IT(Buried Bump Interconnection Technology)を利用して各基板間のパターンを接続する方法もある。このB2ITを利用する方法は、図7(b)に一例として示すように、一方の基板5の配線パターン上にはんだ等の導電性ペーストをスクリーン印刷によって供給し、リフローにより溶融させてバンプ化した後、このはんだバンプ6をプリプレグ層7を貫通させて他方の基板8の配線パターンに圧接する方法である。さらに他の方法としては、各配線基板の配線パターン上に金(Au)バンプや銅(Cu)ポスト等を形成し、はんだ等の導電性材料を介して各基板を接続する方法などもある。
これらの手法/技術を用いて基板間接続を行う場合、いずれの場合も、基板積層時の位置ずれや加工ずれ等を考慮して各基板の配線パターン上の所要箇所には、図7に例示するようにその接続に使用されるスルーホールTHやバンプ6の径よりも大きなサイズを有する受けパッド4,9が形成され、それぞれ当該受けパッドを介して各基板間の対応する配線パターン同士が電気的に接続されるようになっている。
上記の従来技術に関連する技術としては、例えば、特許文献1に記載されるように、多層印刷配線板において、合成樹脂製の円錐台状の導電性バンプの小面積側の底面を表層のパッドに固着し、大面積側の底面を、合成樹脂シートの基体を積層し内設した内層導体の銅箔に固着するようにしたものがある。また、特許文献2に記載されるように、印刷配線板の製造方法において、絶縁性基板面上に所要の導電性パターンを設け、該導電性パターン面の所定位置に導電性バンプを形成した後、該導電性バンプを形成した面に、絶縁性接着樹脂層を介して銅箔を圧着し、該導電性バンプの先端部をこの絶縁性接着樹脂層を貫挿させて対向する銅箔面に接続するようにしたものがある。
特開平8−195561号公報
特開平8−125344号公報
上述したように従来の多層配線基板の製造技術では、各基板(配線パターン)間を接続する手段として、スルーホール(及びスルーホール内のめっき)や、はんだバンプ、Auバンプ、Cuポスト等があるが、いずれの手段をとる場合も、各配線基板の積層時の位置ずれや加工ずれ等を考慮して、相応の大きさを有する円形の受けパッド(図7の受けパッド4,9)を設ける必要があった。
しかし、このような受けパッドは、基板上の配線ピッチが狭くなってきている昨今の状況の中で、高密度配線を行う上でのネックとなっている。すなわち、かかる受けパッドの占める面積が相対的に大きくなってきているため、例えば、図8に示すように配線を行う場合、受けパッド9の大きさがネックとなり、配線の妨げとなるといった問題があった。図中、破線で示す部分WSは、受けパッド9の大きさに起因して配線のひき回しが行えない状態を模式的に示している。特に、配線密度が高くなればなるほど、受けパッドの占める率も高くなる(面積的に大きくなると共に、その設置個数も多くなる)ため、高密度配線において不利となる。
また、受けパッドは積層時の位置ずれ等を考慮して相応の大きさに形成されてはいるものの、現状の位置ずれ等の精度に鑑み、その「相応の大きさ」として設計し得るサイズにも限度があるため、位置ずれ等の程度によっては必ずしも受けパッドを介して各基板(配線パターン)間の電気的な接続を行うことができないといった問題もあった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、高密度配線を可能とし、積層時に多少の位置ずれ等があった場合でも基板間の電気的な接続を確保することができる多層配線基板及びその製造方法を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の一形態によれば、少なくとも2枚の積層された配線基板を備え、各配線基板間の対向する側の面の配線パターン上の所要の箇所に、それぞれ平面的に見たときに細長い形状を呈し、かつ、互いに交差する位置関係となるように形成された1対のフィン状バンプを有し、該1対のフィン状バンプが電気的に接続されて基板間接続端子を構成するとともに、当該各配線基板間に絶縁層が形成されていることを特徴とする多層配線基板が提供される。
この形態に係る多層配線基板の構成によれば、複数の配線基板を積層するにあたり、各配線基板の対向する側の面の配線パターン上にそれぞれ形成したフィン状バンプを互いに交差するよう重ね合わせて両バンプを接合し、この一体化されたバンプを介して各配線基板間の電気的な接続を行っている。つまり、基板間を接続する手段として1対のフィン状バンプを用いている。
かかる構成により、従来技術に見られたような基板間を接続する際に必要とされていた円形の受けパッド(図7において、4,9で示す部分)が不要となるため、従来技術に見られたような不都合(図8において、破線部分WSで示すような、配線のひき回しが行えない状態)を解消することができる。これにより、図1に例示するようにフィン状バンプの直ぐ隣に配線パターンを通すことが可能となり、高密度配線の実現に寄与することができる。
また、基板間接続端子を構成する各フィン状バンプは、それぞれ平面的に見て細長い形状を有し、かつ、互いに交差するよう重ね合わされているので、各配線基板の積層時に多少の位置ずれ等が発生した場合でも、当該バンプの「細長い形状」のいずれかの箇所において電気的な接続を確保することが可能となる。
また、上記の従来技術の課題を解決するため、本発明の他の形態によれば、平面的に見たときに細長い形状を呈するフィン状バンプがそれぞれ形成された第1の配線基板及び第2の配線基板を、前記フィン状バンプが交差するよう積層し、該フィン状バンプ間を電気的に接続する工程と、前記第1の配線基板と第2の配線基板との間に樹脂を充填する工程とを含むことを特徴とする多層配線基板の製造方法が提供される。さらに、この形態の変形形態によれば、平面的に見たときに細長い形状を呈するフィン状バンプがそれぞれ形成された第1の配線基板と第2の配線基板との間にプリプレグを介在させ、それぞれ対応するフィン状バンプが交差するよう位置合わせしてプレスにより一括積層し、該フィン状バンプ間を電気的に接続することを特徴とする多層配線基板の製造方法が提供される。
本発明に係る多層配線基板及びその製造方法の他の構成/プロセス上の特徴等については、後述する発明の実施の形態を参照しながら詳細に説明する。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
図1は本発明の一実施形態に係る多層配線基板の構成を示したものであり、(a)はその断面構造を示し、(b)はその要部(CPで示す円で囲んだ部分:後述する「十字ポスト部」)を平面的に見たときの構成(パターン)を示している。
本実施形態に係る多層配線基板40は、図示のように上下に積層された2枚の配線基板10及び20と、各配線基板10,20間を充填するように形成された絶縁層30と、本基板40の最表層にそれぞれ形成された保護膜として機能する絶縁層31,32とを備えている。各配線基板10及び20は、それぞれベース基材としての樹脂基板11及び21の両面にそれぞれ所要の形状にパターニング形成された配線パターンを含む配線層12,13及び22,23を有している。また、各配線基板10及び20間の対向する側の面の配線パターン12a及び22a上の所要の箇所には、それぞれ魚のひれ(フィン)に似た形状を有したバンプ14及び24が積層方向に起立して形成されており、さらに、各バンプ14及び24の頂部にはそれぞれ導電性材料15及び25が被着されている。以下の記述では、各バンプ14,24が「フィン」に似ていることから、便宜上、「フィン状バンプ」ともいい、また、積層された各配線基板10,20のうち下側に配置されている基板を「下基板」、上側に配置されている基板を「上基板」ともいう。
各フィン状バンプ14,24は、それぞれ平面的に見ると、図1(b)に概略的に示すように当該配線パターン12a,22a上に重なるように「細長い形状」を呈しており、互いに十字状に交差している。つまり、各フィン状バンプ14,24は、下基板10と上基板20を積層したときに平面的に見て十字に交差するような位置関係となるように形成されており、積層時に両バンプ14,24が接合(電気的に接続)されて、本発明を特徴付ける「十字ポスト部CP」を構成する。そして、この十字ポスト部CP(1対のフィン状バンプ14,24)は基板間接続端子として機能する。なお、各フィン状バンプ14,24は、図示の例では「十字に」交差しているが、必ずしも精確に「十字に」交差している必要はなく、ほぼ十字に近い形態で交差していれば十分である。
また、保護膜として機能する絶縁層31及び32は、下基板10及び上基板20のそれぞれ外側の配線層13及び23の所定の箇所に画定されたパッド部分を除いて全面を覆うように形成されている。上側の絶縁層32から露出するパッド部分には、本基板40に搭載される半導体素子等のチップ部品の電極端子がはんだバンプ等を介して接続され、下側の絶縁層31から露出するパッド部分には、本基板40をマザーボード等に実装する際に使用される外部接続端子として機能する金属バンプ(ボール)や金属ピン等がはんだ等を介して接合されるようになっている。
また、各配線基板10,20のベース基材を構成する樹脂基板11,21の形態としては、少なくとも最表層に導体層が形成された基板であって、各導体層が基板内部を通して電気的に接続されている形態のものであれば十分である。各樹脂基板11,21の内部には配線層が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので特に図示はしないが、樹脂基板の内部に配線層が形成されている形態の場合には、基板内部で絶縁層を介在させて形成された各配線層及び各配線層間を相互に接続するビアホールを介して最表層の各導体層が電気的に接続されている。この形態の基板としては、例えば、ビルドアップ工法を用いて形成され得る多層構造の配線基板がある。一方、樹脂基板の内部に配線層が形成されていない形態の場合には、この樹脂基板の所要箇所に適宜形成されたスルーホールを介して最表層の各導体層が電気的に接続されている。この形態の基板としては、例えば、上記のビルドアップ工法による多層配線基板のベース基材に相当するコア基板がある。
本実施形態に係る多層配線基板40は、図1にも示されるように、積層される各配線基板10,20間の電気的接続を十字ポスト部CPを介して行うようにしたことを特徴とする。本実施形態の多層配線基板40を構成する各構成部材の材料や大きさ等については、後述するプロセスに関連させて具体的に説明する。
なお、図1に示した構成例では、説明の簡単化のため、2層の配線基板10,20を積層して多層配線基板40を構成する場合を例示しているが、積層する配線基板の枚数が2枚に限定されないことはもちろんである。特に図示はしないが、3枚以上の配線基板を積層する場合にも同様に、隣合って積層される各配線基板間の対向する側の面の配線パターン上の所要箇所に、本発明を特徴付ける十字ポスト部(1対のフィン状バンプ)を形成しておき、積層時にこの十字ポスト部を介して各基板間の電気的接続を行う。
以下、本実施形態に係る多層配線基板40を製造する方法について、その製造工程を順に示す図2〜図5を参照しながら説明する。なお、各図(断面図、上面図、平面図)に示す構成では、図示の簡単化のため、本発明に関連する部分(十字ポスト部CP及びその周辺部分)のみを示している。また、図2及び図3に示す各工程図では、下基板10も上基板20も同様のプロセスを経て作製され得ることから、図示の簡単化のため、代表的に下基板10の製造工程のみを示している。
先ず最初の工程では(図2(a)参照)、所要形態の樹脂基板11を用意する。この樹脂基板11の形態としては、上述したように少なくとも最表層に導体層が形成された基板であって、各導体層が基板内部を通して電気的に接続されている形態のものであれば十分である。図示の例では、樹脂基板11の両面に導体層SDが形成された状態の断面構造が示されており、この導体層SDは、後述するように電解めっきを行う際の給電層(シード層)として利用される。例えば、ビルドアップ多層配線基板において一般的に使用されているコア基板を利用することができ、プリプレグ(補強材としてのガラス布にエポキシ樹脂、ポリイミド樹脂、ビスマレイミド・トリアジン(BT)樹脂、ポリフェニレンエーテル(PPE)樹脂等の熱硬化性樹脂を含浸させ、半硬化のBステージ状態にした接着シート)を所要枚数重ね(例えば、60μm程度の厚さ)、そのプリプレグの両面に銅箔(例えば、2〜3μm程度の厚さ)を載せ、加熱・加圧することで図示の構造体が得られる。この場合、プリプレグが樹脂基板11に対応し、銅箔が導体層SDに対応する。
次の工程では(図2(b)参照)、樹脂基板11の両面の各導体層SD上に、それぞれパターニング材料を使用してめっき用レジストを形成し、各レジストの所要の箇所を開口する(開口部OP1の形成)。この開口部OP1は、形成すべき所要の配線パターンの形状に従ってパターニング形成される。パターニング材料としては、感光性のドライフィルム又は液状のフォトレジストを用いることができる。
例えば、ドライフィルムを使用する場合、典型的にレジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造となっているので、表面洗浄→ラミネーション前処理(セパレータシート剥離)→大気中でのレジストラミネーション→露光→カバーシート剥離→現像の工程を経て、パターニングされたレジスト層R1を形成する。具体的には、先ず各導体層SDの表面を洗浄した後、各導体層SD上にドライフィルム(厚さ25μm程度)を熱圧着により貼り付け、各ドライフィルムに対し、所要の配線パターンの形状にパターニングされたマスク(図示せず)を用いて紫外線(UV)照射による露光を施して硬化させ、さらに所定の現像液(ネガ型のレジストの場合には有機溶剤を含む現像液、ポジ型のレジストの場合にはアルカリ系の現像液)を用いて当該部分をエッチング除去し(開口部OP1の形成)、所要の配線パターンの形状に応じたレジスト層R1を形成する。同様に、液状のフォトレジストを用いた場合にも、表面洗浄→表面にレジスト塗布→乾燥→露光→現像の工程を経て、所要の形状にパターニングされたレジスト層R1を形成することができる。
次の工程では(図2(c)参照)、各レジスト層R1の開口部OP1から露出しているシード層(Cu)SDを給電層として電解銅(Cu)めっきを施し、開口部OP1を埋め込むように厚付け配線めっきを行う。この厚付け配線めっきされた部分は、それぞれ配線層12(配線パターン12a)及び13を構成する。形成された各配線層12,13の上面は、図示の例では平坦となっているが、必ずしも平坦とは限らない。このため、厚付け配線めっきを行った後、表面全体を平坦化する処理を施すのが望ましい。この平坦化処理は、次の工程で形成されるレジストとの密着性を高めることにも寄与する。なお、この工程で形成された各配線層12,13は、特に図示はしないが、樹脂基板11の所要箇所に適宜形成されたスルーホールを介して、あるいは当該基板内部の所要箇所に適宜形成された各配線層及び各配線層間を相互に接続するビアホールを介して、相互に電気的に接続されている。
次の工程では(図3(a)参照)、両面のレジスト層R1をそのまま残した状態で、さらに各レジスト層R1及び各配線層12,13上に、それぞれパターニング材料を使用してめっき用レジストを形成し、一方のレジスト(図示の例では、上側)の所要の箇所を開口する(開口部OP2の形成)。この開口部OP2は、配線パターン12a上で所要の箇所に形成すべき所要のフィン状バンプの形状に従ってパターニング形成される。なお、形成すべきフィン状バンプの長さ(平面的に見たときの「細長い形状」のパターンの長さ)は、基板の積層時の位置ずれや加工ずれ等を考慮した適当な長さに選定されている。パターニング材料としては、上記のレジスト層R1と同じ材料(感光性のドライフィルム又は液状のフォトレジスト)で形成してもよいし、異なる材料で形成してもよい。レジストのパターニングは、図2(b)の工程で行った処理と同様にして行うことができる。すなわち、上述したようなフォトリソグラフィ技術を用いてレジストの当該部分をエッチング除去し(開口部OP2の形成)、所要のフィン状バンプの形状に応じたレジスト層R2を形成する。
次の工程では(図3(b)参照)、図2(c)の工程で行った処理と同様にして、レジスト層R2の開口部OP2から露出している配線層12(シード層SD)を給電層として電解銅(Cu)めっきを施し、開口部OP2を埋め込むように厚付けめっきを行うことでフィン状バンプ14を形成する。
次の工程では(図3(c)参照)、後の工程で積層基板間の電気的な接続を良好にするための前処理として、フィン状バンプ14の頂部に導電性材料15を被着させる。本実施形態では、フィン状バンプ(Cu)14上に順次ニッケル(Ni)めっき及び金(Au)めっきを施して2層構造(Ni/Au)の導体層15を形成する。
次の工程では(図4(a)参照)、下基板10を作製する。先ず、各レジスト層R2,R1(図3(c)参照)を、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去する。これによって、各配線層12,13及び導体層(シード層)SDが露出する。このままでは各配線層12,13がシード層SDを介して電気的に相互接続された状態であるので、次の工程の前処理として、この露出しているシード層SDの部分のみを除去しておく必要がある。この場合、パターニングされた各配線層12,13をマスクにして、銅(Cu)に対してのみ可溶性の薬液を用いたウエットエッチングにより、露出している部分のシード層(Cu)SDを除去する(図4の状態)。
なお、シード層SDをエッチングするに際し、配線層12,13も同じ材料(Cu)で形成されているので、同時にその一部がエッチングされるが、シード層SDの厚さ(2〜3μm程度)に比べて配線層12,13の厚さは相当あるため(25μm程度)、エッチングされてもその量は僅かであり、各配線層12,13の実質的な厚さに重大な影響を及ぼすほどではない。
以上の工程により、図4(a)に示すように、樹脂基板11の両面にそれぞれ所要の形状にパターニング形成された配線層12(配線パターン12a)及び13を有し、一方の面の配線パターン12a上の所要の箇所にフィン状バンプ14(及びその頂部に導電性材料15)が形成された構造体(下基板10)が作製されたことになる。
さらに本実施形態では、この下基板10を作製した工程(図2(a)〜図4(a))で行った処理と同様にして、この下基板10に重ね合わせる上基板20を作製する。すなわち、図4(b)に示すように、樹脂基板21の両面にそれぞれ所要の形状にパターニング形成された配線層22(配線パターン22a)及び23を有し、一方の面の配線パターン22a上の所要の箇所にフィン状バンプ24(及びその頂部に導電性材料25)が形成された構造体(上基板20)を作製する。ただし、この上基板20の作製に際しては、その一方の面に形成すべきフィン状バンプ24が、下基板10に重ね合わせたときにその対向する側の面の配線パターン22a上で、平面的に見て下基板10のフィン状バンプ14と十字に交差するような位置に形成されるよう適宜位置合わせを行う必要がある。
次の工程では(図5(a)参照)、先ず、上記の工程を経て作製された下基板10と上基板20を重ね合わせて積層する。すなわち、図示のように下基板10のフィン状バンプ14(導電性材料15)と上基板20のフィン状バンプ24(導電性材料25)が平面的に見て十字に交差するよう位置合わせして、積層する。この積層の際には「ピンラミネーション」を利用する。これは、各基板の周辺部分の所要箇所にあらかじめ設けられた位置合わせ用の基準穴にガイドピンを通して各基板間の相対位置を固定化する方法である。
また、各フィン状バンプ14,24(導電性材料15,25)の電気的な接続は、例えば、超音波接合によって行うことができる。この場合、接合母材である各バンプ14,24上の導電性材料15,25の表面(Au)に超音波振動を与えてその接触面に摩擦を生じさせ、その摩擦熱で各導電性材料15,25を溶融して各バンプ14,24間を接合する。これにより、両バンプ14,24が電気的に接続され、十字ポスト部CP(図1)が形成される。つまり、2枚の配線基板10,20がこの十字ポスト部CPを介して電気的に接続されたことになる。
さらに、積層された各配線基板10,20の隙間に樹脂を充填する。樹脂の充填は、多層構造の基板に強度をもたせて反りを防ぐために行う。
充填する樹脂の材料としては、モールド樹脂として一般に使用されている熱可塑性エポキシ樹脂や、アンダーフィル樹脂として一般に使用されている液状エポキシ樹脂などが用いられる。熱可塑性エポキシ樹脂の場合は、弾性率が15〜30GPa、熱膨張係数(CTE)が5〜15ppm/℃であり、さらに、樹脂の弾性率やCTE等を調整するためにフィラー(シリカ、アルミナ、ケイ酸カルシウム等の無機物の微粒子)が70〜90%程度添加されている。液状エポキシ樹脂の場合は、弾性率が5〜15GPa、CTEが20〜40ppm/℃であり、フィラーが60〜80%程度添加されている。また、樹脂を充填する方法としては、好適にはトランスファモールドを用いることができる。トランスファモールド以外に、インジェクションモールド、アンダーフィルフロー等の方法を用いてもよい。
以上の工程により、図5(a)に示すように、下基板10と上基板20が電気的に接続されて積層され、積層された各基板10,20間を充填するように樹脂層(図5(b)の絶縁層30)が形成された構造体が作製されたことになる。
最後の工程では(図5(b)参照)、この構造体の最表層(上下)にそれぞれ保護膜として機能するソルダレジスト層(絶縁層31及び32)を形成する。各ソルダレジスト層31,32は、図2(b)の工程、図3(a)の工程で行った処理と同様にして形成することができる。すなわち、各樹脂基板11,21及び各配線層13,23上に感光性のドライフィルムをラミネート(又は液状のフォトレジストを塗布)し、当該レジストを所要の形状(各配線層13,23の所定の箇所に画定されたパッド部分を除いた形状)にパターニングすることでソルダレジスト層31,32を形成することができる。
以上の工程により、本実施形態に係る多層配線基板40(図1)が製造されたことになる。
以上説明したように、本実施形態に係る多層配線基板(図1)及びその製造方法(図2〜図5)によれば、複数の配線基板(下基板10及び上基板20)を積層するにあたり、各配線基板10,20の対向する側の面にそれぞれ形成したフィン状バンプ14,24を平面的に見て十字に交差するよう重ね合わせて両バンプを接合し、この一体化されたバンプ(十字ポスト部CP)を介して各基板10,20間の電気的な接続を行っている。つまり、基板間を接続する手段として十字ポスト部CP(1対のフィン状バンプ14,24)を用いている。
かかる構成により、従来技術(図7)に見られたような基板間を接続する際に必要とされていた円形の受けパッド4,9が不要となるため、従来技術(図8)に見られたような不都合(配線のひき回しが行えない状態)を解消することができる。つまり、図1に例示するように、下基板10においてバンプ14(配線パターン12a)の直ぐ隣に配線パターン12b,12cを通すことができ、高密度配線の実現に寄与することができる。
また、基板間接続端子(十字ポスト部CP)を構成する各フィン状バンプ14,24は十字に交差するよう重ね合わされているので、積層時に多少の位置ずれや加工ずれ等が発生しても、図6に例示するように各フィン状バンプ14,24(導電性材料15,25)を介して各基板の配線パターン12a,22a間の電気的な接続を確保することが可能となる。
上述した実施形態では、下基板10と上基板20を積層する際にその隙間に樹脂を充填して絶縁層30を形成する場合(図5)を例にとって説明したが、絶縁層30の形態はこれに限定されないことはもちろんである。例えば、樹脂を充填する代わりに、下基板10と上基板20の間にプリプレグを介在させてもよい。この場合、各基板10,20間にプリプレグを挟んで一括積層し、上下両面から加圧(プレス)もしくは加熱・加圧(ホットプレス)することで絶縁層を形成することができる。この場合、各フィン状バンプ14,24はそのプリプレグ層を貫挿して接続されることになるが、以下の点に留意すべきである。すなわち、当該技術分野で一般的に使用されている導電性バンプの形状は円錐台状となっているのに対し、本実施形態で使用するフィン状バンプ14,24はその断面が「細長い形状」となっており、上記の一括積層の際に加熱・加圧の条件等によっては必ずしもフィン状バンプ14,24がプリプレグ層を貫通できない場合も想定されるため、プロセスの条件等を十分に考慮して、樹脂を充填する方法を採用するか、プリプレグを介在させる方法を採用するかを適宜選択する必要がある。
また、上述した実施形態では、各フィン状バンプ14,24の頂部に導電性材料15,25としてNi/Auの導体層を形成し、超音波接合によって各バンプ間(すなわち、各基板10,20間)を電気的に接続する場合を例にとって説明したが、基板間を接続する形態がこれに限定されないことはもちろんである。例えば、導電性材料15,25としてはんだを使用し、このはんだを介して各基板間を接続するようにしてもよい。その一つの方法としては、被着対象物の表面(この場合、各フィン状バンプ14,24の頂部)に粘着層を形成してはんだ粉(Sn−Ag系、Sn−Zn系などのPbフリー組成のはんだ合金からなる)を各バンプ上に付着させ、各基板10,20の積層時に、リフローによりそのはんだ粉を溶融させて各バンプ14,24間を接合する。
かかる方法以外にも、例えば、スクリーン印刷法等によりはんだペーストを被着対象物上に供給し、各基板10,20の積層時に、このはんだペーストを熱により溶融して各バンプ14,24間を接合することも可能である。あるいは、電解はんだめっきによりはんだを被着させてもよい。
また、上述したNi/Auめっきやはんだ等の導電性材料15,25を使用しないで各バンプ14,24間を接続する方法も考えられる。この方法では、上述した図3(c)の工程が省略される。例えば、各基板10,20の積層時に、各バンプ14,24が十字に交差するよう位置合わせした状態で、プレス等により各バンプ(Cu)14,24の頂部を仮圧着した後、電解Cuめっきを施して各バンプ14,24間の接合(電気的な接続)を強固にするようにしてもよい。
また、上述した実施形態では、積層する各配線基板10,20間に樹脂、プリプレグ等の絶縁層30のみを介在させた場合を例にとって説明したが、必要に応じて、各配線基板間に半導体(シリコン)デバイスやキャパシタ、レジスタ、インダクタ等のチップ部品などを埋め込んで搭載してもよい。
10,20…配線基板、
11,21…樹脂基板(ベース基材)、
12,13,22,23…配線層、
12a,12b,12c,22a…配線パターン、
14,24…フィン状バンプ(基板間接続端子)、
15,25…導電性材料、
30…樹脂層(絶縁層)、
31,32…ソルダレジスト層(保護膜/絶縁層)、
40…多層配線基板、
CP…十字ポスト部(基板間接続端子)、
R1,R2…レジスト層、
SD…シード層(導体層)。
11,21…樹脂基板(ベース基材)、
12,13,22,23…配線層、
12a,12b,12c,22a…配線パターン、
14,24…フィン状バンプ(基板間接続端子)、
15,25…導電性材料、
30…樹脂層(絶縁層)、
31,32…ソルダレジスト層(保護膜/絶縁層)、
40…多層配線基板、
CP…十字ポスト部(基板間接続端子)、
R1,R2…レジスト層、
SD…シード層(導体層)。
Claims (10)
- 少なくとも2枚の積層された配線基板を備え、各配線基板間の対向する側の面の配線パターン上の所要の箇所に、それぞれ平面的に見たときに細長い形状を呈し、かつ、互いに交差する位置関係となるように形成された1対のフィン状バンプを有し、該1対のフィン状バンプが電気的に接続されて基板間接続端子を構成するとともに、当該各配線基板間に絶縁層が形成されていることを特徴とする多層配線基板。
- さらに、最表層の配線層の所定の箇所に画定されたパッド部分を除いて全面を覆うように保護膜が形成されていることを特徴とする請求項1に記載の多層配線基板。
- 前記1対のフィン状バンプの各々の頂部に導電性材料が被着され、該導電性材料を介して当該1対のフィン状バンプが電気的に接続されていることを特徴とする請求項1に記載の多層配線基板。
- 前記1対のフィン状バンプは、十字状に交差するように形成されていることを特徴とする請求項1に記載の多層配線基板。
- 平面的に見たときに細長い形状を呈するフィン状バンプがそれぞれ形成された第1の配線基板及び第2の配線基板を、前記フィン状バンプが交差するよう積層し、該フィン状バンプ間を電気的に接続する工程と、
前記第1の配線基板と第2の配線基板との間に樹脂を充填する工程とを含むことを特徴とする多層配線基板の製造方法。 - ベース基材としての基板の両面にレジストを形成し、形成すべき配線パターンの形状に従って各レジストをそれぞれパターニングして所要の箇所を開口した第1のレジスト層を形成する工程と、
前記第1のレジスト層の開口されている箇所を埋め込むように前記配線パターンを形成する工程と、
少なくとも一方の面の前記第1のレジスト層及び前記配線パターン上にレジストを形成し、所要の配線パターン上に形成すべき前記フィン状バンプの形状に従って当該レジストをパターニングして当該箇所を開口した第2のレジスト層を形成する工程と、
前記第2のレジスト層の開口されている箇所を埋め込むように前記フィン状バンプを形成する工程と、
前記第2のレジスト層及び第1のレジスト層を除去して前記第1の配線基板を作製する工程と、
以上の工程で行った処理と同様にして前記第1の配線基板に重ね合わせる前記第2の配線基板を作製する工程であって、当該基板の一方の面の配線パターン上に形成すべきフィン状バンプが、平面的に見て前記第1の配線基板のフィン状バンプと交差する位置関係となるように当該第2の配線基板を作製する工程とを含むことを特徴とする請求項5に記載の多層配線基板の製造方法。 - 前記フィン状バンプを形成した後、前記第2のレジスト層及び第1のレジスト層を除去する前に、当該フィン状バンプの頂部に導電性材料を被着させる工程を含み、前記第1及び第2の各配線基板を積層する際に、前記導電性材料を介して各フィン状バンプ間を電気的に接続することを特徴とする請求項6に記載の多層配線基板の製造方法。
- 前記第1及び第2の各配線基板を積層する際に、各フィン状バンプが交差するよう位置合わせした状態で当該バンプの頂部を仮圧着した後、電解めっきを施して各フィン状バンプ間を電気的に接続することを特徴とする請求項5に記載の多層配線基板の製造方法。
- 平面的に見たときに細長い形状を呈するフィン状バンプがそれぞれ形成された第1の配線基板と第2の配線基板との間にプリプレグを介在させ、それぞれ対応するフィン状バンプが交差するよう位置合わせしてプレスにより一括積層し、該フィン状バンプ間を電気的に接続することを特徴とする多層配線基板の製造方法。
- さらに、前記第1及び第2の各配線基板のそれぞれ外側の配線パターン上の所定の箇所に画定されたパッド部分を除いて全面を覆うように保護膜を形成する工程を含むことを特徴とする請求項5又は9に記載の多層配線基板の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026540A JP2008192878A (ja) | 2007-02-06 | 2007-02-06 | 多層配線基板及びその製造方法 |
TW097102501A TW200840450A (en) | 2007-02-06 | 2008-01-23 | Multilayer wiring board and method of manufacturing the same |
KR1020080010541A KR20080073648A (ko) | 2007-02-06 | 2008-02-01 | 다층 배선 기판 및 그 제조 방법 |
US12/068,169 US8026448B2 (en) | 2007-02-06 | 2008-02-04 | Multilayer wiring board and method of manufacturing the same |
CNA200810009535XA CN101242713A (zh) | 2007-02-06 | 2008-02-05 | 多层布线板及其制造方法 |
EP08101303A EP1956877B1 (en) | 2007-02-06 | 2008-02-06 | Multilayer wiring board and method of manuftacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026540A JP2008192878A (ja) | 2007-02-06 | 2007-02-06 | 多層配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008192878A true JP2008192878A (ja) | 2008-08-21 |
Family
ID=39420501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007026540A Pending JP2008192878A (ja) | 2007-02-06 | 2007-02-06 | 多層配線基板及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8026448B2 (ja) |
EP (1) | EP1956877B1 (ja) |
JP (1) | JP2008192878A (ja) |
KR (1) | KR20080073648A (ja) |
CN (1) | CN101242713A (ja) |
TW (1) | TW200840450A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028463A (ja) * | 2010-07-21 | 2012-02-09 | Sumitomo Electric Printed Circuit Inc | 多層プリント配線板の製造方法、及び多層プリント配線板 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5188915B2 (ja) * | 2008-09-30 | 2013-04-24 | 富士フイルム株式会社 | 配線形成方法 |
TWI504320B (zh) * | 2014-06-17 | 2015-10-11 | 矽品精密工業股份有限公司 | 線路結構及其製法 |
CN117279218B (zh) * | 2023-10-16 | 2024-05-24 | 江苏皓越真空设备有限公司 | 一种多层覆铜陶瓷基板的制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07170077A (ja) * | 1993-12-16 | 1995-07-04 | Hitachi Cable Ltd | 射出成形回路部品の製造方法 |
JPH07283544A (ja) * | 1994-04-14 | 1995-10-27 | Hitachi Ltd | 配線構造体とその製造法 |
JPH08204333A (ja) * | 1995-01-31 | 1996-08-09 | Toshiba Corp | 印刷配線板の製造方法 |
JP2001102762A (ja) * | 1999-09-28 | 2001-04-13 | Sony Corp | 多層プリント回路基板 |
JP2002118132A (ja) * | 2000-10-10 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
JP2003158364A (ja) * | 2001-11-22 | 2003-05-30 | Hitachi Chem Co Ltd | プリント配線板の製造方法 |
JP2006303338A (ja) * | 2005-04-25 | 2006-11-02 | J Macc Co Ltd | 多層回路基板とその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2052245A5 (ja) * | 1969-07-31 | 1971-04-09 | Cit Alcatel | |
US5471090A (en) * | 1993-03-08 | 1995-11-28 | International Business Machines Corporation | Electronic structures having a joining geometry providing reduced capacitive loading |
US6429112B1 (en) | 1994-07-07 | 2002-08-06 | Tessera, Inc. | Multi-layer substrates and fabrication processes |
JPH08125344A (ja) | 1994-10-26 | 1996-05-17 | Toshiba Corp | 印刷配線板の製造方法 |
JP3989974B2 (ja) | 1995-01-13 | 2007-10-10 | 株式会社東芝 | 多層印刷配線板及びその製造方法 |
DE10013483A1 (de) | 2000-03-18 | 2001-09-27 | Kaspar Eidenberg | Leiterplatte und Verfahren zu ihrer Herstellung |
JP4459406B2 (ja) * | 2000-07-27 | 2010-04-28 | ソニーケミカル&インフォメーションデバイス株式会社 | フレキシブル配線板製造方法 |
-
2007
- 2007-02-06 JP JP2007026540A patent/JP2008192878A/ja active Pending
-
2008
- 2008-01-23 TW TW097102501A patent/TW200840450A/zh unknown
- 2008-02-01 KR KR1020080010541A patent/KR20080073648A/ko not_active Application Discontinuation
- 2008-02-04 US US12/068,169 patent/US8026448B2/en active Active
- 2008-02-05 CN CNA200810009535XA patent/CN101242713A/zh active Pending
- 2008-02-06 EP EP08101303A patent/EP1956877B1/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07170077A (ja) * | 1993-12-16 | 1995-07-04 | Hitachi Cable Ltd | 射出成形回路部品の製造方法 |
JPH07283544A (ja) * | 1994-04-14 | 1995-10-27 | Hitachi Ltd | 配線構造体とその製造法 |
JPH08204333A (ja) * | 1995-01-31 | 1996-08-09 | Toshiba Corp | 印刷配線板の製造方法 |
JP2001102762A (ja) * | 1999-09-28 | 2001-04-13 | Sony Corp | 多層プリント回路基板 |
JP2002118132A (ja) * | 2000-10-10 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
JP2003158364A (ja) * | 2001-11-22 | 2003-05-30 | Hitachi Chem Co Ltd | プリント配線板の製造方法 |
JP2006303338A (ja) * | 2005-04-25 | 2006-11-02 | J Macc Co Ltd | 多層回路基板とその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028463A (ja) * | 2010-07-21 | 2012-02-09 | Sumitomo Electric Printed Circuit Inc | 多層プリント配線板の製造方法、及び多層プリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
CN101242713A (zh) | 2008-08-13 |
US8026448B2 (en) | 2011-09-27 |
EP1956877A2 (en) | 2008-08-13 |
TW200840450A (en) | 2008-10-01 |
EP1956877B1 (en) | 2011-05-11 |
EP1956877A3 (en) | 2009-10-28 |
KR20080073648A (ko) | 2008-08-11 |
US20080185175A1 (en) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4842167B2 (ja) | 多層配線基板の製造方法 | |
JP4073945B1 (ja) | 多層配線基板の製造方法 | |
JP5711472B2 (ja) | 配線基板及びその製造方法並びに半導体装置 | |
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP4204989B2 (ja) | 半導体装置及びその製造方法 | |
JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
US10098243B2 (en) | Printed wiring board and semiconductor package | |
JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
JP2008192878A (ja) | 多層配線基板及びその製造方法 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
JP2005026573A (ja) | 部品内蔵モジュールの製造方法 | |
JP2018032661A (ja) | プリント配線板およびその製造方法 | |
JP2004095854A (ja) | 多層配線基板 | |
JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2004356219A (ja) | 配線基板及びその製造方法 | |
TWI454201B (zh) | 用於製造印刷線路板之方法、印刷線路板及電子裝置 | |
CN108305864B (zh) | 端子 | |
JP2002009440A (ja) | 複合配線基板 | |
JP2008181921A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 | |
JP4655917B2 (ja) | 半導体パッケージ用多層基板及びその製造方法 | |
JP2004165328A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2008135438A (ja) | 多層回路基板 | |
JP2004327742A (ja) | 半田バンプ付き配線基板の製造方法 | |
JP2004327628A (ja) | 半田バンプ付き配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |