JP2002118132A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JP2002118132A JP2002118132A JP2000308786A JP2000308786A JP2002118132A JP 2002118132 A JP2002118132 A JP 2002118132A JP 2000308786 A JP2000308786 A JP 2000308786A JP 2000308786 A JP2000308786 A JP 2000308786A JP 2002118132 A JP2002118132 A JP 2002118132A
- Authority
- JP
- Japan
- Prior art keywords
- land
- pad
- bare chip
- electronic component
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
Abstract
(57)【要約】
【課題】 実装時のベアチップをはじめとする電子部品
へのダメージを無くし、高信頼性化を図れる電子部品の
実装方法を提供することを目的とする。 【解決手段】 ベアチップ１のパッド１ａと回路基板２
のランド２ａをめっき液４に浸し、めっきによる析出金
属で生成するバンプ３ａ，３ｂで接合することにより、
電気的接続を行う。実装工程で高い熱や押圧力が発生し
ないため電子部品の実装における高信頼性化を図ること
ができる。
へのダメージを無くし、高信頼性化を図れる電子部品の
実装方法を提供することを目的とする。 【解決手段】 ベアチップ１のパッド１ａと回路基板２
のランド２ａをめっき液４に浸し、めっきによる析出金
属で生成するバンプ３ａ，３ｂで接合することにより、
電気的接続を行う。実装工程で高い熱や押圧力が発生し
ないため電子部品の実装における高信頼性化を図ること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品の実装方
法に関するものである。
法に関するものである。
【０００２】
【従来の技術】電子機器の小型化による回路基板の高密
度化、高機能化に対応するため、樹脂等でモールドされ
ていないベアチップをはじめとする各種電子部品を回路
基板上に実装することが行われている。図６は従来のベ
アチップの斜視図であって、１１はベアチップ、１１ａ
はパッドである。パッド１１ａは、ベアチップ１１内の
図示されない回路部と、ベアチップ外部との電気的接続
を行う入出力部となる。
度化、高機能化に対応するため、樹脂等でモールドされ
ていないベアチップをはじめとする各種電子部品を回路
基板上に実装することが行われている。図６は従来のベ
アチップの斜視図であって、１１はベアチップ、１１ａ
はパッドである。パッド１１ａは、ベアチップ１１内の
図示されない回路部と、ベアチップ外部との電気的接続
を行う入出力部となる。
【０００３】図７は従来のベアチップの実装構造図であ
って、１１はベアチップ、１２は回路基板、１３はベア
チップ１１のパッド１１ａと回路基板１２のランド１２
ａを電気的に接合するためのワイヤーである。
って、１１はベアチップ、１２は回路基板、１３はベア
チップ１１のパッド１１ａと回路基板１２のランド１２
ａを電気的に接合するためのワイヤーである。
【０００４】以下に実装方法を説明する。回路基板１２
上には、ベアチップ１１のパッド１１ａに接続されるラ
ンド１２ａが設けられている。パッド１１ａは金、アル
ミなどの金属を材料とするワイヤー１３を介してランド
１２ａと電気的に接続される。ワイヤー１３とベアチッ
プ１１のパッド１１ａ、ワイヤー１３と回路基板１２の
ランド１２ａの接続においては、熱や押圧力、振動など
を同時に加えて接続を完了させる必要がある。なお、一
般的にはワイヤー１３は数十ミクロンあるいはそれ以下
とたいへん細いため、保護のため、樹脂、ゴム等の材料
からなる封止材１４で封止される。
上には、ベアチップ１１のパッド１１ａに接続されるラ
ンド１２ａが設けられている。パッド１１ａは金、アル
ミなどの金属を材料とするワイヤー１３を介してランド
１２ａと電気的に接続される。ワイヤー１３とベアチッ
プ１１のパッド１１ａ、ワイヤー１３と回路基板１２の
ランド１２ａの接続においては、熱や押圧力、振動など
を同時に加えて接続を完了させる必要がある。なお、一
般的にはワイヤー１３は数十ミクロンあるいはそれ以下
とたいへん細いため、保護のため、樹脂、ゴム等の材料
からなる封止材１４で封止される。
【０００５】
【発明が解決しようとする課題】従来のベアチップの実
装方法においては、ワイヤーをベアチップに接合する際
に、ベアチップに高い熱や押圧力が加わり、実装信頼性
を低下させる。よって、実装時のベアチップへのダメー
ジを無くし、高信頼性化を図ることが要求されている。
装方法においては、ワイヤーをベアチップに接合する際
に、ベアチップに高い熱や押圧力が加わり、実装信頼性
を低下させる。よって、実装時のベアチップへのダメー
ジを無くし、高信頼性化を図ることが要求されている。
【０００６】本発明は上記課題を解決するもので、ベア
チップをはじめとする各種電子部品にダメージを与える
ことなく回路基板に接続できる信頼性の高い電子部品の
実装方法を提供することを目的としている。
チップをはじめとする各種電子部品にダメージを与える
ことなく回路基板に接続できる信頼性の高い電子部品の
実装方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】この課題を解決するため
に本発明は、電子部品のパッドと回路基板のランドをめ
っき液に浸し、パッドとランドに析出金属によるバンプ
を生成させてパッドとランドを接合するようにしたもの
である。
に本発明は、電子部品のパッドと回路基板のランドをめ
っき液に浸し、パッドとランドに析出金属によるバンプ
を生成させてパッドとランドを接合するようにしたもの
である。
【０００８】本発明によれば、電子部品にダメージを与
えることなく回路基板に接続できる信頼性の高い電子部
品の実装方法を提供することができる。
えることなく回路基板に接続できる信頼性の高い電子部
品の実装方法を提供することができる。
【０００９】
【発明の実施の形態】請求項１に記載の発明は、電子部
品のパッドと回路基板のランドをめっき液に浸し、パッ
ドとランドに析出金属によるバンプを生成させてパッド
とランドを接合するようにしたものであり、電気的接続
作成時に熱や押圧力が発生しないため、ベアチップをは
じめとする電子部品の実装における高信頼性化を実現で
きる。
品のパッドと回路基板のランドをめっき液に浸し、パッ
ドとランドに析出金属によるバンプを生成させてパッド
とランドを接合するようにしたものであり、電気的接続
作成時に熱や押圧力が発生しないため、ベアチップをは
じめとする電子部品の実装における高信頼性化を実現で
きる。
【００１０】請求項２に記載の発明は、前記回路基板と
前記電子部品に互いに接合するダミーパッドとダミーラ
ンドを設け、このダミーパッドとダミーランドを析出金
属によるバンプで接合したものであり、電子部品と回路
基板の接合強度および接合信頼性をより一層向上させる
ことができる。
前記電子部品に互いに接合するダミーパッドとダミーラ
ンドを設け、このダミーパッドとダミーランドを析出金
属によるバンプで接合したものであり、電子部品と回路
基板の接合強度および接合信頼性をより一層向上させる
ことができる。
【００１１】請求項３に記載の発明は、前記パッドと前
記ランドを、弾性部材を介在させて接合するものであ
り、ベアチップをはじめとする電子部品と回路基板の接
合信頼性をより一層向上させることができる。
記ランドを、弾性部材を介在させて接合するものであ
り、ベアチップをはじめとする電子部品と回路基板の接
合信頼性をより一層向上させることができる。
【００１２】請求項４に記載の発明は、前記パッドと前
記ランドを、入出力電流量に応じたサイズとしたもので
あり、パッドとランドの間の大電流量に有利に対応でき
る。
記ランドを、入出力電流量に応じたサイズとしたもので
あり、パッドとランドの間の大電流量に有利に対応でき
る。
【００１３】（実施の形態１）図１は本発明の実施の形
態１におけるベアチップを例にした電子部品の実装構造
図である。１はベアチップであり、外部との電気的信号
の入出力を行うための端子であるパッド１ａが設けられ
ている。２は回路基板であり、ベアチップ１のパッド１
ａに対応するランド２ａが設けられている。３はバンプ
であり、次に述べるめっきによる析出金属で形成され
る。
態１におけるベアチップを例にした電子部品の実装構造
図である。１はベアチップであり、外部との電気的信号
の入出力を行うための端子であるパッド１ａが設けられ
ている。２は回路基板であり、ベアチップ１のパッド１
ａに対応するランド２ａが設けられている。３はバンプ
であり、次に述べるめっきによる析出金属で形成され
る。
【００１４】図２は、本発明の実施の形態１におけるベ
アチップを例にした電子部品の実装工程図である。めっ
きには電気めっき、無電界めっきなど、さまざまなめっ
き方法が存在するが、本発明においては、めっき工法に
ついては、特に限定されない。まためっきによる析出金
属は良導体である金、ニッケル、銅、さらにはんだ材料
のような合金等、さまざまな金属成分を採用することが
可能である。ここでは、無電界めっきによる銅めっき方
法で説明を行う。
アチップを例にした電子部品の実装工程図である。めっ
きには電気めっき、無電界めっきなど、さまざまなめっ
き方法が存在するが、本発明においては、めっき工法に
ついては、特に限定されない。まためっきによる析出金
属は良導体である金、ニッケル、銅、さらにはんだ材料
のような合金等、さまざまな金属成分を採用することが
可能である。ここでは、無電界めっきによる銅めっき方
法で説明を行う。
【００１５】まず、図２［Ａ］に示すように、ベアチッ
プ１をめっき液４の中に浸す。ベアチップ１には、パッ
ド１ａの部分にめっき金属が選択的に析出するように、
あらかじめ前処理がなされている。めっき液４中で所定
時間を経過すると、図２［Ｂ］に示すように、パッド１
ａにはめっき金属が析出し、バンプ３ａを形成する。次
に、図２［Ｃ］に示すように、めっき液４に回路基板２
を浸し、バンプ３ａと対応するランド２ａが接合するよ
うに配置する。再度、所定時間、経過すると、図２
［Ｄ］に示すように、バンプ３ａとランド２ａにはめっ
き金属が析出し、バンプ３ｂが形成され、最終的にベア
チップ１のパッド１ａと回路基板２のランド２ａの電気
的接続が完了する。最後に、図示されない洗浄工程で、
残留しているめっき液を取り去るために洗浄を行い、実
装工程を完了する。
プ１をめっき液４の中に浸す。ベアチップ１には、パッ
ド１ａの部分にめっき金属が選択的に析出するように、
あらかじめ前処理がなされている。めっき液４中で所定
時間を経過すると、図２［Ｂ］に示すように、パッド１
ａにはめっき金属が析出し、バンプ３ａを形成する。次
に、図２［Ｃ］に示すように、めっき液４に回路基板２
を浸し、バンプ３ａと対応するランド２ａが接合するよ
うに配置する。再度、所定時間、経過すると、図２
［Ｄ］に示すように、バンプ３ａとランド２ａにはめっ
き金属が析出し、バンプ３ｂが形成され、最終的にベア
チップ１のパッド１ａと回路基板２のランド２ａの電気
的接続が完了する。最後に、図示されない洗浄工程で、
残留しているめっき液を取り去るために洗浄を行い、実
装工程を完了する。
【００１６】このように形成された接合部は、ワイヤー
等による接続と比較して、配線長としては非常に短く、
また断面の面積も大きいため、電気抵抗が非常に小さ
く、電気的特性も非常に優れたものとなる。
等による接続と比較して、配線長としては非常に短く、
また断面の面積も大きいため、電気抵抗が非常に小さ
く、電気的特性も非常に優れたものとなる。
【００１７】（実施の形態２）図３は本発明の実施の形
態２におけるベアチップを例にした電子部品の実装構造
図であって、補強のための接合部を構成したものであ
る。図３において、１ｂはベアチップ１上に設けられた
補強端子としてのダミーパッド、２ｂは回路基板２上に
設けられた補強ランドとしてのダミーランドである。以
上のように構成されたベアチップ１および回路基板２
を、実施の形態１と同様の工程で実装すると、図３に示
すように、ダミーパッド１ｂとダミーランド２ｂを接合
するバンプ３ｃが析出金属により形成される。バンプ３
ｃはバンプ３と比較して面積が非常に大きいので、接合
強度も大きく、それだけ接合信頼性が向上する。
態２におけるベアチップを例にした電子部品の実装構造
図であって、補強のための接合部を構成したものであ
る。図３において、１ｂはベアチップ１上に設けられた
補強端子としてのダミーパッド、２ｂは回路基板２上に
設けられた補強ランドとしてのダミーランドである。以
上のように構成されたベアチップ１および回路基板２
を、実施の形態１と同様の工程で実装すると、図３に示
すように、ダミーパッド１ｂとダミーランド２ｂを接合
するバンプ３ｃが析出金属により形成される。バンプ３
ｃはバンプ３と比較して面積が非常に大きいので、接合
強度も大きく、それだけ接合信頼性が向上する。
【００１８】（実施の形態３）図４は本発明の実施の形
態３におけるベアチップを例にした電子部品の実装構造
図であって、パッドとランドの間に球形の弾性部材を介
して接合部を構成したものである。図４において、５は
金属や樹脂からなる弾性部材であり、あらかじめベアチ
ップ１のパッド１ａもしくは回路基板２のランド２ａ上
に配されている。このように構成されたベアチップ１お
よび回路基板２を、実施の形態１と同様の工程で実装す
ると、図５に示すように、弾性部材５を介在した状態
で、パッド１ａとランド２ａを接合するバンプ３ｄが析
出金属により形成される。
態３におけるベアチップを例にした電子部品の実装構造
図であって、パッドとランドの間に球形の弾性部材を介
して接合部を構成したものである。図４において、５は
金属や樹脂からなる弾性部材であり、あらかじめベアチ
ップ１のパッド１ａもしくは回路基板２のランド２ａ上
に配されている。このように構成されたベアチップ１お
よび回路基板２を、実施の形態１と同様の工程で実装す
ると、図５に示すように、弾性部材５を介在した状態
で、パッド１ａとランド２ａを接合するバンプ３ｄが析
出金属により形成される。
【００１９】以上より、ベアチップ１と回路基板２の接
合部の高さを高くなるため、機器の発熱や外部環境温度
の変化による回路基板等の熱変形に対しても、変形マー
ジンが大きくなる。よって、バンプ３ｄへのストレスを
減少させることができるので、接合信頼性が向上する。
また弾性部材５の弾性係数をめっきによる析出金属より
も小さい材料を用いることで、変形マージンはさらに増
やすことが可能となる。
合部の高さを高くなるため、機器の発熱や外部環境温度
の変化による回路基板等の熱変形に対しても、変形マー
ジンが大きくなる。よって、バンプ３ｄへのストレスを
減少させることができるので、接合信頼性が向上する。
また弾性部材５の弾性係数をめっきによる析出金属より
も小さい材料を用いることで、変形マージンはさらに増
やすことが可能となる。
【００２０】（実施の形態４）図５は、本発明の実施の
形態４におけるベアチップを例にした電子部品の実装構
造図であって、パッド１ｃおよびランド２ｃは電流量に
応じて接続面積を変えたものである。めっきで接合部を
構成するため接続面積を変えても、サイズに応じたバン
プ３ｅが形成される。接続面積の大きいバンプでは電流
量の多い回路を形成することが可能であり、電流量が少
なくてもよい場合は、小さい接続面積にすることで、多
くのパッドを増大させることができる。
形態４におけるベアチップを例にした電子部品の実装構
造図であって、パッド１ｃおよびランド２ｃは電流量に
応じて接続面積を変えたものである。めっきで接合部を
構成するため接続面積を変えても、サイズに応じたバン
プ３ｅが形成される。接続面積の大きいバンプでは電流
量の多い回路を形成することが可能であり、電流量が少
なくてもよい場合は、小さい接続面積にすることで、多
くのパッドを増大させることができる。
【００２１】なお、以上の説明では、ベアチップを回路
基板に実装する場合について説明したが、ベアチップの
実装工程で、同時に複数個のベアチップや通常のパッケ
ージされた電子部品を実装することも可能である。
基板に実装する場合について説明したが、ベアチップの
実装工程で、同時に複数個のベアチップや通常のパッケ
ージされた電子部品を実装することも可能である。
【００２２】
【発明の効果】以上のように本発明によれば、実装時に
おけるベアチップのダメージをなくし、ベアチップ実装
における高信頼性化を実現できる。
おけるベアチップのダメージをなくし、ベアチップ実装
における高信頼性化を実現できる。
【図１】本発明の実施の形態１におけるベアチップを例
にした電子部品の実装構造図
にした電子部品の実装構造図
【図２】本発明の実施の形態１におけるベアチップを例
にした電子部品の実装工程図
にした電子部品の実装工程図
【図３】本発明の実施の形態２におけるベアチップを例
にした電子部品の実装構造図
にした電子部品の実装構造図
【図４】本発明の実施の形態３におけるベアチップを例
にした電子部品の実装構造図
にした電子部品の実装構造図
【図５】本発明の実施の形態４におけるベアチップを例
にした電子部品の実装構造図
にした電子部品の実装構造図
【図６】従来のベアチップの斜視図
【図７】従来のベアチップの実装構造図
１ ベアチップ １ａ パッド １ｂ 補強端子（ダミーパッド） １ｃ パッド ２ 回路基板 ２ａ ランド ２ｂ 補強ランド（ダミーランド） ２ｃ ランド ３ バンプ ３ａ バンプ ３ｂ バンプ ３ｃ バンプ ３ｄ バンプ ３ｅ バンプ ４ めっき液 ５ 弾性部材
Claims (4)
- 【請求項１】電子部品のパッドと回路基板のランドをめ
っき液に浸し、パッドとランドに析出金属によるバンプ
を生成させてパッドとランドを接合するようにしたこと
を特徴とする電子部品の実装方法。 - 【請求項２】前記回路基板と前記電子部品に互いに接合
するダミーパッドとダミーランドを設け、このダミーパ
ッドとダミーランドを析出金属によるバンプで接合した
ことを特徴とする請求項１記載の電子部品の実装方法。 - 【請求項３】前記パッドと前記ランドを、弾性部材を介
在させて接合することを特徴とする請求項１または２記
載の電子部品の実装方法。 - 【請求項４】前記パッドと前記ランドを、入出力電流量
に応じたサイズとしたことを特徴とする請求項１乃至３
のいずれかに記載の電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000308786A JP2002118132A (ja) | 2000-10-10 | 2000-10-10 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000308786A JP2002118132A (ja) | 2000-10-10 | 2000-10-10 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002118132A true JP2002118132A (ja) | 2002-04-19 |
Family
ID=18789041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000308786A Pending JP2002118132A (ja) | 2000-10-10 | 2000-10-10 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002118132A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363573A (ja) * | 2003-05-15 | 2004-12-24 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
| JP2007335473A (ja) * | 2006-06-12 | 2007-12-27 | Nissan Motor Co Ltd | 半導体素子の接合方法および半導体装置 |
| JP2008192878A (ja) * | 2007-02-06 | 2008-08-21 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
-
2000
- 2000-10-10 JP JP2000308786A patent/JP2002118132A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363573A (ja) * | 2003-05-15 | 2004-12-24 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
| JP2007335473A (ja) * | 2006-06-12 | 2007-12-27 | Nissan Motor Co Ltd | 半導体素子の接合方法および半導体装置 |
| JP2008192878A (ja) * | 2007-02-06 | 2008-08-21 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010086B1 (ko) | 반도체 집적회로장치 | |
| US6891276B1 (en) | Semiconductor package device | |
| JP4308608B2 (ja) | 半導体装置 | |
| JP2005093551A (ja) | 半導体装置のパッケージ構造およびパッケージ化方法 | |
| JPH1126678A (ja) | 電子部品のリード構造 | |
| JP4034468B2 (ja) | 半導体装置の製造方法 | |
| JP2638758B2 (ja) | 積層型の半導体パッケージ及び積層型のパッケージソケット | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2002118132A (ja) | 電子部品の実装方法 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP3191617B2 (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JP3360492B2 (ja) | 電子回路基板 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JPH0955447A (ja) | 半導体装置 | |
| JPS6057957A (ja) | 接続構造 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| JP2002261194A (ja) | 半導体装置 | |
| US7112873B2 (en) | Flip chip metal bonding to plastic leadframe | |
| KR100411810B1 (ko) | 플립기술을이용한크기형반도체패키지 | |
| JP2001319943A (ja) | 半導体装置 | |
| JP3194034B2 (ja) | 電子部品用パッケージ | |
| JP2000200848A (ja) | 電子部品実装用回路基板及び半導体装置 | |
| JPH11121528A (ja) | 半導体装置 | |
| KR19980034141A (ko) | 비아 그리드 어레이 패키지 |