JP2007335473A - 半導体素子の接合方法および半導体装置 - Google Patents
半導体素子の接合方法および半導体装置 Download PDFInfo
- Publication number
- JP2007335473A JP2007335473A JP2006162760A JP2006162760A JP2007335473A JP 2007335473 A JP2007335473 A JP 2007335473A JP 2006162760 A JP2006162760 A JP 2006162760A JP 2006162760 A JP2006162760 A JP 2006162760A JP 2007335473 A JP2007335473 A JP 2007335473A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- metal plate
- semiconductor element
- protrusion
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】半導体素子1と金属板2との間において、突起3を中心に放射状にメッキ4が成長する構成としたことにより、半導体素子1と金属板2との接合部分にボイドが発生することがなく、確実に接合することができる。また半導体素子1と金属板2を加熱することなく接合できるため、熱により半導体素子1の表面電極等を破壊してしまう心配がなく、またメッキ4に残留熱応力も残らない。銅メッキでできたメッキ4は半田よりも強度が高く、高い融点を持つため、半導体素子1をSi半導体の使用温度よりも高温で使用した場合でも、接合部の信頼性を高めることができる。メッキ4は、熱伝導率、電気伝導率が高いため、半導体素子の放熱性を良くし、かつ実装抵抗を減らすことができる。
【選択図】図1
Description
しかし、SiC半導体等、Si半導体よりも高温で使用可能な半導体素子の接合方法においては、これを接合する半田の融点かそれに近い温度で使う場合では、半田層の信頼性を低下させてしまう懸念がある。
また、その動作温度に耐えるよう高融点のろう材を用いた場合では、ろう付け時の高温により半導体素子の表面配線等を破壊してしまう懸念がある。
その技術として、特開平2−197391、特開平2−307694に記載されたものがある。
特開平2−197391においては、針金同士や、針金と板とをメッキによって接合する例を挙げ、特開平2−307694においては、板同士の側面をメッキによって接合する例を挙げている。
そのため、融点の高い金属のメッキによる平板の面同士の接合はこれまで行われてこなかった。
そこで、本発明では、半導体素子と回路基板とを接合する場合のように、平板の面同士を、接合部分にボイドが発生することがないように接合する半導体素子の接合方法および半導体装置を提供することを目的とした。
まず第1の実施例について説明する。
図1に第1の実施例の概要構成を示す。また図2の(a)に突起が形成された金属板の上面を示し、図2の(b)に金属板の側面を示す。
本実施例は、湿式の電気銅メッキを用いて、半導体素子1を金属板2へ接合するものである。
メッキ槽5には硫酸銅と硫酸を主成分としたメッキ液6が入れられ、これに促進剤、抑制剤、平滑剤等のボトムアップ性を改善する添加剤が加えられている。
金属板2と、この対極となる電極8には、出力電流の極性を設定した周期で反転させることができる電源装置7がつながれている。
半導体素子1と金属板2と電極8はメッキ槽5内のメッキ液6中にそれぞれ浸けられる。
なお、金属板2がアルミでできている場合には、亜鉛置換などにより、あらかじめ下地処理を行う必要がある。
金属板2には半導体素子1との接合面上に突起3が設けられている。
この突起3は、図2の(a)、(b)に示すように、半導体素子1側を頂点とする円錐状に形成され、該頂点が金属板2と点で接する。(以下、突起3の半導体素子1側の部分(頂点)を最上部と呼ぶ)
これにより、半導体素子1を突起3上に設置した際に、半導体素子1と突起3とが接する面積が最小となり、その分、半導体素子1とメッキ4が接合する面積が広くなる。
それゆえ、半導体素子1とメッキ4との密着強度、電気伝導性、熱伝導性、を大きくすることができる。
このマスキング膜10によって、半導体素子1の表面電極がメッキ液6で腐食してしまうことや、裏面金属1A以外の絶縁部にメッキ4がついてしまうことが防止でき、信頼性を損なうことがない。
また金属板2においても、半導体素子1と対向する部分以外の部分に、マスキング膜11が形成されている。
このマスキング膜11によって、半導体素子1と金属板2とを接合するためのメッキ4が、半導体素子1と金属板2との接合部分のみに付くようになり、不要なメッキの消費を抑えることができ、コスト削減につながる。
なお、半導体素子1の裏面金属1Aと金属板2とが平行となるように配置する。
これにより、裏面金属1Aと金属板2との間において、突起3から放射状に矢印a方向、矢印b方向へ向けてメッキ4が成長し、半導体素子1と金属板2とが接合される。
このようにメッキ4が突起3を中心に成長することにより、メッキ接合層にボイドが発生することなく、接合することができる。
このようにメッキ部のアスペクト比を1:10以下に小さくすることで、接合部の奥深くまでメッキ液6がいきわたるようになり、半導体素子1と金属板2との接合部分の中央部である突起3周辺におけるメッキ析出性を改善することができる。
なお、本実施例において、裏面金属1Aが本発明における金属膜を構成する。
半導体素子1と金属板2との間において、突起3を中心に放射状にメッキ4が成長する構成としたことにより、半導体素子1と金属板2との接合部分にボイドが発生することがなく、確実に接合することができる。
また、銅メッキでできた接合層(メッキ4)は半田よりも強度が高く、高い融点を持つため、半導体素子1をSi半導体の使用温度よりも高温で使用した場合でも、接合部の信頼性を高めることができる。
さらに、メッキ4は、熱伝導率、電気伝導率が高いため、半導体素子の放熱性を良くし、かつ実装抵抗を減らすことができる。
たとえば図3の(a)、(b)に示すように複数の突起3Aを形成する場合、それぞれの突起の最上部が仮想的な一平面に存在しているよう形成されている必要がある。
このようにすることで、突起3A上に半導体素子を載せた際に半導体素子のぐらつきが防止され、安定性が増し、希望する形状の接合層を容易に得ることができるようになる。
例えば、図3の(a)、(b)に示すように金属板2Aに3つの突起3Aが形成されている場合では、その3点の突起3Aの最上部を結んで形成された三角形のいずれかの角が90°以上である必要がある。
各突起3Aから同じ速度でメッキが成長するが、上記のように配置することによって、突起3Aaから成長したメッキと突起3Abから成長したメッキとが合流し、突起3Acから成長したメッキと突起3Abから成長したメッキとが合流した場合でも、突起3Aaから成長したメッキと突起3Acから成長したメッキとはまだ合流していない状態となる。
したがって、各突起3Aによって囲まれる領域内のメッキ液を、突起3Aaと突起3Acの間から外部へ排出することができ、その後さらにメッキが成長して半導体素子と金属板2Aとの間がメッキによって完全に接合された場合でも、半導体素子と金属板2Aとの間にメッキ液が残ることがない。
突起3Bを最上部が線状に延びる形状とすることにより、メッキ析出の核になる部分が増し、図2の(a)、(b)を用いて説明した最上部が点状の突起3の時よりも、高速にメッキによる接合が可能になり、生産性が増す。
なお突起3Bは、その最上部が直線状に延びる場合に限るものではなく、突起の最上部が曲線であってもよく、図5の(a)に示す金属板の上面、および図5の(b)に示す金属板の側面のように最上部が直線状に延びる突起3Cが、金属板2Cを上面から見たときに十文字に接合された形状であってもよい。
さらに、各突起を基点として成長するメッキによって、メッキ液が取り囲まれて、メッキ部分にメッキ液が残ってしまうことがないように突起を配置、および突起の形状を設定すれば、点状の突起と最上部が線状に延びる突起とが金属板上に共存していても構わない。
さらに、図7の(a)に示す金属板の上面、および図7の(b)に示す金属板の側面のように、金属板2Eの面上にろう材やメッキによってバンプを設けることによって突起3Eを形成する方法がある。
またメッキ4としてニッケル(Ni)メッキを用いた場合には、さらに接合部の強度を高くすることができ、接合部の信頼性を高めることができる。
なおメッキは、銅や銀、ニッケルの合金であってもよい。
また、図1に示すメッキを形成するための装置に、ろ過装置や攪拌装置、温度調整装置等を設けてもよい。
図8に、第2の実施例の概略構成を示す。
なお第1の実施例では、半導体素子1と金属板2とのメッキが不要な部分にマスキング膜10、11を付けて、その部分にメッキが付かないようにしたが、第2の実施例では、あらかじめマスキング膜を半導体素子や金属板に設けることなく所望の部位のみにメッキを施すものである。
第1の実施例と同一の構成物については同一番号を付して説明を省略する。
半導体素子1Fを、裏面金属1A以外の表面を覆うようにマスキング治具12によって保持する。
半導体素子1Fにおいてマスキング治具12によって覆われた部分はメッキ液6と接触することがないので、半導体素子1Fの表面電極がメッキ液6で腐食してしまうことや、表面電極以外の絶縁部にメッキ4がついてしまうことが防止でき、信頼性を損なうことがない。
このように、マスキング治具12、13を用いてメッキ液6によって電極が腐食することを防止したり、不要な部位にメッキ4が形成されることを防止するものとしたので、あらかじめマスキング膜を半導体素子1Fや金属板2Fに設ける必要がなく、製造工程を簡素化することができる。
なお第2の実施例では、半導体素子1Fと金属板2Fの両方にマスキング膜を使わない方法を示したが、どちらか一方のみにマスキング膜を設け、他方はマスキング膜の代わりに治具によって保持することによって、半導体素子と金属板との接合部分以外の部分にメッキが施されないようにしてもよい。
図9に、第3の実施例の概略構成を示す。
なお、第1の実施例と同一の構成物については同一番号を付して説明を省略する。
金属板2の突起3の最上部に接するように、半導体素子1Gが配置される。
半導体素子1Gは、金属板2との接合面に裏面金属1Aが設けられ、マスキング膜は設けられていない。
半導体素子1Gとの接合面以外の部分がマスキング膜11によって覆われた金属板2がメッキ液6に浸けられた状態で、突起3に半導体素子1Gの裏面金属1Aを接触させる。
このときメッキ液6の水位は、半導体素子1Gの裏面金属1Aが浸る程度の高さにしてある。
これにより、メッキ4が半導体素子1Gの裏面(裏面金属1Aが設けられた部分)以外の部分には付かなくなり、半導体素子1Gの表面電極などが腐食することがなくなり半導体素子1Gの信頼性を損なうことがない。
また、半導体素子1Gにマスキング膜を設けたり、メッキ液が付着しないようにマスキング治具によって確実に半導体素子1Gを覆う必要がなく、簡素な構成で安価に所望の部位のみにメッキ4を施すことができる。
1A 裏面電極
2、2A、2B、2C、2D、2E、2F 金属板
3、3A、3Aa、3Ab、3Ac、3B、3C、3D、3E 突起
4 メッキ
5 メッキ槽
6 メッキ液
7 電源装置
8 電極
9 治具
10、11 マスキング膜
12、13 マスキング治具
Claims (21)
- 金属板に、該金属板との接合面側に金属膜を有する半導体素子を接合する接合方法において、
前記金属板と前記金属膜との間に基点部を挟み、前記金属膜と前記金属板との間に間隙が形成されるように前記半導体素子を保持し、
前記金属膜と前記金属板との間隙に前記基点部を基点としてメッキを成長させて、前記半導体素子と前記金属板とを接合することを特徴とする半導体素子の接合方法。 - 前記半導体素子は、前記金属膜が前記金属板と平行となるように保持されることを特徴とする請求項1に記載の半導体素子の接合方法。
- 前記基点部は金属製であり、前記メッキは電解メッキであることを特徴とする請求項1または2に記載の半導体素子の接合方法。
- 前記電解メッキ時に、前記金属膜と、前記基点部と、前記金属板とを同電位とし、同じ強さの電圧が印加されることを特徴とする請求項3に記載の半導体素子の接合方法。
- 前記電解メッキに用いるメッキ液は、ボトムアップ性を改善する添加剤が添加されていることを特徴とする請求項3または4に記載の半導体素子の接合方法。
- 前記電解メッキに用いるメッキ液の水位は、前記金属板上に保持された前記半導体素子のうち前記金属膜のみが浸かり、前記半導体素子における前記金属膜が形成された面に対して反対側の面が浸からない深さとなっていることを特徴とする請求項3から5のいずれか1に記載の半導体素子の接合方法。
- 前記電解メッキにおける給電方法として、周期的逆電流パルスメッキ法を用いることを特徴とする請求項3から6のいずれか1に記載の半導体素子の接合方法。
- 前記基点部は、前記金属板から突出した突起であり、
該突起の最上部が、点状、または線状に形成され、
前記金属膜は前記突起の最上部と点接触、または線接触していることを特徴とする請求項1から7のいずれか1に記載の半導体素子の接合方法。 - 前記突起は前記金属板上に複数配置され、
前記突起の最上部は、仮想的な一平面上に存在することを特徴とする請求項8に記載の半導体素子の接合方法。 - 前記突起は、前記金属板に針金を溶接することによって形成されることを特徴とする請求項8または9に記載の半導体素子の接合方法。
- 前記突起は、前記金属板にメッキまたはろう材によりバンプをつけることによって形成されることを特徴とする請求項8から10のいずれか1に記載の半導体素子の接合方法。
- 前記基点部は、前記金属膜と前記金属板との間において、前記基点部を基点として成長するメッキによって取り囲まれる領域ができない位置配置され、または形状となっていることを特徴とする請求項1から11のいずれか1に記載の半導体素子の接合方法。
- 前記メッキは、Cuメッキ、Niメッキ、Agメッキ、またはそれらの合金メッキであることを特徴とする請求項1から12のいずれか1に記載の半導体素子の接合方法。
- 金属板に、該金属板と接合される面に金属膜を備えた半導体素子が接合された半導体装置において、
前記金属板と前記金属膜との間に備えられた基点部とを備え、
前記基点部を基点として前記金属板と前記金属膜との間に成長させたメッキによって前記金属板と前記金属膜とが接合されていることを特徴とする半導体装置。 - 前記半導体素子は、前記金属膜が前記金属板と平行となっていることを特徴とする請求項14に記載の半導体装置。
- 前記基点部は、前記金属板から突出した突起であり、
該突起の最上部が、点状、または線状に形成され、
前記金属膜は前記突起の最上部と点接触、または線接触していることを特徴とする請求項14または15に記載の半導体装置。 - 前記突起は前記金属板上に複数配置され、
前記突起の最上部は、仮想的な一平面上に存在することを特徴とする請求項16に記載の半導体装置。 - 前記突起は、前記金属板に針金を溶接することによって形成されることを特徴とする請求項16または17に記載の半導体装置。
- 前記突起は、前記金属板にメッキまたはろう材によりバンプをつけることによって形成されることを特徴とする請求項16から18のいずれか1に記載の半導体装置。
- 前記基点部は、前記金属膜と前記金属板との間において、前記基点部を基点として成長するメッキによって取り囲まれる領域ができない位置配置され、または形状となっていることを特徴とする請求項14から19のいずれか1に記載の半導体装置。
- 前記メッキは、Cuメッキ、Niメッキ、Agメッキ、またはそれらの合金メッキであることを特徴とする請求項14から20のいずれか1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006162760A JP4997837B2 (ja) | 2006-06-12 | 2006-06-12 | 半導体素子の接合方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006162760A JP4997837B2 (ja) | 2006-06-12 | 2006-06-12 | 半導体素子の接合方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335473A true JP2007335473A (ja) | 2007-12-27 |
JP4997837B2 JP4997837B2 (ja) | 2012-08-08 |
Family
ID=38934690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006162760A Active JP4997837B2 (ja) | 2006-06-12 | 2006-06-12 | 半導体素子の接合方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4997837B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069555A (ja) * | 2010-09-21 | 2012-04-05 | Disco Abrasive Syst Ltd | スタックデバイスの製造方法 |
US20130344659A1 (en) * | 2005-09-30 | 2013-12-26 | Daoqiang Lu | Microelectronic package having direct contact heat spreader and method of manufacturing same |
WO2015053356A1 (ja) * | 2013-10-09 | 2015-04-16 | 学校法人早稲田大学 | 電極接続方法及び電極接続構造 |
WO2016193038A1 (de) * | 2015-06-01 | 2016-12-08 | Siemens Aktiengesellschaft | Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul |
JP2017063185A (ja) * | 2015-09-25 | 2017-03-30 | 富士電機株式会社 | 放熱構造及び半導体装置、並びに放熱構造の製造方法 |
WO2018212342A1 (ja) * | 2017-05-19 | 2018-11-22 | 学校法人早稲田大学 | パワー半導体モジュール装置及びパワー半導体モジュール製造方法 |
DE112017001206T5 (de) | 2016-03-10 | 2018-12-27 | Mitsui High-Tec, Inc. | Elektrodenverbindungsstruktur, Leiterrahmen und Verfahren zum Bilden der Elektrodenverbindungsstruktur |
JP2019096783A (ja) * | 2017-11-24 | 2019-06-20 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0673598A (ja) * | 1991-05-08 | 1994-03-15 | Keiichiro Suganuma | 半導体製造方法並びにその装置 |
JP2001181895A (ja) * | 1999-07-12 | 2001-07-03 | Applied Materials Inc | 高アスペクト比構造の電気化学堆積のためのプロセスウインドウ |
JP2002118132A (ja) * | 2000-10-10 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
JP2004363573A (ja) * | 2003-05-15 | 2004-12-24 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
JP2005019577A (ja) * | 2003-06-25 | 2005-01-20 | Hitachi Cable Ltd | 半導体装置用テープキャリアの製造方法 |
JP2007036022A (ja) * | 2005-07-28 | 2007-02-08 | Olympus Corp | 接合構造体及びその製造方法 |
-
2006
- 2006-06-12 JP JP2006162760A patent/JP4997837B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0673598A (ja) * | 1991-05-08 | 1994-03-15 | Keiichiro Suganuma | 半導体製造方法並びにその装置 |
JP2001181895A (ja) * | 1999-07-12 | 2001-07-03 | Applied Materials Inc | 高アスペクト比構造の電気化学堆積のためのプロセスウインドウ |
JP2002118132A (ja) * | 2000-10-10 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
JP2004363573A (ja) * | 2003-05-15 | 2004-12-24 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
JP2005019577A (ja) * | 2003-06-25 | 2005-01-20 | Hitachi Cable Ltd | 半導体装置用テープキャリアの製造方法 |
JP2007036022A (ja) * | 2005-07-28 | 2007-02-08 | Olympus Corp | 接合構造体及びその製造方法 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130344659A1 (en) * | 2005-09-30 | 2013-12-26 | Daoqiang Lu | Microelectronic package having direct contact heat spreader and method of manufacturing same |
US9508675B2 (en) * | 2005-09-30 | 2016-11-29 | Intel Corporation | Microelectronic package having direct contact heat spreader and method of manufacturing same |
JP2012069555A (ja) * | 2010-09-21 | 2012-04-05 | Disco Abrasive Syst Ltd | スタックデバイスの製造方法 |
WO2015053356A1 (ja) * | 2013-10-09 | 2015-04-16 | 学校法人早稲田大学 | 電極接続方法及び電極接続構造 |
JPWO2015053356A1 (ja) * | 2013-10-09 | 2017-03-09 | 学校法人早稲田大学 | 電極接続方法及び電極接続構造 |
US9601448B2 (en) | 2013-10-09 | 2017-03-21 | Waseda University | Electrode connection structure and electrode connection method |
JP2019106550A (ja) * | 2013-10-09 | 2019-06-27 | 学校法人早稲田大学 | 電極接続方法及び電極接続構造 |
WO2016193038A1 (de) * | 2015-06-01 | 2016-12-08 | Siemens Aktiengesellschaft | Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul |
US11037862B2 (en) | 2015-06-01 | 2021-06-15 | Siemens Aktiengesellschaft | Method for electrically contacting a component by galvanic connection of an open-pored contact piece, and corresponding component module |
JP2017063185A (ja) * | 2015-09-25 | 2017-03-30 | 富士電機株式会社 | 放熱構造及び半導体装置、並びに放熱構造の製造方法 |
US10903146B2 (en) | 2016-03-10 | 2021-01-26 | Waseda University | Electrode connection structure, lead frame, and method for forming electrode connection structure |
DE112017001206T5 (de) | 2016-03-10 | 2018-12-27 | Mitsui High-Tec, Inc. | Elektrodenverbindungsstruktur, Leiterrahmen und Verfahren zum Bilden der Elektrodenverbindungsstruktur |
WO2018212342A1 (ja) * | 2017-05-19 | 2018-11-22 | 学校法人早稲田大学 | パワー半導体モジュール装置及びパワー半導体モジュール製造方法 |
JPWO2018212342A1 (ja) * | 2017-05-19 | 2020-03-19 | 学校法人早稲田大学 | パワー半導体モジュール装置及びパワー半導体モジュール製造方法 |
US11152286B2 (en) | 2017-05-19 | 2021-10-19 | Waseda University | Power semiconductor module device |
JP7178713B2 (ja) | 2017-05-19 | 2022-11-28 | 学校法人早稲田大学 | パワー半導体モジュール装置及びパワー半導体モジュール製造方法 |
JP2019096783A (ja) * | 2017-11-24 | 2019-06-20 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
JP7069496B2 (ja) | 2017-11-24 | 2022-05-18 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4997837B2 (ja) | 2012-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4997837B2 (ja) | 半導体素子の接合方法および半導体装置 | |
JP6667765B2 (ja) | 電極接続方法及び電極接続構造 | |
JP4904767B2 (ja) | 半導体装置 | |
US8334598B2 (en) | Power semiconductor device and manufacturing method therefor | |
JP6479036B2 (ja) | 半導体装置及びその製造方法 | |
JP5214936B2 (ja) | 半導体装置 | |
JPH10284533A (ja) | チップサイズ半導体パッケージの製造方法 | |
TWI333250B (ja) | ||
TW200417436A (en) | Solder for use on surfaces coated with nickel by electroless plating | |
JP7180392B2 (ja) | 半導体装置及びその製造方法 | |
JP6694059B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP2000349111A (ja) | はんだ接合用電極 | |
JP2004119944A (ja) | 半導体モジュールおよび実装基板 | |
US20070221704A1 (en) | Method of manufacturing circuit device | |
JP6788826B2 (ja) | 放熱構造及び半導体装置、並びに放熱構造の製造方法 | |
JP5418654B2 (ja) | 半導体装置 | |
WO2020213133A1 (ja) | 半導体装置 | |
JP2006210369A (ja) | 半導体装置およびその製造方法 | |
JP2007335782A (ja) | 半導体装置モジュールの製造方法及び半導体装置モジュール | |
JP2018125354A (ja) | 半導体装置 | |
KR101224799B1 (ko) | 플라즈마를 이용한 반도체 부품의 접합 방법 | |
JP2004056020A (ja) | 電極構造および電極構造を形成する方法 | |
JP5151837B2 (ja) | 半導体装置の製造方法 | |
JP4038985B2 (ja) | 半導体装置用テープキャリア | |
JP2004289052A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080912 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090325 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4997837 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |