JP2000349111A - はんだ接合用電極 - Google Patents

はんだ接合用電極

Info

Publication number
JP2000349111A
JP2000349111A JP11157103A JP15710399A JP2000349111A JP 2000349111 A JP2000349111 A JP 2000349111A JP 11157103 A JP11157103 A JP 11157103A JP 15710399 A JP15710399 A JP 15710399A JP 2000349111 A JP2000349111 A JP 2000349111A
Authority
JP
Japan
Prior art keywords
layer
solder
electrode
nickel layer
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11157103A
Other languages
English (en)
Inventor
Masayuki Ochiai
正行 落合
Yutaka Makino
豊 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11157103A priority Critical patent/JP2000349111A/ja
Publication of JP2000349111A publication Critical patent/JP2000349111A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

(57)【要約】 【目的】本発明は、鉛フリーはんだを用いてはんだバン
プを形成する場合でも、電極食われによる電極(バリア
メタル層)の消失が起こらない、はんだ接合用電極の構
造を提供することを目的とする。 【構成】本発明では、はんだ接合電極のバリアメタル層
の構造を、無電解めっきニッケル層と電解めっきニッケ
ル層の積層構造とし、まず下地層(給電層)の上に無電
解めっきニッケル層を形成し、前記無電解めっきニッケ
ル層に接して電解めっきニッケル層を形成する。この構
造により、良好なはんだ濡れ性を確保し、はんだ接合部
の信頼性を確保すると同時に、はんだバンプ形成の際に
電極食われにより電極(バリアメタル層)が消失するこ
とを防止することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、はんだ接合用電
極、特に、半導体装置又は回路配線基板の上に形成さ
れ、その表面には、半導体装置と回路配線基板とを機械
的及び電気的に接続するはんだバンプが載置されるはん
だ接合用電極の構造に関する。
【0002】近年、半導体装置に対する更なる高集積
化、小型化、高機能化の要求から、半導体装置の入出力
端子に関し、端子面積の縮小化及び多端子化が進み、そ
の端子間ピッチも狭くなっている。また、複数の半導体
装置をその表面に実装する回路配線基板に対しては、電
子機器の小型化の要求に伴い、更なる実装密度の向上が
要求されている。更に、半導体装置をより高速化するた
めに、その動作周波数はますます増加しているが、これ
に伴う電気特性の劣化を防止するためには、半導体装置
と回路配線基板の間の配線距離はより短くすることが必
要である。
【0003】以上のような要求に対応するため、近年で
は、回路配線基板に対する半導体装置の実装方式とし
て、金属リード線を介することなく、はんだバンプによ
り回路配線基板に半導体装置を直接実装するフリップチ
ップ実装方式が採用されている。このフリップチップ実
装方式では、半導体装置又は回路配線基板の上にはんだ
接合用電極を形成し、続いて前記はんだ接合電極の表面
にはんだバンプを形成する必要がある。
【0004】
【従来の技術】図6は、従来のはんだ接合用電極、特に
その表面にはんだバンプが載置されるはんだ接合用電極
の構造を説明するための図である。図中、11は半導体
装置や回路配線基板などの基材の上に形成された配線
層、12は下地層(給電層)、13はバリアメタル層
(電解めっき層)、14ははんだバンプを表す。
【0005】従来のはんだ接合用電極は、図6(a)に
示すように、配線層11の上に膜厚0.7μm程度のチ
タンからなる下地層(給電層)12をスパッタ法により
形成し、更に前記下地層12の表面にニッケルからなる
バリアメタル層13を電解めっき法により、3μm程度
形成した構造となっている。この電解めっきニッケル層
13は、はんだの濡れ性に優れた膜であり、その表面に
はんだバンプを形成した際に良好な機械的強度を示すの
で、優れたはんだ接合性を実現することができる。ここ
で、更にはんだ濡れ性を高めるために、バリアメタル層
(電解めっき層)13の上に適宜金めっき層を形成する
ことも可能であるが、図6(a)では省略している。
【0006】次に、図6(b)に示すように、図6
(a)に示したはんだ接合用電極の上に、例えば直径1
00μm程度のはんだバンプ14を形成する。このはん
だバンプ14の形成方法には、いくつかの方法が提案さ
れている。例えば、特開平7−249631号公報の 〔発明の詳細な説明〕の項に記載されているように、真
空蒸着法、はんだめっき法、はんだボールを使用する方
法などが挙げられる。はんだバンプ形成に使用するはん
だの種類については、従来より、成分中に鉛を多量に含
有したはんだ、例えば重量比でおよそ37%の鉛を含有
する63Sn−37Pbはんだが使用されている。
【0007】上記はんだバンプ形成の際には、上記いず
れの方法の場合でも、はんだバンプ14を電極と接合さ
せるために加熱工程が不可欠である。そして、この加熱
の際には、はんだの成分として含まれる錫がはんだ接合
用電極の電解めっきニッケル層13内に拡散することに
より、電解めっきニッケルめっき層13がはんだバンプ
14内に取り込まれてしまう現象、いわゆる、はんだに
よる電極食われ(溶食)が起こる。但し、この電極食わ
れによりはんだバンプ内に取り込まれる電極の割合は、
従来より使用されている多量の鉛を含有するはんだの場
合には、実際のはんだバンプ形成において問題となる程
度ではなく、電極を構成する電解めっきニッケル層13
のうち表面側の一部分が取り込まれるにすぎない。(図
6(b)を参照) 一方で、近年、半導体装置及び回路配線基板、及びこれ
らを内部に組み込まれた電子機器が廃棄される場合に、
その内部のはんだの中に含有されている鉛が土壌に溶け
出し、土壌に溶け出した鉛が周囲の水源を汚染するなど
の、鉛による環境汚染の問題がクローズアップされてき
た。これに対応して、近年では、半導体装置及び回路配
線基板に使用するはんだに対しては、錫を主成分とし、
全く鉛を含まない鉛フリーはんだ(錫の含有率が重量比
で90%以上。)を採用することが検討されている。
【0008】
【発明が解決しようとする課題】上述のように、従来の
多量の鉛を含有するはんだを使用した場合には、上記電
極食われが実際上、問題となることはなかった。しかし
ながら、上記鉛フリーはんだを使用した場合は、錫の含
有量が増加したこと、及びそれに伴ってはんだの融点が
上昇するため前記加熱の温度が高くなったことの相乗効
果により、電解めっきニッケル層13に対する錫の拡散
が著しく進行するようになる。そのため、鉛フリーはん
だの場合、はんだによる電極食われの程度が著しく増大
してしまい、その結果、電極食われによりはんだバンプ
形成の加熱中に電解めっきニッケル層13が完全に消失
してしまうといったことが問題となるようになった。
【0009】通常、はんだバンプとバリアメタル層であ
るニッケル層の界面には、中間層として錫とニッケルの
合金が形成され、この錫−ニッケル合金によりはんだバ
ンプと電極の間の機械的強度が保持されている。従っ
て、上述のごとく、バリアメタル層である電解めっきニ
ッケル層13が消失してしまうと、中間層である錫−ニ
ッケル合金が形成されないため、電極とはんだバンプと
の接合が形成されなかったり、接合させたはんだバンプ
が後で剥がれてしまうなど、機械的強度の面ではんだ接
合部の信頼性が大きく低下してしまう。
【0010】また、鉛フリーはんだの場合、上記述べた
ように、はんだによる電極食われの程度が大きいため、
はんだバンプ形成の際に電極材料であるニッケルがはん
だの中に多量に溶け込んでしまう。このことにより、は
んだ自身の弾性係数の増加(はんだの硬質化)など、は
んだ自身の機械的性質が大きく劣化してしまう。このた
め、後の製造工程におけるヒートサイクルに対する、は
んだ接合部の耐性が大きく劣化してしまう。
【0011】
【課題を解決するための手段】本発明は、上記問題点を
鑑みてなされたもので、鉛フリーはんだを用いてはんだ
バンプを形成する場合でも、電極食われによる電極(バ
リアメタル層)の消失が起こらない、はんだ接合用電極
の構造を提供することを目的とする。
【0012】図1は、本発明の原理説明図である。図
中、1は半導体装置や回路配線基板などの基材の上に形
成された配線層、2は下地層(給電層)、3は第1の金
属層である無電解めっき層、4は第2の金属層である電
解めっき層を表す。
【0013】本発明では、図1に示すように、はんだ接
合用電極のバリアメタル層の構造を、無電解めっき層3
と電解めっき層4の積層構造とし、まず下地層(給電
層)2の上に無電解めっきニッケル層3を形成し、鉛フ
リーはんだにより形成されたはんだバンプがその上部に
載置される電解めっきニッケル層4を、前記無電解めっ
きニッケル層3に接して形成するように構成する。
【0014】無電解めっきニッケル層は柱状結晶相を有
する多結晶構造を有しており、ニッケルの場合、柱状結
晶相で析出するとはんだの濡れ性が著しく劣化すること
が知られている。このことは、無電解めっきニッケル層
では、膜中への錫の拡散速度は小さくなることに対応し
ている。これに対し、電解めっきニッケル層は通常の結
晶粒を有する多結晶構造を有しており、膜質の安定し
た、はんだの濡れ性の良好な膜として知られている。こ
のため逆に、電解めっきニッケル層では、膜中への錫の
拡散速度は大きくなる。
【0015】以上のように、柱状結晶相を有する無電解
めっきニッケル層は電解めっきニッケル層に比べて錫の
拡散速度が小さく、およそ1/3ほどであるため、電極
食われの程度を著しく小さく抑えることを可能にする。
そのため、電極として無電解めっきニッケル層を用いれ
ばはんだバンプ形成の際に電極(バリアメタル層)自身
の消失を防止することができる。
【0016】しかしながら、上記述べたように、無電解
めっきニッケル層は電解めっきニッケル層に比べてはん
だの濡れ性において劣る。そのため、無電解めっきニッ
ケル層の表面に直接はんだバンプを形成した場合、本明
細書の
【従来の技術】の項で説明したような、電解めっきニッ
ケル層の表面にはんだバンプを形成する構造と比較する
と、はんだとニッケル層の間の中間層である錫−ニッケ
ル合金の形成が不十分となり、はんだバンプの剥がれな
ど、機械的強度の面ではんだ接合部の信頼性が低下する
ことが推測される。この問題を解決するために、本発明
では、無電解めっきニッケル層3の表面に、更に、はん
だ濡れ性に優れた電解めっきニッケル層4を形成するよ
うに構成している。
【0017】従って、本発明では、無電解めっきニッケ
ル層3の表面に電解めっきニッケル層4を形成すること
により、良好なはんだ濡れ性を確保し、はんだ接合部の
信頼性を確保すると同時に、はんだバンプ形成の際に電
極食われにより電極(バリアメタル層)が消失すること
を防止することができる。
【0018】
【発明の実施の形態】図2及び図3は、本発明の第1の
実施の形態を示す構成図であり、本発明のはんだ接合用
電極の構造及び形成方法を示している。図中、図1で示
したものと同一のものは同一の記号で示してあり、5は
レジスト、6ははんだバンプを表す。
【0019】図2及び図3を用いてはんだ接合用電極の
形成方法を説明する。まず、半導体装置や回路配線基板
などの基材上の配線層1の表面に、電解めっきの際の給
電層となる下地層2として、チタンをスパッタ法により
膜厚0.7μm程度成膜する。次に、全面にレジスト5
を塗布し、続いてはんだ接合用電極を形成する領域のみ
レジストを除去し開口する。(図2(a)を参照。) 次に、下地チタン層2を形成した基板を、ニッケルリン
溶液又はニッケルボロン溶液を主たる成分とする無電解
めっき液で満たされためっき浴の中に浸せきさせ無電解
めっきを行い、下地チタン層2の表面に第1の金属膜と
して膜厚2μm程度の無電解めっきニッケル層3を形成
する。このときの無電解めっきの条件は、例えば温度8
0℃、浸せき時間15分である。このとき、前記無電解
めっきニッケル層3は、図2(a)においてレジストが
開口された領域にのみ形成される。(図2(b)を参
照。) 次に、無電解めっきニッケル層3を形成した基板を、電
解めっきの際の給電層である下地チタン層2において、
電解めっき用の外部電源からの電気配線と電気的に接続
させ、前記基板自身によりカソード(負極)を形成す
る。続いて、カソード化した基板を、硫酸ニッケル溶液
を主たる成分とする電解めっき液で満たされためっき浴
の中に浸せきさせる。次に、予め前記めっき浴の中に浸
せきさせてあるニッケルからなるアノード(正極)と、
前記基板からなるカソードの間に通電して、第1の金属
層として膜厚1μm程度の電解めっきニッケル層4を形
成する。このときの電解めっきの条件は、例えば、電流
密度1.5A/cm2、温度60℃、通電時間5分であ
る。このとき、電解めっきニッケル層4は、レジストが
開口された領域に形成された無電解めっきニッケル層3
の表面にのみ形成される。これで、無電解めっきニッケ
ル層3と電解めっきニッケル層4からなる積層構造を有
するバリアメタル層が形成される。(図2(c)を参
照。) 次に、全面に塗布されたレジストをすべて除去する。そ
の後、無電解めっきニッケル層3と電解めっきニッケル
層4の積層構造を有するバリアメタル層をマスクとし
て、希フッ酸により下地チタン層2のエッチングを行
い、下地チタン層2のうち露出している部分を除去す
る。これで、本発明のはんだ接合用電極が形成される。
(図3(a)を参照。) 最後に、図3(a)で形成したはんだ接合用電極の上
に、例えば直径100μm程度のはんだバンプ6を形成
する。はんだバンプ6は、特開平7−249631号公
報の
【発明の詳細な説明】の項に記載されているのと同様の
方法に従い、鉛フリーはんだとしてSn−3.5Agは
んだ(錫含有率、約96.5%)を用いて、はんだボー
ルを使用する方法により形成する。この際、はんだボー
ルを電極と接合させるために、Sn−3.5Agはんだ
の融点(221℃)以上の約260℃の温度で、10分
程度加熱する。この加熱の際、無電解めっきニッケル層
3と電解めっきニッケル層4の積層構造を有するバリア
メタル層のうち、電解めっき層3ははんだによる電極食
われによりほとんど消失してしまうが、無電解めっきニ
ッケル層4は消失することはなく、はんだバンプ6との
界面に中間層として錫−ニッケル合金が形成され、はん
だバンプ6との接合が保持される。これで、本発明のは
んだ接合用電極の上にはんだバンプ6が形成される。
(図3(b)を参照。) 図4及び図5は、本発明の第2の実施の形態を示す構成
図であり、本発明のはんだ接合用電極の構造及び形成方
法を示している。図中、図1、2及び3で示したものと
同一のものは同一の記号で示してあり、7は電解めっき
ニッケル層を表す。図4及び図5では、第1の実施の形
態で示したはんだ接合用電極の構造に加え、下地チタン
層2と無電解めっきニッケル層3の間に更に電解めっき
ニッケル層7が挿入され、バリアメタル層を電解めっき
ニッケル層7、無電解めっきニッケル層3と電解めっき
ニッケル層4からなる3層の積層構造としている。同時
にこの構造は、バリメタル層が電解めっきニッケル層の
みからなる従来の電極構造(図6参照。)に対して、そ
の中間部に無電解めっきニッケル層3を挟み入れた構造
となっている。すなわち、図4及び図5に示す第2の実
施の形態は、第1の実施の形態に比べて、従来の電極構
造及びその形成プロセスに対してより整合性が高いもの
となっており、従来の電極形成プロセスに安価かつ平易
な無電解めっきのプロセスを追加することで、はんだ接
合部の信頼性を大幅に向上させることが可能となる。
【0020】図4及び図5を用いてはんだ接合用電極の
形成方法を説明する。まず、第1の実施の形態の場合と
同様に、半導体装置や回路配線基板などの基材上の配線
層1の表面に下地層2としてチタンを膜厚0.7μm程
度成膜し、続いて全面にレジスト5を塗布してはんだ接
合用電極を形成する領域のみレジスト5を除去し開口す
る。(図4(a)を参照。) 次に、下地チタン層2を形成した基板を、硫酸ニッケル
溶液を主たる成分とする電解めっき液で満たされためっ
き浴の中に浸せきさせ、ニッケルからなるアノード(正
極)と、前記基板からなるカソード(負極)の間に通電
して、下地チタン層2の表面に膜厚1μm程度の電解め
っきニッケル層7を形成する。このときの電解めっきの
条件は、例えば、電流密度1.5A/cm2、温度60
℃、通電時間5分である。このとき、電解めっきニッケ
ル層7はレジストが開口された領域にのみ形成される。
(図4(b)を参照。) 次に、電解めっきニッケル層7を形成した基板を、ニッ
ケルリン溶液又はニッケルボロン溶液を主たる成分とす
る無電解めっき液で満たされためっき浴の中に浸せきさ
せ、電解めっきニッケル層7の表面に膜厚2μm程度の
無電解めっきニッケル層3を形成する。このときの電解
めっきの条件は、例えば温度80℃、浸せき時間15分
である。(図4(c)を参照。) 次に、無電解めっきニッケル層3を形成した基板を、再
び硫酸ニッケル溶液を主たる成分とする電解めっき液で
満たされためっき浴の中に浸せきさせ、ニッケルからな
るアノード(正極)と、前記基板からなるカソード(負
極)の間に通電して、前記無電解めっきニッケル層3の
表面に、膜厚1μm程度の電解めっきニッケル層4を形
成する。このときの電解めっきの条件は、例えば、電流
密度1.5A/cm2、温度60℃、通電時間5分であ
る。これで、電解めっきニッケル層7、無電解めっきニ
ッケル層3、及び電解めっきニッケル層4からなる積層
構造を有するバリメタル層が形成される。(図5(a)
を参照。) 次に、第1の実施の形態の場合と同様に、全面に塗布さ
れたレジスト5をすべて除去した後、希フッ酸により下
地チタン層2のエッチングを行う。これで、本発明のは
んだ接合用電極が形成される。(図5(b)を参照。) 最後に、鉛フリーはんだとしてSn−0.7Cuはんだ
(錫含有率、約99.3%)を用いて、はんだ接合用電
極の上に例えば直径100μm程度のはんだバンプ6を
形成する。この際、はんだボールを電極と接合させるた
めに、Sn−0.7Cuはんだ(錫含有率、約99.3
%)の融点(227℃)以上の約270℃の温度で、1
0分程度加熱する。この加熱の際にも、第1の実施の形
態の場合と同様に、バリアメタル層のうち、電解めっき
層3ははんだによる電極食われによりほとんど消失して
しまうが、無電解めっきニッケル層4は消失することは
なく、はんだバンプ6との界面に中間層として錫−ニッ
ケル合金が形成され、はんだバンプとの接合が保持され
る。これで、本発明のはんだ接合用電極の上にはんだバ
ンプ6が形成される。(図5(c)を参照。) ここで、第1及び第2の実施の形態で示した形成方法に
よりはんだ接合用電極の上にはんだバンプを形成したも
のについて断面形状の観察を行い、本発明のはんだ接合
用電極においてはんだによる電極の食われがどの程度起
こるのかについて実際に検証を行ったので、その結果に
ついて言及する。
【0021】まず、鉛フリーはんだとしてSn−3.5
Agはんだ(錫含有率、約96.5%)を用いた第1の
実施の形態の電極に関して断面の観察を行った結果、前
記第1の金属膜である無電解めっきニッケル層3が残存
することを確認することができた。また、鉛フリーはん
だとしてSn−0.7Cuはんだ(錫含有率、約99.
3%)を用いた第2の実施の形態の電極に関して断面の
観察を行った結果、この場合にも、前記第1の金属膜で
ある無電解めっきニッケル層3が残存することを確認す
ることができた。
【0022】以上の観察の結果、本発明のはんだ接合用
電極では、確かに、電極内への錫の拡散はバリアメタル
層のうち無電解めっきニッケル層3で抑制することがで
きており、はんだによる電極食われも無電解めっきニッ
ケル層3で防止することができることが確認できた。従
って、本発明のはんだ接合用電極を用いれば、鉛フリー
はんだを用いた場合でも、はんだバンプ形成の際に電極
食われにより電極(バリアメタル層)が消失することを
防止することができるという、本発明に特有の効果を確
認することができた。
【0023】尚、上述の第1及び第2の実施の形態で
は、積層構造を有するバリアメタル層の最上層が電解め
っきニッケル層4となっているが、この電解めっきニッ
ケル層4の表面に更に金めっき層を、例えば0.2μm
程度形成してもよい。
【0024】また、鉛フリーはんだとして、上述の第1
の実施の形態ではSn−3.5Agはんだを、上述の第
2の実施の形態ではSn−0.7Cuはんだを使用して
いるが、これらのはんだに限定されるものではない。上
述の第1及び第2の実施の形態において、鉛フリーはん
だとしては、Sn−3.5Agはんだ及びSn−0.7
Cuはんだを使用することができることはもちろん、こ
れら以外のもの、例えばAg、Cu及びBiの中の1種
類以上の元素とSnを組み合わせたものからなる成分を
有するはんだを使用することができる。
【0025】また、上述の第1及び第2の実施の形態で
は、バリアメタル層の材料としてはニッケルを用いてい
るが、代わりにPt(白金)を用いてもよい。
【0026】更に付言すれば、本発明には以下に示す事
項も含まれる。 (1)前記基材が半導体装置又は回路配線基板であること
を特徴とする請求項1又は請求項2記載のはんだ接合用
電極。 (2)請求項1又は請求項2記載のはんだ接合用電極を備
えたことを特徴とする半導体装置。 (3)請求項1又は請求項2記載のはんだ接合用電極を備
えたことを特徴とする回路配線基板。 (4)請求項1又は請求項2記載のはんだ接合用電極であ
って、前記第2の金属膜の上にはんだバンプが設けられ
たはんだ接合用電極。
【0027】
【発明の効果】以上述べたように、本発明によれば、は
んだ接合用電極を電解めっき層と無電解めっき層の積層
構造とし、下地層(給電層)の上に無電解めっき層を形
成し、続いて前記無電解めっき層の表面に電解めっき層
を形成しているので、鉛フリーはんだを用いてはんだバ
ンプを形成する場合でも、電極食われによる電極(バリ
アメタル層)の消失を防止することができる。従って、
本発明は、鉛フリーはんだを用いたはんだバンプの場合
においても、はんだ接合部の信頼性を充分に確保できる
という効果を奏し、係るはんだ接合用電極の性能向上に
寄与するところが大きい。
【図面の簡単な説明】
【図1】 本発明の原理説明図
【図2】 本発明の第1の実施の形態を示す構成図(そ
の1)
【図3】 本発明の第1の実施の形態を示す構成図(そ
の2)
【図4】 本発明の第2の実施の形態を示す構成図(そ
の1)
【図5】 本発明の第2の実施の形態を示す構成図(そ
の2)
【図6】 従来のはんだ接合用電極の構造を説明するた
めの図
【符号の説明】 1 配線層、 2 下地層(給電層)、 3 第1の金属層(無電解めっき層)、 4 第2の金属層(電解めっき層)、 5 レジスト、 6 はんだバンプ、 7 電解めっきニッケル層 11 配線層、 12 下地層(給電層)、 13 バリアメタル層(電解めっき層)、 14 はんだバンプ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】基材の上に形成された第1の金属膜と、 前記第1の金属膜上に形成され、表面側に錫の含有率が
    重量比で90%以上であるはんだにより形成されたはん
    だバンプが載置される第2の金属膜を有するはんだ接合
    用電極であって、 前記第1の金属膜が、無電解めっき法により形成された
    金属膜であり、 前記第2の金属膜が、主たる成分が前記第1の金属膜と
    同一の元素からなり、電解めっき法により形成された金
    属膜であることを特徴とするはんだ接合用電極。
  2. 【請求項2】前記第1の金属膜及び第2の金属膜が、主た
    る成分がニッケルよりなる金属膜であることを特徴とす
    る請求項1記載のはんだ接合用電極。
JP11157103A 1999-06-03 1999-06-03 はんだ接合用電極 Withdrawn JP2000349111A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11157103A JP2000349111A (ja) 1999-06-03 1999-06-03 はんだ接合用電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11157103A JP2000349111A (ja) 1999-06-03 1999-06-03 はんだ接合用電極

Publications (1)

Publication Number Publication Date
JP2000349111A true JP2000349111A (ja) 2000-12-15

Family

ID=15642308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11157103A Withdrawn JP2000349111A (ja) 1999-06-03 1999-06-03 はんだ接合用電極

Country Status (1)

Country Link
JP (1) JP2000349111A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338517A (ja) * 2002-05-17 2003-11-28 Internatl Business Mach Corp <Ibm> 基板上に無鉛はんだ合金を形成する方法
WO2006004809A1 (en) * 2004-06-30 2006-01-12 Unitive International Limited Methods of forming lead free solder bumps and related structures
JP2006147952A (ja) * 2004-11-22 2006-06-08 Kyocera Corp 半導体素子及び半導体素子実装基板
JP2007115923A (ja) * 2005-10-20 2007-05-10 Seiko Epson Corp 半導体装置の製造方法および半導体装置
US7839000B2 (en) 2002-06-25 2010-11-23 Unitive International Limited Solder structures including barrier layers with nickel and/or copper
US7879715B2 (en) 2002-06-25 2011-02-01 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
US9666547B2 (en) 2002-10-08 2017-05-30 Honeywell International Inc. Method of refining solder materials
KR101850271B1 (ko) * 2012-11-06 2018-04-19 에스프린팅솔루션 주식회사 가열 부재 및 이를 채용한 정착 장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338517A (ja) * 2002-05-17 2003-11-28 Internatl Business Mach Corp <Ibm> 基板上に無鉛はんだ合金を形成する方法
US7839000B2 (en) 2002-06-25 2010-11-23 Unitive International Limited Solder structures including barrier layers with nickel and/or copper
US7879715B2 (en) 2002-06-25 2011-02-01 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US8294269B2 (en) 2002-06-25 2012-10-23 Unitive International Electronic structures including conductive layers comprising copper and having a thickness of at least 0.5 micrometers
US9666547B2 (en) 2002-10-08 2017-05-30 Honeywell International Inc. Method of refining solder materials
WO2006004809A1 (en) * 2004-06-30 2006-01-12 Unitive International Limited Methods of forming lead free solder bumps and related structures
JP2006147952A (ja) * 2004-11-22 2006-06-08 Kyocera Corp 半導体素子及び半導体素子実装基板
JP2007115923A (ja) * 2005-10-20 2007-05-10 Seiko Epson Corp 半導体装置の製造方法および半導体装置
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
KR101850271B1 (ko) * 2012-11-06 2018-04-19 에스프린팅솔루션 주식회사 가열 부재 및 이를 채용한 정착 장치

Similar Documents

Publication Publication Date Title
JP6078585B2 (ja) 小型電子機器、その形成方法、およびシステム
US7122894B2 (en) Wiring substrate and process for manufacturing the same
US3663184A (en) Solder bump metallization system using a titanium-nickel barrier layer
JP3748785B2 (ja) 鉛フリーバンプの形成方法
TWI275144B (en) Method of manufacturing semiconductor device
JP3201957B2 (ja) 金属バンプ、金属バンプの製造方法、接続構造体
CN103123916B (zh) 半导体器件、电子器件以及半导体器件制造方法
JP2000260801A (ja) 半導体素子およびその製造方法
JP3682654B2 (ja) 無電解Niメッキ部分へのはんだ付け用はんだ合金
US8064219B2 (en) Ceramic substrate part and electronic part comprising it
JP2000349111A (ja) はんだ接合用電極
JP3682227B2 (ja) 電極の形成方法
JPH1093004A (ja) 電子部品およびその製造方法
JPH11343594A (ja) 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
JP4667637B2 (ja) 電子部品の接合方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
US20210217718A1 (en) Solder-metal-solder stack for electronic interconnect
JP4175858B2 (ja) はんだ被覆ボールの製造方法
JP3813497B2 (ja) バンプ形成方法および半導体装置の実装構造体
JP3916850B2 (ja) 半導体装置
JP3162464B2 (ja) 半導体装置の製造方法
US20030156395A1 (en) Electronic component and method of manufacturing same
JP4025322B2 (ja) 半導体装置の製造方法
WO2001063668A2 (en) Method of forming lead-free solder alloys by electrochemical deposition process

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905