JP3813497B2

JP3813497B2 - バンプ形成方法および半導体装置の実装構造体

Info

Publication number: JP3813497B2
Application number: JP2001345570A
Authority: JP
Inventors: 志郎山下; 正英原田; 欣秀山口
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2001-11-12
Filing date: 2001-11-12
Publication date: 2006-08-23
Anticipated expiration: 2021-11-12
Also published as: JP2003152007A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ等の高密度化、高集積化に伴う電極パッドの狭ピッチ化に対応でき、しかもＰｂフリーを用いて、ＬＳＩ等の電子部品を基板上に接続するバンプを短時間に形成できるバンプ形成方法および半導体装置の実装構造体に関するものである。
【０００２】
【従来の技術】
従来のＬＳＩ等へのバンプ形成方法としては、はんだによる接続の場合はんだペーストによる印刷（従来技術１）やはんだボールによる形成（従来技術２）が主流である。
【０００３】
また、従来技術３としては、第１２回回路実装学術講演大会講演論文集Ｐ．２０９−Ｐ．２１０が知られている。この従来技術３は、３０μｍピッチのディップによるバンプ形成方法である。
【０００４】
また、従来技術４としては、特開平１０−５０７１３号公報が知られている。この従来技術５には、基板上の予め定められた位置に形成された下地電極上に膜形成技術であるリフトオフ法を利用した蒸着を用いて該下地電極よりも面積が広い第１のはんだを食み出し形成し、その後、上記第１のはんだの上側に第１のはんだよりも低い融点を持つ第２のはんだをディップはんだ付け手法を用いて積層形成し、然る後、上記第１のはんだの融点よりも高温で上記第１と第２のはんだを加熱し、第１と第２のはんだを溶融・凝集（表面張力により球状化）して高くしたはんだバンプを形成することが記載されている。
【０００５】
【発明が解決しようとしている課題】
ところで、ＬＳＩ等の高密度化、高集積化に伴って、ＬＳＩ等の電極パッドは０．１ｍｍ以下と狭ピッチ化してきていると共に、バンプとしてはＰｂフリー化が要求されてきている。
【０００６】
このように、狭ピッチ化に対しては、上記従来技術１のはんだペーストによる印刷では印刷性が悪く、また、上記従来技術２のはんだボールによる形成ではボールの位置決めが困難となる。
【０００７】
そこで、狭ピッチ化に対応できる従来技術３を用いようとした場合、ディップによるバンプ形成であるため、バンプ高さが低く、ＣＯＧ（Chip on Glass）など、そりの小さい基板への接続に限定されることや、バンプ体積の体積ばらつきが大きいことから搭載接続時の未接続が発生しやすいという課題を有している。さらに、基板への搭載接続が可能な場合でも、接続後のＬＳＩと基板間の距離が短くなるため、ＬＳＩと基板との線膨張係数のミスマッチによりはんだのせん断歪みが増大するため、長期接続信頼性が低下するという課題が考えられる。
【０００８】
この課題を解決するために、上記従来技術４を用いようとする場合、第１のはんだの上側に第１のはんだよりも低い融点を持つ第２のはんだをディップはんだ付け手法を用いて積層形成しているため、従来技術３と同様に、バンプ体積の体積ばらつきが大きいことから搭載接続時の未接続が発生しやすいと課題を有すると共に、従来技術４には、Ｐｂフリー化については考慮されていない。
【０００９】
本発明の目的は、上記課題を解決すべく、ＬＳＩ等の高密度化、高集積化に伴う電極パッドの狭ピッチ化に対応でき、しかもＰｂフリーを用いて、短時間に電極パッドの径程度の高さを有するバンプを形成できるようにしたバンプ形成方法および半導体装置の実装構造体を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、電極パッドが配列され、該電極パッドの周囲を保護膜もしくは絶縁膜で被覆された対象表面に対して薄膜金属層を成膜する第１の成膜工程と、該第１の成膜工程で成膜された薄膜金属層を通電膜として利用して前記薄膜金属層上の前記電極パッドに対応する部分にＰｂフリーの金属を電解メッキして金属バンプ部として成膜する第２の成膜工程と、前記第１の成膜工程で成膜した薄膜金属層における少なくとも前記金属バンプ部から食み出した部分を除去する除去工程と、該除去工程後、前記第２の成膜工程で成膜された金属バンプ部を溶融することによって前記電極パッド上に接合した球状化したＰｂフリーの金属バンプを形成する金属バンプ形成工程とを有することを特徴とするバンプ形成方法である。
【００１１】
また、本発明は、前記バンプ形成方法の第２の成膜工程において、前記金属バンプ部の面積もしくは径を、前記電極パッドの面積もしくは径よりも大きくすることを特徴とする。
また、本発明は、前記バンプ形成方法の第２の成膜工程において、前記Ｐｂフリーの金属として、ＳｎもしくはＳｎ合金であることを特徴とする。
また、本発明は、前記バンプ形成方法の第１の成膜工程において、前記薄膜金属層として、Ｃｕ、ＡｇもしくはＡｕを主成分として含有することを特徴とする。
また、本発明は、前記バンプ形成方法の除去工程において、前記電極パッドの周囲の前記薄膜金属層も除去することを特徴とする。
また、本発明は、電極パッドが配列され、該電極パッドの周囲を保護膜もしくは絶縁膜で被覆された表面に対して薄膜金属層を成膜する第１の成膜工程と、該第１の成膜工程で成膜された薄膜金属層上に、前記電極パッドに対応する部分を前記電極パッドの面積もしくは径よりも大きな面積もしくは径を有する金属バンプ部形成エリアとして開口させたレジスト膜を形成するレジスト膜形成工程と、前記第１の成膜工程で成膜された薄膜金属層を通電膜として利用して前記レジスト膜形成工程で形成されたレジスト膜の金属バンプ部形成エリアにＳｎもしくはＳｎ合金からなる金属を電解メッキして金属バンプ部として成膜する第２の成膜工程と、前記レジスト膜を除去し、更に前記第１の成膜工程で成膜した薄膜金属層における少なくとも前記金属バンプ部から食み出した部分を除去する除去工程と、該除去工程後、前記第２の成膜工程で成膜された金属バンプ部を溶融することによって残された薄膜金属層を前記金属バンプ部に溶解させて前記電極パッド上に接合した球状化した金属バンプを形成する金属バンプ形成工程とを有することを特徴とするバンプ形成方法である。
【００１２】
また、本発明は、前記バンプ形成方法で金属バンプが形成された半導体装置を、基板に実装して構成したことを特徴とする半導体装置の実装構造体である。
また、本発明は、前記バンプ形成方法で金属バンプが形成された半導体装置をインターポーザに実装し、更にＰｂフリーのはんだを用いてメインボードに実装して構成したことを特徴とする半導体装置の実装構造体である。
【００１３】
【発明の実施の形態】
本発明に係るバンプ形成方法の実施の形態について図面を用いて説明する。
【００１４】
本発明は、図１（ａ）（ｂ）に示すように、ＬＳＩチップ（半導体装置）等の電子部品に配設された電極パッド４上に０．１〜０．５μｍ程度の薄膜金属層（Ｃｕ，Ａｇ，Ａｕ等）２を無電解、蒸着若しくはスパッタによって成膜し、その金属層２上に電極バッド４の径よりも径を大きく形成された２０〜５０μｍ程度の厚さのＰｂフリーである金属バンプ部（ＳｎまたはＳｎ−Ａｇ，Ｓｎ−Ｂｉ，Ｓｎ−Ｃｕ等のＳｎ合金）１を電解メッキし、上記薄膜金属層２の不要部分をエッチャントによって除去した後、残された薄膜金属層６の上の電解メッキ金属バンプ１を溶融することによって上記薄膜金属層６を金属バンプ部１中に溶解させ、この溶融バンプを、表面張力によって、電子部品上の樹脂（ＳｉＯ₂、ＳｉＮ等）３より後退させて球状化をはかることによりバンプ高さを高くするＰｂフリーで狭ピッチ化に対応したバンプの形成方法である。このように、薄膜金属層２を通電膜として利用することにより、２０〜５０μｍ程度の厚さのＰｂフリーである金属バンプ部（ＳｎまたはＳｎ−Ａｇ，Ｓｎ−Ｂｉ，Ｓｎ−Ｃｕ等のＳｎ合金）１を短時間の間に電解メッキすることが可能となり、しかも溶融バンプを、表面張力によって、電子部品上の樹脂（ＳｉＯ₂、ＳｉＮ等）３より後退させて球状化をはかることにより、電極パッド４の径とほぼ等しい高さのＰｂフリーの金属バンプ７を形成することができる。
【００１５】
具体的な第１の実施の形態について、図２〜図４を用いて説明する。
【００１６】
第１の実施の形態では、まず、図２（ａ）に示すように、Ａｌ等の電極パッド４が形成されており、ＳｎやＣｕなどにぬれにくい保護膜もしくは絶縁膜（ＳｉＯ₂、ＳｉＮ等の保護膜）３ａが電極部以外に形成されている基板（ＬＳＩチップ等の電子部品）を用意した。このとき、電子部品に配列された電極パッド４は、ピッチが１００μｍ程度で、径が５０μｍ程度で、狭ピッチで構成した。
【００１７】
次に、図２（ｂ）に示すように、この基板に対し、無電解Ｃｕメッキにより０．２μｍ程度の薄膜Ｃｕ層２ａを形成し、その後、バンプ形成のエリアのみＣｕが露出するようにレジスト膜５を形成した。Ｃｕの露出するバンプ形成エリアは電極径５０μｍ程度に対し、溶融後のバンプ高さとして約５０μｍを得るために約７０μｍとした。なお、０．１〜０．５μｍ程度の厚さの薄膜金属層２として無電解メッキによるＣｕ層を用いたのは、電極パッド４との結合がとれ、しかもその上のＳｎなどのバンプ金属１ａとの溶融が可能であり、更にＳｎバンプ金属１ａを電解メッキする際の通電膜として利用でき、さらに保護膜もしくは絶縁膜（ＳｉＯ₂、ＳｉＮ等の保護膜）３ａとの密着性が少ないことによる。従って、薄膜金属層２としては、無電解Ｃｕメッキの外、無電解Ａｇメッキ、蒸着Ｃｕ、蒸着Ａｇ、蒸着Ａｕ、スパッタＣｕ、スパッタＡｕなどを用いることができる。スパッタの場合、原子が保護膜もしくは絶縁膜３ａに密着しないようにスパッタ条件等を適正化する必要がある。
【００１８】
次に、図２（ｃ）に示すように、バンプ形成エリアに電解ＳｎメッキによりＰｂフリーであるＳｎバンプ部１ａを形成した。バンプ部厚さは約３０μｍとした。メッキ液は硫酸酸性Ｓｎメッキ浴を用いた。液組成および電解メッキ条件を図３に示す。このように、Ｐｂフリーである金属バンプ部１を電解メッキで成膜したことにより、３０μｍ程度の厚さを６０分程度の短時間で、しかもディップ方式に比べて体積ばらつきの少ない成膜をすることが可能となる。なお、金属バンプ部１の材料としては、Ｓｎの外、Ｓｎを主成分とするＳｎ−Ａｇ、Ｓｎ−Ｂｉ、またはＳｎ−ＣｕなどのＳｎ合金を使用することが可能である。しかし、何れの材料も、電解メッキにより成膜する。
【００１９】
その後、図２（ｄ）に示すように、レジスト膜５のはく離処理を行い、アンモニア系のエッチャントを用いてレジストはく離後の露出した（Ｓｎバンプ部１ａより食み出した）Ｃｕを除去して薄膜Ｃｕ層６ａを残した。
【００２０】
次に、図２（ｅ）に示すように、上記のように形成した電極パッド４よりも径の大きい薄膜Ｃｕ層６ａ上のＳｎバンプ部（Ｓｎの電解メッキ成膜部）１ａを溶融させ、薄膜Ｃｕ層２ａをＳｎバンプ部１ａ中に溶解させることにより表面張力によりＳｎバンプ部１ａを後退させて球状化することによって、電極パッド４上に、ディップ方式に比べて高さばらつきが少ない金属バンプ（Ｃｕが膜厚分混入したＳｎからなる金属バンプ）７ａが電極パッド４上に形成できた。しかも、この金属バンプ７ａの高さは約５０μｍとなり、要求されるバンプ高さも得ることができた。
【００２１】
次に、同様に、電極パッドピッチを５０μｍ、７０μｍ、１２０μｍ、１５０μｍとし、電極パッド径を２５μｍ、３５μｍ、６０μｍ、７５μｍ（パッドピッチの１／２）とした場合について実験を行った。その他、ソルダレジスト３ａ、電解Ｓｎメッキ浴、レジスト膜５、エッチャントは同じものを用いて、形成プロセスも図２に示す工程と同様に行った。電解Ｓｎメッキ膜厚(溶融前バンプ高さ)としては、約１７μｍ、約２３μｍ、約４０μｍ、約５０μｍを施した。なお、電解Ｓｎメッキ時間としては、膜厚約１０μｍ当たり２０分程度の約３４分、約４６分、約８０分、約１００分で、バンプ７ａの高さを全て電解メッキするのに比べて、約２／３の比率で、比較的短時間で成膜することができた。更に、薄膜Ｃｕ層６ａ上のＳｎバンプ部１ａを溶融させ、薄膜Ｃｕ層２ａをＳｎバンプ部１ａ中に溶解させることにより、溶融後の金属バンプ７ａの高さとしては、図４に示す結果が得られた。このように、いずれの条件においても、バンプ形成後に電極パッド径程度の金属バンプ（Ｃｕが混入したＳｎからなる金属バンプ）７ａの高さを得ることができた。要するに、薄膜Ｃｕ層２ａを通電膜として利用してＳｎバンプ部１ａについて比較的短時間で電解メッキをし、その後、Ｓｎバンプ部１ａを溶融するだけで、電極パッド径程度の高さを有する球状化されたＰｂフリーの金属バンプ７ａを形成することが可能となる。
【００２２】
次に、具体的な第２の実施の形態について、図５を用いて説明する。第２の実施の形態において、第１の実施の形態と相違する点は、図５（ｄ）に示すように、Ｓｎの電解メッキによりＰｂフリーであるＳｎバンプ部１ａを形成した後、レジスト５の剥離処理を行い、アンモニア系のエッチャントを用いてレジスト剥離後の露出したＣｕ等の薄膜金属層及びバンプ周辺下部の薄膜Ｃｕ層２ａを除去して金属バンプ部１ａの径よりも小さい径の薄膜Ｃｕ層６ａ’を残すことにある。このように、アンモニア系のエッチャントを用いてバンプ周辺下部の薄膜Ｃｕ層も除去することによって、薄膜ＣＵ層２ａとして、例えばスパッタなどのように、保護膜もしくは絶縁膜３ａとの間において密着性を有する条件で成膜しても良いことになる。なお、薄膜Ｃｕ層２ａとして、前述した薄膜金属層２を用いることができ、さらに、Ｓｎバンプ部１ａとして、前述したように、電解メッキによって形成されたＰｂフリーのＳｎまたはＳｎ合金からなる金属バンプ部１を用いることができる。
【００２３】
第２の実施の形態において、他の点については、図２に示す第１の実施の形態と同様である。
【００２４】
このように形成した電極パッド４の径よりも径が大きくかつＳｎバンプ部１の径よりも径が小さい薄膜Ｃｕ層６ａ’上のＳｎバンプ部１ａを溶融させ、電極パッド４上にバンプ７ａを形成した。形成後のバンプ７ａの高さは約５０μｍとなり、要求されるバンプ高さを得ることができた。
【００２５】
次に、本発明に係るバンプ形成方法でバンプを形成したＬＳＩチップ（半導体装置）等の電子部品の実装について図６を用いて説明する。即ち、図６（ａ）（ｂ）に示すように、ＬＳＩチップ１０に配列された多数のＡｌ等の電極パッド４上にＣｕ等の薄膜金属層６を設け、該薄膜金属層６の上に電極パッド４の径よりも大きい径（内接する径も含む）を有する正方形、多角形もしくは円形のＳｎ等の金属バンプ部１を電解メッキによって形成する。
【００２６】
次に、図６（ｃ）に示すように、Ｓｎ等の金属バンプ部１を溶融することによって、Ｃｕ等の薄膜金属層６も溶融混合して、表面張力により球状化してＰｂフリーのＳｎ等の金属バンプ７を形成する。
【００２７】
次に、ＰｂフリーのＳｎ等の金属バンプ７を形成したＬＳＩチップ１０を、インターポーザ１１上の電極パッド１２に載せて加熱することによって、上記ＬＳＩチップ１０は、インターポーザ１１との間でＰｂフリーのＳｎ等の金属バンプ７によって距離を離した状態で電気的に接続される。そして、ＬＳＩチップ１０とインターポーザ１１との間に、アンダーフィル１３を充填して硬化させて形成する。
このように、ＬＳＩチップ１０が実装されたインターポーザ１１も、本発明に係る半導体装置と称する。
更に、インターポーザ１１の表面には、同様にＰｂフリーのＳｎ等の金属バンプ７を形成した他の電子部品２０を、インターポーザの表面の電極パッド１２に載せて加熱することによって、上記他の電子部品２０が実装されることになる。
【００２８】
以上、ＬＳＩチップ１０や他の電子部品２０が実装されたインターポーザ１１の裏面の電極パッド１４に、例えば、前述したようなＰｂフリーの球状化したＳｎ等の金属バンプ１５を形成してもよい。そして、裏面に金属パッド１４が形成されたインターポーザ１１を、メインボード１７上の電極パッド１６に載せて加熱することによって、上記インターポーザ１１は、メインボード１７との間でＰｂフリーのＳｎ等の金属バンプ１５によって距離を離した状態で電気的に接続されて実装される。図６に示すＬＳＩチップなどの電子部品の実装構造は、メインボード１７にインターポーザ１１を介して実装する構造であるが、ＬＳＩチップ（半導体装置）などの電子部品をメインボードなどの基板に実装する構造にも、本発明に係るバンプ形成方法を適用することが可能である。
【００２９】
以上説明したように、第１および第２の実施の形態によれば、狭ピッチの電極パッドに対してＰｂフリー化したＳｎもしくはＳｎ合金バンプ部を電解メッキで形成することにより、比較的短時間で、ディップ方式に比べて体積ばらつきを少なくして厚く形成でき、しかも金属バンプ部の径を電極パッドの径よりも大きくすることによって、上記金属バンプ部を溶融するだけで、電極パッドの径とほぼ等しい高さを有する球状化金属バンプを形成することが可能となり、その結果、ＬＳＩチップ等の電子部品と該電子部品を実装する基板との間の接続信頼性を確保することが可能となる。
【００３０】
【発明の効果】
本発明によれば、Ｐｂフリー化に対応できるＳｎもしくはＳｎ合金を成膜する時間を短縮し、しかも、体積ばらつきの少ない球状化バンプを形成することが可能となり、その結果、狭ピッチ化に対応することができ、更に電子部品と該電子部品を実装する基板との間の接続信頼性を確保することができる効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るバンプ形成方法の基本構成を示した断面概略図である。
【図２】本発明に係るバンプ形成方法の第１の実施の形態において、電極パッド上の薄い金属層成膜から溶融によるバンプ形成までのプロセスを示した断面概略図である。
【図３】本発明に係るバンプ形成方法の第１の実施の形態において、バンプ形成に用いた電解Ｓｎメッキ浴の組成と作業条件を示した図である。
【図４】本発明に係るバンプ形成方法の第１の実施の形態において、電解Ｓｎメッキにより作成したバンプの溶融前後の高さを示したグラフである。
【図５】本発明に係るバンプ形成方法の第２の実施の形態において、電極パッド上の薄い金属層成膜から溶融によるバンプ形成までのプロセスを示した断面概略図である。
【図６】本発明に係るバンプ形成において、ＬＳＩチップやインターポーザ上にバンプ形成を行い、メインボードに接続するまでの実装プロセスを示した断面概略図である。
【符号の説明】
１…金属バンプ部（電解メッキ部）、１ａ…Ｓｎバンプ部（Ｓｎ電解メッキ部）、２…薄膜金属層、２ａ…薄膜Ｃｕ層、３…保護膜または絶縁膜、４…電極パッド、５…レジスト、６…残された薄膜金属層、６ａ、６ａ’…残された薄膜Ｃｕ層、７、７ａ…球状化金属バンプ、１０…ＬＳＩチップ（半導体装置）、１１…インターポーザ、１２…電極パッド、１３…アンダーフィル、１４…電極パッド、１５…金属バンプ、１６…電極パッド、１７…メインボード。

Claims

電極パッドが配列され、該電極パッドの周囲を保護膜もしくは絶縁膜で被覆された対象表面上に対して薄膜金属層を成膜する第１の成膜工程と、
該薄膜金属層上の前記電極パッドに対応する部分に前記電極パッドの面積もしくは径よりも大きな面積もしくは径の開口部を有するレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜の開口部内に、前記薄膜金属層を通電膜として利用してＰｂフリーの金属を電解メッキして、前記電極パッドの面積もしくは径よりも大きな面積もしくは径の金属バンプ部として成膜する第２の成膜工程と、
前記レジスト膜形成工程で形成されたレジスト膜を除去し、更に前記第１の成膜工程で成膜した薄膜金属層における少なくとも前記金属バンプ部から食み出した部分を除去する除去工程と、
該除去工程後、前記第２の成膜工程で成膜された金属バンプ部を溶融することによって残された薄膜金属層を前記金属バンプ部に溶解させて前記電極パッド上のみに接合した球状化したＰｂフリーの金属バンプを形成する金属バンプ形成工程とを有することを特徴とするバンプ形成方法。
前記第２の成膜工程において、前記Ｐｂフリーの金属として、ＳｎもしくはＳｎ合金であることを特徴とする請求項１記載のバンプ形成方法。
電極パッドが配列され、該電極パッドの周囲を保護膜もしくは絶縁膜で被覆された表面上に対して薄膜金属層を成膜する第１の成膜工程と、
該薄膜金属層上の前記電極パッドに対応する部分に前記電極パッドの面積もしくは径よりも大きな面積もしくは径の開口部を有するレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜の開口部内に、前記薄膜金属層を通電膜として利用してＳｎもしくはＳｎ合金からなる金属を電解メッキして、前記電極パッドの面積もしくは径よりも大きな面積もしくは径の金属バンプ部として成膜する第２の成膜工程と、
前記レジスト膜形成工程で形成したレジスト膜を除去し、更に前記第１の成膜工程で成膜した薄膜金属層における少なくとも前記金属バンプ部から食み出した部分を除去する除去工程と、
該除去工程後、前記第２の成膜工程で成膜された金属バンプ部を溶融することによって残された薄膜金属層を前記金属バンプ部に溶解させて前記電極パッド上のみに接合した球状化した金属バンプを形成する金属バンプ形成工程とを有することを特徴とするバンプ形成方法。
前記第１の成膜工程において、前記薄膜金属層として、Ｃｕ、ＡｇもしくはＡｕを主成分として含有することを特徴とする請求項１乃至３の何れか一つに記載のバンプ形成方法。
前記除去工程において、前記電極パッドの周囲の前記薄膜金属層も除去することを特徴とする請求項１乃至４の何れか一つに記載のバンプ形成方法。
請求項１乃至５の何れか一つに記載のバンプ形成方法で金属バンプが形成された半導体装置を、基板に実装して構成したことを特徴とする半導体装置の実装構造体。
請求項１乃至５の何れか一つに記載のバンプ形成方法で金属バンプが形成された半導体装置をインターポーザに実装し、更にＰｂフリーのはんだを用いてメインボードに実装して構成したことを特徴とする半導体装置の実装構造体。