KR100963372B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100963372B1
KR100963372B1 KR1020020070402A KR20020070402A KR100963372B1 KR 100963372 B1 KR100963372 B1 KR 100963372B1 KR 1020020070402 A KR1020020070402 A KR 1020020070402A KR 20020070402 A KR20020070402 A KR 20020070402A KR 100963372 B1 KR100963372 B1 KR 100963372B1
Authority
KR
South Korea
Prior art keywords
resin film
forming
bump
electrode
opening
Prior art date
Application number
KR1020020070402A
Other languages
English (en)
Other versions
KR20030040138A (ko
Inventor
사꾸야마세이끼
오찌아이마사유끼
야마구찌이찌로
후지모리조지
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030040138A publication Critical patent/KR20030040138A/ko
Application granted granted Critical
Publication of KR100963372B1 publication Critical patent/KR100963372B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

미세한 피치의 전극부에 대하여 범프를 고정밀도로 형성할 수 있고, 또한 접속 대상물과의 사이에서 양호한 접속 신뢰성을 달성하는 것이 가능한 반도체 장치를 얻기 위한 반도체 장치의 제조 방법을 제공한다. 반도체 장치의 제조 방법에 있어서, 전극부(11)를 갖는 반도체 기판(10)에 대하여, 전극부(11)를 덮도록 수지막을 형성하는 수지막 형성 공정과, 수지막에 대하여, 전극부(11)에 대응하는 위치에 개구부를 형성하는 개구부 형성 공정과, 개구부에 범프 형성 재료를 공급하는 공급 공정과, 가열 처리를 행함으로써, 개구부에 범프(41)를 형성하는 범프 형성 공정과, 수지막을 제거하는 제거 공정을 행한다.
반도체 기판, 수지막, 범프, 무전해 도금법, 배리어 메탈층

Description

반도체 장치의 제조 방법{METHOD OF MAKING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법에서의 일부의 공정을 도시하는 도면.
도 2는 도 1에 후속하는 공정을 도시하는 도면.
도 3은 도 2에 후속하는 공정을 도시하는 도면.
도 4는 본 발명에 따른 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치의 부분 확대도.
도 5는 본 발명에 따른 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치의 배선 기판에 대한 플립 칩 실장을 도시하는 도면.
도 6은 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법에서의 일부의 공정을 도시하는 도면.
도 7은 도 6에 후속하는 공정을 도시하는 도면.
도 8은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법에서의 일부의 공정을 도시하는 도면.
도 9는 도 8에 후속하는 공정을 도시하는 도면.
도 10은 도 9에 후속하는 공정을 도시하는 도면.
도 11은 범프 전극을 갖는 반도체 장치의 종래의 제조 방법의 일례를 도시하 는 도면.
도 12는 도 11에 후속하는 공정을 도시하는 도면.
도 13은 도 12에 후속하는 공정을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
X : 반도체 장치
10 : 기판
11 : 전극부
20 : 배리어 메탈층
21 : 촉매층
22 : 니켈층
23 : 보호층
24 : 도전막
30 : 수지막
30a : 개구부
40 : 땜납 페이스트
41, 43 : 땜납 범프
42 : 땜납 도금
50 : 플럭스
본 발명은 범프 전극을 갖는 반도체 칩 등의 반도체 장치의 제조 방법에 관한 것이다.
최근, 프린트 배선판이나 세라믹 기판에의 전자 부품의 실장에 관해서는, 고밀도화의 요구가 높아지고 있다. 반도체 칩에 대해서는, 이러한 요구를 만족시키는 방식으로서 베어 칩 실장이 주목받고 있다. 베어 칩 실장에 있어서는, 반도체 칩과 기판 배선의 전기적 접속이 와이어 본딩에 의해 달성되는 종래의 페이스 업 실장 대신에, 범프 전극을 형성한 반도체 칩을, 해당 범프 전극과 배선 기판의 전극을 접속하면서 배선 기판에 탑재하는 페이스 다운 실장 내지 플립 칩 실장이 채용되는 경향에 있다.
도 11∼도 13은 범프 전극을 갖는 반도체 칩 내지 반도체 장치의 종래의 제조 방법의 일례를 나타낸다. 해당 방법에 있어서는, 우선 도 11의 (a)에 도시한 바와 같은 반도체 기판(60)에 대하여, 도 11의 (b)에 도시한 바와 같이, 전기 도금용 도전막(63)이 형성된다. 반도체 기판(60)에는 소정의 피치로 배치된 복수의 전극부(61)와, 기판 표면을 보호하기 위한 보호막(62)이 미리 형성되어 있다. 전극부(61)는 반도체 기판(60)의 표면에 패턴 형성된 Al 배선 또는 Cu 배선의 일부에 상당한다. 보호막(62)은 전극부(61)에 대응하는 개소에 개구부(62a)를 갖는다. 도전막(63)은 Ti, Ni 또는 Cu 등의 스퍼터링이나 증착에 의해 전극부(61) 및 보호막(62)의 표면을 피복하도록 형성된다. 다음에, 도 11의 (c)에 도시한 바와 같이, 반도체 기판(60)에 대하여 수지막(64)을 적층 형성한다. 구체적으로는, 감광성을 갖는 액상의 수지 조성물을, 반도체 기판(60)에 대하여 스핀코팅한다.
다음에, 도 12의 (a)에 도시한 바와 같이, 수지막(64)에서의, 각 전극부(61)에 대응하는 개소에 대하여, 소정의 마스크(도시 생략)를 사용한 노광 처리 및 그 후의 현상 처리를 실시함으로써, 개구부(64a)를 형성한다. 다음에, 도 12의 (b)에 도시한 바와 같이, 개구부(62a) 및 개구부(64a)에서, 전기 도금법에 의해 배리어 메탈층(65)을 형성한다. 배리어 메탈층(65)은 전극부(61)로부터 후술하는 땜납 범프에의 배선 재료의 확산, 및 해당 땜납 범프로부터 전극부(61)에의 땜납 성분의 확산을 방지하기 위해 형성되는 것이다. 예를 들면, 특개평 6-140409호 공보에 개시되어 있는 바와 같이, 배리어 메탈층의 형성 방법으로는, 전기 도금법을 대신하여 무전해 도금법이 채용되는 경우도 있다. 다음에, 도 12의 (c)에 도시한 바와 같이, 각 개구부(64a)에 전기 도금법에 의해 범프 형성 재료로서의 땜납 도금(66)을 퇴적시킨다.
다음에, 도 13의 (a)에 도시한 바와 같이, 소정의 박리액을 사용하여 보호막(64)을 제거한다. 다음에, 도 13의 (b)에 도시한 바와 같이, 도전막(63)의 노출 개소를 에칭 제거한다. 다음에, 도 13의 (c)에 도시한 바와 같이, 가열 처리에 의해, 땜납 도금(66)을 일단 용융하여 땜납 범프(66')를 형성한다.
상술한 바와 같은 종래의 방법에 있어서는, 범프 형성 재료인 땜납 도금(66)은 수지막(64)의 개구부(64a)에 대하여 전기 도금법에 의해 공급된다. 전기 도금법에 의해 퇴적되는 땜납 도금(66)은 도 12의 (c)에 도시한 바와 같이, 그 일부가 수지막(64)에 올라간 오버행의 형태를 취한다. 즉, 땜납 도금(66)은 수지막(64)에 올라간 오버행부(66a)를 갖는다. 그 때문에, 도 13의 (a)를 참조하여 상술한 공정에서는 오버행부(66a)가 장해가 되어, 수지막(64)을 양호하게 박리할 수 없는 경우가 있다. 구체적으로는, 반도체 칩(60)의 표면에 형성되어 있는 도전막(63)과 오버행부(66a)와의 사이에 수지막(64)의 일부가 끼워져, 수지막(64)을 충분히 제거할 수 없는 경우가 생기기 쉽다. 수지막(64)이 잔존하면, 도 13의 (b)를 참조하여 상술한 도전막(63)의 에칭 제거, 및 도 13의 (c)를 참조하여 상술한 땜납 범프(66')의 형성이 저해된다. 땜납 범프(66')의 형성이 저해되면, 땜납 범프(66')의 높이 정밀도가 저하하는 경향이 있다.
땜납 범프(66')의 형성에 있어서는, 개구부(64a)를 갖는 수지막(64)을 마스크로서 사용하는 상술한 전기 도금법을 대신하여, 메탈 마스크 인쇄법이 채용되는 경우가 있다. 메탈 마스크 인쇄법에 있어서는, 우선 복수의 개구부가 미리 형성된 메탈 마스크를 준비한다. 각 개구부는 반도체 칩의 전극부에 대응한 위치에 형성되어 있다. 각 전극부에는 포토리소그래피 등에 의해 미리 배리어 메탈층이 형성되어 있다. 다음에, 메탈 마스크의 개구부와 반도체 칩의 전극부를 위치 정렬하여, 메탈 마스크를 반도체 칩 표면에 재치한다. 다음에, 인쇄법에 의해, 땜납 분말을 포함하는 땜납 페이스트를 메탈 마스크의 개구부에 공급한다. 다음에, 메탈 마스크를 반도체 칩 표면에서 제거한 후, 가열 처리를 행함으로써 땜납 페이스트 중의 땜납 분말을 일단 용융한다. 이에 의해 반도체 칩의 전극부상에 대략 구형의 땜납 범프가 형성된다. 이러한 기술은, 예를 들면 특개평 11-340270호 공보에 개 시되어 있다.
그러나, 메탈 마스크 인쇄법에서는 메탈 마스크를 반도체 칩 상에 재치할 때에, 개구부와 전극을 위치 정렬할 필요가 있어, 전극의 배치 피치가 작아질수록, 적절하게 위치 정렬하는 것이 곤란해진다. 특히, 전극의 배치 피치가 200㎛ 이하인 경우에는 메탈 마스크를 재치할 때에 생기는 위치 어긋남의 정도는 상대적으로 매우 커진다. 메탈 마스크의 위치 어긋남은 범프의 형성 위치에 영향을 끼치고, 배선 기판에 대한 반도체 칩의 플립 칩 접합에 있어서, 도통 불량을 초래하는 경우가 있다.
게다가, 메탈 마스크 인쇄법에서는 땜납 페이스트에 대하여 가열 처리를 실시하는 전에 반도체 칩에서 메탈 마스크를 제거할 필요가 있어, 제거되는 메탈 마스크와 함께 땜납 페이스트의 일부도 제거되는 경우가 많다. 특히, 전극 직경이 작아지고, 그에 따라 메탈 마스크의 개구부 직경이 작아질수록, 개구부에 충전된 땜납 페이스트 전체에서 차지하는 제거 페이스트의 비율은 커지는 경향이 있다. 이와 같이 땜납 페이스트의 일부가 결손되면, 배선의 미세화를 도모하도록 전극 직경을 작게 할수록, 적절한 사이즈의 땜납 범프를 형성하는 것이 곤란하게 된다.
또한, 메탈 마스크 인쇄법에서는 반도체 칩으로부터 메탈 마스크를 제거한 후에 땜납 페이스트에 대하여 가열 처리를 실시하기 때문에, 전극 상의 땜납 페이스트는 해당 가열 처리 중에 점성이 저하하여 유동하고, 인접하는 전극 상의 땜납 페이스트와 일체화되는 경우가 있다. 이 경우, 인접하여 형성되는 땜납 범프 사이가 쇼트하게 된다. 이러한 현상은 전극의 배치 피치가 미세해 질수록 생기기 쉽 다.
이와 같이, 메탈 마스크 인쇄법에 의하면, 미세한 피치로 형성된 전극을 갖는 반도체 칩에 대하여 범프를 고정밀도로 형성하는 것은 곤란하다.
또한, 상술한 특개평 11-340270호 공보에는 땜납 페이스트가 공급되는 개구부를 규정하기 위하여, 메탈 마스크를 대신하여 폴리이미드 마스크를 이용하는 기술이 개시되어 있다. 그러나, 특개평 11-340270호 공보에 의하면, 해당 폴리이미드 마스크는 반도체 칩에서 제거되지 않는다. 반도체 칩 상에서 땜납 범프의 주위에 폴리이미드 마스크가 잔존하면, 플립 칩 접합한 후에 반도체 칩과 배선 기판과의 사이에 언더필제를 적절하게 충전할 수 없다. 폴리이미드 마스크는 반도체 칩 및 배선 기판과의 사이에의 언더필제의 진입의 장해가 된다. 그 결과, 반도체 칩 및 배선 기판과의 사이에서 충분한 접속 신뢰성을 얻는 것이 곤란해진다.
본 발명은 이러한 사정을 기초로 고안된 것으로서, 미세한 피치의 전극부에 대하여 범프를 고정밀도로 형성할 수 있고, 또한 접속 대상물과의 사이에서 양호한 접속 신뢰성을 달성하는 것이 가능한 반도체 장치를 얻기 위한 반도체 장치의 제조 방법에 관한 것이다.
본 발명에 의해 제공되는 반도체 장치의 제조 방법은, 전극부를 갖는 반도체 기판에 대하여, 전극부를 덮도록 수지막을 형성하는 수지막 형성 공정과, 수지막에 대하여 전극부에 대응하는 위치에 개구부를 형성하는 개구부 형성 공정과, 개구부에 범프 형성 재료를 공급하는 공급 공정과, 가열 처리를 행함으로써 개구부에 범 프를 형성하는 범프 형성 공정과, 수지막을 제거하는 제거 공정을 포함하는 것을 특징으로 한다.
이러한 구성의 반도체 장치의 제조 방법에 의하면, 미세한 피치의 전극부에 대하여 범프를 고정밀도로 형성할 수 있다. 본 발명에 있어서, 범프 형성 재료가 공급되는 개구부는 수지막에 대하여, 예를 들면 포토리소그래피나 UV-YAG 레이저에 의해 형성된다. 반도체 기판의 표면에 형성되어 있는 전극부의 배치 피치가, 예를 들면 200㎛ 이하로 미세해도, 포토리소그래피나 UV-YAG 레이저에 의하면, 수지막에 대하여, 전극에 대응하는 미세한 피치로 개구부를 높은 위치 정밀도로 형성할 수 있다. 그 때문에, 범프 형성 재료는 각 전극부 상에 대하여 미세한 피치라도 높은 위치 정밀도로 공급되게 된다. 따라서, 본 발명에 따르면, 반도체 기판 표면의 전극부에 대하여 범프를 높은 위치 정밀도로 형성하는 것이 가능하다. 또한, 수지막은 범프 형성 후에서 적당한 용제에 의해 용해 또는 팽윤하여 제거 가능하다. 그 때문에, 범프 형성 전에 메탈 마스크를 제거할 필요가 있는 메탈 마스크 인쇄법에 있어서 생길 수 있는 범프 형성 재료 내지 땜납 페이스트의 일부 결손이라는 문제는 생기지 않는다. 게다가, 가열 처리를 수반하는 범프 형성 공정에서는 범프 형성 재료를 사이에 두는 수지막을 반도체 기판 상에 남긴 채로 범프가 형성되기 때문에, 인접하는 범프 사이는 쇼트하지 않는다. 이와 같이, 본 발명에 따르면, 적정량의 범프 형성 재료를 높은 위치 정밀도로 공급 가능하고 또한 인접 범프 사이의 쇼트가 발생하지 않기 때문에, 미세한 피치의 전극부에 대하여 범프를 고정밀도로 형성하는 것이 가능한 것이다.
또한, 본 발명에 따르면, 접속 대상물과의 사이에서 양호한 접속 신뢰성을 달성하는 것이 가능한 반도체 장치가 얻어진다. 본 발명에 있어서는, 범프 형성용 마스크로서 형성된 수지막은 제거된다. 수지막은 그 개구부에 공급된 범프 형성 재료가 가열 처리를 거쳐서 범프를 형성한 후에 제거된다. 공급 공정을 종료한 후에, 범프 형성 재료가 오버행의 형태를 취하는 경우에도, 해당 범프 형성 재료로부터 가열 처리를 거쳐서 범프가 형성될 때에, 표면 장력의 작용에 의해서 오버행부는 소실되는 경향이 있다. 따라서, 본 발명에 따르면, 범프 형성용으로 형성된 수지막을 양호하게 제거하는 것이 가능하다. 범프 형성용 수지막이 잔존하지 않기 때문에, 배선 기판 등의 접속 대상물에 대하여 반도체 칩을 접합한 후에 반도체 칩과 접속 대상물과의 사이에 밀봉 수지 내지 언더필제를 적절하게 충전할 수 있다. 접합부가 밀봉 수지 내지 언더필제에 의해 보호되면, 반도체 칩과 접속 대상물과의 사이에서 양호한 접속 신뢰성이 달성된다.
이와 같이, 본 발명에 따르면, 미세한 피치의 전극부에 대하여 범프를 고정밀도로 형성할 수 있고, 또한 접속 대상물과의 사이에서 양호한 접속 신뢰성을 달성하는 것이 가능한 반도체 장치를 얻을 수 있다.
바람직한 실시 형태에서는, 수지막 형성 공정 전에, 무전해 도금법에 의해, 전극부 상에 배리어 메탈층을 형성하는 공정을 더 포함하고, 개구부 형성 공정에서는 수지막에 대하여 배리어 메탈층이 노출되도록 개구부를 형성한다. 이러한 구성에 의하면, 전기 도금법에 의해 배리어 메탈층을 형성하기 위한 도전막을 형성할 필요는 없다. 그 때문에, 도전막의 에칭 제거를 행할 필요도 없다. 전기 도금용 도전막의 형성 및 제거를 행할 필요가 없기 때문에, 반도체 장치 제조의 효율화를 도모할 수 있다.
개구부 형성 공정 후에, 무전해 도금법에 의해 전극부 상에 배리어 메탈층을 형성하는 공정을 더 포함한다. 이러한 구성에 의해서도, 전기 도금용 도전막의 형성 및 제거를 행할 필요가 없기 때문에, 반도체 장치 제조의 효율화를 도모할 수 있다. 또한, 이러한 구성에 의하면, 개구부 형성용 수지막이 배리어 메탈층의 상부 표면에 접하지 않기 때문에, 배리어 메탈층과, 그 위에 적층 형성되는 범프와의 사이에서, 양호한 전기적 접속을 달성할 수 있다.
바람직하게는, 배리어 메탈층을 형성하는 공정은 전극부 상에 촉매층을 형성하는 공정과, 해당 촉매층의 위에, Ni-P, Ni-B, 또는 Ni-P-B의 조성을 갖는 무전해 니켈 도금층을 형성하는 공정과, 해당 무전해 니켈 도금층의 위에, 무전해 금 도금층 또는 무전해 팔라듐 도금층을 형성하는 공정을 포함한다. 이 경우, 촉매층은 Zn 또는 Pd를 포함하고 있는 것이 바람직하다. 이러한 구성에 의하면, 양호한 배리어 메탈층을 형성할 수 있다.
바람직한 실시 형태에 있어서는, 범프 형성 재료는 Sn, Pb, Cu, Ag, In, Zn, Bi, Sb, Au로 이루어지는 군으로부터 선택되는 금속을 함유하는 땜납 분말을 포함하는 땜납 페이스트이다. 이 경우, 범프 형성 재료의 공급은 스키지(squeegee)를 이용하여 해당 범프 형성 재료를 개구부에 충전함으로써 행한다. 스키지에 의한 충전은 2회 이상 행하는 것이 바람직하다.
다른 바람직한 실시 형태에 있어서는, 수지막 형성 공정 전에 반도체 기판에 대하여, 전극부를 덮도록 도전막을 형성하는 공정과, 개구부 형성 공정 후에, 전기 도금법에 의해, 전극부 상에 배리어 메탈층을 형성하는 공정을 더 포함하며, 공급 공정에서는, 전기 도금법에 의해 배리어 메탈층의 위에 범프 형성 재료를 퇴적시킨다.
본 발명에 있어서, 바람직하게는 수지막 형성 공정에서는 감광성을 갖는 필름형상 수지 조성물을, 수지막으로서 반도체 기판에 접합한다. 이러한 구성에 의하면, 형성해야 할 수지막의 두께에 미리 조정하여 형성된 필름형상 수지 조성물을 사용할 수 있기 때문에, 반도체 기판 상에 형성해야 할 수지막의 두께 제어가 용이하고, 또한 액상의 수지 조성물을 사용하는 경우보다도 두꺼운 수지막을 용이하게 형성하는 것이 가능하다. 수지막에 형성되는 개구부에 충분한 량의 땜납 페이스트를 공급하기 위해서는 해당 수지막은 30㎛ 이상의 막 두께를 갖는 것이 바람직하다. 또한, 수지막이 감광성을 가지면, 개구부의 형성에 있어서 포토리소그래피를 채용하는 것이 가능하다. 포토리소그래피에 의하면, 수지막에 대하여 미세한 피치로 높은 위치 정밀도로 개구부를 형성할 수 있다.
바람직하게는, 제거 공정에서는 pH8∼13의 박리액을 사용하여, 수지막을 제거한다. 또한, 바람직하게는 박리액은 아민을 포함하고 있다. 박리액은 범프의 부식을 억제하기 위한 방식제를 포함하고 있는 것이 바람직하다. 또한, 박리액은 배리어 메탈층, 및 전극부를 포함하는 배선의 부식을 억제하기 위한 방식제를 포함하고 있는 것이 바람직하다. 이들 구성에 의하면, 수지막의 제거를 양호하게 행하는 것이 가능해진다.
바람직하게는, 본 발명은 플럭스 또는 카르복실산에 의해 범프를 피복하는 공정과, 해당 범프가 일단 용융하도록 가열 처리를 행하는 공정을 더 포함하고 있다. 플럭스 또는 카르복실산에 의해 범프를 피복한 상태에서, 일단 범프를 가열 용융하면, 범프의 형상을 조정할 수 있다. 그 결과, 보다 고정밀도로 범프를 형성하는 것이 가능해진다.
<본 발명의 실시 형태>
도 1∼도 3은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 나타낸다. 제1 실시 형태에서는, 우선 도 1의 (a)에 도시한 바와 같은 반도체 기판(10)을 준비한다. 반도체 기판(10)은 반도체 칩이나 반도체 웨이퍼에 상당하는 것이다. 반도체 기판(10)에는 복수의 전극부(11)와 보호막(12)이 미리 형성되어 있다. 복수의 전극부(11)는 기판 표면에 패턴 형성된 배선(도시 생략)의 일부이고, 소정의 피치로 서로 격리되어 있다. 배선 내지 전극부(11)는 Al나 Cu 등으로 이루어진다. 보호막(12)은 기판 표면의 배선 등을 보호하기 위한 것으로, 전극부(11)에 대응하는 위치에 개구부(12a)를 갖는다. 보호막(12)은, 예를 들면 폴리이미드, SiO2, Si3N4 등에 의해 형성되어 있다.
본 실시 형태에 있어서는, 이러한 반도체 기판(10)의 각 전극부(11) 상에 배리어 메탈층(20)을 형성한다. 배리어 메탈층(20)의 형성에 있어서는, 우선 도 1의 (b)에 도시한 바와 같이, 전극부(11)의 위에 촉매층(21)을 형성한다. 촉매층(21)은 아연(Zn)이나 팔라듐(Pd) 등의 촉매 금속이 용해되어 있는 처리액에 반도체 기 판(10)을 침지함으로써 형성할 수 있다.
다음에, 도 1의 (c)에 도시한 바와 같이, 무전해 도금법에 의해, 촉매층(21)의 위에 니켈층(22)을 형성한다. 니켈층(22)은 니켈(Ni)과 함께 인(P)이나 붕소(B)가 용해되어 있는 무전해 도금액에 반도체 기판(10)을 침지함으로써 형성할 수 있다. 니켈층(22)의 두께는, 땜납 성분에 대한 충분한 확산 방지 기능을 확보한다고 하는 관점에서 2㎛ 이상인 것이 바람직하다. 본 실시 형태에서는 니켈층(22)은 그 일부가 보호막(12)에 올라가 있는 오버행의 형태를 취한다. 본 발명에서는, 이러한 형태에 한하지 않고, 침지 시간을 조절함으로써, 니켈층(22)이 보호막(12)에 올라가 있지 않는 형태로 해도 된다. 또한, 본 실시 형태에서는 촉매층(21)은 니켈층(22)의 형성 후에도 잔존하는 두께로 형성되지만, 본 발명에서는 이것에 한하지 않고, 니켈층(22)의 형성에 의해서, 촉매층(21)을 임의로 박막화 나아가서는 소멸하는 구성으로 해도 된다. 예를 들면, 촉매층(21)의 구성 재료로서 Zn을 채용하는 경우, 니켈층(22)의 퇴적 성장에서의 초기 반응은, 퇴적 재료와 해당 Zn과의 치환 반응 때문에, Zn에 의한 촉매층(21)의 두께에 따라서는, 니켈층(22)의 형성에 의해 촉매층(21)은 사실상 소멸하는 경우가 있다.
다음에, 도 1의 (d)에 도시한 바와 같이, 무전해 도금법에 의해, 니켈층(22)의 위에 보호층(23)을 형성한다. 보호층(23)은 금(Au) 또는 팔라듐(Pd)이 용해되어 있는 무전해 도금액에 반도체 기판(10)을 침지함으로써, 금 도금층 또는 팔라듐 도금층으로서 형성할 수 있다. 보호층(23)은 니켈층(22)을 보호함과 함께, 배리어 메탈층(20)에 대한 땜납 성분의 습윤성을 향상시킨다고 하는 기능을 갖는다. 이와 같이 하여, 촉매층(21)과, 니켈층(22)과, 보호층(23)으로 이루어지는 배리어 메탈층(20)이 형성된다.
다음에, 도 2의 (a)에 도시한 바와 같이, 배리어 메탈층(20)이 형성된 각 전극부(11)를 덮도록 수지막(30)을 형성한다. 수지막(30)은 드라이 필름형상으로 성형된 감광성 및 절연성을 갖는 수지 재료를 반도체 기판(10)에 압착함으로써 형성할 수 있다. 다음에, 포토리소그래피에 의해 도 2의 (b)에 도시한 바와 같이, 수지막(30)에 대하여 개구부(30a)를 형성한다. 구체적으로는, 수지막(30)에서의 각 전극부(11)에 대응하는 개소에 대하여, 노광 처리 및 그 후의 현상 처리를 실시함으로써, 개구부(30a)를 형성한다.
다음에, 도 2의 (c)에 도시한 바와 같이, 개구부(30a)에 땜납 페이스트(40)를 충전한다. 땜납 페이스트(40)의 충전에 있어서는 수지막(30)의 상면에 여분의 땜납 페이스트가 다량으로 잔존하지 않도록 하는 것이 바람직하다. 그를 위해서는, 예를 들면 스키지(도시 생략)를 이용하여 수지막(30)의 상면에 도포되어 있는 여분의 땜납 페이스트를 제거하는 작업을 행하는 것이 효과적이다. 스키지로서는, 수지막(30)에 대한 손상을 경감하기 위하여, 비교적 부드러운 우레탄 고무 스키지 등을 사용하는 것이 좋다. 이러한 스키징은, 소정량의 땜납 페이스트(40)를 개구부(30a)에 대하여 확실하게 충전하기 위하여, 2회 이상 행하는 것이 바람직하다.
땜납 페이스트(40)로서는 로진, 용제, 활성제 등으로 이루어지는 플럭스 성분에 대하여, 땜납 분말을 첨가하여 혼합한 것을 이용한다. 땜납 분말을 구성하는 땜납으로서는 Sn, Pb, Cu, Ag, In, Zn, Bi, Sb, Au 등으로부터 선택되는 단체 금 속, 또는 이들로부터 선택되는 복수종의 금속으로 이루어지는 합금이 이용된다. 땜납 페이스트(40)가 미소한 개구부(30a)에 충전되는 것을 고려하면, 땜납 페이스트(40) 중의 땜납 분말은 미세 분말인 것이 좋다. 바람직하게는, 땜납 분말의 평균 입경은 20㎛ 이하이다. 그러나, 평균 입경이 너무 작으면, 땜납 페이스트의 단위 체적당 땜납의 표면적이 증대하고, 표면적 증대에 기인하여 후술하는 활성제의 필요량이 증대한다. 땜납 페이스트 중의 활성제를 허용량 이하에 억제하기 위해서는, 땜납 분말의 평균 입경은 5㎛ 이상인 것이 바람직하다.
로진으로서는, 예를 들면 중합로진, 수소첨가로진, 에스테르화로진 등을 이용할 수 있다.
용제로서는, 예를 들면 디에틸렌글리콜모노부틸에테르, 에틸렌글리콜모노페닐에테르, 2-메틸-2, 4-펜탄디올, 2-메틸-1, 3-헥산디올 등을 이용할 수 있다.
활성제로서는, 카르복실산 및/또는 유기 아민을 이용할 수 있다. 카르복실산은, 분자 구조 중에 카르복실기를 갖는 것에 기인하여, 땜납 페이스트 중에 있어 땜납 분말 표면 및 전극부 표면의 산화막 제거 능력을 발휘할 수 있다. 유기 아민은 분자 구조의 골격에 아미노기를 갖는 것에 기인하여, 땜납 페이스트 중에서 땜납 분말 표면 및 전극부 표면의 산화막 제거 능력을 발휘할 수 있다. 예를 들면, 세바신산, 숙신산, 아디핀산, 글루타르산, 트리에탄올아민, 모노에탄올아민, 트리부틸아민 등으로부터 선택되는 1 또는 2 이상의 카르복실산 및/또는 유기 아민을 사용할 수 있다. 활성제의 작용을 최대한으로 향수하기 위해서는, 땜납의 융점 부근에서 분해 혹은 기화하는 활성제를 사용한다. 또한, 활성제는, 산화 제거 능력 을 최대한으로 발휘하도록 페이스트중에 균일하게 분산할 필요가 있기 때문에, 용제 혹은 로진과의 상용성을 갖는 활성제를 이용한다.
본 발명에서의 땜납 페이스트(40)에 형태 유지성을 부여하기 위해, 플럭스에는 다시 틱소(thixo)제를 혼합해도 된다. 틱소제로서는, 예를 들면 경화피마자유, 히드록시스테아린산아미드 등을 이용할 수 있다.
본 실시 형태의 반도체 장치의 제조 방법에 있어서는, 개구부(30a)에 땜납 페이스트(40)를 충전한 후, 가열 처리에 의해, 해당 땜납 페이스트(40)에 포함되는 땜납 분말을 용융시킨다. 이에 의해, 땜납 페이스트(40)에 포함되어 있는 땜납 성분 이외의 용제 등의 성분이 휘발 소실함과 함께, 도 2의 (d)에 도시한 바와 같이, 땜납 성분이, 그 표면 장력에 의해서 대략 구형으로 응집하고, 그 후의 냉각 과정에서 고화한다. 이와 같이 하여, 배리어 메탈층(20)을 통해 전극부(11)에 고착된 땜납 범프(41)가 형성된다.
땜납 범프(41)을 형성한 후, 도 3의 (a)에 도시한 바와 같이, 수지막(30)을 반도체 기판(10)의 표면에서 제거한다. 이와 같이 하여, 외부 접속용 단자로서의 복수의 땜납 범프(41)를 갖는 반도체 장치 X가 제조된다. 수지막(30)을 제거하기 위해서는, 알칼리 용액 등의 박리액을 사용한다. 알칼리 용액으로서는, 예를 들면 모노에탄올아민이나 트리에탄올아민 등을 포함한 수용액을 이용할 수 있다.
알칼리 용액으로 이루어지는 박리액을 사용하는 경우, 박리액으로서는, 땜납 범프(41)의 부식을 방지하기 위한 방식제를 첨가한 것을 이용하는 것이 바람직하다. 방식제로서는, 예를 들면 키실리톨 등의 당 알콜, 바나진산 나트륨, 몰리브덴 산나트륨 등을 이용할 수 있다. 방식제가 첨가되어 있지 않은 알칼리 박리액을 사용하는 경우, 해당 박리액에 의해서 범프 표면이 침식되기 쉽다. 예를 들면 Sn-Pb 공정 땜납을 이용하여 땜납 범프(41)를 형성하는 경우, 수지막의 제거에 있어서, 방식제가 첨가되어 있지 않은 알칼리 박리액을 사용하면, 땜납 범프(41)를 구성하는 Sn이 선택적으로 에칭된다. 그 결과, 범프 표면에는, 고융점의 Pb의 층이 생긴다. 범프 표면에 Pb 층이 생기면, 땜납 범프(41)의 전체를 재용융시키기 위해서는, Pb의 융점 이상의 고온으로 가열할 필요가 있다.
또한, 박리액으로서는, 전극부(11) 및 배리어 메탈층(20)의 부식을 억제하기 위한 방식제를 첨가한 것을 이용하는 것이 바람직하다. 도 1의 (b)를 참조하여 상술한 무전해 도금법의 촉매 처리에 있어서는, 촉매층(21)은 전극부(11)의 위에만 형성되고, 보호막(12)의 표면에는 형성되지 않는다. 무전해 도금법에 있어서, 도금 금속은, 촉매층(21)이 형성된 개소에서 퇴적 성장하기 때문에, 니켈층(22) 및 보호층(23)은, 촉매층(21)이 형성된 전극부(11)에 대하여 부착 형성되고, 보호막(12)의 표면에 대해서는 부착 형성되지 않는다. 그 때문에, 배리어 메탈층(20)과 보호막(12)과의 사이에는, 미소한 간극이 생기기 쉽다. 이러한 간극이 존재하면, 수지막 제거용의 알칼리 박리액은 해당 간극에 진입하여 전극부(11)에 도달하는 경우가 있다. 그 때문에, 방식제가 첨가되어 있지 않은 알칼리 박리액을 사용하면, 해당 박리액에 의해서 전극부(11)가 침식되는 경우가 있는 것이다. 또한, 배리어 메탈층(20)이 알칼리 박리액에 침식되면, 배리어 메탈층(20)과 보호막(12)과의 사이의 간극은 확대되는 경향에 있어, 전극부(11)의 침식의 정도는 커 지게 된다. 이러한 배리어 메탈층(20) 및 전극부(11)의 부식을 방지하거나 억제하기 위해서, 알칼리 박리액에는 그와 같은 작용을 나타낼 수 있는 방식제를 첨가하는 것이 바람직한 것이다. 그와 같은 방식제로서는, 땜납 범프(41)에 대한 방식제로서 위에서 설명한 것과 동일한 것을 이용할 수 있다.
다음에, 반도체 장치 X에 대해서는, 땜납 범프(41)의 형상을 조정하는 것이 바람직하다. 땜납 범프(41)의 형상을 조정하기 위해서는, 우선 도 3의 (b)에 도시한 바와 같이, 땜납 범프(41)의 표면을 피복하도록 플럭스(50)를 도포한다. 플럭스(50)는 땜납 페이스트(40)에 포함되는 플럭스에 관하여 위에서 설명한 로진, 용제, 활성제 등을 포함하여, 산화막을 제거하는 기능을 나타내는 것을 사용한다. 또한, 본 발명에서는, 플럭스(50)를 대신하여, 로진 등의 고형분을 포함하지 않은 카르복실산, 예를 들면 포름산의 수용액을 범프 표면에 분무해도 된다. 이러한 방법에 의하면, 해당 수용액이 고형분을 포함하지 않기 때문에, 가열 후의 잔사를 극력 적게 할 수 있다.
다음에, 도 3의 (c)에 도시한 바와 같이, 가열 처리를 행함으로써, 땜납 범프(41)를 재용융시킨다. 이와 같이 일단 용융시킴으로써, 땜납 범프(41)의 형태를 조정하여 양호한 범프 형상으로 할 수 있다.
도 4의 (a)는 도 3의 (c)의 부분 확대도이다. 도 4의 (a)에 잘 도시되어 있는 바와 같이, 본 발명에 따르면, 땜납 범프(41)는 배리어 메탈층(20)을 통해, 반도체 기판(10)의 전극부(11) 상에 형성되어 있다. 배리어 메탈층(20)은 촉매층(21), 니켈층(22), 및 보호층(23)에 의한 적층 구조를 갖는다. 본 실시 형 태에 있어서는, 무전해 도금법에 의해 형성되는 배리어 메탈층(20)의 상표면의 일부는 도 4의 (b)에 도시한 바와 같이, 퇴피되어 있어도 된다.
본 실시 형태에 따른 반도체 장치의 제조 방법에 있어서는, 수지막(30)에서의 개구부(30a)는 포토리소그래피에 의해 형성된다. 반도체 기판(10)의 전극부(11)의 배치 피치가, 예를 들면 200㎛ 이하로 미세하여도, 포토리소그래피에 의하면, 전극부(11)에 대응하는 미세한 피치로 개구부(30a)를 수지막(30)에 대하여 높은 위치 정밀도로 형성할 수 있다. 그 때문에, 범프 형성 재료인 땜납 페이스트(40)는 각 전극부(11)에 대하여, 미세한 피치라도 높은 위치 정밀도로 공급되게 된다. 따라서, 본 실시 형태에 의하면, 반도체 기판(10)의 전극부(11)에 대하여 땜납 범프(41)를 높은 위치 정밀도로 형성하는 것이 가능하다. 또한, 수지막(30)은 땜납 범프(41)의 형성 후에 있어서, 적당한 용제에 의해 용해되어 제거된다. 그 때문에, 범프 형성 전에 메탈 마스크를 제거할 필요가 있는 메탈 마스크 인쇄법에 있어서 생길 수 있는 범프 형성 재료 내지 땜납 페이스트의 일부 결손이라는 문제는 생기지 않는다. 게다가, 가열 처리를 수반하는 범프 형성 공정에서는, 땜납 페이스트(40)를 사이에 두는 수지막(30)을 반도체 기판(10) 상에 남긴 채로 땜납 범프(41)가 형성되기 때문에, 인접하는 땜납 범프(41) 간은 쇼트하지 않는다. 이와 같이, 본 실시 형태에 있어서는, 적정량의 땜납 페이스트(40)를 높은 위치 정밀도로 공급 가능하고 또한 인접 범프(41) 사이의 쇼트가 발생하지 않기 때문에, 미세한 피치의 전극부(11)에 대하여 땜납 범프(41)를 고정밀도로 형성하는 것이 가능한 것이다.
본 실시 형태에 따른 반도체 장치의 제조 방법에 있어서는, 범프 형성용 마스크로서 반도체 기판(10)에 형성된 수지막(30)은, 그 개구부(30a)에 공급된 땜납 페이스트(40)가 가열 처리를 거쳐서 땜납 범프(41)를 일단 형성한 후에 제거된다. 땜납 범프(41)의 직경은 개구부(30a)의 개구 직경 미만이다. 따라서, 땜납 범프(41)에 저해되지 않고, 수지막(30)을 적절하게 제거할 수 있다. 수지막(30)을 적절하게 제거할 수 있기 때문에, 반도체 장치 X와, 배선 기판 등의 접속 대상물과의 사이에서, 양호한 접속 신뢰성을 달성하는 것이 가능해진다.
도 5는 반도체 장치 X를 배선 기판(70)에 대하여 플립 칩 접합한 상태를 나타낸다. 배선 기판(70)에는 미리 복수의 전극부(71)가 형성되어 있다. 복수의 전극부(71)는 반도체 장치 X의 땜납 범프(41)에 대응하는 피치로 형성되어 있다. 땜납 범프(41)는 전극부(71)에 대하여 용융 접합되어 있다. 반도체 장치 X와 배선 기판(70)과의 사이에는 언더필제(72)가 충전되어 있다. 언더필제(72)에 의해서 전극부(11) 상의 배리어 메탈층(20)과, 땜납 범프(41)와, 전극부(71)로 이루어지는 전기적 접속부, 및 반도체 장치 X 및 배선 기판(70)의 접합부 표면이 보호된다. 그 결과, 반도체 장치 X와 배선 기판(70)과의 사이에서 양호한 접속 신뢰성이 얻어진다.
도 6 및 도 7은 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법을 나타낸다. 제2 실시 형태에 있어서는, 우선 도 6의 (a)에 도시한 바와 같은 반도체 기판(10)을 준비한다. 반도체 기판(10)에는 복수의 전극부(11)와 보호막(12)이 미리 형성되어 있다. 반도체 기판(10)의 그 밖의 구성, 및 전극부(11) 및 보호막(12)에 대해서는, 제1 실시 형태에 관하여 상술한 바와 마찬가지다.
본 실시 형태에 있어서는, 이러한 반도체 기판(10)에서의 보호막(12)의 위에, 도 6의 (b)에 도시한 바와 같이, 수지막(30)을 형성한다. 수지막(30)은 드라이 필름형상으로 성형된 감광성 및 절연성을 갖는 수지 재료를 반도체 기판(10)에 압착함으로써 형성할 수 있다. 다음에, 포토리소그래피에 의해, 도 6의 (c)에 도시한 바와 같이, 수지막(30)에 대하여 개구부(30a)를 형성한다. 구체적으로는, 수지막(30)에서의 각 전극부(11)에 대응하는 개소에 대하여, 노광 처리 및 그 후의 현상 처리를 실시함으로써, 개구부(30a)를 형성한다.
다음에, 도 6의 (d)에 도시한 바와 같이, 전극부(11)의 위에, 촉매층(21)과, 니켈층(22)과, 보호층(23)으로 이루어지는 배리어 메탈층(20)을 형성한다. 형성 방법에 대해서는, 제1 실시 형태에 관하여 도 1의 (b)∼ 도 1의 (d)를 참조하여 상술한 바와 마찬가지다.
다음에, 도 7의 (a)에 도시한 바와 같이, 개구부(30a)에 땜납 페이스트(40)를 충전한다. 땜납 페이스트(40)의 구성 및 충전 방법에 대해서는, 제1 실시 형태에 관하여 상술한 바와 마찬가지다.
다음에, 가열 처리에 의해, 땜납 페이스트(40)에 포함되는 땜납 분말을 용융시킨다. 이에 의해, 땜납 페이스트(40)에 포함되어 있는 땜납 성분 이외의 용제 등의 성분이 휘발 소실함과 함께, 도 7의 (b)에 도시한 바와 같이, 땜납 성분이, 그 표면 장력에 의해 대략 구형으로 응집하고, 그 후의 냉각 과정에서 고화한다. 이와 같이 하여, 배리어 메탈층(20)을 통해 전극부(11)에 고착된 땜납 범프(41)가 형성된다.
다음에, 도 7의 (c)에 도시한 바와 같이, 수지막(30)을 반도체 기판(10)의 표면에서 제거한다. 수지막(30)을 제거하기 위해서는, 알칼리 용액 등의 박리액을 사용한다. 박리액에 대해서는, 제1 실시 형태에 관하여 상술한 바와 마찬가지다. 이와 같이 하여, 외부 접속용 단자로서의 복수의 땜납 범프(41)를 갖는 반도체 장치 X를 제조할 수 있다. 반도체 장치 X에 대해서는, 제1 실시 형태에 관하여 도 3의 (b) 및 도 3의 (c)를 참조하여 상술한 공정을 거침으로써, 땜납 범프(41)의 형태를 조정해도 된다.
본 실시 형태에 따른 반도체 장치의 제조 방법에 있어서는, 수지막(30)에서의 개구부(30a)는 포토 리소그래피에 의해 높은 위치 정밀도로 형성된다. 그 때문에, 범프 형성 재료인 땜납 페이스트(40)는 각 전극부(11)에 대하여, 미세한 피치라도 높은 위치 정밀도로 공급되게 된다. 또한, 수지막(30)은 땜납 범프(41)의 형성 후에 있어서, 적당한 용제에 의해 용해되어 제거된다. 그 때문에, 범프 형성 전에 메탈 마스크를 제거할 필요가 있는 메탈 마스크 인쇄법에 있어서 생길 수 있는 범프 형성 재료 내지 땜납 페이스트의 일부 결손이라는 문제가 생기지 않는다. 게다가, 가열 처리를 수반하는 범프 형성 공정에서는, 땜납 페이스트(40)를 사이에 두는 수지막(30)을 반도체 기판(10) 상에 남긴 채로 땜납 범프(41)가 형성되기 때문에, 인접하는 땜납 범프(41)와의 사이는 쇼트하지 않는다. 이와 같이, 본 실시 형태에 있어서는, 적정량의 땜납 페이스트(40)를 높은 위치 정밀도로 공급 가능하고 또한 인접 범프(41)와의 사이의 쇼트가 발생하지 않기 때문에, 미세한 피치의 전극부(11)에 대하여 땜납 범프(41)를 고정밀도로 형성하는 것이 가능한 것이다.
본 실시 형태에 따른 반도체 장치의 제조 방법에 있어서는, 범프 형성용 마스크로서 반도체 기판(10)에 형성된 수지막(30)은, 그 개구부(30a)에 공급된 땜납 페이스트(40)가 가열 처리를 거쳐서 땜납 범프(41)을 일단 형성한 후에 제거된다. 땜납 범프(41)의 직경은 개구부(30a)의 개구 직경 미만이다. 따라서, 땜납 범프(41)에 저해되지 않고, 수지막(30)을 적절하게 제거할 수 있다. 수지막(30)을 적절하게 제거할 수 있기 때문에, 도 5에 도시한 바와 같이, 배선 기판(70)에 대하여 반도체 장치 X를 플립칩 접합한 상태에서, 반도체 장치 X와 배선 기판(70)과의 사이에 언더필제(72)를 충전할 수 있다. 그 결과, 반도체 장치 X와 배선 기판(70)과의 사이에 있어서 양호한 접속 신뢰성을 달성할 수 있다.
게다가, 본 실시 형태에 있어서는, 전극부(11) 및 배리어 메탈층(20)의 계면, 및 배리어 메탈층(20) 및 땜납 범프(41)의 계면에서, 양호한 전기적 접속을 달성할 수 있다. 본 실시 형태에 있어서는 수지막(30)은 도 6의 (b)을 참조하여 상술한 바와 같이, 드라이 필름형상으로 성형된 수지 재료를 보호막(12)에 대하여 접합하는 것에 의해서, 형성된다. 이 때, 수지막(30)은 전극부(11)에 접촉되지 않는다. 그 때문에, 전극부(11)의 노출면은 수지막(30)에 의해 오염되지 않는다. 또한, 배리어 메탈층(20)은, 수지막(30)과 접촉하지 않고 전극부(11)의 위에 형성되어, 그와 같은 배리어 메탈층(20)의 위에 땜납 범프(41)가 적층 형성된다. 그 때문에, 배리어 메탈층(20)은, 예를 들면 수지막(30)과 접촉하여 오염되지 않는다. 이와 같이, 본 실시 형태에 의하면, 전극부(11) 및 배리어 메탈층(20)의 계면, 및 배리어 메탈층(20) 및 땜납 범프(41)의 계면에서 유기물인 수지막(30)이 잔존하는 일은 없다. 따라서, 본 실시 형태에 의하면, 전극부(11)와, 배리어 메탈층(20)과, 땜납 범프(41)와의 전기적 접속이 양호해지는 것이다.
도 8∼도 10은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법을 나타낸다. 제3 실시 형태에 있어서는, 우선 도 8의 (a)에 도시한 바와 같은 반도체 기판(10)을 준비한다. 반도체 기판(10)에는 복수의 전극부(11)과 보호막(12)이 미리 형성되어 있다. 반도체 기판(10)의 그 밖의 구성, 및 전극부(11) 및 보호막(12)에 대해서는, 제1 실시 형태에 관하여 상술한 바와 마찬가지다.
본 실시 형태에 있어서는, 이러한 반도체 기판(10)에서의 보호막(12)의 위에, 도 8의 (b)에 도시한 바와 같이, 도전막(24)을 형성한다. 도전막(24)은 Ti, Ni 또는 Cu 등의 스퍼터링이나 증착에 의해, 전극부(11) 및 보호막(12)의 표면을 피복하도록 형성된다. 다음에, 도 8의 (c)에 도시한 바와 같이, 반도체 기판(10)에 대하여 수지막(30)을 적층 형성한다. 수지막(30)은 드라이 필름형상으로 성형된 감광성 및 절연성을 갖는 수지 재료를 반도체 기판(10)에 압착함으로써 형성할 수 있다.
다음에, 포토리소그래피에 의해, 도 9의 (a)에 도시한 바와 같이, 수지막(30)에 대하여 개구부(30a)를 형성한다. 구체적으로는, 수지막(30)에서의, 각 전극부(11)에 대응하는 개소에 대하여, 노광 처리 및 그 후의 현상 처리를 실시함으로써, 개구부(30a)를 형성한다.
다음에, 도 9의 (b)에 도시한 바와 같이, 전기 도금법에 의해, 전극부(11)의 위에 배리어 메탈층(20)을 형성한다. 배리어 메탈층(20)의 형성에 있어서는, 예를 들면 우선 니켈(Ni)이 용해되어 있는 전해액에 반도체 기판(10)을 침지하여, 도전막(24)에 소정의 전위를 부여함으로써, 개구부(12a) 및 개구부(30a)에서 니켈층(22)을 형성한다. 전해액으로서는, 예를 들면 황산 니켈이나 염화 니켈 등을 주성분으로 하는 와트 욕조 등을 사용할 수 있다. 니켈층(22)의 두께는, 땜납 성분에 대한 충분한 확산 방지 기능을 확보한다고 하는 관점에서, 2㎛ 이상인 것이 바람직하다. 본 실시 형태에서는, 니켈층(22)은 그 일부가 보호막(12)에 올라가 있는 오버행의 형태를 취한다. 본 발명에서는, 이러한 형태에 한하지 않고, 전해 시간을 조절함으로써, 니켈층(22)이 보호막(12)을 올라가 있지 않은 형태로 해도 된다. 다음에, 본 실시 형태에 있어서는, 해당 니켈층(22)의 땜납 습윤성을 향상하기 위해, 금(Au) 또는 팔라듐(Pd)이 용해되어 있는 전기 도금액에 반도체 기판(10)을 침지함으로써, 금 도금층 또는 팔라듐 도금층으로서, 니켈층(22)의 위에 보호층(23)을 형성한다. 본 발명에 있어서는, 전기 도금법에 의해 형성된 니켈층(22)이 충분한 땜납 습윤성을 나타내는 경우에는, 보호층(23)은 형성하지 않아도 된다.
다음에, 도 9의 (c)에 도시한 바와 같이, 개구부(30a)에 대하여, 전기 도금법에 의해, 범프 형성 재료로서의 땜납 도금(42)를 공급한다. 구체적으로는, 땜납 재료가 용해되어 있는 전해액에 반도체 기판(10)을 침지하고, 도전막(24)에 소정의 전위를 부여함으로써, 배리어 메탈층(20)의 위에 땜납 도금(42)을 퇴적시킨다. 이 때, 충분한 량의 도금 재료를 퇴적시키면, 땜납 도금(42)의 일부가 수지막(30)에 올라가서, 오버행부(42a)가 형성된다.
다음에, 도 10의 (a)에 도시한 바와 같이, 가열 처리에 의해, 땜납 도금(42)를 일단 용융시켜, 땜납 범프(43)를 형성한다. 이 때, 표면 장력의 작용에 의해, 오버행부(42a)는 소실된다. 이와 같이 하여, 배리어 메탈층(20)을 통해 전극부(11)에 고착된 땜납 범프(43)가 형성된다.
다음에, 도 10의 (b)에 도시한 바와 같이, 수지막(30)을 반도체 기판(10)의 표면에서 제거한다. 수지막(30)을 제거하기 위해서는, 알칼리 용액 등의 박리액을 사용한다. 박리액에 대해서는, 제1 실시 형태에 관하여 상술한 바와 마찬가지다. 다음에, 도 10의 (c)에 도시한 바와 같이, 소정의 에칭액을 사용하여, 노출되어 있는 도전막(24)을 에칭 제거한다. 이와 같이 하여, 외부 접속용 단자로서의 복수의 땜납 범프(43)를 갖는 반도체 장치 X가 제조된다. 반도체 장치 X에 대해서는, 제1 실시 형태에 관하여 도 3의 (b) 및 도 3의 (c)을 참조하여 상술한 공정을 거침으로써, 도 10의 (d)에 도시한 바와 같이, 땜납 범프(43)의 형태를 조정해도 된다.
본 실시 형태에 따른 반도체 장치의 제조 방법에 있어서는, 수지막(30)에서의 개구부(30a)는 포토리소그래피에 의해 높은 위치 정밀도로 형성된다. 그 때문에, 범프 형성 재료인 땜납 도금(42)은 각 전극부(11)에 대하여, 미세한 핀치라도 높은 위치 정밀도로 공급되게 된다. 이와 같이, 본 실시 형태에 있어서는, 적정량의 땜납 도금(42)을 높은 위치 정밀도로 공급 가능하기 때문에, 미세한 피치의 전극부(11)에 대하여 땜납 범프(43)를 고정밀도로 형성하는 것이 가능한 것이다.
본 실시 형태에 따른 반도체 장치의 제조 방법에 있어서는, 범프 형성용 마 스크로서 반도체 기판(10)에 형성된 수지막(30)은, 그 개구부(30a)에 공급된 땜납 도금(42)이 가열 처리를 거쳐서 땜납 범프(43)를 일단 형성한 후에 제거된다. 즉, 오버행부(42a)가 소실된 후에, 수지막(30)은 제거된다. 따라서, 오버행부(42a)에 저해되지 않고, 수지막(30)을 적절하게 제거할 수 있다. 수지막(30)을 적절하게 제거할 수 있기 때문에, 도 5에 도시한 바와 같이, 배선 기판(70)에 대하여 반도체 장치 X를 플립 칩 접합한 상태에서, 반도체 장치 X와 배선 기판(70)과의 사이에 언더필제(72)를 충전할 수 있다. 그 결과, 반도체 장치 X와 배선 기판(70)과의 사이에서 양호한 접속 신뢰성을 달성할 수 있다.
<실시예>
다음에, 본 발명의 실시예에 대하여 기재한다. 실시예 1∼6은 상술의 제1 실시 형태에 대응한다. 또, 실시예 7∼12는 제2 실시 형태에 대응하여, 실시예 13∼16은 제3 실시 형태에 대응한다.
(실시예 1)
3000개의 Al 전극(전극 직경: 70㎛, 전극 피치: 150㎛)를 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼를, 딘케이트 처리액(상품명: 아르몬 EN, 매루텍스제)에 대하여, 30℃ 및 5분간의 조건으로 침지하였다. 이에 의해서, 각 Al 전극 표면에 촉매층으로서의 두께 0.1㎛의 Zn막이 형성되었다. 다음에, 해당 웨이퍼를 무전해 Ni-P 도금액(상품명 : 님덴 NPR-4, 우에무라공업제)에 대하여, 80℃ 및 30분간의 조건으로 침지하였다. 이에 의해서, Al 전극 상에 Zn막을 통해, 니켈층으로서의 두께 6㎛의 Ni-P층이 형성되었다. 다음에, 해당 웨이퍼를, 무전해 Au 도금 액(상품명: 프레셔스 파브IG7903, 일본 일렉트로플레이팅·엔지니어스제)에 대하여, 60℃ 및 5분간의 조건으로 침지하였다. 이것에 의해서, 니켈층에 대하여, 두께 0.1㎛의 Au막이 형성되었다. 이와 같이 하여, 각 Al 전극 상에 배리어 메탈층을 형성하였다.
다음에, 수지막으로서의 두께 50㎛의 필름형상의 아크릴레이트 수지(상품명: NIT-250, 니치고모톤제)를, 웨이퍼에서의 배리어 메탈층 형성측에 대하여, 105℃ 및 하중 3.5kgf/㎠의 조건으로 열압착하였다. 다음에, 유리 마스크를 이용하여, 전극에 대응하는 개소이외의 아크릴레이트 수지를 노광한 후, 2.3%의 테트라메틸암모늄하이드로옥사이드 수용액을 작용시킴으로써, 아크릴레이트 수지에서의 전극 대응 개소에 직경 125㎛의 개구부를 형성하였다.
다음에, 63% Sn-Pb 공정 땜납으로 이루어지는 입경 25㎛ 이하의 땜납 분말을 포함하는 땜납 페이스트를, 2회의 스키징에 의해서, 아크릴레이트 수지의 개구부에 충전하였다. 다음에, 땜납 페이스트를 220℃에서 일단 가열 용융시켜, 각 Al 전극 상에 땜납 범프를 형성하였다. 다음에, 알칼리 성분으로서의 모노에탄올아민 5%, 및 방식제로서의 바나진산 나트륨 1%을 포함하는 수용액을 작용시킴으로써, 웨이퍼 상의 아크릴레이트 수지를 제거하였다.
다음에, 땜납 범프에 대하여 플럭스(상품명: R5003, 알파메탈즈사제)를 도포하였다. 다음에, 땜납 범프를 220℃에서 일단 가열 용융시켜, 각 Al 전극 상의 땜납 범프의 형상을 조정하였다. 그 결과, 높이 75㎛에서 변동 1.5㎛의 고정밀도의 범프를 형성할 수 있었다. 여기서 변동이란, 통계학 상의 표준 편차 σ에 기초하 는 값을 말하는 것으로 한다.
(실시예 2)
3000개의 Al 전극(전극 직경: 70㎛, 전극 피치: 150㎛)를 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼를, Pd 처리액(상품명: 엔플레이트액티베이터440, 매루텍스제)에 대하여, 30℃ 및 7분간의 조건으로 침지하였다. 이것에 의해서, 각 Al 전극 표면에, 촉매층으로서의 두께 0.1㎛의 Pd막이 형성되었다. 다음에, 실시예 1과 마찬가지로 하여, Al 전극 상에 Pd막을 통해, Ni-P층 및 이것에 계속해서 Au막을 형성하였다. 이와 같이 하여,, 각 Al 전극 상에 배리어 메탈층을 형성하였다.
배리어 메탈층을 형성한 후의 공정에 대해서는, 실시예 1과 마찬가지로 하여, 아크릴레이트 수지의 열압착, 이 수지막에서의 개구부의 형성, 이 개구부에의 땜납 페이스트의 충전, 땜납 범프의 형성, 아크릴레이트 수지의 제거, 땜납 범프에 대한 플럭스의 도포, 및 땜납 범프의 형상 조정을 행하였다. 그 결과, 높이가 74.5㎛에서 변동 1.5㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 3)
3000개의 Al 전극(전극 직경: 70㎛, 전극 피치: 150㎛)을 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼를, 딘케이트 처리액, (상품명: 아르몬EN, 매루텍스제)에 대하여, 30℃ 및 5분간의 조건으로 침지하였다. 이것에 의해서, 각 Al 전극 표면에, 촉매층으로서의 두께 0.1㎛의 Zn막이 형성되었다. 다음에, 해당 웨이퍼를, 무전해 Ni-B 도금액(상품명: 니블론, 월드 메탈제)에 대하여, 80℃ 및 40분간 의 조건으로 침지하였다. 이것에 의해서, Al 전극 상에 Zn막을 통해, 니켈층으로서의 두께 6㎛의 Ni-B 막이 형성되었다. 다음에, 실시예 1과 마찬가지로 하여, Ni-B층 상에 Au막을 형성하였다. 이와 같이 하여, 각 Al 전극 상에 배리어 메탈층을 형성하였다.
배리어 메탈층을 형성한 후의 공정에 대해서는, 실시예 1과 마찬가지로 하여, 아크릴레이트 수지의 열압착, 이 수지막에서의 개구부의 형성, 그 개구부에의 땜납 페이스트의 충전, 땜납 범프의 형성, 아크릴레이트 수지의 제거, 땜납 범프에 대한 플럭스의 도포, 및 땜납 범프의 형상 조정을 행하였다. 그 결과, 높이 75㎛에서 변동 1.4㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 4)
아크릴레이트 수지의 개구부에 충전한 땜납 페이스트에 포함되는 땜납 분말에 대하여, 63% Sn-Pb 공정 땜납을 대신하여, Sn-3.5% Ag 공정 땜납을 채용하고, 또한 범프 형성 시 및 범프 형상 조정 시에서의 가열 온도를 220℃ 대신에 260℃로 한 것 이외에는, 실시예 1과 마찬가지로 하여 범프를 형성하였다. 그 결과, 높이 75㎛에서 변동 1.3㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 5)
범프 형상 조정 시에 있어서, 땜납 범프에 대하여 플럭스를 도포한 후에 땜납 범프를 220℃에서 일단 가열 용융시키는 방법 대신에, 땜납 범프에 대하여 감압하(100torr)에서 70%의 포름산 수용액을 도포함과 함께 땜납 범프를 220℃에서 일단 가열 용융하는 방법을 채용한 이외는, 실시예 1과 마찬가지로 하여 범프를 형성 하였다. 그 결과, 높이 75.5㎛에서 변동 1.5㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 6)
3000개의 Al 전극(전극 직경: 70㎛, 전극 피치: 150㎛)을 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼 대신에, 3000개의 Cu 전극(전극 직경: 70㎛, 전극 피치: 150㎛)을 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼를 사용한 것 이외에는, 실시예 1과 마찬가지로 하여, 범프를 형성하였다. 그 결과, 높이 74㎛에서 변동 1.5㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 7)
3000개의 Al 전극(전극 직경: 70㎛, 전극 피치: 150㎛)을 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼의 전극 형성측에 대하여, 수지막으로서의 두께 50㎛의 필름형상의 아크릴레이트 수지(상품명: NIT-250, 니치고모톤제)를, 105℃ 및 하중 3.5kgf/㎠의 조건으로 열압착하였다. 다음에, 유리 마스크를 이용하여, 전극에 대응하는 개소 이외의 아크릴레이트 수지를 노광하여, 2.3%의 테트라메틸암모늄하이드로옥사이드 수용액을 작용시킴으로써, 아크릴레이트 수지에서의 전극 대응 개소에 직경 125㎛의 개구부를 형성하였다. 다음에, 해당 웨이퍼를 딘케이트 처리액(상품명: 아르몬 EN, 매루텍스제)에 대하여, 30℃ 및 5분간의 조건으로 침지하였다. 이것에 의해서, 각 Al 전극 표면에, 촉매층으로서의 두께 0.1㎛의 Zn막이 형성되었다. 다음에, 해당 웨이퍼를, 무전해 Ni-P 도금액(상품명: 님덴 NPR-4, 우에무라공업제)에 대하여, 80℃ 및 30분간의 조건으로 침지하였다. 이것에 의해서, Al 전극 상에, Zn막을 통해, 니켈층으로서의 두께 6㎛의 Ni-P 층이 형성되었다. 다음에, 해당 웨이퍼를, 무전해 Au 도금액(상품명: 프레셔스파브 IG7903, 일본 일렉트로플레이팅·엔지니어스제)에 대하여, 60℃ 및 5분간의 조건으로 침지하였다. 이에 의해서, 니켈층에 대하여, 두께 0.1㎛의 Au막이 형성되었다. 이와 같이 하여, 각 Al 전극 상에 배리어 메탈층을 형성하였다.
다음에, 63% Sn-Pb 공정 땜납으로 이루어지는 입경 25㎛ 이하의 땜납 분말을 포함하는 땜납 페이스트를, 2회의 스키징에 의해서, 아크릴레이트 수지의 개구부에 충전하였다. 다음에, 땜납 페이스트를 220℃로 일단 가열 용융시켜, 상술된 바와 같이 배리어 메탈층이 형성된 각 Al 전극 상에 땜납 범프를 형성하였다. 다음에, 알칼리 성분으로서의 모노에탄올아민 5%, 및 방식제로서의 바나진산 나트륨 1%를 포함하는 수용액을 작용시킴으로써, 웨이퍼 상의 아크릴레이트 수지를 제거하였다. 다음에, 땜납 범프에 대하여 플럭스(상품명: R5003, 알파 메탈즈사제)를 도포하였다. 다음에, 땜납 범프를 220℃에서 일단 가열 용융시켜, 각 Al 전극 상의 땜납 범프의 형상을 조정하였다. 그 결과, 높이가 70㎛에서 변동 1.5㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 8)
3000개의 Al 전극(전극 직경: 70㎛, 전극 피치: 150㎛)을 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼의 전극 형성측에 대하여, 수지막으로서의 두께 50㎛의 필름형상의 아크릴레이트 수지(상품명: NIT -250, 니치고모톤제)를, 105℃ 및 하중 3.5kgf/㎤의 조건으로 열압착하였다. 다음에, 유리 마스크를 이용하여, 전극 에 대응하는 개소 이외의 아크릴레이트 수지를 노광하고, 2.3%의 테트라메틸암모늄하이드로옥사이드 수용액을 작용시킴으로써, 아크릴레이트 수지에서의 전극 대응 개소에 직경 125㎛의 개구부를 형성하였다. 다음에, 해당 웨이퍼를 Pd 처리액(상품명: 염플레이트 액티베니터 440, 매루텍스제)에 대하여, 30℃ 및 7분간의 조건으로 침지하였다. 이것에 의해서, 각 Al 전극 표면에, 촉매층으로서의 두께 0.1㎛의 Pd막이 형성되었다. 다음에, 실시예 7과 마찬가지로 하여, Al 전극 상에 Pd막을 통해, Ni-P 층 및 이것에 계속해서 Au막을 형성하였다. 이와 같이 하여, 각 Al 전극 상에 배리어 메탈층을 형성하였다.
배리어 메탈층을 형성한 후의 공정에 대해서는, 실시예 7과 마찬가지로 하여, 아크릴레이트 수지의 개구부에의 땜납 페이스트의 충전, 땜납 범프의 형성, 아크릴레이트 수지의 제거, 땜납 범프에 대한 플럭스의 도포, 및 땜납 범프의 형상 조정을 행하였다. 그 결과, 높이가 69㎛에서 변동 1.3㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 9)
3000개의 Al 전극(전극 직경: 70㎛, 전극 피치: 150㎛)을 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼의 전극 형성측에 대하여, 수지막으로서의 두께 50㎛의 필름형상의 아크릴레이트 수지(상품명: NIT-250, 니치고모톤제)를, 105℃ 및 하중 3.5kgf/㎠의 조건으로 열압착하였다. 다음에, 유리 마스크를 이용하여, 전극에 대응하는 개소 이외의 아크릴레이트 수지를 노광하고, 2.3%의 테트라메틸암모늄하이드로옥사이드 수용액을 작용시킴으로써, 아크릴레이트 수지에서의 전극 대응 개소에 직경 125㎛의 개구부를 형성하였다. 다음에, 해당 웨이퍼를 딘케이트 처리액(상품명: 아르몬EN, 매루텍스제)에 대하여, 30℃ 및 5분간의 조건으로 침지하였다. 이에 의해서, 각 Al 전극 표면에, 촉매층으로서의 두께 0.1㎛의 Zn막이 형성되었다. 다음에, 해당 웨이퍼를 무전해 Ni-B 도금액(상품명: 니블론, 월드메탈제)에 대하여, 80℃ 및 40분간의 조건으로 침지하였다. 이것에 의해서, Al 전극 상에, Zn막을 통해, 니켈층으로서의 두께 6㎛의 Ni-B 층이 형성되었다. 다음에, 실시예 7과 마찬가지로 하여, Ni-B층 상에 Au막을 형성하였다. 이와 같이 하여, 각 Al 전극 상에 배리어 메탈층을 형성하였다.
배리어 메탈층을 형성한 후의 공정에 대해서는, 실시예 7과 마찬가지로 하여, 아크릴레이트 수지의 개구부에의 땜납 페이스트의 충전, 땜납 범프의 형성, 아크릴레이트 수지의 제거, 땜납 범프에 대한 플럭스의 도포, 및 땜납 범프의 형상 조정을 행하였다. 그 결과, 높이가 70㎛에서 변동 1.5㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 10)
아크릴레이트 수지의 개구부에 충전되는 땜납 페이스트에 포함되는 땜납 분말에 대하여, 63% Sn-Pb 공정 땜납을 대신하여 Sn-3.5% Ag 공정 땜납을 채용하고, 또한 범프 형성 시 및 범프 형상 조정 시에서의 가열 온도를 220℃를 대신하여 260℃로 한 것 이외에는, 실시예 7과 마찬가지로 하여 범프를 형성하였다. 그 결과, 높이가 70㎛에서 변동 1.2㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 11)
범프 형상 조정 시에 있어서, 땜납 범프에 대하여 플럭스를 도포한 후에 땜납 범프를 220℃에서 일단 가열 용융시키는 방법을 대신하여 땜납 범프에 대하여 감압 하(100torr)에서 70%의 포름산 수용액을 도포함과 함께 땜납 범프를 220℃에서 일단 가열 용융하는 방법을 채용한 것 이외에는 실시예 7과 마찬가지로 하여 범프를 형성하였다. 그 결과, 높이가 71㎛에서 변동 1.5㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 12)
3000개의 Al 전극(전극 직경: 70㎛, 전극 피치: 150㎛)을 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼를 대신하여, 3000개의 Cu 전극(전극 직경: 70㎛, 전극 피치: 150㎛)을 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼를 사용한 것 이외에는 실시예 7과 마찬가지로 하여 범프를 형성하였다. 그 결과, 높이 70㎛에서 변동 1.5㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 13)
3000개의 Al 전극(전극 직경: 70㎛, 전극 피치: 150㎛)을 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼의 전극 형성측에 대하여, 전기 도금용 시드층으로서, 스퍼터법에 의해, Ti층(두께 0.1㎛) 및 이 위에 Ni층(두께 0.1㎛)을 형성하였다. 다음에, 해당 웨이퍼의 시드층 상에 수지막으로서의 두께 25㎛의 필름형상의 아크릴레이트 수지(상품명: NIT-225, 니치고모톤제)를, 105℃ 및 하중 3.5kgf/㎠의 조건으로 열압착하였다. 다음에, 유리 마스크를 이용하여, 전극에 대응하는 개소 이외의 아크릴레이트 수지를 노광하고, 2.3%의 테트라메틸암모늄하이드로옥사이드 수용액을 작용시킴으로써, 아크릴레이트 수지에서의 전극 대응 개소에 직경 125㎛의 개구부를 형성하였다. 다음에, 해당 웨이퍼를, 전해 Ni 도금액(상품명: 미크로파브 Ni100, EIAJ 제)에 침지하고, 전류 밀도 0.3A/d㎡의 조건으로 도금 처리를 실시함으로써, 두께 6㎛의 니켈층을 형성하였다. 다음에, 해당 웨이퍼를, 전해 63% Sn-Pb 공정 땜납 도금액(상품명: MXM03069-574A1, 이시하라약품제)에 침지하고, 전류 밀도 0.3A/d㎡의 조건으로 도금 처리를 실시함으로써, 니켈층 상에 두께 30㎛의 뱅크층을 형성하였다. 다음에, 땜납 도금을 220℃에서 일단 가열 용융시킴으로써, 각 Al 전극 상에 땜납 범프를 형성하였다.
다음에, 알칼리 성분으로서의 모노에탄올아민 5%, 및 방식제로서의 바나진산나트륨 1%를 포함하는 수용액을 작용시킴으로써, 웨이퍼 상의 아크릴레이트 수지를 제거하였다. 다음에, 땜납 범프에 대하여 플럭스(상품명: R5003, 알파메탈즈사제)를 도포하였다. 다음에, 땜납 범프를 220℃에서 일단 가열 용융시켜, 각 Al 전극 상의 땜납 범프의 형상을 조정하였다. 그 결과, 높이가 74㎛에서 변동 1.5㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 14)
땜납층의 형성에 있어서, 전해 63% Sn-Pb 공정 땜납 도금액(상품명: MXM03069-574A1, 이시하라약품제)을 대신하여, 전해 Sn-3.5% Ag 공정 땜납 도금액(상품명: TS-140BASE, 이시하라약품제)을 사용하고, 또한 범프 형성 시 및 범프 형상 조정 시에서의 가열 온도를 220℃를 대신하여 260℃로 한 것 이외에는, 실시예 13과 마찬가지로 하여 범프를 형성하였다. 그 결과, 높이가 75㎛에서 변동 1.5㎛ 의 고정밀도의 범프를 형성할 수 있었다.
(실시예 15)
3000개의 Al 전극(전극 직경: 70㎛, 전극 피치: 150㎛)을 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼를 대신하여, 3000개의 Cu 전극(전극 직경: 70㎛, 전극 피치: 150㎛)을 갖는 반도체 소자가 120개 제조되어 있는 웨이퍼를 사용한 이외는, 실시예 13과 마찬가지로 하여 범프를 형성하였다. 그 결과, 높이가 74㎛에서 변동 1.5㎛의 고정밀도의 범프를 형성할 수 있었다.
(실시예 16)
범프 형상 조정 시에 있어서, 땜납 범프에 대하여 플럭스를 도포한 후에 땜납 범프를 220℃에서 일단 가열 용융시키는 방법을 대신하여, 땜납 범프에 대하여 감압하(100torr)에서 70%의 포름산 수용액을 도포함과 함께 땜납 범프를 220℃에서 일단 가열 용융하는 방법을 채용한 것 이외에는, 실시예 13과 마찬가지로 하여 범프를 형성하였다. 그 결과, 높이가 74㎛에서 변동 1.5㎛의 고정밀도의 범프를 형성할 수 있었다.
이상을 정리하여, 본 발명의 구성 및 그 변형을 이하에 부기로서 열거한다.
(부기 1) 전극부를 갖는 반도체 기판에 대하여, 상기 전극부를 덮도록 수지막을 형성하는 수지막 형성 공정과,
상기 수지막에 대하여 상기 전극부에 대응하는 위치에 개구부를 형성하는 개구부 형성 공정과,
상기 개구부에 범프 형성 재료를 공급하는 공급 공정과,
가열 처리를 행함으로써, 상기 개구부에 범프를 형성하는 범프 형성 공정과,
상기 수지막을 제거하는 제거 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 2) 상기 수지막 형성 공정 전에, 무전해 도금법에 의해, 상기 전극부 상에 배리어 메탈층을 형성하는 공정을 더 포함하고, 상기 개구부 형성 공정에서는, 상기 수지막에 대하여, 상기 배리어 메탈층이 노출되도록 개구부를 형성하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 3) 상기 개구부 형성 공정 후에, 무전해 도금법에 의해, 상기 전극부 상에 배리어 메탈층을 형성하는 공정을 더 포함하는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 4) 상기 배리어 메탈층을 형성하는 공정은, 상기 전극부 상에 촉매층을 형성하는 공정과, 상기 촉매층의 위에, Ni-P, Ni-B, 또는 Ni-P-B의 조성을 갖는 무전해 니켈 도금층을 형성하는 공정과, 상기 무전해 니켈 도금층 위에, 무전해 금 도금층 또는 무전해 팔라듐 도금층을 형성하는 공정을 포함하는 부기 2 또는 3에 기재된 반도체 장치의 제조 방법.
(부기 5) 상기 촉매층은 Zn 또는 Pd를 포함하는 부기 4에 기재된 반도체 장치의 제조 방법.
(부기 6) 상기 범프 형성 재료는 Sn, Pb, Cu, Ag, In,, Zn, Bi, Sb, Au로 이루어지는 군으로부터 선택되는 금속을 함유하는 땜납 분말을 포함하는 땜납 페이스트인 부기 1 내지 5 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 7) 상기 수지막 형성 공정 전에, 상기 반도체 기판에 대하여, 상기 전극부를 덮도록 도전막을 형성하는 공정과, 상기 개구부 형성 공정 후에, 전기 도금법에 의해, 상기 전극부 상에 배리어 메탈층을 형성하는 공정을 더 포함하고, 상기 공급 공정에서는 전기 도금법에 의해, 상기 배리어 메탈층 위에 상기 범프 형성 재료를 퇴적시키는 부기 1에 기재된 반도체 장치의 제조 방법.
(부기 8) 상기 수지막 형성 공정에서는, 감광성을 갖는 필름형상 수지 조성물을, 상기 수지막으로서 상기 반도체 기판에 접합하는 부기 1 내지 7 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 9) 상기 제거 공정에서는, pH8∼13의 박리액을 사용하여, 상기 수지막을 제거하는 부기 1 내지 8 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 10) 상기 박리액은 아민을 포함하는 부기 9에 기재된 반도체 장치의 제조 방법.
(부기 11) 상기 박리액은 상기 범프의 부식을 억제하기 위한 방식제를 포함하는 부기 9 또는 10에 기재된 반도체 장치의 제조 방법.
(부기 12) 상기 박리액은 상기 배리어 메탈층 및 상기 전극부의 부식을 억제하기 위한 방식제를 포함하는 부기 9 내지 11 중 어느 하나에 기재된 반도체 장치의 제조 방법.
(부기 13) 플럭스 또는 카르복실산에 의해 상기 범프를 피복하는 공정과, 상기 범프가 일단 용융하도록 가열 처리를 행하는 공정을 더 포함하는 부기 1 내지 12 중 어느 하나 기재된 반도체 장치의 제조 방법.
본 발명에 따르면, 반도체 장치를 제조하는 데 있어서, 미세한 피치의 전극부에 대하여 범프를 고정밀도로 형성할 수 있다. 또, 본 발명에 의하면, 접속 대상물과의 사이에서 양호한 접속 신뢰성을 달성하는 것이 가능한 반도체 장치를 제조할 수 있다. 본 발명에 의해 얻어지는 반도체 장치는 고밀도 실장에 적합하다.

Claims (11)

  1. 전극부를 갖는 반도체 기판에 대하여, 상기 전극부를 덮도록 수지막을 형성하는 수지막 형성 공정과,
    상기 수지막에 대하여, 상기 전극부에 대응하는 위치에 개구부를 형성하는 개구부 형성 공정과,
    상기 개구부에 범프 형성 재료를 공급하는 공급 공정과,
    가열 처리를 행함으로써, 상기 개구부에 범프를 형성함과 함께, 상기 수지막에 의해 인접하는 범프 간의 쇼트를 방지하는 범프 형성 공정과,
    상기 수지막을 제거하는 제거 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 수지막 형성 공정 전에, 무전해 도금법에 의해, 상기 전극부 상에 배리어 메탈층을 형성하는 공정을 더 포함하며, 상기 개구부 형성 공정에서는, 상기 수지막에 대하여, 상기 배리어 메탈층이 노출되도록 개구부를 형성하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 개구부 형성 공정 후에, 무전해 도금법에 의해, 상기 전극부 상에 배리어 메탈층을 형성하는 공정을 더 포함하는 반도체 장치의 제조 방법.
  4. 제2항에 있어서,
    상기 배리어 메탈층을 형성하는 공정은, 상기 전극부 상에 촉매층을 형성하는 공정과, 해당 촉매층 상에, Ni-P, Ni-B, 또는 Ni-P-B의 조성을 갖는 무전해 니켈 도금층을 형성하는 공정과, 해당 무전해 니켈 도금층의 위에, 무전해 금 도금층 또는 무전해 팔라듐 도금층을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 범프 형성 재료는 Sn, Pb, Cu, Ag, In, Zn, Bi, Sb, Au로 이루어지는 군으로부터 선택되는 금속을 함유하는 땜납 분말을 포함하는 땜납 페이스트인 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 수지막 형성 공정 전에, 상기 반도체 기판에 대하여, 상기 전극부를 덮도록 도전막을 형성하는 공정과, 상기 개구부 형성 공정 후에 전기 도금법에 의해 상기 전극부 상에 배리어 메탈층을 형성하는 공정을 더 포함하고, 상기 공급 공정에서는 전기 도금법에 의해 상기 배리어 메탈층의 위에 상기 범프 형성 재료를 퇴적시키는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 제거 공정에서는 pH8∼13의 박리액을 사용하여, 상기 수지막을 제거하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 박리액은 아민을 포함하는 반도체 장치의 제조 방법.
  9. 제7항에 있어서,
    상기 박리액은 상기 범프의 부식을 억제하기 위한 방식제를 포함하는 반도체 장치의 제조 방법.
  10. 제7항에 있어서,
    상기 박리액은 배리어 메탈층 및 상기 전극부의 부식을 억제하기 위한 방식제를 포함하는 반도체 장치의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    플럭스 또는 카르복실산에 의해 상기 범프를 피복하는 공정과, 해당 범프가 일단 용융되도록 가열 처리를 행하는 공정을 더 포함하는 반도체 장치의 제조 방법.
KR1020020070402A 2001-11-15 2002-11-13 반도체 장치의 제조 방법 KR100963372B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00350720 2001-11-15
JP2001350720 2001-11-15
JPJP-P-2002-00247847 2002-08-27
JP2002247847A JP3615206B2 (ja) 2001-11-15 2002-08-27 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080125793A Division KR100894929B1 (ko) 2001-11-15 2008-12-11 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030040138A KR20030040138A (ko) 2003-05-22
KR100963372B1 true KR100963372B1 (ko) 2010-06-15

Family

ID=26624544

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020020070402A KR100963372B1 (ko) 2001-11-15 2002-11-13 반도체 장치의 제조 방법
KR1020080125793A KR100894929B1 (ko) 2001-11-15 2008-12-11 반도체 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020080125793A KR100894929B1 (ko) 2001-11-15 2008-12-11 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US6689639B2 (ko)
JP (1) JP3615206B2 (ko)
KR (2) KR100963372B1 (ko)
CN (1) CN1220250C (ko)
TW (1) TWI275144B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP2004349440A (ja) * 2003-05-22 2004-12-09 Renesas Technology Corp フリップチップ実装方法
TWI220304B (en) * 2003-06-20 2004-08-11 Advanced Semiconductor Eng Flip-chip package substrate and flip-chip bonding process thereof
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP4726409B2 (ja) * 2003-09-26 2011-07-20 京セラ株式会社 半導体素子及びその製造方法
JP2005116632A (ja) 2003-10-03 2005-04-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
JP3829860B2 (ja) * 2004-01-30 2006-10-04 株式会社デンソー 半導体チップの製造方法
JP2005268425A (ja) * 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2006032619A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 低耐熱性表面実装部品及びこれをバンプ接続した実装基板
US20060024943A1 (en) * 2004-07-30 2006-02-02 Kang Sung K Prevention and control of intermetallic alloy inclusions that form during reflow of Pb free, Sn rich, solders in contacts in microelectronic packaging in integrated circuit contact structures where electroless Ni(P) metallization is present
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
TWI236048B (en) * 2004-10-21 2005-07-11 Advanced Semiconductor Eng Method for flip chip bonding by utilizing an interposer with embeded bumps
JP4822694B2 (ja) * 2004-11-22 2011-11-24 京セラ株式会社 半導体素子及び半導体素子実装基板
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
TWI253697B (en) * 2005-04-08 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a flip chip package
US20070111500A1 (en) * 2005-11-01 2007-05-17 Cowens Marvin W Method and apparatus for attaching solder balls to substrate
KR100718169B1 (ko) * 2006-01-12 2007-05-15 한국과학기술원 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
JP2007220959A (ja) * 2006-02-17 2007-08-30 Fujitsu Ltd 半導体装置及びその製造方法
JP5162851B2 (ja) 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
JP5570727B2 (ja) * 2006-12-25 2014-08-13 ローム株式会社 半導体装置
JP5058714B2 (ja) * 2007-08-21 2012-10-24 スパンション エルエルシー 半導体装置及びその製造方法
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
KR20090080623A (ko) * 2008-01-22 2009-07-27 삼성전기주식회사 포스트 범프 및 그 형성방법
KR100975654B1 (ko) * 2008-02-26 2010-08-17 한국과학기술원 Ｃｏ가 첨가된 Ｓｎ-3.5Ａｇ 솔더와 Ｎｉ-Ｐ 하부금속층간의 접합 신뢰성이 향상된 솔더 접합 구조
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP2010232230A (ja) * 2009-03-25 2010-10-14 Casio Computer Co Ltd 半導体装置およびその製造方法
US9627254B2 (en) 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
EP2449582A4 (en) * 2009-07-02 2013-06-12 Flipchip Internat L L C METHODS AND STRUCTURES FOR VERTICAL COLUMN INTERCONNECTION
JP5307669B2 (ja) 2009-09-09 2013-10-02 東京エレクトロン株式会社 半導体装置の製造方法及び電気的接続を得る方法
JP5508802B2 (ja) * 2009-09-30 2014-06-04 株式会社東芝 半導体装置の製造方法
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
CN102034721B (zh) 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
CN102034720B (zh) 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
JP6111584B2 (ja) * 2012-03-06 2017-04-12 三菱マテリアル株式会社 はんだバンプの製造方法
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
KR101362306B1 (ko) * 2012-06-05 2014-02-13 주식회사 심텍 인쇄회로기판의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214421A (ja) * 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
JP2001083713A (ja) * 1999-09-10 2001-03-30 Tokyo Ohka Kogyo Co Ltd ホトレジスト用剥離液およびこれを用いたホトレジスト剥離方法
JP2001244283A (ja) * 1999-12-20 2001-09-07 Fujitsu Ltd 半導体装置の製造方法及び電子部品の実装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015436B2 (ja) 1990-09-25 2000-03-06 株式会社東芝 半導体装置およびその接続方法
JP2784122B2 (ja) 1992-10-29 1998-08-06 ローム株式会社 半導体装置の製法
JP3266414B2 (ja) 1994-05-09 2002-03-18 三菱電機株式会社 はんだ供給法
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JPH104098A (ja) * 1996-06-14 1998-01-06 Denso Corp バンプ電極形成方法
JP3352352B2 (ja) * 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法
US6028011A (en) 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JPH11340270A (ja) 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd はんだバンプ形成方法及び半導体モジュールの製造方法
JPH11260847A (ja) * 1998-03-13 1999-09-24 Fujitsu Ltd 半田バンプの形成方法
US6465879B1 (en) * 1999-10-19 2002-10-15 Citizen Watch Co., Ltd. Structure for mounting semiconductor device, method of mounting same, semiconductor device, and method of fabricating same
JP3636429B2 (ja) 2000-11-27 2005-04-06 株式会社ミツトヨ 波長安定化標準光源

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214421A (ja) * 1997-10-13 1999-08-06 Matsushita Electric Ind Co Ltd 半導体素子の電極形成方法
JP2001083713A (ja) * 1999-09-10 2001-03-30 Tokyo Ohka Kogyo Co Ltd ホトレジスト用剥離液およびこれを用いたホトレジスト剥離方法
JP2001244283A (ja) * 1999-12-20 2001-09-07 Fujitsu Ltd 半導体装置の製造方法及び電子部品の実装方法

Also Published As

Publication number Publication date
KR100894929B1 (ko) 2009-04-27
JP3615206B2 (ja) 2005-02-02
CN1420527A (zh) 2003-05-28
KR20030040138A (ko) 2003-05-22
US6689639B2 (en) 2004-02-10
JP2003218152A (ja) 2003-07-31
US20030096494A1 (en) 2003-05-22
KR20090006037A (ko) 2009-01-14
TW200300582A (en) 2003-06-01
CN1220250C (zh) 2005-09-21
TWI275144B (en) 2007-03-01

Similar Documents

Publication Publication Date Title
KR100963372B1 (ko) 반도체 장치의 제조 방법
KR100514230B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
US6013571A (en) Microelectronic assembly including columnar interconnections and method for forming same
JP3819806B2 (ja) バンプ電極付き電子部品およびその製造方法
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
KR100733556B1 (ko) 범프 형성 방법
JP4453919B2 (ja) バンプ電極付き電子部品の製造方法
JP2006100844A (ja) バンプ電極付き電子部品
JP4025322B2 (ja) 半導体装置の製造方法
JP3813497B2 (ja) バンプ形成方法および半導体装置の実装構造体
KR100726059B1 (ko) 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
JP2006086542A (ja) バンプ電極付き電子部品
GB2403173A (en) Soldering refractory metal surfaces
JP2006157037A (ja) バンプ電極付き電子部品の製造方法およびバンプ電極付き電子部品
JP2006054498A (ja) バンプ電極付き電子部品の製造方法
JP2006086543A (ja) バンプ電極付き電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 10