JP2004349440A - フリップチップ実装方法 - Google Patents

フリップチップ実装方法 Download PDF

Info

Publication number
JP2004349440A
JP2004349440A JP2003144390A JP2003144390A JP2004349440A JP 2004349440 A JP2004349440 A JP 2004349440A JP 2003144390 A JP2003144390 A JP 2003144390A JP 2003144390 A JP2003144390 A JP 2003144390A JP 2004349440 A JP2004349440 A JP 2004349440A
Authority
JP
Japan
Prior art keywords
film
pad portion
chip
opening
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003144390A
Other languages
English (en)
Inventor
Yasushi Maeda
容志 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003144390A priority Critical patent/JP2004349440A/ja
Priority to US10/687,085 priority patent/US6943059B2/en
Publication of JP2004349440A publication Critical patent/JP2004349440A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

【課題】この発明は、アンダーフィル樹脂を用いたフリップチップ実装方法により、半導体チップとアセンブル基板とを接続したときに、容易に両者が剥がれることの無い、フリップチップ実装方法を提供することを目的とする。
【解決手段】パッシベーション膜７で覆われているパッド部５を有する半導体チップ１５を用意し、パッド部５上のパッシベーション膜７を除去することにより、パッド部５を露出させる。次に、パッド部５が露出するような開口部１２を有するポリイミド膜１３を、パッシベーション膜７上に形成する。その後、半田バンプ１４をパッド部５上に形成し、アセンブル基板１６と半導体チップ１５との間にアンダーフィル樹脂１７を充填し、アセンブル基板１６と半導体チップ１５とを半田バンプ１４を介して接続する。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
この発明は、フリップチップ実装方法に係る発明であって、特に、実装前のチップ側の製造方法に関するものである。
【０００２】
【従来の技術】
半導体チップとアセンブル基板とを半田バンプを介して接続するフリップチップ実装方法の場合には、上記接続後の熱変化や衝撃により半田バンプに応力が集中し、半田バンプが剥がれるという問題が生じていた。
【０００３】
そこで、半田バンプにおける応力集中を緩和させることと、半導体チップとアセンブル基板との密着性を向上させるために、半導体チップとアセンブル基板との間にアンダーフィル樹脂を充填させる方法が採用されていた（例えば、特許文献１参照）。
【０００４】
ここで、フリップチップ実装するに際して、半導体チップ側において、半田バンプを形成するために、パッシベーション膜で覆われているパッド部を当該パッシベーション膜から露出させる必要がある。
【０００５】
【特許文献１】
特開２００２−２０３８６６号公報（第１図）
【０００６】
【発明が解決しようとする課題】
パッド部を露出させる方法として、パッド部の上方に開口部を有するポリイミド膜をパッシベーション膜上に形成し、当該開口部を有するポリイミド膜をマスクとしてエッチング処理を施し、パッシベーション膜にパッド部に至る開口部を形成し、当該開口部の底部からパッド部を露出させる方法が取られていた。
【０００７】
しかし、この方法では、パッシベーション膜に対するエッチング処理を行った際に発生する反応生成物がポリイミド膜表面上に付着してしまい、当該ポリイミド膜表面上に硬化層が形成されてしまう。
【０００８】
そうすると、ポリイミド膜表面上に硬化層が形成された状態で、半導体チップとアセンブル基板とをアンダーフィル樹脂を用いたフリップチップ実装により接続させた場合には、アンダーフィル樹脂と硬化層との密着性が悪いため、デバイス動作中にアセンブル基板と半導体チップとが剥がれるという問題が発生していた。
【０００９】
当該アセンブル基板と半導体チップとの密着性の悪さは、半導体チップの面積が小さいときには問題とはならなかったが、今日の半導体チップ面積の拡大に伴い問題視されてきている。これは、上記密着性の悪さによる剥がれの発生頻度が無視できないほどに、当該面積の拡大に応じて応力が増大してきたためだと考えられる。
【００１０】
そこで、この発明は、アンダーフィル樹脂を用いたフリップチップ方式により、半導体チップとアセンブル基板とを接続したとしても、容易に両者が剥がれることの無いフリップチップ実装方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る請求項１に記載のフリップチップ実装方法は、（ａ）絶縁膜で覆われているパッド部を有するチップを用意する工程と、（ｂ）前記パッド部上の前記絶縁膜を選択的に除去することにより、前記パッド部を露出させる工程と、（ｃ）前記工程（ｂ）の後に、前記パッド部が露出するような第一の開口部を有するポリイミド膜を、前記絶縁膜上に形成する工程と、（ｄ）前記第一の開口部を充填して、前記パッド部上に半田バンプを形成する工程と、（ｅ）アセンブル基板と前記チップとの間にアンダーフィル樹脂を充填し、当該アセンブル基板と当該チップとを前記半田バンプを介して接続する工程とを、備えている。
【００１２】
【発明の実施の形態】
本発明は、パッド部の上面を覆っているパッシベーション膜を除去するに際し、ポリイミド膜をマスクとして当該パッシベーション膜を除去するのではなく、レジスト等をマスクとして当該パッシベーション膜を除去し、その後、ポリイミド膜を形成し、パッド部に半田バンプを形成し、アンダーフィル樹脂を用いたフリップチップ方式を採用することにより、半導体チップとアセンブル基板とを接続する方法に特徴を有する。
【００１３】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１４】
＜実施の形態１＞
本実施の形態１は、パッシベーション膜が単層である場合のものである。本実施の形態に係るフリップチップ実装方法を、工程断面図に基づいて具体的に説明する。
【００１５】
まず、単体またはウエハ状態の半導体チップの表面の一部を示す図１に示すように、層間絶縁膜１の表面内に銅配線２を配設し、層間絶縁膜１と銅配線２とを覆うように絶縁膜３を形成する。次に、銅配線２の上部を覆っている絶縁膜３を除去することにより、絶縁膜３の表面内に凹部４を形成し、当該凹部４の底部から銅配線２を露出させる。
【００１６】
次に、図２に示すように、凹部４の底面、側面およびその周辺部の絶縁膜３の上面を覆うように、アルミニウム等のパッド部５を形成し、さらにパッド部５と離隔して当該絶縁膜３の表面上に、アルミニウム等のヒューズ部６を形成する。その後、絶縁膜３、パッド部５およびヒューズ部６を覆うように、ＣＶＤ法等により、パッシベーション膜（絶縁膜と把握することができる）７を形成する。ここで、形成されるパッシベーション膜７は、例えばシリコン酸化膜等であり、その膜厚は、ヒューズ部６のヒューズブローが可能な程度の厚さである。
【００１７】
次に、図３に示すように、パッシベーション膜７を覆うようにレジスト８を塗布し、露光・現像処理を施すことにより、パッド部５の上方部の当該レジスト８の表面内に開口部９を形成する。ここで、開口部９の底部からはパッシベーション膜７が露出している。
【００１８】
次に、上記レジスト８をマスクとして、異方性のエッチング処理を施すことにより、パッシベーション膜７を選択的に除去し開口部１０を形成する。その後、レジスト８を除去した様子を図４に示す。図４から分かるように、当該工程により、開口部１０の底部からパッド部５が露出される。
【００１９】
次に、パッド部５およびパッシベーション膜７を覆うように感光性のポリイミド膜１１を塗布し、パッド部５上方およびヒューズ部６上方を開口したマスク（図示せず）を用いて、露光・現像を施すことにより、当該ポリイミド膜１１の表面内に開口部１２，１３を形成する。その後マスクを除去し、ポリイミド膜１１に対してキュアリング処理を施した後の様子を図５に示す。図５から分かるように、パッド部５の上面には、パッシベーション膜７もポリイミド膜１１も無く（開口部１２）、ヒューズ部６の上面には、パッシベーション膜７だけが形成されている（開口部１３）。
【００２０】
次に、例えば、従来から採用されているメッキ法により、開口部１２を充填するようにパッド部５上に半田バンプ１４を形成する。半田バンプ１４が形成された様子を図６に示す。また図７に、当該半田バンプ１４が形成された半導体チップ１５の概略を全体図として示す。
【００２１】
次に、半導体チップ１５を、半田バンプ１４が形成されている面がアセンブル基板１６の実装面に対面するように配置させ、アセンブル基板１６の実装面に半導体チップ１５をフリップチップ方式により接続する。当該接続の様子を図８に示す。
【００２２】
最後に、図９に示すように、半導体チップ１５とアセンブル基板１６との間にアンダーフィル樹脂１７を流し込む（充填する）。
【００２３】
アンダーフィル樹脂１７は、接着剤としての機能を有するとともに応力緩和材としの機能を有している。したがって、半田バンプ１４を介して接続されている半導体チップ１５とアセンブル基板１６との接続力を向上させると共に、デバイス動作中に発生する半田バンプ１４への応力集中を緩和することができる。
【００２４】
ここで、当該アンダーフィル樹脂１７を充填する方法として、例えば、図８に示す実装状態において、両部材の脇からアンダーフィル樹脂１７を注入する方法や、予めアセンブル基板１６の実装面にアンダーフィル樹脂１７を塗布しておく方法等がある。
【００２５】
以上のように本実施の形態に係る実装方法では、ポリイミド膜１１を形成する前に、パッド部５上のパッシベーション膜７が除去されているので、パッシベーション膜の除去処理の際に発生する反応生成物がポリイミド膜１１表面上に付着することが無い。
【００２６】
したがって、従来の技術で説明したように、反応生成物によるアンダーフィル樹脂１７との密着性の減退を防止することができ、半導体チップ１５とアセンブル基板１６との接続力を向上させることができる。
【００２７】
なお、上記では、パッシベーション膜７の厚さを、ヒューズ部６のヒューズブローが可能な程度の厚さで形成するとしたが、それ以上の厚さでも良い。
【００２８】
この場合には、図４で示した工程の後に、図１０に示すように、ヒューズ部６の上方に開口部２０を有するレジスト２１を設け、当該レジスト２１をマスクとして、パッシベーション膜７をヒューズ部６のヒューズブローが可能な程度の厚さまでエッチングした後に、図５に示した工程を施すことになる。
【００２９】
上記のように、パッシベーション膜７をヒューズ部６のヒューズブローが可能な程度の厚さまでエッチングするという工程を含んでいるのであれば、パッド部５とヒューズ部６とが同層に存する必要も無く、図１１に示すように、パッド部５が形成されている層よりも下層にヒューズ部６を配設してもかまわない。
【００３０】
また、上記では、絶縁膜３が単層の場合について述べたが、シリコン窒化膜、シリコン酸化膜の順で積層される２層構造の膜であっても良い。窒化膜は、当該窒化膜より下層の防湿効果のために設けられる。
【００３１】
＜実施の形態２＞
本実施の形態２は、パッシベーション膜が２層（窒化膜／酸化膜からなる積層膜）である場合のものである。本実施の形態に係るフリップチップ実装方法を、工程断面図に基づいて具体的に説明する。ここで、図２までの工程は実施の形態１と同様なので、ここでの説明は省略する。なお、本実施の形態では、一層目のパッシベーション膜をシリコン酸化膜７ａとする。
【００３２】
次に、図１２に示すように、酸化膜７ａを覆うようにＣＶＤ法等により、２層目のパッシベーション膜となるシリコン窒化膜７ｂを形成する。ここで、窒化膜７ｂは銅配線２等の防湿効果を有する。
【００３３】
次に、図１３に示すように、窒化膜７ｂを覆うようにレジスト２２を塗布し、露光・現像処理を施すことにより、パッド部５の上方部およびヒューズ部６の上方部の当該レジスト２２の表面内に開口部２３，２４を形成する。ここで、開口部２３は、パッド部５の上方に形成される開口部であり、開口部２４は、ヒューズ部６の上方に形成される開口部である。また、開口部２３，２４の底部からは窒化膜７ｂが露出している。
【００３４】
次に、上記レジスト２２をマスクとして、異方性のエッチング処理を施すことにより、窒化膜７ｂを選択的に除去する。その後、レジスト２２を除去した様子を図１４に示す。図１４から分かるように、パッド部５の上方の窒化膜７ｂとヒューズ部６の上方の窒化膜７ｂとが除去されている。
【００３５】
次に、図１５に示すように、窒化膜７ｂと酸化膜７ａを覆うようにレジスト２５を塗布し、露光・現像処理を施すことにより、パッド部５の上方部の当該レジスト２５の表面内に開口部２６を形成する。ここで、開口部２６の底部からは酸化膜７ａが露出している。
【００３６】
次に、上記レジスト２５をマスクとして、異方性のエッチング処理を施すことにより、酸化膜７ａを選択的に除去し開口部２７を形成する。その後、レジスト２５を除去した様子を図１６に示す。図１６から分かるように、当該工程により、開口部２７の底部からパッド部５が露出される。
【００３７】
次に、パッド部５およびパッシベーション膜７ａ，７ｂを覆うように感光性のポリイミド膜１１を塗布し、パッド部５上方およびヒューズ部６上方を開口したマスク（図示せず）を用いて、露光・現像を施すことにより、当該ポリイミド膜１１に開口部１２，１３を形成する。その後、マスクを除去し、ポリイミド膜１１に対してキュアリング処理を施した後の様子を図１７に示す。図１７から分かるように、パッド部５の上面には、パッシベーション膜７ａ，７ｂもポリイミド膜１１も無く（開口部１２）、ヒューズ部６の上面には、酸化膜７ａだけが形成されている（開口部１３）。
【００３８】
その後の半田バンプ１４の形成、半導体チップ１５とアセンブル基板１６とのフリップチップ接続等は実施の形態１と同様なので、ここでの説明は省略する。
【００３９】
以上のように、本実施の形態に係る製造方法においても、ポリイミド膜１１を形成する前に、パッシベーション膜７ａ，７ｂの除去処理が行われているので、実施の形態１で説明した効果と同様の効果を有することができる。
【００４０】
＜実施の形態３＞
本実施の形態３においても、パッシベーション膜が２層（窒化膜／酸化膜からなる積層膜）である場合のものであるが、実施の形態２と異なる手順で当該パッシベーション膜を除去している。本実施の形態に係るフリップチップ実装方法を、工程断面図に基づいて具体的に説明する。
【００４１】
まず、実施の形態１の図２で示した構造の半導体チップを形成し、その後、実施の形態２の図１２を用いて説明したように、酸化膜７ａ上に窒化膜７ｂを形成する。
【００４２】
次に、図１８に示すように、窒化膜７ｂを覆うようにレジスト３１を塗布し、露光・現像処理を施すことにより、パッド部５の上方部のレジスト３１の表面内に開口部３２を形成する。ここで、開口部３２の底部からは窒化膜７ｂが露出している。
【００４３】
次に、上記レジスト３１をマスクとして、異方性のエッチング処理を施すことにより、窒化膜７ｂおよび酸化膜７ａを選択的に除去することにより、開口部３３を形成する。その後、レジスト３１を除去した様子を図１９に示す。図１９から分かるように、開口部３３の底部からはパッド部５が露出している。
【００４４】
次に、パッド部５およびパッシベーション膜７ａ，７ｂを覆うように感光性のポリイミド膜１１を塗布し、パッド部５上方およびヒューズ部６上方を開口したマスク（図示せず）を用いて、露光・現像を施すことにより、当該ポリイミド膜１１に開口部３４，３５を形成する。その後マスクを除去し、ポリイミド膜１１に対してキュアリング処理を施した後の様子を図２０に示す。図２０から分かるように、パッド部５の上面には、パッシベーション膜７ａ，７ｂもポリイミド膜１１も無く（開口部３４）、ヒューズ部６の上面には、パッシベーション膜７ａ，７ｂが形成されている（開口部３５）。
【００４５】
次に、上記ポリイミド膜１１をマスクとして、異方性のエッチング処理を施すことにより、窒化膜７ｂを選択的に除去することにより、図２２に示すように開口部３６を形成する。図２１から分かるように、開口部３６の底部からは酸化膜７ａが露出している。
【００４６】
その後の半田バンプ１４の形成、半導体チップ１５とアセンブル基板１６とのフリップチップ接続等は実施の形態１と同様なので、ここでの説明は省略する。
【００４７】
以上のように、本実施の形態に係る実装方法においては、ポリイミド膜１１をマスクとしてヒューズ部６上の窒化膜７ｂを除去することにより、当該窒化膜７ｂの反応生成物がポリイミド膜１１の表面上に付着する。
【００４８】
しかし、窒化膜の反応生成物は、酸化膜の反応生成物ほどアンダーフィル樹脂１７との密着性は悪くないので、本実施の形態においても（他の実施の形態に係る実装方法ほどではないが）、半導体チップ１５とアセンブル基板１６との接続力を向上させることが可能となる。
【００４９】
また、本実施の形態に係る製造方法を採用することにより（つまり、ポリイミド膜１１をマスクとして窒化膜を除去することにより）、実施の形態２，４と比較して、一のレジストの省略が可能であるので、製造方法が簡略となり、製造費用の削減を図ることができる。
【００５０】
＜実施の形態４＞
本実施の形態４においても、パッシベーション膜が２層（窒化膜／酸化膜からなる積層膜）である場合のものであるが、実施の形態１，２と異なる手順で当該パッシベーション膜を除去している。本実施の形態に係るフリップチップ実装方法を、工程断面図に基づいて具体的に説明する。
【００５１】
まず、実施の形態１の図２で示した構造の半導体チップを形成し、次に、実施の形態２の図１２を用いて説明したように、酸化膜７ａ上に窒化膜７ｂを形成する。その後、実施の形態２の図１８，１９を用いて説明したように、パッド部５上のパッシベーション膜７ａ，７ｂを除去する。
【００５２】
次に、図２２に示すように、パッド部５およびパッシベーション膜７ａ，７ｂを覆うようにレジスト４１を塗布し、露光・現像処理を施すことにより、ヒューズ部６の上方部のレジスト４１の表面内に開口部４２を形成する。ここで、開口部４２の底部からは窒化膜７ｂが露出している。
【００５３】
次に、上記レジスト４１をマスクとして、異方性のエッチング処理を施すことにより、窒化膜７ｂを選択的に除去することにより、図２３に示すように開口部４３を形成する。図２３から分かるように、開口部４３の底部からは酸化膜７ａが露出している。
【００５４】
次に、レジスト４１を除去した後、パッド部５およびパッシベーション膜７ａ，７ｂを覆うように感光性のポリイミド膜１１を塗布し、パッド部５上方およびヒューズ部６上方を開口したマスク（図示せず）を用いて、露光・現像を施すことにより、当該ポリイミド膜１１に開口部１２，１３を形成する。その後、マスクを除去し、ポリイミド膜１１に対してキュアリング処理を施した後の様子を図２４に示す。図２４から分かるように、パッド部５の上面には、パッシベーション膜７ａ，７ｂもポリイミド膜１１も無く（開口部１２）、ヒューズ部６の上面には、酸化膜７ａだけが形成されている（開口部１３）。
【００５５】
その後の半田バンプ１４の形成、半導体チップ１５とアセンブル基板１６とのフリップチップ接続等は実施の形態１と同様なので、ここでの説明は省略する。
【００５６】
以上のように、本実施の形態に係る実装方法においても、ポリイミド膜１１を形成する前に、パッシベーション膜７ａ，７ｂの除去処理が行われているので、実施の形態１で説明した効果と同様の効果を有することができる。
【００５７】
なお、上記各実施の形態では、パッド部５とヒューズ部６とがパッシベーション膜７（絶縁膜の一種）で覆われている構造に、本発明に係る実装方法を適用する場合について言及した。
【００５８】
しかし、パッシベーション膜と呼ばれず単に絶縁膜と呼ばれる膜で、パッド部５とヒューズ部６とが覆われている構造に対しても、本発明を適用することができる。すなわち、フリップチップ実装方法において、ポリイミド膜１１を形成する前に、絶縁膜の所定の部分を除去するという順序で、製造工程を実行すればよい。
【００５９】
ここで、広義の絶縁膜は、絶縁膜の一種であるパッシベーション膜と呼ばれる膜と、狭義の絶縁膜（つまり、パッシベーション膜と呼ばれず単に絶縁膜と呼ばれる膜）とを含んでいる。
【００６０】
また、上記各実施の形態では、ヒューズ部６を備える半導体チップを対象として話を進めたが、ポリイミド膜１１を形成する前に、パッド部５上方のパッシベーション膜（絶縁膜）７を除去するという本発明の特徴を考慮すると、特にヒューズ部６を有する必要はない。
【００６１】
しかし、ヒューズ部６を有する半導体チップ１５に対して、本発明の実装方法を適用することにより、冗長性を有するデバイスに対して、ヒューズブローをし難くすることなく、半導体チップ１５とアセンブル基板１６との密着性を向上させることができる。
【００６２】
【発明の効果】
本発明の請求項１に記載のフリップチップ実装方法は、（ａ）絶縁膜で覆われているパッド部を有するチップを用意する工程と、（ｂ）前記パッド部上の前記絶縁膜を選択的に除去することにより、前記パッド部を露出させる工程と、（ｃ）前記工程（ｂ）の後に、前記パッド部が露出するような第一の開口部を有するポリイミド膜を、前記絶縁膜上に形成する工程と、（ｄ）前記第一の開口部を充填して、前記パッド部上に半田バンプを形成する工程と、（ｅ）アセンブル基板と前記チップとの間にアンダーフィル樹脂を充填し、当該アセンブル基板と当該チップとを前記半田バンプを介して接続する工程とを、備えているので、絶縁膜を除去する際に、ポリイミド膜の表面上に当該絶縁膜の反応生成物が付着することが無い。したがって、反応生成物によるアンダーフィル樹脂との密着性の減退を防止することができ、チップとアセンブル基板との接続力を向上させることができる。
【図面の簡単な説明】
【図１】実施の形態１に係るチップ側の製造工程を説明するための断面図である。
【図２】実施の形態１に係るチップ側の製造工程を説明するための断面図である。
【図３】実施の形態１に係るチップ側の製造工程を説明するための断面図である。
【図４】実施の形態１に係るチップ側の製造工程を説明するための断面図である。
【図５】実施の形態１に係るチップ側の製造工程を説明するための断面図である。
【図６】実施の形態１に係るチップ側の製造工程を説明するための断面図である。
【図７】半導体チップの全体を示す断面図である。
【図８】フリップチップ実装方法を説明するための断面図である。
【図９】フリップチップ実装方法を説明するための断面図である。
【図１０】実施の形態１に係るチップ側の製造工程を説明するための断面図である。
【図１１】実施の形態１に係る変形例のチップ構造を示す断面図である。
【図１２】実施の形態２に係るチップ側の製造工程を説明するための断面図である。
【図１３】実施の形態２に係るチップ側の製造工程を説明するための断面図である。
【図１４】実施の形態２に係るチップ側の製造工程を説明するための断面図である。
【図１５】実施の形態２に係るチップ側の製造工程を説明するための断面図である。
【図１６】実施の形態２に係るチップ側の製造工程を説明するための断面図である。
【図１７】実施の形態２に係るチップ側の製造工程を説明するための断面図である。
【図１８】実施の形態３に係るチップ側の製造工程を説明するための断面図である。
【図１９】実施の形態３に係るチップ側の製造工程を説明するための断面図である。
【図２０】実施の形態３に係るチップ側の製造工程を説明するための断面図である。
【図２１】実施の形態３に係るチップ側の製造工程を説明するための断面図である。
【図２２】実施の形態４に係るチップ側の製造工程を説明するための断面図である。
【図２３】実施の形態４に係るチップ側の製造工程を説明するための断面図である。
【図２４】実施の形態４に係るチップ側の製造工程を説明するための断面図である。
【符号の説明】
１ 層間絶縁膜、２ 銅配線、３ 絶縁膜、４ 凹部、５ パッド部、６ ヒューズ部、７ パッシベーション膜（絶縁膜）、８，２１，２２，２５，３１，４１ レジスト、９，１０，１２，１３，２０，２３，２４，２６，２７，３２〜３６，４２，４３ 開口部、１１ ポリイミド膜、１４ 半田バンプ、１５ 半導体チップ（チップ）、１６ アセンブル基板、１７ アンダーフィル樹脂、７ａ 酸化膜、７ｂ 窒化膜。

Claims (5)

  1. （ａ）絶縁膜で覆われているパッド部を有するチップを用意する工程と、
    （ｂ）前記パッド部上の前記絶縁膜を選択的に除去することにより、前記パッド部を露出させる工程と、
    （ｃ）前記工程（ｂ）の後に、前記パッド部が露出するような第一の開口部を有するポリイミド膜を、前記絶縁膜上に形成する工程と、
    （ｄ）前記第一の開口部を充填して、前記パッド部上に半田バンプを形成する工程と、
    （ｅ）アセンブル基板と前記チップとの間にアンダーフィル樹脂を充填し、当該アセンブル基板と当該チップとを前記半田バンプを介して接続する工程とを、備えていることを特徴とするフリップチップ実装方法。
  2. 前記工程（ａ）は、
    前記絶縁膜に覆われているヒューズ部を、さらに備えるチップを用意する工程であり、
    前記工程（ｂ）は、
    前記ヒューズ部上方の前記絶縁膜を選択的に除去する工程を、さらに含んでおり、
    前記工程（ｃ）は、
    前記工程（ｂ）の後に、前記ヒューズ部の上方に形成される第二の開口部をさらに有するポリイミド膜を、前記絶縁膜上に形成する工程である、
    ことを特徴とする請求項１に記載のフリップチップ実装方法。
  3. 前記絶縁膜は、酸化膜と窒化膜とが当該順に積層されたパッシベーション膜であり、
    前記工程（ｂ）は、
    （ｂ−１）前記パッド部上方の窒化膜を選択的に除去すると共に、前記ヒューズ部上方の窒化膜を選択的に除去する工程と、
    （ｂ−２）前記工程（ｂ−１）の後に、前記パッド部上の前記酸化膜を選択的に除去することにより、当該パッド部を露出させる工程とを、備えている、
    ことを特徴とする請求項２に記載のフリップチップ実装方法。
  4. 前記絶縁膜は、酸化膜と窒化膜とが当該順に積層されたパッシベーション膜であり、
    前記工程（ｂ）は、
    前記パッド部上方の窒化膜および酸化膜を選択的に除去することにより、当該パッド部を露出させる工程であり、
    （ｆ）前記工程（ｃ）の後に、前記ポリイミド膜をマスクとして、前記ヒューズ部上方の前記窒化膜を選択的に除去する工程を、さらに備えている、
    ことを特徴とする請求項２に記載のフリップチップ実装方法。
  5. 前記絶縁膜は、酸化膜と窒化膜とが当該順に積層されたものパッシベーション膜であり、
    前記工程（ｂ）は、
    （ｂ−３）前記パッド部上の前記窒化膜および前記酸化膜を選択的に除去することにより、当該パッド部を露出させる工程と、
    （ｂ−４）前記露出している前記パッド部を覆うようなマスクを用いて、前記ヒューズ部上方の前記窒化膜を選択的に除去する工程とを、備えている、
    ことを特徴とする請求項２に記載のフリップチップ実装方法。
JP2003144390A 2003-05-22 2003-05-22 フリップチップ実装方法 Pending JP2004349440A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003144390A JP2004349440A (ja) 2003-05-22 2003-05-22 フリップチップ実装方法
US10/687,085 US6943059B2 (en) 2003-05-22 2003-10-17 Flip chip mounting method of forming a solder bump on a chip pad that is exposed through an opening formed in a polyimide film that includes utilizing underfill to bond the chip to a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003144390A JP2004349440A (ja) 2003-05-22 2003-05-22 フリップチップ実装方法

Publications (1)

Publication Number Publication Date
JP2004349440A true JP2004349440A (ja) 2004-12-09

Family

ID=33447528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003144390A Pending JP2004349440A (ja) 2003-05-22 2003-05-22 フリップチップ実装方法

Country Status (2)

Country Link
US (1) US6943059B2 (ja)
JP (1) JP2004349440A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035875A (ja) * 2005-07-26 2007-02-08 Seiko Epson Corp 半導体装置およびその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4504791B2 (ja) * 2004-11-24 2010-07-14 パナソニック株式会社 半導体回路装置及びその製造方法
TWI245345B (en) * 2005-02-17 2005-12-11 Touch Micro System Tech Method of forming a wear-resistant dielectric layer
CN100437936C (zh) * 2005-02-25 2008-11-26 探微科技股份有限公司 耐磨耗介电层的制作方法
US7518211B2 (en) * 2005-11-11 2009-04-14 United Microelectronics Corp. Chip and package structure
CN100452377C (zh) * 2005-12-01 2009-01-14 联华电子股份有限公司 芯片与封装结构
US20080169555A1 (en) * 2007-01-16 2008-07-17 Ati Technologies Ulc Anchor structure for an integrated circuit
US7935408B2 (en) * 2007-10-26 2011-05-03 International Business Machines Corporation Substrate anchor structure and method
US8580672B2 (en) 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
US9520333B1 (en) * 2015-06-22 2016-12-13 Inotera Memories, Inc. Wafer level package and fabrication method thereof
CN108257934B (zh) * 2016-12-29 2021-02-19 联华电子股份有限公司 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JP2000357743A (ja) 1999-06-16 2000-12-26 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP4421118B2 (ja) 2001-01-05 2010-02-24 富士通マイクロエレクトロニクス株式会社 半導体装置製造方法
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
TW543923U (en) * 2002-10-25 2003-07-21 Via Tech Inc Structure of chip package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035875A (ja) * 2005-07-26 2007-02-08 Seiko Epson Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20040235220A1 (en) 2004-11-25
US6943059B2 (en) 2005-09-13

Similar Documents

Publication Publication Date Title
US9305842B2 (en) Fabrication methods of chip device packages
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP4098578B2 (ja) ウェーハレベル積層チップパッケージ及びその製造方法
US7199479B2 (en) Chip package structure and process for fabricating the same
US20080318363A1 (en) Stack circuit member and method
JP2001144204A (ja) 半導体装置及びその製造方法
JP2005158929A (ja) 半導体装置及びその製造方法
JP2006060219A (ja) 半導体素子の電極構造及びその製造方法
US20080122087A1 (en) Semiconductor device with no base member and method of manufacturing the same
US9196571B2 (en) Chip device packages and fabrication methods thereof
US20110221071A1 (en) Electronic device and manufacturing method of electronic device
JP2004349440A (ja) フリップチップ実装方法
JP2001127095A (ja) 半導体装置及びその製造方法
JP2004079716A (ja) 半導体用ｃｓｐ型パッケージ及びその製造方法
TW201208510A (en) Circuit board with anchored underfill
US7763977B2 (en) Semiconductor device and manufacturing method therefor
JP2004172169A (ja) 半導体装置
JP2007123578A (ja) 半導体装置及びその製造方法
JP3715861B2 (ja) 半導体装置の組立方法
JP4722690B2 (ja) 半導体装置およびその製造方法
US20030201544A1 (en) Flip chip package
JP2007059851A (ja) 半導体装置の製造方法
JP3722784B2 (ja) 半導体装置
JP2004172163A (ja) 半導体装置及びその製造方法
JP4133782B2 (ja) 電子部品実装構造及びその製造方法