JP2007059851A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007059851A JP2007059851A JP2005246859A JP2005246859A JP2007059851A JP 2007059851 A JP2007059851 A JP 2007059851A JP 2005246859 A JP2005246859 A JP 2005246859A JP 2005246859 A JP2005246859 A JP 2005246859A JP 2007059851 A JP2007059851 A JP 2007059851A
- Authority
- JP
- Japan
- Prior art keywords
- printing
- screen
- silicon substrate
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】
ウェハレベルパッケージで再配線と電極をシリコン基板上に形成し、電極上に接続端子を搭載する半導体装置の製造方法において、再配線を印刷するための第1層目スクリーンと、電極を印刷するための第2層スクリーンを有する段付きスクリーンを、シリコン基板上の所定の場所に搭載し、第2層スクリーンの有する孔部から、第1層スクリーンと第2層スクリーンの孔部に、金属ペーストを高圧で充填して印刷し、印刷が終了後、段付きスクリーンを外し、所定の温度でキュアする半導体装置の製造方法。
【選択図】 図1
Description
ステップS75では、S74でパターニングしたレジスト13の塗布されていない部分にCu配線メッキをする。そしてステップS76で、レジスト13を剥離して再配線7を形成させる。
その後、ステップS85では、ドライフィルム14の剥離とアッシングをし、ステップS86では、UBM層5(Ti/Cu)のエッチングをする。
また、上記キュアの温度は上記シリコン基板に影響しない温度であることが望ましい。
上記構成により、印刷工法を用いるため、装置価格が後工程並に押さえられる。フォトレジスト工法に比べ、工程数が約半分になる。搬送などの工程がシンプルになり。
(実施例1)
段付スクリーンを使用して高圧で金属ペーストを充填し、配線(1層目)と電極(2層目)を形成する工程について説明をする。ここで、通常スクリーンは、基板などへの金属ペーストの印刷に用いられ、単層のスクリーンを用い金属ペーストで配線印刷をするものに限られている。
例えば段付きスクリーンの配線(1層目)と電極(2層目)の孔部(スペース)まで金属ペーストを隙間が発生しないように充填する。
金属ペーストの充填が完了後、ステップS16では、段付きスクリーン15を外す。
(実施例2)
次に、2層目の電極を、ネガティブマスク18を用いて形成した樹脂9により形成する工程について説明する。図3は、配線印刷を示した図である。
ステップS41では、ネガティブマスク18を用いて、樹脂9に電極8を形成するための孔部分を成形する。ステップS42では、ネガティブマスク18を外す。
さらに、フォトレジスト工法に比べ、工程数が約半分になる。また、搬送などの工程がシンプルになる。
2 ・・・ シリコン基板2
3 ・・・ パッシベーション膜
4 ・・・ 最終メタルパッド部
5 ・・・ UBM層5(バンプ下地金属など)
6 ・・・ 絶縁樹脂層(ポリイミド層など)
7 ・・・ Cu再配線7
8 ・・・ 電極(Cuポストなど)
9 ・・・ エポキシ樹脂
10 ・・・ 半田バンプ(半田ボールなど)
11 ・・・ 銅メッキ層
12 ・・・ 樹脂ポスト
13 ・・・ レジスト
14 ・・・ ドライフィルム
15 ・・・ スクリーン(全体)
16 ・・・ スクリーン(二層目)
17 ・・・ スクリーン(一層目)
18 ・・・ ネガティブマスク
Claims (5)
- ウェハレベルパッケージで再配線と電極をシリコン基板上に形成し、前記電極上に接続端子を搭載する半導体装置の製造方法において、
再配線を印刷するための第1層目スクリーンと、電極を印刷するための第2層スクリーンを有する段付きスクリーンを、前記シリコン基板上の所定の場所に搭載する搭載工程と、
前記第2層スクリーンの有する孔部から、前記第1層スクリーンと前記第2層スクリーンの孔部に、金属ペーストを高圧で充填して印刷する印刷工程と、
前記印刷が終了後、段付きスクリーンを外し、所定の温度でキュアするキュア工程と、
を特徴とする半導体装置の製造方法。 - 前記高圧での前記金属ペースト充填はディスペンサを使用することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記キュアの温度は前記シリコン基板に影響しない温度であることを特徴とする請求項1に記載の半導体装置の製造方法。
- ウェハレベルパッケージで再配線と電極をシリコン基板上に形成し、前記電極上に接続端子を搭載する半導体装置の製造方法において、
再配線を印刷するための第1層目スクリーンを、前記シリコン基板上の所定の場所に搭載する搭載工程と、
前記第1層スクリーンの有する孔部から、前記第1層スクリーンの孔部に、金属ペーストを充填して印刷する印刷工程と、
前記印刷が終了後、段付きスクリーンを外し、所定の温度でキュアする第1キュア工程と、
前記キュア工程済みの前記シリコン基板上に、樹脂封止と同時にネガティブマスクにより電極形成のための電極用孔部を形成する樹脂封止工程と、
前記電極用孔部に前記金属ペーストを充填し、その後再度キュアする第2キュア工程と、
を特徴とする半導体装置の製造方法。 - 前記キュアの温度は前記シリコン基板と樹脂に影響しない温度であることを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005246859A JP2007059851A (ja) | 2005-08-26 | 2005-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005246859A JP2007059851A (ja) | 2005-08-26 | 2005-08-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007059851A true JP2007059851A (ja) | 2007-03-08 |
Family
ID=37923030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005246859A Pending JP2007059851A (ja) | 2005-08-26 | 2005-08-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007059851A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158908A (ja) * | 2007-12-27 | 2009-07-16 | Samsung Electro Mech Co Ltd | 半導体装置及びその製造方法 |
JP2009158830A (ja) * | 2007-12-27 | 2009-07-16 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 |
JP2013026625A (ja) * | 2011-07-18 | 2013-02-04 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244366A (ja) * | 2000-02-28 | 2001-09-07 | Sharp Corp | 半導体集積回路装置及びその製造方法 |
JP2003229450A (ja) * | 2002-01-31 | 2003-08-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004179673A (ja) * | 2001-05-30 | 2004-06-24 | Sharp Corp | 半導体装置の製造方法 |
JP2005019938A (ja) * | 2003-06-03 | 2005-01-20 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2005101507A (ja) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | 電子部品実装体の製造方法及び電気光学装置の製造方法 |
-
2005
- 2005-08-26 JP JP2005246859A patent/JP2007059851A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244366A (ja) * | 2000-02-28 | 2001-09-07 | Sharp Corp | 半導体集積回路装置及びその製造方法 |
JP2004179673A (ja) * | 2001-05-30 | 2004-06-24 | Sharp Corp | 半導体装置の製造方法 |
JP2003229450A (ja) * | 2002-01-31 | 2003-08-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005019938A (ja) * | 2003-06-03 | 2005-01-20 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2005101507A (ja) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | 電子部品実装体の製造方法及び電気光学装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158908A (ja) * | 2007-12-27 | 2009-07-16 | Samsung Electro Mech Co Ltd | 半導体装置及びその製造方法 |
JP2009158830A (ja) * | 2007-12-27 | 2009-07-16 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 |
CN101499443B (zh) * | 2007-12-27 | 2012-09-26 | 三洋电机株式会社 | 元件安装用基板、半导体组件及便携式设备 |
JP2013026625A (ja) * | 2011-07-18 | 2013-02-04 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8759964B2 (en) | Wafer level package structure and fabrication methods | |
US6828669B2 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
US20100139962A1 (en) | Wiring board and method of manufacturing the same | |
US7084498B2 (en) | Semiconductor device having projected electrodes and structure for mounting the same | |
JP2009010352A (ja) | ダイ収容スルーホールを備えたcmos撮像素子チップスケールパッケージおよびその方法 | |
JP2007115774A (ja) | 半導体装置の製造方法 | |
JP2005354070A (ja) | ソルダー接合信頼度を高めることができる印刷回路基板及びそれを利用した半導体パッケージモジュール | |
TW201208022A (en) | Flip chip package assembly and process for making same | |
JP2008112995A (ja) | 回路基板及びその製造方法 | |
US20110210429A1 (en) | Semiconductor Substrate, Package and Device and Manufacturing Methods Thereof | |
TW201417196A (zh) | 晶片封裝基板和結構及其製作方法 | |
JP2010087229A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP5404513B2 (ja) | 半導体装置の製造方法 | |
JP2007059851A (ja) | 半導体装置の製造方法 | |
US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
JP4887170B2 (ja) | 半導体装置の製造方法 | |
JP2010135347A (ja) | 配線基板およびその製造方法 | |
KR100923501B1 (ko) | 패키지 기판 제조방법 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
US9974166B2 (en) | Circuit board and manufacturing method thereof | |
KR100959856B1 (ko) | 인쇄회로기판 제조방법 | |
JP2008047710A (ja) | 半導体基板、半導体装置およびこれらの製造方法 | |
JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
JP4800708B2 (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |