JP2007059851A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007059851A
JP2007059851A JP2005246859A JP2005246859A JP2007059851A JP 2007059851 A JP2007059851 A JP 2007059851A JP 2005246859 A JP2005246859 A JP 2005246859A JP 2005246859 A JP2005246859 A JP 2005246859A JP 2007059851 A JP2007059851 A JP 2007059851A
Authority
JP
Japan
Prior art keywords
printing
screen
silicon substrate
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005246859A
Other languages
English (en)
Inventor
Masami Takeuchi
政美 竹内
Hideji Sato
英児 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PRODUCE KK
Toyota Industries Corp
Produce Co Ltd
Original Assignee
PRODUCE KK
Toyota Industries Corp
Produce Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PRODUCE KK, Toyota Industries Corp, Produce Co Ltd filed Critical PRODUCE KK
Priority to JP2005246859A priority Critical patent/JP2007059851A/ja
Publication of JP2007059851A publication Critical patent/JP2007059851A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05569Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 応力を吸収する柱状電極の製造工程を、スクリーン印刷方式により短縮することができる半導体パッケージの作製方法を提供する。
【解決手段】
ウェハレベルパッケージで再配線と電極をシリコン基板上に形成し、電極上に接続端子を搭載する半導体装置の製造方法において、再配線を印刷するための第1層目スクリーンと、電極を印刷するための第2層スクリーンを有する段付きスクリーンを、シリコン基板上の所定の場所に搭載し、第2層スクリーンの有する孔部から、第1層スクリーンと第2層スクリーンの孔部に、金属ペーストを高圧で充填して印刷し、印刷が終了後、段付きスクリーンを外し、所定の温度でキュアする半導体装置の製造方法。
【選択図】 図1

Description

本発明は、シリコンウェハレベルパッケージの半導体装置の製造方法に係わり、特には印刷による再配線と電極の形成方法に関する。
従来、CSP(Chip Size Package)1などではシリコン基板(シリコンウェハ)の上面に回路パターンを電極パッドから再配線する方法として、樹脂ポストを利用する方法や、特許文献1に記載のフォトレジストによる方法がある。
例えば、図5に示すように、シリコン基板2の上にパッシベーション膜3を設け、パッシベーション膜3を覆うように絶縁樹脂層6を設けて、シリコン基板2上の最終メタルパッド部4上で、絶縁樹脂層6を一部開口した後、予め半田バンプ9を形成する箇所に樹脂ポスト12を形成する。その後、チップの最終メタルパッド部4開口部からメッキシード層および銅メッキ層11で樹脂ポスト12上まで配線し、配線層の上にオーバーコート樹脂層9を設け、樹脂ポスト12上を開口し、その上に半田バンプ10を形成するウェハレベルパッケージが提案されている。
また、特許文献1によれば、図6に示すように、シリコン基板2の上にパッシベーション膜3を設け、パッシベーション膜3を覆うように絶縁樹脂層6としてポリイミド層を設ける。ポリイミド層の上に、UBM層5(バンプ下地金属)を設ける。例えば、Ti(チタン)、またはCu(銅)などで製作する。UBM層5の上に、さらにCu再配線7と電極8(Cuポストなど)を構築し、エポキシ樹脂9で封止をする。その後、BGA(Ball Grid Array)パッケージであれば半田ボール10を搭載するウェハレベルパッケージが提案されている。
また、特許文献1に示したようなウェハレベルパッケージのCSPの配線(パターン)形成工程は、主にフォトレジスト工程で行われる。例えば、図7〜9に示すような工程で実施されている。
図7にフォトレジストによる再配線7(金属導体)の工程を説明する。まず、ステップS71で、LSIチップ1のシリコン基板2をウェハレベルパッケージの作製装置にセットする。ステップS72では、絶縁樹脂層6(ポリイミド層)をパッシベーション層3上に設けて、パターニングする。
そして、ステップS73では、UBM層5を形成(TI/Cu)し、ステップS74では、シリコン基板2上のUBM層5上に、レジスト13をパターニングする。
ステップS75では、S74でパターニングしたレジスト13の塗布されていない部分にCu配線メッキをする。そしてステップS76で、レジスト13を剥離して再配線7を形成させる。
次に、図8に示す工程により電極8を形成する。上記工程により形成されたシリコン基板2の上に、ステップS81では、ドライフィルム14をラミネートする。ステップS82では、ドライフィルム14をパターニングし、ステップS83で、スカムなどを除去する。
ステップS84では、電極8(Cuポストなど)をメッキする。
その後、ステップS85では、ドライフィルム14の剥離とアッシングをし、ステップS86では、UBM層5(Ti/Cu)のエッチングをする。
次に、図9に示す工程により樹脂9による封止と半田ボール10(接続端子)の搭載を行う。シリコン基板2を上記工程により加工後、ステップS91では、樹脂封止(印刷による方法)をし、ステップS92では、樹脂封止によりできた余分な樹脂(図中A−A´で示される両側矢印の上の部分)を研磨して電極8が樹脂9の表面に出るようにする。また、ステップS93では、シリコン基板2の裏面を研磨する。
その後、ステップS94において、電極8の上部に半田ボール10を搭載する。ステップS95では、リフロー炉で上記加工したシリコン基板2をリフローする。その後、シリコン基板2を洗浄する。
上記工程により作製したシリコン基板2は、製造番号などの捺印をし、シリコン基板2をダイシングし基板を切り分け、基板検査をし、テーピング(梱包など)をする。
特許第3496569号公報
しかしながら、シリコン基板2に設けられた樹脂ポスト12上の電極8と、図示しない回路基板に接合するときに、基板間に発生する熱膨張係数差に起因する応力を電極8で吸収することができない。そこで、特許文献1のような構造を用いることで、応力を吸収することが可能となったが、上記説明したように、この工程はいわゆる半導体前工程の装置を使用している装置のため、コストが高くなる。
また、フォトレジストを使用しているため、フォトマスクの製作コストが高く、回路を変更するにはパターン再製作が必要になるため、簡単に設計変更ができない。さらに、工程数が多いため、リードタイムが長くなるという問題がある。
本発明は上記のような実情に鑑みてなされたものであり、応力を吸収する柱状電極の製造工程を、フォトレジストを用いた方式より短縮することができる半導体パッケージの作製方法を提供することを目的とする。
本発明の態様のひとつである半導体装置の製造方法において、ウェハレベルパッケージで再配線と電極をシリコン基板上に形成し、上記電極上に接続端子を搭載する半導体装置の製造方法は、再配線を印刷するための第1層目スクリーンと、電極を印刷するための第2層スクリーンを有する段付きスクリーンを、上記シリコン基板上の所定の場所に搭載する搭載工程と、上記第2層スクリーンの有する孔部から、上記第1層スクリーンと上記第2層スクリーンの孔部に、金属ペーストを高圧で充填して印刷する印刷工程と、上記印刷が終了後、段付きスクリーンを外し、所定の温度でキュアするキュア工程とを特徴とする。
好適には、上記高圧での上記金属ペースト充填はディスペンサを使用する構成としてもよい。
また、上記キュアの温度は上記シリコン基板に影響しない温度であることが望ましい。
上記構成により、印刷工程にて再配線部と電極部を一括で形成するため、つなぎ目の特性変化がない。また、強度低下が少ない形状が自在に形成できる。印刷マスクのみの交換でパターン変更が容易にできる。
本発明の態様のひとつである半導体装置の製造方法において、ウェハレベルパッケージで再配線と電極をシリコン基板上に形成し、上記電極上に接続端子を搭載する半導体装置の製造方法は、再配線を印刷するための第1層目スクリーンを、上記シリコン基板上の所定の場所に搭載する搭載工程と、上記第1層スクリーンの有する孔部から、上記第1層スクリーンの孔部に、金属ペーストを充填して印刷する印刷工程と、上記印刷が終了後、段付きスクリーンを外し、所定の温度でキュアする第1キュア工程と、上記キュア工程済みの上記シリコン基板上に、樹脂封止と同時にネガティブマスクにより電極形成のための電極用孔部を形成する樹脂封止工程と、上記電極用孔部に上記金属ペーストを充填し、その後再度キュアする第2キュア工程とを特徴とする。
好適には、上記キュアの温度は上記シリコン基板と樹脂に影響しない温度であることが望ましい。
上記構成により、印刷工法を用いるため、装置価格が後工程並に押さえられる。フォトレジスト工法に比べ、工程数が約半分になる。搬送などの工程がシンプルになり。
本発明によれば、パターン変更が印刷マスク変更のみで可能であり、ポスト部と再配線部が一体でできるので、工程が簡素になる。さらに、接続抵抗の変化も少なくなる。
以下図面に基づいて、本発明の実施形態について詳細を説明する。
(実施例1)
段付スクリーンを使用して高圧で金属ペーストを充填し、配線(1層目)と電極(2層目)を形成する工程について説明をする。ここで、通常スクリーンは、基板などへの金属ペーストの印刷に用いられ、単層のスクリーンを用い金属ペーストで配線印刷をするものに限られている。
しかし、段付きスクリーンは、少なくとも2層以上の印刷層から構成され、配線以外に電極などの印刷も同時に行うことができる。また、同時に配線と電極を形成するために、ディスペンサなどを利用して高圧で金属ペーストを充填する。さらに段付きスクリーンは1層目と2層目のスクリーンの厚さを印刷に合わせて変更することができる。また、1層目と2層目のスクリーンの接触面はお互いにフィットし、かつ互いに段差を有する構成としてもかまわない。
また、ディスペンサを使用することにより、スキージなどを利用した場合より、金属ペーストの充填が効果的に行える。
例えば段付きスクリーンの配線(1層目)と電極(2層目)の孔部(スペース)まで金属ペーストを隙間が発生しないように充填する。
図1はウェハレベルパッケージの工程を示した図である。シリコン基板2に段付きスクリーンを用いて再配線7(1層目)と電極8(2層目)を同時に印刷する工程を示している。
ステップS11では、LSIチップ1を用意する。LSIチップ1は、シリコン基板2上にパッシベーション膜3、最終メタルパッド部4が形成されている。ステップS12では、絶縁樹脂層6であるポリイミドのパターニングを行う。ステップS13では、上記S12までに形成したシリコン基板2上にUBM5の層を形成する。ここまでの処理は従来と同じである。
次に、ステップS14では、段付きスクリーン15をシリコン基板2に合わせてスクリーン印刷装置に固定して搭載する。段付きスクリーン15は、S14に示すように、1層目の配線を印刷するために1層目のスクリーン17と、2層目を印刷するためのスクリーン16から構成されている。
ステップS15では、段付きスクリーン15のスクリーン16の電極8のための孔部から金属ペースト(例えばCuペースト)をディスペンサなどにより高圧で充填する。
金属ペーストの充填が完了後、ステップS16では、段付きスクリーン15を外す。
ステップS17では、UBM層5をエッチングし、必要なUBM層5だけを残す。その後、シリコン基板2上に形成された金属ペーストを、キュア炉でキュアして配線と電極を固体化する。ここで、金属ペーストをキュアするための温度は、シリコンウェハへの影響を考慮すると400℃以下でキュアすることが望ましい。
図2は、図1に示した工程の次工程である。シリコン基板2に段付きスクリーン15を用いて再配線7と電極8が形成されている。ステップS21では、上記シリコン基板2に樹脂封止を行う。
上記S17までの工程を経たシリコン基板2に、必要な分量の樹脂9をセットし樹脂封止する。例えば、高圧により樹脂を型どおりに樹脂封止する。高圧はアクチュエータなどでかける。
ステップS22では、シリコン基板2の裏面を磨き、ステップS23では、半田ボール10を搭載する。このとき半田ボール10の搭載はメタルジェット方式の半田ボール搭載機を用いてもよい。半田ボール10搭載後、ステップS24では、半田ボール10をリフローし半田ボール10と電極を接合する。そして、シリコン基板2を洗浄し、ダイシングや梱包などをする。
上記構成により、印刷工程によって、再配線7と電極8を一括で形成するため、つなぎ目の特性変化が少なくでき、強度低下が少ない形状が自在に形成できる。なお、印刷マスクのみの交換でパターン変更が容易にできる。
(実施例2)
次に、2層目の電極を、ネガティブマスク18を用いて形成した樹脂9により形成する工程について説明する。図3は、配線印刷を示した図である。
ステップS31では、LSIチップ1を用意する。LSIチップ1は、シリコン基板2上にパッシベーション膜3、最終メタルパッド部4が形成されている。ステップS32では、絶縁樹脂層6であるポリイミドのパターニングを行う。ステップS33では、上記S12までに形成したシリコン基板2上にUBM層5を形成する。ここまでの処理は従来と同じである。
次に、ステップS34では、1層目スクリーン15(17)をシリコン基板2に合わせてスクリーン印刷装置に固定して搭載する。1層スクリーン15(17)は、S34に示すように、1層目の配線を印刷する。
ステップS35では、1層目スクリーン15(17)のスクリーン17の再配線7のための孔部から金属ペースト(例えばCuペースト)をディスペンサなどにより高圧で金属ペーストを充填する。ただし、1層スクリーンでは、高圧でなく、通常の印刷方法(スキージによる方法など)を用いてもかまわない。金属ペーストの充填が完了後、ステップS36では、1層目スクリーン15(17)を外す。
ステップS37では、UBM層5をエッチングし必要なUBM層5だけを残す。その後、シリコン基板2上に形成された金属ペーストを、キュア炉でキュアして配線と電極を固体化する。ここで、金属ペーストをキュアするための温度は、シリコンウェハへの影響を考慮すると400℃以下でキュアすることが望ましい。
図4は、図3に示した工程の次工程である。
ステップS41では、ネガティブマスク18を用いて、樹脂9に電極8を形成するための孔部分を成形する。ステップS42では、ネガティブマスク18を外す。
ステップS43では、電極8を形成するために金属ペーストを高圧で充填する。ただし、樹脂の孔部へ充填は高圧でなく、通常の印刷方法(スキージによる方法など)を用いてもかまわない。その後、再配線7と接合するために、再度キュア炉でキュアして電極8を固体化する。ここで、金属ペーストをキュアするための温度は、シリコンウェハへの影響と樹脂9を考慮する温度を用いる。例えば、400℃以下でキュアすることが望ましい。
ステップS44では、シリコン基板2の裏面を磨き、ステップS45では、半田ボール10を搭載する。このとき半田ボール10の搭載はメタルジェット方式の半田ボール搭載機を用いてもよい。半田ボール10搭載後、ステップS46では、半田ボール10をリフローし半田ボール10と電極を接合する。そして、シリコン基板2を洗浄し、ダイシングや梱包などをする。
上記実施例1、2の構成により、段差のある厚盛印刷が可能になる。また、印刷工法を用いるため、装置価格が後工程並に押さえられる。
さらに、フォトレジスト工法に比べ、工程数が約半分になる。また、搬送などの工程がシンプルになる。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
実施例1のボール搭載工程(配線と電極の印刷)のフローを示す図である。 実施例1のボール搭載工程(樹脂封止とボール搭載)のフローを示す図である。 実施例2のボール搭載工程(配線の印刷)のフローを示す図である。 実施例2のボール搭載工程(電極形成と樹脂封止とボール搭載)のフローを示す図である。 従来の樹脂ポストを利用したシリコンレベルパッケージを示す図である。 シリコンレベルパッケージを示す図である。 フォトレジスト方式のボール搭載工程(一層目(配線)印刷)の従来例を示す図である。 フォトレジスト方式のボール搭載工程(ポストの搭載)の従来例を示す図である。 フォトレジスト方式のボール搭載工程(樹脂封止とボール搭載)の従来例を示す図である。
符号の説明
1 ・・・ CSP(Chip Size Package)などのLSI
2 ・・・ シリコン基板2
3 ・・・ パッシベーション膜
4 ・・・ 最終メタルパッド部
5 ・・・ UBM層5(バンプ下地金属など)
6 ・・・ 絶縁樹脂層(ポリイミド層など)
7 ・・・ Cu再配線7
8 ・・・ 電極(Cuポストなど)
9 ・・・ エポキシ樹脂
10 ・・・ 半田バンプ(半田ボールなど)
11 ・・・ 銅メッキ層
12 ・・・ 樹脂ポスト
13 ・・・ レジスト
14 ・・・ ドライフィルム
15 ・・・ スクリーン(全体)
16 ・・・ スクリーン(二層目)
17 ・・・ スクリーン(一層目)
18 ・・・ ネガティブマスク

Claims (5)

  1. ウェハレベルパッケージで再配線と電極をシリコン基板上に形成し、前記電極上に接続端子を搭載する半導体装置の製造方法において、
    再配線を印刷するための第1層目スクリーンと、電極を印刷するための第2層スクリーンを有する段付きスクリーンを、前記シリコン基板上の所定の場所に搭載する搭載工程と、
    前記第2層スクリーンの有する孔部から、前記第1層スクリーンと前記第2層スクリーンの孔部に、金属ペーストを高圧で充填して印刷する印刷工程と、
    前記印刷が終了後、段付きスクリーンを外し、所定の温度でキュアするキュア工程と、
    を特徴とする半導体装置の製造方法。
  2. 前記高圧での前記金属ペースト充填はディスペンサを使用することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記キュアの温度は前記シリコン基板に影響しない温度であることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. ウェハレベルパッケージで再配線と電極をシリコン基板上に形成し、前記電極上に接続端子を搭載する半導体装置の製造方法において、
    再配線を印刷するための第1層目スクリーンを、前記シリコン基板上の所定の場所に搭載する搭載工程と、
    前記第1層スクリーンの有する孔部から、前記第1層スクリーンの孔部に、金属ペーストを充填して印刷する印刷工程と、
    前記印刷が終了後、段付きスクリーンを外し、所定の温度でキュアする第1キュア工程と、
    前記キュア工程済みの前記シリコン基板上に、樹脂封止と同時にネガティブマスクにより電極形成のための電極用孔部を形成する樹脂封止工程と、
    前記電極用孔部に前記金属ペーストを充填し、その後再度キュアする第2キュア工程と、
    を特徴とする半導体装置の製造方法。
  5. 前記キュアの温度は前記シリコン基板と樹脂に影響しない温度であることを特徴とする請求項4に記載の半導体装置の製造方法。


JP2005246859A 2005-08-26 2005-08-26 半導体装置の製造方法 Pending JP2007059851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005246859A JP2007059851A (ja) 2005-08-26 2005-08-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005246859A JP2007059851A (ja) 2005-08-26 2005-08-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007059851A true JP2007059851A (ja) 2007-03-08

Family

ID=37923030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005246859A Pending JP2007059851A (ja) 2005-08-26 2005-08-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007059851A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158908A (ja) * 2007-12-27 2009-07-16 Samsung Electro Mech Co Ltd 半導体装置及びその製造方法
JP2009158830A (ja) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2013026625A (ja) * 2011-07-18 2013-02-04 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244366A (ja) * 2000-02-28 2001-09-07 Sharp Corp 半導体集積回路装置及びその製造方法
JP2003229450A (ja) * 2002-01-31 2003-08-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2004179673A (ja) * 2001-05-30 2004-06-24 Sharp Corp 半導体装置の製造方法
JP2005019938A (ja) * 2003-06-03 2005-01-20 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005101507A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品実装体の製造方法及び電気光学装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244366A (ja) * 2000-02-28 2001-09-07 Sharp Corp 半導体集積回路装置及びその製造方法
JP2004179673A (ja) * 2001-05-30 2004-06-24 Sharp Corp 半導体装置の製造方法
JP2003229450A (ja) * 2002-01-31 2003-08-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2005019938A (ja) * 2003-06-03 2005-01-20 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005101507A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品実装体の製造方法及び電気光学装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158908A (ja) * 2007-12-27 2009-07-16 Samsung Electro Mech Co Ltd 半導体装置及びその製造方法
JP2009158830A (ja) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
CN101499443B (zh) * 2007-12-27 2012-09-26 三洋电机株式会社 元件安装用基板、半导体组件及便携式设备
JP2013026625A (ja) * 2011-07-18 2013-02-04 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
US8759964B2 (en) Wafer level package structure and fabrication methods
US6828669B2 (en) Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
US20100139962A1 (en) Wiring board and method of manufacturing the same
US7084498B2 (en) Semiconductor device having projected electrodes and structure for mounting the same
JP2009010352A (ja) ダイ収容スルーホールを備えたcmos撮像素子チップスケールパッケージおよびその方法
JP2007115774A (ja) 半導体装置の製造方法
JP2005354070A (ja) ソルダー接合信頼度を高めることができる印刷回路基板及びそれを利用した半導体パッケージモジュール
TW201208022A (en) Flip chip package assembly and process for making same
JP2008112995A (ja) 回路基板及びその製造方法
US20110210429A1 (en) Semiconductor Substrate, Package and Device and Manufacturing Methods Thereof
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP5404513B2 (ja) 半導体装置の製造方法
JP2007059851A (ja) 半導体装置の製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP4887170B2 (ja) 半導体装置の製造方法
JP2010135347A (ja) 配線基板およびその製造方法
KR100923501B1 (ko) 패키지 기판 제조방법
JP2020004926A (ja) 配線基板及び配線基板の製造方法
US9974166B2 (en) Circuit board and manufacturing method thereof
KR100959856B1 (ko) 인쇄회로기판 제조방법
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP4800708B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080304

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101109