TW201417196A - 晶片封裝基板和結構及其製作方法 - Google Patents

晶片封裝基板和結構及其製作方法 Download PDF

Info

Publication number
TW201417196A
TW201417196A TW101140907A TW101140907A TW201417196A TW 201417196 A TW201417196 A TW 201417196A TW 101140907 A TW101140907 A TW 101140907A TW 101140907 A TW101140907 A TW 101140907A TW 201417196 A TW201417196 A TW 201417196A
Authority
TW
Taiwan
Prior art keywords
layer
chip package
package substrate
resist layer
solder
Prior art date
Application number
TW101140907A
Other languages
English (en)
Other versions
TWI495026B (zh
Inventor
Woo Yong Ha
E-Tung Chou
Wen-Lun Lo
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201417196A publication Critical patent/TW201417196A/zh
Application granted granted Critical
Publication of TWI495026B publication Critical patent/TWI495026B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本發明涉及一種晶片封裝基板，包括基底層、第一和第二導電線路層、第一和第二防焊層及複數銅柱凸塊。第一和第二導電線路層分別形成於基底層的第一和第二表面。第一防焊層覆蓋第一表面並部分覆蓋第一導電線路層，形成複數第一電性接觸墊。第二防焊層覆蓋第二表面並部分覆蓋第二導電線路層，形成複數第二電性接觸墊。複數銅柱凸塊分別凸出形成於複數第二電性接觸墊上，且銅柱凸塊凸出於該第二防焊層的遠離基底層的表面。本發明還涉及晶片封裝基板的製作方法、晶片封裝結構及其製作方法。

Description

晶片封裝基板和結構及其製作方法
本發明涉及電路板製作領域，尤其涉及一種晶片封裝基板和晶片封裝結構及該晶片封裝基板和晶片封裝結構的製作方法。
晶片封裝基板可為晶片提供電連接、保護、支撐、散熱、組裝等功效，以實現多引腳化，縮小封裝產品體積、改善電性能及散熱性、超高密度或多晶片模組化的目的。
隨著覆晶互連的發展，I/O數量不斷增加，必然導致晶片封裝基板的焊料凸塊間距的減小，在焊料凸塊間距較小的情況下，要控制晶片封裝基板電性連接墊的焊料量，不僅難度高而且會導致晶片封裝基板與晶片的組裝良率下降。
因此，有必要提供一種製程良率高的晶片封裝基板和晶片封裝結構及其製作方法。
一種晶片封裝基板的製作方法，包括步驟：提供線路板，該線路板包括基底層及分別設置於該基底層相對的兩個表面的第一導電線路層和第二導電線路層；在第一導電線路層和第二導電線路層上分別形成第一防焊層和第二防焊層；在第一防焊層上開設複數第一開孔，從該複數第一開孔露出的第一導電線路層構成複數第一電性接觸墊；在該第一防焊層的表面、該第一開孔的內壁以及該第一電性接觸墊上形成一層連續的薄金屬層，該薄金屬層與第二導電線路層相導通形成通路；在該薄金屬層的表面形成第一抗蝕層及在該第二防焊層表面形成第二抗蝕層；在該第二抗蝕層形成複數穿透該第二抗蝕層和第二防焊層的第二開孔，從該複數第二開孔露出的部分第二導電線路層構成第二電性接觸墊，每個第二開孔均為一次性穿透該第二抗蝕層和第二防焊層形成；在該複數第二電性接觸墊上電鍍形成複數銅柱凸塊，其中該薄金屬層與電源負極相連，該複數銅柱凸塊凸出於該第二防焊層遠離該第二電性接觸墊的表面；及去除該第一抗蝕層、第二抗蝕層及薄金屬層，得到晶片封裝基板。
一種晶片封裝基板，包括基底層、第一導電線路層、第二導電線路層、第一防焊層、第二防焊層及複數銅柱凸塊。該基底層包括相對的第一表面及第二表面，第一導電線路層和第二導電線路層分別形成於該第一表面和第二表面。該第一防焊層覆蓋從該第一導電線路層露出的第一表面並部分覆蓋該第一導電線路層，從該第一防焊層露出的第一導電線路層構成複數第一電性接觸墊。該第二防焊層覆蓋從該第二導電線路層露出的第二表面並部分覆蓋該第二導電線路層，從該第二防焊層露出的第二導電線路層構成複數第二電性接觸墊。該複數銅柱凸塊分別凸出形成於該複數第二電性接觸墊上，且該複數銅柱凸塊凸出於該第二防焊層的遠離該基底層的表面，該複數銅柱凸塊的形狀為橫截面積沿遠離該第一電性接觸墊的方向逐漸增大的錐形或橫截面積在兩端之間的各處相同的柱狀。
一種晶片封裝結構的製作方法，包括步驟：提供如上所述的晶片封裝基板；提供覆晶晶片，該覆晶晶片包括晶片本體及形成於該晶片本體上並與該晶片本體電連接的複數第一焊球，該第一焊球的數量及位置與該銅柱凸塊的數量及位置相對應；及將該覆晶晶片連接固定於該晶片封裝基板上，並使該覆晶晶片的複數第一焊球分別對應連接於該複數銅柱凸塊，從而使該覆晶晶片與該晶片封裝基板相固定並電連接，形成晶片封裝結構。
一種晶片封裝結構，包括如上所述的晶片封裝基板及覆晶晶片，該覆晶晶片包括晶片本體，該晶片本體通過複數第二焊球分別包覆該晶片封裝基板的複數銅柱凸塊以電連接並固定於該晶片封裝基板。
相對於習知技術，本發明實施例提供的晶片封裝基板由於採用了銅柱凸塊作為覆晶晶片與晶片封裝基板之間焊接焊料即第二焊球的內芯，則第二焊球採用很少量的焊料量即可達到覆晶晶片與晶片封裝基板之間的焊接，使晶片封裝基板與晶片的組裝難度降低，提升組裝良率。
請參閱圖1至12，本發明實施例提供一種晶片封裝結構的製作方法，包括如下步驟：
第一步，請參閱圖1，提供線路板10，該線路板10包括基底層11、分別設置於該基底層11相對的兩個表面的第一導電線路層12和第二導電線路層13。
該基底層11為多層基板，包括交替排列的複數層樹脂層與複數層導電線路圖形（圖未示）。該基底層11包括相對的第一表面111及第二表面112，該第一導電線路層12設置於該基底層11的第一表面111上，該第二導電線路層13設置於該基底層11的第二表面112上。第一導電線路層12和第二導電線路層13可以通過影像轉移工藝及蝕刻工藝形成。該基底層11的多層導電線路圖形之間及該基底層11的多層導電線路圖形與該第一導電線路層12和第二導電線路層13分別通過導電孔（圖未示）電連接。
第二步，請參閱圖2，分別在該第一導電線路層12和第二導電線路層13上形成第一防焊層14和第二防焊層15。該第一防焊層14完全覆蓋該第一導電線路層12及從該第一導電線路層12露出的第一表面111，該第二防焊層15完全覆蓋該第二導電線路層13及從該第二導電線路層13露出的第二表面112。
第三步，請參閱圖3，在該第一防焊層14形成複數第一開孔142，部分第一導電線路層12從該複數第一開孔142露出，構成複數第一電性接觸墊122。該複數第一開孔142可通過雷射蝕孔工藝或者定深機械鑽孔工藝形成。
第四步，請參閱圖4，在該第一防焊層14的表面、該第一開孔142的內壁以及該第一電性接觸墊122上通過化學鍍或濺鍍的方法形成一層連續的薄金屬層16。該薄金屬層16位於該第一電性接觸墊122上的部分與該第一電性接觸墊122緊密結合，從而使該薄金屬層16與該第一導電線路層12相導通，進而與該第二導電線路層13相導通。
該薄金屬層16與第二導電線路層13相導通的作用為在後續步驟中進行電鍍形成銅柱凸塊19（如圖7所示）時形成通路。
第五步，請參閱圖5，在該薄金屬層16的表面形成第一抗蝕層17及在該第二防焊層15表面形成第二抗蝕層18。本實施例中，該第一抗蝕層17和第二抗蝕層18為乾膜。
在該薄金屬層16上形成第一抗蝕層17的作用為保護該薄金屬層16，以防止該薄金屬層16被電鍍藥水侵蝕、污染以及防止該薄金屬層16上形成電鍍銅。當第一抗蝕層17和第二抗蝕層18為乾膜時，一般需對該第一抗蝕層17和第二抗蝕層18分別整面曝光從而使乾膜發生交聯聚合，以更好抵禦藥水之侵蝕。當然，該第一抗蝕層17和第二抗蝕層18也可通過覆蓋防鍍膜、防鍍膠帶或印刷可剝藍膠等方法形成，並不以本實施例為限。
第六步，請參閱圖6，在該第二抗蝕層18形成複數穿透該第二抗蝕層18和第二防焊層15的第二開孔182，部分該第二導電線路層13從該複數第二開孔182露出，構成第二電性接觸墊132，從而形成一多層基板20。
本實施例中，該複數第二開孔182通過雷射蝕孔的方法形成。該第二開孔182的形狀均為錐形孔，且該第二開孔182的橫截面積沿遠離該第二電性接觸墊132的方向逐漸增大，本實施例中，該第二開孔182圓錐孔。可以理解，該第二開孔182也可以為其他形狀，如多棱錐孔等，當然，該第二開孔182也可以為截面積在兩端之間的各處相同的柱孔如圓柱孔或多棱柱孔等，並不限於本實施例。
可以理解，第三步至第六步的步驟順序也可以作如下調整：先在第二防焊層15表面形成第二抗蝕層18；再於第二抗蝕層18和第二防焊層15中形成第二開孔182，並在第一防焊層14形成第一開孔142；然後在第一開孔142的內壁以及該第一電性接觸墊122上形成薄金屬層16，以及在薄金屬層16表面形成第一抗蝕層17。當然，實際生產中也可以適當作其他調整，並不限於本實施例。
第七步，請參閱圖7，通過電鍍方式在每個該第二開孔182內的第二電性接觸墊132上均形成銅柱凸塊19，並在該複數銅柱凸塊19的頂端分別形成焊料凸塊21，該銅柱凸塊19凸出於該第二防焊層15遠離該基底層11的表面。
本步驟中的電鍍製程中，將該多層基板20設置於一電鍍槽（圖未示）中，該電鍍槽內盛裝有銅電鍍液，該薄金屬層16與第二導電線路層13相導通形成通路，將該薄金屬層16與一電源負極相連通，從而使由部分第二導電線路層13構成的第二電性接觸墊132上電鍍形成銅柱凸塊19。
該焊料凸塊21可通過印刷錫膏形成。可以理解，該焊料凸塊21也可以省略，並不以本實施例為限。由於該第二開孔182由雷射蝕孔的方法一次形成，因此該第二開孔182的尺寸可以形成得較小，則該銅柱凸塊19的橫截面直徑可以形成得較小，則銅柱凸塊19的間距也可以形成得較小。該銅柱凸塊19的形狀與該第二開孔182的形狀相似。
第八步，請參閱圖8，去除該第一抗蝕層17和第二抗蝕層18，並去除該薄金屬層16，露出該複數第一電性接觸墊122及該複數銅柱凸塊19，從而形成晶片封裝基板30。
該第一抗蝕層17和第二抗蝕層18分別可利用剝膜工藝去除。該薄金屬層16可通過蝕刻液去除，通過蝕刻液去除該薄金屬層16時，多層基板20在蝕刻液中不能停留太長時間，以防止該第一電性接觸墊122被侵蝕。
為防止去除薄金屬層16時蝕刻液對銅柱凸塊19的影響，去除第一抗蝕層17、第二抗蝕層18及薄金屬層16的可按照以下順序：先剝離去除該第一抗蝕層17，然後蝕刻去除該薄金屬層16，最後剝離去除該第二抗蝕層18。
如圖8所示，該晶片封裝基板30包括基底層11、第一導電線路層12、第二導電線路層13、第一防焊層14、第二防焊層15及複數銅柱凸塊19。該基底層11為多層基板，包括交替排列的複數層樹脂層與複數層導電線路圖形。該基底層11包括相對的第一表面111及第二表面112，該第一導電線路層12設置於該基底層11的第一表面111上，該第二導電線路層13設置於該基底層11的第二表面112上。該基底層11的多層導電線路圖形之間及該基底層11的多層導電線路圖形與該第一導電線路層12和第二導電線路層13分別通過導電孔電連接。該第一防焊層14覆蓋從該第一導電線路層12露出的第一表面111並部分覆蓋該第一導電線路層12，從該第一防焊層14露出的第一導電線路層12構成複數第一電性接觸墊122；該第二防焊層15覆蓋從該第二導電線路層13露出的第二表面112並部分覆蓋該第二導電線路層13，從該第二防焊層15露出的第二導電線路層13構成複數第二電性接觸墊132。該複數銅柱凸塊19分別凸出形成於該複數第二電性接觸墊132上，且該複數銅柱凸塊19凸出於該第二防焊層15的遠離該基底層11的表面。該銅柱凸塊19的形狀為錐形或柱形，當該銅柱凸塊19為錐形時，該銅柱凸塊19的橫截面積沿遠離該第二電性接觸墊132的方向逐漸增大。該晶片封裝基板30還可進一步包括與該銅柱凸塊19對應的複數焊料凸塊21，分別形成於對應的銅柱凸塊19的頂端。
第九步，請參閱圖9，提供覆晶晶片40，該覆晶晶片40包括晶片本體41及形成於該晶片本體41上並與該晶片本體41電連接的複數第一焊球42，該第一焊球42的數量及位置與該銅柱凸塊19的數量及位置相對應。該第一焊球42的材料一般主要為錫。
第十步，請參閱圖10，將該覆晶晶片40連接固定於該晶片封裝基板30上，並使該覆晶晶片40的複數第一焊球42分別對應連接於該複數銅柱凸塊19，從而使該覆晶晶片40與該晶片封裝基板30相固定並電連接。
該複數第一焊球42與對應的複數銅柱凸塊19的連接可採用如下方法：首先，將覆晶晶片40放置於晶片封裝基板30上，並使該複數第一焊球42分別與對應的銅柱凸塊19表面的焊料凸塊21相接觸；然後，將該覆晶晶片40和晶片封裝基板30一起經過回焊爐，使複數第一焊球42與對應焊料凸塊21熔融結合後形成複數第二焊球23並冷卻固化，該第二焊球23包覆該銅柱凸塊19，從而使該覆晶晶片40與該晶片封裝基板30通過該複數第二焊球23與對應的銅柱凸塊19相連接並電導通。當該晶片封裝基板30未設置該焊料凸塊21時，該第一焊球42熔融後包覆對應的銅柱凸塊19。
第十一步，請參閱圖11，將底部填充劑43填充於該覆晶晶片40的晶片本體41與晶片封裝基板30之間的縫隙內，從而將該覆晶晶片40與晶片封裝基板30封裝固定。
該底部填充劑43的填充是通過毛細作用，將液態的底部填充劑43的材料從覆晶晶片40的晶片本體41的邊緣滲透至該覆晶晶片40與晶片封裝基板30之間的內部區域，該底部填充劑43黏接該晶片本體41的表面和晶片封裝基板30的第二防焊層15的表面，從而將覆晶晶片40與晶片封裝基板30相互封裝固定。該底部填充劑43一般採種環氧樹脂，如底部填充劑材料Loctite 3536。
第十二步，請參閱圖12，在該複數第一電性接觸墊122上分別形成第三焊球22，從而得到晶片封裝結構50。該第三焊球22用於將該晶片封裝基板30與其他電子裝置如印刷電路板電導通。
實際生產中，第八步中所形成的晶片封裝基板30常包括複數連接在一起的晶片封裝基板單元。在第九步至第十二步的製程中，將該晶片封裝基板30的複數晶片封裝基板單元形成複數晶片封裝結構單元後，再進行切割製程，形成複數分離的晶片封裝結構。本實施例中為便於描述，晶片封裝基板30僅繪出其中一個晶片封裝基板單元。
如圖12所示，該晶片封裝結構50包括晶片封裝基板30、覆晶晶片40及底部填充劑43。該覆晶晶片40包括晶片本體41，該晶片本體41通過複數第二焊球23分別包覆該晶片封裝基板30的複數銅柱凸塊19電連接於該晶片封裝基板30。該覆晶晶片40與該晶片封裝基板30的第二防焊層15之間填充有底部填充劑43，該底部填充劑43黏接該覆晶晶片40的表面及該第二防焊層15的表面，以使該覆晶晶片40與該晶片封裝基板30牢固結合，增強晶片封裝結構50的信賴度。
相對於習知技術，本發明實施例提供的晶片封裝基板30由於採用了銅柱凸塊19作為覆晶晶片40與晶片封裝基板30之間焊接焊料即第二焊球23的內芯，則第二焊球23採用很少量的焊料量即可達到覆晶晶片40與晶片封裝基板30之間的焊接，使晶片封裝基板與晶片的組裝難度降低，提升組裝良率；另外，由於第二開孔182由雷射蝕孔的方法一次形成，其尺寸可以形成得較小，符合晶片小型化及焊接密度不斷增大的發展趨勢。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
10．．．線路板
11．．．基底層
12．．．第一導電線路層
13．．．第二導電線路層
14．．．第一防焊層
15．．．第二防焊層
111．．．第一表面
112．．．第二表面
142．．．第一開孔
122．．．第一電性接觸墊
16．．．薄金屬層
19．．．銅柱凸塊
17．．．第一抗蝕層
18．．．第二抗蝕層
182．．．第二開孔
132．．．第二電性接觸墊
20．．．多層基板
21．．．焊料凸塊
30．．．晶片封裝基板
40．．．覆晶晶片
42．．．第一焊球
41．．．晶片本體
22．．．第二焊球
23．．．第二焊球
43．．．底部填充劑
圖1是本發明實施例提供的線路板的剖視圖。
圖2是在圖1的線路板上形成第一防焊層和第二防焊層後的剖視圖。
圖3是在圖2中的第一防焊層上形成複數第一開孔以露出第一電性接觸墊後的剖視圖。
圖4是在圖3的第一防焊層及從第一開孔露出的第一電性接觸墊上形成薄金屬層後的剖視圖。
圖5是在圖4中的薄金屬層上形成第一乾膜層及第二防焊層上形成第二乾膜層後的剖視圖。
圖6是通過雷射蝕孔的方法形成複數穿透圖5中的第二光致抗蝕層和第二防焊層的第二開孔以露出第二電性接觸墊後的剖視圖。
圖7是在圖6中的複數第二開孔內的第二電性接觸墊上分別電鍍形成銅柱凸塊並在銅柱凸塊頂端形成焊料凸塊後的剖視圖。
圖8是去除圖7中的第一光致抗蝕層、薄金屬層及第二光致抗蝕層後形成的晶片封裝基板的剖視圖。
圖9是本發明實施例提供的晶片的剖視圖。
圖10是將圖9的晶片固定於圖9中的晶片封裝基板後的剖視圖。
圖11是在圖9中的晶片與晶片封裝基板之間填充底部填充劑後的剖視圖。
圖12是在圖11中的晶片封裝基板的第一電性接觸墊上形成第三焊球後形成的晶片封裝結構的剖視圖。
30．．．晶片封裝基板
19．．．銅柱凸塊
21．．．焊料凸塊
132．．．第二電性接觸墊
15．．．第二防焊層
11．．．基底層
14．．．第一防焊層
122．．．第一電性接觸墊

Claims (14)

  1. 一種晶片封裝基板的製作方法，包括步驟：
    提供線路板，該線路板包括基底層及分別設置於該基底層相對的兩個表面的第一導電線路層和第二導電線路層，該第一導電線路層與第二導電線路層相互電導通；
    在第一導電線路層和第二導電線路層上分別形成第一防焊層和第二防焊層；
    在第一防焊層上開設複數第一開孔，從該複數第一開孔露出的第一導電線路層構成複數第一電性接觸墊；
    在該第一防焊層的表面、該第一開孔的內壁以及該第一電性接觸墊上形成一層連續的薄金屬層，該薄金屬層與第二導電線路層相導通形成通路；
    在該薄金屬層的表面形成第一抗蝕層及在該第二防焊層表面形成第二抗蝕層；
    在該第二抗蝕層形成複數穿透該第二抗蝕層和第二防焊層的第二開孔，從該複數第二開孔露出的部分第二導電線路層構成第二電性接觸墊，每個第二開孔均為一次性穿透該第二抗蝕層和第二防焊層形成；
    在該複數第二電性接觸墊上電鍍形成複數銅柱凸塊，其中該薄金屬層與電源負極相連，該複數銅柱凸塊凸出於該第二防焊層遠離該第二電性接觸墊的表面；及
    去除該第一抗蝕層、第二抗蝕層及薄金屬層，得到晶片封裝基板。
  2. 如請求項1所述的晶片封裝基板的製作方法，其中，該基底層包括交替排列的複數層樹脂層與複數層導電線路圖形。
  3. 如請求項1所述的晶片封裝基板的製作方法，其中，該第一開孔通過雷射蝕孔工藝或者定深機械鑽孔工藝形成。
  4. 如請求項1所述的晶片封裝基板的製作方法，其中，該複數第二開孔通過雷射蝕孔的方法形成。
  5. 如請求項4所述的晶片封裝基板的製作方法，其中，該第二開孔為錐形孔，且該第二開孔的橫截面積沿遠離該第二電性接觸墊的方向逐漸增大。
  6. 如請求項1所述的晶片封裝基板的製作方法，其中，在該複數第二電性接觸墊上電鍍形成複數銅柱凸塊後，在該複數銅柱凸塊的頂端分別形成焊料凸塊。
  7. 如請求項1所述的晶片封裝基板的製作方法，其中，該薄金屬層通過化學鍍或濺鍍工藝形成。
  8. 一種晶片封裝基板，包括：
    基底層，包括相對的第一表面及第二表面；
    第一導電線路層和第二導電線路層，分別形成於該第一表面和第二表面；
    第一防焊層，覆蓋從該第一導電線路層露出的第一表面並部分覆蓋該第一導電線路層，從該第一防焊層露出的第一導電線路層構成複數第一電性接觸墊；
    第二防焊層，覆蓋從該第二導電線路層露出的第二表面並部分覆蓋該第二導電線路層，從該第二防焊層露出的第二導電線路層構成複數第二電性接觸墊；及
    複數銅柱凸塊分別凸出形成於該複數第二電性接觸墊上，且該複數銅柱凸塊凸出於該第二防焊層的遠離該基底層的表面，該複數銅柱凸塊的形狀為橫截面積沿遠離該第二電性接觸墊的方向逐漸增大的錐形或橫截面積在兩端之間的各處相同的柱狀。
  9. 如請求項8所述的晶片封裝基板，其中，該晶片封裝基板進一步包括複數焊料凸塊，分別形成於該複數銅柱凸塊的頂端。
  10. 一種晶片封裝結構的製作方法，包括步驟：
    提供如請求項8所述的晶片封裝基板；
    提供覆晶晶片，該覆晶晶片包括晶片本體及形成於該晶片本體上並與該晶片本體電連接的複數第一焊球，該第一焊球的數量及位置與該銅柱凸塊的數量及位置相對應；及
    將該覆晶晶片連接固定於該晶片封裝基板上，並使該覆晶晶片的複數第一焊球分別對應連接於該複數銅柱凸塊，從而使該覆晶晶片與該晶片封裝基板相固定並電連接，形成晶片封裝結構。
  11. 如請求項10所述的晶片封裝結構的製作方法，其中，該複數第二焊球與對應的複數銅柱凸塊的連接採用如下方法：將覆晶晶片放置於該晶片封裝基板上，並使該複數第一焊球分別與對應的銅柱凸塊相接觸；然後，將該覆晶晶片和晶片封裝基板一起經過回焊爐，使複數第一焊球熔融後包覆該銅柱凸塊並冷卻固化，從而使該覆晶晶片與該晶片封裝基板通過該複數第一焊球與對應的銅柱凸塊相連接並電導通。
  12. 如請求項10所述的晶片封裝結構的製作方法，其中，進一步包括步驟：將底部填充劑填充於該覆晶晶片與晶片封裝基板之間的縫隙內，從而將該覆晶晶片與晶片封裝基板封裝固定。
  13. 一種晶片封裝結構，包括如請求項8所述的晶片封裝基板及覆晶晶片，該覆晶晶片包括晶片本體，該晶片本體通過複數第二焊球分別包覆該晶片封裝基板的複數銅柱凸塊以電連接並固定於該晶片封裝基板。
  14. 如請求項13所述的晶片封裝結構，其中，該晶片封裝結構進一步包括填充於該覆晶晶片與該晶片封裝基板的第二防焊層之間的底部填充劑，該底部填充劑黏接該覆晶晶片的表面及該第二防焊層的表面。
TW101140907A 2012-10-30 2012-11-02 晶片封裝基板和結構及其製作方法 TWI495026B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210422734.XA CN103794515B (zh) 2012-10-30 2012-10-30 芯片封装基板和结构及其制作方法

Publications (2)

Publication Number Publication Date
TW201417196A true TW201417196A (zh) 2014-05-01
TWI495026B TWI495026B (zh) 2015-08-01

Family

ID=50546295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140907A TWI495026B (zh) 2012-10-30 2012-11-02 晶片封裝基板和結構及其製作方法

Country Status (3)

Country Link
US (1) US9165790B2 (zh)
CN (1) CN103794515B (zh)
TW (1) TWI495026B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049801B2 (en) * 2018-03-30 2021-06-29 Intel Corporation Encapsulated vertical interconnects for high-speed applications and methods of assembling same
CN103579128B (zh) * 2012-07-26 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
KR101764144B1 (ko) * 2015-10-06 2017-08-03 주식회사 에스에프에이반도체 재배선층을 이용한 반도체 패키지 제조방법
US10854556B2 (en) * 2016-10-12 2020-12-01 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
TWI634635B (zh) * 2017-01-18 2018-09-01 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI650048B (zh) * 2017-09-19 2019-02-01 南亞電路板股份有限公司 印刷電路板結構及其形成方法
US10700029B2 (en) * 2018-10-25 2020-06-30 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN111354845A (zh) * 2018-12-20 2020-06-30 同泰电子科技股份有限公司 预设有导电凸块的发光二极管载板
CN112349599A (zh) * 2020-11-10 2021-02-09 南方电网科学研究院有限责任公司 一种芯片基板的制作方法
CN114430615A (zh) * 2022-01-20 2022-05-03 重庆惠科金渝光电科技有限公司 电路板的制作方法、电路板及存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295200B1 (en) * 2000-02-23 2001-09-25 Motorola, Inc. Carrier assembly and method
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
KR100452820B1 (ko) * 2002-07-12 2004-10-15 삼성전기주식회사 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판
CN1172358C (zh) * 2002-08-13 2004-10-20 威盛电子股份有限公司 倒装接合结构的形成方法
CN1255866C (zh) * 2002-11-04 2006-05-10 矽统科技股份有限公司 倒装芯片封装工艺及其装置
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
CN101383335B (zh) * 2007-09-04 2010-06-23 全懋精密科技股份有限公司 半导体封装基板及其制作方法
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
CN102751248A (zh) * 2011-04-22 2012-10-24 欣兴电子股份有限公司 嵌埋穿孔芯片的封装结构及其制法

Also Published As

Publication number Publication date
CN103794515B (zh) 2016-12-21
US20140117553A1 (en) 2014-05-01
CN103794515A (zh) 2014-05-14
TWI495026B (zh) 2015-08-01
US9165790B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2005109496A (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
JP2010245280A (ja) 配線基板の製造方法及び配線基板
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6570924B2 (ja) 電子部品装置及びその製造方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2015165533A (ja) 配線基板及びその製造方法と半導体装置
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
TWI643532B (zh) 電路板結構及其製造方法
JP5404513B2 (ja) 半導体装置の製造方法
JP2007335740A (ja) 半導体装置および半導体装置の製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
EP3971963A1 (en) Semiconductor package assembly
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI624011B (zh) 封裝結構及其製法
TW201414386A (zh) 印刷電路基板之製造方法
JP4887170B2 (ja) 半導体装置の製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
TWI503941B (zh) 晶片封裝基板及其製作方法