CN102751248A - 嵌埋穿孔芯片的封装结构及其制法 - Google Patents

嵌埋穿孔芯片的封装结构及其制法 Download PDF

Info

Publication number
CN102751248A
CN102751248A CN2011101068366A CN201110106836A CN102751248A CN 102751248 A CN102751248 A CN 102751248A CN 2011101068366 A CN2011101068366 A CN 2011101068366A CN 201110106836 A CN201110106836 A CN 201110106836A CN 102751248 A CN102751248 A CN 102751248A
Authority
CN
China
Prior art keywords
chip
perforation
layer
embedded
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101068366A
Other languages
English (en)
Inventor
曾昭崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Suzhou Corp
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Unimicron Technology Suzhou Corp
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Suzhou Corp, Xinxing Electronics Co Ltd filed Critical Unimicron Technology Suzhou Corp
Priority to CN2011101068366A priority Critical patent/CN102751248A/zh
Publication of CN102751248A publication Critical patent/CN102751248A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种嵌埋穿孔芯片的封装结构及其制法，该嵌埋穿孔芯片的封装结构包括：介电层，具有第一及第二表面；穿孔芯片，嵌埋于该介电层中，且该穿孔芯片具有多个导电穿孔，并在一表面上具有电性连接各该导电穿孔且外露于该介电层的第二表面的电极垫；以及第一线路层，设于该介电层的第一表面上，且该第一线路层与该穿孔芯片的导电穿孔之间具有电性相连接的导电盲孔，以令高布线密度的芯片可设于该穿孔芯片的电极垫上，以整合高布线密度的半导体芯片。

Description

嵌埋穿孔芯片的封装结构及其制法
技术领域
本发明涉及一种封装结构及其制法，尤其涉及一种嵌埋穿孔芯片的封装结构及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则逐渐迈入高性能、高功能、高速度化的研发方向。为满足半导体装置的高积集度(Integration)以及微型化(Miniaturization)需求，除传统打线式(Wire bonding)的半导体封装技术外，也可通过覆晶(Flipchip)方式，以提升布线密度。请参阅图1，其为现有覆晶式封装结构的剖视示意图。
如图所示，该封装结构具备一具有第一表面10a及第二表面10b的封装基板10，且在该封装基板10的第一表面10a具有电性接触垫100，以通过焊锡凸块11电性连接半导体芯片12的电极垫120；而在该封装基板10的第二表面10b具有植球垫101，以通过焊球13电性连接电路板(未表示于图中)。
随着电子产品更趋于轻薄短小及功能不断提升的需求，该半导体芯片12的布线密度愈来愈高，以纳米尺寸作单位，因而各该电极垫120之间的间距更小；然而，现有封装基板10的电性接触垫100的间距是以微米尺寸作单位，而无法有效缩小至对应该电极垫120的间距的大小，导致虽有高线路密度的半导体芯片12，却无可配合的封装基板，以致于无法将电子产品有效生产。
因此，如何克服现有技术中的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺陷，本发明的主要目的在提供一种嵌埋穿孔芯片的封装结构及其制法，以整合高布线密度的半导体芯片。
为达上述及其它目的，本发明揭露一种嵌埋穿孔芯片的封装结构，包括：介电层，具有第一及第二表面；穿孔芯片，嵌埋于该介电层中，且该穿孔芯片具有多个导电穿孔，并在一表面上具有电性连接各该导电穿孔且外露于该介电层的第二表面的电极垫；以及第一线路层，设于该介电层的第一表面上，且该第一线路层与该穿孔芯片的导电穿孔之间具有电性相连接的导电盲孔。
前述的封装结构中，该穿孔芯片可为硅穿孔芯片。
前述的封装结构还包括增层线路结构，设于该介电层的第一表面及第一线路层上。又包括第一防焊层，设于该增层线路结构上，该第一防焊层具有多个第一开孔，以外露出该增层线路结构的部分线路，以供作为第一电性接触垫。
前述的封装结构还包括第一芯片，设置且电性连接该穿孔芯片的电极垫上。
前述的封装结构还包括第二线路层，设于该介电层的第二表面上。又包括第二防焊层，设于该介电层的第二表面及第二线路层上，且该第二防焊层具有多个第二开孔，以外露出部分的第二线路层，以供作为第二电性接触垫。另包括导电孔，其贯通该介电层，以电性连接该第一及第二线路层。
前述的封装结构还包括半导体封装件，通过焊锡球接置且电性连接该第二电性接触垫。或包括第二芯片，接置于该第一芯片上，且该第二芯片以导线电性连接至该第二电性接触垫。
本发明还提供一种嵌埋穿孔芯片的封装结构的制法，包括：提供一承载板，该承载板的二表面上分别具有离形膜；提供具有多个导电穿孔的穿孔芯片，该穿孔芯片的一表面具有电性连接各该导电穿孔的电极垫，且各该电极垫的表面上覆盖有保护层，令该穿孔芯片以该保护层贴附于该离形膜上；在该承载板的二表面上的离形膜与穿孔芯片上覆盖介电层，经加热压合，使该穿孔芯片嵌埋于该介电层中，且该介电层具有外露的第一表面及结合至该离形膜上的第二表面；在该介电层的第一表面上形成第一线路层，且该第一线路层与该穿孔芯片的导电穿孔之间具有电性相连接的导电盲孔；移除该承载板及离形膜，以分离该二介电层；以及移除该保护层，以令该穿孔芯片的电极垫外露于该介电层的第二表面。
前述的制法中，该穿孔芯片可为硅穿孔芯片。
前述的制法还包括：在该介电层的第一表面及该第一线路层上形成增层线路结构；以及在该增层线路结构上形成第一防焊层，该第一防焊层具有多个第一开孔，以外露出该增层线路结构的部分线路，以供作为第一电性接触垫。又包括于该穿孔芯片的电极垫上电性连接第一芯片。
前述的制法还包括：在该介电层的第二表面上形成第二线路层；在该介电层的第一表面及该第一线路层上形成增层线路结构；在该介电层中形成导电孔，以电性连接该第一及第二线路层；在该增层线路结构上形成第一防焊层，该第一防焊层具有多个第一开孔，以外露出该增层线路结构的部分线路，以供作为第一电性接触垫；以及在该介电层的第二表面及第二线路层上形成第二防焊层，该第二防焊层具有多个第二开孔，以外露出部分的第二线路层，以供作为第二电性接触垫。又包括于该穿孔芯片的电极垫上电性连接第一芯片。
另包括在该第二防焊层上方接置半导体封装件，并通过焊锡球电性连接该半导体封装件与该第二电性接触垫。或包括在该第一芯片上接置第二芯片，并通过导线电性连接该第二芯片与该第二电性接触垫。
由上可知，本发明嵌埋穿孔芯片的封装结构及其制法，通过嵌埋该穿孔芯片，以令该封装结构具有对应高布线密度的芯片(第一芯片)的电性连接垫(该穿孔芯片的电极垫)，而达到整合高布线密度的半导体芯片的目的。
附图说明
图1为现有覆晶式封装结构的剖视示意图；以及
图2A至图2K为本发明嵌埋穿孔芯片的封装结构及其制法的剖视示意图；其中，该图2H’为图2H的另一实施例；该图2I’为图2I的另一实施例；该图2J’为图2J的另一实施例；该图2K’为图2K的另一实施例。
主要元件符号说明
10        封装基板
10a，24a  第一表面
10b，24b  第二表面
100       电性接触垫
101       植球垫
11        焊锡凸块
12        半导体芯片
120，221  电极垫
13        焊球
20        承载板
20a       表面
200       离形膜
22        穿孔芯片
220       导电穿孔
222       保护层
24        介电层
25a       第一线路层
25b       第二线路层
250，250’导电孔
250a，262 导电盲孔
251       第二电性接触垫
26        增层线路结构
260       介电层
261       线路
263       第一电性接触垫
27a       第一防焊层
27b       第二防焊层
270a      第一开孔
270b      第二开孔
28        封装胶体
30        第一芯片
31        半导体封装件
310       焊锡球
32        第二芯片
33        导线。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
请参阅图2A至图2I，其为本发明所揭露的一种嵌埋穿孔芯片的封装结构的制法。
如图2A及图2B所示，首先，提供一承载板20及一具有多个导电穿孔220的穿孔芯片22，该承载板的二表面20a上分别具有离形膜200。
该穿孔芯片22，如：硅穿孔芯片，其一表面具有电性连接各该导电穿孔220的电极垫221，且各该电极垫221之间的间距以纳米尺寸作单位；又各该电极垫221的表面上覆盖有保护层222。
如图2C所示，将该穿孔芯片22以该保护层222贴附于该承载板20的二表面20a上的离形膜200上。
如图2D所示，在该承载板20的二表面20a上的离形膜200在穿孔芯片22上覆盖介电层24，经加热压合，使该穿孔芯片22嵌埋于该介电层24中，且该介电层24具有外露的第一表面24a及结合至该离形膜200上的第二表面24b。
如图2E所示，在该介电层24的第一表面24a上形成第一线路层25a，且该第一线路层25a与该穿孔芯片22的导电穿孔220之间具有电性相连接的导电盲孔250a。
如图2F所示，移除该承载板20及离形膜200，以分离该二介电层24。
如图2G所示，移除该穿孔芯片22的保护层222，以令该穿孔芯片22的电极垫221外露于该介电层24的第二表面24b。
如图2H所示，在该介电层24的第二表面24b上形成第二线路层25b；且在该介电层24的第一表面24a及该第一线路层25a上形成增层线路结构26，该增层线路结构26包括至少一介电层260、设于该介电层260上的线路261、及设于该介电层260中且电性连接第一线路层25a与线路261的导电盲孔262。
如图2I所示，以制作盲孔的方式，当形成该第二线路层25b时一并在该介电层24中形成导电孔250，以电性连接该第一线路层25a及第二线路层25b。又在该增层线路结构26上形成第一防焊层27a，该第一防焊层27a具有多个第一开孔270a，以外露出该增层线路结构26的部分线路261，以供作为第一电性接触垫263。且在该介电层24的第二表面24b及第二线路层25b上形成第二防焊层27b，该第二防焊层27b具有多个第二开孔270b，以外露出部分的第二线路层25b，以供作为第二电性接触垫251。
如图2I’所示，也可以制作通孔的方式，当形成该第二线路层25b的后，再在该介电层24中形成导电孔250’，以电性连接该第一线路层25a及第二线路层25b。
另外，接续图2G的后续制造步骤也可如图2H’所示，在该介电层24的第一表面24a及该第一线路层25a上形成增层线路结构26；接着，在该增层线路结构26上形成第一防焊层27a，该第一防焊层27a具有多个第一开孔270a，以外露出该增层线路结构26的部分线路261，以供作为第一电性接触垫263。
如图2J或图2J’所示，其分别为图2I及图2H’的后续制造步骤，均在该穿孔芯片22的电极垫221上以覆晶方式电性连接第一芯片30。
如图2K及图2K’所示，其为应用图2J所示的封装结构；如图2K所示，在该些第二电性接触垫251以焊锡球310接置且电性连接半导体封装件31，该半导体封装件31可例如：封装结构。也可如图2K’所示，在该第一芯片30上接置第二芯片32，并通过导线33电性连接该第二芯片32与该第二电性接触垫251，再在该第二防焊层27b上形成封装胶体28，以包覆该第一芯片30、第二芯片32、导线33与该第二电性接触垫251。另外，在该第二电性接触垫251上也可接置其它电子元件，例如：被动元件。
本发明通过嵌埋该穿孔芯片22，以令具有高布线密度(纳米尺寸作单位)的第一芯片30可设于该穿孔芯片22的电极垫221上，使该封装结构可有效接置具有高布线密度的第一芯片30，以达到整合高布线密度的半导体芯片的目的。
此外，嵌埋该穿孔芯片22也可增加该封装结构的布线密度，以提高电性功能。
本发明还提供一种嵌埋穿孔芯片的封装结构，包括：介电层24，具有第一表面24a及第二表面24b；穿孔芯片22，嵌埋于该介电层24中，且该穿孔芯片22具有多个导电穿孔220，并在一表面上具有电性连接各该导电穿孔220且外露于该介电层24的第二表面24b的电极垫221；以及第一线路层25a，设于该介电层24的第一表面24a上，且该第一线路层25a与该穿孔芯片22的导电穿孔220之间具有电性相连接的导电盲孔250a。
所述的穿孔芯片22为硅穿孔芯片。
在一实施例中，所述的封装结构还包括：增层线路结构26，设于该介电层24的第一表面24a及第一线路层25a上；以及第一防焊层27a，设于该增层线路结构26上，且该第一防焊层27a具有多个第一开孔270a，以外露出该增层线路结构26的部分线路261，以供作为第一电性接触垫263。
根据上述结构的应用例，将第一芯片30设置且电性连接该穿孔芯片22的电极垫221。
在另一实施例中，所述的封装结构又包括：第二线路层25b，设于该介电层24的第二表面24b上；以及第二防焊层27b，设于该介电层24的第二表面24b及第二线路层25b上，且该第二防焊层27b具有多个第二开孔270b，以外露出部分的第二线路层25b，以供作为第二电性接触垫251。
在其它实施例中，所述的封装结构还可包括导电孔250，贯通该介电层24，以电性连接该第一线路层25a及第二线路层25b。
根据上述结构的应用例，将第一芯片30设置且电性连接该穿孔芯片22的电极垫221。另外，可将半导体封装件31通过焊锡球310接置且电性连接该些第二电性接触垫251；或将第二芯片32接置于该第一芯片30上，且该第二芯片32以导线33电性连接至各该第二电性接触垫251。
综上所述，本发明嵌埋穿孔芯片的封装结构及其制法，通过嵌埋该穿孔芯片，以增加封装结构的布线密度而提高电性功能，且能有效接置具有高布线密度的芯片，以达到整合高布线密度的半导体芯片的目的。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求范围所列。

Claims (18)

1.一种嵌埋穿孔芯片的封装结构，包括：
介电层，具有第一及第二表面；
穿孔芯片，嵌埋于该介电层中，且该穿孔芯片具有多个导电穿孔，并在一表面上具有电性连接各该导电穿孔且外露于该介电层的第二表面的电极垫；以及
第一线路层，设于该介电层的第一表面上，且该第一线路层与该穿孔芯片的导电穿孔之间具有电性相连接的导电盲孔。
2.根据权利要求1所述的嵌埋穿孔芯片的封装结构，其特征在于，该穿孔芯片为硅穿孔芯片。
3.根据权利要求1所述的嵌埋穿孔芯片的封装结构，其特征在于，还包括增层线路结构，设于该介电层的第一表面及第一线路层上。
4.根据权利要求3所述的嵌埋穿孔芯片的封装结构，其特征在于，还包括第一防焊层，设于该增层线路结构上，该第一防焊层具有多个第一开孔，以外露出该增层线路结构的部分线路，以供作为第一电性接触垫。
5.根据权利要求4所述的嵌埋穿孔芯片的封装结构，其特征在于，还包括第一芯片，设置且电性连接该穿孔芯片的电极垫上。
6.根据权利要求5所述的嵌埋穿孔芯片的封装结构，其特征在于，还包括第二线路层，设于该介电层的第二表面上。
7.根据权利要求6所述的嵌埋穿孔芯片的封装结构，其特征在于，还包括第二防焊层，设于该介电层的第二表面及第二线路层上，且该第二防焊层具有多个第二开孔，以外露出部分的第二线路层，以供作为第二电性接触垫。
8.根据权利要求7所述的嵌埋穿孔芯片的封装结构，其特征在于，还包括导电孔，该导电孔贯通该介电层，以电性连接该第一及第二线路层。
9.根据权利要求7或8所述的嵌埋穿孔芯片的封装结构，其特征在于，还包括半导体封装件，其通过焊锡球接置且电性连接该第二电性接触垫。
10.根据权利要求7或8所述的嵌埋穿孔芯片的封装结构，其特征在于，还包括第二芯片，接置于该第一芯片上，且该第二芯片以导线电性连接至该第二电性接触垫。
11.一种嵌埋穿孔芯片的封装结构的制法，包括：
提供一承载板，该承载板的二表面上分别具有离形膜；
提供具有多个导电穿孔的穿孔芯片，该穿孔芯片的一表面具有电性连接各该导电穿孔的电极垫，且各该电极垫的表面上覆盖有保护层，令该穿孔芯片以该保护层贴附于该离形膜上；
在该承载板的二表面上的离形膜与穿孔芯片上覆盖介电层，经加热压合，使该穿孔芯片嵌埋于该介电层中，且该介电层具有外露的第一表面及结合至该离形膜上的第二表面；
在该介电层的第一表面上形成第一线路层，且该第一线路层与该穿孔芯片的导电穿孔之间具有电性相连接的导电盲孔；
移除该承载板及离形膜，以分离该二介电层；以及
移除该保护层，以令该穿孔芯片的电极垫外露于该介电层的第二表面。
12.根据权利要求11所述的嵌埋穿孔芯片的封装结构的制法，其特征在于，该穿孔芯片为硅穿孔芯片。
13.根据权利要求11所述的嵌埋穿孔芯片的封装结构的制法，其特征在于，还包括：
在该介电层的第一表面及该第一线路层上形成增层线路结构；以及
在该增层线路结构上形成第一防焊层，该第一防焊层具有多个第一开孔，以外露出该增层线路结构的部分线路，以供作为第一电性接触垫。
14.根据权利要求13所述的嵌埋穿孔芯片的封装结构的制法，其特征在于，还包括于该穿孔芯片的电极垫上电性连接第一芯片。
15.根据权利要求11所述的嵌埋穿孔芯片的封装结构的制法，其特征在于，还包括：
在该介电层的第二表面上形成第二线路层；
在该介电层的第一表面及该第一线路层上形成增层线路结构；
在该介电层中形成导电孔，以电性连接该第一及第二线路层；
在该增层线路结构上形成第一防焊层，该第一防焊层具有多个第一开孔，以外露出该增层线路结构的部分线路，以供作为第一电性接触垫；以及
在该介电层的第二表面及第二线路层上形成第二防焊层，该第二防焊层具有多个第二开孔，以外露出部分的第二线路层，以供作为第二电性接触垫。
16.根据权利要求15所述的嵌埋穿孔芯片的封装结构的制法，其特征在于，还包括于该穿孔芯片的电极垫上电性连接第一芯片。
17.根据权利要求16所述的嵌埋穿孔芯片的封装结构的制法，其特征在于，还包括在该第二防焊层上方接置半导体封装件，并通过焊锡球电性连接该半导体封装件与该第二电性接触垫。
18.根据权利要求16所述的嵌埋穿孔芯片的封装结构的制法，其特征在于，还包括在该第一芯片上接置第二芯片，并通过导线电性连接该第二芯片与该第二电性接触垫。
CN2011101068366A 2011-04-22 2011-04-22 嵌埋穿孔芯片的封装结构及其制法 Pending CN102751248A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101068366A CN102751248A (zh) 2011-04-22 2011-04-22 嵌埋穿孔芯片的封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101068366A CN102751248A (zh) 2011-04-22 2011-04-22 嵌埋穿孔芯片的封装结构及其制法

Publications (1)

Publication Number Publication Date
CN102751248A true CN102751248A (zh) 2012-10-24

Family

ID=47031313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101068366A Pending CN102751248A (zh) 2011-04-22 2011-04-22 嵌埋穿孔芯片的封装结构及其制法

Country Status (1)

Country Link
CN (1) CN102751248A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794515A (zh) * 2012-10-30 2014-05-14 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN110071073A (zh) * 2018-01-22 2019-07-30 江苏长电科技股份有限公司 封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459150B1 (en) * 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US20100133704A1 (en) * 2008-12-01 2010-06-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
US20100148336A1 (en) * 2008-12-12 2010-06-17 Byung Tai Do Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof
CN101989558A (zh) * 2009-07-31 2011-03-23 新科金朋有限公司 半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459150B1 (en) * 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US20100133704A1 (en) * 2008-12-01 2010-06-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
US20100148336A1 (en) * 2008-12-12 2010-06-17 Byung Tai Do Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof
CN101989558A (zh) * 2009-07-31 2011-03-23 新科金朋有限公司 半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794515A (zh) * 2012-10-30 2014-05-14 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN110071073A (zh) * 2018-01-22 2019-07-30 江苏长电科技股份有限公司 封装结构及其制备方法
CN110071073B (zh) * 2018-01-22 2022-03-22 江苏长电科技股份有限公司 封装结构及其制备方法

Similar Documents

Publication Publication Date Title
TWI460834B (zh) 嵌埋穿孔晶片之封裝結構及其製法
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
US9635763B2 (en) Component built-in board mounting body and method of manufacturing the same, and component built-in board
TWI497645B (zh) 半導體封裝件及其製法
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TW201605309A (zh) 無核心層封裝基板及其製法
TWI517269B (zh) 層疊式封裝結構及其製法
CN103681365A (zh) 层叠封装结构及其制作方法
CN111933590B (zh) 封装结构和封装结构制作方法
TW201410089A (zh) 層疊封裝結構及其製作方法
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
CN105514053B (zh) 半导体封装件及其制法
TWI491017B (zh) 半導體封裝件及其製法
CN101360393B (zh) 嵌埋半导体芯片的电路板结构及其制法
US20140131073A1 (en) Multi-layer wiring board
TWI438880B (zh) 嵌埋穿孔晶片之封裝結構及其製法
CN102751248A (zh) 嵌埋穿孔芯片的封装结构及其制法
CN106298728A (zh) 封装结构及其制法
TWI435667B (zh) 印刷電路板組件
CN102956547A (zh) 半导体封装结构及其制作方法
TWI541952B (zh) 半導體封裝件及其製法
JP2014067819A (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
CN201541392U (zh) 电路板
TW201330729A (zh) 嵌埋有電子元件之封裝結構及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121024